JP2022182128A - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2022182128A JP2022182128A JP2021089476A JP2021089476A JP2022182128A JP 2022182128 A JP2022182128 A JP 2022182128A JP 2021089476 A JP2021089476 A JP 2021089476A JP 2021089476 A JP2021089476 A JP 2021089476A JP 2022182128 A JP2022182128 A JP 2022182128A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- resin layer
- substrate
- region
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 71
- 229920005989 resin Polymers 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000005520 cutting process Methods 0.000 claims abstract description 36
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract description 8
- 238000007789 sealing Methods 0.000 claims description 6
- 238000003475 lamination Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 4
- 238000010897 surface acoustic wave method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
【課題】信頼性が高く、薄型化が可能な中空構造を備えた電子デバイスの製造方法を提供する。【解決手段】電子デバイスの製造方法は、格子状の切断領域と、この切断領域に囲まれた電子デバイス形成領域が複数配置された基板1上に、電子デバイスの壁部2aとなる第1の樹脂層2と蓋部3aとなる第2の樹脂層3とを積層して中空状に封止した後、切断領域を切断する。切断領域に第1の樹脂層2からなる支持部8を備えることで、個片化工程さらには研磨工程における問題発生を抑制する。【選択図】図1
Description
本発明は、電子デバイスの製造方法に関し、中空構造を備えた電子デバイスの製造方法に関する。
例えば弾性波素子の一つである弾性表面波素子は、圧電基板上に櫛形電極等の弾性表面波を励振させる電極が形成されている。弾性表面波は圧電基板の表面を伝搬するため、弾性波が振動する圧電基板表面や電極上を中空構造とする必要がある。
また、弾性波素子のような電子デバイスを搭載する電子機器の小型化に伴い、電子デバイスの小型化、薄型化が要請されている。そこで電子デバイスを形成した基板上に封止層を形成し、個片化する方法が採用されている(特許文献1)。
図6は、従来の電子デバイスの製造方法の個片化工程の説明図である。弾性波素子等の電子デバイスが形成された基板1上に、第1の樹脂層2と第2の樹脂層3が積層形成され封止されている。第1の樹脂層2は、基板1の電子デバイス形成領域を囲むように配置され、さらに切断領域に沿って一部が除去されている。第2の樹脂層3は、第1の樹脂層2上に全面に配置されている。このような構成とすることで、電子デバイス形成領域と切断領域に中空構造が形成されている(図6a)。4は第2の樹脂層3上に突出するように形成された突起電極で、電子デバイス形成領域に形成された電子デバイス(図示せず)に接続する電極と接続する引出電極となる。
個片化工程では、電子デバイス形成領域の周囲に格子状に配置されている切断領域に沿ってダイシングソー5を走行させる。図6(b)に示すように、第2の樹脂層3と基板1の一部を切断除去することで個々の電子デバイスに個片化される。このように切断領域を中空構造とし、この切断領域に沿ってダイシングソー5を走行させることで、ダイシングソー5が電子デバイス形成領域の第1の樹脂層2に接触しないため、第1の樹脂層2と基板1の密着性が損なわれることはなく、信頼性の高い電子デバイスを形成することができる。
しかしながら上述の方法では、ダイシングソー5を用いて第2の樹脂層3を切断除去する際、ダイシングソー5から第2の樹脂層3を押し下げる圧力が加わり、第2の樹脂層3が第1の樹脂層2から剥がれたり、その近傍の突起電極4に対して応力を与えてしまい、電子デバイスの信頼性を損ねてしまう。
また、電子デバイスの小型、薄型化の要請に伴い、基板1を薄型化(研磨)する場合、基板1にクラックが発生してしまう。これは研磨工程において、図7(a)に示すように基板1の表面(突起電極4が突出する側)に保護シート6を貼り付ける際、突起電極4の近傍に隙間が残ってしまい、切断領域のような狭い領域では第2の樹脂層3の表面と保護シート6が十分に接着しないことに起因する。図7(b)に示すようにクラック7が生じると、研磨工程後に保護シート6を剥がして行う個片化を行うことが難しくなってしまう。本発明はこのような実状に鑑み、信頼性が高く、薄型化が可能な中空構造を備えた電子デバイスの製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、基板上に、格子状の切断領域と該切断領域に囲まれた電子デバイス形成領域を配置し、前記電子デバイス形成領域を壁部および蓋部を構成する樹脂により中空状に封止した後、前記切断領域の前記樹脂と前記基板を切断することで、樹脂により封止された中空構造の個々の電子デバイスに個片化する電子デバイスの製造方法において、前記電子デバイス形成領域に電子デバイスが形成された前記基板を用意する工程と、前記電子デバイス形成領域を囲む前記壁部と、該壁部から離間し該壁部と同じ高さで前記切断領域の切断除去される領域に沿って配置された支持部となる第1の樹脂層を形成する工程と、前記第1の樹脂層上に、前記蓋部となる第2の樹脂層を形成する封止工程と、前記切断領域の前記支持部、前記蓋部および前記基板の一部を、ダイシングソーを用いて切断除去することで個々の電子デバイスに個片化する個片化工程と、を含むことを特徴とする。
本願請求項2に係る発明は、請求項1記載の電子デバイスの製造方法において、前記封止工程の後に、前記電子デバイスに接続して前記第2の樹脂層上に突出する突起電極を形成し、該突起電極を備えた前記基板を薄膜化する研磨工程を含み、該研磨工程の後に前記個片化工程を行うことを特徴とする。
本発明の電子デバイスの製造方法によれば、個片化する際、ダイシングソー5が電子デバイス形成領域の第1の樹脂層2に接触せず、さらに切断される第2の樹脂層3は支持部8によって支えられた状態で切断され、第2の樹脂層3に加わる応力を低減できるため、信頼性の高い電子デバイスを形成することができる。また支持部8は基板1と第2の樹脂層3に接触する構造となっているため、研磨する際に基板1の一部にストレスが集中することを防ぎ、クラックの発生を抑えることが可能となる。
本発明の電子デバイスの製造方法は、格子状の切断領域と、この切断領域に囲まれた電子デバイス形成領域が複数配置された基板上に、電子デバイスの壁部となる第1の樹脂層と蓋部となる第2の樹脂層とを積層して中空状に封止した後、切断領域を切断することで中空構造を備えた電子デバイスを製造する方法である。特に本発明では、切断領域に第1の樹脂層からなる支持部を備えている。以下、本発明の実施形態について説明する。
まず、基板1上に、複数の電子デバイスを形成する。個々の電子デバイスは、個片化のために格子状に切断除去される切断領域に囲まれた電子デバイス形成領域に形成される。次に、電子デバイスが形成された基板1上に、第1の樹脂層2を全面に形成して通常のフォトグラフ法によりパターニングを行い、第1の樹脂層2からなる壁部2aと支持部8を形成する(図1a)。壁部2aと支持部8は同時に形成されるため、同じ高さとなる。
図2は、第1の樹脂層2からなる壁部2aと支持部8の配置を説明するための平面図で、基板1上に9個の電子デバイス形成領域を配置した例を示している。格子状に形成された支持部8に沿った領域が切断領域となり、その内側の電子デバイス形成領域に壁部2aが配置されている。なお、壁部2aで覆われた基板1上には、後述する突起電極に接続するための引出電極9が配置しており、この電極に接続する電子デバイスの電極等は図示を省略している。
その後、壁部2aおよび支持部8(第1の樹脂層2)上に、第2の樹脂層3を積層形成することで、第1の樹脂層2と第2の樹脂層3によって電子デバイス形成領域に形成された電子デバイスを封止する(図1b)。第2の樹脂層3は蓋部3aとなり、後述する個片化後は壁部2aと蓋部3aによって電子デバイスが封止されることになる。
突起電極を形成するため、第2の樹脂層3と第1の樹脂層2の壁部2aの一部を除去し、引出電極9の表面の一部を露出させる(図1c)。
その後、引出電極9に接続する突起電極4を形成する(図1d)。この突起電極4は、通常のメッキ法等により形成することができる。突起電極4は、電子デバイスを実装基板等に実装する際、所望の実装高さとするため比較的高い凸状に形成される。例えば、50μm程度の高さに形成する。
個々の電子デバイスに個片化するため、切断領域に沿ってダイシングソー5を走行させる(図3)。ここでダイシングソー5は、支持部8が形成された領域を走行する。その結果、ダイシングソー5は第2の樹脂層3および第1の樹脂層2からなる支持層8と基板1を切削除去する。このように支持部8を備える構成とすることで、ダイシングソー5が第2の樹脂層3を押し下げる応力は低減され、近傍の突起電極4に応力が加わることはない。また、第1の樹脂層2で形成される壁部2aはダイシングソー5に接触することがないので、壁部2aに対する応力もない。その結果、信頼性の高い電子デバイスを形成することが可能となる。
次に基板1を薄膜化する工程を含む別の実施形態について説明する。上記実施形態同様、基板1上に、複数の電子デバイスを形成する。個々の電子デバイスは、個片化のために格子状に切断除去される切断領域に囲まれた電子デバイス形成領域に形成される。次に、電子デバイスが形成された基板1上に、第1の樹脂層2を全面に形成して通常のフォトグラフ法によりパターニングを行い、第1の樹脂層2からなる壁部2aと支持部8を形成する(図1a)。壁部2aと支持部8は同時に形成されるため、同じ高さとなる。
その後、壁部2aおよび支持部8(第1の樹脂層2)上に、第2の樹脂層3を積層形成することで、第1の樹脂層2と第2の樹脂層3によって電子デバイス形成領域に形成された電子デバイスを封止する(図1b)。第2の樹脂層3は蓋部3aとなり、後述する個片化後は壁部2aと蓋部3aによって電子デバイスが封止されたことになる。
突起電極を形成するため、第2の樹脂層3と第1の樹脂層2の壁部2aの一部を除去し、引出電極9の表面の一部を露出させる(図1c)。
その後、引出電極9に接続する突起電極4を形成する(図1d)。この突起電極4は、通常のメッキ法等により形成することができる。突起電極4は、電子デバイスを実装基板等に実装する際、所望の実装高さとするため比較的高い凸状に形成される。例えば、50μm程度の高さに形成する。
次に、基板1を薄膜化する研磨工程を行う。一般的は研磨工程同様、図4(a)に示すように基板1の表面に保護シート6を貼り付ける。このとき従来例同様、突起電極4の近傍に隙間が残る。切断領域のような狭い領域では第2の樹脂層3の表面と保護シート6が十分に接着しない状態であることは従来例と同様である。
このような状態で基板1の裏面を薄膜化する(図4b)。ここで本実施形態では、基板1と第2の樹脂層3との間に支持部8が存在することになる。従来は、切断領域のような狭い領域で第2の樹脂層3の表面と保護シート6が十分に接触していない状態で薄膜化すると基板1にクラック7が生じた(図7b)が、本実施形態では支持部8を配置することで、基板1にクラックが発生することはなく、薄膜化することが可能となった。
その後、上述の実施形態同様、個々の電子デバイスに個片化するため、切断領域に沿ってダイシングソー5を走行させる(図5)。その結果、ダイシングソー5は第2の樹脂層3および第1の樹脂層2からなる支持部8と薄膜化した基板1を切削除去し、個片化される。このように支持部8を備える構成することで、ダイシングソー5が第2の樹脂層3を押し下げる応力は低減され、近傍の突起電極4に応力が加わることはない。また、第1の樹脂層2で形成される壁部2aはダイシングソー5に接触することがないので、壁部2aに対する応力もない。その結果、信頼性の高い電子デバイスを形成することが可能となる。
なお、上記実施形態では個片化の際、支持部8がすべて除去される場合について説明したが、支持部8の幅をダイシングソー5による切削幅より広く設定すると、支持部8の一部が残る。このような場合であっても、支持部8が壁部2aから離間して形成された状態とすれば、何ら問題はない。その場合、形成される電子デバイスには支持部8の一部が残ることになる。
以上説明したように、本発明によれば信頼性の高い電子デバイスを形成することが可能である。本発明は、弾性表面波素子に限らず、中空パッケージに封止することが求められる種々の電子デバイスの製造方法に適用可能である。
1: 基板、2:第1の樹脂層、2a:壁部、3:第2の樹脂層、3a:蓋部、4:突起電極、5:ダイシングソー、6:保護シート、7:クラック、8:支持部、9:引出電極
Claims (2)
- 基板上に、格子状の切断領域と該切断領域に囲まれた電子デバイス形成領域を配置し、前記電子デバイス形成領域を壁部および蓋部を構成する樹脂により中空状に封止した後、前記切断領域の前記樹脂と前記基板を切断することで、樹脂により封止された中空構造の個々の電子デバイスに個片化する電子デバイスの製造方法において、
前記電子デバイス形成領域に電子デバイスが形成された前記基板を用意する工程と、
前記電子デバイス形成領域を囲む前記壁部と、該壁部から離間し該壁部と同じ高さで前記切断領域の切断除去される領域に沿って配置された支持部となる第1の樹脂層を形成する工程と、
前記第1の樹脂層上に、前記蓋部となる第2の樹脂層を形成する封止工程と、
前記切断領域の前記支持部、前記蓋部および前記基板の一部を、ダイシングソーを用いて切断除去することで個々の電子デバイスに個片化する個片化工程と、を含むことを特徴とする電子デバイスの製造方法。 - 請求項1記載の電子デバイスの製造方法において、
前記封止工程の後に、前記電子デバイスに接続して前記第2の樹脂層上に突出する突起電極を形成し、該突起電極を備えた前記基板を薄膜化する研磨工程を含み、
該研磨工程の後に前記個片化工程を行うことを特徴とする電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021089476A JP2022182128A (ja) | 2021-05-27 | 2021-05-27 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021089476A JP2022182128A (ja) | 2021-05-27 | 2021-05-27 | 電子デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022182128A true JP2022182128A (ja) | 2022-12-08 |
Family
ID=84328986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021089476A Pending JP2022182128A (ja) | 2021-05-27 | 2021-05-27 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022182128A (ja) |
-
2021
- 2021-05-27 JP JP2021089476A patent/JP2022182128A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4588753B2 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
JP2001127088A (ja) | 半導体装置 | |
KR20060051108A (ko) | 전자 부품, 회로 기판, 전자 기기, 전자 부품의 제조 방법 | |
JP2006344737A (ja) | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 | |
JP5277971B2 (ja) | 弾性表面波デバイス | |
JP6026829B2 (ja) | 弾性表面波デバイス | |
CN113675102A (zh) | 用于芯片封装的方法和芯片颗粒 | |
JP2005110199A (ja) | Fbarデュープレクサ素子及びその製造方法 | |
JP6851239B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPWO2005099090A1 (ja) | 弾性表面波フィルタ及びその製造方法 | |
JP2011160476A (ja) | 電子部品の製造方法 | |
JP2022182128A (ja) | 電子デバイスの製造方法 | |
KR100616511B1 (ko) | Fbar 소자 및 그 제조 방법 | |
WO2012120694A1 (ja) | ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ | |
JP4655796B2 (ja) | 弾性境界波装置の製造方法及び弾性境界波装置 | |
JP2012160840A (ja) | 中空樹脂パッケージ構造体およびその製造方法 | |
JP2003243344A (ja) | 半導体装置の製造方法 | |
JP5093922B2 (ja) | 圧電デバイスの製造方法 | |
JP2010135565A (ja) | 半導体装置及びその製造方法 | |
JP6185125B2 (ja) | 弾性表面波デバイスの製造方法 | |
JP2021027383A (ja) | 弾性波装置 | |
US8597742B2 (en) | Package | |
JP5217836B2 (ja) | 弾性表面波デバイス | |
WO2006123653A1 (ja) | 圧電デバイス | |
JP2018182095A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20231107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240405 |