JP2022165988A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022165988A
JP2022165988A JP2022116206A JP2022116206A JP2022165988A JP 2022165988 A JP2022165988 A JP 2022165988A JP 2022116206 A JP2022116206 A JP 2022116206A JP 2022116206 A JP2022116206 A JP 2022116206A JP 2022165988 A JP2022165988 A JP 2022165988A
Authority
JP
Japan
Prior art keywords
data
display
image data
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022116206A
Other languages
English (en)
Other versions
JP7528155B2 (ja
Inventor
佑樹 岡本
Yuki Okamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022165988A publication Critical patent/JP2022165988A/ja
Application granted granted Critical
Publication of JP7528155B2 publication Critical patent/JP7528155B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/724—User interfaces specially adapted for cordless or mobile telephones
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/046—Pixel structures with an emissive area and a light-modulating area combined in one pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】高視認性の表示システムを提供する。【解決手段】表示システムはホスト装置、表示コントローラおよび表示パネルを有する。表示パネルには、複数のサブ画素を有する画素アレイが設けられている。サブ画素は発光型表示素子、反射型表示素子を有する。ホスト装置は表示コントローラに画像データＤＴ０を送信する。表示コントローラは次の機能をもつ。画像データＤＴ０の色の分類。色の分類結果に基づく属性データの生成。画像データＤＴ０から画像データＤＴ１の生成。画像データＤＴ１に対する属性データに応じた画像処理により、２種類の画像データＤＴ２＿ｅ、ＤＴ２＿ｒの生成。画像データＤＴ２＿ｅから画像データＤＴ３＿ｅの生成。画像データＤＴ２＿ｒから画像データＤＴ３＿ｒの生成。画像データＤＴ３＿ｅは発光型表示素子で表示され、画像データＤＴ３＿ｒは反射型表示素子で表示される。【選択図】図１

Description

本発明の一形態は、表示装置の技術の分野に属しており、例えば、表示装置の画素アレイ
、駆動回路、および制御回路、表示装置の動作方法などに関する。なお、ここで記載する
技術分野は例示であり、本発明の一形態の適用可能な技術分野は、これに限定されるもの
ではない。
スマートフォン、スマートウォッチ、タブレット端末、電子書籍端末、ノートＰＣ（パー
ソナルコンピュータ）等の携帯型電子機器が普及している。携帯型電子機器は様々な環境
で利用されるため、携帯型電子機器に搭載される表示装置には、利用する環境に適した表
示をすること、低消費電力であることが求められる。このような要求を実現する表示装置
として、１のサブ画素に液晶素子と発光素子が設けられているハイブリッド（複合型）表
示装置が提案されている（例えば、特許文献１―３）。
チャネル形成領域に金属酸化物を有するトランジスタ（以下、「金属酸化物半導体トラン
ジスタ」、または「ＯＳトランジスタ」と呼ぶ場合がある。）が知られている。例えば、
非特許文献１、２にはサブ画素がＯＳトランジスタで構成されているハイブリッド表示装
置が記載されている。
特開２００３－１５７０２６号公報 国際公開第２００４／０５３８１９号 国際公開第２００７／０４１１５０号
Ｋ．Ｋｕｓｕｎｏｋｉ ｅｔ ａｌ．，"Ｔｒａｎｓｍｉｓｓｉｖｅ ＯＬＥＤ ａｎｄ Ｒｅｆｌｅｃｔｉｖｅ ＬＣ Ｈｙｂｒｉｄ（ＴＲ‐Ｈｙｂｒｉｄ）Ｄｉｓｐｌａｙ，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，２０１６，ｖｏｌ．４７，ｐｐ．５７―６０． Ｔ．Ｓａｋｕｉｓｈｉ ｅｔ ａｌ．，"Ｔｒａｎｓｍｉｓｓｉｖｅ ＯＬＥＤ ａｎｄ Ｒｅｆｌｅｃｔｉｖｅ ＬＣ Ｈｙｂｒｉｄ（ＴＲ‐Ｈｙｂｒｉｄ）Ｄｉｓｐｌａｙ ｗｉｔｈ Ｈｉｇｈ Ｖｉｓｉｂｉｌｉｔｙ ａｎｄ Ｌｏｗ Ｐｏｗｅｒ Ｃｏｎｓｕｍｐｔｉｏｎ，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，２０１６，ｖｏｌ．４７，ｐｐ．７３５―７３８．
本発明の一形態の課題は、視認性を向上すること、消費電力を低減すること、画像データ
送信の負荷を低減すること、および動作不良を低減することである。
複数の課題の記載は、互いの課題の存在を妨げるものではない。本発明の一形態は、例示
した全ての課題を解決する必要はない。また、列記した以外の課題が、本出願の明細書、
図面、および特許請求の範囲（以下、「本明細書等」と呼ぶ。）の記載から、自ずと明ら
かとなるものであり、このような課題も、本発明の一形態の課題となり得る。
（１） 本発明の１形態は、ホスト装置、表示コントローラ、および表示パネルを有する
表示システムであって、ホスト装置は表示コントローラに第１画像データを送信し、第１
画像データは１画素分の画像データであり、表示コントローラは、第１画像データの色の
分類を行い、分類結果に基づいて属性データを生成し、第１画像データを処理して第２画
像データを生成し、第２画像データに対して属性データに応じた処理を行うことで第３画
像データを生成し、第３画像データを処理して第４画像データを生成し、第４画像データ
を表示パネルに送信する表示システムである。
（２） 前記形態（１）において、第２画像データへの処理には、第２画像データの画素
値に、属性データに応じたゲイン値を乗算する処理が含まれる。
（３） 前記形態（１）又は（２）において、第３画像データへの処理には、ガンマ補正
が含まれる。
（４） 本発明の１形態は、ホスト装置、表示コントローラ、および表示パネルを有する
表示システムであって、表示パネルは画素アレイを有し、画素アレイは複数のサブ画素を
有し、サブ画素は発光型表示素子および反射型表示素子を有し、ホスト装置は表示コント
ローラに第１画像データを送信し、第１画像データは１画素分の画像データであり、表示
コントローラは、第１画像データの色の分類を行い、分類結果に基づいて属性データを生
成し、第１画像データを処理して第２画像データを生成し、第２画像データに対して属性
データに応じた処理を行うことで第３画像データおよび第４画像データを生成し、第３画
像データを処理して第５画像データを生成し、第４画像データを処理して第６画像データ
を生成し、第５画像データおよび第６画像データを表示パネルに送信し、第５画像データ
は発光型表示素子で表示され、第６画像データは反射型表示素子で表示されることを特徴
とする表示システムである。
（５） 前記形態（４）において、第２画像データへの処理には、第２画像データの画素
値に、属性データに応じたゲイン値を乗算する処理が含まれる。
（６） 前記形態（４）又は（５）において、第３画像データへの処理には、ガンマ補正
が含まれ、第４画像データの処理には、ガンマ補正が含まれる。
（７） 本発明の１形態は、表示コントローラおよび表示パネルを有する表示システムで
あって、表示パネルは画素アレイおよび周辺回路を有し、画素アレイは画素を有し、画素
は複数の第１サブ画素、および複数の第２サブ画素を有し、第１サブ画素は反射型表示素
子を有し、第２サブ画素は発光型表示素子を有し、表示コントローラは、外部から送信さ
れる第１データを処理して、第２データおよび第３データを生成し、第２データを処理し
て第４データを生成し、第３データを処理して第５データを生成し、第４データおよび第
５データを表示パネルに送信し、周辺回路は画素に第４データおよび第５データを書き込
み、第４データは複数の第１サブ画素によって表示され、第５データは複数の第２サブ画
素によって表示され、表示コントローラは第１データがカラーデータであるか否かを判定
し、第１データがカラーデータである場合は、第２データとして黒表示データを作成し、
第３データとして第１データと同じデータを作成する表示システムである。
（８） 前記形態（７）において、表示コントローラは第１データがカラーデータである
か否かを判定し、第１データがカラーデータではない場合は、第２データとして第１デー
タをグレースケールデータに変換することでグレースケールデータを生成し、第３データ
として黒表示データを作成する。
（９） 前記形態（７）において、表示コントローラは第１データがカラーデータである
か否かを判定し、第１データがカラーデータではない場合は、第２データとして第１デー
タと同じデータを生成し、第３データとして黒表示データを作成する。
（１０） 前記形態（４）乃至（９）の何れか１において、反射型表示素子は反射型液晶
素子である。
（１１） 前記形態（４）乃至（１０）の何れか１において、発光型表示素子はエレクト
ロルミネセンス素子である。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（
トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等を
いう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路
、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一
例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体
が半導体装置であり、半導体装置を有している場合がある。
本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電
気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直
接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定
の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示
された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対
象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲー
トは、トランジスタの導通状態を制御する制御端子である。ソースまたはドレインとして
機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トラン
ジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えら
れる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合があ
る。
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不
純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えるこ
とが可能である。また、本明細書等において「電極」や「配線」の用語は、これらの構成
要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いら
れることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数
の「電極」や「配線」が一体となって設けられている場合なども含む。
電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電
位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお
、電位とは相対的なものである。よって、ＧＮＤと記載されていても、必ずしも０Ｖを意
味しない場合もある。
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、また
は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語
を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という
用語を「絶縁層」という用語に変更することが可能な場合がある。
本明細書等において、「第１」、「第２」、「第３」などの序数詞は、順序を表すために
使用される場合がある。または、構成要素の混同を避けるために使用する場合がある。こ
れらの場合、序数詞の使用は構成要素の個数を限定するものではなく、順序を限定するも
のでもない。また、例えば、「第１」を「第２」または「第３」に置き換えて、本発明の
一形態を説明することができる。
本発明の一形態は、視認性を向上すること、消費電力を低減すること、データ送信の負荷
を低減すること、および動作不良を低減することが可能である。
複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、
必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上
記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ず
と明らかになるものである。
ＥＲ表示システムの構成例を示す機能ブロック図。 Ａ：画素アレイ、サブ画素の構成例を示す回路図。Ｂ：画素の構成例を示す図。 Ａ、Ｃ：ＥＲパネルの表示原理を示す断面図。Ｂ：画素アレイの構成例を示す模式図。 回路の動作例を示すフローチャート。 フィルタ回路の動作例を示すフローチャート。 表示コントローラの構成例を示す機能ブロック図。 ＴＸＴモードでの画像処理部の動作例を示すタイミングチャート。 ＴＸＴモードでの画像処理を説明する図。 属性付与回路の動作例を示すフローチャート。 フィルタ回路の動作例を示すフローチャート。 ＥＲ表示システムの構成例を示す機能ブロック図。 Ａ：画素の構成例を示す図。Ｂ：画素アレイの構成例を示す模式図。Ｃ：ＥＲパネルの表示原理を示す断面図。 属性付与回路の動作例を示すフローチャート。 表示システムの構成例を示す機能ブロック図。 表示システムの構成例を示す機能ブロック図。 ＥＲ表示システムの表示モード（ＴＸＴモード）を説明する図。 ＴＸＴモードでのフィルタ回路の動作例を示すフローチャート。 ＴＸＴモードでのフィルタ回路の動作例を示すタイミングチャート。 ＴＸＴモードでのフィルタ回路の動作例を示すフローチャート。 ＴＸＴモードでのフィルタ回路の動作例を示すタイミングチャート。 ＥＲ表示システムの構成例を示す機能ブロック図。 ＴＸＴモードでのフィルタ回路の動作例を示すフローチャート。 ＴＸＴモードでのフィルタ回路の動作例を示すタイミングチャート。 ＴＸＴモードでのフィルタ回路の動作例を示すフローチャート。 ＴＸＴモードでのフィルタ回路の動作例を示すタイミングチャート。 ＥＲ表示システムの構成例を示す機能ブロック図。 Ａ、Ｂ：ＥＲパネルの構成例を示す断面図。Ｃ：センサアレイの回路構成例を示す図。 Ａ―Ｃ：ＥＲパネルの構成例を示す斜視模式図。 ＥＲ表示システムの構成例を示す機能ブロック図。 Ａ―Ｄ：電子機器の構成例を示す図。 電子機器の構成例を示す図。 Ａ：ＤＯＳＲＡＭの構成例を示す機能ブロック図。Ｂ：メモリセルアレイの構成例を示す図。Ｃ：メモリセルの回路構成例を示す図。 ＮＯＳＲＡＭの構成例を示す機能ブロック図。 Ａ―Ｄ：メモリセルの回路構成例を示す図。 Ａ、Ｂ：ＮＯＳＲＡＭの動作例を示すタイミングチャート。 ＮＯＳＲＡＭの断面構成例を示す図。 ＮＯＳＲＡＭの断面構成例を示す図。 Ａ、Ｂ：ＯＳトランジスタの構成例を示す断面図。 Ａ、Ｂ：ＯＳトランジスタの構成例を示す断面図。 ＥＲパネルの構成例を示す図。 Ａ：サブ画素のレイアウト例を示す平面図。Ｂ：サブ画素の透過領域と遮光領域とを示す図。 ＥＲパネルの断面構成例を示す図。 ＥＬパネルの構成例を示す断面図。 Ａ、Ｂ：ＥＬパネルの構成例を示す断面図。
以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、
以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に示される複数の実施の形態は適宜組み合わせることが可能である。また１の実施の
形態の中に、複数の構成例（作製方法例、動作方法例、使用方法例等も含む。）が示され
る場合は、互いの構成例を適宜組み合わせること、および他の実施の形態に記載された１
または複数の構成例と適宜組み合わせることも可能である。
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは
同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略す
る場合がある。
また、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには
、符号に“＿１”、“＿２”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して
記載する場合がある。
本明細書において、例えば、電源電位ＶＤＤを、電位ＶＤＤ、ＶＤＤ等と省略して記載す
る場合がある。これは、他の構成要素（例えば、信号、電圧、回路、素子、電極、配線等
）についても同様である。
〔実施の形態１〕
本実施の形態では、表示システムについて説明する。なお、本明細書等では、発光型（ｌ
ｉｇｈｔ‐ｅｍｉｔｔｉｎｇ）表示パネルと反射型（ｒｅｆｌｅｃｔｉｖｅ）表示パネル
とを複合化した表示パネルを「ＥＲパネル」または「ＥＲ表示パネル」と呼ぶ。ＥＲパネ
ルを備える表示システムを「ＥＲ表示システム」と呼ぶこととする。
＜＜ＥＲ表示システム１００＞＞
図１は、ＥＲ表示システムの構成例を示す機能ブロック図である。図１に示すＥＲ表示シ
ステム１００は、ＥＲパネル１１０、表示コントローラ１４０、アプリケーションプロセ
ッサ１９０、メモリ装置１９１、センサ部１９３を有する。
ＥＲパネル１１０は画素アレイ１１１、周辺回路１２０を有する。ＥＲパネル１１０は、
表示パネルに周辺回路１２０が実装されている構成であることから、ＥＲパネル１１０を
ＥＲ表示モジュールと呼ぶこともできる。
画素アレイ１１１は複数のサブ画素１１を有する。サブ画素１１は反射型表示素子と発光
型表示素子とを有する。ここでは、反射型表示素子はＬＣ（液晶）素子ＲＥ１であり、発
光型表示素子はＥＬ（エレクトロルミネセンス）素子ＥＥ１である。周辺回路１２０は、
ゲートドライバ１２１Ｅ、１２１Ｒ、ソースドライバ１２３Ｅ、１２３Ｒを有する。
ＥＲパネルの発光型表示素子、反射型表示素子には特段の制約はない。例えば、発光型表
示素子としては、ＥＬ素子の他、発光ダイオード、発光トランジスタ、量子ドットまたは
量子ロッドを利用した発光素子などがある。例えば、反射型表示素子としては、反射型Ｌ
Ｃ素子の他に、電気泳動方式の表示素子、粒子移動方式の表示素子、または粒子回転方式
の表示素子などがある。
ＬＣ素子としては、様々なモードが適用されたＬＣ素子を用いることができる。例えば垂
直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ‐Ｐｌａｎｅ‐Ｓｗｉｔｃｈｉｎｇ）モード、
ＶＡ‐ＩＰＳモード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード
、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ‐ｃｅｌ
ｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎ
ｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙ
ｓｔａｌ）モード、ゲスト－ホストモード等が適用されたＬＣ素子を用いることができる
。
垂直配向モードには、ＭＶＡ（Ｍｕｌｔｉ‐Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどがある。
暗い環境でもＬＣ素子ＲＥ１での表示を可能にするため、ＥＲ表示システム１００は、画
素アレイ１１１を照明する照明装置を有していてもよい。例えば、照明装置には、光源に
ＬＥＤ光源を用いたエッジライト型フロントライトがある。
表示コントローラ１４０は、ＥＲパネル１１０を駆動するためのコントローラである。表
示コントローラ１４０は画像処理部１５０、タイミングコントローラ１５５、メモリ装置
１５６Ｅ、１５６Ｒを有する。画像処理部１５０は、属性付与回路１６１、フィルタ回路
１６２、データ処理回路１６３を有する。画像処理部１５０はさらにレジスタ（図示せず
）を有する。レジスタには、画像処理部１５０が画像データの処理に用いるパラメータ等
が格納される。
メモリ装置１９１は、画像データなど、アプリケーションプロセッサ１９０が処理を行う
ために必要なデータを記憶する。
画像処理部１５０は、受信した画像データを処理し、反射型表示素子で表示させる画像デ
ータと、発光型表示素子で表示させる画像データとを生成する。ここでは、便宜的に、反
射型表示素子用の画像データを「ＬＣ用画像データ」と呼び、発光型表示素子用の画像デ
ータを「ＥＬ用画像データ」と呼ぶ。
画像処理部１５０は、ＬＣ用画像データをソースドライバ１２３Ｒに伝送し、ＥＬ用画像
データをソースドライバ１２３Ｅに伝送する。メモリ装置１５６Ｅは、ＥＬ用画像データ
のためのフレームメモリとして用いられ、メモリ装置１５６Ｒは、ＬＣ用画像データのた
めのフレームメモリとして用いられる。
アプリケーションプロセッサ１９０は表示コントローラ１４０に各種の信号を送信する。
送信する信号には、例えば、クロック信号、同期信号、コマンド信号（ＩＤＳ、ＭＯＤＥ
等）、パラメータ信号（ＣＰＡＲＡ、ＧＡ等）がある。
信号ＭＯＤＥは、ＥＲパネル１１０の表示モードを設定するための信号である。ＥＲパネ
ルの表示モードは３種類に大別される。第１の表示モードは、反射型表示素子のみで表示
を行うモードであり、第２の表示モードは、発光型表示素子のみで表示を行うモードであ
る。第３の表示モードは、反射型表示素子と発光型表示素子双方によって表示を行うモー
ドである。ここでは、便宜的に第１乃至第３の表示モードをそれぞれ、ＲＬＣＤモード、
ＥＬＤモード、ハイブリッドモードと呼ぶこととする。
ハイブリッドモードには２種類ある。一方は、反射型素子と発光型素子とは共通の画像デ
ータを表示するモードである。他方は、反射型表示素子と発光型表示素子とで異なる画像
データを表示するモードである。ここでは、便宜的に、前者のハイブリッドモードをＨＹ
モードと呼び、後者をＴＸＴ（テキスト）モードと呼ぶことにする。
信号ＩＤＳは、ＥＲパネル１１０でアイドリング・ストップ（ＩＤＳ）駆動を実行するた
めのコマンド信号である。ＩＤＳ駆動とは、通常駆動よりも低いリフレッシュレートで表
示パネルを駆動することをいう。ＩＤＳ駆動については後述する。
例えば、アプリケーションプロセッサ１９０は、センサ部１９３で取得したデータ、使用
者の操作等による割り込み信号、画像データの属性（動画／静止画、カラー画像／グレー
スケール画像）等にもとづいて、コマンド信号、パラメータ信号を生成する。
例えば、センサ部１９３は、照度を検出する機能、および光のＲＧＢ成分を検出する機能
を有する。
タイミングコントローラ１５５は、アプリケーションプロセッサ１９０から送信された信
号に基づいて、タイミング信号を生成する。タイミング信号は周辺回路１２０の動作タイ
ミングを設定するための信号であり、例えば、クロック信号、スタートパルス信号、パル
ス幅制御信号などである。
画像処理部１５０が画像データの処理に用いるパラメータは、パラメータ信号によって設
定される。設定されたパラメータは、画像処理部１５０のレジスタに記憶される。画像処
理部１５０は、パラメータを用いて、画像データＤＴ０を処理し、画像データＤＴ３＿ｅ
、ＤＴ３＿ｒを生成する。画像データＤＴ３＿ｅはＥＬ用画像データであり、ソースドラ
イバ１２３Ｅに送信される。画像データＤＴ３＿ｒはＬＣ用画像データであり、ソースド
ライバ１２３Ｒに送信される。
なお、図１は機能ブロック図であり、表示コントローラ１４０の構成は図１の構成に限定
されない。例えば、画像処理部１５０の処理を１の処理回路（例えば、ＦＰＧＡ）で実行
する構成であってもよい。或いは、フィルタ回路１６２およびデータ処理回路１６３が行
う処理を１の処理回路（例えば、ＦＰＧＡなど）で実行する構成であってもよい。
＜＜ＥＲパネル１１０＞＞
図２Ａ、図２Ｂ、図３Ａ－図３Ｃを参照して、ＥＲパネル１１０を説明する。
＜画素アレイ１１１、サブ画素１１＞
図２Ａは画素アレイ１１１、サブ画素１１の構成例を示す回路図である。画素アレイ１１
１には、ゲート線ＧＬ１、ＧＬ２、ソース線ＳＬ１、ＳＬ２、配線ＣＳＬ、ＡＮＬを有す
る。
ゲートドライバ１２１Ｒはゲート線ＧＬ１を駆動し、ゲートドライバ１２１Ｅはゲート線
ＧＬ２を駆動する。ソースドライバ１２３Ｒはソース線ＳＬ１にＬＣ用データ信号を入力
し、ソースドライバ１２３Ｅはソース線ＳＬ２にＥＬ用データ信号を入力する。
図２Ａには、代表的に１行３列に配列された３のサブ画素１１を示している。本明細書等
において、ゲート線ＧＬ１＿ｊ（ｊは１以上の整数）は第ｊ行のゲート線ＧＬ１であり、
ソース線ＳＬ２＿３ｋ（ｋは１以上の整数）は、第３ｋ列のソース線ＳＬ２であり、サブ
画素１１［ｊ，３ｋ］とは、第ｊ行第３ｋ列のサブ画素１１である。また、本明細書等に
おいて、複数のゲート線ＧＬ１のうちの１を特定する必要があるときは、ゲート線ＧＬ１
＿１等と表記する。また、ゲート線ＧＬ１と記載した場合は、任意のゲート線ＧＬ１を指
している。他の要素についても同様である。
サブ画素１１はサブ画素１２、１３を有する。サブ画素１２は、ゲート線ＧＬ１、ソース
線ＳＬ１、配線ＣＳＬに電気的に接続され、サブ画素１３は、ゲート線ＧＬ２、ソース線
ＳＬ２、配線ＡＮＬに電気的に接続されている。
サブ画素１２はＬＣ用画像データを表示するサブ画素であり、トランジスタＭ１、容量素
子Ｃ１、ＬＣ素子ＲＥ１を有する。配線ＣＳＬには、電圧ＶＣＣＭが入力される。配線Ｃ
ＳＬは、複数のサブ画素１２で共有され、各サブ画素１２の容量素子Ｃ１が電気的に接続
されている。
ＬＣ素子ＲＥ１は、一対の電極（画素電極、コモン電極）、および一対の電極に挟まれた
ＬＣ層を有する。ＬＣ素子ＲＥ１の画素電極は、トランジスタＭ１に電気的に接続され、
ＬＣ素子ＲＥ１のコモン電極には、電圧ＶＴＣＭが入力される。電圧ＶＴＣＭと電圧ＶＣ
ＣＭとは同じ電圧であってもよいし、異なっていてもよい。
サブ画素１３はＥＬ用画像データを表示するサブ画素であり、トランジスタＭ２、Ｍ３、
容量素子Ｃ２、ＥＬ素子ＥＥ１を有する。配線ＡＮＬには電圧ＶＡＮＯが入力される。配
線ＡＮＬは、複数のサブ画素１３で共有されており、各サブ画素１３の容量素子Ｃ２が電
気的に接続されている。
トランジスタＭ２は選択トランジスタと呼ばれ、トランジスタＭ３は駆動トランジスタと
呼ばれる。容量素子Ｃ２はトランジスタＭ３のゲート電圧を保持するために設けられてい
る。トランジスタＭ３はバックゲートを有する。トランジスタＭ３のゲートにバックゲー
トを電気的に接続し、トランジスタＭ３の電流駆動能力を向上させている。
ＥＬ素子ＥＥ１は、一対の電極（アノード電極、カソード電極）、および一対の電極に挟
まれたＥＬ層を有する。図２Ａの例では、ＥＬ素子ＥＥ１の画素電極がアノード電極であ
り、コモン電極がカソード電極である。ＥＬ素子ＥＥ１の画素電極はトランジスタＭ３に
電気的に接続され、ＥＬ素子ＥＥ１のコモン電極には電圧ＶＣＴが入力される。図２Ａの
例では、電圧ＶＡＮＯは電圧ＶＣＴよりも高い。
ＥＬ素子ＥＥ１のＥＬ層は少なくとも発光層を有する。ＥＬ層には、電子輸送物質を含む
層（電子輸送層）、正孔輸送物質を含む層（正孔輸送層）など、他の機能層を適宜設ける
ことができる。ＥＬ素子は、発光物質が有機物である場合は有機ＥＬ素子と呼ばれ、無機
物である場合は無機ＥＬ素子と呼ばれる。
図２Ｂを参照して画素の構成例を説明する。図２Ｂの例では、赤色（Ｒ）、緑色（Ｇ）、
青色（Ｂ）を表示する３のサブ画素１１で、１画素が構成される。
サブ画素１１Ｒは、サブ画素１２Ｗ１、サブ画素１３Ｒで構成され、サブ画素１１Ｇは、
サブ画素１２Ｗ２、サブ画素１３Ｇで構成され、サブ画素１１Ｂは、サブ画素１２Ｗ３、
サブ画素１３Ｂで構成される。サブ画素１２Ｗ１、１２Ｗ２、１２Ｗ３は、白色（Ｗ）を
表示するサブ画素であり、グレースケール表示用のサブ画素である。
本明細書等では、表示色を用いて、構成要素を区別する場合、Ｒ、＿Ｒ等の識別記号を付
すことにする。例えば、サブ画素１１Ｒは赤色のサブ画素１１を表す。ソース線ＳＬ２＿
Ｇｋとは、緑色のデータ信号が入力される第ｋ番のソース線ＳＬ２を表している。
＜＜表示原理＞＞
図３Ａを参照して、ＥＲパネル１１０の表示原理を説明する。図３ＡはＥＲパネル１１０
の模式的な断面図である。
ＥＲパネル１１０は基板３１１、３１２を有する。基板３１１と基板３１２の間に、ＬＣ
層３１３、ＥＬ素子層３１４、トランジスタ層３１５が設けられている。ここでは、サブ
画素１３Ｒ、１３Ｇ、１３Ｂの各ＥＬ素子ＥＥ１を塗り分け方式で作製することで、表示
色（ＲＧＢ）で発光させている。
トランジスタ層３１５には、画素アレイ１１１を構成する各種の素子、および外部接続用
端子が設けられる。トランジスタ層３１５に設けられる素子としては、トランジスタ、容
量素子、整流素子、抵抗素子等がある。トランジスタ層３１５には、周辺回路１２０の全
てまたは一部の回路を構成する各種の素子が設けられる場合がある。
トランジスタ層３１５に設けられる各種素子（トランジスタ、容量素子等）のデバイス構
造には、特段の制約はない。画素アレイ１１１および周辺回路１２０に適したデバイス構
造を選択すればよい。例えば、トランジスタのデバイス構造には、トップゲート型、ボト
ムゲート型、およびゲート（フロントゲート）とボトムゲート双方を備えたデュアルゲー
ト型、１つの半導体層に対して複数のゲート電極を有するマルチゲート型が挙げられる。
トランジスタの活性層に用いられる半導体としては、単結晶半導体、非単結晶半導体に大
別される。非単結晶としては、多結晶半導体、微結晶半導体、非晶質半導体などが挙げら
れる。半導体材料には、Ｓｉ、Ｇｅ、Ｃ等の第１４族元素を１種または複数含む半導体（
例えば、シリコン、シリコンゲルマニウム、炭化シリコン等）、金属酸化物（酸化物半導
体とも呼ばれる。）等が挙げられる。
トランジスタの活性層に適用される金属酸化物は、Ｚｎ酸化物、Ｚｎ‐Ｓｎ酸化物、Ｇａ
‐Ｓｎ酸化物、Ｉｎ‐Ｇａ酸化物、Ｉｎ‐Ｚｎ酸化物、Ｉｎ‐Ｍ‐Ｚｎ酸化物（Ｍは、Ｔ
ｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などがある。また、インジウ
ムおよび亜鉛を含む酸化物に、アルミニウム、ガリウム、イットリウム、銅、バナジウム
、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム
、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、
またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
トランジスタ層３１５には、画素電極３２０、３３０が設けられている。画素電極３２０
はＬＣ素子ＲＥ１の画素電極であり、光３０１－３０３を透過する透過電極である。画素
電極３３０はＥＬ素子ＥＥ１の画素電極であり、光３０１－３０３を透過する透過電極で
ある。
光３０１は環境光である。光３０２はＬＣ素子ＲＥ１の反射光である。光３０３は、ＥＬ
素子ＥＥ１が発する光である。
基板３１１の光３０１が入射する面には光学フィルム３１７が設けられている。光学フィ
ルム３１７には、例えば、偏光フィルム（代表的には、円偏光フィルム）、位相差フィル
ム、プリズムシート、反射防止フィルム、防眩（アンチグレア）フィルムなどがある。光
学フィルム３１７は複数の光学フィルムの積層であってもよい。光学フィルム３１７の種
類は適宜選択される。例えば、ＬＣ素子ＲＥ１がゲスト‐ホストモードのＬＣ素子である
場合は、円偏光フィルムが不要である。
基板３１１のＬＣ層３１３と対向する面には、コモン電極３２１が設けられている。コモ
ン電極３２１はＬＣ素子ＲＥ１のコモン電極であり、透過電極である。
ＥＬ素子ＥＥ１は、画素電極３３０、コモン電極３３１、ＥＬ層で構成される。ＥＬ層、
コモン電極３３１はＥＬ素子層３１４に設けられている。コモン電極３３１は反射電極で
ある。ＬＣ素子ＲＥ１は、ＬＣ層３１３、画素電極３２０、コモン電極３２１、３３１で
構成される。コモン電極３２１は透過電極であり、ＬＣ層３１３と対向する面に設けられ
ている。光３０３の輝度はＥＬ層を流れる電流で制御される。電流は画素電極３３０とコ
モン電極３３１間の電位差によって制御される。光３０３はコモン電極３３１で反射され
、画素電極３３０、３２０、ＬＣ層３１３、コモン電極３２１、基板３１１、光学フィル
ム３１７を通過する。
画素電極３２０とコモン電極３２１はＬＣ層３１３に電界を与える電極対を構成する。電
界によって光３０２の輝度が制御される。電極対が透過電極で構成されているので、光３
０２を取り出すための反射電極が設けられている。この反射電極としてＥＬ素子ＥＥ１の
コモン電極３３１が用いられている。このような構成によって、ＬＣ素子ＲＥ１は反射型
表示素子として機能する。
光３０１は光学フィルム３１７、基板３１１、コモン電極３２１、ＬＣ層３１３、画素電
極３２０、３３０を通過し、コモン電極３３１で反射される。コモン電極３３１で反射さ
れた光３０３は画素電極３３０、３２０、ＬＣ層３１３、コモン電極３２１、基板３１１
、光学フィルム３１７を通過する。
＜＜ＥＲパネル１１４＞＞
なお、ＥＲパネルの反射型表示素子の画素電極を反射電極にし、この画素電極で環境光を
反射する構成とすることができる。このような構成例を図３Ｃに示す。ＥＲパネル１１４
はＥＲパネル１１０の変形例であり、透過型の画素電極３３０に代えて反射型の画素電極
３３２が設けられている。ＥＬ素子ＥＥ１の光３０３を取り出すため、画素電極３３２に
は少なくとも１の開口３３２ａが設けられている。
＜＜表示モード＞＞
図３Ａの表示原理に従うと、画素アレイ１１１は、サブ画素１２Ｗ１、１２Ｗ２、１２Ｗ
３で構成される画素アレイ１１１Ｒと、サブ画素１３Ｒ、１３Ｇ、１３Ｂで構成される画
素アレイ１１１Ｅとを複合化したものである（図３Ｂ参照）。画素アレイ１１１Ｅはカラ
ー表示が可能であり、画素アレイ１１１Ｒはカラー表示が不可能であり、グレースケール
表示を行う。
画素アレイ１１１Ｒは、反射型表示素子で表示を行うため、グレースケールの静止画を表
示するのに適し、また低消費電力のデバイスである。他方、画素アレイ１１１Ｅは発光型
表示素子で表示を行うため、高コントラスト比であり、色再現性が良い、そのため、カラ
ー表示に適したデバイスである。
画素アレイ１１１Ｒは白黒表示のみであるため、ＥＲ表示システム１００のＲＬＣＤモー
ドでは、白黒表示のみが可能である。カラー表示は、ハイブリッドモードとＥＬＤモード
において可能である。
ＥＲ表示システム１００がユーザーに提示する画像は、画素アレイ１１１Ｅで表示された
画像と、画素アレイ１１１Ｒで表示された画像とを合わせた画像である。本実施の形態で
は、画素アレイ１１１Ｅ、１１１Ｒの性能の違いを効果的に利用することで、ＥＲ表示シ
ステム１００の性能を拡張している。
＜＜画像処理部１５０＞＞
属性付与回路１６１は、アプリケーションプロセッサ１９０から送信される１フレームの
画像データについて、１画素ごとに色属性を付与する。フィルタ回路１６２は、色属性、
および使用環境（代表的には、外光の照度およびＲＧＢ成分）に応じた画像処理を行い、
１フレームの画像データからＥＬ用とＬＣ用の２種類の画像データを生成する。データ処
理回路１６３は、ＥＲパネル１１０の特性に応じた画像処理をＥＬ用およびＬＣ用画像デ
ータに行う。
ＥＲ表示システム１００にはＬＣ用とＥＬ用の２種類の画像データが必要になるが、表示
コントローラ１４０は１種類の画像データから２種類の画像データを生成できるため、ア
プリケーションプロセッサ１９０から表示コントローラ１４０へ送信する画像データ量が
倍増することが回避できる。よって、アプリケーションプロセッサ１９０の画像データ送
信の際の負荷が軽減されるため、ＥＲ表示システム１００の動作の安定化につながる。
＜属性付与回路１６１＞
図４を参照して、属性付与回路１６１の動作例を説明する。図４は属性付与回路１６１の
動作例を示すフローチャートである。
（画像データＤＴ０の受信：ステップＳＴ０１）
属性付与回路１６１はアプリケーションプロセッサ１９０が生成した画像データＤＴ０［
Ｒ０，Ｇ０，Ｂ０］を受信する。画像データＤＴ０は１画素分の画像データである。Ｒ０
、Ｇ０、Ｂ０はＲ、Ｇ、Ｂの画素値である。
（色属性の付与：ステップＳＴ０２－ＳＴ０４）
属性付与回路１６１は、画像データＤＴ０から画像データＤＴ１を生成し、かつ画像デー
タＤＴ０の色の分類を行い、その結果に基づき、色属性を画像データＤＴ１に付与する。
信号ＣＰＡＲＡによって、色の分類のためのパラメータが設定されている。図４の例では
、色属性は２種類であり、画像データＤＴ０の色が、特定の色またはこれと類似している
色であるか、それ以外の色であるかを分類している。
属性付与回路１６１はパラメータを用いて、画像データＤＴ０のＲ、Ｇ、Ｂの画素値を分
析し（ステップＳＴ０２）、分析結果に応じた属性データＣＡＴＴを生成する（ステップ
ＳＴ０３、ＳＴ０４）。属性データＣＡＴＴは色属性を表しており、ここでは１ビットと
している。
ステップＳＴ０２において、属性付与回路１６１は、下記式（ａ‐１）乃至（ａ‐３）の
比較演算を行う。式中のＣＬ０ｒ、ＣＬ０ｇ、ＣＬ０ｂ等が信号ＣＰＡＲＡによって設定
されたパラメータである。ＣＬ０ｒ、ＣＬ０ｇ、ＣＬ０ｂは同じでも異なっていてもよい
。ＣＵ０ｒ、ＣＵ０ｇ、ＣＵ０ｂは同じでも異なっていてもよい。
ＣＬ０ｒ≦｜Ｒ０－Ｇ０｜≦ＣＵ０ｒ ・・・（ａ‐１）
ＣＬ０ｇ≦｜Ｇ０－Ｂ０｜≦ＣＵ０ｇ ・・・（ａ‐２）
ＣＬ０ｂ≦｜Ｂ０－Ｒ０｜≦ＣＵ０ｂ ・・・（ａ‐３）
式（ａ‐１）乃至（ａ‐３）の比較演算が全て真である場合は、ステップＳＴ０３が実行
され、それ以外の場合はステップＳＴ０４が実行される。つまり、Ｒ、Ｇ、Ｂ画素値の差
分が設定範囲内である場合、色属性は“０”であり（ＣＡＴＴ＝０）、設定範囲外である
場合、色属性は“１”である（ＣＡＴＴ＝１）。
（画像データＤＴ１の生成：ステップＳＴ０５）
属性付与回路１６１は、画像データＤＴ０［Ｒ０，Ｇ０，Ｂ０］を複製し、画像データＤ
Ｔ１［Ｒ１，Ｇ１，Ｂ１］を生成する。なお、画像データＤＴ１は画像データＤＴ０と異
なっていてもよい。例えば、Ｒ０と定数との飽和加算を行い、Ｒ１を生成してもよい。Ｇ
１、Ｂ１の生成も同様に行う。飽和加算で用いる定数は信号ＣＰＡＲＡで設定すればよい
。定数は負の数でも正の数でもよい。
（データの送信：ステップＳＴ０６）
属性付与回路１６１は、属性データＣＡＴＴ、画像データＤＴ１をフィルタ回路１６２に
送信する。１フレームの画像データを処理するために、ステップＳＴ０１－ＳＴ０６が所
定の回数繰り返される。
＜フィルタ回路１６２＞
図５を参照して、フィルタ回路１６２の動作例を説明する。図５はフィルタ回路１６２の
動作例を示すフローチャートである。
（データの受信：ステップＳＴ１１）
フィルタ回路１６２は属性回路１６１が生成した属性データＣＡＴＴ、画像データＤＴ１
［Ｒ１，Ｇ１，Ｂ１］を受信する。
（画像データＤＴ２＿ｅ、ＤＴ２＿ｒの生成：ステップＳＴ１２―ＳＴ１４）
フィルタ回路１６２は、色属性を判別し（ステップＳＴ１２）、判別結果に応じた、調光
および調色処理を画像データＤＴ１に行い、画像データＤＴ２＿ｅ、ＤＴ２＿ｒを生成す
る（ステップＳＴ１３、ＳＴ１４）。
画像データＤＴ２＿ｅは、１画素分のＥＬ用画像データであり、Ｒ、Ｇ、Ｂの画素値（Ｒ
２Ｅ，Ｇ２Ｅ，Ｂ２Ｅ）で構成される。画像データＤＴ２＿ｒは１画素分のＬＣ用画像デ
ータである。画像データＤＴ２＿ｒは、８ビットの画素値Ｙ２Ｒのみで構成される。ここ
では、画像データＤＴ２＿ｒは、色相および彩度の属性をもたず、輝度の属性のみをもつ
。
図５の例では、画素値Ｒ１、Ｇ１、Ｂ１それぞれにゲイン値を掛けることで、画像データ
ＤＴ２＿ｅ［Ｒ２Ｅ，Ｇ２Ｅ，Ｂ２Ｅ］を得ている。画像データＤＴ２＿ｒの生成のため
の調色処理として、グレースケール変換が行われる。画像データＤＴ１のグレースケール
変換によって得られた輝度値に対してゲイン値を掛けることで、画素値Ｙ２Ｒを得ている
。
ＣＡＴＴ＝０であれば、フィルタ回路１６２は、下記式（ａ‐１１）乃至（ａ‐１４）を
実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。ＧＡ０ＲＥ、ＧＡ０ＢＥ、
ＧＡ０ＧＥ、ＧＡ０Ｙはゲイン値である。
Ｒ２Ｅ＝Ｒ１ × ＧＡ０ＲＥ ・・・（ａ‐１１）
Ｇ２Ｅ＝Ｇ１ × ＧＡ０ＧＥ ・・・（ａ‐１２）
Ｂ２Ｅ＝Ｂ１ × ＧＡ０ＢＥ ・・・（ａ‐１３）
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ０Ｙ
・・・（ａ‐１４）
ＣＡＴＴ＝１であれば、フィルタ回路１６２は、下記式（ａ‐１５）乃至（ａ‐１８）を
実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。ＧＡ１ＲＥ、ＧＡ１ＢＥ、
ＧＡ１ＧＥ、ＧＡ１Ｙはゲイン値である。
Ｒ２Ｅ＝Ｒ１ × ＧＡ１ＲＥ ・・・（ａ‐１５）
Ｇ２Ｅ＝Ｇ１ × ＧＡ１ＧＥ ・・・（ａ‐１６）
Ｂ２Ｅ＝Ｂ１ × ＧＡ１ＢＥ ・・・（ａ‐１７）
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ１Ｙ
・・・（ａ‐１８）
式（ａ‐１４）、（ａ‐１８）には、規格ＩＴＵ－Ｒ ＢＴ．６０１で定義されているグ
レースケールの変換式が用いられているが、グレースケール変換式はこれに限定されない
。
フィルタ回路１６２が使用するゲイン値は、信号ＧＡによって設定される。アプリケーシ
ョンプロセッサ１９０は、センサ部１９３が検出した使用環境の情報（例えば、環境光の
照度、ＲＧＢ成分）に基づいて、信号ＧＡを生成する。さらに、アプリケーションプロセ
ッサは、表示モードに応じてゲイン値を設定する。従って、フィルタ回路１６２は、使用
環境および表示モードに応じた調光および調色処理が可能である。
（データの送信：ステップＳＴ１５）
フィルタ回路１６２は画像データＤＴ２＿ｅ、ＤＴ２＿ｒをデータ処理回路１６３に送信
する。データ処理回路１６３が属性データＣＡＴＴを使用する場合は、属性データＣＡＴ
Ｔもデータ処理回路１６３に送信される。
フィルタ回路１６２では、ステップＳＴ１１―ＳＴ１５が所定の回数繰り返され、１フレ
ームの画像データの画素ごとに、画像データＤＴ２＿ｅ、ＤＴ２＿ｒが生成される。
フィルタ回路１６２において、使用環境と色属性とに応じた調光および調色処理を、画素
単位で行うことで、１フレームのＥＬ用画像データが生成される。属性データＣＡＴＴに
応じて、１画素ごとに、グレースケール変換または黒画像変換が行われ、１フレームのＬ
Ｃ用画像データが生成される。
＜データ処理回路１６３＞
データ処理回路１６３は、画像データＤＴ２＿ｅ［Ｒ２Ｅ，Ｇ２Ｅ，Ｂ２Ｅ］、ＤＴ２＿
ｒ［Ｙ２ｒ］を処理し、画像データＤＴ３＿ｅ［Ｒ３Ｅ，Ｇ３Ｅ，Ｂ３Ｅ］、ＤＴ３＿ｒ
［Ｙ３Ｒ］を生成する。データ処理回路１６３の代表的な処理はガンマ補正である。ガン
マ補正は、表示パネルのガンマ特性に合わせて画像データの輝度を最適化する処理である
。データ処理回路１６３は、異なるガンマ値を用いて画像データＤＴ２＿ｅと画像データ
ＤＴ２＿ｒのガンマ補正をそれぞれ行う。
サブ画素１３のトランジスタＭ３の電気特性のばらつきを補正するための処理を、画像デ
ータＤＴ２＿ｅに行ってもよい。
データ処理回路１６３は、画像データＤＴ３＿ｅ、画像データＤＴ３＿ｒをソースドライ
バ１２３Ｅ、ソースドライバ１２３Ｒに送信する。
ソースドライバ１２３Ｅは画像データＤＴ３＿ｅ［Ｒ３Ｅ，Ｇ３Ｅ，Ｂ３Ｅ］を処理し、
ソース線ＳＬ２＿Ｒ、ＳＬ２＿Ｇ、ＳＬ２＿Ｂに書き込む階調信号をそれぞれ生成する。
ソースドライバ１２３Ｒは画像データＤＴ３＿ｒ［Ｙ３Ｒ］を処理し、ソース線ＳＬ１＿
Ｗ１、ＳＬ１＿Ｗ２、ＳＬ１＿Ｗ３に書き込む階調信号を生成する。ソース線ＳＬ１＿Ｗ
１、ＳＬ１＿Ｗ２、ＳＬ１＿Ｗ３には、同じ階調値をもつ階調信号が入力されるが、画素
アレイ１１１Ｒの駆動方式（ゲートライン反転駆動、ソースライン反転駆動、フレーム反
転駆動、ドット反転駆動）に応じて、ソース線ＳＬ１＿Ｗ２の階調信号の極性は、ソース
線ＳＬ１＿Ｗ１、ＳＬ１＿Ｗ３の階調信号と異なる場合がある。
＜＜表示コントローラ１４１＞＞
図６に表示コントローラの他の構成例を示す。図６に示す表示コントローラ１４１は、画
像処理部１５１を有する。画像処理部１５１は、属性付与回路１６１、データ処理回路１
６４、フィルタ回路１６５を有する。画像処理部１５１は、画像処理の順序が画像処理部
１５０と異なる。
属性付与回路１６１は、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］、属性データＣＡＴＴを
データ処理回路１６４に送信する。
データ処理回路１６４は、画像データＤＴ１を処理して、画像データＤＴ４＿ｅ［Ｒ４Ｅ
，Ｇ４Ｅ，Ｂ４Ｅ］、ＤＴ４＿ｒ［Ｒ４Ｒ，Ｇ４Ｒ，Ｂ４Ｒ］を生成する。データ処理回
路１６４が行う画像処理は、データ処理回路１６３と同様、ガンマ補正等のＥＲパネル１
１０の特性に応じたものである。データ処理回路１６４はフィルタ回路１６５へ、画像デ
ータＤＴ４＿ｅ［Ｒ４Ｅ，Ｇ４Ｅ，Ｂ４Ｅ］、ＤＴ４＿ｒ［Ｒ４Ｒ，Ｇ４Ｒ，Ｂ４Ｒ］、
属性データＣＡＴＴを送信する。
フィルタ回路１６５は、画像データＤＴ４＿ｅ［Ｒ４Ｅ，Ｇ４Ｅ，Ｂ４Ｅ］に対して、属
性データＣＡＴＴに応じた調光調色処理を行い、画像データＤＴ５＿ｅ［Ｒ５Ｅ，Ｇ５Ｅ
，Ｂ５Ｅ］を生成する。具体的には、画素値Ｒ４Ｅ、Ｇ４Ｅ、Ｂ４Ｅにそれぞれに対して
、属性データＣＡＴＴに応じたゲイン値を乗算し、画素値Ｒ５Ｅ、Ｇ５Ｅ、Ｂ５Ｅを求め
る。
フィルタ回路１６５は、属性データＣＡＴＴに応じて、画像データＤＴ４＿ｒ［Ｒ４Ｒ，
Ｇ４Ｒ，Ｂ４Ｒ］をグレースケール変換して、輝度値を算出し、輝度値と属性データＣＡ
ＴＴに応じたゲイン値との乗算を行うことで、画像データＤＴ５＿ｒ［Ｙ５Ｒ］を生成す
る。画像データＤＴ５＿ｅ、ＤＴ５＿ｒはソースドライバ１２３Ｅ、１２３Ｒへ送信され
る。
＜＜表示モード＞＞
＜ＴＸＴモード＞
図７、図８を参照して、ＴＸＴモードを説明する。ここでは、画像データの画素値は８ビ
ットとする。
（画像処理部１５０の動作例）
図７は、ＴＸＴモードでの画像処理部１５０の動作例を示すタイミングチャートである。
図７において、Ｔ０、Ｔ１等は時刻を表す。
信号ＣＰＡＲＡによって、属性付与回路１６１が使用するパラメータは以下のように設定
されている。つまり、画像データＤＴ０の画素値Ｒ０、Ｇ０、Ｂ０が全て等しい場合のみ
、色属性ＣＡＴＴが０になる。
ＣＬ０ｒ＝ＣＬ０ｇ＝ＣＬ０ｂ＝０
ＣＵ０ｒ＝ＣＵ０ｇ＝ＣＵ０ｂ＝０
信号ＧＡによって、フィルタ回路１６２が使用するゲイン値は以下のように設定されてい
る。つまり、色属性が“０”の画像データＤＴ１は、ＬＣ素子ＲＥ１の反射光のみで表示
され、他方、色属性が“１”の画像データＤＴ１は、ＥＬ素子ＥＥ１の光のみで表示され
ることとなる。
ＧＡ０ＲＥ＝ＧＡ０ＢＥ＝ＧＡ０ＧＥ＝０
ＧＡ０Ｙ＝１
ＧＡ１ＲＥ＝ＧＡ１ＢＥ＝ＧＡ１ＧＥ＝０．５
ＧＡ１Ｙ＝０
Ｔ０にて、属性付与回路１６１は画像データＤＴ０［８’ｄ２５０，８’ｄ２５０，８’
ｄ５０］を受信する。期間Ｔ０－Ｔ１で、属性付与回路１６１はステップＳＴ０２―ＳＴ
０５を実行する。
｜Ｒ０－Ｇ０｜＝｜２５０－２５０｜＝ ０
｜Ｇ０－Ｂ０｜＝｜２５０－５０｜ ＝２００
｜Ｂ０－Ｒ０｜＝｜５０－２５０｜ ＝２００
ステップＳＴ０２は偽であるので、属性データＣＡＴＴは“１”である。
図７の例では、属性付与回路１６１は、画像データＤＴ０を複製することで、画像データ
ＤＴ１を生成する。Ｔ１で属性付与回路１６１はフィルタ回路１６２に画像データＤＴ１
［８’ｄ２５０，８’ｄ２５０，８’ｄ５０］、属性データＣＡＴＴ［１］を送信する。
Ｔ２にて、フィルタ回路１６２は、画像データＤＴ２＿ｅ、ＤＴ２＿ｒを生成する。属性
データＣＡＴＴは“１”であるので、フィルタ回路１６２はステップＳＴ１４を実行する
。下記の演算が行われ、画像データＤＴ２＿ｅ［８’ｄ１２５，８’ｄ１２５，８’ｄ２
５］、ＤＴ２＿ｒ［８’ｄ０］が生成される。
Ｒ２Ｅ＝Ｒ１×０．５＝１２５
Ｇ２Ｅ＝Ｇ１×０．５＝１２５
Ｂ２Ｅ＝Ｂ１×０．５＝ ２５
Ｙ２Ｒ＝０
Ｔ３にて、属性付与回路１６１は画像データＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２
５０］を受信する。期間Ｔ３―Ｔ４で、属性付与回路１６１はステップＳＴ０２―ＳＴ０
５を実行する。
｜Ｒ０－Ｇ０｜＝｜５０－５０｜ ＝ ０
｜Ｇ０－Ｂ０｜＝｜５０－２５０｜＝２００
｜Ｂ０－Ｒ０｜＝｜２５０－５０｜＝２００
ステップＳＴ０２の演算結果は偽であるので、属性データＣＡＴＴは“１”である。
Ｔ４で属性付与回路１６１はフィルタ回路１６２に画像データＤＴ１［８’ｄ５０，８’
ｄ５０，８’ｄ２５０］、属性データＣＡＴＴ［１］を送信する。
Ｔ５にて、フィルタ回路１６２はステップＳＴ１４を実行する。下記の演算が行われ、画
像データＤＴ２＿ｅ［８’ｄ２５，８’ｄ２５，８’ｄ１２５］、ＤＴ２＿ｒ［８’ｄ０
］０が生成される。
Ｒ２Ｅ＝Ｒ１×０．５＝ ２５
Ｇ２Ｅ＝Ｇ１×０．５＝ ２５
Ｂ２Ｅ＝Ｂ１×０．５＝１２５
Ｙ２Ｒ＝０
Ｔ６にて、属性付与回路１６１は画像データＤＴ０［８’ｄ１１０，８’ｄ１１０，８’
ｄ１１０］を受信する。期間Ｔ６－Ｔ７で、属性付与回路１６１はステップＳＴ０２―Ｓ
Ｔ０５を実行する。
｜Ｒ０－Ｇ０｜＝｜１１０－１１０｜＝０
｜Ｇ０－Ｂ０｜＝｜１１０－１１０｜＝０
｜Ｂ０－Ｒ０｜＝｜１１０－１１０｜＝０
ステップＳＴ０２の論理は真であるので、属性データＣＡＴＴは“０”である。
Ｔ７で属性付与回路１６１はフィルタ回路１６２に画像データＤＴ１［８’ｄ１１０，８
’ｄ１１０，８’ｄ１１０］、属性データＣＡＴＴ［０］を送信する。
属性データＣＡＴＴは“０”であるので、Ｔ８にて、フィルタ回路１６２はステップＳＴ
１３を実行する。下記の演算が行われ、画像データＤＴ２＿ｅ［８’ｄ０，８’ｄ０，８
’ｄ０］、ＤＴ２＿ｒ［８’ｄ１１０］が生成される。
Ｒ２Ｅ＝Ｒ１×０＝０
Ｇ２Ｅ＝Ｇ１×０＝０
Ｂ２Ｅ＝Ｂ１×０＝０
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）×１＝１１０
なお、ＴＸＴモードでは、色属性が“１”である場合、サブ画素１２に黒画像を表示でき
ればよいので、画像データＤＴ２＿ｒの画素値Ｙ２Ｒは０に限定されない。つまり、ゲイ
ン値ＧＡ１Ｙを０よりも大きくし、画素値Ｙ２Ｒが０よりも大きくなってもよい。
図８を参照して、ＥＬ用画像とＬＣ用画像との違いを説明する。図８に示す画像１８０は
、アプリケーションプロセッサ１９０で生成された１フレーム分の画像である。画像１８
０は背景８０、テキスト８１、ハイライト８３、８４、およびカラー写真８５で構成され
る。背景８０は白（Ｒ０＝Ｇ０＝Ｂ０＝８’ｄ２５５）であり、テキスト８１は黒（Ｒ０
＝Ｇ０＝Ｂ０＝８’ｄ０）である。ハイライト８３は黄であり、ハイライト８４は赤であ
る。なお、便宜的に、カラー写真８５は、グレースケール画像（Ｒ０＝Ｇ０＝Ｂ０）を含
まないこととする。
画像１８１は属性付与回路１６１で生成される画像であり、画像１８０の複製である。属
性付与回路１６１は画像１８０の色分類を行い、色属性を決定する。背景８０とテキスト
８１の色属性は“０”に設定され、ハイライト８３、８４およびカラー写真８５の色属性
は“１”に設定される。
フィルタ回路１６２では、画像１８１を色属性によってフィルタリング処理し、画像１８
２Ｅ、１８２Ｒを生成する。画像１８２ＥはＥＬ用画像である。画像１８２Ｅでは、色属
性が“０”である画素の色は黒に変換されるため、背景８０およびテキスト８１は黒画像
である。色属性が“１”であるハイライト８３、８４およびカラー写真８５はカラー画像
である。
画像１８２ＲはＬＣ用画像である。画像１８２Ｒにおいて、色属性が“０”である領域は
グレースケール画像であるので、背景８０は白であり、テキスト８１は黒である。色属性
が“１”である領域は黒画像であるので、ハイライト８３、８４およびカラー写真８５は
黒である。
データ処理回路１６３は、画像１８２Ｅ、１８２Ｒをそれぞれ処理して、画像１８３Ｅ、
１８３Ｒを生成する。ＥＲパネル１１０には画像１８３Ｅと画像１８３Ｒとを合成した画
像１８４が表示される。
ＥＬ素子ＥＥ１は、色再現性に優れた表示素子である。ハイライト８３、８４、カラー写
真８５の表示はＥＬ素子ＥＥ１の発光のみで行われ、ＬＣ素子ＲＥ１の反射光は寄与しな
いため、ハイライト８３、８４、カラー写真８５を画像１８０本来の色で、ＥＲパネル１
１０で表示させることができる。
ゲイン値ＧＡ１ＲＥ、ＧＡ１ＧＥ、ＧＡ１ＢＥを使用環境の照度に応じて設定できるため
、使用環境の照度の変化に対応して、ＥＬ素子ＥＥ１の輝度の調整が可能である。例えば
、暗い環境下では、ＥＬ素子ＥＥ１の輝度を低くすることで、カラー画像の視認性の向上
と、ＥＲパネル１１０の消費電力の低減とが実現できる。
背景８０をＬＣ素子ＲＥ１による反射光のみで表示すると、使用環境の照度が低い場合は
、背景８０が暗くなる場合がある。また、使用環境の色温度（または外光のＲＧＢ成分）
によっては、背景８０の色ずれが大きくなる。そのため、使用環境の照度、色温度に応じ
て、ゲイン値ＧＡ０ＲＥ、ＧＡ０ＧＥ、ＧＡ０ＢＥを変更し、背景８０をＬＣ素子ＲＥ１
の反射光とＥＬ素子ＥＥ１の光とで表示するとよい。その結果として、背景８０の輝度を
上げることができる。さらに、背景８０の色ずれを補正することができる。
＜ＨＹ・ＲＬＣＤ・ＥＬＤモード＞
画像処理部１５０は信号ＭＯＤＥに応じた画像処理を行う。画像処理の内容は、ＴＸＴモ
ード以外の表示モードでも同様である。フィルタ回路が用いるゲイン値は、表示モードに
関連付けて画像処理部１５０のレジスタに記憶すればよい。フィルタ回路１６２は信号Ｍ
ＯＤＥにもとづいて、使用するゲイン値を変更する。
ＲＬＣＤモードでは、サブ画素１３が黒画像を表示するように、データＤＴ２＿ｅの生成
に用いるゲイン値を０に設定する。例えば、ＧＡ０ＲＥ＝ＧＡ０ＢＥ＝ＧＡ０ＧＥ＝０、
かつＧＡ１ＲＥ＝ＧＡ１ＧＥ＝ＧＡ１ＢＥ＝０とする。
ＥＬＤモードでは、サブ画素１２が黒画像を表示するように、データＤＴ２＿ｒの生成に
用いるゲイン値を０に設定する。例えば、ＧＡ０Ｙ＝０、かつ、ＧＡ１Ｙ＝０である。
＜＜色属性＞＞
上記の構成例では、色属性の数は２であるが、色属性の数は２以上であればよい。ここで
は、色属性の数が４であり、属性データＣＡＴＴが２ビットである例を示す。
＜属性付与回路１６１の動作例＞
図９は、属性付与回路１６１の動作例を示すフローチャートであり、図４のフローチャー
トとは属性データＣＡＴＴの判定のプロセスが異なる。
（画像データＤＴ０の受信：ステップＳＴ２０）
属性付与回路１６１はアプリケーションプロセッサ１９０が生成した画像データＤＴ０［
Ｒ０，Ｇ０，Ｂ０］を受信する。
（画像データＤＴ１の生成：ステップＳＴ２１）
ステップＳＴ２１は、ステップＳＴ０５と同様である。属性付与回路１６１は、画像デー
タＤＴ０［Ｒ０，Ｇ０，Ｂ０］を処理し、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を生成
する。
（色属性の付与：ステップＳＴ２２―ＳＴ２８）
信号ＣＰＡＲＡによって、色分類のためのパラメータが設定されている。使用されるパラ
メータは下記式（ｂ‐１）乃至（ｂ‐３）の関係をもつ。
ＣＬ２ｒ≦ＣＬ１ｒ≦ＣＬ０ｒ≦ＣＵ０ｒ≦ＣＵ１ｒ≦ＣＵ２ｒ ・・・（ｂ‐１）
ＣＬ２ｇ≦ＣＬ１ｇ≦ＣＬ０ｇ≦ＣＵ０ｇ≦ＣＵ１ｇ≦ＣＵ２ｇ ・・・（ｂ‐２）
ＣＬ２ｂ≦ＣＬ１ｂ≦ＣＬ０ｂ≦ＣＵ０ｂ≦ＣＵ１ｂ≦ＣＵ２ｂ ・・・（ｂ‐３）
ステップＳＴ２２において、属性付与回路１６１は、下記式（ｂ‐４）乃至（ｂ‐６）の
比較演算を行う。
ＣＬ０ｒ≦｜Ｒ０－Ｇ０｜≦ＣＵ０ｒ ・・・（ｂ‐４）
ＣＬ０ｇ≦｜Ｇ０－Ｂ０｜≦ＣＵ０ｇ ・・・（ｂ‐５）
ＣＬ０ｂ≦｜Ｂ０－Ｒ０｜≦ＣＵ０ｂ ・・・（ｂ‐６）
ステップＳＴ２３において、属性付与回路１６１は、下記式（ｂ‐７）乃至（ｂ‐９）の
比較演算を行う。
ＣＬ１ｒ≦｜Ｒ０－Ｇ０｜≦ＣＵ１ｒ ・・・（ｂ‐７）
ＣＬ１ｇ≦｜Ｇ０－Ｂ０｜≦ＣＵ１ｇ ・・・（ｂ‐８）
ＣＬ１ｂ≦｜Ｂ０－Ｒ０｜≦ＣＵ１ｂ ・・・（ｂ‐９）
ステップＳＴ２４において、属性付与回路１６１は、下記式（ｂ‐１０）乃至（ｂ‐１２
）の比較演算を行う。
ＣＬ２ｒ≦｜Ｒ０－Ｇ０｜≦ＣＵ２ｒ ・・・（ｂ‐１０）
ＣＬ２ｇ≦｜Ｇ０－Ｂ０｜≦ＣＵ２ｇ ・・・（ｂ‐１１）
ＣＬ２ｂ≦｜Ｂ０－Ｒ０｜≦ＣＵ２ｂ ・・・（ｂ‐１２）
式（ｂ‐４）乃至（ｂ‐６）の比較演算が全て真である場合に、ステップＳＴ２２は真と
なり、それ以外の場合は偽である。ステップＳＴ２３、ＳＴ２４の論理も同様である。
ステップＳＴ２２が真である場合、属性データＣＡＴＴは２’ｂ００に設定される。ステ
ップＳＴ２３が真である場合、属性データＣＡＴＴは２’ｂ０１に設定される。ステップ
ＳＴ２４が真である場合、属性データＣＡＴＴは２’ｂ１０に設定される。これら以外の
場合、属性データＣＡＴＴは２’ｂ１１に設定される。
（データの送信：ステップＳＴ２９）
属性付与回路１６１は、属性データＣＡＴＴ、画像データＤＴ１をフィルタ回路１６２に
送信する。１フレームの画像データを処理するため、ステップＳＴ２０―ＳＴ２９が所定
の回数繰り返される。
＜フィルタ回路１６２の動作例＞
図１０は、フィルタ回路１６２の動作例を示すフローチャートである。
（データの受信：ステップＳＴ３０）
フィルタ回路１６２は属性データＣＡＴＴ、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を受
信する。
（色属性の判別：ステップＳＴ３１―ＳＴ３３）
フィルタ回路１６２は、属性データＣＡＴＴを解析し、色属性を判別する。
（画像データＤＴ２＿ｅ、ＤＴ２＿ｒの生成：ステップＳＴ３４－ＳＴ３７）
フィルタ回路１６２は、判別結果に応じた処理を画像データＤＴ１に行い、画像データＤ
Ｔ２＿ｅ、ＤＴ２＿ｒを生成する。属性データＣＡＴＴが２’ｂ００の場合、画像処理＿
Ｆ０が行われる。属性データＣＡＴＴが２’ｂ０１の場合、画像処理＿Ｆ１が行われる。
属性データＣＡＴＴが２’ｂ１０の場合、画像処理＿Ｆ２が行われ、属性データＣＡＴＴ
が２’ｂ１１の場合、画像処理＿Ｆ３が行われる。
画像データＤＴ２＿ｅ、ＤＴ２＿ｒを生成するために使用されるゲイン値は、信号ＧＡに
よって設定されている。
（画像処理＿Ｆ０：ステップＳＴ３４）
ステップＳＴ３４において、フィルタ回路１６２は、下記式（ｂ‐２１）乃至（ｂ‐２４
）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。
Ｒ２Ｅ＝Ｒ１ × ＧＡ０ＲＥ ・・・（ｂ‐２１）
Ｇ２Ｅ＝Ｇ１ × ＧＡ０ＧＥ ・・・（ｂ‐２２）
Ｂ２Ｅ＝Ｂ１ × ＧＡ０ＢＥ ・・・（ｂ‐２３）
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ１Ｙ
・・・（ｂ‐２４）
（画像処理＿Ｆ１：ステップＳＴ３５）
ステップＳＴ３５において、フィルタ回路１６２は、下記式（ｂ‐２５）乃至（ｂ‐２８
）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。
Ｒ２Ｅ＝Ｒ１ × ＧＡ１ＲＥ ・・・（ｂ‐２５）
Ｇ２Ｅ＝Ｇ１ × ＧＡ１ＧＥ ・・・（ｂ‐２６）
Ｂ２Ｅ＝Ｂ１ × ＧＡ１ＢＥ ・・・（ｂ‐２７）
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ１Ｙ
・・・（ｂ‐２８）
（画像処理＿Ｆ２：ステップＳＴ３６）
ステップＳＴ３６において、フィルタ回路１６２は、下記式（ｂ‐２９）乃至（ｂ‐３２
）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。
Ｒ２Ｅ＝Ｒ１ × ＧＡ２ＲＥ ・・・（ｂ‐２９）
Ｇ２Ｅ＝Ｇ１ × ＧＡ２ＧＥ ・・・（ｂ‐３０）
Ｂ２Ｅ＝Ｂ１ × ＧＡ２ＢＥ ・・・（ｂ‐３１）
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ２Ｙ
・・・（ｂ‐３２）
（画像処理＿Ｆ３：ステップＳＴ３７）
ステップＳＴ３７において、フィルタ回路１６２は、下記式（ｂ‐３３）乃至（ｂ‐３６
）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。
Ｒ２Ｅ＝Ｒ１ × ＧＡ３ＲＥ ・・・（ｂ‐３３）
Ｇ２Ｅ＝Ｇ１ × ＧＡ３ＧＥ ・・・（ｂ‐３４）
Ｂ２Ｅ＝Ｂ１ × ＧＡ３ＢＥ ・・・（ｂ‐３５）
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ３Ｙ
・・・（ｂ‐３６）
（データの送信：ステップＳＴ３８）
フィルタ回路１６２は画像データＤＴ２＿ｅ、ＤＴ２＿ｒをデータ処理回路１６３に送信
する。１フレームの画像データを処理するため、ステップＳＴ３０―ＳＴ３８が所定の回
数繰り返される。データ処理回路１６３が属性データＣＡＴＴを使用する場合は、属性デ
ータＣＡＴＴもデータ処理回路１６３に送信される。
表示モードがＴＸＴモードである場合、例えば、以下のようにゲイン値を設定する。
ＧＡ０ＲＥ＝ＧＡ０ＢＥ＝ＧＡ０ＧＥ＝０
ＧＡ１ＲＥ＝ＧＡ１ＢＥ＝ＧＡ１ＧＥ＝０．２５
ＧＡ２ＲＥ＝ＧＡ２ＢＥ＝ＧＡ２ＧＥ＝０．５
ＧＡ３ＲＥ＝ＧＡ３ＢＥ＝ＧＡ３ＧＥ＝０．７５
ＧＡ０Ｙ＝１
ＧＡ１Ｙ＝ＧＡ２Ｙ＝ＧＡ３Ｙ＝０
この例では、属性データＣＡＴＴが２’ｂ００または２’ｂ０１であるとき、画像データ
ＤＴ２＿ｅは黒画像データであり、画像データＤＴ２＿ｒはグレースケールデータである
。色属性が２’ｂ１０または２’ｂ１１であるとき、画像データＤＴ２＿ｅはカラー画像
データであり、画像データＤＴ２＿ｒは黒画像データである。
＜＜ＩＤＳ駆動＞＞
静止画像データはフレームごとにデータの変化がない。よって、静止画像を表示する場合
は、通常駆動と同じ頻度で、サブ画素１１、特にサブ画素１２のデータの書き換えを行う
必要がない。そこで、静止画を表示する際は、通常駆動での１フレーム期間よりも長い時
間、サブ画素１１のデータの書き換えを一時的に停止するような駆動方法を実行させても
よい。ここでは、このような駆動方法を、「アイドリング・ストップ（ＩＤＳ）駆動」と
呼ぶこととする。ＩＤＳ駆動では、通常駆動よりも画像データの書き換えが低頻度である
ので、ＥＲ表示システム１００の消費電力は通常動作よりも低い。
例えば、アプリケーションプロセッサ１９０は、フレーム間で画像データに変更があるか
否かを判定し、この判定結果に基づき信号ＩＤＳを生成し、表示コントローラ１４０に送
信する。タイミングコントローラ１５５は信号ＩＤＳに基づき、周辺回路１２０のタイミ
ング信号を生成する。信号ＩＤＳは、ＩＤＳ駆動と通常駆動との切り替え、通常駆動およ
びＩＤＳ駆動のリフレッシュレートを設定するための信号である。例えば、リフレッシュ
レートは、通常駆動では６０乃至１２０Ｈｚとし、ＩＤＳ駆動では６０Ｈｚ未満、例えば
１Ｈｚとする。
別の例では、ＩＤＳ駆動において、画素アレイ１１１Ｅのリフレッシュレートは通常駆動
と同じにし、画素アレイ１１１Ｒのリフレッシュレートは信号ｉｄｓにより指定されるリ
フレッシュレートとしてもよい。
ＩＤＳ駆動でも通常駆動と同じ表示品位を保つために、容量素子Ｃ１からの電荷のリーク
をできるだけ少なくすることが望ましい。電荷がリークしてしまうと、ＬＣ素子ＲＥ１に
印加される電圧が変動して、サブ画素１２の透過率が変化してしまうからである。そのた
め、トランジスタＭ１はオフ電流が小さいトランジスタであることが好ましい。サブ画素
１３についても同様である。そのため、サブ画素１１のトランジスタＭ１－Ｍ３は、オフ
電流が極めて小さいＯＳトランジスタで構成されることが好ましい。ＯＳトランジスタの
オフ電流がＳｉトランジスタと比較して極めて小さいのは、金属酸化物のバンドギャップ
がＳｉよりも広い（例えば、２．５ｅＶ以上）からである。
フィルタ回路１６２において、環境光の照度および色温度（ＲＧＢ成分）に応じて、ＥＬ
用画像データに対して調光および調色処理が可能である。従って、様々な環境下において
、月光下でも真夏の直射日光下でも、高い視認性があり、かつ低消費電力な表示システム
を提供することができる。
＜＜ＥＲ表示システム１０１＞＞
以下に、ＥＲ表示システムの他の構成例を説明する。ここでは、ＥＲパネルが、カラー反
射型ＬＣ表示パネルと、カラーＥＬ表示パネルとを複合化したパネルである例を説明する
。
図１１に示すＥＲ表示システム１０１は、ＥＲ表示システム１００の変形例であり、ＥＲ
パネル１１０に代えて、ＥＲパネル１１５を有し、表示コントローラ１４０に代えて表示
コントローラ１４２を有する。
ＥＲパネル１１５は、画素アレイ１１６、周辺回路１２０を有する。画素アレイ１１６も
画素アレイ１１１と同様に、サブ画素１１で構成される。画素アレイ１１６の回路構成は
画素アレイ１１１（図２Ａ参照）と同様である。画素アレイ１１６の画素１５は、サブ画
素１２Ｒ、１２Ｇ、１２Ｂ、サブ画素１３Ｒ、１３Ｇ、１３Ｂで構成される（図１２Ａ）
。画素アレイ１１６も画素アレイ１１１と同様に、ＬＣ素子ＲＥ１で構成される画素アレ
イ１１６Ｒと、ＥＬ素子ＥＥ１で構成される画素アレイ１１６Ｅとを複合化したものであ
る（図１２Ｂ参照）。
図１２ＣはＥＲパネル１１５の模式的な断面図である。ＥＲパネル１１５では、画素アレ
イ１１６Ｒをカラー化するため、カラーフィルタ層３１８が基板３１１とコモン電極３２
１との間に設けられている。カラーフィルタ層３１８を設けているので、サブ画素１３Ｒ
、１３Ｇ、１３Ｂの各ＥＬ素子ＥＥ１は白色発光素子でもよいし、表示色（ＲＧＢ）で発
光する発光素子でもよい。
ＥＲパネル１１４（図３Ｃ）にカラーフィルタ層３１８を設けたＥＲパネルで、ＥＲ表示
システム１０１を構成することもできる。
＜＜表示コントローラ１４２＞＞
表示コントローラ１４２は表示コントローラ１４０の変形例であり、画像処理部１５０に
代えて画像処理部１５２を有する。画像処理部１５２は、属性付与回路１６１、フィルタ
回路１６７、データ処理回路１６８を有する。
属性付与回路１６１は、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］、属性データＣＡＴＴを
フィルタ回路１６７に送信する。
フィルタ回路１６７は、画像データＤＴ１に対して、属性データＣＡＴＴに応じた調光お
よび調色処理を行い、画像データＤＴ７＿ｅ［Ｒ７Ｅ，Ｇ７Ｅ，Ｂ７Ｅ］、ＤＴ７＿ｒ［
Ｒ７Ｒ，Ｇ７Ｒ，Ｂ７Ｒ］を生成する。
データ処理回路１６８は、画像データＤＴ７＿ｅ、ＤＴ７＿ｒを処理して、画像データＤ
Ｔ８＿ｅ［Ｒ８Ｅ，Ｇ８Ｅ，Ｂ８Ｅ］、ＤＴ８＿ｒ［Ｒ８Ｒ，Ｇ８Ｒ，Ｂ８Ｒ］を生成す
る。画像データＤＴ８＿ｅ、ＤＴ８＿ｒはソースドライバ１２３Ｅ、１２３Ｒに送信され
る。
＜フィルタ回路１６７の動作例＞
図１３を参照して、フィルタ回路１６７の動作例を説明する。ここでは、属性データＣＡ
ＴＴは２ビットである。
（データの受信：ステップＳＴ４０）
フィルタ回路１６７は属性データＣＡＴＴ、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を受
信する。
（色属性の判別：ステップＳＴ４１―ＳＴ４３）
フィルタ回路１６７は、属性データＣＡＴＴを解析し、色属性を判別する。
（画像データＤＴ７＿ｅ、ＤＴ７＿ｒの生成：ステップＳＴ４４―ＳＴ４７）
フィルタ回路１６７は、判別結果に応じた処理を画像データＤＴ１に行い、画像データＤ
Ｔ７＿ｅ、ＤＴ７＿ｒを生成する。属性データＣＡＴＴが２’ｂ００の場合、画像処理＿
Ｆ１０が行われる。属性データＣＡＴＴが２’ｂ０１の場合、画像処理＿Ｆ１１が行われ
る。属性データＣＡＴＴが２’ｂ１０の場合、画像処理＿Ｆ１２が行われ、属性データＣ
ＡＴＴが２’ｂ１１の場合、画像処理＿Ｆ１３が行われる。
（画像処理＿Ｆ１０：ステップＳＴ４４）
ステップＳＴ４４において、フィルタ回路１６７は、下記式（ｃ‐１）乃至（ｃ‐６）を
実行し、画素値Ｒ７Ｅ、Ｇ７Ｅ、Ｂ７Ｅ、Ｒ７Ｒ、Ｇ７Ｒ、Ｂ７Ｒを算出する。
Ｒ７Ｅ＝Ｒ１ × ＧＡ０ＲＥ ・・・（ｃ‐１）
Ｇ７Ｅ＝Ｇ１ × ＧＡ０ＧＥ ・・・（ｃ‐２）
Ｂ７Ｅ＝Ｂ１ × ＧＡ０ＢＥ ・・・（ｃ‐３）
Ｒ７Ｒ＝Ｒ１ × ＧＡ０ＲＲ ・・・（ｃ‐４）
Ｇ７Ｒ＝Ｇ１ × ＧＡ０ＧＲ ・・・（ｃ‐５）
Ｂ７Ｒ＝Ｂ１ × ＧＡ０ＢＲ ・・・（ｃ‐６）
（画像処理＿Ｆ１１：ステップＳＴ４５）
ステップＳＴ４５において、フィルタ回路１６７は、下記式（ｃ‐７）乃至（ｃ‐１２）
を実行し、画素値Ｒ７Ｅ、Ｇ７Ｅ、Ｂ７Ｅ、Ｒ７Ｒ、Ｇ７Ｒ、Ｂ７Ｒを算出する。
Ｒ７Ｅ＝Ｒ１ × ＧＡ１ＲＥ ・・・（ｃ‐７）
Ｇ７Ｅ＝Ｇ１ × ＧＡ１ＧＥ ・・・（ｃ‐８）
Ｂ７Ｅ＝Ｂ１ × ＧＡ１ＢＥ ・・・（ｃ‐９）
Ｒ７Ｒ＝Ｒ１ × ＧＡ１ＲＲ ・・・（ｃ‐１０）
Ｇ７Ｒ＝Ｇ１ × ＧＡ１ＧＲ ・・・（ｃ‐１１）
Ｂ７Ｒ＝Ｂ１ × ＧＡ１ＢＲ ・・・（ｃ‐１２）
（画像処理＿Ｆ１２：ステップＳＴ４６）
ステップＳＴ４６において、フィルタ回路１６７は、下記式（ｃ‐１３）乃至（ｃ‐１８
）を実行し、画素値Ｒ７Ｅ、Ｇ７Ｅ、Ｂ７Ｅ、Ｒ７Ｒ、Ｇ７Ｒ、Ｂ７Ｒを算出する。
Ｒ７Ｅ＝Ｒ１ × ＧＡ２ＲＥ ・・・（ｃ‐１３）
Ｇ７Ｅ＝Ｇ１ × ＧＡ２ＧＥ ・・・（ｃ‐１４）
Ｂ７Ｅ＝Ｂ１ × ＧＡ２ＢＥ ・・・（ｃ‐１５）
Ｒ７Ｒ＝Ｒ１ × ＧＡ２ＲＲ ・・・（ｃ‐１６）
Ｇ７Ｒ＝Ｇ１ × ＧＡ２ＧＲ ・・・（ｃ‐１７）
Ｂ７Ｒ＝Ｂ１ × ＧＡ２ＢＲ ・・・（ｃ‐１８）
（画像処理＿Ｆ１３：ステップＳＴ４７）
ステップＳＴ４７において、フィルタ回路１６７は、下記式（ｃ‐１９）乃至（ｃ‐２４
）を実行し、画素値Ｒ７Ｅ、Ｇ７Ｅ、Ｂ７Ｅ、Ｒ７Ｒ、Ｇ７Ｒ、Ｂ７Ｒを算出する。
Ｒ７Ｅ＝Ｒ１ × ＧＡ３ＲＥ ・・・（ｃ‐１９）
Ｇ７Ｅ＝Ｇ１ × ＧＡ３ＧＥ ・・・（ｃ‐２０）
Ｂ７Ｅ＝Ｂ１ × ＧＡ３ＢＥ ・・・（ｃ‐２１）
Ｒ７Ｒ＝Ｒ１ × ＧＡ３ＲＲ ・・・（ｃ‐２２）
Ｇ７Ｒ＝Ｇ１ × ＧＡ３ＧＲ ・・・（ｃ‐２３）
Ｂ７Ｒ＝Ｂ１ × ＧＡ３ＢＲ ・・・（ｃ‐２４）
（データの送信：ステップＳＴ４８）
フィルタ回路１６７は画像データＤＴ７＿ｅ、ＤＴ７＿ｒをデータ処理回路１６８に送信
する。１フレームの画像データを処理するため、ステップＳＴ４０―ＳＴ４８が所定の回
数繰り返される。データ処理回路１６８が属性データＣＡＴＴを使用する場合は、属性デ
ータＣＡＴＴもデータ処理回路１６８に送信される。
画像データＤＴ７＿ｅ、ＤＴ７＿ｒの生成に使用されるゲイン値は、信号ＧＡによって設
定されている。例えば、ＧＡ０ＲＥ、ＧＡ０ＲＲ等の値は、表示モードに関連付けて画像
処理部１５２のレジスタに記憶され、フィルタ回路１６７は信号ＭＯＤＥに基づいて、Ｇ
Ａ０ＲＥ等の値を変更する。
例えば、表示モードがＴＸＴモードである場合、属性データＣＡＴＴが２’ｂ００または
２’ｂ０１であるときは、画像データＤＴ７＿ｒがグレースケールデータになるようなゲ
イン値が用いられる。他方、属性データＣＡＴＴが２’ｂ１０または２’ｂ１１であると
きは、画像データＤＴ７＿ｒが黒画像データになるようなゲイン値が用いられる。
画素アレイ１１６Ｒはカラー表示が可能であるため、ＥＲ表示システム１０１はＲＬＣＤ
モードでもカラー表示が可能である。例えば、使用環境の明るさに応じて、ＲＬＣＤモー
ド、ＨＹモード、ＥＬＤモード間で表示モードを切り替えることで、高表示品位と低消費
電力とが実現できる。
ＬＣ素子ＲＥ１の反射光が視認できない暗い環境では、ＥＬＤモードで表示を行う。
環境光の照度が高くなるほど、ＬＣ素子ＲＥ１の反射光は視認性が向上するが、逆に、Ｅ
Ｌ素子ＥＥ１の光は視認性が低下する。そのため、ＥＬ素子ＥＥ１の光が視認できないよ
うな環境（例えば、晴天の昼間の屋外）では、ＥＬ素子ＥＥ１を発光させる必要がないた
め、ＲＬＣＤモードで表示を行う。
また、ＬＣ素子ＲＥ１の反射光を視認できるが、反射光のみでは良好な表示品位が得られ
ないような低照度の環境（照明の無い屋内）では、ＨＹモードで表示を行う。同様に、Ｅ
Ｌ素子ＥＥ１の光が視認しにくい明るい環境（明るく照明された屋内、曇天の昼間の屋外
など）では、ＨＹモードで表示を行う。ＨＹモードをサポートすることで、ＥＲ表示シス
テム１０１は様々な環境において、高品質の表示が可能である。
フィルタ回路１６７において、ＬＣ用およびＥＬ用画像データに対して、環境光の照度お
よびＲＧＢ成分に関連付けられた調光および調色処理が可能である。従って、ＥＲ表示シ
ステム１０１は、低消費電力であり、かつ様々な環境下（月光下、真夏の直射日光下）に
おいて、高品位のカラー画像表示が可能である。
＜＜表示システム１０５＞＞
本実施の形態の表示コントローラが適用可能な表示システムは、ＥＲ表示システムに限定
されない。様々な表示システムに適用が可能である。ＬＣパネル、ＥＬパネル、量子ドッ
ト（または量子ロッド）パネル、マイクロＬＥＤパネルなどで表示パネルが構成されてい
る表示システムに適用できる。以下では、ＥＬパネルで構成される表示システムについて
説明する。
図１４に示す表示システム１０５は、ＥＬパネル１１７、表示コントローラ１４５、アプ
リケーションプロセッサ１９０、メモリ装置１９１、センサ部１９３を有する。
ＥＬパネル１１７は、画素アレイ１１８、周辺回路１２５を有する。周辺回路１２５はゲ
ートドライバ１２１Ｅ、ソースドライバ１２３Ｅを有する。画素アレイ１１８は、サブ画
素１３で構成される。１画素は、サブ画素１３Ｒ、１３Ｇ、１３Ｂで構成される。
表示コントローラ１４５は、画像処理部１５３、タイミングコントローラ１５５、メモリ
装置１５６Ｅを有する。画像処理部１５３は、属性付与回路１６１、フィルタ回路１７２
、データ処理回路１７３を有する。
フィルタ回路１７２は、画像データＤＴ１に対して、属性データＣＡＴＴに応じた調光お
よび調色処理を行い、画像データＤＴ１２＿ｅ［Ｒ１２Ｅ，Ｇ１２Ｅ，Ｂ１２Ｅ］を生成
する。データ処理回路１７３は、画像データＤＴ１２＿ｅを処理して、画像データＤＴ１
３＿ｅ［Ｒ１３Ｅ，Ｇ１３Ｅ，Ｂ１３Ｅ］を生成する。画像データＤＴ１３＿ｅはソース
ドライバ１２３Ｅに送信される。
なお、画像処理部１５３は、先にデータ処理回路１７３で画像データＤＴ１を処理し、デ
ータ処理回路１７３で処理した画像データをフィルタ回路１７２が処理する構成であって
もよい。
＜フィルタ回路１７２の動作例＞
以下に、フィルタ回路１７２の動作例を説明する。ここでは、属性データＣＡＴＴは２ビ
ットである。フィルタ回路１７２の動作は、フィルタ回路１６７の動作（図１３参照）と
同様である。
（データの受信）
フィルタ回路１７２は、属性データＣＡＴＴ、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を
受信する。
（色属性の判別）
次に、フィルタ回路１７２は、属性データＣＡＴＴを解析し、色属性を判別する。
（画像データＤＴ１２＿ｅの生成）
フィルタ回路１７２は、色属性の判別結果に応じた処理を画像データＤＴ１に行い、画像
データＤＴ１２＿ｅを生成する。属性データＣＡＴＴが２’ｂ００の場合、画像処理＿Ｆ
２０が行われる。属性データＣＡＴＴが２’ｂ０１の場合、画像処理＿Ｆ２１が行われる
。属性データＣＡＴＴが２’ｂ１０の場合、画像処理＿Ｆ２２が行われ、属性データＣＡ
ＴＴが２’ｂ１１の場合、画像処理＿Ｆ２３が行われる。画像処理＿Ｆ２０乃至Ｆ２３で
使用されるゲイン値は、信号ＧＡによって設定されている。
（画像処理＿Ｆ２０）
フィルタ回路１７２は、下記式（ｄ‐１）乃至（ｄ‐３）を実行し、画素値Ｒ１２Ｅ、Ｇ
１２Ｅ、Ｂ１２Ｅを算出する。
Ｒ１２Ｅ＝Ｒ１ × ＧＡ１０ＲＥ ・・・（ｄ‐１）
Ｇ１２Ｅ＝Ｇ１ × ＧＡ１０ＧＥ ・・・（ｄ‐２）
Ｂ１２Ｅ＝Ｂ１ × ＧＡ１０ＢＥ ・・・（ｄ‐３）
（画像処理＿Ｆ２１）
フィルタ回路１７２は、下記式（ｄ－４）乃至（ｄ－６）を実行し、画素値Ｒ１２Ｅ、Ｇ
１２Ｅ、Ｂ１２Ｅを算出する。
Ｒ１２Ｅ＝Ｒ１ × ＧＡ１１ＲＥ ・・・（ｄ‐４）
Ｇ１２Ｅ＝Ｇ１ × ＧＡ１１ＧＥ ・・・（ｄ‐５）
Ｂ１２Ｅ＝Ｂ１ × ＧＡ１１ＢＥ ・・・（ｄ‐６）
（画像処理＿Ｆ２２）
フィルタ回路１７２は、下記式（ｄ－７）乃至（ｄ－９）を実行し、画素値Ｒ１２Ｅ、Ｇ
１２Ｅ、Ｂ１２Ｅを算出する。
Ｒ１２Ｅ＝Ｒ１ × ＧＡ１２ＲＥ ・・・（ｄ‐７）
Ｇ１２Ｅ＝Ｇ１ × ＧＡ１２ＧＥ ・・・（ｄ‐８）
Ｂ１２Ｅ＝Ｂ１ × ＧＡ１２ＢＥ ・・・（ｄ‐９）
（画像処理＿Ｆ２３）
フィルタ回路１７２は、下記式（ｄ‐１０）乃至（ｄ‐１２）を実行し、画素値Ｒ１２Ｅ
、Ｇ１２Ｅ、Ｂ１２Ｅを算出する。
Ｒ１２Ｅ＝Ｒ１ × ＧＡ１３ＲＥ ・・・（ｄ‐１０）
Ｇ１２Ｅ＝Ｇ１ × ＧＡ１３ＧＥ ・・・（ｄ‐１１）
Ｂ１２Ｅ＝Ｂ１ × ＧＡ１３ＢＥ ・・・（ｄ‐１２）
（データの送信）
フィルタ回路１７２は画像データＤＴ１２＿ｅをデータ処理回路１７３に送信する。デー
タ処理回路１７３が属性データＣＡＴＴを使用する場合は、属性データＣＡＴＴもデータ
処理回路１７３に送信される。１フレームの画像データを処理するため、以上の処理が所
定の回数繰り返される。
〔実施の形態２〕
本実施の形態では、ハイブリッド表示パネルを備えた表示システムについて説明する。
＜＜ＥＲ表示システム＞＞
図１５は、ＥＲ表示システムの構成例を示すブロック図である。図１５に示すＥＲ表示シ
ステム４００は、ＥＲパネル１１０、表示コントローラ４１０、アプリケーションプロセ
ッサ１９０、メモリ装置１９１、光センサ１９５を有する。
表示コントローラ４１０は、ＥＲパネル１１０のためのコントローラである。表示コント
ローラ４１０は、画像処理回路４２０、フィルタ回路４２２、タイミングコントローラ４
２５、メモリ装置４２６Ｅ、４２６Ｒを有する。
タイミングコントローラ４２５には、タイミング信号（例えば、クロック信号、同期信号
）、およびコマンド信号等がアプリケーションプロセッサ１９０から送信される。タイミ
ングコントローラ４２５は、アプリケーションプロセッサ１９０から送信された信号に基
づいて、タイミング信号を生成する。タイミング信号は周辺回路１２０の動作タイミング
を設定するための信号であり、例えば、クロック信号、スタートパルス信号、パルス幅制
御信号などがある。
なお、図１５は機能ブロック図であり、例えば、画像処理回路４２０は１の回路で構成さ
れている制約はない。或いは、画像処理回路４２０、フィルタ回路４２２が行う処理を１
の処理回路（例えば、ＦＰＧＡなど）で実行する構成であってもよい。
アプリケーションプロセッサ１９０は、メモリ装置１９１から画像データを読み出し、読
み出した画像データを処理して、表示コントローラ４１０に送信する。表示コントローラ
４１０は、受信した画像データをフィルタ回路４２２でフィルタリング処理し、ＬＣ用画
像データとＥＬ用画像データとを生成する。表示コントローラ４１０は、画像処理したＬ
Ｃ用画像データをソースドライバ１２３Ｒに伝送し、画像処理したＥＬ用画像データをソ
ースドライバ１２３Ｅに伝送する。
表示コントローラ４１０には、ＬＣ用画像データを記憶するためのフレームメモリとして
、メモリ装置４２６Ｒが設けられ、ＥＬ用画像データを記憶するためのフレームメモリと
して、メモリ装置４２６Ｅが設けられている。
＜＜ＴＸＴモード＞＞
ＥＲ表示システム４００は、ＥＲ表示システム１００と同じ表示モードを備える。図１６
を参照して、ＥＲ表示システム４００のＴＸＴモードでの動作例を説明する。ここでは、
ＥＲ表示システム４００が図８に示す画像１８０を表示する例を説明する。なお、画像１
８０において、ハイライト８３、８４、カラー写真８５はカラー領域であり、背景８０、
テキスト８１は白黒領域である。
ＴＸＴモードでは、カラー領域は、画素アレイ１１１ＥのＥＬ素子ＥＥ１の発光で表示し
、画素アレイ１１１Ｒは表示に寄与しない。カラー領域以外の領域（上記の白黒領域）は
、画素アレイ１１１ＲのＬＣ素子ＲＥ１の反射光で表示し、画素アレイ１１１Ｅは表示に
寄与せず、ＥＬ素子ＥＥ１は非発光である。表示コントローラ４１０は、画像１８０に対
して、このようなハイブリッド表示のための処理を行う。
表示コントローラ４１０において、フィルタ回路４２２は画像１８０をフィルタリング処
理して、２の画像１８６Ｅ、１８６Ｒを生成する。画像１８６ＲはＬＣ用画像データであ
り、画像１８６ＥはＥＬ用画像である。画像１８０のカラー領域の階調データは、画像１
８６Ｒでは黒表示の階調データに変換される。図１６の例では、フィルタリング処理は、
画像をカラー領域と白黒領域とに分離する処理に相当する。フィルタ回路４２２の詳しい
動作例は後述する。
画像処理回路４２０は、画像１８６Ｅ、１８６Ｒをそれぞれ処理して、画像１８７Ｅ、１
８７Ｒを生成する。画像処理回路４２０が行う処理は、ガンマ補正、調光、調色などがあ
る。光センサ１９５で取得した環境光の情報（例えば、照度、色温度）に基づいて、ガン
マ補正、調光処理等のための各種パラメータを設定することができる。
画像１８７Ｅ、１８７Ｒのデータはソースドライバ１２３Ｅ、１２３Ｒにそれぞれ送信さ
れる。ＥＲパネル１１０には画像１８７Ｅと画像１８７Ｒとを合成した画像１８８が表示
される。
ＴＸＴモードでは、テキスト８１と背景８０の表示には、ＥＬ素子ＥＥ１の発光は寄与し
ない。他方、ハイライト８３、８４の表示はＥＬ素子ＥＥ１の発光のみで行われ、ＬＣ素
子ＲＥ１は黒表示を行うので、ハイライト８３、８４を際立たせて表示させることができ
る。同様に、カラー写真８５はＥＬ素子ＥＥ１の発光のみで表示される。よって、視認性
の優れたＥＲ表示システム４００を提供することができる。
ＴＸＴモードでは、一部または全てのＥＬ素子ＥＥ１を非発光状態にできるので、ＥＲ表
示システム４００の消費電力を低減できる。
図１６に示すように、ＥＲ表示システム４００では、表示コントローラ４１０において、
ＬＣ用とＥＬ用の２種類の画像データの生成が行われる。よって、ＬＣパネルとＥＬパネ
ルとで別々の画像データを表示させる場合であっても、アプリケーションプロセッサ１９
０から表示コントローラ４１０へ送信する画像データ量が２倍になることが回避できる。
よって、アプリケーションプロセッサ１９０の画像データ送信の際の負荷が軽減されるた
め、ＥＲ表示システム４００の動作の安定化につながる。
＜フィルタ回路４２２の動作例１＞
以下、図１７を参照して、ＴＸＴモードでのフィルタ回路４２２の動作例を説明する。こ
こでは、階調データは８ビット（０―２５５）である。
（ステップＳＴ６０）
フィルタ回路４２２はアプリケーションプロセッサ１９０が生成したデータＤＴ０［Ｒ０
，Ｇ０，Ｂ０］を受信する。
（ステップＳＴ６１）
フィルタ回路４２２は、画素ごとに、カラー領域に属しているか、白黒領域に属している
かの判定を行う。ステップＳＴ６１は、データＤＴ０がカラーデータであるか否かの判定
を行うステップである。具体的には、フィルタ回路４２２は、下記式（ｆ‐１）乃至（ｆ
‐３）の比較演算を行う。式中のＣｒｇ１、Ｃｒｇ２、Ｃｇｂ１等のパラメータは、表示
コントローラ４１０のレジスタに設定されている。Ｃｒｇ１、Ｃｇｂ１、Ｃｂｒ１は同じ
でも異なっていてもよい。Ｃｒｇ２、Ｃｇｂ２、Ｃｂｒ２は同じでも異なっていてもよい
。
Ｃｒｇ１ ≦ Ｒ０－Ｇ０ ≦ Ｃｒｇ２ ・・・（ｆ‐１）
Ｃｇｂ１ ≦ Ｇ０－Ｂ０ ≦ Ｃｇｂ２ ・・・（ｆ‐２）
Ｃｂｒ１ ≦ Ｂ０－Ｒ０ ≦ Ｃｂｒ２ ・・・（ｆ‐３）
式（ｆ‐１）乃至（ｆ‐３）の比較演算が全て真である場合は、ステップＳＴ６２が実行
され、それ以外の場合はステップＳＴ６３が実行される。ステップＳＴ６１は、ＲＧＢデ
ータの差分が設定範囲に含まれていない場合は、データＤＴ０はカラーデータであると判
定し、設定範囲内にあれば、データＤＴ０は白黒データであると判定するステップである
。なお、ここでいう白黒データは無彩色データのことであり、白黒２値データだけでなく
、グレースケールデータも含まれる。
ステップＳＴ６２、ＳＴ６３では、フィルタ回路４２２はデータＤＴ０からデータＤＴ１
１＿ｅ、ＤＴ１１＿ｒを生成する。データＤＴ１１＿ｅは画像１８６Ｅの１画素分の画像
データであり、ＲＧＢデータ［Ｒｅｍ１、Ｇｅｍ１、Ｂｅｍ１］で構成される。データＤ
Ｔ１１＿ｒは画像１８６Ｒの１画素分の画像データである。データＤＴ１１＿ｒは、色相
および彩度の属性をもたず、輝度データ（Ｗｒｆ１）のみで構成される。輝度データも８
ビットデータである。
（ステップＳＴ６２）
ステップＳＴ６２では、データＤＴ０を黒表示データに変換することで、ＥＬ用のデータ
ＤＴ１１＿ｅ［Ｒｅｍ１，Ｇｅｍ１，Ｂｅｍ１］を生成する。具体的には、フィルタ回路
４２２は、式（ｆ‐４）乃至（ｆ‐６）を演算することで、データＤＴ１１＿ｅを生成す
る。
Ｒｅｍ１＝０ ・・・（ｆ－４）
Ｇｅｍ１＝０ ・・・（ｆ－５）
Ｂｅｍ１＝０ ・・・（ｆ－６）
ここでは、データＤＴ１１＿ｅのＲＧＢデータを全て“０”にしているが、これに限定さ
れない。データＤＴ１１＿ｅはサブ画素１３Ｒ、１３Ｇ、１３Ｂで黒表示を可能にするデ
ータであればよい。
データＤＴ０をグレースケールデータに変換することで、ＬＣ用のデータＤＴ１１＿ｒ［
Ｗｒｆ１］を生成する。具体的には、フィルタ回路４２２は下記変換式（ｆ‐７）を実行
する。
Ｗｒｆ１＝０．２９９Ｒ０＋０．５８７Ｇ０＋０．１１４Ｂ０ ・・・（ｆ‐７）
ここでは、式（ｆ‐７）に、規格ＩＴＵ－Ｒ ＢＴ．６０１で定義されているＲＧＢデー
タを輝度データに変換する式を適用しているが、ＲＧＢデータをグレースケールデータに
変換する式は、式（ｆ‐７）に限定されない。
（ステップＳＴ６３）
ステップＳＴ６３では、フィルタ回路４２２は、下記変換式（ｆ‐８）乃至（ｆ‐１０）
を演算して、データＤＴ０からデータＤＴ１１＿ｅを生成する。ここでは、データＤＴ０
はそのままデータＤＴ１１＿ｅとして用いられる。
Ｒｅｍ１＝Ｒ０ ・・・（ｆ‐８）
Ｇｅｍ１＝Ｇ０ ・・・（ｆ‐９）
Ｂｅｍ１＝Ｂ０ ・・・（ｆ‐１０）
フィルタ回路４２２は、下記式（ｆ‐１１）を演算し、データＤＴ１１＿ｒを生成する。
データＤＴ１１＿ｒは輝度０のデータ（黒表示用データ）である。
Ｗｒｆ１＝０ ・・・（ｆ‐１１）
（ステップＳＴ６４）
フィルタ回路４２２は、データＤＴ１１＿ｅ、ＤＴ１１＿ｒを画像処理回路４２０に送信
する。フィルタ回路４２２は、ステップＳＴ６０－ＳＴ６４のサイクルを画素数と同じ回
数繰り返すことで、１フレーム分のデータＤＴ１１＿ｅとデータＤＴ１１＿ｒとを生成す
る。
画像処理回路４２０は受信したデータＤＴ１１＿ｅ、ＤＴ１１＿ｒを処理し、データＤＴ
１２＿ｅ［Ｒｅｍ２，Ｇｅｍ２，Ｂｅｍ２］、ＤＴ１２＿ｒ［Ｗｒｆ２］を生成する。表
示コントローラ４１０は、データＤＴ１２＿ｅ、ＤＴ１２＿ｒをソースドライバ１２３Ｅ
、１２３Ｒにそれぞれ送信する。
ソースドライバ１２３Ｅは、データＤＴ１２＿ｅ［Ｒｅｍ１，Ｇｅｍ１，Ｂｅｍ１］を処
理し、ソース線ＳＬ２＿Ｒ、ＳＬ２＿Ｇ、ＳＬ２＿Ｂに書き込むデータ信号を生成する。
ソースドライバ１２３Ｒは、データＤＴ１２＿ｒ［Ｗｒｆ２］を処理し、ソース線ＳＬ１
＿Ｗ１、ＳＬ１＿Ｗ２、ＳＬ１＿Ｗ３に書き込むデータ信号を生成する。ソース線ＳＬ１
＿Ｗ１、ＳＬ１＿Ｗ２、ＳＬ１＿Ｗ３のデータ信号は、同じ階調データを持つが、画素ア
レイ１１１Ｒの駆動方式（ゲートライン反転駆動、ソースライン反転駆動、フレーム反転
駆動、ドット反転駆動）に応じて、ソース線ＳＬ１＿Ｗ２のデータ信号の極性は、ソース
線ＳＬ１＿Ｗ１、ＳＬ１＿Ｗ３のデータ信号と異なる場合がある。
図１８を参照して、フィルタ回路４２２の動作の具体例を説明する。各パラメータを以下
のように設定する。
Ｃｒｇ１＝Ｃｇｂ１＝Ｃｂｒ１＝－１５
Ｃｒｇ２＝Ｃｇｂ２＝Ｃｂｒ２＝１５
Ｔ０にて、フィルタ回路４２２はデータＤＴ０［８’ｄ２５５，８’ｄ２５５，８’ｄ５
０］を受信する。Ｔ０からＴ１の期間にフィルタ回路４２２はステップＳＴ６１を実行す
る。
Ｒ０－Ｇ０＝２５５－２５５＝０
Ｇ０－Ｂ０＝２５５－ ５０＝２０５
Ｂ０－Ｒ０＝ ５０－２５５＝－２０５
であるので、式（ｆ‐１）は真であり、式（ｆ‐２）、（ｆ‐３）は偽である。
よって、ステップＳＴ６１は偽であるので、Ｔ１からＴ２の期間に、フィルタ回路４２２
はステップＳＴ６３を実行する。下記の演算を行い、データＤＴ１１＿ｒ、ＤＴ１１＿ｅ
を生成する。
Ｒｅｍ１＝Ｒ０＝８’ｄ２５５
Ｇｅｍ１＝Ｇ０＝８’ｄ２５５
Ｂｅｍ１＝Ｂ０＝８’ｄ５０
Ｗｒｆ１＝８’ｄ０
Ｔ１から所定の時間経過すると、フィルタ回路４２２は、生成したデータＤＴ１１＿ｒ［
８’ｄ０］、データＤＴ１１＿ｅ［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を画像処
理回路４２０に送信を開始する（ステップＳＴ６４）。
Ｔ２にて、フィルタ回路４２２はデータＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２５５
］を受信する。Ｔ２からＴ３の期間に、フィルタ回路４２２はステップＳＴ６１を実行す
る。
Ｒ０－Ｇ０＝ ５０－ ５０＝０
Ｇ０－Ｂ０＝ ５０－２５５＝－２０５
Ｂ０－Ｒ０＝２５５－ ５０＝２０５
であるので、式（ｆ‐１）は真であり、式（ｆ‐２）、（ｆ‐３）は偽である。
よって、Ｔ３からＴ４の期間に、フィルタ回路４２２はステップＳＴ６３を実行する。下
記の演算を行い、データＤＴ１１＿ｒ、ＤＴ１１＿ｅを生成する。
Ｒｅｍ１＝Ｒ０＝８’ｄ５０
Ｇｅｍ１＝Ｇ０＝８’ｄ５０
Ｂｅｍ１＝Ｂ０＝８’ｄ２５５
Ｗｒｆ１＝８’ｄ０
Ｔ３から所定の時間経過すると、フィルタ回路４２２は、生成したデータＤＴ１１＿ｒ［
８’ｄ０］、データＤＴ１１＿ｅ［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を画像処理
回路４２０に送信を開始する（ステップＳＴ６４）。
Ｔ４にて、フィルタ回路４２２は、データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ
１００］を受信する。Ｔ４からＴ５の期間に、フィルタ回路４２２はステップＳＴ６１を
実行する。
Ｒ０－Ｇ０＝１０５－１１０＝－５
Ｇ０－Ｂ０＝１１０－１００＝１０
Ｂ０－Ｒ０＝１００－１０５＝－５
であるので、ステップＳＴ６１は真である。
Ｔ５からＴ６の期間に、フィルタ回路４２２はステップＳＴ６２を実行し、データＤＴ１
１＿ｒ、ＤＴ１１＿ｅを生成する。式（ｆ‐７）から、Ｗｒｆ１＝０．２９９×１０５＋
０．５８７×１１０＋０．１１４×１００であり、ＤＴ１１＿ｒは［８’ｄ１０８］であ
る。式（ｆ‐４）乃至（ｆ‐６）から、ＤＴ１１＿ｅは［８’ｄ０，８’ｄ０，８’ｄ０
］である。
Ｔ５から所定の時間経過すると、フィルタ回路４２２は、生成したデータＤＴ１１＿ｒ［
８’ｄ１０８］、データＤＴ１１＿ｅ［８’ｄ０，８’ｄ０，８’ｄ０］を画像処理回路
４２０に送信を開始する（ステップＳＴ６４）。
＜フィルタ回路４２２の動作例２＞
図１９を参照して、ＴＸＴモードでのフィルタ回路４２２の他の動作例を説明する。図１
９に示す動作フローは、図１７の動作フローの変形例であり、ステップＳＴ６５が追加さ
れている。ステップＳＴ６１とステップＳＴ６５とにより、データＤＴ０がカラーデータ
であるか否かの判定が行われる。
（ステップＳＴ６５）
ステップＳＴ６１が真である場合、ステップＳＴ６５は実行される。フィルタ回路４２２
は、下記式（ｆ‐１２）乃至（ｆ‐１４）の比較演算を行う。式中のＣｒ３、Ｃｇ３、Ｃ
ｂ３はフィルタ回路４２２が使用するパラメータであり、表示コントローラ４１０のレジ
スタに設定されている。Ｃｒ３、Ｃｇ３、Ｃｂ３はフィルタリング処理のしきい値である
。Ｃｒ３、Ｃｇ３、Ｃｂ３は同じでも異なっていてもよい。
Ｒ０ ≧ Ｃｒ３ ・・・（ｆ‐１２）
Ｇ０ ≧ Ｃｇ３ ・・・（ｆ‐１３）
Ｂ０ ≧ Ｃｂ３ ・・・（ｆ‐１４）
式（ｆ‐１２）乃至（ｆ‐１４）の比較演算が全て真である場合は、ステップＳＴ６２が
実行され、それ以外の場合はステップＳＴ６３が実行される。つまり、式（ｆ‐１）乃至
（ｆ‐３）および（ｆ‐１２）乃至（ｆ‐１４）が全て真である場合、ステップＳＴ６２
が実行され、それ以外の場合は、ステップＳＴ６３が実行される。
ステップＳＴ６５で判定されるデータＤＴ０は、ステップＳＴ６１でグレースケールデー
タであると判定されたデータである。よって、ステップＳＴ６５を実行することで、グレ
ースケールデータの中から、ＲＧＢデータが全てしきい値以上であるデータを抽出するこ
とができる。ＬＣ素子ＲＥ１が表示するデータＤＴ１２＿ｒは、ステップＳＴ６５で抽出
されたグレースケールデータである。
図２０を参照して、動作例２の具体例を説明する。以下のようにパラメータを設定する。
Ｃｒｇ１＝Ｃｇｂ１＝Ｃｂｒ１＝－１５
Ｃｒｇ２＝Ｃｇｂ２＝Ｃｂｒ２＝１５
Ｃｒ３ ＝Ｃｇ３ ＝Ｃｂ３＝２００
この場合、ステップＳＴ６５によって、グレースケールデータの中から、白表示データと
それに近い高階調データが抽出される。データＤＴ０がこのようなグレースケールデータ
である場合は、データＤＴ０はＬＣ素子ＲＥ１でグレースケール表示される。それ以外の
場合は、データＤＴ０はＥＬ素子ＥＥ１でカラー表示される。
（期間Ｔ０－Ｔ２）
フィルタ回路４２２は、データＤＴ０［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を受
信する。ステップＳＴ６１の比較演算の結果は偽であるので、フィルタ回路４２２はステ
ップＳＴ６３を実行し、データＤＴ１１＿ｒ［８’ｄ０］、データＤＴ１１＿ｅ［８’ｄ
２５５，８’ｄ２５５，８’ｄ５０］を生成し、生成したデータＤＴ１１＿ｒ、ＤＴ１１
＿ｅを画像処理回路４２０に送信する。
（期間Ｔ２－Ｔ４）
フィルタ回路４２２は、データＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を受信
する。ステップＳＴ６１の比較演算の結果は偽であるので、フィルタ回路４２２はステッ
プＳＴ６３を実行し、データＤＴ１１＿ｒ［８’ｄ０］、データＤＴ１１＿ｅ［８’ｄ５
０，８’ｄ５０，８’ｄ２５５］を生成し、生成したデータＤＴ１１＿ｒ、ＤＴ１１＿ｅ
を画像処理回路４２０に送信する。
（期間Ｔ４－Ｔ６）
フィルタ回路４２２は、データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を
受信する。ステップＳＴ６１は真であるが、ＳＴ６５は偽であるので、フィルタ回路４２
２はステップＳＴ６３を実行し、データＤＴ１１＿ｒ［８’ｄ０］、データＤＴ１１＿ｅ
［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を生成し、生成したデータＤＴ１１＿ｒ
、ＤＴ１１＿ｅを画像処理回路４２０に送信する。
データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］に対する判定結果は、上掲
の動作例１ではグレースケールデータであり、動作例２ではカラーデータである。当該デ
ータＤＴ０の表示方法は、動作例１、２とで異なる。
動作例２では、データＤＴ０がステップＳＴ６１の全ての条件を満たしていても、データ
ＤＴ０のＲＧＢデータの何れか１つでもしきい値よりも小さい場合は、データＤＴ０はＥ
Ｌ素子ＥＥ１でカラー表示され、ＬＣ素子ＲＥ１は表示に寄与しない。フィルタ回路４２
２のパラメータを最適化することで、グレースケールデータであっても中間階調の画像デ
ータである場合は、ＥＬ素子ＥＥ１のみで表示させることができる。例えば、自然物など
中間階調を多く含むカラー画像と、テキストおよび背景（２値画像）とで構成される画像
の表示品位を向上できる。
（期間Ｔ６－Ｔ８）
フィルタ回路４２２は、データＤＴ０［８’ｄ２４５，８’ｄ２５５，８’ｄ２４０］を
受信する。ステップＳＴ６１は真であり、かつステップＳＴ６５は真であるので、フィル
タ回路４２２はステップＳＴ６２を実行し、データＤＴ１１＿ｒ［８’ｄ２５０］、デー
タＤＴ１１＿ｅ［８’ｄ０，８’ｄ０，８’ｄ０］を生成し、生成したデータＤＴ１１＿
ｒ、ＤＴ１１＿ｅを画像処理回路４２０に送信する。
＜＜ＥＲ表示システム＞＞
図２１に示すＥＲ表示システム４０１は、ＥＲ表示システム４００の変形例であり、ＥＲ
パネル１１０に代えて、ＥＲパネル１１５を有する。フィルタ回路４２２は、アプリケー
ションプロセッサ１９０から送信されたデータＤＴ０を処理し、データＤＴ１３＿ｒ、Ｄ
Ｔ１３＿ｅを生成する。画像処理回路４２０は、データＤＴ１３＿ｒ、ＤＴ１３＿ｅをそ
れぞれ処理し、データＤＴ１４＿ｒ、ＤＴ１４＿ｅを生成する。
＜フィルタ回路４２２の動作例３＞
図２２を参照して、ＴＸＴモードでのフィルタ回路４２２の動作例を説明する。図２２に
示す動作フローのステップＳＴ７０―ＳＴ７４は、動作例１のステップＳＴ６０―ＳＴ６
４に対応する。
（ステップＳＴ７０）
ステップＳＴ７０はステップＳＴ６０と同じである。フィルタ回路４２２はアプリケーシ
ョンプロセッサ１９０が生成したデータＤＴ０［Ｒ０、Ｇ０、Ｂ０］を受信する。
（ステップＳＴ７１）
ステップＳＴ７１はステップＳＴ６１と同じである。フィルタ回路４２２は、下記式（ｆ
‐２１）乃至（ｆ‐２３）の比較演算を行う。
Ｃｒｇ１ ≦ Ｒ０－Ｇ０ ≦ Ｃｒｇ２ ・・・（ｆ‐２１）
Ｃｇｂ１ ≦ Ｇ０－Ｂ０ ≦ Ｃｇｂ２ ・・・（ｆ‐２２）
Ｃｂｒ１ ≦ Ｂ０－Ｒ０ ≦ Ｃｂｒ２ ・・・（ｆ‐２３）
式（ｆ‐２１）乃至（ｆ‐２３）の比較演算が全て真である場合は、ステップＳＴ７２が
実行され、それ以外の場合はステップＳＴ７３が実行される。ステップＳＴ７２、ＳＴ７
３では、フィルタ回路４２２はデータＤＴ０からデータＤＴ１３＿ｅ、ＤＴ１３＿ｒを生
成する。データＤＴ１３＿ｅは１画素分の画像データであり、ＲＧＢデータ［Ｒｅｍ３，
Ｇｅｍ３，Ｂｅｍ３］で構成される。データＤＴ１３＿ｒは１画素分の画像データであり
、ＲＧＢデータ［Ｒｒｆ３，Ｇｒｆ３，Ｂｒｆ３］で構成される。
（ステップＳＴ７２）
ステップＳＴ７２では、データＤＴ０を黒表示データに変換することで、ＥＬ用のデータ
ＤＴ１３＿ｅ［Ｒｅｍ３，Ｇｅｍ３，Ｂｅｍ３］を生成する。具体的には、フィルタ回路
４２２は、式（ｆ‐２４）乃至（ｆ‐２６）を演算することで、データＤＴ１３＿ｅを生
成する。
Ｒｅｍ３＝０ ・・・（ｆ‐２４）
Ｇｅｍ３＝０ ・・・（ｆ‐２５）
Ｂｅｍ３＝０ ・・・（ｆ‐２６）
データＤＴ１３＿ｅのＲＧＢデータを全て“０”にしているが、これに限定されない。デ
ータＤＴ１３＿ｅはサブ画素１３Ｒ、１３Ｇ、１３Ｂの黒表示を可能にするデータであれ
ばよい。
フィルタ回路４２２は、下記変換式（ｆ‐２７）乃至（ｆ‐２９）を演算して、データＤ
Ｔ０からデータＤＴ１３＿ｒを生成する。ここでは、データＤＴ０はそのままデータＤＴ
１３＿ｒとして用いられる。
Ｒｒｆ３＝Ｒ０ ・・・（ｆ‐２７）
Ｇｒｆ３＝Ｇ０ ・・・（ｆ‐２８）
Ｂｒｆ３＝Ｂ０ ・・・（ｆ‐２９）
（ステップＳＴ７３）
ステップＳＴ７３では、フィルタ回路４２２は、下記変換式（ｆ‐３０）乃至（ｆ‐３２
）を演算して、データＤＴ０からデータＤＴ１３＿ｅを生成する。ここでは、データＤＴ
０はそのままデータＤＴ１３＿ｅとして用いられる。
Ｒｅｍ３＝Ｒ０ ・・・（ｆ‐３０）
Ｇｅｍ３＝Ｇ０ ・・・（ｆ‐３１）
Ｂｅｍ３＝Ｂ０ ・・・（ｆ‐３２）
フィルタ回路４２２は、データＤＴ０を黒表示データに変換することで、データＤＴ１３
＿ｒを生成する。そのため、フィルタ回路４２２は、下記式（ｆ‐３３）乃至（ｆ‐３５
）を演算する。
Ｒｒｆ３＝０ ・・・（ｆ‐３３）
Ｇｒｆ３＝０ ・・・（ｆ‐３４）
Ｂｒｆ３＝０ ・・・（ｆ‐３５）
データＤＴ１３＿ｒのＲＧＢデータを全て“０”にしているが、これに限定されない。デ
ータＤＴ１３＿ｒはサブ画素１２Ｒ、１２Ｇ、１２Ｂの黒表示を可能にするデータであれ
ばよい。
（ステップＳＴ７４）
フィルタ回路４２２は、データＤＴ１３＿ｅ、ＤＴ１３＿ｒを画像処理回路４２０に送信
する。フィルタ回路４２２は、ステップＳＴ７０－ＳＴ７４のサイクルを画素の数と同じ
回数繰り返すことで、１フレーム分のデータＤＴ１３＿ｅ、ＤＴ１３＿ｒを生成する。
画像処理回路４２０は受信したデータＤＴ１３＿ｅ、ＤＴ１３＿ｒを処理し、データＤＴ
１４＿ｅ［Ｒｅｍ４，Ｇｅｍ４，Ｂｅｍ４］、ＤＴ１４＿ｒ［Ｒｒｆ４，Ｇｒｆ４，Ｂｒ
ｆ４］を生成する。表示コントローラ４１０は、データＤＴ１４＿ｅ、ＤＴ１４＿ｒをソ
ースドライバ１２３Ｅ、１２３Ｒにそれぞれ送信する。
ソースドライバ１２３Ｅは、データＤＴ１４＿ｅ［Ｒｅｍ４，Ｇｅｍ４，Ｂｅｍ４］を処
理し、ソース線ＳＬ２＿Ｒ、ＳＬ２＿Ｇ、ＳＬ２＿Ｂに書き込むデータ信号を生成する。
ソースドライバ１２３Ｒは、データＤＴ１４＿ｒ［Ｒｒｆ４，Ｇｒｆ４，Ｂｒｆ４］を処
理し、ソース線ＳＬ１＿Ｒ、ＳＬ１＿Ｇ、ＳＬ１＿Ｂに書き込むデータ信号を生成する。
図２３を参照して、動作例３の具体例を説明する。以下のようにパラメータを設定する。
Ｃｒｇ１＝Ｃｇｂ１＝Ｃｂｒ１＝－１５
Ｃｒｇ２＝Ｃｇｂ２＝Ｃｂｒ２＝１５
（期間Ｔ０－Ｔ２）
フィルタ回路４２２は、データＤＴ０［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を
受信する。ステップＳＴ７１は偽であるので、フィルタ回路４２２はステップＳＴ７３を
実行し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’ｄ０］、データＤＴ１３＿ｅ［
８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を生成する。生成されたデータＤＴ１３＿ｒ
、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
（期間Ｔ２－Ｔ４）
フィルタ回路４２２は、データＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を受信
する。ステップＳＴ７１は偽であるので、フィルタ回路４２２はステップＳＴ７３を実行
し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’ｄ０］、データＤＴ１３＿ｅ［８’
ｄ５０，８’ｄ５０，８’ｄ２５５］を生成する。生成されたデータＤＴ１３＿ｒ、ＤＴ
１３＿ｅは画像処理回路４２０に送信される。
（期間Ｔ４－Ｔ６）
フィルタ回路４２２は、データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を
受信する。ステップＳＴ７１は真であるので、フィルタ回路４２２はステップＳＴ７２を
実行し、データＤＴ１３＿ｒ［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］、データＤ
Ｔ１３＿ｅ［８’ｄ０，８’ｄ０，８’ｄ０］を生成する。生成されたデータＤＴ１３＿
ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
＜フィルタ回路４２２の動作例４＞
図２４を参照して、ＴＸＴモードでのフィルタ回路４２２の他の動作例を説明する。図２
４に示す動作フローは、図２２の動作フローの変形例であり、ステップＳＴ７５が追加さ
れている。ステップＳＴ７１とステップＳＴ７５とにより、データＤＴ０がカラーデータ
であるか否かの判定が行われる。
（ステップＳＴ７５）
ステップＳＴ７１が真である場合、ステップＳＴ７５は実行される。ステップＳＴ７５は
動作例２のステップＳＴ６５（図１９参照）と同じステップである。フィルタ回路４２２
は、下記式（ｆ‐３６）乃至（ｆ‐３８）の比較演算を行う。
Ｒ０ ≧ Ｃｒ３ ・・・（ｆ‐３６）
Ｇ０ ≧ Ｃｇ３ ・・・（ｆ‐３７）
Ｂ０ ≧ Ｃｂ３ ・・・（ｆ‐３８）
動作例４では、式（ｆ‐２１）乃至（ｆ‐２３）および（ｆ‐３６）乃至（ｆ‐３８）が
全て真である場合、ステップＳＴ７２が実行され、それ以外の場合は、ステップＳＴ７３
が実行される。
図２５を参照して、動作例４の具体例を説明する。以下のようにパラメータを設定する。
Ｃｒｇ１＝Ｃｇｂ１＝Ｃｂｒ１＝－１５
Ｃｒｇ２＝Ｃｇｂ２＝Ｃｂｒ２＝１５
Ｃｒ３ ＝ Ｃｇ３＝ Ｃｂ３＝２００
（期間Ｔ０－Ｔ２）
フィルタ回路４２２は、データＤＴ０［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を
受信する。ステップＳＴ７１は偽であるので、フィルタ回路４２２はステップＳＴ７３を
実行し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’ｄ０］、データＤＴ１３＿ｅ［
８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を生成する。生成されたデータＤＴ１３＿ｒ
、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
（期間Ｔ２－Ｔ４）
フィルタ回路４２２は、データＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を受信
する。ステップＳＴ７１は偽であるので、フィルタ回路４２２はステップＳＴ７３を実行
し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’ｄ０］、データＤＴ１３＿ｅ［８’
ｄ５０，８’ｄ５０，８’ｄ２５５］を生成する。生成されたデータＤＴ１３＿ｒ、ＤＴ
１３＿ｅは画像処理回路４２０に送信される。
（期間Ｔ４－Ｔ６）
フィルタ回路４２２は、データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を
受信する。ステップＳＴ７１は真であり、ステップＳＴ７５は偽であるので、フィルタ回
路４２２はステップＳＴ７３を実行し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’
ｄ０］、データＤＴ１３＿ｅ［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を生成する
。生成されたデータＤＴ１３＿ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
（期間Ｔ６－Ｔ８）
フィルタ回路４２２は、データＤＴ０［８’ｄ２４５，８’ｄ２５５，８’ｄ２４０］を
受信する。ステップＳＴ７１は真であり、ステップＳＴ７５は真であるので、フィルタ回
路４２２はステップＳＴ７２を実行し、データＤＴ１３＿ｒ［８’ｄ２４５，８’ｄ２５
５，８’ｄ２４０］、データＤＴ１３＿ｅ［８’ｄ０，８’ｄ０，８’ｄ０］を生成する
。生成されたデータＤＴ１３＿ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
＜＜ＨＹモード＞＞
ＨＹモードでは、光センサ１９５で取得したデータ（例えば、環境光の照度、色温度）、
および使用者の操作等に基づく割り込み要求に応じて、サブ画素１３Ｒ、１３Ｇ、１３Ｂ
の輝度が変更される。光センサ１９５で取得されたデータ、割り込み要求に基づいて、調
光処理のパラメータが設定され、画像処理回路４２０は、設定されたパラメータを用いて
データＤＴ１３＿ｅの調光処理を行う。
（１）明るい環境（例えば、晴天の昼間の屋外）では表示モードは、画素アレイ１１６Ｅ
のＥＬ素子ＥＥ１を非発光にして、画素アレイ１１６Ｒのみで表示を行う。（２）暗い環
境（例えば、夜間の屋外、照明の無い屋内など）、つまり画素アレイ１１６Ｒが表示を行
えない環境では、画素アレイ１１６Ｅのみで表示を行う。（３）環境光の照度が低い環境
（例えば、照明器具で照明された室内、曇天の屋外など）、ＬＣ素子ＲＥ１の反射光のみ
では良好な表示品位が得られないような環境では、ＥＬ素子ＥＥ１を発光させ、画素アレ
イ１１６Ｒと画素アレイ１１６Ｅとで表示を行う。
以上述べたように、ＨＹモードでは、使用環境の明るさに応じて、サブ画素１３Ｒ、１３
Ｇ、１３Ｂの輝度を調節することができるので、ＥＲ表示システム４０１の表示品位の向
上と、消費電力の低減とが図れる。また、ＥＲ表示システム４０１では、ＴＸＴモード、
ＨＹモードともにＩＤＳ駆動が可能であり、ＩＤＳ駆動によって、消費電力の低減を図れ
る。
本実施の形態のＥＲ表示システムでは、ホスト装置では、ＥＬ用とＬＣ用の２種類の画像
データを生成しなくてもよい。よって、ホスト装置が表示コントローラへ画像データを送
信するときの負荷が軽減されるので、ＥＲ表示システムの動作不良を低減できる。
〔実施の形態３〕
上掲の実施の形態の表示システムに、タッチセンサを組み込むことができる。本実施の形
態では、タッチセンサが組み込まれた表示システムについて説明する。
＜＜ＥＲ表示システム１０３＞＞
図２６に、ＥＲ表示システム１０１をベースにしたタッチセンサ付きのＥＲ表示システム
１０３の構成例を示す。ＥＲ表示システム１０３は、ＥＲパネル１１５、タッチセンサ１
３０、表示コントローラ１４３、アプリケーションプロセッサ１９０、メモリ装置１９１
、センサ部１９３を有する。
表示コントローラ１４３は、画像処理部１５２、タイミングコントローラ１５５、メモリ
装置１５６Ｅ、１５６Ｒ、タッチセンサコントローラ１５９を有する。タッチセンサコン
トローラ１５９には、アプリケーションプロセッサから、クロック信号、同期信号などの
信号が送信される。タッチセンサコントローラ１５９は、タッチセンサ１３０を駆動する
ためのタイミング信号を生成する。
アプリケーションプロセッサ１９０は、タッチセンサ１３０で検出された位置情報等を反
映した画像データを生成する。
タッチセンサ１３０の構造は、アウトセル型（外付け型）、内蔵型に大別される。内蔵型
タッチセンサの構造には、例えば、オンセル型とインセル型とがある。図２７Ａは、タッ
チセンサ１３０をインセル型タッチセンサで構成した例であり、基板３１１のＬＣ層３１
３側にセンサアレイ３４１が設けられている。図２７Ｂは、タッチセンサ１３０がオンセ
ル型タッチセンサである例であり、基板３１１の光取り出し側にセンサアレイ３４１が設
けられている。センサアレイ３４１は、光３０１－３０３を遮光しない構造であることが
好ましい。
図２７Ｃにタッチセンサ１３０の構成例を示す。図２７Ｃに示すタッチセンサ１３０は相
互容量型タッチセンサであり、センサアレイ３４１、タッチセンサドライバ３４２を有す
る。センサアレイ３４１は、複数のドライブ線ＤＲＬ、複数のセンス線ＳＮＬを有する。
１本のドライブ線ＤＲＬと１本のセンス線ＳＮＬと間に容量ＣＴが形成される。タッチセ
ンサドライバ３４２は、ドライブ線ＤＲＬを駆動している間、センス線ＳＮＬの信号を検
出する。センス線ＳＮＬの信号は容量ＣＴの容量値の変化量の情報をもつ。センス線ＳＮ
Ｌの信号を解析することで、タッチの有無、タッチ位置などの情報を得ることができる。
図２８Ａに、アウトセル型タッチセンサとＥＲパネル１１５との組み合わせ例を示す。図
２８Ａの例では、ＥＲパネル１１５の基板３１１側（光取り出し側）に光学式タッチセン
サ１３３が設けられ、基板３１２側に電磁誘導方式タッチセンサ１３５が設けられている
。
光学式タッチセンサ１３３は、赤外線１３３ｉｒを発する赤外ＬＥＤと、赤外線１３３ｉ
ｒを検知する受光素子（例えば、イメージセンサ）を備える。受光素子の信号を検知する
ことで、指１３７で赤外線１３３ｉｒが遮られた位置を検出する（図２８Ｂ）。
電磁誘導方式タッチセンサ１３５は、画素アレイ１１６と重なる領域にセンサコイル１３
５ａを有する。位置の入力は電子ペン１３８で行う。電子ペン１３８とセンサコイル１３
５ａ間で生じる磁束１３５ｍによって、センサコイル１３５ａの誘導電流が変化する。こ
の変化量を検知することで、電子ペン１３８の位置、筆圧などを検出することができる（
図２８Ｃ）。
ここでは、タッチセンサとして、相互容量型タッチセンサ、光学式タッチセンサ、および
電磁誘導方式タッチセンサを挙げたが、これらに限定されない。抵抗膜方式タッチセンサ
、表面弾性波方式タッチセンサなどのタッチセンサでもよい。１種類または複数種類のタ
ッチセンサを、表示システムに組み込むことが可能である。
＜＜ＥＲ表示システム４０３＞＞
図２９に、タッチセンサを有するＥＲ表示システムの一例を示す。図２９に示すＥＲ表示
システム４０３はＥＲ表示システム４００の変形例であり、表示コントローラ４１０に代
えて表示コントローラ４１２を備え、タッチセンサ１３０が更に設けられている。
表示コントローラ４１２は、タッチセンサコントローラ４２７、ＩＤＳコントローラ４２
８を有する。タッチセンサコントローラ４２７は、タッチセンサ１３０を制御するための
タイミング信号を生成する。アプリケーションプロセッサ１９０は、タッチセンサ１３０
で検出された位置情報等を反映した、画像データを生成する。
ＩＤＳコントローラ４２８は信号ｉｄｓを生成する。例えば、ＩＤＳコントローラ４２８
をニューラルネットワーク（ＮＮ）で構築して、ＩＤＳコントローラ４２８でＩＤＳ駆動
の開始および終了タイミングを予測してもよい。学習機能を持つＩＤＳコントローラ４２
８を備えることで、ＩＤＳ駆動と通常動作の切り替えを効率よく行えるため、ＥＲ表示シ
ステム４０３全体の消費電力低減の効率化が図れる。
ＩＤＳコントローラ４２８の学習データとして、タッチセンサ１３０の出力データ、メモ
リ装置４２６Ｒ、４２６Ｅの消費電流、アプリケーションプロセッサ１９０の出力データ
（実行しているアプリケーションの属性など）が用いられる。ＩＤＳコントローラ４２８
は、これらのデータを用いてＥＲパネル１１０の最適なリフレッシュレートを学習する。
〔実施の形態４〕
＜＜電子機器＞＞
本実施の形態では、実施の形態１乃至３に係る表示システムを備える電子機器を説明する
。
図３０Ａにタブレット型情報端末の構成例を示す。図３０Ａに示す情報端末３０１０は、
筐体３０１１、表示部３０１２、光センサ３０１３、カメラ３０１５、操作ボタン３０１
６を有する。情報端末３０１０の機能には、音声通話、カメラ３０１５を利用したビデオ
通話、電子メール、手帳、インターネット接続、音楽再生などがある。
表示部３０１２はタッチセンサが組み込まれた表示システムで構成される。情報端末３０
１０の画面をスタイラスペン３０１７（または電子ペン）、指などでタッチ操作すること
で、情報端末３０１０を操作することが可能である。光センサ３０１３で検知された環境
光のデータに基づいて、表示部３０１２の明るさ、色合いなどが変更可能である。以下に
例示される電子機器の表示部も、表示部３０１２と同様の機能を持つ。
情報端末３０１０に電子教科書のデータを記憶させることで、デジタル教科書リーダとし
て用いることが可能である。
図３０ＢにＰＣ（パーソナルコンピュータ）の構成例を示す。図３０Ｂに示すＰＣ３０３
０は、筐体３０３１、表示部３０３２、光センサ３０３４、カメラ３０３５、キーボード
３０３６を有する。キーボード３０３６は、筐体３０３１から着脱可能な構成である。筐
体３０３１にキーボード３０３６を装着した状態では、ＰＣ３０３０はノート型ＰＣとし
て使用できる。筐体３０３１からキーボード３０３６を脱着した状態では、ＰＣ３０３０
はタブレット型ＰＣとして使用できる。
ＰＣ３０３０に電子教科書のデータを記憶させることで、デジタル教科書リーダとして用
いることが可能である。
図３０Ｃにスマートフォンの構成例を示す。図３０Ｃに示すスマートフォン３０５０は、
筐体３０５１、表示部３０５２、光センサ３０５４、マイク３０５６、スピーカ３０５７
、操作ボタン３０５８を有する。筐体３０５１の背面には、カメラなどが設けられている
。スマートフォン３０５０は情報端末３０１０等と同様の機能をもつ。
図３０Ｄにウエアラブル情報端末の構成例を示す。図３０Ｄに示す情報端末３０７０は筐
体３０７１、表示部３０７２、リストバンド３０７３、光センサ３０７４、操作ボタン３
０７５、竜頭３０７６を有する。情報端末３０７０は情報端末３０１０等と同様の機能を
もち、スマートウォッチとして用いることができる。
図３０Ｄは、腕時計型のウエアラブル情報端末の構成例である。ウエアラブル情報端末に
は、眼鏡型、ゴーグル型、ブレスレット型、アームバンド型、ペンダント型など様々な態
様がある。
図３１にデジタルサイネージの構成例を示す。図３１に示すデジタルサイネージ３１００
は、筐体３１０１、表示部３１０２、スピーカ３１０３、光センサ３１０４を有する。表
示部３１０２に実施の形態１のＥＲ表示システムが設けられている。デジタルサイネージ
３１００によって、例えば、駅、空港、施設などの案内図表示システム、病院、銀行など
の順番案内表示システムを提供できる。
上掲のＥＲ表示システムは、ＴＸＴモードをサポートしているため、電子教科書を収めた
情報端末（デジタル教科書リーダ）に好適である。ＴＸＴモードでは、教科書のテキスト
は、環境光を利用した反射型表示パネルに表示されるため、ユーザーは、紙媒体の教科書
を読むのと同様な感覚で、デジタル教科書リーダで教科書を読むことができ、長時間画面
を見ても疲れにくい。
また、ユーザーは、カラーで各種の注釈（ハイライト表示、下線、取り消し線、フリーハ
ンドの線図など）を白黒のテキストに記入することができるため、本デジタル教科書リー
ダによって紙媒体の教科書と同様の学習環境を得ることができる。注釈の表示は、反射型
表示素子による黒表示と発光型表示素子によるカラー表示とのハイブリッド表示によって
行われる。したがって注釈は色再現性の高い発光型素子だけで表示することができるため
、白黒表示のテキストに対して、注釈を目立たせることができる。
〔実施の形態５〕
本実施の形態では、メモリ装置について説明する。例えば、本実施の形態のメモリ装置は
、ＥＲ表示システムのメモリ装置に適用される。
本明細書等では、データ保持部（例えば、メモリセル）にＯＳトランジスタが設けられて
いるメモリ装置のことを、「ＯＳメモリ」と呼ぶこととする。本実施の形態では、ＯＳメ
モリの一例として、「ＤＯＳＲＡＭ（登録商標）」、および「ＮＯＳＲＡＭ（登録商標）
」について、説明する。
「ＤＯＳＲＡＭ（ドスラム）」とは、「Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ ＲＡＭ」の頭字語であり、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセ
ルを有するＲＡＭを指す。「ＮＯＳＲＡＭ（ノスラム）」とは「Ｎｏｎｖｏｌａｔｉｌｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」の頭字語であり、ゲインセル型（
２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。
＜＜ＤＯＳＲＡＭ１４００＞＞
以下、図３２Ａ－図３２Ｃを参照して、ＤＯＳＲＡＭについて説明する。
図３２Ａに示すＤＯＳＲＡＭ１４００は、コントローラ１４０５、行回路１４１０、列回
路１４１５、ＭＣ－ＳＡアレイ１４２０を有する。行回路１４１０はデコーダ１４１１、
ワード線ドライバ１４１２、列セレクタ１４１３、センスアンプドライバ１４１４を有す
る。列回路１４１５はグローバルセンスアンプアレイ１４１６、入出力回路１４１７を有
する。グローバルセンスアンプアレイ１４１６は複数のグローバルセンスアンプ１４４７
を有する。ＭＣ－ＳＡアレイ１４２０はメモリセルアレイ１４２２、センスアンプアレイ
１４２３、グローバルビット線ＧＢＬＬ、ＧＢＬＲを有する。
（ＭＣ－ＳＡアレイ１４２０）
ＭＣ－ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３
上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲはメモリセルアレ
イ１４２２上に積層されている。ＤＯＳＲＡＭ１４００では、ビット線の構造に、ローカ
ルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
メモリセルアレイ１４２２は、Ｎ個（Ｎは２以上の整数）のローカルメモリセルアレイ１
４２５＜０＞－１４２５＜Ｎ－１＞を有する。図３２Ｂに示すように、ローカルメモリセ
ルアレイ１４２５は、複数のメモリセル１４４５、複数のワード線ＷＬ、複数のビット線
ＢＬＬ、ＢＬＲを有する。図３２Ｂの例では、ローカルメモリセルアレイ１４２５の構造
はオープンビット線型であるが、フォールデッドビット線型であってもよい。
図３２Ｃに示すメモリセル１４４５は、ＯＳトランジスタＭＯ４５、容量素子Ｃ４５を有
する。ＯＳトランジスタＭＯ４５は容量素子Ｃ４５の充放電を制御する機能をもつ。ＯＳ
トランジスタＭＯ４５のゲートはワード線ＷＬに電気的に接続され、バックゲートは配線
ＢＧＬに電気的に接続され、第１端子はビット線ＢＬＬまたはＢＬＲに電気的に接続され
、第２端子は容量素子Ｃ４５の第１端子に電気的に接続されている。容量素子Ｃ４５の第
２端子は配線ＰＣＬに電気的に接続されている。配線ＰＣＬ、ＢＧＬは電圧を供給するた
めの電源線である。
配線ＢＧＬの電圧によって、ＯＳトランジスタＭＯ４５の閾値電圧を変更することができ
る。例えば、配線ＢＧＬの電圧は固定電圧（例えば、負の定電圧）であってもよいし、Ｄ
ＯＳＲＡＭ１４００の動作に応じて、配線ＢＧＬの電圧を変化させてもよい。
ＯＳトランジスタＭＯ４５のバックゲートをＯＳトランジスタＭＯ４５のゲート、ソース
、またはドレインに電気的に接続してもよい。あるいは、ＯＳトランジスタＭＯ４５にバ
ックゲートを設けなくてもよい。
センスアンプアレイ１４２３は、Ｎ個のローカルセンスアンプアレイ１４２６＜０＞－１
４２６＜Ｎ－１＞を有する。ローカルセンスアンプアレイ１４２６は、１のスイッチアレ
イ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット
線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージす
る機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイ
ッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線
対と間を導通状態にする機能を有する。
ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のこ
とをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較さ
れる２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことが
でき、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは
、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢ
ＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビッ
ト線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
（コントローラ１４０５）
コントローラ１４０５は、ＤＯＳＲＡＭ１４００の動作全般を制御する機能を有する。コ
ントローラ１４０５は、外部からの入力されるコマンド信号を論理演算して、動作モード
を決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４
１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部
アドレス信号を生成する機能を有する。
（行回路１４１０）
行回路１４１０は、ＭＣ－ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１
１はアドレス信号をデコードする機能を有する。ワード線ドライバ１４１２は、アクセス
対象行のワード線ＷＬを選択する選択信号を生成する。
列セレクタ１４１３、センスアンプドライバ１４１４はセンスアンプアレイ１４２３を駆
動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択する
ための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各ロー
カルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスアンプ
ドライバ１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４２６は独
立して駆動される。
（列回路１４１５）
列回路１４１５は、データ信号ＷＤＡ［３１：０］の入力を制御する機能、データ信号Ｒ
ＤＡ［３１：０］の出力を制御する機能を有する。データ信号ＷＤＡ［３１：０］は書き
込みデータ信号であり、データ信号ＲＤＡ［３１：０］は読み出しデータ信号である。
グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気
的に接続されている。グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬ
Ｌ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グロー
バルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出
力回路１４１７によって行われる。
ＤＯＳＲＡＭ１４００の書き込み動作の概要を説明する。入出力回路１４１７によって、
データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グロ
ーバルセンスアンプアレイ１４１６によって保持される。アドレス信号が指定するローカ
ルセンスアンプアレイ１４２６のスイッチアレイ１４４４によって、グローバルビット線
対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ１４２
６は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ１
４２５において、行回路１４１０によって、対象行のワード線ＷＬが選択され、選択行の
メモリセル１４４５にローカルセンスアンプアレイ１４２６の保持データが書き込まれる
。
ＤＯＳＲＡＭ１４００の読み出し動作の概要を説明する。アドレス信号によって、ローカ
ルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ
１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデー
タがビット線に書き込まれる。ローカルセンスアンプアレイ１４２６によって、各列のビ
ット線対の電圧差がデータとして検出され、かつ保持される。スイッチアレイ１４４４に
よって、ローカルセンスアンプアレイ１４２６の保持データの内、アドレス信号が指定す
る列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ
１４１６は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアン
プアレイ１４１６の保持データは入出力回路１４１７に出力される。以上で、読み出し動
作が完了する。
容量素子Ｃ４５の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ１４００は原理
的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み
出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化が
容易である。よって、ＤＯＳＲＡＭ１４００は大容量のデータを高頻度で書き換えるメモ
リ装置、例えば、画像処理に利用されるフレームメモリに好適である。
ＯＳトランジスタＭＯ４５はＯＳトランジスタである。ＯＳトランジスタはオフ電流が極
めて小さいため、容量素子Ｃ４５から電荷がリークすることを抑えることができるので、
ＤＯＳＲＡＭ１４００は保持時間がＤＲＡＭに比べて非常に長いため、リフレッシュレー
トを低減できる。従って、ＤＯＳＲＡＭ１４００はリフレッシュ動作に要する電力を削減
できる。
ＭＣ－ＳＡアレイ１４２０が積層構造であることによって、ローカルセンスアンプアレイ
１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くする
ことで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することがで
きる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けるこ
とで、長いビット線の本数を減らすことができる。以上の理由から、ＤＯＳＲＡＭ１４０
０のアクセス時に駆動する負荷が低減される。
以上のことから、ＤＯＳＲＡＭ１４００を表示コントローラのフレームメモリ、またはア
プリケーションプロセッサのメインメモリに用いることで、ＥＲ表示システムの消費電力
を低減できる。
＜＜ＮＯＳＲＡＭ＞＞
図３３、図３４Ａ乃至図３４Ｄ、図３５Ａ、図３５Ｂを参照してＮＯＳＲＡＭについて説
明する。ここでは、１のメモリセルで多値データを記憶する多値ＮＯＳＲＡＭについて説
明する。
図３３に示すＮＯＳＲＡＭ１６００は、メモリセルアレイ１６１０、コントローラ１６４
０、行ドライバ１６５０、列ドライバ１６６０、出力ドライバ１６７０を有する。
メモリセルアレイ１６１０は複数のメモリセル１６１１、複数のワード線ＷＷＬ、ＲＷＬ
、ビット線ＢＬ、ソース線ＳＬを有する。ワード線ＷＷＬは書き込みワード線であり、ワ
ード線ＲＷＬは読み出しワード線である。ＮＯＳＲＡＭ１６００では、１のメモリセル１
６１１で３ビット（８値）のデータを記憶する。
コントローラ１６４０は、ＮＯＳＲＡＭ１６００全体を統括的に制御し、データＷＤＡ［
３１：０］の書き込み、データＲＤＡ［３１：０］の読み出しを行う。コントローラ１６
４０は、外部からのコマンド信号（例えば、チップイネーブル信号、書き込みイネーブル
信号など）を処理して、行ドライバ１６５０、列ドライバ１６６０および出力ドライバ１
６７０の制御信号を生成する。
行ドライバ１６５０は、アクセスする行を選択する機能を有する。行ドライバ１６５０は
、行デコーダ１６５１、およびワード線ドライバ１６５２を有する。
列ドライバ１６６０は、ソース線ＳＬおよびビット線ＢＬを駆動する。列ドライバ１６６
０は、列デコーダ１６６１、書き込みドライバ１６６２、ＤＡＣ（デジタル‐アナログ変
換回路）１６６３を有する。
ＤＡＣ１６６３は３ビットのデジタルデータをアナログ電圧に変換する。ＤＡＣ１６６３
は３２ビットのデータＷＤＡ［３１：０］を３ビットごとに、アナログ電圧に変換する。
書き込みドライバ１６６２は、ソース線ＳＬをプリチャージする機能、ソース線ＳＬを電
気的に浮遊状態にする機能、ソース線ＳＬを選択する機能、選択されたソース線ＳＬにＤ
ＡＣ１６６３で生成した書き込み電圧を入力する機能、ビット線ＢＬをプリチャージする
機能、ビット線ＢＬを電気的に浮遊状態にする機能等を有する。
出力ドライバ１６７０は、セレクタ１６７１、ＡＤＣ（アナログ‐デジタル変換回路）１
６７２、出力バッファ１６７３を有する。セレクタ１６７１は、アクセスするソース線Ｓ
Ｌを選択し、選択されたソース線ＳＬの電圧をＡＤＣ１６７２に送信する。ＡＤＣ１６７
２は、アナログ電圧を３ビットのデジタルデータに変換する機能を持つ。ソース線ＳＬの
電圧はＡＤＣ１６７２において、３ビットのデータに変換され、出力バッファ１６７３は
ＡＤＣ１６７２から出力されるデータを保持する。
＜メモリセル＞
図３４Ａはメモリセル１６１１の構成例を示す回路図である。メモリセル１６１１は２Ｔ
型ゲインセルであり、ワード線ＷＷＬ、ＲＷＬ、ビット線ＢＬ、ソース線ＳＬ、配線ＢＧ
Ｌに電気的に接続されている。メモリセル１６１１は、ノードＳＮ、ＯＳトランジスタＭ
Ｏ６１、トランジスタＭＰ６１、容量素子Ｃ６１を有する。ＯＳトランジスタＭＯ６１は
書き込みトランジスタである。トランジスタＭＰ６１は読み出しトランジスタであり、例
えばｐチャネル型Ｓｉトランジスタで構成される。容量素子Ｃ６１はノードＳＮの電圧を
保持するための保持容量である。ノードＳＮはデータの保持ノードであり、ここではトラ
ンジスタＭＰ６１のゲートに相当する。
メモリセル１６１１の書き込みトランジスタがＯＳトランジスタＭＯ６１で構成されてい
るため、ＮＯＳＲＡＭ１６００は長時間データを保持することが可能である。
図３４Ｂ－図３４Ｄにメモリセルの他の構成例を示す。図３４Ｂに示すメモリセル１６１
２は、メモリセル１６１１の変形例であり、読み出しトランジスタをｎチャネル型トラン
ジスタ（ＭＮ６１）に変更したものである。トランジスタＭＮ６１はＯＳトランジスタで
あってもよいし、Ｓｉトランジスタであってもよい。
メモリセル１６１１、１６１２において、ＯＳトランジスタＭＯ６１はバックゲートの無
いＯＳトランジスタであってもよい。
図３４Ｃに示すメモリセル１６１３は、３Ｔ型ゲインセルであり、ワード線ＷＷＬ、ＲＷ
Ｌ、ビット線ＢＬ、ソース線ＳＬ、配線ＢＧＬ、ＰＣＬに電気的に接続されている。メモ
リセル１６１３は、ノードＳＮ、ＯＳトランジスタＭＯ６２、トランジスタＭＰ６２、ト
ランジスタＭＰ６３、容量素子Ｃ６２を有する。ＯＳトランジスタＭＯ６２は書き込みト
ランジスタである。トランジスタＭＰ６２は読み出しトランジスタであり、トランジスタ
ＭＰ６３は選択トランジスタである。トランジスタＭＰ６２、ＭＰ６３はＳｉトランジス
タである。
図３４Ｄに示すメモリセル１６１４は、メモリセル１６１３の変形例であり、読み出しト
ランジスタおよび選択トランジスタをｎチャネル型トランジスタ（ＭＮ６２、ＭＮ６３）
に変更したものである。トランジスタＭＮ６２、ＭＮ６３はＯＳトランジスタであっても
よいし、Ｓｉトランジスタであってもよい。
メモリセル１６１１－１６１４に設けられるＯＳトランジスタは、バックゲートの無いト
ランジスタでもよいし、バックゲートが有るトランジスタであってもよい。
＜書き込み動作＞
図３５ＡはＮＯＳＲＡＭ１６００の書き込み動作例を示すタイミングチャートである。ｔ
１、ｔ２等は時刻を表す。
スタンバイ状態ではワード線ＲＷＬは高レベル（“Ｈ”）であり、ワード線ＷＷＬは、ソ
ース線ＳＬ、ビット線ＢＬは低レベル（“Ｌ”）である。よって、非選択状態のメモリセ
ル１６１１では、ＯＳトランジスタＭＯ６１およびトランジスタＭＰ６１がオフ状態であ
り、ノードＳＮは電気的に浮遊状態である。
ｔ１で、行ドライバ１６５０によって、ワード線ＷＷＬを“Ｈ”にし、ワード線ＲＷＬを
“Ｌ”にして、ＯＳトランジスタＭＯ６１およびトランジスタＭＰ６１をオン状態にする
。列ドライバ１６６０によって、ビット線ＢＬおよびソース線ＳＬはプリチャージされる
。ここでは、ＧＮＤ（接地電位）にプリチャージされる。
ｔ２で、列ドライバ１６６０によって、ビット線ＢＬは電気的に浮遊状態とされる。ソー
ス線ＳＬには書き込み電圧（Ｖａ０－Ｖａ７）が入力される。電圧（Ｖａ０－Ｖａ７）は
、８値のデータに対応する。３ｄ’０００のデータをメモリセル１６１１に書き込む場合
は、書き込み電圧はＶａ０であり、３ｄ’１１１のデータをメモリセル１６１１に書き込
む場合は、書き込み電圧はＶａ７である。
ソース線ＳＬの電圧（書き込み電圧）は、トランジスタＭＰ６１を介してビット線ＢＬに
入力され、ビット線ＢＬの電圧はＯＳトランジスタＭＯ６１を介してノードＳＮに入力さ
れる。
書き込み電圧（Ｖａ０－Ｖａ７）よりもトランジスタＭＰ６１のしきい値電圧（以下、Ｖ
ＴＰと呼ぶ）分低い電圧（Ｖｂ０－Ｖｂ７）が、ノードＳＮに入力される。後述するよう
に、トランジスタＭＰ６１を介してノードＳＮに書き込み電圧を入力することで、ＶＴＰ
に依存しない電圧をノードＳＮから読み出すことが可能である。そのため、ＮＯＳＲＡＭ
１６００の信頼性を向上させることができる。
ｔ３でワード線ＷＷＬを“Ｌ”にして、ＯＳトランジスタＭＯ６１をオフ状態にする。ｔ
４でワード線ＲＷＬを“Ｈ”にして、メモリセル１６１１を非選択状態にする。ワード線
ＲＷＬを“Ｈ”することで、ノードＳＮの電圧は上昇する。
＜読み出し動作＞
図３５Ｂは読み出し動作の一例を示すタイミングチャートである。読み出し動作は、ノー
ドＳＮの電圧をソース線ＳＬに書き込む動作である。
ｔ５で、列ドライバ１６６０はビット線ＢＬをＧＮＤにプリチャージし、ソース線ＳＬを
ＶＨＳＬにプリチャージする。
ｔ６で、列ドライバ１６６０はソース線ＳＬを電気的に浮遊状態にし、行ドライバ１６５
０はワード線ＲＷＬを“Ｌ”にしてトランジスタＭＰ６１をオン状態にする。ノードＳＮ
の電圧はＶｂ０－Ｖｂ７となり、トランジスタＭＰ６１にはドレイン電流が流れる。ドレ
イン電流によって、ソース線ＳＬの電圧は低下する。ノードＳＮとソース線ＳＬ間電圧が
ＶＴＰとなると、ドレイン電流が流れなくなり、ノードＳＮの電圧の低下は停止する。こ
のときのソース線ＳＬの電圧（Ｖｒｓ０－Ｖｒｓ７）は、ノードＳＮの電圧（Ｖｂ０－Ｖ
ｂ７）にＶＴＰを加えた電圧となる。例えば、Ｖｒｓ０＝Ｖｂ０＋ＶＴＰ＝（Ｖａ０－Ｖ
ＴＰ）＋ＶＴＰ＝Ｖａ０となる。つまり、上記の書き込み動作を行うことで、メモリセル
１６１１からソース線ＳＬに読み出された電圧（Ｖｒｓ０－Ｖｒｓ７）は、トランジスタ
ＭＰ６１のしきい値電圧ＶＴＰの影響を受けない。
ｔ７で、行ドライバ１６５０によってワード線ＲＷＬを“Ｈ”にすることで、メモリセル
１６１１は保持状態となる。ｔ７以降で、セレクタ１６７１により、ソース線ＳＬとＡＤ
Ｃ１６７２とを導通状態にして、ソース線ＳＬの電圧をＡＤＣ１６７２に入力する。ＡＤ
Ｃ１６７２は、ソース線ＳＬの電圧（Ｖｒｓ０－Ｖｒｓ７）を３ビットのデータに変換す
る。ＡＤＣ１６７２は、４のソース線ＳＬの電圧から生成した３ビットのデータを統合し
て３２ビットのデータを生成し、出力バッファ１６７３へ出力する。出力バッファ１６７
３から出力される３２ビットのデータがＲＤＡ［３１：０］である。
容量素子Ｃ６１の充放電によってデータを書き換えるため、ＮＯＳＲＡＭ１６００は原理
的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み
出しが可能である。また、長時間データを保持することが可能であるので、リフレッシュ
頻度を低減できる。よって、ＮＯＳＲＡＭ１６００は大容量のデータを高頻度で書き換え
るメモリ装置、例えば、画像処理に利用されるフレームメモリに好適である。
ＮＯＳＲＡＭ１６００を表示コントローラのフレームメモリ、またはアプリケーションプ
ロセッサのメインメモリに用いることで、ＥＲ表示システムの消費電力を低減することが
できる。
〔実施の形態６〕
本実施の形態では、ＳｉトランジスタとＯＳトランジスタとで構成される半導体装置につ
いて説明する。ここでは、実施の形態２のＮＯＳＲＡＭ１６００を例に、このような半導
体装置の構造について説明する。
＜＜ＮＯＳＲＡＭの断面構造例＞＞
図３６を参照して、ＮＯＳＲＡＭ１６００の構造について説明する。図３６には、代表的
にメモリセル１６１１の断面構造例を示している。ＮＯＳＲＡＭ１６００は、単結晶シリ
コンウエハ５５００と、層ＬＸ１―ＬＸ１１の積層を有する。層ＬＸ１－ＬＸ１１には、
配線、電極、プラグ等が設けられている。
層ＬＸ１には、トランジスタＭＰ６１等のＮＯＳＲＡＭ１６００を構成するＳｉトランジ
スタが設けられている。Ｓｉトランジスタのチャネル形成領域は単結晶シリコンウエハ５
５００に設けられている。
層ＬＸ８には、トランジスタＭＯ６１等のＯＳトランジスタが設けられている。ＯＳトラ
ンジスタのバックゲート電極は層ＬＸ７に設けられている。ここでは、ＯＳトランジスタ
の構造は後述するＯＳトランジスタ５００４（図３９Ｂ参照）と同様である。
層ＬＸ９には、容量素子Ｃ６１が設けられている。容量素子Ｃ６１を層ＬＸ９よりも下層
に設けることが可能である。そのような例を図３７に示す。図３７では、容量素子Ｃ６１
は層ＬＸ５に設けられている。図３７では、層ＬＸ８に設けられるＯＳトランジスタの構
造は、後述するＯＳトランジスタ５００２（図３８Ｂ参照）と同様である。
なお、図３６、図３７はＮＯＳＲＡＭ１６００の断面構成例を説明するための断面図であ
り、ＮＯＳＲＡＭ１６００を特定の切断線で切った断面図ではない。次に、図３８Ａ乃至
図３９Ｂを参照して、ＯＳトランジスタの構成例を説明する。
＜＜ＯＳトランジスタの構成例１＞＞
図３８ＡにＯＳトランジスタの構成例を示す。図３８Ａに示すＯＳトランジスタ５００１
は、金属酸化物トランジスタである。図３８Ａの左側の図は、ＯＳトランジスタ５００１
のチャネル長方向の断面図であり、右側の図は、ＯＳトランジスタ５００１のチャネル幅
方向の断面図である。
ＯＳトランジスタ５００１は絶縁表面に形成される。ここでは、絶縁層５０２１上に形成
されている。ＯＳトランジスタ５００１は、絶縁層５０２８、５０２９で覆われている。
ＯＳトランジスタ５００１は、絶縁層５０２２－５０２７、５０３０－５０３２、金属酸
化物層５０１１－５０１３、導電層５０５０－５０５４を有する。
なお、図中の絶縁層、金属酸化物層、導電層等は、単層でも積層でもよい。これらの作製
には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーシ
ョン法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用い
ることができる。なお、ＣＶＤ法には、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ
法などがある。
金属酸化物層５０１１－５０１３をまとめて酸化物層５０１０と呼ぶ。図３８Ａに示すよ
うに、酸化物層５０１０は金属酸化物層５０１１、金属酸化物層５０１２、金属酸化物層
５０１３の順に積層している部分を有する。ＯＳトランジスタ５００１がオン状態のとき
、チャネルは酸化物層５０１０の金属酸化物層５０１２に主に形成される。
ＯＳトランジスタ５００１のゲート電極は導電層５０５０で構成され、ソース電極または
ドレイン電極として機能する一対の電極は、導電層５０５１、５０５２で構成される。導
電層５０５０－５０５２はそれぞれバリア層として機能する絶縁層５０３０－５０３２に
覆われている。バックゲート電極は導電層５０５３と導電層５０５４との積層で構成され
る。ＯＳトランジスタ５００１はバックゲート電極を有さない構造としてもよい。後述す
るＯＳトランジスタ５００２も同様である。
ゲート（フロントゲート）側のゲート絶縁層は絶縁層５０２７で構成され、バックゲート
側のゲート絶縁層は、絶縁層５０２４－５０２６の積層で構成される。絶縁層５０２８は
層間絶縁層である。絶縁層５０２９はバリア層である。
金属酸化物層５０１３は、金属酸化物層５０１１、５０１２、導電層５０５１、５０５２
でなる積層体を覆っている。絶縁層５０２７は金属酸化物層５０１３を覆っている。導電
層５０５１、５０５２はそれぞれ、金属酸化物層５０１３、絶縁層５０２７を介して、導
電層５０５０と重なる領域を有する。
導電層５０５０－５０５４に用いられる導電材料には、リン等の不純物元素をドーピング
した多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイド、モリブデ
ン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジ
ウム等の金属、または上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン
、窒化モリブデン、窒化タングステン）等がある。また、インジウム錫酸化物、酸化タン
グステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化
チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができ
る。
例えば、導電層５０５０は、窒化タンタル、またはタングステン単層である。あるいは、
導電層５０５０が２層構造、および３層構造の場合、次のような組み合わせがある。先に
記載した導電体が絶縁層５０２７側の層を構成する。（アルミニウム、チタン）、（窒化
チタン、チタン）、（窒化チタン、タングステン）、（窒化タンタル、タングステン）、
（窒化タングステン、タングステン）、（チタン、アルミニウム、チタン）、（窒化チタ
ン、アルミニウム、チタン）、（窒化チタン、アルミニウム、窒化チタン）。
導電層５０５１と導電層５０５２は同じ層構造をもつ。例えば、導電層５０５１が単層で
ある場合、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム
、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とす
る合金で構成すればよい。導電層５０５１が２層構造、および３層構造の場合、次のよう
な組み合わせがある。先に記載した導電体が絶縁層５０２７側の層を構成する。（チタン
、アルミニウム）、（タングステン、アルミニウム）、（タングステン、銅）、（銅－マ
グネシウム－アルミニウム合金、銅）、（チタン、銅）、（チタン又は窒化チタン、アル
ミニウムまたは銅、チタンまたは窒化チタン）、（モリブデンまたは窒化モリブデン、ア
ルミニウムまたは銅、モリブデンまたは窒化モリブデン）。
例えば、導電層５０５３は、水素に対するバリア性を有する導電層（例えば、窒化タンタ
ル層）とし、導電層５０５４は、導電層５０５３よりも導電率の高い導電層（例えばタン
グステン）とすることが好ましい。このような構造であることで、導電層５０５３と導電
層５０５４の積層は配線としての機能と、酸化物層５０１０への水素の拡散を抑制する機
能とをもつ。
絶縁層５０２１－５０３２に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニ
ウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン
、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウ
ム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウ
ム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層５０２１－５０３２はこ
れらの絶縁材料でなる単層、または積層して構成される。絶縁層５０２１－５０３２を構
成する層は、複数の絶縁材料を含んでいてもよい。
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であ
り、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことをいう。
ＯＳトランジスタ５００１において、酸素および水素に対してバリア性をもつ絶縁層（以
下、バリア層）によって酸化物層５０１０が包み込まれる構造であることが好ましい。こ
のような構造であることで、酸化物層５０１０から酸素が放出されること、酸化物層５０
１０への水素の侵入を抑えることができるので、ＯＳトランジスタ５００１の信頼性、電
気特性を向上できる。
例えば、絶縁層５０２９をバリア層として機能させ、かつ絶縁層５０２１、５０２２、５
０２４の少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニ
ウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸
化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で
形成することができる。酸化物層５０１０と導電層５０５０の間に、バリア層をさらに設
けてもよい。もしくは、金属酸化物層５０１３として、酸素および水素に対してバリア性
をもつ金属酸化物層を設けてもよい。
絶縁層５０３０は、導電層５０５０の酸化を防ぐバリア層であることが好ましい。絶縁層
５０３０が酸素に対してバリア性を有することで、絶縁層５０２８等から離脱した酸素に
よる導電層５０５０の酸化を抑制することができる。例えば、絶縁層５０３０には、酸化
アルミニウムなどの金属酸化物を用いることができる。
絶縁層５０２１－５０３２の構成例を記す。この例では、絶縁層５０２１、５０２２、５
０２５、５０２９、５０３０－５０３２は、それぞれ、バリア層として機能する。絶縁層
５０２６－５０２８は過剰酸素を含む酸化物層である。絶縁層５０２１は窒化シリコンで
あり、絶縁層５０２２は酸化アルミニウムであり、絶縁層５０２３は酸化窒化シリコンで
ある。バックゲート側のゲート絶縁層（５０２４－５０２６）は、酸化シリコン、酸化ア
ルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層（５０２７）
は、酸化窒化シリコンである。層間絶縁層（５０２８）は、酸化シリコンである。絶縁層
５０２９、５０３０－５０３２は酸化アルミニウムである。
図３８Ａは、酸化物層５０１０が３層構造の例であるが、これに限定されない。酸化物層
５０１０は、例えば、金属酸化物層５０１１または金属酸化物層５０１３のない２層構造
とすることができるし、金属酸化物層５０１１－５０１３の何れか１層で構成してもよい
。または、酸化物層５０１０を４層以上の金属酸化物層で構成してもよい。
＜＜ＯＳトランジスタの構成例２＞＞
図３８ＢにＯＳトランジスタの構成例を示す。図３８Ｂに示すＯＳトランジスタ５００２
は、ＯＳトランジスタ５００１の変形例である。図３８Ｂの左側にはＯＳトランジスタ５
００２のチャネル長方向の断面図を、右側にはチャネル幅方向の断面図を示す。
ＯＳトランジスタ５００２では、金属酸化物層５０１１、５０１２とでなる積層の上面お
よび側面が、金属酸化物層５０１３と絶縁層５０２７とでなる積層によって覆われている
。そのため、ＯＳトランジスタ５００２においては、絶縁層５０３１、５０３２は必ずし
も設けなくてもよい。
＜＜ＯＳトランジスタの構成例３＞＞
図３９ＡにＯＳトランジスタの構成例を示す。図３９Ａに示すＯＳトランジスタ５００３
は、ＯＳトランジスタ５００１の変形例であり、主に、ゲート電極の構造が異なる。図３
９Ａの左側にはＯＳトランジスタ５００３のチャネル長方向の断面図を、右側にはチャネ
ル幅方向の断面図を示す。
絶縁層５０２８に形成された開口部には、金属酸化物層５０１３、絶縁層５０２７、導電
層５０５０が設けられている。つまり、絶縁層５０２８の開口部を利用して、ゲート電極
が自己整合的に形成されている。よって、ＯＳトランジスタ５００２では、ゲート電極（
５０５０）は、ゲート絶縁層（５０１７）を介してソース電極およびドレイン電極（５０
５１、５０５２）と重なる領域を有していない。そのためゲート－ソース間の寄生容量、
ゲート－ドレイン間の寄生容量が低減でき、周波特性を向上できる。また、絶縁層５０２
８の開口によってゲート電極幅を制御できるため、チャネル長の短いＯＳトランジスタの
作製が容易である。
＜＜ＯＳトランジスタの構成例４＞＞
図３９Ｂに示すＯＳトランジスタ５００４は、ＯＳトランジスタ５００１とはゲート電極
、酸化物層の構造が異なる。
ＯＳトランジスタ５００４のゲート電極（５０５０）は絶縁層５０３３、５０３４に覆わ
れている。
ＯＳトランジスタ５００４は、金属酸化物層５０１１、５０１２とでなる酸化物層５００
９を有する。導電層５０５１、５０５２を設ける代わりに、金属酸化物層５０１１に低抵
抗領域５０１１ａ、５０１１ｂが、金属酸化物層５０１２に低抵抗領域５０１２ａ、５０
１２ｂが設けられている。酸化物層５００９に不純物元素（例えば、水素、窒素）を選択
的に添加することで、低抵抗領域５０１１ａ、５０１１ｂ、５０１２ａ、５０１２ｂを形
成することができる。
金属酸化物層に不純物元素を添加すると、添加した領域に酸素欠損が形成され、不純物元
素が酸素欠損に入り込むことで、キャリア密度が高くなるため、添加領域が低抵抗化され
る。
ＯＳトランジスタのチャネル形成領域は、ＣＡＣ‐ＯＳ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ
ｃｏｍｐｏｓｉｔｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい
。
ＣＡＣ‐ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有
し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ‐ＯＳまたはＣＡＣ－ｍ
ｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリ
アとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子
を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させ
ることで、スイッチングさせる機能（オン／オフさせる機能）をＣＡＣ‐ＯＳに付与する
ことができる。ＣＡＣ‐ＯＳにおいて、それぞれの機能を分離させることで、双方の機能
を最大限に高めることができる。
ＣＡＣ‐ＯＳは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性
の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導
電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性
領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、
周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ‐ＯＳにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上
１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場
合がある。
また、ＣＡＣ‐ＯＳは異なるバンドギャップを有する成分により構成される。例えば、Ｃ
ＡＣ‐ＯＳは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因
するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流
す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギ
ャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップ
を有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、
上記ＣＡＣ‐ＯＳをトランジスタのチャネル形成領域に用いることで、ＯＳトランジスタ
に高い電流駆動力、および高い電界効果移動度を与えることができる。
また、結晶性によって金属酸化物半導体を分類すると、単結晶金属酸化物半導体と、それ
以外の非単結晶金属酸化物半導体とに分けられる。非単結晶金属酸化物半導体としては、
ＣＡＡＣ‐ＯＳ（ｃ‐ａｘｉｓ‐ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ
ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶金属酸化物半導体、ｎｃ‐ＯＳ（ｎａｎｏｃｒ
ｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質金属酸化
物半導体（ａ‐ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ‐ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）などがある。
また、ＯＳトランジスタのチャネル形成領域は、ＣＡＡＣ‐ＯＳ、ｎｃ‐ＯＳなどの結晶
部を有する金属酸化物で構成されることが好ましい。
ＣＡＡＣ‐ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結
し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領
域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の
向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合が
ある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。
なお、ＣＡＡＣ‐ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウン
ダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界
の形成が抑制されていることがわかる。これは、ＣＡＡＣ‐ＯＳが、ａ－ｂ面方向におい
て酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変
化することなどによって、歪みを許容することができるためと考えられる。
ＣＡＡＣ‐ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜
鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層
状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能で
あり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表
すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と
表すこともできる。
ｎｃ‐ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ‐ＯＳは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ‐ＯＳは、分析方法によっては、ａ‐ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。
ａ‐ｌｉｋｅ ＯＳは、ｎｃ‐ＯＳと非晶質金属酸化物半導体との間の構造を有する金属
酸化物半導体である。ａ‐ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。ａ‐ｌｉｋ
ｅ ＯＳは、ｎｃ‐ＯＳおよびＣＡＡＣ‐ＯＳと比べて、結晶性が低い。
本明細書等において、ＣＡＣは金属酸化物半導体の機能または材料を表し、ＣＡＡＣは金
属酸化物半導体の結晶構造を表している。
〔実施の形態７〕
本実施の形態では、表示パネルについて説明する。
＜＜ＥＲパネル＞＞
図４０は、ＥＲパネルの構成例を示す。図４０に示すＥＲパネル５００は、画素アレイ５
１０、ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌ、５１２Ｅ＿Ｒ、５１２Ｅ＿Ｌ、ソー
スドライバＩＣ５１５Ｒ、ソースドライバＩＣ５１５Ｅ、ＦＰＣ５１７を有する。
画素アレイ５１０は、画素アレイ１１１（図２Ａ、図２Ｂ参照）と同様の構成である。画
素アレイ５１０は、複数のサブ画素１１、複数のゲート線ＧＬ１、ＧＬ２、複数のソース
線ＳＬ１、ＳＬ２を有する。サブ画素１１のトランジスタＭ１－Ｍ３はＯＳトランジスタ
で構成されている。
ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌはゲート線ＧＬ１を駆動する。ゲートドライ
バ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌによって、ゲート線ＧＬ１の両端から同じタイミングでゲ
ート信号が入力される。ゲートドライバ５１２Ｅ＿Ｒ、５１２Ｅ＿Ｌはゲート線ＧＬ２を
駆動する。ゲートドライバ５１２Ｅ＿Ｒ、５１２Ｅ＿Ｌによって、ゲート線ＧＬ２の両端
から同じタイミングでゲート信号が入力される。
例えば、ゲートドライバ５１２Ｒ＿Ｒは奇数行のゲート線ＧＬ１を駆動し、ゲートドライ
バ５１２Ｒ＿Ｌは偶数行のゲート線ＧＬ１を駆動してもよい。または、ゲートドライバ５
１２Ｒ＿Ｒ、５１２Ｒ＿Ｌの何れか一方を設ける構成とすることもできる。ゲートドライ
バ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌ、５１２Ｅ＿Ｒ、５１２Ｅ＿ＬをドライバＩＣで構成して
もよい。
ソース線ＳＬ１にはソースドライバＩＣ５１５Ｒによってデータ信号が入力され、ソース
線ＳＬ２にはソースドライバＩＣ５１５Ｅによってデータ信号が入力される。なお、ソー
ス線ＳＬ１、ＳＬ２それぞれにデータ信号をそれぞれ生成できるソースドライバＩＣを用
いてもよい。ソースドライバＩＣ５１５Ｒ、５１５Ｅの数は、画素アレイ５１０の画素数
に応じて決まる。図４０は、ソースドライバＩＣ５１５Ｒ、５１５ＥはＣＯＧ（Ｃｈｉｐ
Ｏｎ Ｇｌａｓｓ）方式で実装されている例であるが、実装方式はこれに限定されない
。実装方式はＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式等でもよい。
図４０の例では、ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌ、５１２Ｅ＿Ｒ、５１２Ｅ
＿ＬはＧＯＡ（Ｇａｔｅ Ｏｎ Ａｒｒａｙ）方式で実装されているが、ゲートドライバ
５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌ、５１２Ｅ＿Ｒ、５１２Ｅ＿Ｌを１または複数のゲートドラ
イバＩＣで構成してもよい。
表示コントローラが生成したタイミング信号、画像データは、ＦＰＣ５１７を経てＥＲパ
ネル５００に入力される。ＦＰＣ５１７によってＥＲパネル５００で使用される電圧が入
力される。
図４１Ａは、サブ画素１１のレイアウト例を示す。図４１Ａには、トランジスタ層に形成
される要素の一部が示される。
実施の形態１（図３Ａ）で述べたように、ＬＣ素子ＲＥ１の光は、トランジスタ層を２回
通過し、ＥＬ素子ＥＥ１の光はトランジスタ層を１回通過する。ＬＣ素子ＲＥ１、ＥＬ素
子ＥＥ１の光の取り出し効率を高めるためには、トランジスタ層に設けられる導電層、半
導体層等は透光性を有する材料で構成する。
図４１Ｂは、サブ画素１１の透過領域と遮光領域とを示す。透過領域とは、環境光、ＬＣ
素子ＲＥ１の光、ＥＬ素子ＥＥ１の光が透過できる領域であり、遮光領域とは、これらの
光が透過できない領域である。図４１Ｂにおいて、ハッチングで示されている領域が遮光
領域５２０であり、それ以外の領域が透過領域５２１である。よって、サブ画素１１の占
有面積に対する透過領域５２１の割合（開口率）が高いほど、ＬＣ素子ＲＥ１、ＥＬ素子
ＥＥ１の光取り出し効率を向上できる。その結果、ＥＲパネル５００の消費電力を低減で
きる、ＥＲパネル５００の表示品位を向上できる等の効果が得られる。
例えば、トランジスタ層に設けられる導電層、半導体層等を透光性を有する材料で構成す
ることで、透過領域５２１を広くすることができる。
透光性を有する導電性材料としては、例えば、酸化インジウム、インジウム錫酸化物、イ
ンジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの金属酸化物などを用
いればよい。特に、エネルギーバンドギャップが２．５ｅＶ以上の導電性材料は、可視光
の透過率が高いため好ましい。
上掲の透光性を有する導電性材料は金属酸化物であるため、銅やアルミニウムなどの遮光
性を有する導電性材料と比較して抵抗率が大きい。信号の減衰、信号の遅延、電力の消費
などを抑えるため、ゲート線ＧＬ１、ＧＬ２、ソース線ＳＬ１、ＳＬ２、配線ＡＮＬ、Ｃ
ＳＬなどのバスラインの配線抵抗は低いことが好ましい。そのため、バスラインは抵抗率
が小さく遮光性を有する導電性材料（例えば、金属、金属窒化物など）で構成することが
好ましい。バスラインのレイアウト、幅および厚さ、サブ画素１１の面積などに応じて、
バスラインの一部または全体は透光性を有する導電性材料で構成することができる。
図４１Ａにおいて、ハッチングが付されている導電層は、抵抗率が小さく遮光性を有する
導電性材料で形成されている。ハッチングが付されていない導電層および半導体層は、透
光性を有する材料（例えば、金属酸化物）で構成されている。透光性を有する材料で、サ
ブ画素１１を構成する導電層および活性層を形成することで、例えば、開口率を６０％以
上１００％以下、さらには８０％以上１００％以下にできる。
ＥＬ素子ＥＥ１とＬＣ素子ＲＥ１とが積層されているので、ＥＬ素子ＥＥ１の発光領域の
面積と、ＬＣ素子ＲＥ１の環境光を反射する反射領域の面積の総和は、サブ画素１１の面
積以上にすることができる。発光領域と反射領域とは表示に寄与している領域である。よ
って、サブ画素１１の開口率を、サブ画素１１の面積に対する発光領域と反射領域との面
積総和の割合であると定義できる。この定義ではサブ画素１１の開口率は１００％よりも
高いことが可能である。
＜断面構成例＞
図４２に、ＥＲパネル５００の断面構成例を示す。ＥＲパネル５００は、基板５３１、５
３２、ＬＣ層５４０、導電層５４４－５４７、絶縁層５４８－５５８、金属酸化物層５６
０、導電層５６１－５６８、５７０－５７６、ＥＬ層５８１等によって構成される。同一
の膜を加工して得られる複数の層に、同じハッチングパターンを付している。各層は単層
でも、複数層の積層であってもよい。
トランジスタＭ１―Ｍ３、ＭＤ１、容量素子Ｃ１などが設けられるトランジスタ層は、接
着層５３３、５３４を介して基板５３１、５３２にそれぞれ固定されている。接着層５３
３によって、基板５３１と基板５３２間にＬＣ層５４０が封止される。接着層５３３、５
３４としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、
嫌気型接着剤などの各種硬化型接着剤を用いることができる。
基板５３１には、配向膜５４１ｂ、カラーフィルタ層５４２、遮光層５４３、導電層５４
４、絶縁層５４８、５４９、が設けられている。
カラーフィルタ層５４２に用いることのできる材料には、金属材料、樹脂材料、顔料また
は染料を含む樹脂材料などがある。遮光層５４３に用いることのできる材料には、カーボ
ンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合
酸化物などがある。
絶縁層５４８は平坦化層の機能を有している。絶縁層５４８により、導電層５４４の表面
を概略平坦にできるため、ＬＣ層５４０の厚さを均一にできる。絶縁層５４９は、ＬＣ素
子ＲＥ１のセルギャップを保持するためのスペーサとして機能する。絶縁層５４９による
ＬＣ層５４０の配向の乱れが表示に影響を与える場合は、サブ画素１１の遮光領域５２０
に絶縁層５４９は設けられることが好ましい。
基板５３１の光取り出し面には、偏光フィルムなどの光学フィルム５８２を配置すること
ができる。光学フィルム５８２は適宜設けられる。基板５３１に、ゴミの付着を抑制する
帯電防止膜、汚れを付着しにくくする撥水性の膜、又は使用に伴う傷の発生を抑制するハ
ードコート膜などの機能性部材を設けてもよい。
トランジスタＭ１－Ｍ３、ＭＤ１、容量素子Ｃ１は絶縁層５５０上に設けられている。絶
縁層５５０のＬＣ層５４０側には、導電層５４５、配向膜５４１ａが設けられている。な
お、トランジスタＭＤ１は、ゲートドライバ５１２Ｒ＿Ｌに設けられるトランジスタであ
る。他のゲートドライバにも同様の構造のトランジスタが設けられる。
トランジスタＭ１－Ｍ３、ＭＤ１、容量素子Ｃ１は絶縁層５５３、５５４に覆われている
。絶縁層５５４は平坦化層の機能を有する。絶縁層５５３はバリア層の機能を有する。ト
ランジスタＭ１等を覆う絶縁層の少なくとも一層に、水や水素などの不純物が拡散しにく
い材料を用いることが好ましい。
ＥＲパネル５００の絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、
エポキシなどの樹脂材料、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シ
リコン、酸化アルミニウムなどの無機絶縁材料などがある。絶縁層の機能等に応じた絶縁
材料が選択される。
トランジスタＭ３は、金属酸化物層５６０、ゲート電極として機能する導電層５６１、５
６３、ゲート絶縁層として機能する絶縁層５５１、５５７、ソース電極またはドレイン電
極として機能する導電層５６６、５６７、を有する。金属酸化物層５６０はトランジスタ
Ｍ１の活性層を構成し、チャネル形成領域、ソース領域またはドレイン領域として機能す
る低抵抗領域を有する。
不純物を金属酸化物層５６０に選択的に添加することで、低抵抗化領域は形成される。不
純物としては、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリ
ウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、
亜鉛、及び炭素などがある。不純物の添加方法には、プラズマ処理法、イオン注入法、イ
オンドーピング法、プラズマイマージョンイオンインプランテーション法などがある。導
電層５６３をマスクに用いて金属酸化物層５６０に不純物を添加することで、低抵抗領域
をセルフアラインで形成できる。
金属酸化物層５６０に不純物が添加されると、金属酸化物層５６０中の金属元素と酸素と
の結合が切断され、酸素欠損が形成される。金属酸化物層５６０の酸素欠損が形成された
領域に水素が入ると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される
ため、当該領域の導電率を大きくすることができる。
トランジスタＭ１、Ｍ２はトランジスタＭ３と同様の構造であるが、絶縁層５５１（ゲー
ト絶縁層）、導電層５６３（ゲート電極）を有さない。絶縁層５５１、５５８、導電層５
６２、５６５によって、容量素子Ｃ１が構成される。絶縁層５５７、５５８は同じ絶縁膜
を加工して得られた層である。
トランジスタＭＤ１は金属酸化物層５６０、ゲート電極として機能する導電層５６３、５
７４、ゲート絶縁層として機能する絶縁層５５１、５５７、ソース電極またはドレイン電
極として機能する導電層５７１、５７２を有する。他のゲートドライバにもトランジスタ
ＭＤ１と同様の構造のトランジスタが設けられる。トランジスタＭＤ１は、ゲートドライ
バ５１２Ｒ＿Ｌに設けられるトランジスタであるので、トランジスタＭ１－Ｍ３よりも高
速で駆動される。そのため、導電層５７１、５７２、５７４は、抵抗率が小さく遮光性を
有する導電性材料（金属材料）で形成されている。トランジスタＭＤ１のゲート電極とし
て、導電層５６３に代えて、抵抗率が小さく遮光性を有する導電層を設けてもよい。
ＥＬ素子ＥＥ１は、導電層５６８、５７０、ＥＬ層５８１で構成される。導電層５７１は
透過型の画素電極として機能し、トランジスタＭ３の導電層５６７に電気的に接続されて
いる。導電層５７３は反射型のコモン電極として機能する。ここでは、ＥＬ層５８１が発
する光５２６は白色光である。光５２６はカラーフィルタ層５４２を通過することで、サ
ブ画素１１の表示色の光に変換される。
ＬＣ素子ＲＥ１は、導電層５４４、５４５、５７０、ＬＣ層５４０で構成される。導電層
５４４は透過型のコモン電極として機能し、導電層５４５は透過型の画素電極として機能
する。ＬＣ層５４０を通過した光５２５は、導電層５７０（ＥＬ素子ＥＥ１のコモン電極
）によって反射されることで、外部に取り出される。
端子部５９０には、ＦＰＣ５１７、ソースドライバＩＣ５１５Ｒ、５１５Ｅが電気的に接
続される。図４２には、端子部５９０にＦＰＣ５１７が電気的に接続されている例を示す
。
端子部５９０に、外部接続用の端子が設けられる。導電層５４６、５７５によって端子が
形成されている。導電層５７５はトランジスタ層に形成される引き回し配線が電気的に接
続されている。引き回し配線は導電層５７３で形成されている。導電層５７０－５７３は
、同じ導電膜を加工して得られた層である。導電層５４６は、異方性導電層５９４を介し
てＦＰＣ５１７と電気的に接続されている。異方性導電層５９４に代えて、異方性導電ペ
ーストでＦＰＣ５１７と端子間を導通してもよい。
接続部５９１は、トランジスタＭ１とＬＣ素子ＲＥ１の画素電極（導電層５４５）との接
続部である。接続部５９１には導電層５７４が設けられている。導電層５７４により導電
層５４５とトランジスタＭ１の導電層５６７とが電気的に接続される。
接続部５９２は、コモン電極（導電層５４４）と、トランジスタ層に設けられる引き回し
配線との接続部である。接続部５９２はコモンコンタクトとも呼ばれる。接着層５３３の
領域内に接続部５９２を設けることで、ＥＲパネル５００の狭額縁化ができる。接続部５
９２には、端子として機能する導電層５４７が設けられている。導電層５４５－５４７は
同じ導電膜を加工して得られた層である。導電性スペーサ５９５および導電層５４７を介
して、導電層５４４は引き回し配線に電気的に接続されている。
＜＜ＥＬパネル＞＞
図４３、図４４Ａ、図４４Ｂを参照して、ＥＬパネルの構成例について説明する。
図４３に示すＥＬパネル４２０１において、基板４００１は素子基板のベース基板であり
、基板４００６は対向基板のベース基板である。
基板４００１には、画素アレイ４１２０、ゲートドライバ回路４１２５、端子部４１２６
が設けられている。図４３には、画素アレイ４１２０に含まれるトランジスタ４０１０、
容量素子４０２０およびＥＬ素子４５１３、並びにゲートドライバ回路４１２５に含まれ
るトランジスタ４０１１を例示している。基板４００１には絶縁層４１０２、４１０３、
４１１０、４１１１、４１１２が設けられている。
トランジスタ４０１０、４０１１は絶縁層４１０２上に設けられている。トランジスタ４
０１０、４０１１は、それぞれ、導電層４１５０、４１５１、半導体層４１５２、導電層
４１５６、４１５７を有する。導電層４１５０、４１５１はソース電極およびドレイン電
極を構成する。導電層４１５６はバックゲート電極を構成し、導電層４１５７はゲート電
極を構成する。
容量素子４０２０は、導電層４１５１と導電層４０２１が絶縁層４１０３を介して重なる
領域を有する。
端子部４１２６には、導電層４０１４、４０１５が設けられている。導電層４０１５はＦ
ＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。
導電層４０１５は、導電層４０１４に電気的に接続されている。導電層４０１４は端子を
構成し、導電層４０１５は引き回し配線を構成する。
半導体層４１５２はチャネル形成領域を有する。半導体層４１５２は、金属酸化物層また
はシリコン層などである。
例えば、半導体層４１５２を金属酸化物層とする場合、インジウム（Ｉｎ）および亜鉛（
Ｚｎ）の少なくとも一方を含む金属酸化物層であることが好ましい。このような金属酸化
物としては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（元素
Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ。）が代表的である
。
トランジスタ４０１０、４０１１がＯＳトランジスタである場合、半導体層４１５２は、
例えば、１層乃至３層の金属酸化物層で構成される。
導電層４０３０は絶縁層４１１２の上に設けられている。導電層４０３０、絶縁層４１１
２上に隔壁４５１０が設けられている。隔壁４５１０上に発光層４５１１、導電層４０３
１の積層が設けられている。隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて
形成する。特に感光性の樹脂材料を用い、導電層４０３０上に開口部を形成し、その開口
部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい
。
ＥＬ素子４５１３は、導電層４０３０、発光層４５１１、導電層４０３１の積層で構成さ
れる。導電層４０３０は画素電極であり、導電層４０３１はコモン電極である。発光層４
５１１は、単層でもよいし、複数層の積層でもよい。
ＥＬ素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、導電層４０３
１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン層、
窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム
層、窒化酸化アルミニウム層、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）層な
どを形成することができる。
シール材４００５によって基板４００６は基板４００１に固定されている。シール材４０
０５によって密封されている基板４００１と基板４００６との間の空間は、充填材４５１
４で満たされている。充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に
、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド
）、アクリル、ポリイミド、エポキシ、シリコーン、ＰＶＢ（ポリビニルブチラル）また
はＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１
４に乾燥剤が含まれていてもよい。シール材４００５には、ガラスフリットなどのガラス
材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の
樹脂などの樹脂材料を用いることができる。シール材４００５に乾燥剤が含まれていても
よい。
カラーフィルタ層、ブラックマトリクス層、偏光板、円偏光板（楕円偏光板を含む）、位
相差板（λ／４板、λ／２板）などは、適宜設ければよい。これらは、ＥＬパネル４２０
１がトップエミッション型表示パネルであれば基板４００６に設ければよく、ボトムエミ
ッション型表示パネルであれば基板４００１に設ければよい。
図４４Ａ、図４４ＢにＥＬパネルの他の構成例を示す。図４４Ａに示すＥＬパネル４２０
２、図４４Ｂに示すＥＬパネル４２０３は、それぞれ、トランジスタの構造がＥＬパネル
４２０１と異なる。ＥＬパネル４２０２のトランジスタ４０１０、４０１１はトップゲー
ト型トランジスタである。ＥＬパネル４２０３のトランジスタ４０１０、４０１１は、バ
ックゲート電極を有するトップゲート型トランジスタである。
Ｍ１、Ｍ２、Ｍ３：トランジスタ、 Ｃ１、Ｃ２：容量素子、 ＧＬ１、ＧＬ２：ゲート
線、 ＳＬ１、ＳＬ２：ソース線、
１０、１５：画素、 １１、１１Ｒ、 １１Ｇ、 １１Ｂ、 １２、 １２Ｒ、 １２Ｇ
、 １２Ｂ、 １２Ｗ１、 １２Ｗ２、 １２Ｗ３：サブ画素、 １３、 １３Ｒ、 １
３Ｇ：素、 １３Ｂ：サブ画素、
８０：背景、 ８１：テキスト、 ８３、８４：ハイライト、 ８５：カラー写真、
１００、 １０１、 １０２、 １０３：ＥＲ表示システム、 １０５：表示システム、
１１０、１１４、１１５：ＥＲパネル、 １１７：ＥＬパネル、
１１１、１１１Ｅ、１１１Ｒ、１１６、１１６Ｅ、１１６Ｒ、１１８：画素アレイ、
１２０、１２５：周辺回路、 １２１Ｅ、１２１Ｒ：ゲートドライバ、 １２３Ｅ、１２
３Ｒ：ソースドライバ、
１３０：タッチセンサ、 １３３：光学式タッチセンサ、 １３３ｉｒ：赤外線、 １３
５：電磁誘導方式タッチセンサ、 １３５ａ：センサコイル、 １３５ｍ：磁束、 １３
７：指、 １３８：電子ペン、
１４０、１４１、１４２、１４３、１４５：表示コントローラ、
１５０、１５１、１５２、１５３：画像処理部、
１５５：タイミングコントローラ、
１５６Ｅ、１５６Ｒ、１９１：メモリ装置、
１５９：タッチセンサコントローラ、
１６１：属性付与回路、
１６２、１６５、１６７、１７２：フィルタ回路、
１６３、１６４、１６８、１７３：データ処理回路、
１８０、１８１、１８２Ｅ、１８２Ｒ、１８３Ｅ、１８３Ｒ、１８４：画像、
１９０：アプリケーションプロセッサ、 １９３：センサ部、
３０１、３０２、３０３：光、
３１１、３１２：基板、 ３１３：ＬＣ層、 ３１４：ＥＬ素子層、 ３１５：トランジ
スタ層、 ３１７：光学フィルム、 ３１８：カラーフィルタ層、 ３２０、３３０：画
素電極、 ３２１、３３１：コモン電極、 ３３２ａ：開口、 ３４１：センサアレイ、
３４２：タッチセンサドライバ

Claims (4)

  1. 複数の画素を有する表示パネルと、前記表示パネルに接続された表示コントローラと、を有する表示装置であって、
    前記複数の画素の一は、第１の表示素子を有する第１のサブ画素と、第２の表示素子を有する第２のサブ画素と、を有し、
    前記表示コントローラは、外部から送信される画像データがカラーデータであるか否かを判定する機能と、前記画像データがカラーデータである場合に前記第１のサブ画素で表示するための第１のデータとして黒表示データを作成し、且つ前記第２のサブ画素で表示するための第２のデータとして前記画像データと同じデータを作成する機能と、を有する、表示装置。
  2. 複数の画素を有する表示パネルと、前記表示パネルに接続された表示コントローラと、を有する表示装置であって、
    前記複数の画素の一は、第１の表示素子を有する第１のサブ画素と、第２の表示素子を有する第２のサブ画素と、を有し、
    前記表示コントローラは、外部から送信される画像データがカラーデータであるか否かを判定する機能と、前記画像データがカラーデータである場合に前記第１のサブ画素で表示するためのデータとして黒表示データを作成し、且つ前記第２のサブ画素で表示するためのデータとして前記画像データと同じデータを作成する機能と、前記画像データがカラーデータでない場合に、前記第１のサブ画素で表示するためのデータとして前記画像データをグレースケールデータに変換したデータを作成し、且つ前記第２のサブ画素で表示するためのデータとして黒表示データを作成する機能を有する、表示コントローラ。
  3. 複数の画素を有する表示パネルと、前記表示パネルに接続された表示コントローラと、を有する表示装置であって、
    前記複数の画素の一は、第１の表示素子を有する第１のサブ画素と、第２の表示素子を有する第２のサブ画素と、を有し、
    前記表示コントローラは、外部から送信される画像データがカラーデータであるか否かを判定する機能と、前記画像データがカラーデータである場合に、前記第１のサブ画素で表示するためのデータとして黒表示データを作成し、且つ前記第２のサブ画素で表示するためのデータとして前記画像データと同じデータを作成する機能と、前記画像データがカラーデータでない場合に、前記第１のサブ画素で表示するためのデータとして前記画像データと同じデータを作成し、且つ前記第２のサブ画素で表示するためのデータとして黒表示データを作成する機能を有する、表示装置。
  4. 請求項１乃至３のいずれか一において、
    前記第１の表示素子として、反射型表示素子を有し、
    前記第２の表示素子として、発光型表示素子を有する、表示装置。
JP2022116206A 2017-02-10 2022-07-21 表示装置 Active JP7528155B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017022685 2017-02-10
JP2017022685 2017-02-10
JP2017074759 2017-04-04
JP2017074759 2017-04-04
JP2018021284A JP2018159912A (ja) 2017-02-10 2018-02-08 表示コントローラ、表示システム、および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018021284A Division JP2018159912A (ja) 2017-02-10 2018-02-08 表示コントローラ、表示システム、および電子機器

Publications (2)

Publication Number Publication Date
JP2022165988A true JP2022165988A (ja) 2022-11-01
JP7528155B2 JP7528155B2 (ja) 2024-08-05

Family

ID=63104755

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018021284A Withdrawn JP2018159912A (ja) 2017-02-10 2018-02-08 表示コントローラ、表示システム、および電子機器
JP2022116206A Active JP7528155B2 (ja) 2017-02-10 2022-07-21 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018021284A Withdrawn JP2018159912A (ja) 2017-02-10 2018-02-08 表示コントローラ、表示システム、および電子機器

Country Status (3)

Country Link
US (2) US10490130B2 (ja)
JP (2) JP2018159912A (ja)
KR (1) KR102471880B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6978845B2 (ja) * 2017-03-23 2021-12-08 パナソニック液晶ディスプレイ株式会社 液晶表示装置
WO2020073231A1 (zh) * 2018-10-10 2020-04-16 深圳市柔宇科技有限公司 一种goa电路及显示装置
US10624190B1 (en) * 2019-01-21 2020-04-14 Mikro Mesa Technology Co., Ltd. Micro light-emitting diode driving circuit and method for driving the same
CN110149442B (zh) * 2019-04-10 2021-05-18 华为技术有限公司 一种熄屏显示的控制方法及终端设备
JP2020187179A (ja) * 2019-05-10 2020-11-19 株式会社ジャパンディスプレイ 表示装置
CN111028793B (zh) * 2020-01-06 2021-10-15 昆山龙腾光电股份有限公司 电子设备及背光亮度调节方法
CN113473669B (zh) * 2020-03-30 2022-05-13 深圳市明微电子股份有限公司 一种双线协议读写控制芯片、系统以及方法
WO2021220141A1 (ja) 2020-05-01 2021-11-04 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
CN115461804A (zh) * 2020-05-14 2022-12-09 株式会社半导体能源研究所 显示装置、显示模块及电子设备
KR20220006164A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323867A (ja) * 2001-01-22 2002-11-08 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器、及び電子機器の駆動方法
JP2003322850A (ja) * 2002-04-30 2003-11-14 Nec Corp 表示装置及びその駆動方法
JP2006243329A (ja) * 2005-03-03 2006-09-14 Nikon Corp 表示装置
JP2009510527A (ja) * 2005-09-30 2009-03-12 インテル コーポレイション ハイブリッド画像化技術を用いたフラットパネルディスプレイ
JP2013015779A (ja) * 2011-07-06 2013-01-24 Sony Corp 表示制御装置、表示制御方法及びコンピュータプログラム
JP2013114277A (ja) * 2011-11-24 2013-06-10 Toshiba Corp 電子機器、電子機器の制御方法、電子機器の制御プログラム
JP2015158640A (ja) * 2014-02-25 2015-09-03 キヤノン株式会社 表示装置及びその制御方法
JP2016053621A (ja) * 2014-09-03 2016-04-14 カシオ計算機株式会社 表示装置及びその制御方法、制御プログラム、並びに、電子機器

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487782B2 (ja) 1999-03-17 2004-01-19 株式会社日立製作所 液晶表示装置
JP3767264B2 (ja) 1999-08-25 2006-04-19 セイコーエプソン株式会社 液晶表示装置および電子機器
TWI252592B (en) 2000-01-17 2006-04-01 Semiconductor Energy Lab EL display device
WO2001091098A1 (fr) 2000-05-24 2001-11-29 Hitachi, Ltd. Terminal portable et afficheur commutable entre couleur et noir-et-blanc
JP2002196688A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
JP2002196702A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
US6912021B2 (en) 2001-01-22 2005-06-28 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus
JP4202030B2 (ja) 2001-02-20 2008-12-24 シャープ株式会社 表示装置
JP4043864B2 (ja) 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
US7248235B2 (en) 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP3933915B2 (ja) 2001-11-09 2007-06-20 セイコーインスツル株式会社 反射層付き照明装置及び液晶表示装置
KR100453038B1 (ko) * 2001-12-24 2004-10-15 삼성전자주식회사 컬러 영상의 채도 조절 장치 및 방법
JP2003228304A (ja) 2002-01-31 2003-08-15 Toyota Industries Corp 表示装置
TW544944B (en) 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
US20060072047A1 (en) 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
JP3852931B2 (ja) 2003-03-26 2006-12-06 株式会社東芝 発光表示装置
US6885380B1 (en) * 2003-11-07 2005-04-26 Eastman Kodak Company Method for transforming three colors input signals to four or more output signals for a color display
JP2007232882A (ja) 2006-02-28 2007-09-13 Casio Comput Co Ltd 表示装置及び電子機器
US8159449B2 (en) 2006-04-14 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Display device having light-emitting element and liquid crystal element and method for driving the same
US8223113B2 (en) * 2007-12-26 2012-07-17 Sharp Laboratories Of America, Inc. Methods and systems for display source light management with variable delay
KR20100031001A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 표시 장치
TWI393950B (zh) 2009-01-08 2013-04-21 Au Optronics Corp 半穿反型顯示面板
US8648772B2 (en) * 2009-08-20 2014-02-11 Amazon Technologies, Inc. Amalgamated display comprising dissimilar display devices
KR101962603B1 (ko) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
CN112447130A (zh) 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR101749944B1 (ko) * 2009-12-28 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101770550B1 (ko) 2010-03-12 2017-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
JP5940252B2 (ja) 2010-04-16 2016-06-29 株式会社半導体エネルギー研究所 表示装置
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
US8547503B2 (en) 2010-05-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel electrode layer positioned between first and second common electrode layers
KR101880183B1 (ko) 2011-02-11 2018-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 표시 장치
US9036099B2 (en) 2011-02-14 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
TWI538473B (zh) * 2011-03-15 2016-06-11 杜比實驗室特許公司 影像資料轉換的方法與設備
JP5839474B2 (ja) * 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
JP5731892B2 (ja) * 2011-04-28 2015-06-10 株式会社ジャパンディスプレイ 表示装置
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013221965A (ja) 2012-04-13 2013-10-28 Seiko Epson Corp 電気光学装置
JP2015187620A (ja) 2012-08-10 2015-10-29 シャープ株式会社 表示装置
WO2014084153A1 (en) 2012-11-28 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
US20150364115A1 (en) * 2014-06-12 2015-12-17 Pixtronix, Inc. Apparatus and method for adaptive light modulator transition delay compensation
CN104267520B (zh) * 2014-08-06 2017-08-08 合肥鑫晟光电科技有限公司 一种显示装置
US9710013B2 (en) 2014-08-08 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
US20160042696A1 (en) 2014-08-08 2016-02-11 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
JP2016038581A (ja) 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、表示装置および表示装置の駆動方法
US9583035B2 (en) * 2014-10-22 2017-02-28 Snaptrack, Inc. Display incorporating lossy dynamic saturation compensating gamut mapping
KR102365543B1 (ko) 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 단말
JP2018021963A (ja) * 2016-08-01 2018-02-08 株式会社ジャパンディスプレイ 表示装置及び表示方法
KR102637702B1 (ko) * 2016-08-30 2024-02-15 엘지디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 로컬 디밍 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323867A (ja) * 2001-01-22 2002-11-08 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器、及び電子機器の駆動方法
JP2003322850A (ja) * 2002-04-30 2003-11-14 Nec Corp 表示装置及びその駆動方法
JP2006243329A (ja) * 2005-03-03 2006-09-14 Nikon Corp 表示装置
JP2009510527A (ja) * 2005-09-30 2009-03-12 インテル コーポレイション ハイブリッド画像化技術を用いたフラットパネルディスプレイ
JP2013015779A (ja) * 2011-07-06 2013-01-24 Sony Corp 表示制御装置、表示制御方法及びコンピュータプログラム
JP2013114277A (ja) * 2011-11-24 2013-06-10 Toshiba Corp 電子機器、電子機器の制御方法、電子機器の制御プログラム
JP2015158640A (ja) * 2014-02-25 2015-09-03 キヤノン株式会社 表示装置及びその制御方法
JP2016053621A (ja) * 2014-09-03 2016-04-14 カシオ計算機株式会社 表示装置及びその制御方法、制御プログラム、並びに、電子機器

Also Published As

Publication number Publication date
JP7528155B2 (ja) 2024-08-05
KR102471880B1 (ko) 2022-11-30
US10490130B2 (en) 2019-11-26
US11217173B2 (en) 2022-01-04
US20200090593A1 (en) 2020-03-19
JP2018159912A (ja) 2018-10-11
US20180233089A1 (en) 2018-08-16
KR20180092840A (ko) 2018-08-20

Similar Documents

Publication Publication Date Title
JP7528155B2 (ja) 表示装置
TWI753908B (zh) 半導體裝置、顯示裝置及電子裝置
TWI722236B (zh) 接收差動信號的接收器、包括接收器的ｉｃ以及顯示裝置
JP7430763B2 (ja) 半導体装置
TWI723984B (zh) 觸控面板
US9978329B2 (en) Pulse generation circuit and semiconductor device
JP2022142796A (ja) 表示装置
JP2022169523A (ja) 半導体装置
JP2017227896A (ja) 表示装置、表示モジュール、及び電子機器
JPWO2019025917A1 (ja) 半導体装置、及び表示装置
US10686080B2 (en) Semiconductor device, display system, and electronic device
JP7010628B2 (ja) 表示装置および電子機器
US10120470B2 (en) Semiconductor device, display device and electronic device
JP7055799B2 (ja) 表示システム
JP7044495B2 (ja) 半導体装置
JP2018146730A (ja) 表示装置、および表示装置の動作方法
JP2018032030A (ja) 半導体装置、表示装置、および電子機器
JP2018040865A (ja) 表示装置およびその動作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240724

R150 Certificate of patent or registration of utility model

Ref document number: 7528155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150