JP2022163167A - 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム - Google Patents
荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム Download PDFInfo
- Publication number
- JP2022163167A JP2022163167A JP2022128576A JP2022128576A JP2022163167A JP 2022163167 A JP2022163167 A JP 2022163167A JP 2022128576 A JP2022128576 A JP 2022128576A JP 2022128576 A JP2022128576 A JP 2022128576A JP 2022163167 A JP2022163167 A JP 2022163167A
- Authority
- JP
- Japan
- Prior art keywords
- data
- common
- pattern
- chip
- chip design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 146
- 238000001459 lithography Methods 0.000 title claims abstract description 128
- 239000002245 particle Substances 0.000 title abstract description 35
- 238000013461 design Methods 0.000 claims abstract description 258
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims description 139
- 238000012545 processing Methods 0.000 claims description 59
- 230000008569 process Effects 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 claims description 35
- 238000010894 electron beam technology Methods 0.000 claims description 19
- 238000003860 storage Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 11
- 238000013479 data entry Methods 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims 1
- 230000003068 static effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 100
- 238000000206 photolithography Methods 0.000 description 15
- 239000004020 conductor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000004891 communication Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 238000012937 correction Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 229910001149 41xx steel Inorganic materials 0.000 description 1
- VZPPHXVFMVZRTE-UHFFFAOYSA-N [Kr]F Chemical compound [Kr]F VZPPHXVFMVZRTE-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002039 particle-beam lithography Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
- H01J37/3026—Patterning strategy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
- H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31762—Computer and memory organisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31764—Dividing into sub-patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Architecture (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Apparatus For Radiation Diagnosis (AREA)
Abstract
Description
方法に関する。より詳細には、本発明は荷電粒子マルチビームレットリソグラフィー機械を使用する一意的チップの製作に関する。結果的に、本発明は等しく、いわゆる「製造工場」、つまりこの新規の方法を適用する製造施設にだけではなく、この新しい製造の方法を使用し、生産される一意的チップにも関し、改善された製造の方法を実行するために適応されたマスクレスリソグラフィー露光システムに関する。本発明はさらに、半導体チップ等の一意的電子デバイスを製作するためのパターンデータを生成するためのコンピュータによって実装される方法に関する。また本発明は、半導体チップ等の一意的電子デバイスを製作するための非共通チップ設計データを生成するためのコンピュータによって実装される方法にも関する。本発明はさらに、コンピュータによって実装される方法に関係するデータ処理システム、コンピュータプログラム製品、及びコンピュータ可読記憶媒体に関する。
加の効果は、共通チップ設計部分が複数のチップの作成で再利用できる点で、必要とされる処理電力及びメモリが低いままとなり得ることであり、一意的チップを作成する既知の簡単な方法を活用することは、マスクレスの、概して荷電粒子をベースにしたリソグラフィーを使用し、一意的チップを生産する既知の方法を活用し、製造される一意的チップ設計ごとに容量及び処理時間を必要とするだろう。
Claims (32)
- マスクレスパターンライター(1)を備えるマスクレスリソグラフィー露光システム(301A-301D)を使用し、電子デバイスを作成する方法であって、
前記方法は、前記マスクレスパターンライターにパターンデータをストリーム配信する前に、共通チップ設計データを備える前記パターンデータの中に一意的チップ設計データ又は一意的チップ設計データに関係する情報を導入することを含む
方法。 - 前記マスクレスリソグラフィー露光システムはデータ処理システムをさらに備え、
前記パターンライターは前記データ処理システムによって制御され、
前記データ処理システムは、前記電子デバイスが達成されるターゲットに転写されるパターンに関係するソフトウェアデータによって供給されるように適応され、
前記データ処理システムによる前記パターンライターへの前記パターン化データの提供が、前記露光システムに供給される前記パターンデータに基づいて実現され、
前記方法が、
前記データ処理システムの第1のデータエントリ時に、特にターゲットごとにパターンデータを処理することに関係するデータ処理システムのインスタンスで電子デバイスが前記ターゲットで達成されるために前記パターンデータの共通部分を供給することと、
特に前記ターゲットの部分ごとにパターンデータを処理できる、前記第1のデータエントリに対して前記データ処理システムの前記データ流れの下流の前記データ処理システムのインスタンスで前記データ処理システムの第2のデータエントリで一意的パターンデータ又は情報を供給することと
を含む、請求項1に記載の方法。 - ウェハ(24)を処理する方法であって、前記ウェハの製造時、前記ウェハの第1の部分が前記ウェハ(24)上に作成される他のチップに同一であるチップ(100)の同一部分(101)を作成するために露光され、前記ウェハの第2の部分が前記ウェハ(24)上に作成される他のチップとは異なる前記チップ(100)の一意的部分(102)を作成するために露光される、方法。
- 前記ウェハの前記第2の部分が、他のチップと再利用可能である共通チップ設計部分、及び前記チップ(100)に対して一意的である一意的チップ設計部分を備えるパターンデータを使用し、制御されるビームレットを使用し、露光される、請求項3に記載の方法。
- 前記ウェハの前記第1の部分及び前記第2の部分が、電子ビーム露光を使用し、露光される、請求項3に記載の方法。
- マスクレスパターンライター(1)を備えるマスクレスリソグラフィー露光システムであって、
前記マスクレスリソグラフィー露光システムは、パターンデータに従ってターゲットの表面にパターンを露光するように構成され、
前記パターンデータは共通チップ設計データを備え、前記共通チップ設計データは複数のチップに適用可能なチップレイアウト設計を記述し、
前記マスクレスリソグラフィー露光システムは、前記マスクレスパターンライターにパターンデータをストリーム配信する前に、前記パターンデータの中に一意的チップ設計データを挿入するように構成される
マスクレスリソグラフィー露光システム。 - 前記共通チップ設計データを備える前記パターンデータを生成するために使用されるベクトルベースの入力設計ファイルを事前に処理するように構成されたパターンデータ処理システム(318)、及び前記共通チップ設計データを備える前記パターンデータを受信し、前記パターンデータの中に前記一意的チップ設計データを挿入するように構成されるパターンストリーマ(319)を備える、請求項6に記載のマスクレスリソグラフィー露光システム。
- リソグラフィーサブシステム(316)に前記共通チップ設計データを備える前記パターンデータをストリーム配信するように構成されたパターンストリーマ(319)を備え、前記リソグラフィーサブシステム(316)が前記パターンデータの中に前記一意的チップ設計データを挿入するように構成される、請求項6に記載のマスクレスリソグラフィー露光システム。
- 秘密データ(440)に基づいて、前記一意的チップ設計データ(430)を生成するための一意的データジェネレータ(330)をさらに備える、請求項6乃至8のいずれか一項に記載のマスクレスリソグラフィー露光システム。
- 前記一意的データジェネレータ(330)が暗号化されたフォーマットで外部プロバイダ(340)から前記秘密データ(440)を受信するように構成される、請求項9に記載のマスクレスリソグラフィー露光システム。
- 前記共通チップ設計データが複数のチップに適用可能なチップレイアウト設計の少なくとも一部分を記述し、前記共通チップ設計データが、前記チップレイアウトの少なくとも1つの層について、複数の電気回路要素及び電気回路要素間の複数の接続の内の少なくとも1つを記述する設計データを含む、請求項6乃至10のいずれか一項に記載のマスクレスリソグラフィー露光システム。
- 前記一意的チップ設計データが前記複数のチップの内の単一のチップに適用可能なチップレイアウト設計の少なくとも一部分を記述し、前記一意的チップ設計データが、前記チップレイアウトの少なくとも1つの層について、複数の電気回路要素及び電気回路要素間の複数の接続の内の少なくとも1つを記述する設計データを含む、請求項11に記載のマスクレスリソグラフィー露光システム。
- 前記一意的チップ設計データが、前記チップレイアウトの唯一の層について、複数の電気回路要素及び電気回路要素間の複数の接続の内の少なくとも1つを記述する設計データを含む、請求項12に記載のマスクレスリソグラフィー露光システム。
- 前記一意的チップ設計データが、前記チップレイアウトの2つ以上の層の間の接続を介して記述する設計データを含む、請求項12乃至13のいずれか一項に記載のマスクレスリソグラフィー露光システム。
- 前記一意的チップ設計データが、前記チップレイアウトの電気回路要素のアクティブ領域を記述する設計データを含む、請求項12乃至14のいずれか一項に記載のマスクレスリソグラフィー露光システム。
- ウェハを処理する方法を実行するように構成されたリソグラフィーシステムであって、前記ウェハの製造時、前記ウェハの第1の部分が、前記ウェハ上に作成される他のチップに同一であるチップの同一部分を作成するために露光され、前記ウェハの第2の部分が前記ウェハ上に作成される他のチップとは異なる前記チップの一意的部分を作成するために露光される、リソグラフィーシステム。
- マスクレスパターンライターを備えるマスクレスリソグラフィー露光システムを使用し、作成される電子デバイス(100)であって、
前記マスクレスリソグラフィー露光システムがパターンデータに従ってターゲットの表面にパターンを露光するように構成され、
前記パターンデータが共通チップ設計データを備え、前記共通チップ設計データが複数のチップに適用可能なチップレイアウト設計を記述し、
前記マスクレスリソグラフィー露光システムが、前記マスクレスパターンライターにパターンデータをストリーム配信する前に、前記パターンデータの中に一意的チップ設計データを挿入するように構成される
電子デバイス。 - 前記電子デバイスが、任意の他の作成された半導体チップとは異なる真に一意的半導体チップである、請求項17に従って作成される電子デバイス。
- 半導体チップの集合の要素である電子デバイス(100)であって、
前記集合の前記半導体チップのすべてに対して同じである共通設計レイアウト部分と、
前記集合の前記半導体チップの部分集合だけに同じであり、前記集合の前記半導体チップの他の半導体チップに対して異なる非共通設計レイアウト部分と
を備え、
前記非共通設計レイアウト部分が、前記非共通設計レイアウト部分の作成中にマスクレスリソグラフィー露光システムに提供される秘密データに基づいて前記マスクレスリソグラフィー露光システムを使用し、作成される
電子デバイス。 - 半導体チップの集合の要素である電子デバイス(100)であって、前記半導体チップが、
前記集合の前記半導体チップのすべてに対して同じである共通設計レイアウト部分と、
前記集合の前記半導体チップの部分集合に対してだけ同じである非共通設計レイアウト部分と
を備える前記半導体チップの3つ以上の層に形成される共通設計レイアウト部分及び非共通設計レイアウト部分を備え、
前記非共通設計レイアウト部分が、前記第1の層の上方に前記層の第2の層を有し、前記第1の層の下方に前記層の第3の層を有する前記層の内の少なくとも第1の層に形成される
電子デバイス。 - 半導体チップの集合の要素である電子デバイス(100)であって、前記半導体チップが、
前記集合の前記半導体チップのすべてに対して同じである共通設計レイアウト部分と、
前記集合の前記半導体チップの部分集合に対してだけ同じである非共通設計レイアウト部分と
を備える前記半導体チップの複数の層に形成される共通設計レイアウト部分及び非共通設計レイアウト部分を備え、
前記非共通設計レイアウト部分が、前記複数の層の金属層の間の接続、金属層と前記複数の層の接触層のゲートとの間の接続、前記複数の層のローカル相互接続層の接続、及び前記複数の層の内の1つのトランジスタ又はダイオードのP-ドープアクティブ領域又はN-ドープアクティブ領域の内の少なくとも1つを含む
電子デバイス。 - 前記共通設計レイアウト部分及び前記非共通設計レイアウト部分が電子回路を形成するために相互接続される、請求項20又は21に記載の電子デバイス。
- 前記電子デバイスがチャレンジを受け取るための少なくとも1つの入力端子、及びレスポンスを出力するための少なくとも1つの出力端子を備え、前記電子回路が、前記少なくとも1つの入力端子及び前記少なくとも1つの出力端子に接続されたチャレンジ-レスポンス回路を形成し、
前記チャレンジ-レスポンス回路が前記少なくとも1つの入力端子に適用されるチャレンジに基づいて前記少なくとも1つの出力端子でレスポンスを生成するために適応され、前記チャレンジ及び前記レスポンスが所定の関係性を有する
請求項22に記載の電子デバイス。 - パターンデータを生成するためのコンピュータによって実装される方法であって、
前記パターンデータが、マスクレスパターンライター(1)を備えるマスクレスリソグラフィー露光システム(301A-301D)を使用し、前記パターンデータの制御下で作成される1つ又は複数の電子デバイス(100)の内の少なくとも一部を表し、
前記方法が、前記マスクレスパターンライターに前記パターンデータをストリーム配信する前に、前記パターンデータを入手するために共通チップ設計データの中に非共通チップ設計データ又は非共通チップ設計データに関係する情報を挿入することを含む
方法。 - 前記共通チップ設計データが、前記パターンデータの制御下で前記マスクレスパターンライターを使用し、ウェハ(24)上に作成される電子デバイス(100)の共通設計レイアウト部分(101)を定義し、前記共通設計レイアウト部分が前記ウェハ上に作成される他の電子デバイスに同一であり、
及び前記非共通チップ設計データが前記パターンデータの制御下で前記マスクレスパターンライターを使用し、前記ウェハ上に作成される前記電子デバイス(100)の非共通設計レイアウト部分(102)を定義し、前記非共通設計レイアウト部分が前記ウェハ上に作成される他のチップとは異なる
請求項24に記載の方法。 - 前記共通設計レイアウト部分が電子デバイスの集合のすべての電子デバイスに対して同じであり、
及び前記非共通設計レイアウト部分が前記集合の前記電子デバイスの部分集合に対してだけ同じであり、前記集合の前記電子デバイスの他の電子デバイスに対しては異なる
請求項24又は25に記載の方法。 - パターンデータを生成するためのコンピュータによって実装される方法を実行するように構成されたプロセッサを備えるデータ処理システムであって、
前記パターンデータがマスクレスパターンライターを備えるマスクレスリソグラフィー露光システムを使用し、前記パターンデータの制御下で作成される1つ又は複数の電子デバイスの少なくとも一部を表し、
前記方法が、前記マスクレスパターンライターに前記パターンデータをストリーム配信する前に、前記パターンデータを入手するために共通チップ設計データの中に非共通チップ設計データ又は非共通チップ設計データに関係する情報を挿入することを含む
データ処理システム。 - 非共通チップ設計データを生成するためのコンピュータによって実装される方法であって、
外部プロバイダから秘密データを受信することと、
前記秘密データに基づいて前記非共通チップ設計データを生成することであって、前記非共通チップ設計データがマスクレスパターンライターを使用し、ウェハ上に作成される電子デバイス(100)の非共通設計レイアウト部分(102)を定義し、前記非共通設計レイアウト部分が前記ウェハ上に作成される他のチップとは異なる、前記非共通チップ設計データを生成することと
を含む、方法。 - 製造データベースから製造されるチップに関係する製品識別情報又はシリアルナンバー情報を受信することと、
鍵管理サービスから識別/鍵の対のバッチを受信することと、
前記受信された製品識別情報又はシリアルナンバー情報、及び前記受信された識別/鍵の対を使用し、前記非共通チップ設計データの前記生成を制御することと
をさらに含む、請求項28に記載の方法。 - 非共通チップ設計データを生成するためのコンピュータによって実装される方法を実行するように構成されたプロセッサを備えるデータ処理システムであって、前記方法が、
外部プロバイダから秘密データを受信することと、
前記秘密データに基づいて前記非共通チップ設計データを生成することであって、前記非共通チップ設計データがマスクレスパターンライターを使用し、ウェハ上に作成される電子デバイスの非共通設計レイアウト部分を定義し、前記非共通設計レイアウト部分が前記ウェハ上に作成される他のチップとは異なる、前記非共通チップ設計データを生成することと
を含む、データ処理システム。 - コンピュータプログラム製品がコンピュータによって実行されるときに、前記コンピュータに非共通チップ設計データを生成するためのコンピュータによって実装される方法を実行させる命令を備える、コンピュータ可読非一時的記憶媒体に実装される前記コンピュータプログラム製品であって、前記方法が、
外部プロバイダから秘密データを受信することと、
前記秘密データに基づいて前記非共通チップ設計データを生成することであって、前記非共通チップ設計データがマスクレスパターンライターを使用し、ウェハ上に作成される電子デバイスの非共通設計レイアウト部分を定義し、前記非共通設計レイアウト部分が前記ウェハ上に作成される他のチップとは異なる、前記非共通チップ設計データを生成することと
を含む、コンピュータプログラム製品。 - コンピュータによって実行されるときに、前記コンピュータに非共通チップ設計データを生成するためのコンピュータによって実装される方法を実行させる命令を備えるコンピュータ可読非一時的記憶媒体であって、前記方法が、
外部プロバイダから秘密データを受信することと、
前記秘密データに基づいて前記非共通チップ設計データを生成することであって、前記非共通チップ設計データがマスクレスパターンライターを使用し、ウェハ上に作成される電子デバイスの非共通設計レイアウト部分を定義し、前記非共通設計レイアウト部分が前記ウェハ上に作成される他のチップとは異なる、前記非共通チップ設計データを生成することと
を含む、コンピュータ可読非一時的記憶媒体。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662385049P | 2016-09-08 | 2016-09-08 | |
US62/385,049 | 2016-09-08 | ||
US15/389,558 US20180068047A1 (en) | 2016-09-08 | 2016-12-23 | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
US15/389,558 | 2016-12-23 | ||
US201762458040P | 2017-02-13 | 2017-02-13 | |
US62/458,040 | 2017-02-13 | ||
JP2019513090A JP2019529986A (ja) | 2016-09-08 | 2017-09-08 | 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム |
PCT/JP2017/033370 WO2018047984A1 (en) | 2016-09-08 | 2017-09-08 | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019513090A Division JP2019529986A (ja) | 2016-09-08 | 2017-09-08 | 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022163167A true JP2022163167A (ja) | 2022-10-25 |
Family
ID=61561445
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019513090A Pending JP2019529986A (ja) | 2016-09-08 | 2017-09-08 | 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム |
JP2022128576A Pending JP2022163167A (ja) | 2016-09-08 | 2022-08-12 | 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019513090A Pending JP2019529986A (ja) | 2016-09-08 | 2017-09-08 | 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム |
Country Status (8)
Country | Link |
---|---|
US (1) | US20220026815A1 (ja) |
EP (1) | EP3563198A4 (ja) |
JP (2) | JP2019529986A (ja) |
KR (1) | KR102454242B1 (ja) |
CN (1) | CN109923478B (ja) |
NL (1) | NL2019502B1 (ja) |
TW (2) | TW202323995A (ja) |
WO (1) | WO2018047984A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3559752A4 (en) * | 2016-12-23 | 2020-08-19 | ASML Netherlands B.V. | PRODUCTION OF UNIQUE CHIPS WITH A LITHOGRAPHY SYSTEM WITH MULTIPLE CARRIER PART JETS |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5987817A (ja) * | 1982-11-11 | 1984-05-21 | Toshiba Corp | 集積回路製作用基板及びその製造装置 |
JPH08139208A (ja) * | 1994-11-04 | 1996-05-31 | Toyota Motor Corp | 不揮発性メモリの製造システム及びその製造方法 |
SE522531C2 (sv) * | 1999-11-24 | 2004-02-17 | Micronic Laser Systems Ab | Metod och anordning för märkning av halvledare |
JP2001337439A (ja) * | 2000-05-26 | 2001-12-07 | Hitachi Ltd | 半導体集積回路の設計、製造方法および検査方法並びに半導体集積回路 |
JP3730500B2 (ja) * | 2000-09-27 | 2006-01-05 | 株式会社東芝 | パターンデータ形成装置、パターンデータ形成方法、電子部品の製造方法 |
US7316934B2 (en) * | 2000-12-18 | 2008-01-08 | Zavitan Semiconductors, Inc. | Personalized hardware |
JP2002351931A (ja) * | 2001-05-29 | 2002-12-06 | Hitachi Ltd | マスク描画データ作成管理方法、データ処理システムおよびフォトマスクの製造方法 |
US6812477B2 (en) * | 2002-12-04 | 2004-11-02 | Texas Instruments Incorporated | Integrated circuit identification |
JP2004253637A (ja) * | 2003-02-20 | 2004-09-09 | Hitachi High-Technologies Corp | 半導体装置及び半導体製造管理システム |
JP2005209850A (ja) * | 2004-01-22 | 2005-08-04 | Toshiba Corp | 半導体装置の設計システムと製造システム |
US7728956B2 (en) * | 2005-04-05 | 2010-06-01 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method utilizing multiple die designs on a substrate using a data buffer that stores pattern variation data |
US7532378B2 (en) * | 2006-02-21 | 2009-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, method of laser irradiation, and method for manufacturing semiconductor device |
US9230910B2 (en) * | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US7508491B2 (en) * | 2006-04-12 | 2009-03-24 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method utilized to reduce quantization influence of datapath SLM interface to dose uniformity |
JP5134944B2 (ja) * | 2007-12-27 | 2013-01-30 | 株式会社ニューフレアテクノロジー | 描画装置及び描画方法 |
US9405203B2 (en) * | 2008-09-23 | 2016-08-02 | Applied Materials, Inc. | Pixel blending for multiple charged-particle beam lithography |
US8143602B2 (en) * | 2009-03-25 | 2012-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-volume manufacturing massive e-beam maskless lithography system |
TWI547766B (zh) * | 2009-05-20 | 2016-09-01 | 瑪波微影Ip公司 | 多調柵格化 |
WO2010134018A2 (en) * | 2009-05-20 | 2010-11-25 | Mapper Lithography Ip B.V. | Pattern data conversion for lithography system |
JP2011108830A (ja) * | 2009-11-17 | 2011-06-02 | Nuflare Technology Inc | 荷電粒子ビーム描画装置 |
US8539395B2 (en) * | 2010-03-05 | 2013-09-17 | Micronic Laser Systems Ab | Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image |
TWI592762B (zh) * | 2011-02-28 | 2017-07-21 | D2S公司 | 使用帶電粒子束微影術形成圖案的方法與系統 |
WO2012143548A2 (en) * | 2011-04-22 | 2012-10-26 | Mapper Lithography Ip B.V. | Network architecture and protocol for cluster of lithography machines |
CN103022040B (zh) * | 2011-09-28 | 2015-12-02 | 无锡华润上华科技有限公司 | 只读存储器及其制作方法 |
JP5821490B2 (ja) * | 2011-10-04 | 2015-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US9136222B2 (en) * | 2012-05-11 | 2015-09-15 | GlobalFoundries, Inc. | Chip identification pattern and method of forming |
US8806392B2 (en) * | 2012-12-03 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Distinguishable IC patterns with encoded information |
US9672316B2 (en) * | 2013-07-17 | 2017-06-06 | Arm Limited | Integrated circuit manufacture using direct write lithography |
JP6526695B6 (ja) * | 2014-03-10 | 2019-06-26 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 多重荷電粒子ビームリソグラフィのためのピクセルブレンディング |
US9520364B2 (en) * | 2014-08-26 | 2016-12-13 | Deca Technologies Inc. | Front side package-level serialization for packages comprising unique identifiers |
US9691709B2 (en) | 2015-02-26 | 2017-06-27 | International Business Machines Corporation | Semiconductor device security |
US9672320B2 (en) * | 2015-06-30 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit manufacturing |
US10312091B1 (en) * | 2015-10-13 | 2019-06-04 | Multibeam Corporation | Secure permanent integrated circuit personalization |
US9899332B2 (en) * | 2016-02-18 | 2018-02-20 | Texas Instruments Incorporated | Visual identification of semiconductor dies |
US10714427B2 (en) * | 2016-09-08 | 2020-07-14 | Asml Netherlands B.V. | Secure chips with serial numbers |
US20180068047A1 (en) * | 2016-09-08 | 2018-03-08 | Mapper Lithography Ip B.V. | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
JP7302008B2 (ja) * | 2019-05-17 | 2023-07-03 | 長江存儲科技有限責任公司 | スタティックランダムアクセスメモリを有する3次元メモリデバイスのデータバッファリング動作 |
CN115017859B (zh) * | 2022-07-26 | 2023-05-30 | 阿里巴巴达摩院(杭州)科技有限公司 | 版图生成方法、装置、计算机可读存储介质及计算机设备 |
-
2017
- 2017-09-07 NL NL2019502A patent/NL2019502B1/nl active
- 2017-09-08 TW TW112106667A patent/TW202323995A/zh unknown
- 2017-09-08 CN CN201780068886.5A patent/CN109923478B/zh active Active
- 2017-09-08 TW TW106130855A patent/TWI790210B/zh active
- 2017-09-08 EP EP17848921.7A patent/EP3563198A4/en active Pending
- 2017-09-08 JP JP2019513090A patent/JP2019529986A/ja active Pending
- 2017-09-08 WO PCT/JP2017/033370 patent/WO2018047984A1/en active Search and Examination
- 2017-09-08 KR KR1020197009872A patent/KR102454242B1/ko active IP Right Grant
-
2021
- 2021-10-04 US US17/493,816 patent/US20220026815A1/en active Pending
-
2022
- 2022-08-12 JP JP2022128576A patent/JP2022163167A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220026815A1 (en) | 2022-01-27 |
WO2018047984A1 (en) | 2018-03-15 |
CN109923478B (zh) | 2022-07-01 |
NL2019502A (en) | 2018-03-13 |
EP3563198A4 (en) | 2021-07-07 |
CN109923478A (zh) | 2019-06-21 |
TWI790210B (zh) | 2023-01-21 |
EP3563198A1 (en) | 2019-11-06 |
JP2019529986A (ja) | 2019-10-17 |
KR102454242B1 (ko) | 2022-10-17 |
KR20190052041A (ko) | 2019-05-15 |
TW201820049A (zh) | 2018-06-01 |
TW202323995A (zh) | 2023-06-16 |
NL2019502B1 (en) | 2018-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11137689B2 (en) | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system | |
US10600733B2 (en) | Fabricating unique chips using a charged particle multi-beamlet lithography system | |
JP2022163167A (ja) | 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム | |
JP7221198B2 (ja) | 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること | |
CN110268330B (zh) | 一种使用无掩模光刻曝光系统制造电子器件的方法和系统 | |
CN110249408B (zh) | 具有序列号的安全芯片 | |
KR102583607B1 (ko) | 하전-입자 멀티-빔렛 리소그래피 시스템을 이용한 고유한 칩들의 제작 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220815 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220815 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240425 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240520 |