JPS5987817A - 集積回路製作用基板及びその製造装置 - Google Patents
集積回路製作用基板及びその製造装置Info
- Publication number
- JPS5987817A JPS5987817A JP57198195A JP19819582A JPS5987817A JP S5987817 A JPS5987817 A JP S5987817A JP 57198195 A JP57198195 A JP 57198195A JP 19819582 A JP19819582 A JP 19819582A JP S5987817 A JPS5987817 A JP S5987817A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- data
- substrate
- chip
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000012780 transparent material Substances 0.000 claims 2
- 238000000034 method Methods 0.000 description 8
- 238000001459 lithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＩＣ’（集栓回路）用フォトマスク及びこれを
製作するｔ子ビーム描画装置などの集積回路製作用基板
及びその製造装置訂に関する。
製作するｔ子ビーム描画装置などの集積回路製作用基板
及びその製造装置訂に関する。
ＩＣ用のフォトマスクの場合、図形描画範囲外にマスク
名称、マスク製作日付、ロット番号等の情報が描画され
るのが普通であｐｌこのうちマスク名称で図形の内容の
区別を行なっている。
名称、マスク製作日付、ロット番号等の情報が描画され
るのが普通であｐｌこのうちマスク名称で図形の内容の
区別を行なっている。
電子ビーム描画装置によるマスク名称の描画方法として
は、（イ）各マスク描画毎に、対応するマスク名称を作
業者がキー等で入力する方法、（ロ）マスク名称と図形
データ、及びこれらの配列情報を対応させたデータ（配
列情報データ）を予め作成しておき、そのマスク名称が
自動的に描画される方法がある。なおマスク名称は、そ
の名称から内容、使用目的等が分かるように、成る決め
られた規則に従って付けられるのが普通である。また図
形データそのものにも、同様に図形データを識別するた
めの名称（チップ名利）が付けられており、マスク名称
と図形データとは配列情報データの中のチップ名称によ
り結ひつけられている。
は、（イ）各マスク描画毎に、対応するマスク名称を作
業者がキー等で入力する方法、（ロ）マスク名称と図形
データ、及びこれらの配列情報を対応させたデータ（配
列情報データ）を予め作成しておき、そのマスク名称が
自動的に描画される方法がある。なおマスク名称は、そ
の名称から内容、使用目的等が分かるように、成る決め
られた規則に従って付けられるのが普通である。また図
形データそのものにも、同様に図形データを識別するた
めの名称（チップ名利）が付けられており、マスク名称
と図形データとは配列情報データの中のチップ名称によ
り結ひつけられている。
第１図に、従来の電子ビーム描画装置におけるＩＤ名称
（マスク名称、ロッド番号、日付＃）の描画方法を、デ
ータ構造（チップ配列情報）と描画装置との関係により
示し、第２図に従来の描画装置により作成されたＩＣフ
ォトマスクの一例を示した。即ち第１図に示す如く描画
装置の一部をλすＩＤ名称解読部１１によりＩＤ名称の
データが解読され、次にＩＤ文文字列体生部１２ＩＤ文
字列の・やターンデータの発生をする。この文字列・ぐ
ターンを、データ内のＩＤ名称配列位置情報で指定芒ね
た場所に、描画制御部１３、描画装置本体１４を用いて
描画するものである。
（マスク名称、ロッド番号、日付＃）の描画方法を、デ
ータ構造（チップ配列情報）と描画装置との関係により
示し、第２図に従来の描画装置により作成されたＩＣフ
ォトマスクの一例を示した。即ち第１図に示す如く描画
装置の一部をλすＩＤ名称解読部１１によりＩＤ名称の
データが解読され、次にＩＤ文文字列体生部１２ＩＤ文
字列の・やターンデータの発生をする。この文字列・ぐ
ターンを、データ内のＩＤ名称配列位置情報で指定芒ね
た場所に、描画制御部１３、描画装置本体１４を用いて
描画するものである。
第２図において２１は透明性基板、２２はＩＤ名称記載
部、Ａけチップ部、Ｔは他のチップ部である。
部、Ａけチップ部、Ｔは他のチップ部である。
しかしながら従来の方法では、フォトマスク土に描画さ
れたマスク名称が同じであっても、描画された図形デー
タか等しく、同じ図形が描画されている保証をすること
はできないという問題がある。つまり作業者のミス（名
称の入力ミス、同一チップ名称で不正なデータが存在す
る場合等）でマスク名称と図形が一致しない場合がある
。このような問題があるため、図形形状の不正が許され
ないＩＣフォトマスクにおいては、形状保証用のマスク
を用意しておき、比較顕微鏡で新たに製作したマスクの
図形形状が以前に製作したマスクの形状と同じか否かを
確認しているのが現状である。
れたマスク名称が同じであっても、描画された図形デー
タか等しく、同じ図形が描画されている保証をすること
はできないという問題がある。つまり作業者のミス（名
称の入力ミス、同一チップ名称で不正なデータが存在す
る場合等）でマスク名称と図形が一致しない場合がある
。このような問題があるため、図形形状の不正が許され
ないＩＣフォトマスクにおいては、形状保証用のマスク
を用意しておき、比較顕微鏡で新たに製作したマスクの
図形形状が以前に製作したマスクの形状と同じか否かを
確認しているのが現状である。
本発明は上記実情に鑑みてなされたもので、図形データ
に固有で唯一の情報図形（ツヤターン）を基板上に描画
することにより、当該パターンの比較だけで図形データ
（形状）の保証を行なうことができる集積回路製作用基
板及びその製造装置を提供しようとするものである。
に固有で唯一の情報図形（ツヤターン）を基板上に描画
することにより、当該パターンの比較だけで図形データ
（形状）の保証を行なうことができる集積回路製作用基
板及びその製造装置を提供しようとするものである。
本発明は、描画装置用の図形データの中に、作業者が意
図的にその内容を指定することができずかつ当該図形デ
ータに固有となる情報を取り入りて、これを格納する領
域を設け、この領域に図形データ作成時にデータ交換シ
ステム等により、例えば４桁の乱数等を自動的に格納す
る。描画装置は、図形パターンを描画する際、上記の図
形データに固有な情報（４桁数字列等のパターン）も同
一基板のＩＣ図図形パターン描領域外に描画する。上記
固有情報は、図形につけた名称（チップ名称）だけでは
なく、その内容（図形データそのもの）と一対一の対応
がとれている。従ってこの固有情報を確認することによ
り、描画された図形データを固定することが可能となる
。即ち従来形状保証用のマスクを用意して、このマスク
内の図形と新たに製作したマスク等の基板の図形が同一
であることを比較顕微鏡等により確認する作業に対して
、本体γ 明により形状保証用のマスクが不要となり、また初雑々
図形の比較検査が数字列等のノｆターンが正しいかどう
かの確認で済むことになり、形状保証の信頼性が向上し
、作業時間も大幅に削減されるものである。
図的にその内容を指定することができずかつ当該図形デ
ータに固有となる情報を取り入りて、これを格納する領
域を設け、この領域に図形データ作成時にデータ交換シ
ステム等により、例えば４桁の乱数等を自動的に格納す
る。描画装置は、図形パターンを描画する際、上記の図
形データに固有な情報（４桁数字列等のパターン）も同
一基板のＩＣ図図形パターン描領域外に描画する。上記
固有情報は、図形につけた名称（チップ名称）だけでは
なく、その内容（図形データそのもの）と一対一の対応
がとれている。従ってこの固有情報を確認することによ
り、描画された図形データを固定することが可能となる
。即ち従来形状保証用のマスクを用意して、このマスク
内の図形と新たに製作したマスク等の基板の図形が同一
であることを比較顕微鏡等により確認する作業に対して
、本体γ 明により形状保証用のマスクが不要となり、また初雑々
図形の比較検査が数字列等のノｆターンが正しいかどう
かの確認で済むことになり、形状保証の信頼性が向上し
、作業時間も大幅に削減されるものである。
以下図面を参照して本発明の一実施例を説明する。第３
図に同実施例で用いる図形データ構造の一例を示す。従
来の図形データ構造１の相異は、当該図形デニタに固有
な情報を格納するデータ領域３１を有していることであ
る。本図形データは電子ビーム描画装置用に特別な形式
で表現されており、一般的には描画装置の一部である図
形変換システムにより、他の形式で表現された図形デー
タを用いて電子ビーム描画装置用図形データに変換され
る。この変換の際第３図のチップ名称、チップ寸法、構
成図形データ等は、作業者が直接或いは間接に指定、変
更するものであるが、本発明では更に固有情報解読に、
例えばチップ名称と４桁の乱数を、作業者とは独立に格
納する。従って上記固有情報は作業者が意図的に変えら
れず、第３図の構成図形データを新たに作成し直した時
のみ自動的に変わる。従−っで上記固有情報が真の意味
で図形データと一対一の対応することになる。従来はチ
ップ名称と図形データを一対一の対応がとれるようにし
たが、作業ミス等で同一チップ名称で内容の異なる図形
が存在した。第４図にチップ配列データ構造の一例を示
す。
図に同実施例で用いる図形データ構造の一例を示す。従
来の図形データ構造１の相異は、当該図形デニタに固有
な情報を格納するデータ領域３１を有していることであ
る。本図形データは電子ビーム描画装置用に特別な形式
で表現されており、一般的には描画装置の一部である図
形変換システムにより、他の形式で表現された図形デー
タを用いて電子ビーム描画装置用図形データに変換され
る。この変換の際第３図のチップ名称、チップ寸法、構
成図形データ等は、作業者が直接或いは間接に指定、変
更するものであるが、本発明では更に固有情報解読に、
例えばチップ名称と４桁の乱数を、作業者とは独立に格
納する。従って上記固有情報は作業者が意図的に変えら
れず、第３図の構成図形データを新たに作成し直した時
のみ自動的に変わる。従−っで上記固有情報が真の意味
で図形データと一対一の対応することになる。従来はチ
ップ名称と図形データを一対一の対応がとれるようにし
たが、作業ミス等で同一チップ名称で内容の異なる図形
が存在した。第４図にチップ配列データ構造の一例を示
す。
第６図に本実施例によるＩＤ名称とチップ固有情報の描
画方法を示す。同実施例では、チップ名称及びチップ固
有情報を解読するチップ名称及び固有情報解読、部４１
があり、更にチップ名称及び固有情報パターンを発生す
るパターン発生部４２が新たに追加されており、その出
力は、固有情報配列位置で指定さｈた場所に、描画制御
装置１３、描画装置本′体１４を用いて描画されるもの
である。
画方法を示す。同実施例では、チップ名称及びチップ固
有情報を解読するチップ名称及び固有情報解読、部４１
があり、更にチップ名称及び固有情報パターンを発生す
るパターン発生部４２が新たに追加されており、その出
力は、固有情報配列位置で指定さｈた場所に、描画制御
装置１３、描画装置本′体１４を用いて描画されるもの
である。
ｕ・、６図に実施例の描画装置により作成されたフォト
マスクの一例を示す。図形データ内のチップ名称及び固
有情会ｌパターン５１がマスク・母ターン領域外に文字
とし７て描画されている。
マスクの一例を示す。図形データ内のチップ名称及び固
有情会ｌパターン５１がマスク・母ターン領域外に文字
とし７て描画されている。
なお本発明は上節実施例のみに限らねることなくオシ々
の応用が可能である。例えば前記固有Ｏｒ報としては、
乱数を用いること以外に、デ１タ作成の日付、時刻等を
甲いることも可能である。″′！、タマスク等での固有
情報の描画としては、文字以外にバーコード等のマーク
も使用可能である。また、実施例では、電子ビームで透
明性基板に描画してマスクを作成する場合を説明したが
、半導体ウェハ（基板）のチップ領域上の被パターニン
グ体（レジスト等）に電子ビームを当てて描画するよう
にしてもよい。
の応用が可能である。例えば前記固有Ｏｒ報としては、
乱数を用いること以外に、デ１タ作成の日付、時刻等を
甲いることも可能である。″′！、タマスク等での固有
情報の描画としては、文字以外にバーコード等のマーク
も使用可能である。また、実施例では、電子ビームで透
明性基板に描画してマスクを作成する場合を説明したが
、半導体ウェハ（基板）のチップ領域上の被パターニン
グ体（レジスト等）に電子ビームを当てて描画するよう
にしてもよい。
従来の描画装置により複数枚のフォトマスクを長期間に
わたり製作する場合、全てのマスクが図形的に同一であ
ることを確認するために一枚の基準マスクを保管し、比
較顕微鏡で図形を比較する必要があることは前述した通
りであるが、この方法によると図形形状保証方法は、基
準マスクの必要性、検査時間が多くかかる点、人間が検
査する場合の信頼性が低い等の問題を有している。これ
に対し本発明により製作されたマスクでは、その基板描
画に使用した図形データに、作業者が意図的に変えらｈ
ない固有なパターンが基板内に描画されているため、図
形形状の保証としては、基板に描画さｈた固有情報が正
しいことの確認だけですみ、基準マスクは不要、比較顕
微鏡での検査も不要となり、作条時間が大幅に削減し、
図形形状の保証の信頼性としても向上するものである。
わたり製作する場合、全てのマスクが図形的に同一であ
ることを確認するために一枚の基準マスクを保管し、比
較顕微鏡で図形を比較する必要があることは前述した通
りであるが、この方法によると図形形状保証方法は、基
準マスクの必要性、検査時間が多くかかる点、人間が検
査する場合の信頼性が低い等の問題を有している。これ
に対し本発明により製作されたマスクでは、その基板描
画に使用した図形データに、作業者が意図的に変えらｈ
ない固有なパターンが基板内に描画されているため、図
形形状の保証としては、基板に描画さｈた固有情報が正
しいことの確認だけですみ、基準マスクは不要、比較顕
微鏡での検査も不要となり、作条時間が大幅に削減し、
図形形状の保証の信頼性としても向上するものである。
第１図は従来の描画装置による描画方法説明図、第２図
は同装置により描画されたマスクの斜視図、第３Ｍない
し第６図は本発明の一実施例を示し、第３図はチップの
図形データの構成を示す図、第４図はチップ配列データ
の構造を示す図、第５図は描画を実現する構成説明図、
第６図は同栴成で製作さｈたマスクの斜視図である。 １３・・・描画制御部、１４・・・描画ｉ置本体、２１
・・・基板、４ノ・・・チップ名称及び固有情報跡Ｍｔ
部、４２・・・パターン発生部、５１・・・固有ツク
ターン。 出願人代理人 弁理士 鈴 江 武 彦第１図 第４図
は同装置により描画されたマスクの斜視図、第３Ｍない
し第６図は本発明の一実施例を示し、第３図はチップの
図形データの構成を示す図、第４図はチップ配列データ
の構造を示す図、第５図は描画を実現する構成説明図、
第６図は同栴成で製作さｈたマスクの斜視図である。 １３・・・描画制御部、１４・・・描画ｉ置本体、２１
・・・基板、４ノ・・・チップ名称及び固有情報跡Ｍｔ
部、４２・・・パターン発生部、５１・・・固有ツク
ターン。 出願人代理人 弁理士 鈴 江 武 彦第１図 第４図
Claims (6)
- （１）基板と、この基板に描画された集積回路パターン
と、このノ４ターンの外部に描画され前記集積回路ノや
ターンに固有でかつ前記集積回路ノやターンとは異なる
パターンとを具備したことを特徴とする集積回路製作用
基板。 - （２）前記基板は透明性材料よりガることを特徴とする
特許請求の範囲第１項に記載の集積回路製作用基板。 - （３）前記基板は半導体よりなることを特徴とする特許
請求の範囲第１項に記載の集積回路製作用基板。 - （４）基板に描画する集積回路パターンを規定する図形
データ内に、意図的に指定できない当該図形データに固
有となる情報を格納できるデータ領域を有し、前記基板
の集積回路パターン描画領域外に、前記集積回路・ぐタ
ーンに固有でかつ前記集積回路パターンとは異なるパタ
ーンを、前記固有情報をもとに描画する描画手段を有す
ることを特徴とする集積回路製作用基板の製造装置。 - （５）前記基板Ｆｉ透明性材料よりなることを特徴とす
る特許請求の紳囲第４項に記載の集積回路製作用基板。 - （６）前記基板は半導体よりなることを特徴とする特許
請求の崩」囲第４ｍに記載の集積回路製作用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198195A JPS5987817A (ja) | 1982-11-11 | 1982-11-11 | 集積回路製作用基板及びその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198195A JPS5987817A (ja) | 1982-11-11 | 1982-11-11 | 集積回路製作用基板及びその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5987817A true JPS5987817A (ja) | 1984-05-21 |
Family
ID=16387047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57198195A Pending JPS5987817A (ja) | 1982-11-11 | 1982-11-11 | 集積回路製作用基板及びその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5987817A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384115A (ja) * | 1986-09-29 | 1988-04-14 | Tokyo Electron Ltd | 電子ビ−ム露光機の診断方法 |
| JP2019529986A (ja) * | 2016-09-08 | 2019-10-17 | エーエスエムエル ネザーランズ ビー．ブイ． | 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム |
| US11137689B2 (en) | 2016-09-08 | 2021-10-05 | Asml Netherlands B.V. | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5041016U (ja) * | 1973-08-13 | 1975-04-25 |
-
1982
- 1982-11-11 JP JP57198195A patent/JPS5987817A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5041016U (ja) * | 1973-08-13 | 1975-04-25 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384115A (ja) * | 1986-09-29 | 1988-04-14 | Tokyo Electron Ltd | 電子ビ−ム露光機の診断方法 |
| JP2019529986A (ja) * | 2016-09-08 | 2019-10-17 | エーエスエムエル ネザーランズ ビー．ブイ． | 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム |
| US11137689B2 (en) | 2016-09-08 | 2021-10-05 | Asml Netherlands B.V. | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03504168A (ja) | レチクル・マスクの製作方法 | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| KR850000787A (ko) | 반도체소자 제작을 위한 포토마스크(Photomask) 레티클(Raticle)의 검사방법 | |
| JPS5987817A (ja) | 集積回路製作用基板及びその製造装置 | |
| US5095511A (en) | Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance | |
| TW389937B (en) | Method of and apparatus for producing exposure mask | |
| JPS61284910A (ja) | 半導体装置製造用基板および半導体装置製造方法 | |
| JPS58159110A (ja) | 対話形図形デ−タベ−ス作成及び修正方式 | |
| JPS62296422A (ja) | 露光方法 | |
| DE10245621A1 (de) | Verfahren zur Übergabe einer Meßposition eines auf einer Maske zu bildenden Strukturelementes | |
| US6964030B2 (en) | Method for automatic mask tool translation | |
| US7139997B1 (en) | Method and system for checking operation of a mask generation algorithm | |
| JPS60159747A (ja) | レチクルマスクの製造方法 | |
| JPH0551455B2 (ja) | ||
| JPS63278230A (ja) | 半導体装置の製造方法 | |
| JPH10319572A (ja) | ハーフトーン位相シフトマスクの製造方法 | |
| US3282756A (en) | Method for reproducing precision scales from a master by etching | |
| SU702378A1 (ru) | Цифрова машина дл управлени процессами электронно-лучевой микрообработки | |
| JPS59121563A (ja) | 集積回路設計デ−タ修正装置 | |
| JPH09212543A (ja) | マスクパターン設計装置 | |
| US5751594A (en) | Aperture control system for printed circuit board fabrication | |
| JPS63182778A (ja) | 図形情報確認方法 | |
| JPS63293822A (ja) | マスク製造方法 | |
| JPH0642070B2 (ja) | マスクｒｏｍ集積回路の露光データ作成方法 | |
| JPH02299221A (ja) | 荷電ビーム描画方法 |