CN109923478A - 用于使用带电粒子多束波光刻系统制造独特芯片的方法和系统 - Google Patents

用于使用带电粒子多束波光刻系统制造独特芯片的方法和系统 Download PDF

Info

Publication number
CN109923478A
CN109923478A CN201780068886.5A CN201780068886A CN109923478A CN 109923478 A CN109923478 A CN 109923478A CN 201780068886 A CN201780068886 A CN 201780068886A CN 109923478 A CN109923478 A CN 109923478A
Authority
CN
China
Prior art keywords
chip
data
pattern
design
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780068886.5A
Other languages
English (en)
Other versions
CN109923478B (zh
Inventor
M·N·J·范科尔维克
V·S·凯伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/389,558 external-priority patent/US20180068047A1/en
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of CN109923478A publication Critical patent/CN109923478A/zh
Application granted granted Critical
Publication of CN109923478B publication Critical patent/CN109923478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31762—Computer and memory organisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31764—Dividing into sub-patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

一种使用无掩模光刻曝光系统诸如带电粒子多束波光刻系统(301A‑301D)创建电子器件诸如半导体芯片的方法。无掩模光刻曝光系统包括光刻子系统(316)，光刻子系统包括无掩模图案写入器诸如带电粒子多束波光刻机(1)或电子束机器。方法包括在将图案数据以流传送至无掩模图案写入器之前将独特芯片设计数据(430)或与独特芯片设计数据相关的信息引入至包括共用芯片设计数据的图案数据中。

Description

用于使用带电粒子多束波光刻系统制造独特芯片的方法和 系统
技术领域
本发明涉及一种创建也即制造独特电子器件诸如半导体芯片的方法。更具体地，本发明涉及使用带电粒子多束波(multi-beamlet)光刻机制造独特芯片。因此本发明等同地涉及使用该新制造方法制作的独特芯片，和所谓的“制造工厂”也即应用该创新方法的制造设施，以及适用于执行改进制造方法的无掩模光刻曝光系统。本发明进一步涉及用于生成用于制造独特电子器件诸如半导体芯片的图案数据的计算机实施的方法。本发明也涉及用于生成用于制造独特电子器件诸如半导体芯片的非共用芯片设计数据的计算机实施的方法。本发明进一步涉及关于计算机实施的方法的数据处理系统、计算机程序产品和计算机可读存储介质。
背景技术
在半导体工业中，使用光刻系统来创建也即制造这种电子器件，通常形式为形成于硅晶片上的集成电路，通常称作半导体芯片。作为制造工艺的一部分，光学光刻利用可重复使用的光学掩模来将代表所希望的电路结构的图案的图像投影至硅晶片上。重复地使用掩模以在硅晶片的不同部分上并在后续晶片上成像相同的电路结构，导致在每个晶片中制造一系列相同的芯片。每个芯片具有相同的电路设计。
在当今时日，关于数据安全、可追踪性和伪造的各种技术创建了对于具有独特电路或代码的独特芯片、或者用于芯片多样化的其他独特硬件结构的日益增长的需求。这种独特芯片是已知的且通常以要求芯片真正独特的混乱方式实施安全相关操作。通常例如通过使用基于掩模的光刻制造一系列相同芯片并随后在制造之后中断芯片中某些连接，或者通过一旦对某些特征进行检查和控制之后就评估芯片的独特性，来在芯片的制造之后实现已知的独特芯片。在该工艺中使用的掩模是制造昂贵的，且对于每个单个芯片制造独特掩模明显太过昂贵，为此原因基于掩模的光学光刻被视为不适用于制造独特芯片。
因此已经提议为了创建独特芯片的目的利用无掩模光刻。采用无掩模光刻，不使用硬掩模，并且替代地将表示电路设计的所需图案以含有待转移至目标例如晶片的电路设计版图的诸如GDSII或OASIS文件的设计版图数据文件输入到无掩模光刻系统，以由无掩模光刻系统曝光。
无掩模光刻和数据输入系统以本发明申请人的名义公开在WO2010/134026中。在此通过全文引用的方式将WO2010/134026并入本文。所公开的无掩模系统使用带电粒子束波诸如电子束直接地将图案写入至晶片上。因为用于曝光每个芯片的所希望图案替代于掩模而表示为数据，变得能够利用该系统来制造独特芯片。可以通过针对待创建的每个独特电子器件使用不同的设计版图数据输入文件例如GDSII或OASIS输入文件，来使得输入至曝光系统的、代表了待创建的独特电子器件或芯片的图案数据是独特的。
均受让给本发明申请人并在此通过全文引用的方式将其并入本文中的WO2011/117253和WO2011/051301公开了可以使用带电粒子光刻系统创建的电子器件或芯片的各种示例。
然而创建安全、至少独特的器件也即使用已知的无掩模曝光系统的直接方法可以不是最优的，至少适用于安全地制作独特的电子器件。不利地，与其相关联的设计版图数据文件诸如GDSII或OASIS文件的处理通常在光刻系统的操作者的操作之外执行。此外，可以在更长时间段之上使用并存储已处理的GDSII/OASIS文件。根据以下见识和实际上本发明的一部分，其被视为希望用以为了安全原因而最小化电子器件或芯片创建中使用的独特设计数据的曝光量和曝光时间，因为电子器件或芯片的独特性将通常用于数据安全、可追踪性和防伪造应用。
发明内容
本发明通过在芯片版图中标识共用或相同部分与非共用或独特部分而解决了现有技术中的所认识到的问题，相同部分在多个芯片中是相同的且独特部分对于单个芯片是独特的。在非常后期、通常仅在其受控的部分至少是在所谓的制造工厂或车间中的一般零件的部分、更通常是工厂中的制造工艺的部分之后，独特部分的标识被用以将图案数据或者与图案数据相关或用于创建图案数据的信息引入到无掩模曝光系统的数据处理系统。
相同部分也可以称作共用部分。相同部分也可以称作个性化部分或非共用部分。
在制造中结合无掩模光刻曝光应用光学光刻的情况下，可以使用光学光刻或者带电粒子多束波光刻来创建相同部分。使用带电粒子多束波光刻创建目标特别是电子器件的独特部分。用于控制带电粒子光刻系统中束波的图案数据可以被设计用以包括可以在多个芯片的创建中使用的共用芯片设计部分以及在独特芯片的创建中使用的独特芯片设计部分。独特芯片设计部分可以特别地恰好在曝光目标诸如晶片之前添加至图案数据。这可以以独特图案数据的形式或者以用于创建独特图案数据的信息的形式。
有利地，根据本方法的创建安全器件的方法、用于生成图案数据的计算机实施的方法以及用于生成非共用芯片设计数据的计算机实施的方法使得能够创建安全器件，同时独特设计数据保持在光刻系统的操作者的控制之下，并且独特设计数据的曝光时间被最小化，因此形成了重大的、新测量和制造方法，其使得能够在已知的基于无掩模曝光的制造方法的使用中在制造独特电子器件处应用安全性。有利的额外效果在于，所需的处理能力和存储器可以保持为低，因为共用芯片设计部分可以被重复用于多个芯片的创建，其中利用创建独特芯片的已知的直接方式将需要用于使用无掩模通常是基于带电粒子的光刻、利用制作独特芯片的已知方法所制造的每个独特芯片设计的容量和处理时间。
根据本发明的一个方面，提出了一种创建电子器件的方法。电子器件例如是半导体芯片。电子器件可以使用无掩模光刻曝光系统诸如带电粒子多束波光刻系统来创建。无掩模光刻曝光系统可以包括光刻子系统，其包括无掩模图案写入器(writer)诸如带电粒子多束波光刻机或电子束机器。方法可以包括在将图案数据以流传送至无掩模图案写入器之前将独特芯片设计数据或与独特芯片设计数据相关的信息引入至包括共用芯片设计数据的图案数据中。
在实施例中，无掩模光刻曝光系统可以包括数据处理系统。图案写入器可以由数据处理系统控制。数据处理系统可以适用于被馈送软件数据，该软件数据与待转移至诸如晶片的目标的图案有关，在目标中将实现电子器件。可以基于馈送至曝光系统的所述图案数据而实现由所述数据处理系统提供图案化数据至图案写入器。方法可以包括在数据处理系统的第一数据输入处、特别是在与其相关的实例处馈送待实现在目标上的电子器件的图案数据的共用部分。方法可以包括：在数据处理系统的第二数据输入处，在所述数据处理系统相对于所述第一数据输入在所述数据流下游的、特别是能够处理所述目标的每个部分例如场的图案数据的其实例处，馈送独特图案数据或信息。
在实施例中，无掩模光刻曝光系统可以包括用于将所生成的独特芯片图案或相关信息以加密方式输入至执行系统的作业生成器的输入生成器，图案写入器的机器控制部分将加密代码转换为图案化数据、以混乱方式与图案化数据混合。
在实施例中，可以在独特芯片图案或相关信息的输入处生成独特图案化数据或相关信息，或者与其集成，特别是以混乱方式，例如利用加密的与采用所述该所创建的独特数据或信息所创建的独特器件的器件编号的关联性。
根据本发明的一个方面，提出了一种电子器件诸如半导体芯片。电子器件可以使用上述方法创建。
根据本发明的一个方面，提出了一种处理晶片的方法。在制造晶片时，可以曝光晶片的第一部分以用于创建芯片的与晶片上所创建的其他芯片相同的相同部分。可以曝光晶片的第二部分以用于创建所述芯片的与晶片上所创建的其他芯片不同的独特部分。
在实施例中，使用掩模曝光也称为光学光刻、例如使用氟化氪(KrF)激光曝光来曝光晶片的第一部分，并且可以使用电子束(e-beam)曝光来曝光晶片的第二部分。
在实施例中，可以使用束波来曝光晶片的第二部分，使用包括与其他芯片可重复使用的共用芯片设计部分以及对于芯片独特的独特芯片设计部分的图案数据来控制该束波。
在实施例中，可以仅在电子束曝光之后使用施加导电层的步骤，例如使用采用钨的化学气相沉积、随后是化学机械平坦化。
在实施例中，晶片可以包括第一下层和第二下层，下层例如包括与掩模曝光和电子束曝光两者一起使用的SOC和SiARC硬掩模层。
在实施例中，在工艺的开始处，晶片可以包括光致抗蚀剂层例如KrF抗蚀剂层以及隔离层诸如SiO2层。方法可以包括使用掩模曝光在晶片的第一部分处曝光并显影光致抗蚀剂层。方法可以包括基于已显影的光致抗蚀剂层蚀刻隔离层并从晶片剥离光致抗蚀剂层。方法可以包括施加导电层至已蚀刻和剥离的隔离层上，例如使用采用钨的化学气相沉积。方法可以包括对晶片化学机械平坦化，导致隔离层是顶层且包括如由掩模曝光方法所限定的隔离材料和导电材料。方法可以包括接着将第一下层和第二下层以及电子束抗蚀剂层(206)施加至晶片上，下层例如包括SOC和SiARC硬掩模层。方法可以包括使用电子束曝光在晶片的第二部分处曝光并显影电子束抗蚀剂层。方法可以包括基于已显影的电子束抗蚀剂层蚀刻第一下层和第二下层并将电子束抗蚀剂层从晶片剥离。方法可以包括基于已蚀刻的第一下层和第二下层来蚀刻隔离层并将第一下层和第二下层从晶片剥离。方法可以包括施加另一导电层至已蚀刻和剥离的隔离层上，例如使用采用钨的化学气相沉积。方法可以包括对晶片化学机械平坦化，导致隔离层是顶层且包括如由掩模曝光方法和电子束曝光方法所限定的隔离材料和导电材料。
在实施例中，在工艺的开始处，晶片可以包括光致抗蚀剂层例如KrF抗蚀剂层、第一下层和第二下层、以及隔离层诸如SiO2层。方法可以包括使用掩模曝光在晶片的第一部分处曝光并显影光致抗蚀剂层。方法可以包括基于已显影的光致抗蚀剂层蚀刻第一下层并从晶片剥离光致抗蚀剂层。方法可以包括施加电子束抗蚀剂层至已蚀刻的第一下层上和第一下层的在晶片的第二部分处的部分上。方法可以包括使用电子束曝光在晶片的第二部分处曝光并显影电子束抗蚀剂层。方法可以包括基于已显影的电子束抗蚀剂层蚀刻第一下层和第二下层并从晶片剥离电子束抗蚀剂层。方法可以包括基于已蚀刻的第一下层和第二下层蚀刻隔离层并从晶片剥离第一下层和第二下层。方法可以包括施加导电层至晶片的第一部分和第二部分的已蚀刻和剥离的隔离层上，例如使用采用钨的化学气相沉积。方法可以包括对晶片化学机械平坦化，导致隔离层是顶层且包括如由掩模曝光和电子束曝光所限定的隔离材料和导电材料。
在实施例中，可以使用电子束曝光对晶片的第一部分和第二部分曝光。
在实施例中，在工艺的开始处，晶片可以包括电子束抗蚀剂层、第一下层和第二下层、以及隔离层诸如SiO2层，第一下层和第二下层例如包括SOC和SiARC硬掩模层。方法可以包括使用电子束曝光对晶片的电子束抗蚀剂层曝光，其中可以使用图案数据中的可重复用于其他芯片的共用芯片设计部分所控制的束波对晶片的第一部分曝光，以及其中可以使用在图案数据中对于芯片独特的独特芯片设计部分所控制的束波对晶片的第二部分曝光。方法可以包括基于已显影的电子束抗蚀剂层蚀刻第一下层和第二下层并从晶片剥离电子束抗蚀剂层。方法可以包括基于已蚀刻的第一下层和第二下层蚀刻隔离层并从晶片剥离第一下层和第二下层。方法可以包括施加导电层至晶片的第一部分和第二部分的已蚀刻和剥离的隔离层上，例如使用采用钨的化学气相沉积。方法可以包括对晶片化学机械平坦化，导致隔离层是顶层且包括如由用于晶片的第一部分和第二部分二者的电子束曝光所限定的隔离材料和导电材料。
根据本发明的一个方面，提出了一种电子器件诸如半导体芯片。电子器件可以使用上述方法创建。
根据本发明的一个方面，提出了一种无掩模光刻曝光系统诸如带电粒子多束波光刻系统。系统可以包括光刻子系统，光刻子系统包括无掩模图案写入器诸如带电粒子多束波光刻机或电子束曝光机。无掩模光刻曝光系统可以被配置用于根据图案数据在目标诸如晶片的表面上曝光图案。图案数据可以包括共用芯片设计数据，共用芯片设计数据描述可适用于多个芯片的芯片版图设计。无掩模光刻曝光系统可以被配置用于在将图案数据以流传送至无掩模图案写入器之前将独特芯片设计数据插入至图案数据中。
在实施例中，图案数据处理系统可以被配置用于预处理用于生成共用芯片设计数据的基于向量的输入设计文件。图案数据处理系统可以被配置用于从图案数据和共用芯片设计数据生成图案数据。
在实施例中，无掩模光刻曝光系统可以包括图案数据处理系统。图案数据处理系统可以被配置用于预处理用于生成包括共用芯片设计数据的图案数据的基于向量的输入设计文件。无掩模光刻曝光系统可以包括图案流传送器。图案流传送器可以被配置用于接收包括共用芯片设计数据的图案数据并将独特芯片设计数据插入至图案数据中。
在实施例中，无掩模光刻曝光系统可以包括图案流传送器，图案流传送器被配置用于将包括共用芯片设计数据的图案数据以流传送至光刻子系统。光刻子系统可以被配置用于将独特芯片设计数据插入至图案数据中。
在实施例中，无掩模光刻曝光系统可以包括用于控制光刻子系统的操作的元件控制单元。光刻子系统可以被配置用于从元件控制单元例如以进程作业的形式接收独特芯片设计数据。
在实施例中，无掩模光刻曝光系统可以包括用于控制无掩模图案写入器的操作的主机系统。光刻子系统可以被配置用于从主机系统接收独特芯片设计数据。
在实施例中，无掩模光刻曝光系统可以包括用于基于秘密数据生成独特芯片设计数据的独特数据生成器。
在实施例中，独特数据生成器可以被配置用于以加密格式从外部提供者接收秘密数据。
根据本发明的一个方面，提出了一种用于生成图案数据的计算机实施的方法。图案数据可以表示一个或多个电子器件诸如半导体芯片的至少一部分。可以在图案数据的控制下使用无掩模光刻曝光系统诸如带电粒子多束波光刻系统来创建电子器件。无掩模光刻曝光系统可以包括光刻子系统，光刻子系统包括无掩模图案写入器诸如带电粒子多束波光刻机或电子束机。方法可以包括在将图案数据以流传送至无掩模图案写入器之前将非共用芯片设计数据或与非共用芯片设计数据相关的信息插入至共用芯片设计数据中以获得图案数据。
在实施例中，共用芯片设计数据可以在图案数据的控制之下使用无掩模图案写入器定义待在晶片上创建的电子器件的共用设计版图部分。共用设计版图部分可以与在晶片上创建的其他电子器件相同。非共用芯片设计数据可以在图案数据的控制下使用无掩模图案写入器定义待在芯片上创建的所述电子器件的非共用设计版图部分。非共用设计版图部分可以与晶片上创建的其他芯片不同。
在实施例中，共用设计版图部分可以对于电子器件的集合中的所有电子器件相同。非共用设计版图部分可以仅对于集合中的电子器件子集相同且对于集合中的电子器件的其他部分不同。
在实施例中，共用芯片设计数据可以描述可适用于多个芯片的芯片版图设计的至少一部分。共用芯片设计数据可以包括用于芯片版图的至少一层的设计数据，该设计数据描述了多个电路元件以及电路元件之间的多个连接中的至少一项。
在实施例中，独特或非共用芯片设计数据可以描述可适用于多个芯片的单个芯片的芯片版图设计的至少一部分。独特或非共用芯片设计数据可以包括用于芯片版图的至少一层的设计数据，该设计数据描述了多个电路元件以及电路元件之间的多个连接中的至少一项。
在实施例中，独特或非共用芯片设计数据可以包括用于芯片版图的仅一层的设计数据，该设计数据描述多个电路元件以及电路元件之间多个连接中的至少一项。
在实施例中，独特或非共用芯片设计数据可以包括描述芯片版图的两个或更多层之间的过孔连接的设计数据。
在实施例中，独特或非共用芯片设计数据可以包括描述芯片版图的电路元件的有源区域的设计数据。
在实施例中，方法可以进一步包括从进程作业提取非共用芯片设计数据或与非共用芯片设计数据相关的信息。
在实施例中，方法可以包括以基于向量的数据格式处理非共用芯片设计数据和共用芯片设计数据。
在实施例中，方法可以进一步包括在将非共用芯片设计数据插入至共用芯片设计数据之前将共用芯片设计数据从基于向量的数据格式光栅化为基于位图的数据格式。
在实施例中，方法可以进一步包括在将图案数据以流传送至无掩模图案写入器之前将图案数据光栅化为空白数据格式。
在实施例中，方法可以进一步包括将图案数据以流传送至无掩模图案写入器。
根据本发明的一个方面，提出了一种可以配置用以执行上述方法的光刻系统。
根据本发明的一个方面，提出了一种数据处理系统，该数据处理系统包括处理器，该处理器被配置用于执行用于生成上述实施例中的一个或多个实施例的数据的方法。
根据本发明的一个方面，提出了一种电子器件诸如半导体芯片。可以使用上述无掩模光刻曝光系统创建电子器件。
在实施例中，电子器件可以是与任何其他所创建的半导体芯片不同的真正独特的半导体芯片。
根据本发明的一个方面，提出了一种电子器件诸如半导体芯片。电子器件可以是半导体芯片的集合中的构件，该电子器件包括：对于集合中的所有半导体芯片相同的共用设计版图部分；以及仅对于集合中的半导体芯片的子集相同且对于集合中的其他半导体芯片不同的非共用设计版图部分。可以基于在非共用设计版图部分的创建期间提供至无掩模光刻曝光系统的秘密数据，使用无掩模光刻曝光系统来创建非共用设计版图部分。
根据本发明的一个方面，提出了一种电子器件诸如半导体芯片。电子器件可以是半导体芯片的集合中的构件。半导体芯片可以包括形成在半导体芯片的三个或更多层中的共用设计版图部分和非共用设计版图部分，该半导体芯片包括：对于集合中的所有半导体芯片相同的共用设计版图部分；以及仅对于集合中的半导体芯片的子集相同的非共用设计版图部分。非共用设计版图部分可以形成在层中的至少第一层上，该层具有在第一层之上的层中的第二层并且具有在第一层之下的层中的第三层。
根据本发明的一个方面，提出了一种电子器件诸如半导体芯片。电子器件可以是半导体芯片的集合中的构件。该半导体芯片可以包括形成在半导体芯片的多个层中的共用设计版图部分和非共用设计版图部分，电子器件包括：对于集合中的所有半导体芯片相同的共用设计版图部分；以及仅对于集合中的半导体芯片的子集相同的非共用设计版图部分。非共用设计版图部分可以包括以下项中的至少一项：在多个层的金属层之间的连接；在金属层与多个层的接触层中的栅极之间的连接；在多个层的局部互连层中的连接；以及多个层中的一个层的晶体管或二极管的P或N掺杂有源区域。
在实施例中，共用设计版图部分和非共用设计版图部分可以互连以形成电子电路。
在实施例中，电子器件可以包括用于接收刺激(challenge)的至少一个输入端子以及用于输出响应的至少一个输出端子。电子电路可以形成连接至至少一个输入端子和至少一个输出端子的刺激-响应电路。刺激-响应电路可以适用于基于向至少一个输入端子施加的刺激而在至少一个输出端子处生成响应。刺激和响应可以具有预定的关系。
根据本发明的一个方面，提出了一种半导体制造设备。半导体制造设备可以包括如上所述的无掩模光刻曝光系统。
根据本发明的一个方面，提出了一种计算机程序产品，该计算机程序产品实施在计算机可读非瞬态存储介质上，该计算机程序产品包括指令，当由计算机执行计算机程序产品时所述指令使得计算机执行用于生成上述实施例的一个或多个实施例的数据的方法。
根据本发明的一个方面，提出了一种计算机可读非瞬态存储介质，其包括指令，所述指令当由计算机执行时使得计算机执行用于生成上述实施例的一个或多个实施例的数据的方法。
根据本发明的一个方面，提出了一种用于生成非共用芯片设计数据的计算机实施的方法。方法可以包括从外部提供者接收秘密数据。方法可以进一步包括基于秘密数据来生成非共用芯片设计数据，其中非共用芯片设计数据限定将要使用无掩模图案写入器在晶片上创建的电子器件的非共用设计版图部分，非共用设计版图部分对于晶片上所创建的其他芯片是不同的。
在实施例中，可以以加密形式接收秘密数据。方法可以进一步包括在生成非共用芯片设计数据之前解密秘密数据。
在实施例中，秘密数据可以包括秘密密钥和秘密标识中的至少一项。
在实施例中，方法可以进一步包括从制造数据库接收与待制造的芯片相关的产品标识信息或序列号信息。方法可以进一步包括从密钥管理服务接收批量的标识/密钥对。方法可以进一步包括使用接收到的标识信息或序列号信息以及接收到的标识/密钥对来控制非共用芯片设计数据的生成。
根据本发明的一个方面，提出了一种数据处理系统，该数据处理系统包括处理器，处理器被配置用于执行用于生成上述实施例的一个或多个实施例的非共用芯片设计数据的方法。
根据本发明的一个方面，提出了一种计算机程序产品，该计算机程序产品实施在计算机可读非瞬态存储介质上，该计算机程序产品包括指令，当由计算机执行计算机程序产品时所述指令使得计算机执行用于生成上述实施例的一个或多个实施例的非共用芯片设计数据。
根据本发明的一个方面，提出了一种计算机可读非瞬态存储介质，其包括指令，所述指令当由计算机执行时使得计算机执行用于生成上述实施例的一个或多个实施例的非共用芯片设计数据的方法。
在以下说明书和权利要求中进一步限定本发明的各个方面和实施例。
下文中，将进一步详细描述本发明的实施例。然而应该知晓，这些实施例不应解释为限制本发明的保护范围。
附图说明
现在将参照所附示意图仅借由示例的方式描述实施例，其中对应的参考符号指示对应的部分，以及其中：
图1示出了本发明示例性实施例的简化独特芯片和具有多个独特芯片的晶片；
图2示出了带电粒子多束波光刻系统的示例性实施例的简化示意图；
图3是示出了示例性无掩模光刻系统的概念图；
图4A至图4D是用于根据本发明的光刻系统的网络架构的示例性实施例的示意图；
图5示出了使用实线光栅化(real-line rasterization)的数据路径的实施例的示例性功能流程图；
图6示出了根据本发明示例性实施例的创建独特芯片的工艺；
图7示出了根据本发明另一示例性实施例的创建独特芯片的工艺；
图8示出了根据本发明另一示例性实施例的创建独特芯片的工艺；以及
图9示出了根据本发明示例性实施例的用于生成非共用芯片设计数据和图案数据的计算机实施的方法。
附图仅意在说明性目的，且不用作对如权利要求所规定的范围或保护的限制。
具体实施方式
在以下示例中参考半导体芯片，但是应该理解本发明不限于芯片且更通常适用于具有个性化例如独特特征的电子器件的创建。电子器件可以是只读存储器(ROM)。例如，可以使用本发明创建具有个性化ROM负载的批量芯片。这些批量通常是小批量，例如由一个或少于一个晶片创建。
由带电粒子多束波光刻执行的工艺也称作电子束波或电子束曝光。电子束曝光方法是无掩模曝光方法。用于在电子束曝光期间写入目标诸如晶片的电子束也可以称作束波。
设计独特芯片以相对于其他芯片是独特的。这并未排除可以使用本发明制造多于一个独特芯片的可能性，例如以创建备份独特芯片用于在原始独特芯片受损的情形中，以创建批量的相同芯片，或为了任何其他原因。功能上不同于任何其他半导体芯片的独特半导体芯片可以称作真正独特芯片。在芯片上创建视觉可读独特ID也可以称作创建独特芯片。可以通过在不同晶片上重复芯片的创建而制作独特芯片的副本，或者单个晶片可以包括独特芯片的一个或多个副本。
图1示出了包含共用部分101和个性化区域102的示例性简化独特芯片100。共用部分101可以在晶片24上所创建的其他芯片中复制，导致具有相同的相同部分的多个芯片。个性化区域102可以不同于晶片24上所创建的其他芯片。这示出在图1的顶部中，其中晶片24被示出为包含独特芯片100和39个其他独特芯片，每个独特芯片具有不同的个性化区域。组合的共用部分101和个性化区域102可以导致独特芯片100。
个性化区域102可以通过选择并写入特殊结构诸如图1的中部由黑点所示的过孔来实现。其他独特芯片可以具有不同的结构诸如过孔，导致在电子电路的层内或不同层之间实现不同的互连。
对于特殊结构备选地或者附加地，可以选择并写入金属层之间的其他连接、金属层与例如接触层中的栅极之间的连接、局部互连层中的连接、和/或晶体管或二极管的某些部分的P或N注入以实现个性化区域102。
可以使用光学光刻或带电粒子多束波光刻创建共用部分101。通常使用带电粒子多束波光刻创建个性化区域。此外，可以设计用于控制带电粒子光刻系统中的束波的图案数据以包括用于晶片上的多个芯片的共用芯片设计部分以及用于个性化区域的独特部分。出于背景技术章节中所述的原因，不希望一次生成包括共用芯片设计部分和独特芯片设计部分的图案数据。因此已经修改了光刻系统以使得能够在稍后阶段也即接近晶片的实际图案化，将独特芯片设计部分插入至图案数据。这将结合图4A至图4D以及图5更详细解释。
图2示出了可以用于实施无掩模图案写入器的带电粒子多束波光刻机1的示例性实施例的简化示意图。这种光刻机合适地包括：生成多个束波的束波生成器；将所述束波图案化为已调制束波的束波调制器；以及用于将所述束波投影至目标的表面上的束波投影器。目标例如是晶片。束波生成器通常包括源和至少一个孔径阵列。束波调制器通常是具有消隐偏转器阵列和束波阻挡阵列的束波消隐器。束波投影器通常包括扫描偏转器和投影透镜系统。
在图2中所示的实施例中，光刻机1包括用于制作均质、扩展电子束4的电子源3。优选地将束波能量维持相对较低在大约1keV至10keV范围内。为了实现这点，加速电压优选地较低，电子源优选地相对于接地电势下的目标而保持在大约-1keV至-10kV，但也可以使用其他设置。
来自电子源3的电子束4可以穿过双八极柱(double octopole)并随后穿过用于准直电子束4的准直器透镜5。如应该理解，准直器透镜5可以是任何类型的准直光学系统。随后，电子束4可以撞击在分束器上，分束器在一个合适的实施例中是孔径阵列6A。孔径阵列6A可以阻挡束波的一部分且可以允许多个子束20穿过孔径阵列6A。孔径阵列优选地包括具有通孔的平板。因此，可以产生多个平行电子子束20。
第二孔径阵列6B可以由每个子束创建多个束波7。束波也称作电子束。系统可以生成大量束波7，优选地大约10,000至1,000,000个束波，但当然可以使用更多或更少束波。注意，也可以使用其他已知方法来生成已准直束波。这允许操纵子束，其对于系统操作是有益的，特别是当将束波的数目增大至5,000或更多时。这种操纵例如由聚光透镜、准直器、或将子束会聚至光轴的透镜结构执行，例如在投影透镜的平面中。
会聚透镜阵列21(或会聚透镜阵列的集合)可以被包括在子束创建孔径阵列6A背后，用于将子束20朝向束波阻挡阵列10中对应的开口聚焦。第二孔径阵列6B可以从子束20生成束波7。优选地与束波消隐器阵列9组合地包括束波创建孔径阵列6B。例如，两者可以组装在一起以便于形成子组件。在图2中，孔径阵列6B从每个子束20产生三个束波7，其在对应的开口处撞击束波阻挡阵列10，使得由终端模块22中的投影透镜系统将三个束波投影至目标上。在实际中可以由用于终端模块22中的每个投影透镜系统的孔径阵列6B产生更大量的束波。在一个实施例中，可以从每个子束生成49个束波(以7x7阵列设置)且通过单个投影透镜系统引导，但每个子束的束波的数目可以增大至200或更多。
从束波4通过子束20的中间级步进式生成束波7具有的优点在于，可以利用相对有限数目的子束20并在离目标相对较远的位置处执行主要光学操作。一个这样的操作是将子束会聚至对应于一个投影透镜系统的点。优选地，操作和会聚点之间的距离大于会聚点与目标之间的距离。更合适地，使用与其组合的静电投影透镜。该会聚操作使得系统能够满足减小光斑大小、增大电流并减小点扩展的需求，以便于在先进节点处进行可靠的带电粒子束光刻，特别是在具有小于90nm关键尺寸的节点处。
束波7可以接着穿过调制器9的阵列。该调制器9的阵列可以包括具有多个消隐器的束波消隐器阵列，每个消隐器都能够偏转一个或多个电子束波7。消隐器可以更具体地是被设置有第一电极和第二电极的静电偏转器，第二电极是接地或公共电极。束波消隐器阵列9与束波阻挡阵列10一起构成调制装置。基于束波控制数据，调制装置8可以添加图案至电子束波7。可以借由存在于终端模块22内的部件将图案投影至目标24上。
在该实施例中，束波阻挡阵列10包括用于允许束波穿过的孔径的阵列。束波阻挡阵列以其基本形式可以包括被设置有通孔的基底，通孔通常是圆孔，但也可以使用其他形状。在一个实施例中，束波阻挡阵列8的基底由具有通孔的规则间距阵列的硅晶片形成，且可以被涂覆有金属的表面层以防止表面带电。在一个实施例中，金属可以是不会形成自然氧化物皮层的类型，诸如CrMo。
在一个实施例中，束波阻挡阵列10的通道可以与束波消隐器阵列9中的孔洞对准。束波消隐器阵列9和束波阻挡阵列10通常一起工作以阻挡或允许束波7穿过。如果束波消隐器阵列9偏转束波，其将不穿过束波阻挡阵列10中对应的孔径，而是替代地将由束波阻挡阵列10的基底阻挡。但是如果束波消隐器阵列9并未偏转束波，则其将穿过束波阻挡阵列10中对应的孔径并将随后作为光斑被投影在目标24的目标表面13上。
光刻机1可以进一步包括用于例如以图案位图数据的形式提供束波控制数据至束波消隐器阵列9的数据路径。束波控制数据可以使用光纤传送。可以将来自每个光纤的已调制光束投影在束波消隐器阵列9上的光敏元件上。每个光束可以保持用于控制耦合至光敏元件的一个或多个调制器的图案数据的一部分。
随后，电子束7可以进入终端模块。下文中，术语“束波”指代已调制束波。这种已调制束波有效地包括时间序列部分。这些序列部分中的一些序列部分可以具有较低强度且优选地具有零强度—也即在束波阻挡处被挡住的部分。一些部分可以具有零强度以便于允许将束波定位至用于后续扫描周期的开始位置。
终端模块22优选地构造为可插入、可更换的单元，其包括各种部件。在该实施例中，终端模块可以包括束波阻挡阵列10、扫描偏转器阵列11以及投影透镜装置12，但并不是所有这些都必需包括在终端模块中，并且可以不同地布置它们。
在穿过束波阻挡阵列10之后，已调制束波7可以穿过提供沿X和/或Y方向、实质上垂直于未偏转束波7方向的每个束波7的偏转的扫描偏转器阵列11。在该实施例中，偏转器阵列11可以是使得能够施加相对较小驱动电压的扫描静电偏转器。
接着，束波可以穿过投影透镜装置12且可以被投影至在目标平面中的目标(通常为晶片)的目标表面24上。对于光刻应用，目标通常包括被设置有带电粒子敏感层或抗蚀剂层的晶片。投影透镜装置12可以聚焦束波，例如导致大约10至30纳米直径的几何光斑尺寸。在该设计中的投影透镜装置12例如提供大约100至500倍的缩小。在该优选实施例中，投影透镜装置12有利地定位成靠近目标表面。
在一些实施例中，束波保护器可以位于目标表面24和聚焦投影透镜装置12之间。束波保护器可以是箔片或平板，被设置有所需的孔径，用于在从晶片释放的抗蚀剂粒子可以达到光刻机中的任何敏感元件之前吸收它们。备选地或附加地，扫描偏转阵列9可以被设置在投影透镜装置12和目标表面24之间。
粗略而言，投影透镜装置12将束波7聚焦至目标表面24。由此，其进一步确保单个像素的光斑尺寸是正确的。扫描偏转器11可以将束波7偏转在目标表面24之上。由此，需要确保像素在目标表面24上的位置在微观上是正确的。特别地，扫描偏转器11的操作需要确保像素良好地适合像素网格，该像素网格最终构成目标表面24上的图案。应该理解，由目标24下方存在的晶片定位系统合适地实现像素在目标表面上的宏观定位。
该高品质投影可以是与获得提供可重复结果的光刻机有关。通常，目标表面24包括在基底顶部上的抗蚀剂膜。可以通过施加带电粒子例如电子的束波而化学地改性抗蚀剂膜的一部分。作为其结果，膜的被辐照部分可以在显影剂中或多或少可溶解，得到晶片上的抗蚀剂图案。可以随后将晶片上的抗蚀剂图案转移至下层，也即通过实施如半导体制造领域中已知的蚀刻和/或沉积步骤。明显地，如果辐照不是均匀的，抗蚀剂可能无法以均匀方式被显影，导致图案中的错误。此外，许多这样的光刻机利用多个束波。辐照中的差异并不应该由偏转步骤导致。
图3示出了示例性带电粒子光刻系统1A的概念图，其划分为三个高级子系统：晶片定位系统25，电子光柱20，以及数据路径30。晶片定位系统25沿x方向在电子光柱20之下移动晶片24。晶片定位系统25可以被提供有来自数据路径子系统30的同步信号以将晶片与由电子光柱20所生成的电子束波对准。电子光柱20可以包括如图2中所示的带电粒子多束波光刻机1。也可以经由数据路径子系统30使用图案位图数据来控制束波消隐器阵列9的切换。
在图4A至图4D中示出了用于光刻系统301A至301D的数据路径子系统30的示例性实施例，数据路径子系统30具有形成数据路径子系统30的控制接口和数据接口。图示出了具有如下三个接口的层级布置：集群接口303，集群元件接口305，以及光刻子系统接口307。示出多个光刻子系统316，每个光刻子系统包括如图2中所示的带电粒子多束波光刻机1。可以仅存在一个光刻子系统316。
子系统316包括例如晶片加载子系统(WLS)、晶片定位子系统(WPS)、用于生成电子束波的照射光学子系统(ILO)、用于将束波切换数据以流传送至光刻元件的图案流传送子系统(PSS)、用于接通和断开电子束波的束波切换子系统(BSS)、用于将束波投影至晶片上的投影光学子系统(POS)、束波测量子系统(BMS)以及度量子系统(MES)。
每个子系统316可以独立地工作且可以包括用于存储指令的存储器以及用于执行指令的计算机处理器。存储器和处理器可以在每个子系统中作为插件式客户端(PIC)315实施。子系统的合适的实施方式可以包括例如运行Linux操作系统的个人计算机。子系统可以包括用于存储它们的操作系统的硬盘或非易失性存储器，使得每个子系统从该盘或存储器启动。以下所述的这些和其他特征实现如下设计：其中每个子系统可以是可以作为独立单元被设计、构造和测试的自主单元，而无需考虑由其他子系统提出的约束。例如，可以采用充足的存储器和处理能力设计每个子系统以在其操作周期期间适当地执行子系统的功能，而无需考虑其他子系统对存储器和处理能力的要求。这在系统的研发和升级期间是特别有利的，当这些需求在不断变动时。采用该设计，可以增大总的所需存储器和处理能力，并且可以需要在每个子系统内实施这些部件的冗余。然而，简化的设计可以导致更快的研发和更简单的升级。
可以设计子系统316以经由控制网络420接收命令且可以独立于其他子系统执行命令，报告命令执行的结果并一旦请求就传送任何得到的执行数据。
子系统316可以设计为自主单元，但是设计为从中央盘或存储器例如在数据网络中心上启动。这减少了每个子系统中的各个硬盘或非易失性存储器的成本和可靠性问题，并通过更新中心位置中的子系统的启动映像而允许子系统的更容易的软件升级。
集群接口303可以包括用于在光刻集群前端306与一个或多个主机系统302之间、和/或在集群前端306与一个或多个操作者控制台304之间通信的接口。
集群元件接口305可以包括用于在集群前端306与包括元件控制单元312和/或数据网络中心314的光刻元件网络之间通信的接口。元件控制单元312可以经由链路406与数据网络中心314通信，其中通信优选地是从元件控制单元312至数据网络中心314的单向。
光刻子系统接口307可以包括在元件控制单元312与光刻子系统316之间、以及在数据网络中心314与光刻子系统316之间的接口。子系统316可以经由控制网络420与元件控制单元312通信，且子系统316可以经由数据网络421与数据网络中心314通信。
可以不与各个光刻元件而是在集群前端306处具有操作者接口以及至更高级主机监管和自动化计算机的接口。
优选地，数据路径320将图案流传送器319直接连接至负责调制或切换带电粒子束的子系统。图案流传送器319可以将图案数据以流传送至光刻子系统316以控制带电粒子束的调制和切换。图案数据通常以位图格式被以流传送至相关子系统，因为数据量对于子系统处的本地存储而言太大。
子系统316可以经由控制网络连接至元件控制单元312，也称作支持子系统控制或SUSC。元件控制单元312可以包括存储器和用于控制光刻子系统316的操作的计算机处理器。
在图4A和图4B的示例中，从图案流传送器319以流传送至光刻子系统316的图案数据可以包括用于共用芯片设计部分的数据以及用于独特芯片设计部分的数据。在图4A中可以在图案数据处理单元318中将独特芯片设计部分添加至图案数据。在图4B中可以在图案流传送器319中将独特芯片设计部分添加至图案数据。
在图4C和图4D的示例中，从图案流传送器319以流传送至光刻子系统316的图案数据可以包括用于共用芯片设计部分的数据。在图4C中，可以由光刻子系统316在元件控制单元312的控制之下将独特芯片设计部分添加至图案数据。在图4D中，可以由光刻子系统316在主机系统302的控制之下将独特芯片设计部分添加至图案数据。
在图4A至图4D中，可以由元件控制单元312经由控制网络420来控制图案流传送器319。进一步，图案流传送器319可以是光刻子系统316的一部分。
图5示出了使用实线光栅化的数据路径的实施例的示例性功能流程图。在图3中，功能流程图划分为四个区段：3010用以指示下层数据输出/输入的数据格式；3020示出包括数据输出/输入(平行四边形)和功能元件(矩形)的工艺流程；3030用以指示在上层功能元件处执行的工艺步骤；以及3040用于指示通常多频繁执行工艺步骤，例如每个设计一次3041，每个晶片一次3042或者每个场一次3043。罗马数字I、II和III指示特征数据集合和/或选择数据何时可以提供至数据路径。
向进程的输入可以是GDS-II设计版图数据2007，或者以任何其他合适格式诸如OASIS数据格式的设计版图，限定了共用芯片设计部分。图案数据处理系统318可以每个设计一次地预处理1022GDS-II文件，如在底部由箭头3041所示。
优选地，预处理1022并不涉及独特芯片设计部分，使得图案数据预处理系统318位于不太安全的环境。也希望为了安全原因最小化独特芯片设计部分的曝光时间。安全方面是重要的，因为芯片的独特性将通常用于数据安全、可追踪性和防伪造应用。虚线框内的进程也即从软件处理1071A直至硬件处理1073，通常在光刻机1、1A处执行，实现更安全的操作环境。通过在较晚阶段插入独特芯片设计部分，可以最小化在光刻系统301A至301D内使用代码的时间量。
可以在功能流程中的由罗马数字I、II和III所示的各个阶段处将独特芯片设计部分插入至图案数据。
一旦处理了设计版图数据输入在该示例中为GDSII输入，由罗马数字I所指示，则可以将独特芯片设计部分插入至图案数据中。在该阶段处通常以基于向量的数据格式执行图案数据处理。因为该操作通常在位于不太安全环境中的图案数据处理单元318处执行，在该阶段I处插入独特芯片设计部分至少是优选的。
更优选地，可以如罗马数字II所示在软件处理级1071A处、或者如由罗马数字III所示在流传送阶段1071B处执行将独特芯片设计部分插入至图案数据中。S/W处理级1071A通常每个晶片执行一次，如由第二箭头3042从底部所示。流传送阶段1071B通常每个场执行一次或每个芯片一次，如由第三箭头3043所示。
S/W处理级1071A和流传送阶段1071B可以在图案流传送器319处实施。在功能流程图的右侧的硬件处理级1073通常涉及由包括共用芯片设计部分和独特芯片设计部分的图案数据3009控制的消隐器。
GDS-II格式图案数据可以经历离线处理1022，通常包括邻近效应校正、抗蚀剂加热校正、和/或智能边界(共同描绘为3031)。得到的已校正向量图案数据2008可以是以向量格式，且可以包括剂量信息，描绘为3011。该离线处理1022通常对于给定图案设计、对于一个或多个批次晶片执行一次。在该阶段处插入独特芯片设计部分的情形中，由罗马数字I所示，离线处理1022可能需要更频繁地执行，高达每个晶片一次或甚至每个场或芯片一次。
接着，可以执行向量工具输入数据2008的在线处理以将矢量数据2008光栅化，从而生成例如4位灰度位图格式3012的图案系统流传送器(PSS)位图数据3021。
该处理通常在软件中执行。可以在该阶段添加独特芯片设计部分，如由罗马数字II所示。图案流传送器319可以随后处理PSS格式数据3021以生成消隐器格式数据2009，可能包括涉及如之前对位图数据的以下项的校正，共同描绘为3032：为束波位置校准而沿X和/或Y方向的全部或部分像素偏移、场大小调节、和/或场位置调节。对于输入点II备选地，可以在该阶段添加独特设计部分，如由罗马数字III所示。可以每个场执行该处理。随后可以将消隐器格式图案数据2009发送3022至光刻系统用于晶片的曝光。
如图5中所示，可以在流传送阶段1071B处执行光栅化，其通常涉及在硬件中执行的实时处理。可以对向量格式PSS格式数据3021执行对于束波位置校准、场大小调节、和/或场位置调节的校正3032，且随后光栅化可以将其转换为消隐器格式2009。当对向量数据进行校正时，可以沿X和Y方向两者进行全像素偏移和子像素偏移。
优选地，执行GDSII输入2007的预处理1022以便实现在稍后阶段处插入独特芯片设计部分。由此可以在中间图案数据内保留位空间或者可以将占位符添加至中间矢量格式数据，在稍后阶段处将要在该占位符处插入独特芯片设计数据。有利地，除了所述安全优点之外，这避免了对于每个独特芯片在每次晶片曝光之前重新生成海量图案数据，否则将需要非常高的CPU能力和非常大量的存储器。
在图4A至图4D中，可以为了将进程程序(PP)传输至SUSC 312而设计在集群前端306和SUSC 312之间的通信402。为此目的可以使用基于JavaScript对象标记法(JSON)的协议。协议优选地提供用于创建进程作业(PJ)、传输PP文件和任何相关联参数的指令，以基于PP指示SUSC 312创建PJ。附加的命令可以包括终止和取消命令。
从SUSC 312至集群前端306的通信可以包括确认消息、进展报告、以及错误和报警消息。
优选地，仅使用元件控制单元协议来严格控制SUSC 312和光刻子系统316之间跨控制网络420的通信401，以确保网络中的准实时性能。SUSD 314和集群前端316之间的通信405可以被设计用于来自SUSD 314的PJ结果的获取、作业追踪以及数据记录。超文本传输协议(HTTP)可以被用于该通信链路。
光刻子系统316和SUSD 314之间的通信403可以被设计用于单向收集来自子系统316的数据。数据可以使用各种协议诸如syslog、HDF5、UDP等等来传送。
可以使用用户数据报协议(UDP)发送高容量数据以发送数据而没有握手、检错和纠错的大开销。由于得到非常低的传输开销，数据可以因此视为实时接收。
层级数据格式HDF5可以被用于高频数据的传输和存储。HDF5良好地适用于存储和组织大量数字数据，但是通常不用于UDP环境。也可以使用其他数据格式诸如CSV或TCP，特别是用于低水平(低容量)数据。
可以使用PP控制光刻子系统316的操作，其可以包括待执行的动作的序列。元件控制单元312可以被加载有PP，且可以如由主机系统302或操作者通过操作者控制台304所请求的那样调度和执行PP。
进程程序(PP)和进程作业(PJ)可以是基于SEMI标准，例如SEMI E30：“用于制造设备的通信和控制的通用模型(GEM)”，SEMI E40：“用于处理管理的标准”，SEMI E42：“选配方案管理标准：概念、行为和消息服务”，和/或SEMI E139：“用于选配方案和参数管理(RaP)的规范”。PP可以扮演选配方案的角色，例如在SEMI E40标准中所定义。尽管SEMI标准规定了对于如何处理选配方案的许多要求，但是标准可以是矛盾的，因此优选地避免选配方案。替代地，可以以所谓二进制大对象(BLOB)的形式使用可编辑且未格式化的PP。
PP可以是确定了晶片的处理环境并可以在运行或处理循环之间经历改变的指令、设置和参数的集合的预计划和可重复使用的部分。PP可以由光刻工具设计者设计或由模具生成。
PP可以由用户上传至光刻系统。PP可以用于创建PJ。PJ可以规定将要由光刻子系统316应用于晶片或晶片集合的处理。PJ可以限定当处理晶片的特殊集合时使用哪个PP，且可以包括来自PP(并任选地来自用户)的参数。PJ可以是由用户或主机系统开启的系统活动。
PP不仅可以用于控制晶片的处理，而且也用于服务动作、校准功能、光刻元件测试、修改元件设置、更新和/或升级软件。优选地除了PP中所规定的之外不发生子系统行为，除了某些已允许的附加类别之外，诸如在模块或子系统的上电期间的自动初始化、子系统的周期性和无条件行为(只要那些并未影响PJ执行)、以及对于非预期断电、紧急事件或EMO激励的响应。
PP可以划分为多个步骤。大多数步骤包括命令和标识将要执行命令的子系统。步骤也可以包括将要用于执行命令的参数以及参数约束。PP也可以包括调度参数以指示何时将要执行步骤，例如并行、串行或同步执行。
为了执行PJ的命令步骤，元件控制单元312可以发送PJ中所指示的命令至在PJ的相关步骤中所指示的子系统。元件控制单元312可以监控时序并可以从子系统接收结果。
在图4A的示例中，可以配置图案数据处理系统318以从独特数据生成器330接收独特芯片设计数据430并将独特芯片设计数据插入至图案数据中。
在图4B的示例中，可以配置图案流传送器319以从独特数据生成器330接收独特芯片设计数据430并将独特芯片设计数据插入至图案化数据中。
在图4C的示例中，可以配置元件控制单元312以从独特数据生成器330接收独特芯片设计数据430并控制将独特芯片设计数据插入至图案数据中。可以利用进程作业将独特芯片设计数据发送至光刻子系统316。
在图4D的示例中，可以配置主机系统302以从独特数据生成器330接收独特芯片设计数据430并控制将独特芯片设计数据插入至图案数据中。可以利用进程作业将独特芯片设计数据发送至光刻子系统316。
通常，独特芯片设计数据430可以以能够实现直接插入至图案数据中的格式。备选地，独特芯片设计数据430包括能够使得生成待插入至图案数据中的数据的信息。
独特芯片设计数据430可以由独特数据生成器330基于从外部提供者340接收的秘密数据440而生成。备选地，可以在独特数据生成器330内生成秘密数据。可以由独特数据生成器330加密和解密秘密数据440。秘密数据440可以包括秘密密钥和/或秘密ID。
独特数据生成器330可以被实现为黑匣子装置。可以由黑匣子装置生成独特芯片设计数据430。黑匣子装置可以是在无掩模光刻曝光系统外的源且优选地位于制造工厂的制造部分内。黑匣子可以由第三方所有，例如IP块所有者或已制造芯片的所有者，或者密钥管理基础设施的所有者。有利地，黑匣子可以位于制造工厂内靠近光刻机的操作处，由此最小化独特芯片设计数据的公开曝光。这与已知的芯片制造方案相反，在已知的芯片制造方案中用于个性化芯片的黑匣子通常位于制造工厂外且用于在创建之后将芯片个性化。
黑匣子装置可以包括协作创建独特芯片设计数据430的ID/密钥管理器和独特数据生成器330。ID/密钥管理器可以接收来自制造数据库的产品ID/序列号信息以及来自可能位于无掩模光刻曝光系统外的密钥管理服务的批量的ID/密钥对。产品ID/序列号信息以及批量的ID/密钥对可以被用于控制独特芯片设计数据430的生成。进一步而言，可以使用产品ID/序列号信息来通过创建进程追踪芯片以在创建之后使得芯片与它们的ID/序列号匹配。备选地或附加地，可以使用产品ID/序列号信息以由未示出但本身已知的工艺在芯片中或在芯片上包括ID/序列号。
图6示出了根据本发明示例性实施例的创建独特芯片的工艺。在该实施例中可以黑匣子创建芯片的相同部分，且可以使用带电粒子多束波光刻创建芯片的独特部分。带电粒子多束波光刻的电子束曝光方法也可以称作映射器(Mapper)曝光或电子束。
在图6的工艺的开始处，晶片可以包括五个层：底部金属层201，隔离层202(例如SiO2)，以及顶部抗蚀剂层205(例如KrF抗蚀剂)。
为了创建相同部分(例如共用部分101)，顶层205可以经受掩模曝光，例如使用KrF激光，接着是显影步骤，其中从抗蚀剂层205移除由掩模所限定的结构。在蚀刻和剥离步骤中可以将这些结构蚀刻到隔离层202中并移除抗蚀剂。
接着，可以施加导电层至已蚀刻和剥离的隔离层上。例如可以使用采用钨的化学气相沉积(CVD-W)。化学机械平坦化(CMP)可以移除多余的导电材料，得到具有底部金属层以及包括如由掩模曝光所限定的隔离材料和导电材料的层的晶片。
随后，为了创建独特部分(例如个性化区域102)，晶片可以接收下层203和204(例如SOC+SiARC HM)和电子束抗蚀剂层206，覆盖包括来自光学光刻阶段的已蚀刻部分的隔离层202。顶层206可以经受电子束曝光，接着是显影步骤，其中可以从抗蚀剂层206移除由电子束所限定的结构。在蚀刻和剥离步骤中可以将这些结构蚀刻至SOC下层204和SiARC下层203中，并可以移除抗蚀剂。随后，可以将在下层203、204中创建的结构蚀刻至隔离层202中，且可以剥离下层203、204。
接着，可以施加导电层207至已蚀刻和剥离的隔离层上。例如可以使用采用钨的化学气相沉积(CVD-W)。化学机械平坦化(CMP)可以移除多余的导电材料，得到具有底部金属层以及包括如由掩模曝光和电子束所限定的隔离材料和导电材料的层的晶片。
在图6的实施例中，可以需要两个CMP步骤。由CMP步骤引起的蝶形和双重侵蚀效应会影响包括导电材料的隔离层的厚度。这会对芯片的模拟和射频性能具有负面影响。图7示出了用于创建独特芯片的改进工艺，其中可以仅需要单个CMP步骤。
图7示出了根据本发明另一示例性实施例的创建独特芯片的工艺。在该实施例中，可以使用光学光刻来创建芯片的相同部分(例如共用部分101)，且可以使用带电粒子多束波光刻来创建芯片的独特部分(例如个性化区域102)。
在图7的工艺的开始处，晶片可以包括五个层：底部金属层201，隔离层202(例如SiO2)，下层203和204(例如SOC+SiARC HM)以及顶部抗蚀剂层205(例如KrF抗蚀剂)。有利地，下层203和204可以用于光学光刻和带电粒子多束波光刻阶段两者，由此消除了在光学光刻阶段中对于CMP步骤的需求，如以下进一步解释的那样。
为了创建相同部分，顶层205可以经历掩模曝光，例如使用KrF激光，接着是显影步骤，其中可以从抗蚀剂层205移除由掩模限定的结构。在蚀刻和剥离步骤中可以将这些结构蚀刻至SOC下层204中且移除抗蚀剂。
接着，为了创建独特部分，晶片可以接收电子束抗蚀剂层206，覆盖包括来自光学光刻阶段的已蚀刻部分的SOC下层204。顶层206可以经历电子束曝光，接着是显影步骤，其中可以从抗蚀剂层206移除由电子束所限定的结构。在蚀刻和剥离步骤中，可以将这些结构蚀刻至SOC下层204中，并移除抗蚀剂。接着，可以将在光学光刻阶段和带电粒子多束波光刻阶段两者中在SOC下层204中创建的结构蚀刻至SiARC下层203中并随后蚀刻至隔离层202中，且可以剥离下层203、204。
随后，可以施加导电层207至用于芯片的相同部分和独特部分两者的已蚀刻和剥离隔离层上。例如可以使用采用钨的化学气相沉积(CVD-W)。化学机械平坦化(CMP)可以移除多余的导电材料，得到具有底部金属层和包括如由掩模曝光和电子束所限定的隔离材料和导电材料的层的晶片。
图8示出了根据本发明另一示例性实施例的创建独特芯片的工艺。在该实施例中，可以使用带电粒子多束波光刻来创建芯片的相同部分(例如共用部分101)和芯片的独特部分(例如个性化区域102)两者。
在图8的工艺的开始处，晶片可以包括五个层：底部金属层201，隔离层202(例如SiO2)，下层203和204(例如SOC+SiARC HM)以及顶部电子束抗蚀剂层206(例如KrF抗蚀剂)。
顶层206可以经历电子束曝光，接着是显影步骤，其中可以从抗蚀剂层206移除由电子束所限定的结构。在蚀刻和剥离步骤中可以将这些结构蚀刻至SOC下层204和SiARC下层203中，且可以移除抗蚀剂。随后可以将结构蚀刻至隔离层202中，且剥离下层203、204。
接着，可以施加导电层207至用于芯片的相同部分和独特部分两者的已蚀刻和剥离隔离层上。例如可以使用采用钨的化学气相沉积(CVD-W)。化学机械平坦化(CMP)可以移除多余的导电材料，得到具有底部金属层以及包括如由电子束所限定隔离材料和导电材料的层的晶片。
在图6和图7的实施例中，可以基于包括共用芯片设计部分和独特芯片设计部分的图案数据来生成芯片的独特部分，如结合图4A至图5中所述。共用芯片设计部分的尺寸可以取决于使用光学光刻所创建的芯片的相同部分的尺寸。当由光学光刻覆盖相同部分的大部分时，图案数据中的共用芯片设计部分可以是小的。可能的是，在芯片的独特部分仅具有独特特征或大部分具有独特特征的情形中，图案数据仅包括独特芯片设计部分。
在图8的实施例中，图案数据可以包括用于创建芯片的相同部分的共用芯片设计部分以及用于创建芯片的独特部分的独特芯片设计部分，如结合图4A至图5所述。
图9示出了根据本发明示例性实施例的用于生成非共用芯片设计数据和用于生成图案数据的计算机实施的方法。
可以在生成步骤4002中从秘密数据440生成非共用芯片设计数据430。可以在与待制造的芯片相关的产品标识信息或序列号信息450以及批量的标识/密钥对451的控制之下，来生成4001非共用芯片设计数据430。可以进一步处理4002非共用芯片设计数据，例如通过将非共用芯片设计数据包括至进程作业中。
可以通过将非共用芯片设计数据430插入4004至共用芯片设计数据2007中而从非共用芯片设计数据430和共用芯片设计数据2007生成图案数据2009。例如可以通过将数据从基于向量的格式光栅化为基于位图的格式，来处理4003共用芯片设计数据2007。可以例如通过将图案数据光栅化为消隐器数据格式，来处理4005图案数据2009。
本发明的一个或多个实施例可以作为用于计算机系统的计算机程序产品实施。程序产品的程序可以限定实施例(包括在此所述的方法)的功能且可以包含在各种计算机可读存储介质上。计算机可读存储介质可以是非瞬态存储介质。说明性的计算机可读存储介质包括但不限于：(i)不可写存储介质(例如计算机内的只读存储器装置诸如由CD-ROM驱动可读的CD-ROM盘，ROM芯片，或任何类型的固态非易失性半导体存储器)，其上可以永久地存储信息；以及(ii)可写存储介质(例如硬盘驱动或任何类型固态随机访问半导体存储器、闪存)，其上存储可更改的信息。

Claims (32)

1.一种使用包括无掩模图案写入器(1)的无掩模光刻曝光系统(301A-301D)创建电子器件的方法，
所述方法包括：在将包括共用芯片设计数据的图案数据以流传送至所述无掩模图案写入器之前，将独特芯片设计数据或与所述独特芯片设计数据相关的信息引入至所述图案数据中。
2.根据权利要求1所述的方法，
其中所述无掩模光刻曝光系统进一步包括数据处理系统，
其中由所述数据处理系统控制所述图案写入器，
其中所述数据处理系统适用于被馈送与图案有关的软件数据，所述图案将被转移至目标，在所述目标中将实现所述电子器件，
其中基于被馈送至所述曝光系统的所述图案数据，实现由所述数据处理系统将图案化数据提供至所述图案写入器，
所述方法包括：
在所述数据处理系统的第一数据输入处、特别是在与处理每个目标的图案数据相关的其实例处，馈送所述图案数据的用于待在所述目标上实现的电子器件的共用部分；以及
在所述数据处理系统的第二数据输入处，在所述数据处理系统相对于所述第一数据输入在所述数据流下游的、特别是能够处理所述目标的每个部分的图案数据的其实例处，馈送独特图案数据或信息。
3.一种处理晶片(24)的方法，其中，在制造所述晶片时，曝光所述晶片的第一部分以用于创建芯片(100)的与所述晶片(24)上所创建的其他芯片相同的相同部分(101)，其中曝光所述晶片的第二部分以用于创建所述芯片(100)的与所述晶片(24)上所创建的其他芯片不同的独特部分(102)。
4.根据权利要求3所述的方法，其中，使用束波来曝光所述晶片的所述第二部分，所述束波被使用图案数据来控制，所述图案数据包括与其他芯片可重复使用的共用芯片设计部分以及对于所述芯片(100)独特的独特芯片设计部分。
5.根据权利要求3所述的方法，其中，使用电子束曝光来曝光所述晶片的所述第一部分和所述第二部分。
6.一种无掩模光刻曝光系统，包括无掩模图案写入器(1)，
其中所述无掩模光刻曝光系统被配置用于根据图案数据来曝光目标的表面上的图案，
其中所述图案数据包括共用芯片设计数据，所述共用芯片设计数据描述可适用于多个芯片的芯片版图设计，以及
其中所述无掩模光刻曝光系统被配置用于在将所述图案数据以流传送至所述无掩模图案写入器之前将独特芯片设计数据插入至所述图案数据中。
7.根据权利要求6所述的无掩模光刻曝光系统，包括：图案数据处理系统(318)，被配置用于预处理用于生成包括所述共用芯片设计数据的所述图案数据的基于向量的输入设计文件；以及图案流传送器(319)，被配置用于接收包括所述共用芯片设计数据的所述图案数据并将所述独特芯片设计数据插入至所述图案数据中。
8.根据权利要求6所述的无掩模光刻曝光系统，包括图案流传送器(319)，所述图案流传送器(319)被配置用于将包括所述共用芯片设计数据的所述图案数据以流传送至所述光刻子系统(316)，以及其中所述光刻子系统(316)被配置用于将所述独特芯片设计数据插入至所述图案数据中。
9.根据权利要求6-8中任一项所述的无掩模光刻曝光系统，进一步包括：独特数据生成器(310)，用于基于秘密数据(440)生成所述独特芯片设计数据(430)。
10.根据权利要求9所述的无掩模光刻曝光系统，其中，所述独特数据生成器(330)被配置用于以已加密格式从外部提供者(340)接收所述秘密数据(440)。
11.根据权利要求6-10中任一项所述的无掩模光刻曝光系统，其中，所述共用芯片设计数据描述可适用于多个芯片的芯片版图设计的至少一部分，其中所述共用芯片设计数据包括用于所述芯片版图的至少一层的设计数据，所述设计数据描述多个电路元件以及电路元件之间的多个连接中的至少一项。
12.根据权利要求11所述的无掩模光刻曝光系统，其中，所述独特芯片设计数据描述可适用于所述多个芯片中的单个芯片的芯片版图设计的至少一部分，其中所述独特芯片设计数据包括用于所述芯片版图的至少一层的设计数据，所述设计数据描述多个电路元件以及电路元件之间的多个连接中的至少一项。
13.根据权利要求12所述的无掩模光刻曝光系统，其中，所述独特芯片设计数据包括用于所述芯片版图的仅一层的设计数据，所述设计数据描述多个电路元件以及电路元件之间的多个连接中的至少一项。
14.根据权利要求12-13中任一项所述的无掩模光刻曝光系统，其中，所述独特芯片设计数据包括描述在所述芯片版图的两个或更多层之间的过孔连接的设计数据。
15.根据权利要求12-14中任一项所述的无掩模光刻曝光系统，其中，所述独特芯片设计数据包括描述所述芯片版图的电路元件的有源区域的设计数据。
16.一种光刻系统，被配置用于执行处理晶片的方法，其中，在制造所述晶片时，曝光所述晶片的第一部分以用于创建芯片的与所述晶片上所创建的其他芯片相同的相同部分，其中曝光所述晶片的第二部分以用于创建所述芯片的与所述晶片上所创建的其他芯片不同的独特部分。
17.一种电子器件(100)，被使用包括无掩模图案写入器的无掩模光刻曝光系统而创建，
其中所述无掩模光刻曝光系统被配置用于根据图案数据来曝光目标的表面上的图案，
其中所述图案数据包括共用芯片设计数据，所述共用芯片设计数据描述可适用于多个芯片的芯片版图设计，以及
其中所述无掩模光刻曝光系统被配置用于在将所述图案数据以流传送至所述无掩模图案写入器之前将独特芯片设计数据插入至所述图案数据中。
18.根据权利要求17所创建的电子器件，其中所述电子器件是与任何其他所创建的半导体芯片不同的真正独特的半导体芯片。
19.一种电子器件(100)，其是半导体芯片的集合中的构件，所述电子器件包括：
共用设计版图部分，对于所述集合中的所有半导体芯片相同；以及
非共用设计版图部分，仅对于所述集合中的半导体芯片的子集相同且对于所述集合中的其他半导体芯片不同，
其中基于在所述非共用设计版图部分的创建期间向无掩模光刻曝光系统所提供的秘密数据，使用所述无掩模光刻曝光系统来创建所述非共用设计版图部分。
20.一种电子器件(100)，其是半导体芯片的集合中的构件，所述半导体芯片包括形成在所述半导体芯片的三个或更多层中的共用设计版图部分和非共用设计版图部分，所述电子器件包括：
共用设计版图部分，对于所述集合中的所有半导体芯片相同；以及
非共用设计版图部分，仅对于所述集合中的半导体芯片的子集相同，
其中所述非共用设计版图部分形成在所述层中的至少第一层上，所述层具有在所述第一层之上的第二层且具有在所述第一层之下的第三层。
21.一种电子器件(100)，其是半导体芯片的集合中的构件，所述半导体芯片包括形成在所述半导体芯片的多个层中的共用设计版图部分和非共用设计版图部分，所述电子器件包括：
共用设计版图部分，对于所述集合中的所有半导体芯片相同；以及
非共用设计版图部分，仅对于所述集合中的半导体芯片的子集相同，
其中所述非共用设计版图部分包括以下项中的至少一项：在所述多个层的金属层之间的连接；在所述多个层的金属层与接触层中的栅极之间的连接；在所述多个层的局部互连层中的连接；以及所述多个层中的一个层的晶体管或二极管的P或N掺杂有源区域。
22.根据权利要求20或21所述的电子器件，其中，所述共用设计版图部分和所述非共用设计版图部分互连以形成电子电路。
23.根据权利要求22所述的电子器件，其中，所述电子器件包括用于接收刺激的至少一个输入端子以及用于输出响应的至少一个输出端子，以及所述电子电路形成连接至所述至少一个输入端子和所述至少一个输出端子的刺激-响应电路，
其中所述刺激-响应电路适用于基于施加至所述至少一个输入端子的刺激而在所述至少一个输出端子处生成响应，所述刺激和所述响应具有预定的关系。
24.一种用于生成图案数据的计算机实施的方法，
其中所述图案数据表示将要使用包括无掩模图案写入器(1)的无掩模光刻曝光系统(301A-301D)在所述图案数据的控制之下创建的一个或多个电子器件(100)的至少一部分，
所述方法包括：在将所述图案数据以流传送至所述无掩模图案写入器之前，将非共用芯片设计数据或与所述非共用芯片设计数据相关的信息插入至共用芯片设计数据中，以获得所述图案数据。
25.根据权利要求24所述的方法，
其中所述共用芯片设计数据限定将要在所述图案数据的控制之下使用所述无掩模图案写入器在晶片(24)上创建的电子器件(100)的共用设计版图部分(101)，所述共用设计版图部分与在所述晶片上创建的其他电子器件相同，
以及其中所述非共用芯片设计数据限定将要在所述图案数据的控制之下使用所述无掩模图案写入器在所述晶片上创建的所述电子器件(100)的非共用设计版图部分(102)，所述非共用设计版图部分与所述晶片上创建的其他芯片不同。
26.根据权利要求24或25所述的方法，
其中所述共用设计版图部分对于电子器件的集合中的所有电子器件相同，
以及其中所述非共用设计版图部分仅对于所述集合中的电子器件的子集相同且对于所述集合中的其他电子器件不同。
27.一种数据处理系统，包括处理器，所述处理器被配置用于执行用于生成图案数据的计算机实施的方法，
其中所述图案数据表示将要使用包括无掩模图案写入器的无掩模光刻曝光系统在所述图案数据的控制之下创建的一个或多个电子器件的至少一部分，
所述方法包括：在将所述图案数据以流传送至所述无掩模图案写入器之前，将非共用芯片设计数据或与所述非共用芯片设计数据相关的信息插入至共用芯片设计数据中，以获得所述图案数据。
28.一种用于生成非共用芯片设计数据的计算机实施的方法，所述方法包括：
从外部提供者接收秘密数据；
基于所述秘密数据生成所述非共用芯片设计数据，其中所述非共用芯片设计数据限定将要使用无掩模图案写入器在晶片上创建的电子器件(100)的非共用设计版图部分(102)，所述非共用设计版图部分与所述晶片上创建的其他芯片不同。
29.根据权利要求28所述的方法，进一步包括：
从制造数据库接收与待制造的芯片相关的产品标识信息或序列号信息；
从密钥管理服务接收批量的标识/密钥对；
使用接收到的产品标识信息或序列号信息以及接收到的标识/密钥对，来控制所述非共用芯片设计数据的生成。
30.一种数据处理系统，包括处理器，所述处理器被配置用于执行用于生成非共用芯片设计数据的计算机实施的方法，所述方法包括：
从外部提供者接收秘密数据；
基于所述秘密数据来生成所述非共用芯片设计数据，其中所述非共用芯片设计数据限定将要使用无掩模图案写入器在晶片上创建的电子器件的非共用设计版图部分，所述非共用设计版图部分与在所述晶片上创建的其他芯片不同。
31.一种计算机程序产品，在计算机可读非瞬态存储介质上实施，所述计算机程序产品包括指令，当由计算机执行所述计算机程序产品时所述指令使得所述计算机执行用于生成非共用芯片设计数据的计算机实施的方法，所述方法包括：
从外部提供者接收秘密数据；
基于所述秘密数据来生成所述非共用芯片设计数据，其中所述非共用芯片设计数据限定将要使用无掩模图案写入器在晶片上创建的电子器件的非共用设计版图部分，所述非共用设计版图部分与在所述晶片上所创建的其他芯片不同。
32.一种计算机可读非瞬态存储介质，包括指令，所述指令当由计算机执行时使得所述计算机执行用于生成非共用芯片设计数据的计算机实施的方法，所述方法包括：
从外部提供者接收秘密数据；
基于所述秘密数据来生成所述非共用芯片设计数据，其中所述非共用芯片设计数据限定将要使用无掩模图案写入器在晶片上创建的电子器件的非共用设计版图部分，所述非共用设计版图部分与在所述晶片上所创建的其他芯片不同。
CN201780068886.5A 2016-09-08 2017-09-08 用于使用带电粒子多束波光刻系统制造独特芯片的方法和系统 Active CN109923478B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662385049P 2016-09-08 2016-09-08
US62/385,049 2016-09-08
US15/389,558 2016-12-23
US15/389,558 US20180068047A1 (en) 2016-09-08 2016-12-23 Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
US201762458040P 2017-02-13 2017-02-13
US62/458,040 2017-02-13
PCT/JP2017/033370 WO2018047984A1 (en) 2016-09-08 2017-09-08 Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system

Publications (2)

Publication Number Publication Date
CN109923478A true CN109923478A (zh) 2019-06-21
CN109923478B CN109923478B (zh) 2022-07-01

Family

ID=61561445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780068886.5A Active CN109923478B (zh) 2016-09-08 2017-09-08 用于使用带电粒子多束波光刻系统制造独特芯片的方法和系统

Country Status (8)

Country Link
US (1) US20220026815A1 (zh)
EP (1) EP3563198A4 (zh)
JP (2) JP2019529986A (zh)
KR (1) KR102454242B1 (zh)
CN (1) CN109923478B (zh)
NL (1) NL2019502B1 (zh)
TW (2) TW202323995A (zh)
WO (1) WO2018047984A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268330A (zh) * 2016-12-23 2019-09-20 Asml荷兰有限公司 使用带电粒子多小束光刻系统制造独特芯片

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0712136A2 (en) * 1994-11-04 1996-05-15 Toyota Jidosha Kabushiki Kaisha Nonvolatile memory producing apparatus and method
US20010046730A1 (en) * 2000-05-26 2001-11-29 Toshio Suzuki Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device
US20060064191A1 (en) * 2003-02-20 2006-03-23 Hidemitsu Naya Semiconductor device and semiconductor production management system
US20070195834A1 (en) * 2006-02-21 2007-08-23 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, method of laser irradiation, and method for manufacturing semiconductor device
US20070242252A1 (en) * 2006-04-12 2007-10-18 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method utilized to reduce quantization influence of datapath SLM interface to dose uniformity
US20090283915A1 (en) * 2006-03-09 2009-11-19 Becker Scott T Oversized Contacts and Vias in Layout Defined by Linearly Constrained Topology
TW201250394A (en) * 2011-02-28 2012-12-16 D2S Inc Method and system for forming patterns using charged particle beam lithography
CN102844715A (zh) * 2010-03-05 2012-12-26 麦克罗尼克迈达塔有限责任公司 合并多个几何像素图像并生成单个调制器像素图像的方法
CN103649836A (zh) * 2011-04-22 2014-03-19 迈普尔平版印刷Ip有限公司 用于光刻机器群集的网络架构和协议
US20140192334A1 (en) * 2008-09-23 2014-07-10 Pinebrook Imaging, Inc. Pixel Blending For Multiple Charged-Particle Beam Lithography
WO2015138130A1 (en) * 2014-03-10 2015-09-17 Applied Materials, Inc. Pixel blending for multiple charged-particle beam lithography

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987817A (ja) * 1982-11-11 1984-05-21 Toshiba Corp 集積回路製作用基板及びその製造装置
SE522531C2 (sv) * 1999-11-24 2004-02-17 Micronic Laser Systems Ab Metod och anordning för märkning av halvledare
JP3730500B2 (ja) * 2000-09-27 2006-01-05 株式会社東芝 パターンデータ形成装置、パターンデータ形成方法、電子部品の製造方法
US7316934B2 (en) * 2000-12-18 2008-01-08 Zavitan Semiconductors, Inc. Personalized hardware
JP2002351931A (ja) * 2001-05-29 2002-12-06 Hitachi Ltd マスク描画データ作成管理方法、データ処理システムおよびフォトマスクの製造方法
US6812477B2 (en) * 2002-12-04 2004-11-02 Texas Instruments Incorporated Integrated circuit identification
JP2005209850A (ja) * 2004-01-22 2005-08-04 Toshiba Corp 半導体装置の設計システムと製造システム
US7728956B2 (en) * 2005-04-05 2010-06-01 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method utilizing multiple die designs on a substrate using a data buffer that stores pattern variation data
JP5134944B2 (ja) * 2007-12-27 2013-01-30 株式会社ニューフレアテクノロジー 描画装置及び描画方法
US8143602B2 (en) * 2009-03-25 2012-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. High-volume manufacturing massive e-beam maskless lithography system
TWI547766B (zh) * 2009-05-20 2016-09-01 瑪波微影Ｉｐ公司 多調柵格化
CN102460633B (zh) * 2009-05-20 2014-12-17 迈普尔平版印刷Ip有限公司 用于光刻系统的图案数据转换器
JP2011108830A (ja) * 2009-11-17 2011-06-02 Nuflare Technology Inc 荷電粒子ビーム描画装置
CN103022040B (zh) * 2011-09-28 2015-12-02 无锡华润上华科技有限公司 只读存储器及其制作方法
JP5821490B2 (ja) * 2011-10-04 2015-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
US9136222B2 (en) * 2012-05-11 2015-09-15 GlobalFoundries, Inc. Chip identification pattern and method of forming
US8806392B2 (en) * 2012-12-03 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Distinguishable IC patterns with encoded information
US9672316B2 (en) * 2013-07-17 2017-06-06 Arm Limited Integrated circuit manufacture using direct write lithography
KR102081684B1 (ko) * 2014-08-26 2020-04-28 데카 테크놀로지 잉크 고유 식별자를 포함하는 패키지에 대한 프론트사이드 패키지 레벨 직렬화
US9691709B2 (en) * 2015-02-26 2017-06-27 International Business Machines Corporation Semiconductor device security
US9672320B2 (en) * 2015-06-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
US10312091B1 (en) * 2015-10-13 2019-06-04 Multibeam Corporation Secure permanent integrated circuit personalization
US9899332B2 (en) * 2016-02-18 2018-02-20 Texas Instruments Incorporated Visual identification of semiconductor dies
US20180068047A1 (en) * 2016-09-08 2018-03-08 Mapper Lithography Ip B.V. Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
US10522472B2 (en) * 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers
JP7302008B2 (ja) * 2019-05-17 2023-07-03 長江存儲科技有限責任公司 スタティックランダムアクセスメモリを有する３次元メモリデバイスのデータバッファリング動作
CN115017859B (zh) * 2022-07-26 2023-05-30 阿里巴巴达摩院(杭州)科技有限公司 版图生成方法、装置、计算机可读存储介质及计算机设备

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0712136A2 (en) * 1994-11-04 1996-05-15 Toyota Jidosha Kabushiki Kaisha Nonvolatile memory producing apparatus and method
US20010046730A1 (en) * 2000-05-26 2001-11-29 Toshio Suzuki Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device
TW520564B (en) * 2000-05-26 2003-02-11 Hitachi Ltd Semiconductor integrated circuit device and method of manufacturing semiconductor integrated circuit device
US20060064191A1 (en) * 2003-02-20 2006-03-23 Hidemitsu Naya Semiconductor device and semiconductor production management system
US20070195834A1 (en) * 2006-02-21 2007-08-23 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, method of laser irradiation, and method for manufacturing semiconductor device
US20090283915A1 (en) * 2006-03-09 2009-11-19 Becker Scott T Oversized Contacts and Vias in Layout Defined by Linearly Constrained Topology
US20070242252A1 (en) * 2006-04-12 2007-10-18 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method utilized to reduce quantization influence of datapath SLM interface to dose uniformity
US20140192334A1 (en) * 2008-09-23 2014-07-10 Pinebrook Imaging, Inc. Pixel Blending For Multiple Charged-Particle Beam Lithography
CN102844715A (zh) * 2010-03-05 2012-12-26 麦克罗尼克迈达塔有限责任公司 合并多个几何像素图像并生成单个调制器像素图像的方法
TW201250394A (en) * 2011-02-28 2012-12-16 D2S Inc Method and system for forming patterns using charged particle beam lithography
CN103649836A (zh) * 2011-04-22 2014-03-19 迈普尔平版印刷Ip有限公司 用于光刻机器群集的网络架构和协议
WO2015138130A1 (en) * 2014-03-10 2015-09-17 Applied Materials, Inc. Pixel blending for multiple charged-particle beam lithography

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268330A (zh) * 2016-12-23 2019-09-20 Asml荷兰有限公司 使用带电粒子多小束光刻系统制造独特芯片

Also Published As

Publication number Publication date
TW202323995A (zh) 2023-06-16
TW201820049A (zh) 2018-06-01
JP2022163167A (ja) 2022-10-25
EP3563198A4 (en) 2021-07-07
CN109923478B (zh) 2022-07-01
KR20190052041A (ko) 2019-05-15
NL2019502A (en) 2018-03-13
TWI790210B (zh) 2023-01-21
JP2019529986A (ja) 2019-10-17
US20220026815A1 (en) 2022-01-27
NL2019502B1 (en) 2018-08-31
WO2018047984A1 (en) 2018-03-15
KR102454242B1 (ko) 2022-10-17
EP3563198A1 (en) 2019-11-06

Similar Documents

Publication Publication Date Title
US20230369237A1 (en) Secure chips with serial numbers
US11137689B2 (en) Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
US10079206B2 (en) Fabricating unique chips using a charged particle multi-beamlet lithography system
JP2022163167A (ja) 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
JP7221198B2 (ja) 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること
CN110249408B (zh) 具有序列号的安全芯片
TWI739901B (zh) 具有序列號的安全晶片
WO2018117275A1 (en) Fabricating unique chips using a charged particle multi-beamlet lithography system
KR102583607B1 (ko) 하전-입자 멀티-빔렛 리소그래피 시스템을 이용한 고유한 칩들의 제작

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant