JP2022130999A - デジタル出力温度センサー、回路装置及び発振器 - Google Patents

Abstract

【課題】１／ｆノイズ等が低減された高精度のデジタル出力温度センサー等の提供。【解決手段】デジタル出力温度センサー８０は、温度センサー回路９０と、温度検出電流のミラー電流を流し基準電流のミラー電流を引き込むことで、第１出力ノードから第１差分電流を出力し、第２出力ノードから第２差分電流を出力するカレントミラー回路１００と、チョッピング回路１１０と、Ａ／Ｄ変換回路６０を含む。チョッピング回路１１０は、第１状態において温度検出電流のミラー電流が流れるカレントミラー回路１００のトランジスターに、第２状態では基準電流のミラー電流を流し、第１状態において基準電流のミラー電流が流れるカレントミラー回路１００のトランジスターに、第２状態では温度検出電流のミラー電流を流すチョッピング動作を行う。【選択図】図１

Description

本発明は、デジタル出力温度センサー、回路装置及び発振器等に関する。

従来より、温度センサー回路の温度検出結果を出力するデジタル出力温度センサーが知られている。例えば非特許文献１には、電流型温度センサーにデルタシグマ型のＡ／Ｄ変換回路を組み合わせた構成が開示されている。

S. H. Shalmany, K. Souri, U. Sonmez, K. Souri, M. D'Urbino, S. Hussaini, D. Tauro and S. Tabatabaei, "A 620uW BJT-Based Temperature-to-Digital Converter with 0.65mK Resolution and FoM of 190fJK2," ISSCC, pp. 70-71, Feb. 2020.

非特許文献１の構成では、内部にアンプ回路を用いており、潜在的に１／ｆノイズの発生源を有しているため、低周波ノイズが大きいという課題がある。

本開示の一態様は、温度を検出して、温度検出電流を出力する温度センサー回路と、前記温度検出電流のミラー電流をソース電流として第１出力ノードに流し、基準電流のミラー電流をシンク電流として前記第１出力ノードから引き込むことで、前記第１出力ノードから第１差分電流を出力し、前記基準電流のミラー電流をソース電流として第２出力ノードに流し、前記温度検出電流のミラー電流をシンク電流として前記第２出力ノードから引き込むことで、前記第２出力ノードから第２差分電流を出力するカレントミラー回路と、前記カレントミラー回路のトランジスターに対するチョッピング動作を行うチョッピング回路と、差動の前記第１差分電流及び前記第２差分電流のＡ／Ｄ変換を行うＡ／Ｄ変換回路と、を含み、前記チョッピング回路は、第１状態において前記温度検出電流のミラー電流が流れる前記カレントミラー回路のトランジスターに、第２状態では前記基準電流のミラー電流を流し、前記第１状態において前記基準電流のミラー電流が流れる前記カレントミラー回路のトランジスターに、前記第２状態では前記温度検出電流のミラー電流を流す前記チョッピング動作を行うデジタル出力温度センサーに関係する。

また本開示の一態様は、上記に記載のデジタル出力温度センサーと、振動子を発振させる発振回路と、を含み、前記デジタル出力温度センサーは、前記振動子の周囲温度を検出して、ＡＤＣ結果データを温度検出データとして出力する回路装置に関係する。

また本開示の一態様は、上記に記載の回路装置と、前記振動子と、を含む発振器に関係する。

本実施形態のデジタル出力温度センサーの構成例。 カレントミラー回路のチョッピング動作の説明図。 カレントミラー回路のチョッピング動作の説明図。 カレントミラー回路のチョッピング動作の説明図。 カレントミラー回路のチョッピング動作の説明図。 カレントミラー回路のチョッピング動作の説明図。 カレントミラー回路のチョッピング動作の詳細な説明図。 カレントミラー回路のチョッピング動作の詳細な説明図。 カレントミラー回路のチョッピング動作の詳細な説明図。 カレントミラー回路のチョッピング動作の詳細な説明図。 本実施形態のデジタル出力温度センサーの詳細な構成例。 本実施形態のデジタル出力温度センサーの詳細な構成例。 高精度なＡ／Ｄ変換を実現するＡ／Ｄコンバーターの構成例。 差分出力回路としてアンプ回路を設けたＡ／Ｄコンバーターの構成例。 Ａ／Ｄコンバーターの動作説明図。 Ａ／Ｄコンバーターの詳細な構成例。 Ａ／Ｄコンバーターの詳細な動作説明図。 入力電圧とＡＤＣ入力電圧の関係の一例を示す図。 二次のデルタシグマ変調に対応する変調を行う場合の構成例。 デジタル出力温度センサーの詳細な構成例。 デジタル出力温度センサーの動作を説明する信号波形図。 デジタル出力温度センサーの動作説明図。 デジタル出力温度センサーを含む回路装置の第１構成例。 デジタル出力温度センサーを含む回路装置の第２構成例。 発振器の構造例。

以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．デジタル出力温度センサー
図１に本実施形態のデジタル出力温度センサー８０の構成例を示す。デジタル出力温度センサー８０は、温度センサー回路９０とカレントミラー回路１００とチョッピング回路１１０とＡ／Ｄ変換回路６０を含む。なお本実施形態のデジタル出力温度センサー８０は、図１の構成に限定されるものではなく、その構成要素の一部を省略したり、他の構成要素を追加したり、その構成要素を他のタイプの構成要素に変更するなどの種々の変形実施が可能である。

温度センサー回路９０は温度を検出するセンサー回路である。具体的には温度センサー回路９０は、温度を検出して、温度検出電流ＩＰＴを出力する。例えば温度センサー回路９０は、環境の温度に応じて変化する温度依存電圧を、温度検出情報である温度検出電流ＩＰＴとして出力する。例えば温度センサー回路９０は、温度依存性を有する回路素子を利用して温度検出電流を生成する。具体的には温度センサー回路９０は、ＰＮ接合の順方向電圧が有する温度依存性を用いることで、温度に依存して電流値が変化する温度検出電流ＩＰＴを出力する。例えば温度センサー回路９０は、正又は負の温度特性の温度検出電流ＩＰＴを出力する。なおＰＮ接合の順方向電圧としては、例えばバイポーラートランジスターのベース・エミッター間電圧などを用いることができる。

カレントミラー回路１００は、温度センサー回路９０からの温度検出電流ＩＰＴと基準電流ＩＲＦをミラーリングするカレントミラー動作を行って、差分電流ＩＤ１、ＩＤ２を出力する。差分電流ＩＤ１は第１差分電流であり、差分電流ＩＤ２は第２差分電流である。差分電流ＩＤ１は、例えばＩＤ１＝ＩＰＴ－ＩＲＦと表すことができ、例えば正極性側の差分電流である。差分電流ＩＤ２は、例えばＩＤ２＝ＩＲＦ－ＩＰＴと表すことができ、例えば負極性側の差分電流である。これらの差分電流ＩＤ１、ＩＤ２は、差動入力のＡ／Ｄ変換回路６０に入力されて差動増幅される。基準電流ＩＲＦは、例えばＡ／Ｄ変換回路６０の差動増幅の際の基準となる電流である。

具体的にはカレントミラー回路１００は、温度検出電流ＩＰＴのミラー電流をソース電流として出力ノードＮ１に流し、基準電流ＩＲＦのミラー電流をシンク電流として出力ノードＮ１から引き込むことで、出力ノードＮ１から第１差分電流であるＩＤ１＝ＩＰＴ－ＩＲＦを出力する。またカレントミラー回路１００は、基準電流ＩＲＦのミラー電流をソース電流として出力ノードＮ２に流し、温度検出電流ＩＰＴのミラー電流をシンク電流として出力ノードＮ２から引き込むことで、出力ノードＮ２から第２差分電流であるＩＤ２＝ＩＲＦ－ＩＰＴを出力する。出力ノードＮ１は、カレントミラー回路１００の第１出力ノードであり、例えば正極性側の出力ノードである。出力ノードＮ２は、カレントミラー回路１００の第２出力ノードであり、例えば負極性側の出力ノードである。温度検出電流ＩＰＴのミラー電流は、温度検出電流ＩＰＴをミラーリングした電流であり、基準電流ＩＲＦのミラー電流は、基準電流ＩＲＦをミラーリングした電流である。

チョッピング回路１１０は、カレントミラー回路１００のトランジスターに対するチョッピング動作を行う。例えばチョッピング回路１１０は、カレントミラー回路１００において温度検出電流ＩＰＴや基準電流ＩＲＦをミラーリングするトランジスターに対するチョッピング動作を行う。例えばチョッピング回路１１０は、カレントミラー回路１００のトランジスターの一端の接続先をスイッチにより切り替えるチョッピング動作を行う。

Ａ／Ｄ変換回路６０は、差動の差分電流ＩＤ１、ＩＤ２のＡ／Ｄ変換を行う。そして例えばＡ／Ｄ変換回路６０は、差動入力の第１端子に第１差分電流であるＩＤ１が入力され、差動入力の第２端子に第２差分電流であるＩＤ２が入力され、差分電流ＩＤ１、ＩＤ２の差動増幅を行って、ＡＤＣ出力デジタル値ｄを出力する。Ａ／Ｄ変換回路６０としては、例えば逐次比較型のＡ／Ｄ変換回路を用いることが望ましい。この場合には、逐次比較型のＡ／Ｄ変換回路の前段側に電流／電圧変換回路を設ければよい。なおＡ／Ｄ変換回路６０として、逐次比較型以外の他の方式のＡ／Ｄ変換回路を用いることも可能である。例えば逐次比較型以外のパイプライン型やデルタシグマ型などの他の方式のＡ／Ｄ変換回路を用いることも可能である。

そしてチョッピング回路１１０は、第１状態において温度検出電流ＩＰＴのミラー電流が流れるカレントミラー回路１００のトランジスターに、第２状態では基準電流ＩＲＦのミラー電流を流すチョッピング動作を行う。またチョッピング回路１１０は、第１状態において基準電流ＩＲＦのミラー電流が流れるカレントミラー回路１００のトランジスターに、第２状態では温度検出電流ＩＰＴのミラー電流を流すチョッピング動作を行う。即ち、カレントミラー回路１００のチョッピング対象のトランジスターにおいて、第１状態では温度検出電流ＩＰＴのミラー電流が流れていた場合に、チョッピング回路１１０は、第２状態では当該トランジスターに基準電流ＩＲＦのミラー電流が流れるようにするチョッピング動作を行う。またチョッピング対象のトランジスターにおいて、第１状態では基準電流ＩＲＦのミラー電流が流れていた場合に、チョッピング回路１１０は、第２状態では当該トランジスターに温度検出電流ＩＰＴのミラー電流が流れるようにするチョッピング動作を行う。

以上のように本実施形態では、温度センサー回路９０が温度を検出して、温度検出結果を温度検出電流ＩＰＴとして出力する。即ち温度センサー回路９０から温度依存性のある温度検出電流ＩＰＴがカレントミラー回路１００に入力される。またカレントミラー回路１００には例えば温度依存性のない基準電流ＩＲＦが入力される。そしてカレントミラー回路１００が、温度検出電流ＩＰＴ、基準電流ＩＲＦのミラーリングを行って、差分電流ＩＤ１、ＩＤ２を出力ノードＮ１、Ｎ２に出力し、Ａ／Ｄ変換回路６０が、差分電流ＩＤ１、ＩＤ２のＡ／Ｄ変換を行う。このときにチョッピング回路１１０は、第１状態において温度検出電流ＩＰＴのミラー電流が流れるカレントミラー回路１００のトランジスターに、第２状態では基準電流ＩＲＦのミラー電流を流すチョッピング動作を行う。またチョッピング回路１１０は、第１状態において基準電流ＩＲＦのミラー電流が流れるカレントミラー回路１００のトランジスターに、第２状態では温度検出電流ＩＰＴのミラー電流を流すチョッピング動作を行う。このようにすれば、例えばカレントミラー回路１００のチョッピング対象となるトランジスターは、例えば第１状態では温度検出電流ＩＰＴのミラー電流が流れ、第２状態では基準電流ＩＲＦのミラー電流が流れるようになる。またカレントミラー回路１００のチョッピング対象となる他のトランジスターは、例えば第１状態では基準電流ＩＲＦのミラー電流が流れ、第２状態では温度検出電流ＩＰＴのミラー電流が流れるようになる。従って、例えばチョッピング動作の周波数で第１状態と第２状態等を切り替えることで、チョッピングの変調等が行われるようになり、低ノイズ化を実現できるようになる。

例えばデジタル出力温度センサー８０には高精度の温度検出結果を出力することが要望されており、そのためにはノイズの影響をできる限り低減する必要がある。特にデジタル出力温度センサー８０では、低周波の帯域でのノイズを低減できることが望まれる。しかしながら、カレントミラー回路１００を構成するトランジスターは、１／ｆノイズを発生するため、この１／ｆノイズがデジタル出力温度センサー８０の主要なノイズとなって、デジタル出力温度センサー８０の高精度化が妨げられてしまう。この点、本実施形態では、カレントミラー回路１００のトランジスターに対してチョッピング動作が行われることで、トランジスターの１／ｆノイズ等のノイズを、高周波のチョッピング周波数に変調するチョッピングの変調が行われる。そして第１状態と第２状態の切り替えがあった場合にもカレントミラー回路１００の出力ノードＮ１、Ｎ２から差分電流ＩＤ１＝ＩＰＴ－ＩＲＦ、ＩＤ２＝ＩＲＦ－ＩＰＴが適正に出力されるチョッピングの復調が行われることで、カレントミラー回路１００の１／ｆノイズ等のノイズが、後段のＡ／Ｄ変換回路６０に伝達されるのが抑制され、デジタル出力温度センサー８０の低ノイズ化を実現できるようになる。

次に図２～図６を用いてカレントミラー回路１００のチョッピング動作について具体的に説明する。カレントミラー回路１００の構成が示される図２～図５ではカレントミラー回路１００の出力段の部分の回路構成の一例が示されており、カレントミラー回路１００は、トランジスターＴ１、Ｔ２、Ｔ３、Ｔ４を含む。トランジスターＴ１、Ｔ２、Ｔ３、Ｔ４は、各々、第１トランジスター、第２トランジスター、第３トランジスター、第４トランジスターである。ここでトランジスターＴ１、Ｔ２は例えばＭＯＳトランジスターである。ＭＯＳトランジスターはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）とも呼ばれる。具体的にはトランジスターＴ１、Ｔ２はＰ型のＭＯＳトランジスターである。一方、トランジスターＴ３、Ｔ４はバイポーラートランジスターである。なお本実施形態はこれに限定されず、トランジスターＴ１、Ｔ２としてバイポーラートランジスターを用いたり、トランジスターＴ３、Ｔ４としてＮ型のＭＯＳトランジスターを用いるなどの種々の変形実施が可能である。

そしてチョッピング回路１１０は、ソース電流を流すトランジスターに対するチョッピング動作であるソース側チョッピング動作と、シンク電流を引き込むトランジスターに対するチョッピング動作であるシンク側チョッピング動作の少なくとも一方を行う。例えばチョッピング回路１１０は、ソース側チョッピング動作、シンク側チョッピング動作の一方のみを行ってもよいし、両方を行ってもよい。

具体的にはチョッピング回路１１０は、トランジスターＴ１が温度検出電流ＩＰＴのミラー電流をソース電流として流しトランジスターＴ２が基準電流ＩＲＦのミラー電流をソース電流として流すソース側第１状態と、トランジスターＴ１が基準電流ＩＲＦのミラー電流をソース電流として流しトランジスターＴ２が温度検出電流ＩＰＴのミラー電流をソース電流として流すソース側第２状態とを切り替えるソース側チョッピング動作を行う。またチョッピング回路１１０は、トランジスターＴ３が基準電流ＩＲＦのミラー電流を引き込み、トランジスターＴ４が温度検出電流ＩＰＴのミラー電流を引き込むシンク側第１状態と、トランジスターＴ３が温度検出電流ＩＰＴのミラー電流を引き込み、トランジスターＴ４が基準電流ＩＲＦのミラー電流を引き込むシンク側第２状態とを切り替えるシンク側チョッピング動作を行う。

例えば図２～図６において、φ１はソース側チョッピング動作を切り替えるチョッピング制御信号であり、φ２はシンク側チョッピング動作を切り替えるチョッピング制御信号である。即ち図６に示すように、チョッピング制御信号φ１により、ソース側第１状態ＳＣ１とソース側第２状態ＳＣ２が切り替わる。またチョッピング制御信号φ２により、シンク側第１状態ＳＫ１とシンク側第２状態ＳＫ２が切り替わる。ここでチョッピング制御信号φ１、φ２は、Ｌレベルがアクティブなレベルであり、Ｈレベルが非アクティブなレベルの信号になっている。

図２～図５に示すように、チョッピング回路１１０は、スイッチＳ１Ａ、Ｓ１Ｂ、Ｓ２Ａ、Ｓ２Ｂ、Ｓ３Ａ、Ｓ３Ｂ、Ｓ４Ａ、Ｓ４Ｂを含む。これらのスイッチは例えばＭＯＳトランジスター等により実現できる。そしてスイッチＳ１Ａ、Ｓ１Ｂ、Ｓ２Ａ、Ｓ２Ｂは、ソース側のチョッピング制御信号φ１、Ｘφ１によりオン又はオフにされ、スイッチＳ３Ａ、Ｓ３Ｂ、Ｓ４Ａ、Ｓ４Ｂは、シンク側のチョッピング制御信号φ２、Ｘφ２によりオン又はオフにされる。なおφ１、φ２は正論理の信号であり、Ｘφ１、Ｘφ２は負論理の信号である。

例えば図２は、チョッピング制御信号φ１、φ２が共にアクティブである場合の状態が示されている。図２、図６に示すようにチョッピング制御信号φ１がアクティブになるソース側第１状態ＳＣ１では、チョッピング回路１１０のスイッチＳ１Ａ、Ｓ２Ａがオンになり、スイッチＳ１Ｂ、Ｓ２Ｂがオフになる。またチョッピング制御信号φ２がアクティブになるシンク側第１状態ＳＫ１では、チョッピング回路１１０のスイッチＳ３Ａ、Ｓ４Ａがオンになり、スイッチＳ３Ｂ、Ｓ４Ｂがオフになる。

このようにチョッピング制御信号φ１、φ２が共にアクティブであるソース側第１状態ＳＣ１、シンク側第１状態ＳＫ１では、図２に示すように、トランジスターＴ１での温度検出電流ＩＰＴのミラー電流が、オンになったスイッチＳ１Ａを介してソース電流として例えば出力ノードＮ１に流れる。またトランジスターＴ３での基準電流ＩＲＦのミラー電流が、オンになったスイッチＳ３Ａを介してシンク電流として例えば出力ノードＮ１から引き込まれる。これにより出力ノードＮ１からは、差分電流ＩＤ１＝ＩＰＴ－ＩＲＦが出力されるようになる。またトランジスターＴ２での基準電流ＩＲＦのミラー電流が、オンになったスイッチＳ２Ａを介してソース電流として例えば出力ノードＮ２に流れる。またトランジスターＴ４での温度検出電流ＩＰＴのミラー電流が、オンになったスイッチＳ４Ａを介してシンク電流として例えば出力ノードＮ２から引き込まれる。これにより出力ノードＮ２からは、差分電流ＩＤ２＝ＩＲＦ－ＩＰＴが出力されるようになる。

また図３は、チョッピング制御信号φ１が非アクティブであり、チョッピング制御信号φ２がアクティブである場合の状態が示されている。φ１が非アクティブとは負論理のＸφ１がアクティブになることである。図３、図６に示すようにチョッピング制御信号φ１が非アクティブになるソース側第２状態ＳＣ２では、スイッチＳ１Ａ、Ｓ２Ａがオフになり、スイッチＳ１Ｂ、Ｓ２Ｂがオンになる。またチョッピング制御信号φ２がアクティブになるシンク側第１状態ＳＫ１では、スイッチＳ３Ａ、Ｓ４Ａがオンになり、スイッチＳ３Ｂ、Ｓ４Ｂがオフになる。

このようにφ１が非アクティブ（Ｘφ１がアクティブ）であり、φ２がアクティブであるソース側第２状態ＳＣ２、シンク側第１状態ＳＫ１では、図３に示すように、トランジスターＴ２での温度検出電流ＩＰＴのミラー電流が、オンになったスイッチＳ２Ｂを介してソース電流として例えば出力ノードＮ１に流れる。またトランジスターＴ３での基準電流ＩＲＦのミラー電流が、オンになったスイッチＳ３Ａを介してシンク電流として例えば出力ノードＮ１から引き込まれる。これにより出力ノードＮ１からは、差分電流ＩＤ１＝ＩＰＴ－ＩＲＦが出力されるようになる。またトランジスターＴ１での基準電流ＩＲＦのミラー電流が、オンになったスイッチＳ１Ｂを介してソース電流として例えば出力ノードＮ２に流れる。またトランジスターＴ４での温度検出電流ＩＰＴのミラー電流が、オンになったスイッチＳ４Ａを介してシンク電流として例えば出力ノードＮ２から引き込まれる。これにより出力ノードＮ２からは、差分電流ＩＤ２＝ＩＲＦ－ＩＰＴが出力されるようになる。

また図４は、チョッピング制御信号φ１がアクティブであり、チョッピング制御信号φ２が非アクティブである場合の状態が示されている。φ２が非アクティブとは負論理のＸφ２がアクティブになることである。図４、図６に示すようにチョッピング制御信号φ１がアクティブになるソース側第１状態ＳＣ１では、スイッチＳ１Ａ、Ｓ２Ａがオンになり、スイッチＳ１Ｂ、Ｓ２Ｂがオフになる。またチョッピング制御信号φ２が非アクティブになるシンク側第２状態ＳＫ２では、スイッチＳ３Ａ、Ｓ４Ａがオフになり、スイッチＳ３Ｂ、Ｓ４Ｂがオンになる。

このようにφ１がアクティブであり、φ２が非アクティブ（Ｘφ２がアクティブ）であるソース側第１状態ＳＣ１、シンク側第２状態ＳＫ２では、図４に示すように、トランジスターＴ１での温度検出電流ＩＰＴのミラー電流が、オンになったスイッチＳ１Ａを介してソース電流として例えば出力ノードＮ１に流れる。またトランジスターＴ４での基準電流ＩＲＦのミラー電流が、オンになったスイッチＳ４Ｂを介してシンク電流として例えば出力ノードＮ１から引き込まれる。これにより出力ノードＮ１からは、差分電流ＩＤ１＝ＩＰＴ－ＩＲＦが出力されるようになる。またトランジスターＴ２での基準電流ＩＲＦのミラー電流が、オンになったスイッチＳ２Ａを介してソース電流として例えば出力ノードＮ２に流れる。またトランジスターＴ３での温度検出電流ＩＰＴのミラー電流が、オンになったスイッチＳ３Ｂを介してシンク電流として例えば出力ノードＮ２から引き込まれる。これにより出力ノードＮ２からは、差分電流ＩＤ２＝ＩＲＦ－ＩＰＴが出力されるようになる。

また図５は、チョッピング制御信号φ１、φ２が共に非アクティブである場合の状態が示されている。図５、図６に示すようにチョッピング制御信号φ１が非アクティブになるソース側第２状態ＳＣ２では、スイッチＳ１Ａ、Ｓ２Ａがオフになり、スイッチＳ１Ｂ、Ｓ２Ｂがオンになる。またチョッピング制御信号φ２が非アクティブになるシンク側第２状態ＳＫ２では、スイッチＳ３Ａ、Ｓ４Ａがオフになり、スイッチＳ３Ｂ、Ｓ４Ｂがオンになる。

このようにφ１、φ２が共に非アクティブ（Ｘφ１、Ｘφ２がアクティブ）であるソース側第２状態ＳＣ２、シンク側第２状態ＳＫ２では、図５に示すように、トランジスターＴ２での温度検出電流ＩＰＴのミラー電流が、オンになったスイッチＳ２Ｂを介してソース電流として例えば出力ノードＮ１に流れる。またトランジスターＴ４での基準電流ＩＲＦのミラー電流が、オンになったスイッチＳ４Ｂを介してシンク電流として例えば出力ノードＮ１から引き込まれる。これにより出力ノードＮ１からは、差分電流ＩＤ１＝ＩＰＴ－ＩＲＦが出力されるようになる。またトランジスターＴ１での基準電流ＩＲＦのミラー電流が、オンになったスイッチＳ１Ｂを介してソース電流として例えば出力ノードＮ２に流れる。またトランジスターＴ３での温度検出電流ＩＰＴのミラー電流が、オンになったスイッチＳ３Ｂを介してシンク電流として例えば出力ノードＮ２から引き込まれる。これにより出力ノードＮ２からは、差分電流ＩＤ２＝ＩＲＦ－ＩＰＴが出力されるようになる。

このように本実施形態では、チョッピング回路１１０は、ソース側のチョッピング制御信号φ１により、図２、図４のソース側第１状態ＳＣ１と、図３、図５のソース側第２状態ＳＣ２とを切り替えるソース側チョッピング動作を行う。即ち図２、図４のソース側第１状態ＳＣ１では、トランジスターＴ１が温度検出電流ＩＰＴのミラー電流をソース電流として流し、トランジスターＴ２が基準電流ＩＲＦのミラー電流をソース電流として流す。一方、図３、図５のソース側第２状態ＳＣ２では、トランジスターＴ１が基準電流ＩＲＦのミラー電流をソース電流として流し、トランジスターＴ２が温度検出電流ＩＰＴのミラー電流をソース電流として流す。このようにソース側第１状態ＳＣ１とソース側第２状態ＳＣ２を切り替えるソース側チョッピング動作により、温度検出電流ＩＰＴを流すトランジスターと基準電流ＩＲＦを流すトランジスターが交互に切り替わるようになる。これによりソース側のトランジスターＴ１、Ｔ２で発生する１／ｆノイズ等のノイズが、チョッピング制御信号φ１の高周波のチョッピング周波数に変調されるようになり、当該ノイズが後段のＡ／Ｄ変換回路６０に伝達されるのが抑制され、高精度化なデジタル出力温度センサー８０を実現できるようになる。

また本実施形態では、チョッピング回路１１０は、シンク側のチョッピング制御信号φ２により、図２、図３のシンク側第１状態ＳＫ１と、図４、図５のシンク側第２状態ＳＫ２とを切り替えるシンク側チョッピング動作を行う。即ち図２、図３のシンク側第１状態ＳＫ１では、トランジスターＴ３が基準電流ＩＲＦのミラー電流をシンク電流として引き込み、トランジスターＴ４が温度検出電流ＩＰＴのミラー電流をシンク電流として引き込む。一方、図４、図５のシンク側第２状態ＳＫ２では、トランジスターＴ３が温度検出電流ＩＰＴのミラー電流をシンク電流として引き込み、トランジスターＴ４が基準電流ＩＲＦのミラー電流をシンク電流として引き込む。このようにシンク側第１状態ＳＫ１とシンク側第２状態ＳＫ２を切り替えるシンク側チョッピング動作により、基準電流ＩＲＦを流すトランジスターと温度検出電流ＩＰＴを流すトランジスターが交互に切り替わるようになる。これによりシンク側のトランジスターＴ３、Ｔ４で発生する１／ｆノイズ等のノイズが、チョッピング制御信号φ２の高周波のチョッピング周波数に変調されるようになり、当該ノイズが後段のＡ／Ｄ変換回路６０に伝達されるのが抑制され、高精度なデジタル出力温度センサー８０を実現できるようになる。

また本実施形態では、チョッピング回路１１０がソース側チョッピング動作及びシンク側チョッピング動作を行う場合において、ソース側チョッピング動作の周波数をｆｃｐ１とし、シンク側チョッピング動作の周波数をｆｃｐ２とし、ｍを２以上の整数としたとき、ｆｃｐ１＝ｍ×ｆｃｐ２、又はｍ×ｆｃｐ１＝ｆｃｐ２の関係が成り立つ。例えば図６では、ｆｃｐ１＝２４ｋＨｚ、ｆｃｐ２＝１２ｋＨｚとなっており、ｆｃｐ１＝ｍ×ｆｃｐ２＝２×ｆｃｐ２の関係が成り立っている。この場合にｆｃｐ１の周波数を更に高くして、ｆｃｐ１≧３×ｆｃｐ２としてもよい。即ち、ｍを２以上の整数としたとき、ｆｃｐ１＝ｍ×ｆｃｐ２の関係が成り立てばよい。或いは逆にシンク側チョッピング動作の周波数ｆｃｐ２が、ソース側チョッピング動作の周波数ｆｃｐ１よりも高くなるようにしてもよい。即ち、ｍを２以上の整数としたとき、ｆｃｐ２＝ｍ×ｆｃｐ１の関係が成り立ってもよい。このようにｆｃｐ１＝ｍ×ｆｃｐ２又はｍ×ｆｃｐ１＝ｆｃｐ２の関係が成り立つことで、図２～図６に示すように、ソース電流を流すトランジスターとシンク電流を引き込むトランジスターとの様々な組み合わせで、温度検出電流ＩＰＴと基準電流ＩＲＦを切り替えて流すチョッピング動作を実現できるようになる。例えば図２ではソース側のトランジスターＴ１にＩＰＴ、トランジスターＴ２にＩＲＦが流れ、シンク側のトランジスターＴ３にＩＲＦ、トランジスターＴ４にＩＰＴが流れる組み合わせになる。図３ではソース側のトランジスターＴ１にＩＲＦ、トランジスターＴ２にＩＰＴが流れ、シンク側のトランジスターＴ３にＩＲＦ、トランジスターＴ４にＩＰＴが流れる組み合わせになる。また図４ではソース側のトランジスターＴ１にＩＰＴ、トランジスターＴ２にＩＲＦが流れ、シンク側のトランジスターＴ３にＩＰＴ、トランジスターＴ４にＩＲＦが流れる組み合わせとなる。図５ではソース側のトランジスターＴ１にＩＲＦ、トランジスターＴ２にＩＰＴが流れ、シンク側のトランジスターＴ３にＩＰＴ、トランジスターＴ４にＩＲＦが流れる組み合わせになる。このようにソース側とドレイン側の様々なトランジスターの組み合わせで温度検出電流ＩＰＴと基準電流ＩＲＦを切り替えて流すチョッピング動作が行われることで、カレントミラー回路１００のトランジスターが発生する１／ｆノイズ等の低周波ノイズが後段のＡ／Ｄ変換回路６０に伝達されるのが更に抑制され、デジタル出力温度センサー８０の更なる高精度化を実現できるようになる。

またチョッピング回路１１０は、トランジスターＴ１がＩＰＴのミラー電流を出力ノードＮ１に流しトランジスターＴ２がＩＲＦのミラー電流を出力ノードＮ２に流すソース側第１状態ＳＣ１と、トランジスターＴ１がＩＲＦのミラー電流を出力ノードＮ２に流しトランジスターＴ２がＩＰＴのミラー電流を出力ノードＮ１に流すソース側第２状態ＳＣ２とを切り替えるソース側チョッピング動作を行う。即ち図２、図４のソース側第１状態ＳＣ１では、トランジスターＴ１が温度検出電流ＩＰＴを出力ノードＮ１に流し、トランジスターＴ２が基準電流ＩＲＦを出力ノードＮ２に流し、図３、図５のソース側第２状態ＳＣ２では、トランジスターＴ１が基準電流ＩＲＦを出力ノードＮ２に流し、トランジスターＴ２が温度検出電流ＩＰＴを出力ノードＮ１に流す。このようにすれば、温度検出電流ＩＰＴ、基準電流ＩＲＦを流すトランジスターを切り替える変調が行われた場合に、図２、図４のソース側第１状態ＳＣ１、図３、図５のソース側第２状態ＳＣ２のいずれにおいても、出力ノードＮ１にはソース電流として温度検出電流ＩＰＴが流れ、出力ノードＮ２にはソース電流として基準電流ＩＲＦが流れるようになる。従って、温度検出電流ＩＰＴ、基準電流ＩＲＦを流すソース側のトランジスターを切り替えるチョッピングの変調と、出力ノードＮ１、Ｎ２から適正な差分電流ＩＤ１、ＩＤ２を出力するチョッピングの復調とが行われるようになる。これによりカレントミラー回路１００の例えばソース側のトランジスターＴ１、Ｔ２が発生する１／ｆノイズ等のノイズが、後段のＡ／Ｄ変換回路６０に伝達されるのが抑制され、高精度なデジタル出力温度センサー８０を実現できるようになる。

またチョッピング回路１１０は、トランジスターＴ３がＩＲＦのミラー電流を出力ノードＮ１から引き込み、トランジスターＴ４がＩＰＴのミラー電流を出力ノードＮ２から引き込むシンク側第１状態ＳＫ１と、トランジスターＴ３がＩＰＴのミラー電流を出力ノードＮ２から引き込み、トランジスターＴ４がＩＲＦのミラー電流を出力ノードＮ１から引き込むシンク側第２状態ＳＫ２とを切り替えるシンク側チョッピング動作を行う。即ち図２、図３のシンク側第１状態ＳＫ１では、トランジスターＴ３が基準電流ＩＲＦを出力ノードＮ１から引き込み、トランジスターＴ４が温度検出電流ＩＰＴを出力ノードＮ２から引き込み、図４、図５のシンク側第２状態ＳＫ２では、トランジスターＴ３が温度検出電流ＩＰＴを出力ノードＮ２から引き込み、トランジスターＴ４が基準電流ＩＲＦを出力ノードＮ１から引き込む。このようにすれば、基準電流ＩＲＦ、温度検出電流ＩＰＴを引き込むシンク側のトランジスターを切り替える変調が行われた場合に、図２、図３のシンク側第１状態ＳＫ１、図４、図５のシンク側第２状態ＳＫ２のいずれにおいても、出力ノードＮ１からはシンク電流として基準電流ＲＦが引き込まれ、出力ノードＮ２からはシンク電流として温度検出電流ＩＰＴが引き込まれるようになる。従って、基準電流ＩＲＦ、温度検出電流ＩＰＴを流すトランジスターを切り替えるチョッピングの変調と、出力ノードＮ１、Ｎ２から適正な差分電流ＩＤ１、ＩＤ２を出力するチョッピングの復調とが行われるようになる。これによりカレントミラー回路１００の例えばシンク側のトランジスターが発生する１／ｆノイズ等のノイズが、後段のＡ／Ｄ変換回路６０に伝達されるのが抑制され、高精度なデジタル出力温度センサー８０を実現できるようになる。

次に図７、図８、図９、図１０を用いて、カレントミラー回路１００のチョッピング動作について更に詳細に説明する。図７～図１０にはカレントミラー回路１００の詳細な構成例が示されている。図７～図１０では、図２～図５のトランジスターＴ１、Ｔ２、Ｔ３、Ｔ４に加えて、トランジスターＴ５、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０の接続構成が示されている。トランジスターＴ５、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０は、各々、第５トランジスター、第６トランジスター、第７トランジスター、第８トランジスター、第９トランジスター、第１０トランジスターである。トランジスターＴ５、Ｔ６、Ｔ７、Ｔ８は、例えばＭＯＳトランジスターであり、例えばＰ型のＭＯＳトランジスターである。トランジスターＴ９、Ｔ１０は例えばバイポーラートランジスターである。なおトランジスターＴ５～Ｔ８として例えばバイポーラートランジスターを用いたり、トランジスターＴ９、Ｔ１０として例えばＮ型のＭＯＳトランジスターを用いるなどの種々の変形実施が可能である。

図７ではトランジスターＴ５のドレインに温度検出電流ＩＰＴが入力されている。そしてトランジスターＴ５のドレインとゲートが接続されると共に、トランジスターＴ５のゲートがトランジスターＴ７、Ｔ１のゲートに接続されることで、トランジスターＴ５に流れる温度検出電流ＩＰＴのカレントミラーが行われて、温度検出電流ＩＰＴのミラー電流がトランジスターＴ７、Ｔ１に流れるようになる。またトランジスターＴ７のドレインのノードＮＤ１と、トランジスターＴ９のコレクターのノードＮＣ１及びベースのノードとトランジスターＴ４のベースのノードとが接続されることで、温度検出電流ＩＰＴのミラー電流がトランジスターＴ９、Ｔ４に流れるようになる。

また図７ではトランジスターＴ６のドレインに基準電流ＩＲＦが入力されている。そしてトランジスターＴ６のドレインとゲートが接続されると共に、トランジスターＴ６のゲートがトランジスターＴ８、Ｔ２のゲートに接続されることで、トランジスターＴ６に流れる基準電流ＩＲＦのカレントミラーが行われて、基準電流ＩＲＦのミラー電流がトランジスターＴ８、Ｔ２に流れるようになる。またトランジスターＴ８のドレインのノードＮＤ４と、トランジスターＴ１０のコレクターのノードＮＣ４及びベースのノードとトランジスターＴ３のベースのノードとが接続されることで、基準電流ＩＲＦのミラー電流がトランジスターＴ１０、Ｔ３に流れるようになる。

なお本実施形態では、温度検出電流ＩＰＴのミラー電流を、適宜、単に温度検出電流ＩＰＴと記載し、基準電流ＩＲＦのミラー電流を、適宜、単に基準電流ＩＲＦと記載することとする。また図７～図１０に示すチョッピング回路１１０は、図２～図５と同様に、各スイッチが対応する２つのトランジスターを接続する複数のスイッチにより構成される。

図７は、チョッピング制御信号φ１、φ２が共にアクティブであり、図２、図６のソース側第１状態ＳＣ１、シンク側第１状態ＳＫ１の場合の状態を示している。図７ではトランジスターＴ１、Ｔ４に温度検出電流ＩＰＴが流れ、トランジスターＴ２、Ｔ３に基準電流ＩＲＦが流れる。そしてトランジスターＴ１からの温度検出電流ＩＰＴがソース電流として出力ノードＮ１に流れ、トランジスターＴ３からの基準電流ＩＲＦがシンク電流として出力ノードＮ１から引き込まれる。これにより出力ノードＮ１から差分電流ＩＤ１＝ＩＰＴ－ＩＲＦが出力されるようになる。またトランジスターＴ２からの基準電流ＩＲＦがソース電流として出力ノードＮ２に流れ、トランジスターＴ４からの温度検出電流ＩＰＴがシンク電流として出力ノードＮ２から引き込まれる。これにより出力ノードＮ２から差分電流ＩＤ２＝ＩＲＦ－ＩＰＴが出力されるようになる。

図８は、チョッピング制御信号φ１が非アクティブであり、チョッピング制御信号φ２がアクティブであり、図３、図６のソース側第２状態ＳＣ２、シンク側第１状態ＳＫ１の場合の状態を示している。図８ではトランジスターＴ２、Ｔ４に温度検出電流ＩＰＴが流れ、トランジスターＴ１、Ｔ３に基準電流ＩＲＦが流れる。そしてトランジスターＴ２からの温度検出電流ＩＰＴがソース電流として出力ノードＮ１に流れ、トランジスターＴ３からの基準電流ＩＲＦがシンク電流として出力ノードＮ１から引き込まれる。これにより出力ノードＮ１から差分電流ＩＤ１＝ＩＰＴ－ＩＲＦが出力されるようになる。またトランジスターＴ１からの基準電流ＩＲＦがソース電流として出力ノードＮ２に流れ、トランジスターＴ４からの温度検出電流ＩＰＴがシンク電流として出力ノードＮ２から引き込まれる。これにより出力ノードＮ２から差分電流ＩＤ２＝ＩＲＦ－ＩＰＴが出力されるようになる。

図９は、チョッピング制御信号φ１がアクティブであり、チョッピング制御信号φ２が非アクティブであり、図４、図６のソース側第１状態ＳＣ１、シンク側第２状態ＳＫ２の場合の状態を示している。図９ではトランジスターＴ１、Ｔ３に温度検出電流ＩＰＴが流れ、トランジスターＴ２、Ｔ４に基準電流ＩＲＦが流れる。そしてトランジスターＴ１からの温度検出電流ＩＰＴがソース電流として出力ノードＮ１に流れ、トランジスターＴ４からの基準電流ＩＲＦがシンク電流として出力ノードＮ１から引き込まれる。これにより出力ノードＮ１から差分電流ＩＤ１＝ＩＰＴ－ＩＲＦが出力されるようになる。またトランジスターＴ２からの基準電流ＩＲＦがソース電流として出力ノードＮ２に流れ、トランジスターＴ３からの温度検出電流ＩＰＴがシンク電流として出力ノードＮ２から引き込まれる。これにより出力ノードＮ２から差分電流ＩＤ２＝ＩＲＦ－ＩＰＴが出力されるようになる。

図１０は、チョッピング制御信号φ１、φ２が共に非アクティブであり、図５、図６のソース側第２状態ＳＣ２、シンク側第２状態ＳＫ２の場合の状態を示している。図１０ではトランジスターＴ２、Ｔ３に温度検出電流ＩＰＴが流れ、トランジスターＴ１、Ｔ４に基準電流ＩＲＦが流れる。そしてトランジスターＴ２からの温度検出電流ＩＰＴがソース電流として出力ノードＮ１に流れ、トランジスターＴ４からの基準電流ＩＲＦがシンク電流として出力ノードＮ１から引き込まれる。これにより出力ノードＮ１から差分電流ＩＤ１＝ＩＰＴ－ＩＲＦが出力されるようになる。またトランジスターＴ１からの基準電流ＩＲＦがソース電流として出力ノードＮ２に流れ、トランジスターＴ３からの温度検出電流ＩＰＴがシンク電流として出力ノードＮ２から引き込まれる。これにより出力ノードＮ２から差分電流ＩＤ２＝ＩＲＦ－ＩＰＴが出力されるようになる。

このように図７～図１０では、カレントミラー回路１００は、ゲートがトランジスターＴ１のゲートに接続されるＰ型のトランジスターＴ５と、ゲートがトランジスターＴ２のゲートに接続されるＰ型のトランジスターＴ６を含む。トランジスターＴ５は第５トランジスターであり、トランジスターＴ６は第６トランジスターである。また第１トランジスターであるＴ１及び第２トランジスターであるＴ２も、Ｐ型トランジスターとなっている。そしてチョッピング回路１１０は、図７、図９に示すソース側第１状態ＳＣ１では、温度検出電流ＩＰＴの供給ノードＮＰＤにトランジスターＴ５のゲート及びドレインを接続し、基準電流ＩＲＦの供給ノードＮＲＤにトランジスターＴ６のゲート及びドレインを接続する。またチョッピング回路１１０は、図８、図１０に示すソース側第２状態ＳＣ２では、基準電流ＩＲＦの供給ノードＮＲＤにトランジスターＴ５のゲート及びドレインを接続し、温度検出電流ＩＰＴの供給ノードＮＰＤにトランジスターＴ６のゲート及びドレインを接続する。このようにすることで、ソース側第１状態ＳＣ１において、トランジスターＴ１に温度検出電流ＩＰＴのミラー電流を流すと共にトランジスターＴ２に基準電流ＩＲＦのミラー電流を流し、ソース側第２状態ＳＣ２において、トランジスターＴ１に基準電流ＩＲＦのミラー電流を流すと共にトランジスターＴ２に温度検出電流ＩＰＴのミラー電流を流すことが可能になる。

即ち図７、図９のようにチョッピング制御信号φ１がアクティブになるソース側第１状態ＳＣ１では、チョッピング回路１１０により、温度検出電流ＩＰＴの供給ノードＮＰＤに、トランジスターＴ５のゲート及びドレインとトランジスターＴ１のゲートが接続され、基準電流ＩＲＦの供給ノードＮＲＤに、トランジスターＴ６のゲート及びドレインとトランジスターＴ２のゲートが接続される。これによりトランジスターＴ１に温度検出電流ＩＰＴのミラー電流が流れ、トランジスターＴ２に基準電流ＩＲＦのミラー電流が流れるようになる。一方、図８、図１０のようにチョッピング制御信号φ１が非アクティブになるソース側第２状態ＳＣ２では、チョッピング回路１１０により、基準電流ＩＲＦの供給ノードＮＲＤに、トランジスターＴ５のゲート及びドレインとトランジスターＴ１のゲートが接続され、温度検出電流ＩＰＴの供給ノードＮＰＤに、トランジスターＴ６のゲート及びドレインとトランジスターＴ２のゲートが接続される。これによりトランジスターＴ１に基準電流ＩＲＦのミラー電流が流れ、トランジスターＴ２に温度検出電流ＩＰＴのミラー電流が流れるようになる。これにより、ソース側第１状態ＳＣ１において温度検出電流ＩＰＴが流れるトランジスターＴ１に対して、ソース側第２状態ＳＣ２では基準電流ＩＲＦを流し、ソース側第１状態ＳＣ１において基準電流ＩＲＦが流れるトランジスターＴ２に対して、ソース側第２状態ＳＣ２では温度検出電流ＩＰＴを流すソース側チョッピング動作を実現できるようになる。このようにＴ１、Ｔ２の各トランジスターに流れる電流を、温度検出電流ＩＰＴと基準電流ＩＲＦとで切り替えるチョッピングの変調を行うことで、トランジスターＴ１、Ｔ２の１／ｆノイズ等のノイズが後段のＡ／Ｄ変換回路６０に伝達されるのが抑制され、デジタル出力温度センサー８０の高精度化を実現できるようになる。

図１１に本実施形態のデジタル出力温度センサー８０の詳細な構成例を示す。図１１では図１の温度センサー回路９０、カレントミラー回路１００、チョッピング回路１１０、Ａ／Ｄ変換回路６０の構成要素に加えて、更にＤ／Ａ変換回路４０と制御回路７０が設けられている。

Ｄ／Ａ変換回路４０は、ＤＡＣ入力デジタル値ｎをＤ／Ａ変換して、ＤＡＣ入力デジタル値ｎに応じた基準電流ＩＲＦを出力する。即ちＤ／Ａ変換回路４０は、ＤＡＣ入力デジタル値ｎに応じて電流値が設定される基準電流ＩＲＦを出力する。制御回路７０は、ＤＡＣ入力デジタル値ｎをＤ／Ａ変換回路４０に出力する。

そしてＡ／Ｄ変換回路６０は、差動の差分電流ＩＤ１、ＩＤ２のＡ／Ｄ変換を行って、ＡＤＣ出力デジタル値ｄを出力する。即ちＡ／Ｄ変換回路６０は、第１差分電流であるＩＤ１＝ＩＰＴ－ＩＲＦと、第２差分電流であるＩＤ２＝ＩＲＦ－ＩＰＴが入力されて、ＡＤＣ出力デジタル値ｄを制御回路７０に出力する。制御回路７０は、ＤＡＣ入力デジタル値ｎとしてＤＡＣ入力デジタル値ｎ１と、ＤＡＣ入力デジタル値ｎ１とは異なるＤＡＣ入力デジタル値ｎ２を出力する。そして制御回路７０は、ＤＡＣ入力デジタル値ｎ１に対応して得られたＡＤＣ出力デジタル値ｄであるＡＤＣ出力デジタル値ｄ１と、ＤＡＣ入力デジタル値ｎ２に対応して得られたＡＤＣ出力デジタル値ｄであるＡＤＣ出力デジタル値ｄ２と、ＤＡＣ入力デジタル値ｎとに基づいて、温度検出電流ＩＰＴに対応した温度検出データを求めて、ＡＤＣ結果データＤＱとして出力する。このようにすることで、Ａ／Ｄ変換回路６０の分解能よりも高い分解能での温度検出電流ＩＰＴのＡ／Ｄ変換が可能になり、高精度なデジタル出力温度センサー８０を実現できるようになる。なお図１１の構成及び動作の具体例については後述の図１３～図１９において詳細に説明する。

図１２もデジタル出力温度センサー８０の詳細な構成例を示す図である。図１２に示すように温度センサー回路９０は、バイポーラートランジスターＢＴ１、ＢＴ２と抵抗ＲＰＴを含む。バイポーラートランジスターＢＴ１、抵抗ＲＰＴは、温度検出電流ＩＰＴの供給ノードＮＰＤと、低電位側の電源ノードであるＶＳＳのノードとの間に直列に設けられる。例えばバイポーラートランジスターＢＴ１は、コレクターが温度検出電流ＩＰＴの供給ノードＮＰＤに接続され、エミッターが抵抗ＲＰＴの一端に接続される。そして抵抗ＲＰＴの他端がＶＳＳのノードに接続される。またバイポーラートランジスターＢＴ２は、トランジスターＴ１１のドレインとＶＳＳのノードとの間に設けられる。トランジスターＴ１１のゲートは、トランジスターＴ５のゲートのノードＮＰＧに接続される。具体的にはバイポーラートランジスターＢＴ２は、コレクターがトランジスターＴ１１のドレインに接続され、ベースがバイポーラートランジスターＢＴ１のベースに接続され、エミッターがＶＳＳのノードに接続される。これによりバイポーラートランジスターＢＴ１、ＢＴ２には温度検出電流ＩＰＴが流れるようになる。そしてバイポーラートランジスターＢＴ１、ＢＴ２の各々は、複数のユニットトランジスターにより構成されており、これらのユニットトランジスターの個数が互いに異なっている。これにより温度センサー回路９０は、ユニットトランジスターの個数の比と抵抗ＲＰＴの抵抗値に応じた例えば正の温度特性の温度検出電流ＩＰＴを生成できるようになる。

またＤ／Ａ変換回路４０は、例えば電圧出力型のＤ／Ａ変換回路と、電圧出力型のＤ／Ａ変換回路の出力電圧ＶＤＡＣを基準電流ＩＲＦに変換する電圧／電流変換回路４８を含む。そして図１２に示すように電圧／電流変換回路４８は、演算増幅器ＯＰＶと抵抗ＲＣＴを含む。例えば抵抗ＲＣＴの抵抗値をＲとした場合に、電圧／電流変換回路４８は、ＩＲＦ＝ＶＤＡＣ／Ｒで表される基準電流ＩＲＦを出力する。なお電圧出力型のＤ／Ａ変換回路としては、例えば抵抗ラダー型のＤ／Ａ変換回路などがある。また図１２では、電圧／電流変換回路４８の演算増幅器ＯＰＶにおいてもチョッピングの変調と復調が行われている。このようにすることで演算増幅器ＯＰＶで発生した１／ｆノイズ等のノイズが基準電流ＩＲＦに重畳されてしまうのを抑制でき、デジタル出力温度センサー８０の高精度化を実現できるようになる。

２．Ａ／Ｄ変換の高精度化
次にＡ／Ｄ変換の高精度化を実現する本実施形態の手法について、図１３～図１９を用いて説明する。なお以下では、説明の便宜のために、図１３に示すＤ／Ａ変換回路４０、差分出力回路５０、Ａ／Ｄ変換回路６０、制御回路７０を含む回路を、Ａ／Ｄコンバーター３０と記載する。本実施形態の手法では、Ａ／Ｄ変換回路６０の分解能よりも高い分解能の高精度のＡ／Ｄコンバーター３０を実現できる。また以下では、説明の便宜のために、Ｄ／Ａ変換回路４０のＤＡＣ出力信号ＶＮが電圧信号であるとして説明するが、実際には、Ｄ／Ａ変換回路４０のＤＡＣ出力信号ＶＮは、図１１に示すように電流信号である基準電流ＩＲＦである。また図１３の入力信号ＶＩＮは温度検出電流ＩＰＴに対応し、差分出力回路５０はカレントミラー回路１００に対応する。

図１３において、Ｄ／Ａ変換回路４０は、ＤＡＣ入力デジタル値ｎをＤ／Ａ変換して、ＤＡＣ出力信号ＶＮを出力する。Ｄ／Ａ変換回路４０としては、例えば抵抗ラダー型のＤ／Ａ変換回路を用いることが望ましい。但し本実施形態ではＤ／Ａ変換回路４０として、例えば容量アレイ型、デルタシグマ型又は電流出力型等の他の方式のＤ／Ａ変換回路を用いることも可能である。

差分出力回路５０は、入力信号ＶＩＮとＤＡＣ出力信号ＶＮの差分に基づく差分信号ＤＳを出力する。前述したように入力信号ＶＩＮは温度検出電流ＩＰＴに対応し、ＤＡＣ出力信号ＶＮは基準電流ＩＲＦに対応し、差分出力回路５０はカレントミラー回路１００に対応する。差分出力回路５０は、例えば差動入力の第１入力端子に入力信号ＶＩＮが入力され、差動入力の第２入力端子にＤＡＣ出力信号ＶＮが入力され、入力信号ＶＩＮとＤＡＣ出力信号ＶＮの差分信号ＤＳを例えば差動出力端子に出力する。第１入力端子は例えば非反転入力端子であり、第２入力端子は例えば反転入力端子である。差分信号ＤＳは、例えばＶＩＮ－ＶＮに対応する第１差分信号とＶＮ－ＶＩＮに対応する第２差分信号により構成される。第１差分信号は前述の差分電流ＩＤ１＝ＩＰＴ－ＩＲＦに対応し、第２差分信号は差分電流ＩＤ２＝ＩＲＦ－ＩＰＴに対応する。

Ａ／Ｄ変換回路６０は、差分信号ＤＳをＡ／Ｄ変換して、ＡＤＣ出力デジタル値ｄを出力する。例えばＡ／Ｄ変換回路６０は、差動入力の第１入力端子に差分信号ＤＳの第１差分信号が入力され、差動入力の第２入力端子に差分信号ＤＳの第２差分信号が入力され、第１差分信号と第２差分信号の差分をＡ／Ｄ変換することで得られるＡＤＣ出力デジタル値ｄを出力する。Ａ／Ｄ変換回路６０としては、例えば逐次比較型のＡ／Ｄ変換回路を用いることが望ましい。但し本実施形態ではＡ／Ｄ変換回路６０として、例えばデルタシグマ型や、逐次比較型以外のパイプライン型等の他の方式のＡ／Ｄ変換回路を用いることも可能である。

制御回路７０はＤＡＣ入力デジタル値ｎを出力する。例えば制御回路７０は、Ａ／Ｄ変換回路６０からのＡＤＣ出力デジタル値ｄに基づいてＤＡＣ入力デジタル値ｎを出力する。例えば制御回路７０は、ＡＤＣ出力デジタル値ｄに基づく演算処理を行ってＤ／Ａ変換回路４０にＤＡＣ入力デジタル値ｎを出力する。また制御回路７０は最終的なＡＤＣ結果データＤＱを出力する。即ちＡＤＣ結果データＤＱのデジタル値を出力する。このＡＤＣ結果データＤＱはデジタル出力温度センサー８０の温度検出データに対応する。制御回路７０はロジック回路により実現できる。

具体的には制御回路７０は、ＤＡＣ入力デジタル値ｎとして、ＤＡＣ入力デジタル値ｎ１と、ＤＡＣ入力デジタル値ｎ１とは異なるＤＡＣ入力デジタル値ｎ２を出力する。ＤＡＣ入力デジタル値ｎ１は第１ＤＡＣ入力デジタル値であり、ＤＡＣ入力デジタル値ｎ２は第２ＤＡＣ入力デジタル値である。そして制御回路７０は、ＤＡＣ入力デジタル値ｎ１に対応して得られたＡＤＣ出力デジタル値ｄであるＡＤＣ出力デジタル値ｄ１と、ＤＡＣ入力デジタル値ｎ２に対応して得られたＡＤＣ出力デジタル値ｄであるＡＤＣ出力デジタル値ｄ２と、ＤＡＣ入力デジタル値ｎとに基づいて、ＡＤＣ結果データＤＱを求める。例えばＤＡＣ入力デジタル値ｎ１、ｎ２の一方から他方の値が求められる場合に、制御回路７０は、ＡＤＣ出力デジタル値ｄ１と、ＡＤＣ出力デジタル値ｄ２と、ＤＡＣ入力デジタル値ｎ１又はＤＡＣ入力デジタル値ｎ２とから、ＡＤＣ結果データＤＱを求める。ＡＤＣ出力デジタル値ｄ１は第１ＡＤＣ出力デジタル値であり、ＡＤＣ出力デジタル値ｄ２は第２ＡＤＣ出力デジタル値である。

例えば制御回路７０がＤＡＣ入力デジタル値ｎ１を出力すると、Ｄ／Ａ変換回路４０がＤＡＣ入力デジタル値ｎ１のＤ／Ａ変換を行って、ＤＡＣ出力信号ＶＮ＝Ｖｎ１を出力する。すると差分出力回路５０が、入力信号ＶＩＮとＤＡＣ出力信号Ｖｎ１の差分に基づく差分信号ＤＳを出力し、Ａ／Ｄ変換回路６０が差分信号ＤＳのＡ／Ｄ変換を行うことで、ＡＤＣ出力デジタル値ｄ＝ｄ１を制御回路７０に出力する。また制御回路７０がＤＡＣ入力デジタル値ｎ２を出力すると、Ｄ／Ａ変換回路４０がＤＡＣ入力デジタル値ｎ２のＤ／Ａ変換を行って、ＤＡＣ出力信号ＶＮ＝Ｖｎ２を出力する。すると差分出力回路５０が、入力信号ＶＩＮとＤＡＣ出力信号Ｖｎ２の差分に基づく差分信号ＤＳを出力し、Ａ／Ｄ変換回路６０が差分信号ＤＳのＡ／Ｄ変換を行うことで、ＡＤＣ出力デジタル値ｄ＝ｄ２を制御回路７０に出力する。そして制御回路７０は、ＡＤＣ出力デジタル値ｄ１、ｄ２と、ＤＡＣ入力デジタル値ｎとに基づいてＡＤＣ結果データＤＱを求める。例えば制御回路７０は、ＡＤＣ出力デジタル値ｄ１、ｄ２と、ＤＡＣ入力デジタル値ｎ１又はＤＡＣ入力デジタル値ｎ２とに基づいてＡＤＣ結果データＤＱを求めて、最終的なＡＤＣ結果のデジタル値として出力する。

このように本実施形態のＡ／Ｄコンバーター３０は、ＤＡＣ入力デジタル値ｎ１に基づくＡ／Ｄ変換とＤＡＣ入力デジタル値ｎ２に基づくＡ／Ｄ変換というように例えば２回のＡ／Ｄ変換を行う。そしてＤＡＣ入力デジタル値ｎ１に基づくＡ／Ｄ変換結果であるＡＤＣ出力デジタル値ｄ１と、ＤＡＣ入力デジタル値ｎ２に基づくＡ／Ｄ変換結果であるＡＤＣ出力デジタル値ｄ２とに基づいて、最終的なＡＤＣ結果データＤＱを算出している。そしてＡＤＣ出力デジタル値ｄ１については、入力信号ＶＩＮと、ＤＡＣ入力デジタル値ｎ１をＤ／Ａ変換回路４０によりＤ／Ａ変換したＤＡＣ出力信号Ｖｎ１との差分を、Ａ／Ｄ変換回路６０によりＡ／Ｄ変換することで求められる。またＡＤＣ出力デジタル値ｄ２については、入力信号ＶＩＮと、ＤＡＣ入力デジタル値ｎ２をＤ／Ａ変換回路４０によりＤ／Ａ変換したＤＡＣ出力信号Ｖｎ２との差分を、Ａ／Ｄ変換回路６０によりＡ／Ｄ変換することで求められる。このようにすれば、Ａ／Ｄ変換回路６０とＤ／Ａ変換回路４０とを用いて、Ａ／Ｄ変換回路６０の分解能よりも高い精度のＡ／Ｄ変換が可能なＡ／Ｄコンバーター３０を実現できるようになる。一例としては、Ａ／Ｄ変換回路６０の分解能が例えば１５～１６ビットである場合に、分解能を例えば２ビット程度向上し、例えば１７～１８ビットの分解能のＡ／Ｄコンバーター３０を実現できるようになる。そして本実施形態によれば、例えばCoarse ADCとFine ADCというような２つのＡ／Ｄ変換回路を用いなくても、例えば１つのＡ／Ｄ変換回路６０を用いて、Ａ／Ｄ変換回路６０の分解能よりも高い精度のＡ／Ｄコンバーター３０を実現することが可能になる。例えばＡ／Ｄ変換回路６０とＤ／Ａ変換回路４０の設定を変えて２回変換することで、Coarse ADCとFine ADCを使うTwo-Step ADCで課題となるアナログゲインの精度要求を緩和することが可能になり、例えば線形性改善やミッシングコードの防止を実現できるようになる。

図１４に、差分出力回路５０としてアンプ回路５１を設けた場合の本実施形態のＡ／Ｄコンバーター３０の構成例を示す。図１４では入力信号ＶＩＮは入力電圧となる。そしてＤ／Ａ変換回路４０は、ＤＡＣ入力デジタル値ｎをＤ／Ａ変換したＤＡＣ出力電圧を、ＤＡＣ出力信号ＶＮとして出力する。具体的にはＤ／Ａ変換回路４０は、ＤＡＣ入力デジタル値ｎ＝ｎ１をＤ／Ａ変換したＤＡＣ出力電圧を、ＤＡＣ出力信号ＶＮ＝Ｖｎ１として出力し、ＤＡＣ入力デジタル値ｎ＝ｎ２をＤ／Ａ変換したＤＡＣ出力電圧を、ＤＡＣ出力信号ＶＮ＝Ｖｎ２として出力する。そして差分出力回路５０として、入力電圧である入力信号ＶＩＮと、ＤＡＣ出力電圧であるＤＡＣ出力信号ＶＮを差動増幅するアンプ回路５１が設けられている。図１４では、アンプ回路５１は、増幅率Ｇで入力信号ＶＩＮとＤＡＣ出力信号ＶＮを差動増幅して、差動電圧信号である差分信号ＤＳをＡ／Ｄ変換回路６０に出力する。このようなアンプ回路５１を設ければ、入力信号ＶＩＮとＤＡＣ出力信号ＶＮの差分をアンプ回路５１により増幅した差分信号ＤＳを、Ａ／Ｄ変換回路６０に入力できるようになる。従って、Ａ／Ｄ変換回路６０は、アンプ回路５１により増幅された広い振幅範囲の差分信号ＤＳに対して、例えばフルスケールでＡ／Ｄ変換を行うことが可能になり、高精度のＡ／Ｄ変換を実現できるようになる。例えばアンプ回路５１により増幅した信号をＡ／Ｄ変換回路６０によりＡ／Ｄ変換することで、Ａ／Ｄ変換回路６０の分解能よりも高い分解能のＡ／Ｄコンバーター３０を実現できるようになる。なおアンプ回路５１の信号のゲインである増幅率Ｇは、例えば１０～２０倍程度とすることができる。

図１５は本実施形態のＡ／Ｄコンバーター３０の動作説明図である。図１５のＡ１は、入力電圧とＤＡＣ出力電圧の関係を示している。入力電圧は入力信号ＶＩＮの電圧であり、ＤＡＣ出力電圧はＤＡＣ出力信号ＶＮの電圧である。図１５のＡ１の横軸のＤＡＣ入力デジタル値ｎはＤ／Ａ変換回路４０に入力されるデジタル値であり、デジタル値はデジタルコードとも呼ばれる。図１５のＡ１に示すように、Ｄ／Ａ変換回路４０は、ＤＡＣ入力デジタル値ｎ１が入力されたときに、Ｖｎ１のＤＡＣ出力電圧をアンプ回路５１に出力し、ＤＡＣ入力デジタル値ｎ２が入力されたときに、Ｖｎ２のＤＡＣ出力電圧をアンプ回路５１に出力する。図１５のＡ１では、Ａ／Ｄコンバーター３０の入力電圧であるＶＩＮは、例えばＤＡＣ出力電圧であるＶｎ１とＶｎ２の間の電圧になっている。なお、本実施形態では、入力信号ＶＩＮを、適宜、入力電圧と記載し、Ｄ／Ａ変換回路４０を、適宜、ＤＡＣと記載し、Ａ／Ｄ変換回路６０を、適宜、ＡＤＣと記載する。

図１５のＡ２は、アンプ回路５１の増幅後における入力電圧とＡＤＣ入力電圧の関係を示している。ＡＤＣ入力電圧は差分信号ＤＳの電圧である差分電圧である。図１５のＡ２では、アンプ回路５１により、Ｇ倍（Ｇ＞１）の信号増幅が行われている。

図１５のＡ１に示すように、Ｄ／Ａ変換回路４０は、ＤＡＣ入力デジタル値ｎ１が入力されると、Ｖｎ１の出力電圧を出力する。そして図１５のＡ２に示すように、アンプ回路５１は、ＶＩＮの入力電圧とＶｎ１のＤＡＣ出力電圧の差分電圧であるＶＩＮ－Ｖｎ１をＧ倍に増幅して、Ａ／Ｄ変換回路６０に出力し、Ａ／Ｄ変換回路６０は、（ＶＩＮ－Ｖｎ１）×Ｇの電圧をＡ／Ｄ変換して、ＡＤＣ出力デジタル値ｄ１を制御回路７０に出力する。また図１５のＡ１に示すように、Ｄ／Ａ変換回路４０は、ＤＡＣ入力デジタル値ｎ２が入力されると、Ｖｎ２の出力電圧を出力する。そして図１５のＡ２に示すように、アンプ回路５１は、ＶＩＮの入力電圧とＶｎ２の出力電圧の差分電圧であるＶＩＮ－Ｖｎ２をＧ倍に増幅して、Ａ／Ｄ変換回路６０に出力し、Ａ／Ｄ変換回路６０は、（ＶＩＮ－Ｖｎ２）×Ｇの電圧をＡ／Ｄ変換して、ＡＤＣ出力デジタル値ｄ２を制御回路７０に出力する。

そして制御回路７０は、ＤＡＣ入力デジタル値ｎ１をＤ／Ａ変換回路４０に出力したときにＡ／Ｄ変換回路６０から入力されるＡＤＣ出力デジタル値ｄ１と、ＤＡＣ入力デジタル値ｎ２をＤ／Ａ変換回路４０に出力したときにＡ／Ｄ変換回路６０から入力されるＡＤＣ出力デジタル値ｄ２とに基づいて、ＡＤＣ結果データＤＱを求める。例えば図１５のＡ３に示す差分電圧は、（ＶＩＮ－Ｖｎ１）×Ｇと表され、これはＡＤＣ出力デジタル値ｄ１に対応する。Ａ４に示す差分電圧は、（ＶＩＮ－Ｖｎ２）×Ｇと表され、これはＡＤＣ出力デジタル値ｄ２に対応する。またＡ５に示す差分電圧は（Ｖｎ２－Ｖｎ１）×Ｇ＝（ＶＩＮ－Ｖｎ１）×Ｇ－（ＶＩＮ－Ｖｎ２）×Ｇと表され、これはＡＤＣ出力デジタル値ｄ１、ｄ２の差分であるｄ１－ｄ２に対応する。従って、Ａ５の差分電圧に対するＡ３の差分電圧とＡ４の差分電圧の比率から、Ａ／Ｄコンバーター３０の入力電圧であるＶＩＮを特定できる。具体的にはＶＩＮは下式（１）のように特定できる。

従って、制御回路７０は、ＡＤＣ結果データＤＱを下式（２）のように演算して、出力できるようになる。

例えばＶＩＮがＶｎ１とＶｎ２の間の電圧である場合には、ＶＩＮは、Ｖｎ１とＶｎ２との間において、ｄ１／（ｄ１－ｄ２）の比率で表される電圧になる。例えばｄ１／（ｄ１－ｄ２）が０．５である場合には、ＶＩＮ＝Ｖｎ１＋（Ｖｎ２－Ｖｎ１）×０．５になり、ＶＩＮはＶｎ１とＶｎ２の中央の電圧になる。ｄ１／（ｄ１－ｄ２）が０．６である場合には、ＶＩＮ＝Ｖｎ１＋（Ｖｎ２－Ｖｎ１）×０．６になり、ＶＩＮは、Ｖｎ２とＶｎ１の間において６０％の比率で表される電圧になる。なおＶＩＮがＶｎ１とＶｎ２の間の電圧ではない場合にも、上式（１）によりＶＩＮを特定し、上式（２）のように制御回路７０はＡＤＣ結果データＤＱを求めて出力できる。

本実施形態によれば、例えばＡ／Ｄ変換の分解能を向上するためにＡ／Ｄ変換回路６０の前段にアンプ回路５１を設ける場合であっても、増幅回路であるアンプ回路５１の回路特性がＡ／Ｄ変換の結果に影響しにくくなる。例えば上式（１）、（２）に示すように、理論上はアンプ回路５１の増幅率ＧはＡ／Ｄ変換の結果に全く影響しない。また本実施形態では制御回路７０は、Ａ／Ｄ変換回路６０からのＡＤＣ出力デジタル値ｄに基づいて、ＤＡＣ入力デジタル値ｎを生成している。例えば制御回路７０は、フィードバック制御によりＤＡＣ入力デジタル値ｎを生成している。このようなフィードバック制御を行うことで、Ｄ／Ａ変換回路４０のＤＡＣ出力電圧であるＶＮを、入力電圧であるＶＩＮに近づけることが可能になる。例えばＶＮとＶＩＮが離れすぎると、正確なＡ／Ｄ変換結果を得ることが難しくなるが、ＶＮをＶＩＮに近づけることで、Ａ／Ｄ変換の結果を高精度化することが可能になる。

以上のように本実施形態では、第１ＤＡＣ入力デジタル値をｎ１とし、第２ＤＡＣ入力デジタル値をｎ２とし、第１ＡＤＣ出力デジタル値をｄ１とし、第２ＡＤＣ出力デジタル値をｄ２とし、ＡＤＣ結果データをＤＱとしたときに、制御回路７０は、ＤＱ＝ｎ１＋（ｎ２－ｎ１）×ｄ１／（ｄ１－ｄ２）によりＡＤＣ結果データＤＱを求める。即ち制御回路７０は、ＤＡＣ入力デジタル値であるｎ１、ｎ２と、ＡＤＣ出力デジタル値であるｄ１、ｄ２に基づいて、ＤＱ＝ｎ１＋（ｎ２－ｎ１）×ｄ１／（ｄ１－ｄ２）の演算処理を行うことで、ＡＤＣ結果データＤＱを求める。このようにすれば、Ａ／Ｄ変換回路６０とＤ／Ａ変換回路４０が、ＤＡＣ入力デジタル値ｎ１に基づく変換と、ＤＡＣ入力デジタル値ｎ２に基づく変換を行い、制御回路７０が、ＤＱ＝ｎ１＋（ｎ２－ｎ１）×ｄ１／（ｄ１－ｄ２）の演算処理を行うことで、Ａ／Ｄ変換回路６０の分解能よりも高い精度のＡ／Ｄコンバーター３０を実現できるようになる。

図１６に本実施形態のＡ／Ｄコンバーター３０の詳細な構成例を示す。図１６では制御回路７０の具体的な構成例が示されている。また図１７にＡ／Ｄコンバーター３０の詳細な動作説明図を示す。ここでは図１８に示すように例えば０．８８ＶのＶＩＮが入力されたものとする。

図１７のＢ１に示すｋ回目の処理（ｋは１以上の整数）では、図１６の制御回路７０の遅延器７６がｎ＝２０を出力している。そして制御回路７０のセレクター７８により、Ｂ２、Ｂ３に示すように１回目はｎ＝２０がＤ／Ａ変換回路４０に出力され、２回目はｎ＝２１がＤ／Ａ変換回路４０に出力される。Ｄ／Ａ変換回路４０にｎ＝２０が入力されると、Ａ／Ｄ変換回路６０に例えば＋０．０８Ｖが入力され、Ａ／Ｄ変換回路６０は例えば８０のデジタル値を出力する。ここでは１ＬＳＢを例えば１ｍＶとしている。またＤ／Ａ変換回路４０にｎ＝２１が入力されると、Ａ／Ｄ変換回路６０に例えば－０．０２Ｖが入力され、Ａ／Ｄ変換回路６０は例えば－２０のデジタル値を出力する。すると制御回路７０の演算回路７２は、ｄ＝ｄ１／（ｄ１－ｄ２）の演算処理を行って、ｄ＝８０／｛８０－（－２０）｝＝０．８を出力する。このｄ＝０．８に対して、制御回路７０のゲイン乗算器７３により例えばａ１＝０．５のゲインが乗算され、制御回路７０の積分器７４には、０．８×０．５＝０．４が入力される。このとき積分器７４は、積分結果である２１．１を出力しており、制御回路７０の量子化器７５が、この２１．１を整数にする量子化を行って、Ｂ４に示すように、ｋ＋１回目の処理に用いられるｎとして、ｎ＝２１を出力する。またＢ５に示すように、制御回路７０の加算器７７は、ｋ回目の処理に用いられたｎ＝２０と、ｋ回目の処理での演算回路７２の出力であるｄ＝０．８との加算処理を行って、ＡＤＣ結果データとしてＤＱ＝２０．８を出力する。

またＢ４に示すように、ｋ＋１回目の処理において、遅延器７６は、ｋ回目の処理での量子化により求められたｎ＝２１を出力する。そしてセレクター７８により、Ｂ６、Ｂ７に示すように１回目はｎ＝２１がＤ／Ａ変換回路４０に出力され、２回目はｎ＝２２がＤ／Ａ変換回路４０に出力される。Ｄ／Ａ変換回路４０にｎ＝２１が入力されると、Ａ／Ｄ変換回路６０に例えば－０．０２Ｖが入力され、Ａ／Ｄ変換回路６０は例えば－２０のデジタル値を出力する。またＤ／Ａ変換回路４０にｎ＝２２が入力されると、Ａ／Ｄ変換回路６０に例えば－０．１２Ｖが入力され、Ａ／Ｄ変換回路６０は例えば－１２０のデジタル値を出力する。すると演算回路７２は、ｄ＝ｄ１／（ｄ１－ｄ２）の演算処理を行って、ｄ＝－２０／｛－２０－（－１２０）｝＝－０．２を出力する。このｄ＝－０．２に対して、ゲイン乗算器７３によりａ１＝０．５のゲインが乗算され、積分器７４には、－０．２×０．５＝－０．１が入力される。このとき積分器７４は、ｋ回目の積分結果である２１．１に対してｋ回目の積分器入力である０．４を加算した値である２１．５を出力している。そして量子化器７５が、この２１．５を整数にする量子化を行って、Ｂ８に示すように、ｋ＋２回目の処理に用いられるｎとして、ｎ＝２２を出力する。またＢ９に示すように、加算器７７は、ｋ＋１回目の処理に用いられたｎ＝２１と、ｋ＋１回目の処理での演算回路７２の出力であるｄ＝－０．２との加算処理を行って、ＡＤＣ結果データとしてＤＱ＝２０．８を出力する。

このように本実施形態では、図１７のＢ１、Ｂ４、Ｂ８、Ｂ１０、Ｂ１１に示すように、ＤＡＣ入力デジタル値ｎに対するデルタシグマ変調等の変調が行われて、変調されたＤＡＣ入力デジタル値ｎがＤ／Ａ変換回路４０に入力されるようになる。そしてＢ５、Ｂ９、Ｂ１２、Ｂ１２、Ｂ１３、Ｂ１４に示すように、図１８のＶＩＮ＝０．８８Ｖの入力電圧に対応するＡＤＣ結果データＤＱが制御回路７０から出力されるようになる。例えば図１５において、ＤＡＣ入力デジタル値ｎに対応するＤＡＣ出力電圧と、ＶＩＮの入力電圧との電圧差が大きくなると、Ａ／Ｄ変換回路６０に入力される差分信号ＤＳの差分電圧が大きくなる。そしてＡ／Ｄ変換回路６０のフルスケールの範囲を超えてしまうと、正確なＡ／Ｄ変換ができなくなる問題が生じる。この点、図１６、図１７では、ＤＡＣ出力電圧とＶＩＮの入力電圧との電圧差が大きい場合には、積分器７４等による積分処理により、ＤＡＣ出力電圧とＶＩＮの入力電圧との電圧差が近づくようにフィードバック制御が行われて、ＤＡＣ入力デジタル値ｎが制御回路７０から出力される。従って、差分信号ＤＳの差分電圧が大きくなってＡ／Ｄ変換回路６０のフルスケールの範囲を超えてしまう事態を抑制でき、Ａ／Ｄコンバーター３０の高精度化を実現できるようになる。

以上のように本実施形態では、制御回路７０は、ＡＤＣ出力デジタル値ｄ１とＡＤＣ出力デジタル値ｄ２とに基づいて、ｄ＝ｄ１／（ｄ１－ｄ２）を求める演算を行う演算回路７２と、演算回路７２の出力に対する積分処理を行う積分器７４と、積分処理の結果に対する量子化処理を行って、ＤＡＣ入力デジタル値ｎを出力する量子化器７５を含む。このようにすれば、ＤＡＣ入力デジタル値ｎに対してデルタシグマ変調等の変調を行うことが可能になる。これにより、Ｄ／Ａ変換回路４０へのＤＡＣ入力デジタル値ｎが１つの値に固定されないようになり、Ｄ／Ａ変換回路４０の直線性や微分特性を改善できる。またＤＡＣ入力デジタル値ｎを自律的に自動的に決定できるようになる。

なお図１６のＨ１では、１次のデルタシグマ変調に対応する変調を行っているが、本実施形態における変調処理はこれに限定されない。例えば図１９に示すような２次のデルタシグマ変調に対応する変調を行うなどの種々の変形実施が可能である。

また制御回路７０は、ＤＡＣ入力デジタル値ｎ１に所定値を加算したＤＡＣ入力デジタル値ｎ２を出力する。例えば図１６では制御回路７０は、ＤＡＣ入力デジタル値ｎ１に対して、所定値である＋１を加算したＤＡＣ入力デジタル値ｎ２を出力している。ここで所定値は＋１には限定されず、２以上の値であってもよいし、負の値であってもよい。このようにすれば、所定値を加算するという簡素な処理により、ＤＡＣ入力デジタル値ｎ１、ｎ２をＤ／Ａ変換回路４０に出力して、ＤＡＣ入力デジタル値ｎ１に対応するＡＤＣ出力デジタル値ｄ１と、ＤＡＣ入力デジタル値ｎ２に対応するＡＤＣ出力デジタル値ｄ２を、Ａ／Ｄ変換回路６０から出力させることが可能になる。

また本実施形態ではＤ／Ａ変換回路４０は、抵抗ラダー型のＤ／Ａ変換回路であることが望ましい。抵抗ラダー型のＤ／Ａ変換回路は、ラダー抵抗回路とスイッチアレイを含む。ラダー抵抗回路は、高電位側の電源ノードと低電位側の電源ノードとの間に直列に設けられる複数の抵抗を含む。電圧選択回路であるスイッチアレイは、制御回路７０からのＤＡＣ入力デジタル値ｎによりオン又はオフにされる複数のスイッチを含む。そしてスイッチアレイは、ラダー抵抗回路の複数の分割電圧ノードからの複数の分割電圧が入力されて、ＤＡＣ入力デジタル値ｎによる複数のスイッチのオン、オフ制御により選択された電圧を、出力電圧ＶＤＡＣとして出力する。

例えば、上式（１）、（２）や図３から明らかなように、Ｄ／Ａ変換回路４０のＩＮＬ（Integral Non-Linearity）などの直線性の特性が悪いと、Ａ／Ｄコンバーター３０の精度が低下してしまう。例えば上式（２）に示すようにＡＤＣ結果データはＤＱ＝ｎ１＋（ｎ２－ｎ１）×ｄ１／（ｄ１ーｄ２）の演算式により求められるが、Ｄ／Ａ変換回路４０の直線性の特性が悪いと、この演算式の前提が崩れてしまい、高精度なＡ／Ｄコンバーター３０の実現が難しくなる。この点、本実施形態では電圧出力型のＤ／Ａ変換回路４０として抵抗ラダー型のＤ／Ａ変換回路を用いている。抵抗ラダー型のＤ／Ａ変換回路４０は、ラダー抵抗回路の複数の抵抗の抵抗値の比に基づくＤ／Ａ変換を行っているため、ＩＮＬなどの直線性の特性が、他の方式のＤ／Ａ変換回路に比べて良好である。例えば複数の抵抗のレイアウト配置等を適正にすることで、良好な直線性の特性を実現できる。従って、Ｄ／Ａ変換回路４０として抵抗ラダー型のＤ／Ａ変換回路を用いることで、上式（１）、（２）の理論式に応じた正確な変換が可能になり、高精度なＡ／Ｄコンバーター３０の実現が可能になる。

また本実施形態では、Ａ／Ｄ変換回路６０として、逐次比較型のＡ／Ｄ変換回路を用いることが望ましい。このようにＡ／Ｄ変換回路６０として、逐次比較型のＡ／Ｄ変換回路を用いれば、例えばデルタシグマ型のＡ／Ｄ変換回路を用いる場合に比べて、広帯域のＡ／Ｄ変換が可能になり、広帯域で高精度なデジタル出力温度センサー８０の実現が容易になる。

以上のように本実施形態の手法によれば高精度のＡ／Ｄ変換を実現できる。例えばデジタル出力温度センサー８０では、高精度な温度検出結果を出力する必要がある。この点、本実施形態の手法によれば、Ａ／Ｄ変換回路６０の分解能よりも高い精度のＡ／Ｄ変換が可能になるため、このような高精度の温度検出結果の出力の要望に応えることができる。またデジタル出力温度センサー８０では、広い帯域で高精度の温度検出結果を出力する必要があるが、本実施形態の手法によれば、広帯域化も容易であるため、広い帯域での高精度の温度検出結果を出力の要望にも応えることができる。

図２０に本実施形態のデジタル出力温度センサー８０の詳細な構成例を示し、図２１にその動作を説明する信号波形図を示す。

制御信号φＳ１、φＳ２が共にＨレベルになりアクティブになると、図２０のスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６がオンになり、サンプリング用のキャパシターＣＳ１、ＣＳ２の両端がコモン電圧ＶＣＯＭに設定され、キャパシターＣＳ１、ＣＳ２のリセットが行われる。次に制御信号φＳ２がＬレベルになり非アクティブになると、カレントミラー回路１００からの差分電流ＩＤ１＝ＩＰＴ－ＩＲＦ、ＩＤ２＝ＩＲＦ－ＩＰＴが、各々、オン状態のスイッチＳＷ１、ＳＷ２を介してキャパシターＣＳ１、ＣＳ２の一端に流れ、キャパシターＣＳ１、ＣＳ２が差分電流ＩＤ１、ＩＤ２により充電されるサンプリング動作が行われる。これにより図２１に示すように、時間経過に応じて電圧ＶＰＴは例えば上昇し、電圧ＶＣＴが下降する。次に制御信号φＳ１がＬレベルになり非アクティブになると、キャパシターＣＳ１、ＣＳ２にサンプリングされた電圧ＶＰＴ、ＶＣＴのホールド動作が行われて、Ａ／Ｄ変換回路６０により電圧ＶＰＴ、ＶＣＴのＡ／Ｄ変換が行われる。このように図２０では、スイッチＳＷ１～ＳＷ６、キャパシターＣＳ１、ＣＳ２により構成される回路は、差分電流ＩＤ１、ＩＤ２を電圧ＶＰＴ、ＶＣＴに変換する電流／電圧変換回路としての機能と、図１４のアンプ回路５１としての機能を有する。例えばキャパシターＣＳ１、ＣＳ２のサンプリング期間の長さの設定により、アンプ回路５１の増幅率Ｇを設定できるようになる。

図２２はデジタル出力温度センサー８０の動作説明図である。ステート１、ステート２、ステート３、ステート４でチョッピング動作のステートの切り替えが行われる。ここではチョッピング動作の周波数は例えばｆｃｐ１＝２４ｋＨｚである。そして例えばチョッピング動作のステート１では、図１７で説明したｋ回目の処理が行われて、制御回路７０が、ＤＡＣ入力デジタル値ｎ（ｋ）としてｎ１（ｋ）、ｎ２（ｋ）を出力し、Ｄ／Ａ変換回路４０がｎ１（ｋ）、ｎ２（ｋ）のＤ／Ａ変換を行う。そしてＡ／Ｄ変換回路６０が２回のＡ／Ｄ変換を行って、ｎ１（ｋ）、ｎ２（ｋ）に対応するｄ１（ｋ）、ｄ２（ｋ）を制御回路７０に出力し、制御回路７０が、ＡＤＣ結果データＤＱを温度検出データとして出力する。またチョッピング動作のステート２では、図１７で説明したｋ＋１回目の処理が行われて、制御回路７０が、ＤＡＣ入力デジタル値ｎ（ｋ＋１）としてｎ１（ｋ＋１）、ｎ２（ｋ＋１）を出力し、Ｄ／Ａ変換回路４０がｎ１（ｋ＋１）、ｎ２（ｋ＋１）のＤ／Ａ変換を行う。そしてＡ／Ｄ変換回路６０が２回のＡ／Ｄ変換を行って、ｎ１（ｋ＋１）、ｎ２（ｋ＋１）に対応するｄ１（ｋ＋１）、ｄ２（ｋ＋１）を制御回路７０に出力し、制御回路７０が、ＡＤＣ結果データＤＱを温度検出データとして出力する。ステート３、ステート４での動作も同様である。

図２２では、Ａ／Ｄ変換回路６０の変換周波数はｆａｄ＝４８ｋＨｚであり、チョッピング動作の周波数であるｆｃｐ１＝２４ｋＨｚの例えば２倍になっている。Ａ／Ｄ変換回路６０の変換周波数はサンプリング周波数又は変換レートとも呼ばれる。そしてＡＤＣ結果データＤＱである温度検出データは、ｆｃｐ１＝２４ｋＨｚに対応する周期でＡ／Ｄコンバーター３０から出力されるようになる。

例えばチョッピング回路１１０が、ソース側チョッピング動作及びシンク側チョッピング動作を行う場合において、Ａ／Ｄ変換回路６０の変換周波数をｆａｄとし、ソース側チョッピング動作の周波数をｆｃｐ１とし、シンク側チョッピング動作の周波数をｆｃｐ２とし、ｍを２以上の整数としたとする。この場合に本実施形態では例えば図２２に示すように、ｆａｄ＝２×ｆｃｐ１の関係が成り立っている。ここで前述の図６で説明したように、ｆｃｐ１＝ｍ×ｆｃｐ２となるため、ｆａｄ＝２×ｆｃｐ１＝２×（ｍ×ｆｃｐ１）の関係が成り立つ。例えば図６では、ｍ＝２となっているが、ｍは３以上であってもよい。また前述したように、シンク側チョッピング動作の周波数ｆｃｐ２が、ソース側チョッピング動作の周波数ｆｃｐ１よりも高くなるようにしてもよく、この場合にはｆａｄ＝２×ｆｃｐ２＝２×（ｍ×ｆｃｐ１）の関係が成り立つ。即ち本実施形態では、ｆａｄ＝２×ｆｃｐ１＝２×（ｍ×ｆｃｐ２）、又はｆａｄ＝２×ｆｃｐ２＝２×（ｍ×ｆｃｐ１）の関係が成り立つ。

このようにｆａｄ＝２×ｆｃｐ１又はｆａｄ＝２×ｆｃｐ２の関係が成り立つことで、図２２に示すように、Ａ／Ｄ変換回路６０が２回の変換を行う期間をチョッピング動作の期間として、カレントミラー回路１００のトランジスターのチョッピング動作を行うことが可能になる。そして前述の図１３～図１９で説明したようにＡ／Ｄ変換回路６０及びＤ／Ａ変換回路４０が２回の変換を行って、ＡＤＣ結果データＤＱを出力することで、高精度なＡ／Ｄ変換を実現でき、デジタル出力温度センサー８０の高精度化を実現できる。また前述したように、ｆｃｐ１＝ｍ×ｆｃｐ２又はｍ×ｆｃｐ１＝ｆｃｐ２の関係が成り立つことで、ソース電流を流すトランジスターとシンク電流を引き込むトランジスターとの様々な組み合わせで、温度検出電流ＩＰＴと基準電流ＩＲＦを切り替えて流すチョッピング動作を実現できるようになる。このようにソース側とドレイン側の様々なトランジスターの組み合わせで温度検出電流ＩＰＴと基準電流ＩＲＦを切り替えて流すチョッピング動作が行われることで、カレントミラー回路１００のトランジスターが発生する１／ｆノイズ等のノイズが後段のＡ／Ｄ変換回路６０に伝達されるのが更に抑制され、デジタル出力温度センサー８０の更なる高精度化を実現できるようになる。

３．回路装置
図２３に本実施形態の回路装置２０の第１構成例を示す。回路装置２０は、本実施形態のデジタル出力温度センサー８０と、振動子１０を発振させる発振回路２１を含む。また回路装置２０は、発振回路２１からの発振信号ＯＳＣに基づいてクロック信号ＣＫを出力する出力回路２３を含むことができる。また本実施形態の発振器４は、振動子１０と回路装置２０を含む。振動子１０は回路装置２０に電気的に接続されている。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と回路装置２０は電気的に接続されている。

振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片、音叉型水晶振動片、或いは双音叉型水晶振動片などにより実現できる。例えば振動子１０は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよい。或いは振動子１０は、ＳＰＸＯ（Simple Packaged Crystal Oscillator）の発振器に内蔵される振動子であってもよい。なお本実施形態の振動子１０は、例えば厚みすべり振動型、音叉型、又は双音叉型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片によっても実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。

回路装置２０は、例えば半導体プロセスにより製造されるＩＣ（Integrated Circuit）であり、半導体基板上に回路素子が形成された半導体チップである。図２３では回路装置２０は、発振回路２１と出力回路２３とデジタル出力温度センサー８０を含む。

発振回路２１は振動子１０を発振させる回路である。発振回路２１は、例えば振動子接続用の第１端子、第２端子を介して振動子１０に電気的に接続され、振動子１０を発振させることで発振信号ＯＳＣを生成する。第１端子、第２端子は例えば回路装置２０のパッドである。例えば発振回路２１は、振動子接続用の第１端子と第２端子との間に設けられた発振用の駆動回路と、キャパシターや抵抗などの受動素子により実現できる。駆動回路は、例えばＣＭＯＳのインバーター回路やバイポーラートランジスターにより実現できる。駆動回路は、発振回路２１のコア回路であり、駆動回路が、振動子１０を電圧駆動又は電流駆動することで、振動子１０を発振させる。発振回路２１としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。なお本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子等を介した接続であってもよい。

出力回路２３は、発振信号ＯＳＣに基づくクロック信号ＣＫを出力する。例えば出力回路２３は、発振信号ＯＳＣをバッファリングしてクロック信号ＣＫとして外部に出力する。例えば出力回路２３は、シングルエンドのＣＭＯＳの信号形式でクロック信号ＣＫを出力する。なお出力回路２３が、ＣＭＯＳ以外の信号形式でクロック信号ＣＫを出力するようにしてもよい。例えば出力回路２３は、ＬＶＤＳ（Low Voltage Differential Signaling）、ＰＥＣＬ（Positive Emitter Coupled Logic）、ＨＣＳＬ（High Speed Current Steering Logic）、又は差動のＣＭＯＳ（Complementary MOS）等の信号形式で、差動のクロック信号を外部に出力してもよい。

デジタル出力温度センサー８０は、例えば振動子１０の周囲温度を検出して、ＡＤＣ結果データＤＱを温度検出データとして出力する。例えばデジタル出力温度センサー８０は、周囲の温度を検出することで、振動子１０の周囲温度を検出して、ＡＤＣ結果データＤＱを温度検出データとして外部に出力する。このようにすれば振動子１０の周囲温度を検出して、温度検出データとして出力できる回路装置２０を実現できるようになる。なお、この場合に、例えば外部のシステムによりＰＬＬのループ等を組んで、温度検出データに基づいて振動子１０の発振周波数の温度補償を行って、クロック信号ＣＫの温度補償を実現するようにしてもよい。

図２４に回路装置２０の第２構成例を示す。図２４では回路装置２０は、デジタル出力温度センサー８０のＡＤＣ結果データＤＱである温度検出データに基づいて周波数制御データＤＦＣを出力する処理回路２４を含む。そして発振回路２１は、周波数制御データＤＦＣに対応した発振周波数の発振信号ＯＳＣを出力する。このようにすれば、デジタル出力温度センサー８０の温度検出データにより振動子１０の周囲温度を検出して、発振回路２１の発振周波数を制御できるようになる。例えば振動子１０の発振周波数の温度補償を行って、クロック信号ＣＫの温度補償等を実現することが可能になる。

具体的には処理回路２４は温度補償回路２５を含む。温度補償回路２５は、デジタル出力温度センサー８０からのＡＤＣ結果データＤＱである温度検出データに基づいて、温度補償処理を行って、周波数制御データＤＦＣを出力する。温度補償処理は、例えば温度変動による発振周波数の変動を抑制して補償する処理である。即ち温度補償回路２５は、温度変動があった場合にも周波数が一定になるように、発振回路２１の発振周波数の温度補償処理を行う。例えば温度補償回路２５は、温度検出データと周波数制御データＤＦＣの対応を表すルックアップテーブルを用いて、温度検出データから周波数制御データＤＦＣを求める温度補償処理を行う。具体的には発振回路２１は可変容量回路２２を含み、処理回路２４からの周波数制御データＤＦＣに基づいて、可変容量回路２２の容量値が調整されることで、発振回路２１の発振周波数の温度補償処理が実現される。ここで可変容量回路２２は、例えば複数のキャパシターを有するキャパシターアレイと、複数のスイッチを有するスイッチアレイを含み、複数のキャパシターの各キャパシターと複数のスイッチの各スイッチは、振動子接続用の第１端子又は第２端子のノードと例えばグランドノードとの間に直列接続されている。またキャパシターアレイの複数のキャパシターは、その容量値がバイナリーに重み付けされている。そしてスイッチアレイの複数のスイッチは、処理回路２４からの周波数制御データＤＦＣに基づいてオン、オフされる。これにより可変容量回路２２の容量値が制御されて、発振回路２１の発振周波数が調整されて、温度補償処理が実現される。

図２５に本実施形態の発振器４の構造例を示す。本実施形態の発振器４は、回路装置２０と振動子１０を含む。具体的には発振器４は、振動子１０と、回路装置２０と、振動子１０及び回路装置２０を収容するパッケージ１５を有する。パッケージ１５は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に振動子１０及び回路装置２０が収容されている。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ１５により、振動子１０及び回路装置２０を衝撃、埃、熱、湿気等から好適に保護することができる。

パッケージ１５はベース１６とリッド１７を有する。具体的にはパッケージ１５は、振動子１０及び回路装置２０を支持するベース１６と、ベース１６との間に収容空間を形成するようにベース１６の上面に接合されたリッド１７とにより構成されている。そして振動子１０は、ベース１６の内側に設けられた段差部に端子電極を介して支持されている。また回路装置２０は、ベース１６の内側底面に配置されている。具体的には回路装置２０は、能動面がベース１６の内側底面に向くように配置されている。能動面は回路装置２０の回路素子が形成される面である。また回路装置２０の端子であるパッドにバンプＢＭＰが形成されている。そして回路装置２０は、導電性のバンプＢＭＰを介してベース１６の内側底面に支持される。導電性のバンプＢＭＰは例えば金属バンプであり、このバンプＢＭＰやパッケージ１５の内部配線や端子電極などを介して、振動子１０と回路装置２０が電気的に接続される。また回路装置２０は、バンプＢＭＰやパッケージ１５の内部配線を介して、発振器４の外部接続端子である外部端子１８、１９に電気的に接続される。外部端子１８、１９は、パッケージ１５の外側底面に形成されている。外部端子１８、１９は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線などである。これにより外部デバイスに対してクロック信号などを出力できるようになる。

なお図２５では、回路装置２０の能動面が下方に向くように回路装置２０がフリップ実装されているが、本実施形態はこのような実装には限定されない。例えば回路装置２０の能動面が上方に向くように回路装置２０を実装してもよい。即ち能動面が振動子１０に対向するように回路装置２０を実装する。或いは、発振器４は、ウェハレベルパッケージ（ＷＬＰ）の発振器であってもよい。この場合には発振器４は、半導体基板と、半導体基板の第１面と第２面との間を貫通する貫通電極とを有するベースと、半導体基板の第１面に対して、金属バンプ等の導電性の接合部材を介して固定される振動子１０と、半導体基板の第２面側に再配置配線層等の絶縁層を介して設けられる外部端子を含む。そして半導体基板の第１面又は第２面に、回路装置２０となる集積回路が形成される。この場合には、振動子１０及び集積回路が配置された複数のベースが形成された第１半導体ウェハーと、複数のリッドが形成された第２半導体ウェハーとを貼りつけることで、複数のベースと複数のリッドを接合し、その後にダイシングソー等によって発振器４の個片化を行う。このようにすれば、ウェハレベルパッケージの発振器４の実現が可能になり、高スループット、且つ、低コストでの発振器４の製造が可能になる。

以上に説明したように、本実施形態のデジタル出力温度センサーは、温度を検出して、温度検出電流を出力する温度センサー回路を含む。また温度検出電流のミラー電流をソース電流として第１出力ノードに流し、基準電流のミラー電流をシンク電流として第１出力ノードから引き込むことで、第１出力ノードから第１差分電流を出力し、基準電流のミラー電流をソース電流として第２出力ノードに流し、温度検出電流のミラー電流をシンク電流として第２出力ノードから引き込むことで、第２出力ノードから第２差分電流を出力するカレントミラー回路を含む。またデジタル出力温度センサーは、カレントミラー回路のトランジスターに対するチョッピング動作を行うチョッピング回路と、差動の第１差分電流及び第２差分電流のＡ／Ｄ変換を行うＡ／Ｄ変換回路を含む。そしてチョッピング回路は、第１状態において温度検出電流のミラー電流が流れるカレントミラー回路のトランジスターに、第２状態では基準電流のミラー電流を流し、第１状態において基準電流のミラー電流が流れるカレントミラー回路のトランジスターに、第２状態では温度検出電流のミラー電流を流すチョッピング動作を行う。

本実施形態では、温度センサー回路からの温度検出電流と、基準電流とに基づいて、カレントミラー回路が、第１出力ノード、第２出力ノードから第１差分電流、第２差分電流を出力し、Ａ／Ｄ変換回路が、第１差分電流、第２差分電流のＡ／Ｄ変換を行う。そしてチョッピング回路は、第１状態において温度検出電流のミラー電流が流れるトランジスターに、第２状態では基準電流のミラー電流を流し、第１状態において基準電流のミラー電流が流れるトランジスターに、第２状態では温度検出電流のミラー電流を流すチョッピング動作を行う。このようにすれば、例えばカレントミラー回路のチョッピング対象となるトランジスターは、例えば第１状態では温度検出電流のミラー電流が流れ、第２状態では基準電流のミラー電流が流れるようになり、カレントミラー回路のチョッピング対象となる他のトランジスターは、例えば第１状態では基準電流のミラー電流が流れ、第２状態では温度検出電流のミラー電流が流れるようになる。従って、例えばチョッピング動作の周波数で第１状態と第２状態等を切り替えることで、チョッピングの変調等が行われるようになり、低ノイズ化を実現できるようになる。

また本実施形態では、カレントミラー回路は、第１トランジスター、第２トランジスター、第３トランジスター及び第４トランジスターを含んでもよい。そしてチョッピング回路は、第１トランジスターが温度検出電流のミラー電流をソース電流として流し、第２トランジスターが基準電流のミラー電流をソース電流として流すソース側第１状態と、第１トランジスターが基準電流のミラー電流をソース電流として流し、第２トランジスターが温度検出電流のミラー電流をソース電流として流すソース側第２状態とを切り替えるソース側チョッピング動作を行ってもよい。またカレントミラー回路は、第３トランジスターが基準電流のミラー電流をシンク電流として引き込み、第４トランジスターが温度検出電流のミラー電流をシンク電流として引き込むシンク側第１状態と、第３トランジスターが温度検出電流のミラー電流をシンク電流として引き込み、第４トランジスターが基準電流のミラー電流をシンク電流として引き込むシンク側第２状態とを切り替えるシンク側チョッピング動作を行ってもよい。

このようにすれば、ソース側第１状態とソース側第２状態を切り替えるソース側チョッピング動作により、温度検出電流を流すトランジスターと基準電流を流すトランジスターが交互に切り替わるようになる。これによりソース側の第１トランジスター、第２トランジスターで発生する１／ｆノイズ等のノイズが、チョッピング周波数に変調されるようになり、当該ノイズが後段のＡ／Ｄ変換回路に伝達されるのが抑制され、高精度化なデジタル出力温度センサーを実現できるようになる。或いは、シンク側第１状態とシンク側第２状態を切り替えるシンク側チョッピング動作により、基準電流を流すトランジスターと温度検出電流を流すトランジスターが交互に切り替わるようになる。これによりシンク側の第３トランジスター、第４トランジスターで発生する１／ｆノイズ等のノイズが、チョッピング周波数に変調されるようになり、当該ノイズが後段のＡ／Ｄ変換回路に伝達されるのが抑制され、高精度なデジタル出力温度センサーを実現できるようになる。

また本実施形態では、チョッピング回路がソース側チョッピング動作及びシンク側チョッピング動作を行う場合において、ソース側チョッピング動作の周波数をｆｃｐ１とし、シンク側チョッピング動作の周波数をｆｃｐ２とし、ｍを２以上の整数としたとき、ｆｃｐ１＝ｍ×ｆｃｐ２、又はｍ×ｆｃｐ１＝ｆｃｐ２であってもよい。

このようにｆｃｐ１＝ｍ×ｆｃｐ２又はｍ×ｆｃｐ１＝ｆｃｐ２の関係が成り立つことで、ソース電流を流すトランジスターとシンク電流を引き込むトランジスターとの様々な組み合わせで、温度検出電流と基準電流を切り替えて流すチョッピング動作を実現できるようになる。

また本実施形態では、チョッピング回路は、第１トランジスターが温度検出電流のミラー電流を第１出力ノードに流し、第２トランジスターが基準電流のミラー電流を第２出力ノードに流すソース側第１状態と、第１トランジスターが基準電流のミラー電流を第２出力ノードに流し、第２トランジスターが温度検出電流のミラー電流を第１出力ノードに流すソース側第２状態と、を切り替えるソース側チョッピング動作を行ってもよい。

このようにすれば、温度検出電流、基準電流を流すソース側のトランジスターを切り替えるチョッピングの変調と、第１出力ノード、第２出力ノードから適正な第１差分電流、第２差分電流を出力するチョッピングの復調とが行われるようになり、カレントミラー回路のトランジスターが発生する１／ｆノイズ等のノイズが、後段のＡ／Ｄ変換回路に伝達されるのが抑制されるようになる。

またチョッピング回路が、第３トランジスターが基準電流のミラー電流を第１出力ノードから引き込み第４トランジスターが温度検出電流のミラー電流を第２出力ノードから引き込むシンク側第１状態と、第３トランジスターが温度検出電流のミラー電流を第２出力ノードから引き込み第４トランジスターが基準電流のミラー電流を第１出力ノードから引き込むシンク側第２状態を切り替えるシンク側チョッピング動作を行ってもよい。

このようにすれば、温度検出電流、基準電流を引き込むシンク側のトランジスターを切り替えるチョッピングの変調と、第１出力ノード、第２出力ノードから適正な第１差分電流、第２差分電流を出力するチョッピングの復調とが行われるようになり、カレントミラー回路のトランジスターが発生する１／ｆノイズ等のノイズが、後段のＡ／Ｄ変換回路に伝達されるのが抑制されるようになる。

また本実施形態では、カレントミラー回路は、ゲートが第１トランジスターのゲートに接続されるＰ型の第５トランジスターと、ゲートが第２トランジスターのゲートに接続されるＰ型の第６トランジスターと、を含み、第１トランジスター及び第２トランジスターは、Ｐ型トランジスターであってもよい。そしてチョッピング回路は、ソース側第１状態では、温度検出電流の供給ノードに第５トランジスターのゲート及びドレインを接続し、基準電流の供給ノードに第６トランジスターのゲート及びドレインを接続し、ソース側第２状態では、基準電流の供給ノードに第５トランジスターのゲート及びドレインを接続し、温度検出電流の供給ノードに第６トランジスターのゲート及びドレインを接続してもよい。

このようにすれば、ソース側第１状態において、第１トランジスターに、温度検出電流のミラー電流を流すと共に第２トランジスターに基準電流のミラー電流を流し、ソース側第２状態において、第１トランジスターに基準電流のミラー電流を流すと共に第２トランジスターに温度検出電流のミラー電流を流すことが可能になる。

また本実施形態では、ＤＡＣ入力デジタル値をＤ／Ａ変換して、ＤＡＣ入力デジタル値に応じた基準電流を出力するＤ／Ａ変換回路と、ＤＡＣ入力デジタル値を出力する制御回路と含んでもよい。そしてＡ／Ｄ変換回路は、差動の第１差分電流及び第２差分電流をＡ／Ｄ変換して、ＡＤＣ出力デジタル値を出力てもよい。また制御回路は、ＤＡＣ入力デジタル値として第１ＤＡＣ入力デジタル値と、第１ＤＡＣ入力デジタル値とは異なる第２ＤＡＣ入力デジタル値とを出力してもよい。そして制御回路は、第１ＤＡＣ入力デジタル値に対応して得られたＡＤＣ出力デジタル値である第１ＡＤＣ出力デジタル値と、第２ＤＡＣ入力デジタル値に対応して得られたＡＤＣ出力デジタル値である第２ＡＤＣ出力デジタル値と、ＤＡＣ入力デジタル値とに基づいて、温度検出電流に対応した温度検出データを求めてもよい。

本実施形態によれば、第１ＤＡＣ入力デジタル値に基づくＡ／Ｄ変換と第２ＤＡＣ入力デジタル値に基づくＡ／Ｄ変換が行われる。そして第１ＤＡＣ入力デジタル値に基づくＡ／Ｄ変換結果である第１ＡＤＣ出力デジタル値と、第２ＤＡＣ入力デジタル値に基づくＡ／Ｄ変換結果である第２ＡＤＣ出力デジタル値とに基づいて、最終的なＡＤＣ結果データである温度検出データが求められる。このようにすれば、Ａ／Ｄ変換回路とＤ／Ａ変換回路とを用いて、Ａ／Ｄ変換回路の分解能よりも高い精度のＡ／Ｄ変換を実現できるようになり、デジタル出力温度センサーの高精度化を実現できる。

また本実施形態では、チョッピング回路が、ソース側チョッピング動作及びシンク側チョッピング動作を行う場合において、Ａ／Ｄ変換回路の変換周波数をｆａｄとし、ソース側チョッピング動作の周波数をｆｃｐ１とし、シンク側チョッピング動作の周波数をｆｃｐ２とし、ｍを２以上の整数としたとき、ｆａｄ＝２×ｆｃｐ１＝２×（ｍ×ｆｃｐ２）、又はｆａｄ＝２×ｆｃｐ２＝２×（ｍ×ｆｃｐ１）であってもよい。

このようにｆａｄ＝２×ｆｃｐ１又はｆａｄ＝２×ｆｃｐ２の関係が成り立つことで、Ａ／Ｄ変換回路が例えば２回の変換を行う期間をチョッピング動作の期間として、カレントミラー回路のチョッピング動作を行うことが可能になる。これにより、高精度なＡ／Ｄ変換を実現でき、デジタル出力温度センサーの高精度化を実現できる。

また本実施形態は、上記に記載のデジタル出力温度センサーと、振動子を発振させる発振回路と、を含み、デジタル出力温度センサーは、振動子の周囲温度を検出して、ＡＤＣ結果データを温度検出データとして出力する回路装置に関係する。

このようにすれば、振動子の周囲温度を検出して、温度検出データとして出力できる回路装置を実現できるようになる。

また本実施形態では、温度検出データに基づいて周波数制御データを出力する処理回路を含み、発振回路は、周波数制御データに対応した発振周波数の発振信号を生成してもよい。

このようにすれば、デジタル出力温度センサーの温度検出データにより振動子の周囲温度を検出して、発振回路の発振周波数を制御できるようになる。

また本実施形態は、上記に記載の回路装置と、振動子と、を含む発振器に関係する。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。またデジタル出力温度センサー、回路装置及び発振器の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

４ …発振器、１０…振動子、１５…パッケージ、１６…ベース、１７…リッド、１８、１９…外部端子、２０…回路装置、２１…発振回路、２２…可変容量回路、２３…出力回路、２４…処理回路、２５…温度補償回路、３０…Ａ／Ｄコンバーター、４０…Ｄ／Ａ変換回路、４８…電流変換回路、５０…差分出力回路、５１…アンプ回路、６０…Ａ／Ｄ変換回路、７０…制御回路、７２…演算回路、７３…ゲイン乗算器、７４…積分器、７５…量子化器、７６…遅延器、７７…加算器、７８…セレクター、８０…デジタル出力温度センサー、９０…温度センサー回路、１００…カレントミラー回路、１１０…チョッピング回路、
ＢＭＰ…バンプ、ＢＴ１、ＢＴ２…バイポーラートランジスター、ＣＫ…クロック信号、ＣＳ１、ＣＳ２…キャパシター、ＤＦＣ…周波数制御データ、ＤＱ…ＡＤＣ結果データ、ＤＳ…差分信号、Ｇ…増幅率、ＩＤ１、ＩＤ２…差分電流、ＩＰＴ…温度検出電流、ＩＲＦ…基準電流、Ｎ１、Ｎ２…出力ノード、ＮＰＤ、ＮＲＤ…供給ノード、ＯＰＶ…演算増幅器、ＯＳＣ…発振信号、ＲＣＴ、ＲＰＴ…抵抗、ＲＦ…基準電流、Ｓ１Ａ、Ｓ１Ｂ、Ｓ２Ａ、Ｓ２Ｂ、Ｓ３Ａ、Ｓ３Ｂ、Ｓ４Ａ、Ｓ４Ｂ…スイッチ、ＳＣ１…ソース側第１状態、ＳＣ２…ソース側第２状態、ＳＫ１…シンク側第１状態、ＳＫ２…シンク側第２状態、ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６…スイッチ、Ｔ１～Ｔ１１…トランジスター、ＶＣＯＭ…コモン電圧、ＶＣＴ、ＶＰＴ…電圧、ＶＩＮ…入力信号、ＶＮ…ＤＡＣ出力信号、Ｖｎ１…ＤＡＣ出力信号、Ｖｎ２…ＤＡＣ出力信号、ｄ、ｄ１、ｄ２…ＡＤＣ出力デジタル値、ｆａｄ、ｆｃｐ１、ｆｃｐ２…周波数、ｎ、ｎ１、ｎ２…ＤＡＣ入力デジタル値、φ１、φ２…チョッピング制御信号、φＳ１、φＳ２…制御信号

Claims (11)

1. 温度を検出して、温度検出電流を出力する温度センサー回路と、
   前記温度検出電流のミラー電流をソース電流として第１出力ノードに流し、基準電流のミラー電流をシンク電流として前記第１出力ノードから引き込むことで、前記第１出力ノードから第１差分電流を出力し、前記基準電流のミラー電流をソース電流として第２出力ノードに流し、前記温度検出電流のミラー電流をシンク電流として前記第２出力ノードから引き込むことで、前記第２出力ノードから第２差分電流を出力するカレントミラー回路と、
   前記カレントミラー回路のトランジスターに対するチョッピング動作を行うチョッピング回路と、
   差動の前記第１差分電流及び前記第２差分電流のＡ／Ｄ変換を行うＡ／Ｄ変換回路と、
   を含み、
   前記チョッピング回路は、
   第１状態において前記温度検出電流のミラー電流が流れる前記カレントミラー回路のトランジスターに、第２状態では前記基準電流のミラー電流を流し、前記第１状態において前記基準電流のミラー電流が流れる前記カレントミラー回路のトランジスターに、前記第２状態では前記温度検出電流のミラー電流を流す前記チョッピング動作を行うことを特徴とするデジタル出力温度センサー。
2. 請求項１に記載のデジタル出力温度センサーにおいて、
   前記カレントミラー回路は、
   第１トランジスター、第２トランジスター、第３トランジスター及び第４トランジスターを含み、
   前記チョッピング回路は、
   前記第１トランジスターが前記温度検出電流のミラー電流をソース電流として流し、前記第２トランジスターが前記基準電流のミラー電流をソース電流として流すソース側第１状態と、前記第１トランジスターが前記基準電流のミラー電流をソース電流として流し、前記第２トランジスターが前記温度検出電流のミラー電流をソース電流として流すソース側第２状態とを切り替えるソース側チョッピング動作、又は
   前記第３トランジスターが前記基準電流のミラー電流をシンク電流として引き込み、前記第４トランジスターが前記温度検出電流のミラー電流をシンク電流として引き込むシンク側第１状態と、前記第３トランジスターが前記温度検出電流のミラー電流をシンク電流として引き込み、前記第４トランジスターが前記基準電流のミラー電流をシンク電流として引き込むシンク側第２状態とを切り替えるシンク側チョッピング動作、
   の少なくとも一方を行うことを特徴とするデジタル出力温度センサー。
3. 請求項２に記載のデジタル出力温度センサーにおいて、
   前記チョッピング回路が前記ソース側チョッピング動作及び前記シンク側チョッピング動作を行う場合において、
   前記ソース側チョッピング動作の周波数をｆｃｐ１とし、前記シンク側チョッピング動作の周波数をｆｃｐ２とし、ｍを２以上の整数としたとき、
   ｆｃｐ１＝ｍ×ｆｃｐ２、又はｍ×ｆｃｐ１＝ｆｃｐ２であることを特徴とするデジタル出力温度センサー。
4. 請求項２又は３に記載のデジタル出力温度センサーにおいて、
   前記チョッピング回路は、
   前記第１トランジスターが前記温度検出電流のミラー電流を前記第１出力ノードに流し、前記第２トランジスターが前記基準電流のミラー電流を前記第２出力ノードに流す前記ソース側第１状態と、
   前記第１トランジスターが前記基準電流のミラー電流を前記第２出力ノードに流し、前記第２トランジスターが前記温度検出電流のミラー電流を前記第１出力ノードに流す前記ソース側第２状態と、を切り替える前記ソース側チョッピング動作を行うことを特徴とするデジタル出力温度センサー。
5. 請求項２乃至４のいずれか一項に記載のデジタル出力温度センサーにおいて、
   前記チョッピング回路は、
   前記第３トランジスターが前記基準電流のミラー電流を前記第１出力ノードから引き込み、前記第４トランジスターが前記温度検出電流のミラー電流を前記第２出力ノードから引き込む前記シンク側第１状態と、
   前記第３トランジスターが前記温度検出電流のミラー電流を前記第２出力ノードから引き込み、前記第４トランジスターが前記基準電流のミラー電流を前記第１出力ノードから引き込む前記シンク側第２状態と、を切り替える前記シンク側チョッピング動作を行うことを特徴とするデジタル出力温度センサー。
6. 請求項２乃至５のいずれか一項に記載のデジタル出力温度センサーにおいて、
   前記カレントミラー回路は、
   ゲートが前記第１トランジスターのゲートに接続されるＰ型の第５トランジスターと、
   ゲートが前記第２トランジスターのゲートに接続されるＰ型の第６トランジスターと、
   を含み、
   前記第１トランジスター及び前記第２トランジスターは、Ｐ型トランジスターであり、
   前記チョッピング回路は、
   前記ソース側第１状態では、前記温度検出電流の供給ノードに前記第５トランジスターのゲート及びドレインを接続し、前記基準電流の供給ノードに前記第６トランジスターのゲート及びドレインを接続し、
   前記ソース側第２状態では、前記基準電流の供給ノードに前記第５トランジスターのゲート及びドレインを接続し、前記温度検出電流の供給ノードに前記第６トランジスターのゲート及びドレインを接続することを特徴とするデジタル出力温度センサー。
7. 請求項１乃至６のいずれか一項に記載のデジタル出力温度センサーにおいて、
   ＤＡＣ入力デジタル値をＤ／Ａ変換して、前記ＤＡＣ入力デジタル値に応じた前記基準電流を出力するＤ／Ａ変換回路と、
   前記ＤＡＣ入力デジタル値を出力する制御回路と、
   を含み、
   前記Ａ／Ｄ変換回路は、差動の前記第１差分電流及び前記第２差分電流をＡ／Ｄ変換して、ＡＤＣ出力デジタル値を出力し、
   前記制御回路は、
   前記ＤＡＣ入力デジタル値として第１ＤＡＣ入力デジタル値と、前記第１ＤＡＣ入力デジタル値とは異なる第２ＤＡＣ入力デジタル値とを出力し、
   前記第１ＤＡＣ入力デジタル値に対応して得られた前記ＡＤＣ出力デジタル値である第１ＡＤＣ出力デジタル値と、前記第２ＤＡＣ入力デジタル値に対応して得られた前記ＡＤＣ出力デジタル値である第２ＡＤＣ出力デジタル値と、前記ＤＡＣ入力デジタル値とに基づいて、前記温度検出電流に対応した温度検出データを求めることを特徴とするデジタル出力温度センサー。
8. 請求項２乃至６のいずれか一項に記載のデジタル出力温度センサーにおいて、
   ＤＡＣ入力デジタル値をＤ／Ａ変換して、前記ＤＡＣ入力デジタル値に応じた前記基準電流を出力するＤ／Ａ変換回路と、
   前記ＤＡＣ入力デジタル値を出力する制御回路と、
   を含み、
   前記Ａ／Ｄ変換回路は、差動の前記第１差分電流及び前記第２差分電流をＡ／Ｄ変換して、ＡＤＣ出力デジタル値を出力し、
   前記制御回路は、
   前記ＤＡＣ入力デジタル値として第１ＤＡＣ入力デジタル値と、前記第１ＤＡＣ入力デジタル値とは異なる第２ＤＡＣ入力デジタル値とを出力し、
   前記第１ＤＡＣ入力デジタル値に対応して得られた前記ＡＤＣ出力デジタル値である第１ＡＤＣ出力デジタル値と、前記第２ＤＡＣ入力デジタル値に対応して得られた前記ＡＤＣ出力デジタル値である第２ＡＤＣ出力デジタル値と、前記第１ＤＡＣ入力デジタル値と、前記第２ＤＡＣ入力デジタル値とに基づいて、前記温度検出電流に対応した温度検出データを求め、
   前記チョッピング回路が、前記ソース側チョッピング動作及び前記シンク側チョッピング動作を行う場合において、
   前記Ａ／Ｄ変換回路の変換周波数をｆａｄとし、前記ソース側チョッピング動作の周波数をｆｃｐ１とし、前記シンク側チョッピング動作の周波数をｆｃｐ２とし、ｍを２以上の整数としたとき、
   ｆａｄ＝２×ｆｃｐ１＝２×（ｍ×ｆｃｐ２）、又はｆａｄ＝２×ｆｃｐ２＝２×（ｍ×ｆｃｐ１）であることを特徴とするデジタル出力温度センサー。
9. 請求項１乃至８のいずれか一項に記載のデジタル出力温度センサーと、
   振動子を発振させる発振回路と、
   を含み、
   前記デジタル出力温度センサーは、前記振動子の周囲温度を検出して、ＡＤＣ結果データを温度検出データとして出力することを特徴とする回路装置。
10. 請求項９に記載の回路装置において、
    前記温度検出データに基づいて周波数制御データを出力する処理回路を含み、
    前記発振回路は、前記周波数制御データに対応した発振周波数の発振信号を生成することを特徴とする回路装置。
11. 請求項９又は１０に記載の回路装置と、
    前記振動子と、
    を含むことを特徴とする発振器。

Images