JP2022063895A - 磁気メモリ素子及び磁気メモリ装置 - Google Patents

Abstract

【課題】素子構造が複雑でなく、低電力、高速、高信頼性を有する磁気メモリ素子を提供すること。【解決手段】磁気メモリ素子１０１は，所定の磁化方向を維持する第１固定層１１１と，第１非磁性層１１２と，磁化方向が可変な自由層１１３と，第２非磁性層１１４と，第１固定層１１１と逆向きの磁化方向を維持する第２固定層１１５を，順に積層し，第１固定層１１１，第１非磁性層１１２及び自由層１１３で構成されるＭＴＪ素子の抵抗値は，第２固定層１１５，第２非磁性層１１４及び自由層１１３で構成されるＭＴＪ素子の抵抗値と異なる。【選択図】図１

Description

本発明は磁気メモリ素子及び磁気メモリ装置に関する。

垂直磁化を有し磁気抵抗効果によって読み出しを行う磁気抵抗素子は、微細化に対する熱擾乱耐性が高く、次世代のメモリ等として期待されている。その構造は磁化方向が可変な自由層と、所定の磁化方向を維持する固定層と、前記自由層と固定層との間に設けられた絶縁体層を有する磁気トンネル接合(Magnetic tunnel junction: MTJ)層を備えた磁気抵抗(Magnetic resistance: MR)素子から構成される。このようなＭＴＪ素子を基本とするＳＴＴ―ＭＲＡＭ（Spin Transfer Torque Magnetoresistive Random Access Memory）の実用化が行われている。ＳＴＴ―ＭＲＡＭは２端子構造から成り立ち、書き込み電流と読み出し電流の経路が同じである。一方、特許文献１には，３端子構造のＳＯＴ―ＭＲＡＭ（Spin Orbit Torque Magnetoresistive Random Access Memory）が記載されている。次世代のMTJ構造と高効率の書き込み方式として提案されている。

国際公開第２０１６／０２１４６８号

従来のＳＴＴ―ＭＲＡＭやＳＯＴ―ＭＲＡＭにおいては，書き込みトルクが自由層の表面の磁化だけに影響していたため，厚膜やシリンダ構造など基板に対して垂直方向に長い強磁性金属の磁化の向きを制御できない。つまり厚膜やシリンダ構造を自由層の構造として用いることはできない問題があった。しかし，自由層の熱安定性向上・アナログビット化・多ビット化，素子構造の単純化，素子の高密度化をすべて改善できる点から基板に対して垂直方向に長い強磁性金属を自由層に用いた２端子構造から成る素子ＭＲＡＭの開発が望まれる。

一実施形態の磁気メモリ素子は，所定の磁化方向を維持する第１固定層と，第１非磁性層と，磁化方向が可変な自由層と，第２非磁性層と，前記第１固定層と逆向きの磁化方向を維持する第２固定層を，順に積層し，前記第１固定層，前記第１非磁性層及び前記自由層で構成されるＭＴＪ素子の抵抗値は，前記第２固定層，前記第２非磁性層及び前記自由層で構成されるＭＴＪ素子の抵抗値と異なるようにした。

一実施形態の磁気メモリ素子によれば，素子構造が複雑でなく、低電力、高速、高信頼性を有することができる。

一実施形態の磁気メモリ素子は，前記自由層は，２つ以上の反対方向の磁化状態を有することができ，磁壁が形成できる高さを有してもよい。

一実施形態の磁気メモリ素子によれば，前記自由層の磁化状態を記録された情報の“０”と“１”に対応できる。特に“前記自由層の高さ/前記自由層の直径”の比が大きいほど前記自由層の磁化の形状異方性が大きくなり熱安定性が向上する。さらに自由層内の１つ以上の磁壁形成により。従来のSTT-MRAMやSOT-MRAMでは記録できなかった縦長自由層の磁化を効率よく書き変えることができる。すなわち、磁気メモリ素子の各層界面に垂直な方向に電流を流すことで，前記固定層からのスピン注入による自由層界面の磁化反転と自由層を流れるスピン流(による磁壁移動)によって自由層全体の磁化の向きを，ある方向へそろえることができる。逆向きに電流を流すことで自由層全体の磁化の向きを上記と逆向きにそろえることができる。

一実施形態の磁気メモリ素子は，前記第１固定層，前記第１非磁性層，及び前記自由層で構成される磁気抵抗素子の磁気抵抗値が，前記第２固定層，前記第２非磁性層，及び前記自由層で構成される磁気抵抗素子の磁気抵抗値と異なってもよい。

一実施形態の磁気メモリ素子によれば，二つの磁気抵抗素子の影響で前記自由層の磁化の向きで素子全体（前記第1固定層と前記第２固定層の間）の電気抵抗の電気抵抗(抵抗値）が変化する。この抵抗値の変化が大きいほど，前記自由層の磁化の向き（つまり書き込まれた情報の“０”と“１”）の読み出しが容易になる。

一実施形態の磁気メモリ素子は，前記第１固定層，前記第１非磁性層，及び前記自由層で構成される磁気抵抗素子，及び前記第２固定層，前記第２非磁性層，及び前記自由層で構成される磁気抵抗素子の少なくとも１つが巨大磁気抵抗(GMR)素子としてもよい。

一実施形態の磁気メモリ素子によれば，ＧＭＲ素子はＭＴＪ素子よりも電気抵抗が小さいため，前記第１固定層と前記第２固定層の間の電気抵抗を小さくできる。つまり素子の動作電力が小さくなる。また，どちらか片方のみＧＭＲ素子の場合には，ＭＴＪ素子の磁気抵抗が素子全体の抵抗値の変化に支配的になるため，前記自由層の磁化の向きでの前記第１固定層と前記第２固定層の間の抵抗値の変化が大きくなる。

一実施形態の磁気メモリ素子は，前記自由層の高さを，前記自由層の直径で除算した比が１以上としてもよい。

一実施形態の磁気メモリ素子は，前記自由層の高さが２０ｎｍ以上としてもよい。

一実施形態の磁気メモリ素子は，前記自由層の直径が１０ｎｍ以下としてもよい。

これらの磁気メモリ素子によれば，－４０℃～＋１５０℃の広範囲の動作温度でも熱安定性の劣化がない。

一実施形態の磁気メモリ装置は，前記いずれかに記載の磁気メモリ素子と，前記第１固定層及び前記第２固定層に接続し，前記自由層の磁壁を移動する電流を流す回路を備えるようにした。

一実施形態の磁気メモリ装置によれば，素子構造が複雑でなく、低電力、高速、高信頼性を有することができる。

本発明の磁気メモリ素子及び磁気メモリ装置によれば，素子構造が複雑でなく、低電力、高速、高信頼性を有する磁気トンネル接合素子デバイスを提供することができる。

実施の形態１にかかる磁気メモリ装置の図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１にかかる磁気メモリ装置の動作を説明する図である。 実施の形態１の磁気メモリ装置におけるＭＴＪ素子の構造と熱安定の関係を示すグラフである。

実施の形態１
以下，図面を参照して本発明の実施の形態について説明する。図１は，実施の形態１にかかる磁気メモリ装置の図である。図１では，磁気メモリ素子の構造を斜視図，磁気メモリ素子と接続する回路を略図で記載している。

図１において，磁気メモリ装置１００は，磁気メモリ素子１０１と，コントローラ１０２とを備える。磁気メモリ素子１０１は，第１固定層１１１と，第１非磁性層１１２と，自由層１１３と，第２非磁性層１１４と，第２固定層１１５を備える。図１に示すように，第１固定層１１１，第１非磁性層１１２，自由層１１３，第２非磁性層１１４，及び第２固定層１１５は，順に積層されている。

第１固定層１１１及び第２固定層１１５は，磁化方向を所定の方向に維持する層である。第１固定層１１１及び第２固定層１１５としては，自由層１１３に対し，容易に磁化方向が変化しない材料を選択することが好ましい。すなわち，第１固定層１１１及び第２固定層１１５は，実効的な磁気異方性Ｋｕｅｆｆ及び飽和磁化Ｍｓが大きく，また，磁気緩和定数αが大きい材料を選択することが好ましい。しかしながら，第１固定層１１１及び第２固定層１１５を構成する材料は，特に限定されるものではなく，諸条件により任意の材料から選択することができる。

例えば，第１固定層１１１及び第２固定層１１５は，ＣｏＦｅＢを主成分とする層と，Ｃｏ／Ｐｔ多層膜とから構成される。また，第１固定層１１１及び第２固定層１１５は，ホイスラー合金膜で主成分とする層と，Ｃｏ／Ｐｔ多層膜とから構成されてもよい。好ましくはホイスラー合金膜を主成分とする層は，Ｃｏ基フルホイスラー（Co-based full-Heusler）合金を主成分とする層である。具体的には，Ｃｏ基フルホイスラー合金は，Ｃｏ_２ＦｅＳｉ，Ｃｏ_２ＭｎＳｉ，Ｃｏ_２ＦｅＭｎＳｉ，Ｃｏ_２ＦｅＡｌ，またはＣｏ_２ＣｒＡｌとすることができる。また，Ｃｏ／Ｐｔ多層膜は，大きな垂直磁気異方性を持たせるために備えられている。ホイスラー合金膜を主成分とする層は，第１非磁性層１１２または第２非磁性層１１４と接合している。また，ホイスラー合金膜を主成分とする層は，反対側の面でＣｏ／Ｐｔ多層膜と接合している。第１固定層１１１及び第２固定層１１５を上述のいずれかの構成とすることにより，第１固定層１１１及び第２固定層１１５は，単一の層で磁化方向を所定の方向に維持する層とすることができる。また、Co/Pt多層膜の代わりに、Ｌ１０型のＦｅＰｄ、ＦｅＰｔ、ＭｎＧａ合金、Ｄ０２２型のＭｎＧａ、ＭｎＧｅ合金、Ｃｏ／Ｐｄ多層膜、Ｌ１１型のＣｏＰｄ合金、又は、ＣｏＰｔ合金を有し、磁化容易軸が膜面垂直方向を向く強磁性体から構成されてもよい。

また，第１固定層１１１及び第２固定層１１５は，参照層とも呼ばれる。そして，第１固定層１１１及び第２固定層１１５の磁化の向きは，互いに反対方向を向いている。

第１非磁性層１１２及び第２非磁性層１１４は，絶縁物質を主成分とする層である。第１非磁性層１１２は，強磁性を有する第１固定層１１１及び自由層１１３の間に備えられる。また，第２非磁性層１１４は，強磁性を有する第２固定層１１５及び自由層１１３の間に備えられる。例えば，第１非磁性層１１２及び第２非磁性層１１４は，ＭｇＯ等の絶縁膜から構成されている。

なお，第１非磁性層１１２及び第２非磁性層１１４を構成する材料としては，ＮａＣｌ構造を有する酸化物が好ましく，前述したＭｇＯの他，ＣａＯ，ＳｒＯ，ＴｉＯ，ＶＯ，ＮｂＯ等が挙げられるが，第１非磁性層１１２及び第２非磁性層１１４としての機能に支障をきたさない限り，特に限定されるものではない。例えば，第１非磁性層１１２及び第２非磁性層１１４は，スピネル型ＭｇＡｌ_２Ｏ_４なども用いることが可能である。また例えば，第１非磁性層１１２及び第２非磁性層１１４は，Cu，Cr, Ruなどの金属から構成されてもよい。

そして，第１固定層１１１及び自由層１１３との接合面に対して垂直に電圧が印加されることにより，トンネル効果によってＭＴＪ素子（第１固定層１１１，第１非磁性層１１２，及び自由層１１３）に電流が流れる。同様に第２固定層１１５及び自由層１１３との接合面に対して垂直に電圧が印加されることにより，トンネル効果によってＭＴＪ素子（自由層１１３，第２非磁性層１１４，及び第２固定層１１５）に電流が流れる。

自由層１１３は，膜面に垂直な方向に磁化容易軸を有し，磁化回転と磁壁移動により，磁化方向が可変である層である。自由層１１３は，例えば，膜面に対して垂直に磁化されており，磁化は上方又は下方に向く。自由層１１３を構成する材料は，特に限定されるものではなく，諸条件により任意の材料から選択することができる。例えば，ＣｏＦｅＢを主成分から構成される。また，Ｃｏ基フルホイスラー合金からなる層であってもよい。具体的には，Ｃｏ基フルホイスラー合金は，Ｃｏ２ＦｅＳｉ，Ｃｏ２ＭｎＳｉ，Ｃｏ２（Ｆｅ－Ｍｎ）Ｓｉ，Ｃｏ２ＦｅＡｌ，またはＣｏ２ＣｒＡｌとすることができる。また，低飽和磁化（低Ｍｓ）のMnGaGe系材料，内因性の結晶磁気異方性Kuが比較的小さいFeNi系材料も利用可能である。

コントローラ１０２は，磁気メモリ素子１０１の第１固定層１１１と第２固定層１１５間に磁壁移動のためスピンを発生させるための電圧を印加する。また，コントローラ１０２は，磁気メモリ素子１０１の第１固定層１１１と第２固定層１１５間に磁壁移動のための電圧を印加する。また，コントローラ１０２は，自由層１１３の磁化の向き（すなわち書き込まれた情報）を読み出すために，磁気メモリ素子１０１の第１固定層１１１と第２固定層１１５間の電流を測定する。

以上の構成により，磁気メモリ装置１００はデータを書き込み及び読み出す。次に，コントローラ１０２が磁気メモリ素子１０１に情報の書き込みを行う動作，及びコントローラ１０２が自由層１１３中の磁壁の移動を行う動作について説明する。図２～図９は実施の形態１にかかる磁気メモリ装置の動作を説明する図である。

まず，図２～図５を用いて，自由層１１３に上向きの磁化を書き込む例について説明する。

図２は，情報を書き込む前の磁気メモリ装置１００を表している。図２において，記録部である自由層１１３は，下向きの磁化となっている。また，第１固定層１１１の磁化の向きは，下向きである。そして，第２固定層１１５の磁化の向きは，上向きである。この状態において，自由層１１３に上向きの磁化を書き込む場合，コントローラ１０２は，第１固定層１１１から第２固定層１１５に電流Ｊ_１を流す。

図２から電流Ｊ_１を流した後の状態を図３に示す。図３では，磁気メモリ素子１０１に電流Ｊ_１が流れることにより，第２固定層１１５から自由層１１３に上向きのスピンが注入され，自由層１１３の第２非磁性層１１４側に上向きの磁化領域が出現する。また，磁気メモリ素子１０１に電流Ｊ_１が流れることにより，上向きの磁化領域と下向きの磁化領域の境界にある磁壁が，第２非磁性層１１４側から第１非磁性層１１２側に移動する。

図３から電流Ｊ_１を流した後の状態を図４に示す。図４では，磁気メモリ素子１０１に電流Ｊ_１が流れることにより，磁壁がさらに第１非磁性層１１２側に移動する。

図４から電流Ｊ_１を流した後の状態を図５に示す。図５では，磁気メモリ素子１０１に電流Ｊ_１が流れることにより，磁壁が第１非磁性層１１２に到達し，自由層１１３全体が，上向きの磁化となる。

このようにして，自由層１１３に上向きの磁化を書き込むことができる。次に，図６～図９を用いて，自由層１１３に下向きの磁化を書き込む例について説明する。

図６は，情報を書き込む前の磁気メモリ装置１００を表している。図６において，自由層１１３は，上向きの磁化となっている。また，第１固定層１１１の磁化の向きは，下向きである。そして，第２固定層１１５の磁化の向きは，上向きである。この状態において，自由層１１３に下向きの磁化を書き込む場合，コントローラ１０２は，第２固定層１１５から第１固定層１１１に電流Ｊ_２を流す。

図６から電流Ｊ_２を流した後の状態を図７に示す。図７では，磁気メモリ素子１０１に電流Ｊ_２が流れることにより，第１固定層１１１から自由層１１３に下向きのスピンが注入され，自由層１１３の第１非磁性層１１２側に下向きの磁化領域が出現する。また，磁気メモリ素子１０１に電流Ｊ_２が流れることにより，上向きの磁化領域と下向きの磁化領域の境界にある磁壁が，第１非磁性層１１２側から第２非磁性層１１４側に移動する。

図７から電流Ｊ_２を流した後の状態を図８に示す。図８では，磁気メモリ素子１０１に電流Ｊ_２が流れることにより，磁壁がさらに第２非磁性層１１４側に移動する。

図８から電流Ｊ_２を流した後の状態を図９に示す。図９では，磁気メモリ素子１０１に電流Ｊ_２が流れることにより，磁壁が第２非磁性層１１４に到達し，自由層１１３全体が，下向きの磁化となる。このようにして，自由層１１３に下向きの磁化を書き込むことができる。

次にコントローラ１０２が磁気メモリ素子１０１に情報を読み出す動作について説明する。コントローラ１０２は磁気メモリ素子１０１に流れる電流の大きさにより，磁気メモリ素子１０１が上向きの磁化，下向きの磁化いずれの状態であるかを検出する。図１０及び図１１は，実施の形態１にかかる磁気メモリ装置の動作を説明する図である。

コントローラ１０２は，読み出し電流Ｊ_３の値を計測する。この読み出し電流Ｊ_３は書き込み電流Ｊ_１，Ｊ_２の両方より小さい値である。なお，読み出し電流Ｊ_３の向きは，いずれであっても良い。

まず，図１０を用いて，下向きの磁化を読み出す例について説明する。自由層１１３，第２非磁性層１１４及び第２固定層１１５はＴＭＲ素子を形成する。図１０において，第１固定層１１１の磁化の向きと，自由層１１３の磁化の向きは反対であるので，反並行の磁気抵抗Ｒ１_ＡＰとなる。また，第１固定層１１１，第１非磁性層１１２及び自由層１１３はＴＭＲ素子を形成する。図１０において，第１固定層１１１の磁化の向きと，自由層１１３の磁化の向きは同じなので，並行の磁気抵抗Ｒ２_Ｐとなる。ここで，下向きの磁化を有する自由層１１３の抵抗値Ｒ_ｄｏｗｎは，Ｒ１_ＡＰ＋Ｒ２_Ｐにほぼ等しい。

図１１を用いて，上向きの磁化を読み出す例について説明する。図１１において，第２固定層１１５の磁化の向きと，自由層１１３の磁化の向きは同じなので，平行の磁気抵抗Ｒ１_Ｐとなる。また，図１０において，第１固定層１１１の磁化の向きと，自由層１１３の磁化の向きは反対であるので，並行の磁気抵抗Ｒ２_ＡＰとなる。ここで，自由層１１３が上向きの磁化を有するときの磁気メモリ素子１０１の抵抗値Ｒ_ＵＰは，Ｒ１_Ｐ＋Ｒ２_ＡＰにほぼ等しい。

磁気メモリ素子１０１では，自由層１１３が下向きの磁化を有するときの抵抗値Ｒ_ｄｏｗｎと上向きの磁化を有するときの抵抗値Ｒ_ＵＰが異なるので，コントローラ１０２は磁気メモリ素子１０１に固定の電圧を印加したときに流れる電流の大きさにより，磁気メモリ素子１０１が上向きの磁化，下向きの磁化いずれの状態であるかを検出することができる。

次に，向きの磁化を有する自由層１１３の抵抗値Ｒ_ｄｏｗｎと上向きの磁化を有する自由層１１３の抵抗値Ｒ_ＵＰが異なるようにするための構成について説明する。

ＭＲ１とＭＲ２で磁気抵抗比（ＭＲ比）が同じと仮定すると以下の関係式が成り立つ。
ここで，ＭＲ１≡（Ｒ１_ＡＰ－Ｒ１_Ｐ）／Ｒ１_Ｐ，ＭＲ２≡（Ｒ２_ＡＰ－Ｒ２_Ｐ）／Ｒ２_Ｐとする。
αＲ１_Ｐ＝Ｒ１_ＡＰ
αＲ２_Ｐ＝Ｒ２_ＡＰ
α：ＭＲ比に相当する量
また，
Ｒ２_ＰがＲ１_Ｐのβ倍つまりβＲ１_Ｐ＝Ｒ２_Ｐと仮定する。
β：Ｒ１_ＰとＲ２_Ｐの抵抗値の比
αβＲ１_Ｐ＝Ｒ２_ＡＰが成り立つ。そして，上向きの磁化を有する自由層１１３の抵抗値Ｒ_ＵＰと下向きの磁化を有する自由層１１３の抵抗値Ｒ_ｄｏｗｎの比は，以下のようになる。
Ｒ_ＵＰ／Ｒ_ｄｏｗｎ＝（１＋αβ）／（α＋β）
ここで，β≠１のときＲ_ＵＰ／Ｒ_ｄｏｗｎ≠１となる。
すなわち，Ｒ１_Ｐの抵抗値とＲ２_Ｐの抵抗値が異なれば，そして，上向きの磁化を有する自由層１１３の抵抗値Ｒ_ＵＰと下向きの磁化を有する自由層１１３の抵抗値Ｒ_ｄｏｗｎが異なることになる。その結果，コントローラ１０２は磁気メモリ素子１０１に流れる電流の大きさにより，磁気メモリ素子１０１が上向きの磁化，下向きの磁化いずれの状態であるかを検出することができる。

なお，

例えば，第１固定層１１１，第１非磁性層１１２及び自由層１１３からなるＭＲ１をＧＭＲ素子，自由層１１３，第２非磁性層１１４及び第２固定層１１５からなるＭＲ２をＴＭＲ素子としてもよい。この場合，ＭＲ２の抵抗値が大きく，磁気抵抗値も大きい。

図１２は、実施の形態１の磁気メモリ装置におけるＭＴＪ素子の構造と熱安定の関係を示すグラフである。図１２において、縦軸は自由層１１３の厚みｔを示し、横軸は素子の直径Ｄを示す。

図１２において、熱安定因子Δが大きい厚みと直径の組み合わせがＳＯＴ書き込み方法に適している。すなわち図１２において、Δが４０以上である厚みと直径の組合せが望ましい。特にΔが８０以上である厚みと直径の組合せが望ましい。そして、Δが１２０以上である厚みと直径の組合せがもっとも望ましい。

具体的には自由層１１３の高さを，前記自由層の直径で除算した比が１以上であることが望ましい。また，自由層１１３の高さが２０ｎｍ以上であることが望ましい。であることが望ましい。また，自由層１１３の直径が１０ｎｍ以下であることが望ましい。

このように，実施の形態１の磁気メモリ装置によれば，磁壁移動現象を用いることで,２端子構造素子で、高信頼性、たとえば－４０℃～＋１５０℃の広範囲の動作温度でも熱安定性の劣化がない磁気トンネル接合素子デバイス、ひいてはMRAM製品、ＤＲＡＭ代替え製品を提供することができる。実施の形態１の磁気メモリ装置によれば，さらに自由層材料の低Ｍｓ(低飽和磁化)化を行うことにより、高速書き込み（数ns）、低消費電流も可能になる。また，実施の形態１の磁気メモリ装置によれば，自由層（自由層）を縦長形状にすることにより形状磁気異方性を用いて、従来技術で困難であった熱安定性を確保し、素子サイズが１０ｎｍ以下の高密度化が可能になる。特に－４０℃～＋１５０℃の広範囲の動作温度でも熱安定性の劣化がない磁気トンネル接合素子デバイスが実現できる。

なお，本発明は上記実施の形態に限られたものではなく，趣旨を逸脱しない範囲で適宜変更することが可能である。例えば，上記実施の形態では，第１固定層１１１，第１非磁性層１１２及び自由層１１３はＴＭＲ素子を構成する例について説明したが，第１非磁性層１１２として絶縁層の代わりに非磁性金属層を積層し，ＧＭＲ素子としてもよい。同様に自由層１１３，第２非磁性層１１４及び第２固定層１１５をＧＭＲ素子としてもよい。

また，上記実施の形態では，図１において，第１固定層１１１，第１非磁性層１１２，自由層１１３，第２非磁性層１１４及び第２固定層１１５が円柱形状で表されているが，積層される形状であればいずれであってもよい。例えば，直方体形状が積層されたものであってもよい。

１００ 磁気メモリ装置
１０１ 磁気メモリ素子
１０２ コントローラ
１１１ 第１固定層
１１２ 第１非磁性層
１１３ 自由層
１１４ 第２非磁性層
１１５ 第２固定層

Claims (8)

1. 所定の磁化方向を維持する第１固定層と，
   第１非磁性層と，
   垂直磁気異方性を有する、磁化方向が可変な自由層と，
   第２非磁性層と，
   前記第１固定層と逆向きの磁化方向を維持する第２固定層を，順に積層し，
   前記第１固定層，前記第１非磁性層及び前記自由層で構成されるＭＴＪ素子の抵抗値は，前記第２固定層，前記第２非磁性層及び前記自由層で構成されるＭＴＪ素子の抵抗値と異なる磁気メモリ素子。
2. 前記自由層は，２つ以上の反対方向の磁化状態を有することができ，磁壁が形成できる高さを有する請求項１に記載の磁気メモリ素子。
3. 前記第１固定層，前記第１非磁性層，及び前記自由層で構成される磁気抵抗素子の磁気抵抗値が，前記第２固定層，前記第２非磁性層，及び前記自由層で構成される磁気抵抗素子の磁気抵抗値と異なる請求項１または２に記載の磁気メモリ素子。
4. 前記第１固定層，前記第１非磁性層，及び前記自由層で構成される磁気抵抗素子，及び前記第２固定層，前記第２非磁性層，及び前記自由層で構成される磁気抵抗素子の少なくとも１つがGMR素子である請求項１から３のいずれかに記載の磁気メモリ素子。
5. 前記自由層の高さを，前記自由層の直径で除算した比が１以上である，請求項１から４のいずれかに記載の磁気メモリ素子。
6. 前記自由層の高さが２０ｎｍ以上である，請求項１から５のいずれかに記載の磁気メモリ素子。
7. 前記自由層の直径が１０ｎｍ以下である，請求項１から６のいずれかに記載の磁気メモリ素子。
8. 請求項１から７のいずれかに記載の磁気メモリ素子と，
   前記第１固定層及び前記第２固定層に接続し，前記自由層の磁壁を移動する電流を流す回路を備える磁気メモリ装置。

Images