KR20220048916A - 자기 메모리 소자 및 자기 메모리 장치 - Google Patents

자기 메모리 소자 및 자기 메모리 장치 Download PDF

Info

Publication number
KR20220048916A
KR20220048916A KR1020210084161A KR20210084161A KR20220048916A KR 20220048916 A KR20220048916 A KR 20220048916A KR 1020210084161 A KR1020210084161 A KR 1020210084161A KR 20210084161 A KR20210084161 A KR 20210084161A KR 20220048916 A KR20220048916 A KR 20220048916A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
magnetic memory
pinned layer
free layer
Prior art date
Application number
KR1020210084161A
Other languages
English (en)
Inventor
슈타 혼다
요시아키 소노베
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/495,450 priority Critical patent/US20220115049A1/en
Publication of KR20220048916A publication Critical patent/KR20220048916A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리 소자는, 소정의 자화 방향을 유지하는 제1 고정층; 제1 비자성층; 수직 자기 이방성을 갖는 자화 방향이 가변인 자유층; 제2 비자성층; 및 상기 제1 고정층과 역방향의 자화 방향을 유지하는 제2 고정층;을 순서대로 포함하고, 상기 제1 고정층, 상기 제1 비자성층 및 상기 자유층으로 구성되는 MTJ 소자의 저항값은 상기 제2 고정층, 상기 제2 비자성층 및 상기 자유층으로 구성되는 MTJ 소자의 저항값과 다르다.

Description

자기 메모리 소자 및 자기 메모리 장치{Magnetic memory device and magnetic memory apparatus}
본 발명의 기술적 사상은 자기 메모리 소자 및 자기 메모리 장치에 관한 것으로, 더욱 상세하게는, 2 단자 구조를 갖는 자기 메모리 소자 및 자기 메모리 장치에 관한 것이다.
수직 자화를 가지고 자기 저항 효과에 의해 독출을 수행하는 자기 저항 소자는 소형화에 대한 열 교란(thermal agitation) 내성이 높아 차세대 메모리 등으로서 기대되고 있다. 자기 저항 소자는 자화 방향이 가변인 자유층과, 소정의 자화 방향을 유지하는 고정층과, 상기 자유층과 고정층 사이에 배치된 절연체층을 갖는 자기 터널 접합(Magnetic tunnel junction: MTJ)층을 구비한다. 이러한 MTJ 소자를 기본으로 하는 STT-MRAM(Spin Transfer Torque Magnetoresistive Random Access Memory)의 실용화가 행해지고 있다. STT-MRAM은 2 단자 구조를 가지며, 기입 전류와 독출 전류의 경로가 동일하다. 한편, 3 단자 구조의 SOT-MRAM(Spin Orbit Torque Magnetoresistive Random Access Memory)가 제안되었으며, 이러한 구조는 고효율 기입 방식을 가지므로 차세대 MTJ 구조로서 다양하게 연구되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 고효율 기입이 가능한 자기 메모리 소자 및 자기 메모리 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 예시적인 실시예들에 따른 자기 메모리 소자는, 소정의 자화 방향을 유지하는 제1 고정층; 제1 비자성층; 수직 자기 이방성을 갖는 자화 방향이 가변인 자유층; 제2 비자성층; 및 상기 제1 고정층과 역방향의 자화 방향을 유지하는 제2 고정층;을 순서대로 포함하고, 상기 제1 고정층, 상기 제1 비자성층 및 상기 자유층으로 구성되는 MTJ 소자의 저항값은 상기 제2 고정층, 상기 제2 비자성층 및 상기 자유층으로 구성되는 MTJ 소자의 저항값과 다르다.
상기 기술적 과제를 달성하기 위한 예시적인 실시예들에 따른 자기 메모리 소자는, 서로 수직 방향으로 오버랩되는 제1 MTJ 소자와 제2 MTJ 소자를 포함하고, 상기 제1 MTJ 소자는, 제1 자화 방향을 갖는 제1 고정층; 제1 비자성층; 및 수직 자기 이방성을 가지며, 가변적인 자화 방향을 갖는 자유층을 포함하고, 상기 제2 MTJ 소자는, 상기 자유층; 제2 비자성층; 및 상기 제1 자화 방향과 역방향인 제2 자화 방향을 갖는 제2 고정층을 포함하고, 상기 제1 MTJ 소자의 저항 값은 상기 제2 MTJ 소자의 저항 값과 다르다.
상기 기술적 과제를 달성하기 위한 예시적인 실시예들에 따른 자기 메모리 장치는, 자기 메모리 소자와, 상기 자기 메모리 소자에 접속되어 상기 자기 메모리 소자에 전류를 인가하도록 구성되는 회로를 포함하며, 상기 자기 메모리 소자는, 소정의 자화 방향을 유지하는 제1 고정층; 제1 비자성층; 수직 자기 이방성을 갖는 자화 방향이 가변인 자유층; 제2 비자성층; 및 상기 제1 고정층과 역방향의 자화 방향을 유지하는 제2 고정층;을 순서대로 포함하고, 상기 제1 고정층과 상기 제2 고정층을 통해 상기 회로에 의해 기입 전류가 인가될 때, 상기 자유층 내에 자벽이 형성되어 상기 자유층은 상기 자벽에 의해 서로 다른 자화 방향을 갖는 제1 자화 영역과 제2 자화 영역으로 분리되도록 구성되고, 상기 자벽이 상기 제1 고정층으로부터 상기 제2 고정층까지 이동하거나, 또는 상기 제2 고정층으로부터 상기 제1 고정층까지 이동하도록 구성된다.
본 발명의 기술적 사상에 따르면, 자기 메모리 소자는 소자 구조가 복잡하지 않고, 저전력, 고속 동작이 가능하며 고신뢰성을 갖는다.
도 1은 예시적인 실시예들에 따른 자기 메모리 장치의 개략도이다.
도 2 내지 도 5는 예시적인 실시예들에 따른 자기 메모리 장치의 상향 자화를 기입하는 동작에서의 자기 메모리 장치의 상태를 나타낸다.
도 6 내지 도 9는 예시적인 실시예들에 따른 자기 메모리 장치의 하향 자화를 기입하는 동작에서의 자기 메모리 장치의 상태를 나타낸다.
도 10은 예시적인 실시예들에 따른 자기 메모리 장치의 하향 자화를 독출하는 동작에서의 자기 메모리 장치의 상태를 나타낸다.
도 11은 예시적인 실시예들에 따른 자기 메모리 장치의 상향 자화를 독출하는 동작에서의 자기 메모리 장치의 상태를 나타낸다.
도 12는 예시적인 실시예들에 따른 자기 메모리 장치에 대하여 MTJ 소자의 구조와 열 안정성의 관계를 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상의 예시적인 실시예를 상세히 설명하기로 한다.
도 1은 예시적인 실시예들에 따른 자기 메모리 장치의 개략도이다. 도 1에서는 자기 메모리 소자의 구조를 사시도로 도시하고, 자기 메모리 소자와 접속하는 회로를 블록도로 개략적으로 도시한다.
도 1을 참조하면, 자기 메모리 장치(100)는 자기 메모리 소자(101), 및 콘트롤러(102)를 구비한다. 자기 메모리 소자(101)는 제1 고정층(111), 제1 비자성층(112), 자유층(113), 제2 비자성층(114), 및 제2 고정층(115)을 구비한다. 도 1에 도시한 바와 같이, 제1 고정층(111), 제1 비자성층(112), 자유층(113), 제2 비자성층(114), 및 제2 고정층(115)은 차례로 적층되어 있다.
제1 고정층(111) 및 제2 고정층(115)은 자화 방향을 소정의 방향으로 유지하는 층이다. 제1 고정층(111) 및 제2 고정층(115)으로는, 자유층(113)에 대해 용이하게 자화 방향이 변화하지 않는 재료를 선택하는 것이 바람직하다. 즉, 제1 고정층(111) 및 제2 고정층(115)은 실효적인 자기 이방성(Kueff) 및 포화 자화(Ms)가 크고, 또한 자기 완화 정수(α)가 큰 재료를 선택하는 것이 바람직하다. 그러나, 제1 고정층(111) 및 제2 고정층(115)을 구성하는 재료는, 특별히 한정되는 것은 아니며, 여러 조건에 의해 임의의 재료로부터 선택할 수 있다.
예를 들어, 제1 고정층(111) 및 제2 고정층(115)은 CoFeB를 주성분으로 하는 층과, Co/Pt 다층막으로 구성된다. 또한, 제1 고정층(111) 및 제2 고정층(115)은 호이슬러 합금막을 주성분으로 하는 층과, Co/Pt 다층막으로 구성될 수도 있다. 바람직하게는, 호이슬러 합금막을 주성분으로 하는 층은, Co 기반의 완전-호이슬러(Co-based full-Heusler) 합금을 주성분으로 하는 층이다. 구체적으로, Co 기반의 완전-호이슬러 합금은, Co2FeSi, Co2MnSi, Co2FeMnSi, Co2FeAl, 또는 Co2CrAl을 포함할 수 있다. 또한, Co/Pt 다층막은 큰 수직 자기 이방성을 갖게 하기 위해 구비되어 있다. 호이슬러 합금막을 주성분으로 하는 층은 제1 비자성층(112) 또는 제2 비자성층(114)과 접합하고 있다. 또한, 호이슬러 합금막을 주성분으로 하는 층은, 반대측의 면에서 Co/Pt 다층막과 접합하고 있다. 제1 고정층(111) 및 제2 고정층(115)을 상술한 몇 개의 구성으로 함으로써, 제1 고정층(111) 및 제2 고정층(115)은 단일한 층에서 자화 방향을 소정의 방향으로 유지하는 층으로 할 수 있다. 또한, Co/Pt 다층막 대신에, L10형 FePd, FePt, MnGa 합금, D022형 MnGa, MnGe 합금, Co/Pd 다층막, L11형 CoPd 합금, 또는 CoPt 합금을 가지고, 자화 용이축이 막 표면에 대한 수직 방향을 향하는 강자성체로 구성될 수도 있다.
또한, 제1 고정층(111) 및 제2 고정층(115)은 기준 층(reference layer)이라고도 불린다. 그리고, 제1 고정층(111) 및 제2 고정층(115)의 자화 방향은 서로 반대 방향을 향하고 있다.
제1 비자성층(112) 및 제2 비자성층(114)은 절연 물질을 주성분으로 하는 층이다. 제1 비자성층(112)은 강자성을 갖는 제1 고정층(111) 및 자유층(113) 사이에 구비된다. 또한, 제2 비자성층(114)은 강자성을 갖는 제2 고정층(115) 및 자유층(113) 사이에 구비된다. 예컨대, 제1 비자성층(112) 및 제2 비자성층(114)은 MgO 등의 절연막으로 구성되어 있다.
또한 제1 비자성층(112) 및 제2 비자성층(114)을 구성하는 재료로는, NaCl 구조를 갖는 산화물이 바람직하고, 전술한 MgO 이외에, CaO, SrO, TiO, VO, NbO 등을 들 수 있는데, 제1 비자성층(112) 및 제2 비자성층(114)으로서의 기능에 지장을 초래하지 않는 한, 특별히 한정되지 않는다. 예컨대, 제1 비자성층(112) 및 제2 비자성층(114)은 스피넬형 MgAl2O4 등도 이용 가능하다. 또한, 예컨대, 제1 비자성층(112) 및 제2 비자성층(114)은 Cu, Cr, Ru 등의 금속으로 구성될 수도 있다.
제1 고정층(111) 및 자유층(113)과의 접합면에 대해 수직하게 전압이 인가됨으로써, 터널 효과에 의해 MTJ 소자(제1 고정층(111), 제1 비자성층(112), 및 자유층(113))로 전류가 흐른다. 이와 같이, 제2 고정층(115) 및 자유층(113)과의 접합면에 대해 수직하게 전압이 인가됨으로써, 터널 효과에 의해 MTJ 소자(자유층(113), 제2 비자성층(114), 및 제2 고정층(115))로 전류가 흐른다.
자유층(113)은 막 표면에 대한 수직 방향으로 자화 용이축을 가지며, 자화 회전과 자벽 이동에 의해, 자화 방향이 가변인 층이다. 자유층(113)은, 예컨대, 막 표면에 대해 수직하게 자화되어 있고, 자화는 상방 또는 하방을 향한다. 자유층(113)을 구성하는 재료는, 특별히 한정되는 것은 아니며, 여러 조건에 의해 임의의 재료로부터 선택할 수 있다. 예컨대, CoFeB를 주성분으로 구성된다. 또한, Co 기반의 완전-호이슬러 합금으로 이루어진 층일 수도 있다. 구체적으로, Co 기반의 완전-호이슬러 합금은 Co2FeSi, Co2MnSi, Co2(Fe－Mn) Si, Co2FeAl, 또는 Co2CrAl을 포함할 수 있다. 또한, 저포화 자화(저(低)Ms)의 MnGaGe계 재료, 내인성(內因性) 결정 자기 이방성 Ku가 비교적 작은 FeNi계 재료도 이용 가능하다.
콘트롤러(102)는 자기 메모리 소자(101)의 제1 고정층(111)과 제2 고정층(115) 사이에 자벽 이동을 위해 스핀을 발생시키기 위한 전압을 인가한다. 또한, 콘트롤러(102)는 자기 메모리 소자(101)의 제1 고정층(111)과 제2 고정층(115) 사이에 자벽 이동을 위한 전압을 인가한다. 또한, 콘트롤러(102)는 자유층(113)의 자화 방향(즉, 기입된 정보)을 독출하기 위해, 자기 메모리 소자(101)의 제1 고정층(111)과 제2 고정층(115) 사이의 전류를 측정한다.
이상의 구성에 의해, 자기 메모리 장치(100)는 데이터를 기입 및 독출한다. 이어서, 콘트롤러(102)가 자기 메모리 소자(101)에 정보의 기입을 수행하는 동작, 및 콘트롤러(102)가 자유층(113) 중의 자벽의 이동을 수행하는 동작에 대해 설명한다.
도 2 내지 도 9는 도 1을 참조로 설명한 자기 메모리 장치의 동작을 설명하는 도면이다.
우선, 도 2 내지 도 5를 참조로 하여 자유층(113)에 상향 자화를 기입하는 예시적인 방법에 대해 설명한다. 도 2 내지 도 5는 예시적인 실시예들에 따른 자기 메모리 장치의 상향 자화를 기입하는 동작에서의 자기 메모리 장치의 상태를 나타낸다.
도 2는 정보를 기입하기 이전의 자기 메모리 장치(100)를 나타낸다. 도 2에 있어서, 기록부인 자유층(113)은 하향 자화가 되어 있다. 여기에서는 하향 자화가 된 자유층(113) 전체를 하향 자화 영역(D_D)으로 지칭하도록 한다. 또한, 제1 고정층(111)의 자화 방향은 하향이다. 그리고, 제2 고정층(115)의 자화 방향은 상향이다. 이 상태에 있어서, 자유층(113)에 상향 자화를 기입하는 경우, 콘트롤러(102)는 제1 고정층(111)으로부터 제2 고정층(115)에 전류(J1)를 흘린다.
도 2로부터 전류(J1)를 흘린 후의 상태를 도 3에 나타낸다. 도 3에서는, 자기 메모리 소자(101)에 전류(J1)가 흐름으로써, 제2 고정층(115)으로부터 자유층(113)으로 상향 스핀이 주입되고, 자유층(113)의 제2 비자성층(114) 측에 상향 자화 영역(D_U)이 출현한다. 또한, 자기 메모리 소자(101)에 전류(J1)가 흐름으로써, 상향 자화 영역(D_U)과 하향 자화 영역(D_D_의 경계에 있는 자벽(DW)이 제2 비자성층(114) 측으로부터 제1 비자성층(112) 측으로 이동한다.
도 3으로부터 전류(J1)를 흘린 후의 상태를 도 4에 나타낸다. 도 4에서는, 자기 메모리 소자(101)에 전류(J1)가 흐름으로써, 자벽(DW)이 또한 제1 비자성층(112)측으로 이동한다.
도 4로부터 전류(J1)를 흘린 후의 상태를 도 5에 나타낸다. 도 5에서는, 자기 메모리 소자(101)로 전류(J1)가 흐름으로써, 자벽(DW)이 제1 비자성층(112)에 도달하고, 자유층(113) 전체가 상향 자화된다. 즉, 자유층(113) 전체가 상향 자화 영역(D_U)으로 구성될 수 있다.
이러한 방법에 의해, 자유층(113)에 상향 자화를 기입할 수 있다.
아래에서는 도 6 내지 도 9를 이용하여 자유층(113)에 하향 자화를 기입하는 예시적인 방법에 대해 설명한다. 도 6 내지 도 9는 예시적인 실시예들에 따른 자기 메모리 장치의 하향 자화를 기입하는 동작에서의 자기 메모리 장치의 상태를 나타낸다.
도 6은 정보를 기입하기 전의 자기 메모리 장치(100)를 나타내고 있다. 도 6에 있어서, 자유층(113)은 상향 자화가 되어 있다. 즉, 자유층(113) 전체는 상향 자화 영역(D_U)으로 구성될 수 있다. 또한, 제1 고정층(111)의 자화 방향은 하향이다. 그리고, 제2 고정층(115)의 자화 방향은 상향이다. 이 상태에 있어서, 자유층(113)에 하향 자화를 기입하는 경우, 콘트롤러(102)는 제2 고정층(115)으로부터 제1 고정층(111)에 전류(J2)를 흘린다.
도 6으로부터 전류(J2)를 흘린 후의 상태를 도 7에 나타낸다. 도 7에서는, 자기 메모리 소자(101)에 전류(J2)가 흐름으로써, 제1 고정층(111)으로부터 자유층(113)으로 하향 스핀이 주입되고, 자유층(113)의 제1 비자성층(112) 측에 하향 자화 영역(D_D)이 출현한다. 또한, 자기 메모리 소자(101)에 전류(J2)가 흐름으로써, 상향 자화 영역(D_U)과 하향 자화 영역(D_D)의 경계에 있는 자벽(DW)이 제1 비자성층(112) 측으로부터 제2 비자성층(114) 측으로 이동한다.
도 7로부터 전류(J2)를 흘린 후의 상태를 도 8에 나타낸다. 도 8에서는, 자기 메모리 소자(101)에 전류(J2)가 흐름으로써, 자벽(DW)이 제2 비자성층(114) 측으로 더 이동한다.
도 8로부터 전류(J2)를 흘린 후의 상태를 도 9에 나타낸다. 도 9에서는, 자기 메모리 소자(101)로 전류(J2)가 흐름으로써, 자벽(DW)이 제2 비자성층(114)에 도달하고, 자유층(113) 전체가 하향 자화된다. 즉, 자유층(113) 전체가 하향 자화 영역(D_D)으로 구성될 수 있다. 이러한 방법에 의해, 자유층(113)에 하향 자화를 기입할 수 있다.
이어서, 콘트롤러(102)가 자기 메모리 소자(101)에 정보를 독출하는 동작에 대해 설명한다. 콘트롤러(102)는 자기 메모리 소자(101)로 흐르는 전류의 크기에 의해, 자기 메모리 소자(101)가 상향 자화, 하향 자화 중 어느 상태인지를 검출한다.
도 10 및 도 11은, 도 1을 참조로 설명한 자기 메모리 장치의 동작을 설명하는 도면이다.
콘트롤러(102)는 독출 전류(J3)의 값을 계측한다. 이 독출 전류(J3)는 기입 전류(J1, J2)보다 작은 값이다. 또한, 독출 전류(J3)의 방향은 어느 쪽이어도 무방하다.
우선, 도 10을 이용하여, 하향 자화를 독출하는 예에 대해 설명한다. 자유층(113), 제2 비자성층(114) 및 제2 고정층(115)은 TMR 소자를 형성한다. 도 10에 있어서, 제1 고정층(111)의 자화 방향과 자유층(113)의 자화 방향은 반대이므로, 역평행한 자기 저항(R1AP)이 된다. 또한, 제1 고정층(111), 제1 비자성층(112), 및 자유층(113)은 TMR 소자를 형성한다. 도 10에 있어서, 제1 고정층(111)의 자화 방향과, 자유층(113)의 자화 방향은 동일하므로, 평행한 자기 저항(R2P)이 된다. 여기서, 하향 자화를 갖는 자유층(113)의 저항값(Rdown)은 R1AP＋R2P와 거의 동일하다.
도 11을 이용하여, 상향 자화를 독출하는 예에 대해 설명한다. 도 11에 있어서, 제2 고정층(115)의 자화 방향과 자유층(113)의 자화 방향은 동일하므로, 평행한 자기 저항(R1P)가 된다. 또한, 도 10에 있어서, 제1 고정층(111)의 자화 방향과 자유층(113)의 자화 방향은 반대이므로, 평행한 자기 저항(R2AP)가 된다. 여기서, 자유층(113)이 상향 자화를 가질 때의 자기 메모리 소자(101)의 저항값(RUP)은 R1P＋R2AP와 거의 같다.
자기 메모리 소자(101)에서는, 자유층(113)이 하향 자화를 가질 때의 저항값(Rdown)과 상향 자화를 가질 때의 저항값(RUP)이 다르므로, 콘트롤러(102)는 자기 메모리 소자(101)에 고정 전압을 인가하였을 때 흐르는 전류의 크기에 의해 자기 메모리 소자(101)가 상향 자화, 하향 자화중 어느 상태인지를 검출할 수 있다.
이어서, 하향 자화를 갖는 자유층(113)의 저항값(Rdown)과 상향 자화를 갖는 자유층(113)의 저항값(RUP)이 다르게 하기 위한 구성에 대해 설명한다.
MR1과 MR2에서 자기 저항비(MR비)가 동일하다고 가정하면 이하의 관계식이 성립된다.
여기서, MR1≡(R1AP－R1P)/R1P, MR2≡(R2AP－R2P)/R2P로 한다.
αR1P=R1AP
αR2P=R2AP
α：MR비에 해당하는 양
또한, R2P가 R1P의 β배, 즉 βR1P=R2P로 가정한다.
β：R1P와 R2P의 저항값의 비
αβR1P=R2AP가 성립된다. 그리고 상향 자화를 갖는 자유층(113)의 저항값(RUP)과 하향 자화를 갖는 자유층(113)의 저항값(Rdown)의 비는, 이하와 같다.
RUP/Rdown=(1＋αβ)/(α＋β)
여기서, β≠1일 때 RUP/Rdown≠1이 된다.
즉, R1P의 저항값과 R2P의 저항값이 다르면, 상향 자화를 갖는 자유층(113)의 저항값(RUP)과 하향 자화를 갖는 자유층(113)의 저항값(Rdown)이 다르게 된다. 그 결과, 콘트롤러(102)는 자기 메모리 소자(101)에 흐르는 전류의 크기에 따라 자기 메모리 소자(101)가 상향 자화, 하향 자화 중 어느 상태인지를 검출할 수 있다.
예컨대, 제1 고정층(111), 제1 비자성층(112) 및 자유층(113)으로 이루어진 MR1는 GMR 소자, 자유층(113), 제2 비자성층(114) 및 제2 고정층(115)으로 이루어진 MR2는 TMR 소자일 수 있다. 이 경우, MR2의 저항값이 크고, 자기 저항치도 크다.
도 12는 예시적인 실시예들에 따른 자기 메모리 장치에 있어서의 MTJ 소자의 구조와 열 안정성의 관계를 나타내는 그래프이다. 도 12에 있어서, 종축은 자유층(113)의 두께(t)를 나타내고, 횡축은 소자의 직경(D)을 나타낸다.
도 12에 있어서, 열안정 인자(Δ)가 큰 두께와 직경의 조합이 SOT 기입 방법에 적절하다. 즉, 도 12에 있어서, Δ가 40 이상인 두께와 직경의 조합이 바람직하다. 특히, Δ가 80 이상인 두께와 직경의 조합이 바람직하다. 그리고, Δ가 120 이상인 두께와 직경의 조합이 가장 바람직하다.
구체적으로, 자유층(113)의 높이를 자유층(113)의 직경으로 나눈 비율이 1 이상인 것이 바람직하다. 또한, 자유층(113)의 높이가 20 nm 이상인 것이 바람직하다. 또한, 자유층(113)의 직경이 10 nm 이하인 것이 바람직하다. 일부 실시예들에서, 자유층(113)의 높이를 자유층(113)의 직경으로 나눈 비율은 2 이상이다. 그러나 자유층(113)의 높이와 직경이 이에 한정되는 것은 아니다.
이와 같이, 예시적인 실시예들에 따른 자기 메모리 장치에 의하면, 자벽 이동 현상을 이용함으로써, 2 단자 구조 소자로, 고신뢰성, 예컨대, -40℃~＋150℃의 광범위한 동작 온도에서도 열 안정성의 열화가 없는 자기 터널 접합 소자 디바이스, 나아가 MRAM 제품, DRAM 대체 제품을 제공할 수 있다. 예시적인 실시예들에 따른 자기 메모리 장치에 의하면, 또한 자유층 재료의 저(低) Ms(저포화 자화)화를 수행함으로써, 고속 기입(수 나노초(ns)), 저소비 전류도 가능하다. 또한, 예시적인 실시예들에 따른 자기 메모리 장치에 의하면, 자유층을 세로로 긴 형상으로 형성함으로써 형상 자기 이방성을 이용하여, 종래 기술로 곤란하였던 열 안정성을 확보하고, 소자 사이즈가 10 nm 이하인 고밀도화가 가능하다. 특히 -40℃~＋150℃의 광범위한 동작 온도에서도 열 안정성의 열화가 없는 자기 터널 접합 소자 디바이스를 실현할 수 있다.
또한, 본 발명은 전술한 실시예에 한정되지 않으며, 취지를 벗어나지 않는 범위에서 적절한 변경이 가능하다. 예컨대, 본 실시예에 있어서, 제1 고정층(111), 제1 비자성층(112) 및 자유층(113)은 TMR 소자를 구성하는 예에 대해 설명하였지만, 제1 비자성층(112)으로서 절연층 대신에 비자성 금속층을 적층하고, GMR 소자를 구성할 수도 있다. 마찬가지로, 자유층(113), 제2 비자성층(114) 및 제2 고정층(115)를 GMR 소자를 구성할 수도 있다.
또한, 전술한 실시예에서는, 도 1에 있어서, 제1 고정층(111), 제1 비자성층(112), 자유층(113), 제2 비자성층(114) 및 제2 고정층(115)이 원기둥 형상을 갖는 것으로 개시되어 있지만, 적층되는 형상이라면 어떠한 형상을 가지더라도 무방하다. 예컨대, 사각 기둥 형상이 적층된 것이어도 무방하다.
실시예들
일 실시예에 따른 자기 메모리 소자는, 소정의 자화 방향을 유지하는 제1 고정층; 제1 비자성층; 자화 방향이 가변인 자유층; 제2 비자성층; 및 상기 제1 고정층과 역방향의 자화 방향을 유지하는 제2 고정층;을 차례로 적층하고, 상기 제1 고정층, 상기 제1 비자성층 및 상기 자유층으로 구성되는 MTJ 소자의 저항값은 상기 제2 고정층, 상기 제2 비자성층 및 상기 자유층으로 구성되는 MTJ 소자의 저항값과 다를 수 있다.
일 실시예에 따른 자기 메모리 소자에 의하면, 소자 구조가 복잡하지 않고, 저전력, 고속, 고신뢰성을 가질 수 있다.
일 실시예에 따른 자기 메모리 소자는, 상기 자유층은 2개 이상의 반대 방향의 자화 상태를 가질 수 있고, 자벽을 형성할 수 있는 높이를 가질 수도 있다.
일 실시예에 따른 자기 메모리 소자에 의하면, 상기 자유층의 자화 상태가 기록된 정보의 "0"과 "1"에 대응할 수 있다. 특히 "상기 자유층의 높이/상기 자유층의 직경"의 비가 클수록 상기 자유층의 자화의 형상 이방성이 커지고, 열 안정성이 향상될 수 있다. 또한 자유층 내의 하나 이상의 자벽 형성에 의해, 종래의 STT-MRAM나 SOT-MRAM에서는 기록할 수 없었던 세로로 긴 자유층의 자화를 효율적으로 재기입할 수 있다. 즉, 자기 메모리 소자의 각 층의 계면에 수직 방향으로 전류를 흘림으로써, 상기 고정층으로부터의 스핀 주입에 의한 자유층 계면의 자화 반전과 자유층을 흐르는 스핀류(에 의한 자벽 이동)에 의해 자유층 전체의 자화 방향을 특정 방향으로 정렬할 수 있다. 역방향으로 전류를 흘림으로써 자유층 전체의 자화 방향을 상기와 역방향으로 정렬할 수 있다.
일 실시예에 따른 자기 메모리 소자는 상기 제1 고정층, 상기 제1 비자성층, 및 상기 자유층으로 구성되는 자기 저항 소자의 자기 저항치가 상기 제2 고정층, 상기 제2 비자성층, 및 상기 자유층으로 구성되는 자기 저항 소자의 자기 저항치와 다를 수 있다.
일 실시예에 따른 자기 메모리 소자에 의하면, 두 개의 자기 저항 소자의 영향으로 상기 자유층의 자화 방향에서 소자 전체(상기 제1 고정층과 상기 제2 고정층 사이)의 상기 저항의 상기 저항(저항값)이 변화한다. 이 저항값의 변화가 클수록 상기 자유층의 자화 방향(즉 기입된 정보의 "0"과 "1")의 독출이 용이해질 수 있다.
일 실시예에 따른 자기 메모리 소자는, 상기 제1 고정층, 상기 제1 비자성층, 및 상기 자유층으로 구성되는 자기 저항 소자, 및 상기 제2 고정층, 상기 제2 비자성층, 및 상기 자유층으로 구성되는 자기 저항 소자의 적어도 하나가 거대 자기 저항(GMR) 소자일 수 있다.
일 실시예에 따른 자기 메모리 소자에 의하면, GMR 소자는 MTJ 소자보다 상기 저항이 작기 때문에, 상기 제1 고정층과 상기 제2 고정층 사이의 상기 저항을 작게 할 수 있다. 즉, 소자의 동작 전력이 작아질 수 있다. 또한, 어느 일측만 GMR 소자인 경우에는, MTJ 소자의 자기 저항이 소자 전체의 저항값의 변화에 지배적이 되기 때문에, 상기 자유층의 자화 방향에서의 상기 제1 고정층과 상기 제2 고정층 사이의 저항값의 변화가 커질 수 있다.
일 실시예에 따른 자기 메모리 소자는 상기 자유층의 높이를 상기 자유층의 직경으로 나눈 비율이 1 이상일 수 있다.
일 실시예에 따른 자기 메모리 소자는 상기 자유층의 높이가 20 nm 이상일 수 있다.
일 실시예에 따른 자기 메모리 소자는 상기 자유층의 직경이 10 nm 이하일 수 있다.
이러한 자기 메모리 소자에 의하면, －40℃~＋150℃의 광범위한 동작 온도에서도 열 안정성의 열화가 방지되거나 감소될 수 있다.
일 실시예에 따른 자기 메모리 장치는 상기 어느 하나에 기재된 자기 메모리 소자와, 상기 제1 고정층 및 상기 제2 고정층에 접속하고, 상기 자유층의 자벽을 이동하는 전류를 흘리도록 구성되는 회로를 구비할 수 있다.
일 실시예에 따른 자기 메모리 장치에 의하면, 소자 구조가 복잡하지 않고, 저전력, 고속, 고신뢰성을 가질 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 자기 메모리 장치 101: 자기 메모리 소자
102: 콘트롤러 111: 제1 고정층
112: 제1 비자성층 113: 자유층
114: 제2 비자성층 115: 제2 고정층

Claims (10)

  1. 소정의 자화 방향을 유지하는 제1 고정층;
    제1 비자성층;
    수직 자기 이방성을 갖는 자화 방향이 가변인 자유층;
    제2 비자성층; 및
    상기 제1 고정층과 역방향의 자화 방향을 유지하는 제2 고정층;을 순서대로 포함하고,
    상기 제1 고정층, 상기 제1 비자성층 및 상기 자유층으로 구성되는 MTJ 소자의 저항값은 상기 제2 고정층, 상기 제2 비자성층 및 상기 자유층으로 구성되는 MTJ 소자의 저항값과 다른 것을 특징으로 하는 자기 메모리 소자.
  2. 제1항에 있어서,
    상기 자유층은 2개 이상의 반대 방향의 자화 상태를 가질 수 있고, 자벽(domain wall)을 형성할 수 있는 높이를 갖는 것을 특징으로 하는 자기 메모리 소자.
  3. 제1항에 있어서,
    상기 제1 고정층, 상기 제1 비자성층, 및 상기 자유층으로 구성되는 자기 저항 소자의 자기 저항치가 상기 제2 고정층, 상기 제2 비자성층, 및 상기 자유층으로 구성되는 자기 저항 소자의 자기 저항치와 다른 것을 특징으로 하는 자기 메모리 소자.
  4. 제1항에 있어서,
    상기 제1 고정층, 상기 제1 비자성층, 및 상기 자유층으로 구성되는 자기 저항 소자, 및 상기 제2 고정층, 상기 제2 비자성층, 및 상기 자유층으로 구성되는 자기 저항 소자의 적어도 하나가 GMR 소자인 것을 특징으로 하는 자기 메모리 소자.
  5. 제1항에 있어서,
    상기 자유층의 높이를 상기 자유층의 직경으로 나눈 비율이 1 이상인 것을 특징으로 하는 자기 메모리 소자.
  6. 제1항에 있어서,
    상기 자유층의 높이가 20 nm 이상인 것을 특징으로 하는 자기 메모리 소자.
  7. 제1항에 있어서,
    상기 자유층의 직경이 10 nm 이하인 것을 특징으로 하는 자기 메모리 소자.
  8. 제1항 내지 제7항 중 어느 하나의 항에 기재된 자기 메모리 소자; 및
    상기 제1 고정층 및 상기 제2 고정층에 접속하고, 상기 자유층의 자벽을 이동시키는 전류를 인가하도록 구성되는 회로를 포함하는 자기 메모리 장치.
  9. 서로 수직 방향으로 오버랩되는 제1 MTJ 소자와 제2 MTJ 소자를 포함하고,
    상기 제1 MTJ 소자는,
    제1 자화 방향을 갖는 제1 고정층;
    제1 비자성층; 및
    수직 자기 이방성을 가지며, 가변적인 자화 방향을 갖는 자유층을 포함하고,
    상기 제2 MTJ 소자는,
    상기 자유층;
    제2 비자성층; 및
    상기 제1 자화 방향과 역방향인 제2 자화 방향을 갖는 제2 고정층을 포함하고,
    상기 제1 MTJ 소자의 저항 값은 상기 제2 MTJ 소자의 저항 값과 다른 것을 특징으로 하는 자기 메모리 소자.
  10. 자기 메모리 소자와,
    상기 자기 메모리 소자에 접속되어 상기 자기 메모리 소자에 전류를 인가하도록 구성되는 회로를 포함하며,
    상기 자기 메모리 소자는,
    소정의 자화 방향을 유지하는 제1 고정층;
    제1 비자성층;
    수직 자기 이방성을 갖는 자화 방향이 가변인 자유층;
    제2 비자성층; 및
    상기 제1 고정층과 역방향의 자화 방향을 유지하는 제2 고정층;을 순서대로 포함하고,
    상기 제1 고정층과 상기 제2 고정층을 통해 상기 회로에 의해 기입 전류가 인가될 때,
    상기 자유층 내에 자벽이 형성되어 상기 자유층은 상기 자벽에 의해 서로 다른 자화 방향을 갖는 제1 자화 영역과 제2 자화 영역으로 분리되도록 구성되고,
    상기 자벽이 상기 제1 고정층으로부터 상기 제2 고정층까지 이동하거나, 또는 상기 제2 고정층으로부터 상기 제1 고정층까지 이동하도록 구성되는 것을 특징으로 하는 자기 메모리 장치.
KR1020210084161A 2020-10-13 2021-06-28 자기 메모리 소자 및 자기 메모리 장치 KR20220048916A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/495,450 US20220115049A1 (en) 2020-10-13 2021-10-06 Magnetic memory device and magnetic memory apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020172269A JP2022063895A (ja) 2020-10-13 2020-10-13 磁気メモリ素子及び磁気メモリ装置
JPJP-P-2020-172269 2020-10-13

Publications (1)

Publication Number Publication Date
KR20220048916A true KR20220048916A (ko) 2022-04-20

Family

ID=81378599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210084161A KR20220048916A (ko) 2020-10-13 2021-06-28 자기 메모리 소자 및 자기 메모리 장치

Country Status (2)

Country Link
JP (1) JP2022063895A (ko)
KR (1) KR20220048916A (ko)

Also Published As

Publication number Publication date
JP2022063895A (ja) 2022-04-25

Similar Documents

Publication Publication Date Title
US10692521B2 (en) Storage element
TWI540684B (zh) Memory elements and memory devices
US6436526B1 (en) Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
CN106887247B (zh) 信息存储元件和存储装置
US9818932B2 (en) Storage element, storage device, and magnetic head
US8344467B2 (en) Storage element and storage device
CN103151454A (zh) 存储元件和存储设备
JP2008160031A (ja) 記憶素子及びメモリ
JP2009514193A (ja) フェリ磁性体を用いるスピン遷移スイッチング磁気素子およびこの磁気素子を用いる磁気メモリ
TWI467703B (zh) Memory elements and memory devices
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
US10037789B2 (en) Magnetic memory and method for writing data into magnetic memory element
KR20160134598A (ko) 자기 메모리 소자
US20160225980A1 (en) Memory element and memory apparatus
JP2008153527A (ja) 記憶素子及びメモリ
JP6483403B2 (ja) 磁気抵抗素子、及びｓｔｔ−ｍｒａｍ
KR20190062137A (ko) 자기 터널 접합 소자 및 자기저항 메모리 장치
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
CN103959407B (zh) 具有低写入错误率的自旋转移力矩磁存储元件
KR20060124578A (ko) 자기저항효과에 의해 데이터를 기억하는 자기기억소자
JP2007317733A (ja) メモリ
US20220115049A1 (en) Magnetic memory device and magnetic memory apparatus
KR20220048916A (ko) 자기 메모리 소자 및 자기 메모리 장치
US9424903B2 (en) Memory apparatus and memory device
JP2006108444A (ja) 記憶素子、メモリ及びメモリの記録方法