JP2022063087A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022063087A
JP2022063087A JP2020171432A JP2020171432A JP2022063087A JP 2022063087 A JP2022063087 A JP 2022063087A JP 2020171432 A JP2020171432 A JP 2020171432A JP 2020171432 A JP2020171432 A JP 2020171432A JP 2022063087 A JP2022063087 A JP 2022063087A
Authority
JP
Japan
Prior art keywords
layer
region
semiconductor device
type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020171432A
Other languages
English (en)
Other versions
JP7513484B2 (ja
Inventor
裕樹 三宅
Hiroki Miyake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2020171432A priority Critical patent/JP7513484B2/ja
Priority to US17/398,129 priority patent/US12132123B2/en
Priority to CN202111086219.4A priority patent/CN114335162A/zh
Priority to DE102021125928.2A priority patent/DE102021125928A1/de
Priority to KR1020210132071A priority patent/KR102552195B1/ko
Publication of JP2022063087A publication Critical patent/JP2022063087A/ja
Application granted granted Critical
Publication of JP7513484B2 publication Critical patent/JP7513484B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】酸化ガリウム系半導体を用いて製造される半導体装置において、良好な伝導性のｐ型領域を形成する技術を提供する。【解決手段】半導体装置１は、第１層１４ａと第２層１４ｂが交互に積層して構成されている超格子疑似混晶の領域１４ａ、１４ｂを含むｐ型領域１４を備えている。前記第１層は、酸化ガリウム系半導体を含む。前記第２層は、前記第１層とは異なる材料のｐ型半導体を含む。【選択図】図１

Description

本明細書が開示する技術は、酸化ガリウム系半導体を用いて製造される半導体装置に関する。
酸化ガリウム系半導体を用いて製造される半導体装置は、高耐圧、低損失及び高耐熱な特性を発揮できるものとして期待されている。特許文献１～３には、酸化ガリウム系半導体を用いて製造される半導体装置の一例が開示されている。
特開２０１８－１７０５０９号公報 特開２０１９－３６５９３号公報 特開２０１９－１９２８７１号公報
特許文献１～３で指摘されるように、高活性なｐ型の酸化ガリウム系半導体を形成する技術がまだ確立されておらず、良好な伝導性のｐ型領域を備えた半導体装置を製造することができない。本明細書は、酸化ガリウム系半導体を用いて製造される半導体装置において、良好な伝導性のｐ型領域を備えた半導体装置を提供することを目的とする。
本明細書が開示する半導体装置（１、２、３、４、５）は、第１層（１４ａ）と第２層（１４ｂ）が交互に積層して構成されている超格子疑似混晶の領域（１４ａ、１４ｂ）を含むｐ型領域（１４）を備えている。前記第１層は、酸化ガリウム系半導体である。前記第２層は、前記第１層とは異なる材料のｐ型半導体である。
上記半導体装置では、ｐ型領域が、酸化ガリウム系半導体とｐ型半導体が交互に積層して構成されている超格子疑似混晶である。このため、酸化ガリウム系半導体とｐ型半導体の各々の厚みが超格子疑似混晶の特性を有する程度に薄い。したがって、これらの厚みは正孔キャリアがトンネル可能な程度に薄くなることから、ｐ型領域の全体がｐ型伝導を有することができる。このように、上記半導体装置は、良好な伝導性のｐ型領域を備えることができる。
実施例１の半導体装置の要部断面図を模式的に示す図である。 ｐｎ接合面近傍の電界分布を模式的に示す図である。 実施例２の半導体装置の要部断面図を模式的に示す図である。 実施例３の半導体装置の要部断面図を模式的に示す図である。 実施例４の半導体装置の要部断面図を模式的に示す図である。 実施例５の半導体装置の要部断面図を模式的に示す図である。
本明細書が開示する技術要素を、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する半導体装置は、第１層と第２層が交互に積層して構成されている超格子疑似混晶の領域を含むｐ型領域を備えることができる。前記第１層は、酸化ガリウム系半導体である。前記酸化ガリウム系半導体とは、酸化ガリウム、及び、一部の原子サイトが他の原子に置換された酸化ガリウムを含む。前記第２層は、前記第１層とは異なる材料のｐ型半導体である。前記第２層の結晶構造は特に限定されるものではなく、ｐ型伝導を有する様々な半導体を前記第２層に用いることができる。例えば、前記第２層の結晶構造が、Ｎ、Ｍｇ、Ｚｎ、Ｎｉ、Ｃｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｆｅ、Ｃｏ、Ｌｉ、Ｂｉ、Ｉｎ、Ａｌ、Ｇａ、Ｐ、Ｍｎ、Ａｓ、Ｓｂ、Ｓ、Ｓｅの群から選択される少なくとも１つを含んでいてもよい。これら原子を含む前記第２層は、高活性なｐ型とする技術が確立されている結晶構造である。
前記第２層は、ｐ型の酸化物半導体又はｐ型の非酸化物のＧａ系半導体であってもよい。前記第２層が前記酸化物半導体の場合、前記第２層は、ＮｉＯ、Ｃｕ２Ｏ、Ｒｈ２Ｏ３、Ｉｒ２Ｏ３、Ｃｒ２Ｏ３、ＺｎＭｇＯ、ＺｎＯ、ＺｎＧａ２Ｏ４、ＺｎＲｈ２Ｏ４、Ｆｅ２Ｏ３、ＺｎＣｏ２Ｏ４、Ｌｉ２Ｏ、Ｂｉ２Ｏ３、Ｉｎ２Ｏ３、Ｍｎ２Ｏ３の群から選択される少なくとも１つを含んでいてもよい。前記第２層が非酸化物の前記Ｇａ系半導体の場合、前記第２層は、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＣｕＧａＳ２、Ｇａ２Ｓｅ３の群から選択される少なくとも１つを含んでいてもよい。これら例示された材料のバンドギャップ幅は、前記第１層の酸化ガリウム系半導体のバンドギャップ幅よりも狭い。通常、バンドギャップ幅が狭いとｐ型伝導を有する傾向にある。このため、例えばこれら例示された材料のみを用いれば、良好なｐ型伝導を有する領域を形成することができる。しかしながら、これら例示された材料のみで形成された領域はバンドギャップ幅が狭く、絶縁破壊電界強度が低い。本実施形態の半導体装置では、前記ｐ型領域が前記第１層と前記第２層の超格子疑似混晶の領域を含む。このため、前記ｐ型領域のバンドギャップ幅は、前記第１層の材料のバンドギャップ幅と前記第２層の材料のバンドギャップ幅の間のバンドギャップ幅となる。したがって、前記ｐ型領域は、前記第２層のみ（即ち、上記で例示された材料のみ）で構成される場合に比して、広いバンドギャップ幅を有することができ、高い絶縁破壊電界強度を有することができる。
上記半導体装置は、前記ｐ型領域に接するｎ型領域をさらに備えていてもよい。前記ｐ型領域が高い絶縁破壊電界強度を有しているので、前記ｐ型領域と前記ｎ型領域のｐｎ接合面での降伏が抑えられる。このような態様の半導体装置は、高耐圧な特性を有することができる。
上記半導体装置では、前記ｐ型領域の単位体積に占める前記第１層の比率である疑似混晶比が、前記ｎ型領域から離れるにつれて単調減少してもよい。例えば、前記第１層の厚みが、前記ｎ型領域から離れるにつれて減少してもよい。それに代えて、あるいは、それに加えて、前記第２層の厚みが、前記ｎ型領域から離れるにつれて増加してもよい。前記ｐ型領域内の電界分布に対応して前記第１層と前記第２層の疑似混晶比が調整されており、このような態様の半導体装置は、高耐圧化と低抵抗化を両立することができる。
前記ｐ型領域と前記ｎ型領域のｐｎ接合面では、前記ｐ型領域の前記第１層が前記ｎ型領域に接していてもよい。前記ｐ型領域と前記ｎ型領域のｐｎ接合面での降伏が抑えられる。このような態様の半導体装置は、高耐圧な特性を有することができる。
以下、本明細書が開示する技術がｐ型のアノード領域に適用されたダイオードを例にして本明細書が開示する技術について説明する。しかしながら、本明細書が開示する技術は、半導体装置の種類には限定されず、各半導体装置が有する様々なｐ型領域に適用可能である。一例ではあるが、本明細書が開示する技術は、ＭＯＳＦＥＴ及びＩＧＢＴのｐ型領域（例えば、ボディ領域及びガードリング領域）に適用可能である。
（実施例１）
図１に示されるように、ダイオード１は、半導体基板１０と、半導体基板１０の下面を被覆するように設けられているカソード電極２２と、半導体基板１０の上面の一部を被覆するように設けれているアノード電極２４と、を備えている。半導体基板１０は、ｎ型のカソード領域１２と、ｐ型のアノード領域１４と、を有している。ダイオード１は、ｎ型のカソード領域１２とｐ型のアノード領域１４がｐｎ接合面１３を構成するｐｎ接合ダイオードであり、アノード電極２４からカソード電極２２に向けてのみ電流を流す整流作用を有している。なお、カソード領域１２がｎ型領域の一例であり、アノード領域１４がｐ型領域の一例である。
カソード領域１２は、半導体基板１０の下面に露出しており、カソード電極２２にオーミック接触している。カソード領域１２の結晶構造は、酸化ガリウム（Ｇａ２Ｏ３）である。結晶相は特に限定されるものではないが、例えばα相又はβ相であってもよい。また、ガリウムサイト又は酸素サイトが他の原子に置換されていてもよい。例えば、カソード領域１２の結晶構造は、（ＩｎＡｌＧａ）２Ｏ３であってもよい。
アノード領域１４は、カソード領域１２の表面上に設けられており、半導体基板１０の上面に露出しており、アノード電極２４にオーミック接触している。アノード領域１４は、複数の第１層１４ａと複数の第２層１４ｂを有しており、第１層１４ａと第２層１４ｂが交互に積層して構成されている。第１層１４ａと第２層１４ｂは、公知の結晶成長技術を利用してアノード領域１４の表面上から交互に結晶成長して形成される。公知の結晶成長技術としては、例えばＣＶＤ法（ミストＣＶＤ法を含む）又はＭＢＥ法が用いられてもよい。
第１層１４ａは、酸化ガリウム系半導体で構成されている。例えば、第１層１４ａの結晶構造は、酸化ガリウム（Ｇａ２Ｏ３）である。結晶相は特に限定されるものではないが、例えばα相又はβ相であってもよい。また、ガリウムサイト又は酸素サイトが他の原子に置換されていてもよい。例えば、第１層１４ａの結晶構造は、（ＩｎＡｌＧａ）２Ｏ３であってもよい。
第１層１４ａは、アンドープ又はｐ型である。第１層１４ａがｐ型の場合、第１層１４ａに導入されるドーパントは、Ｎ、Ｍｇ、Ｚｎ、Ｎｉ、Ｃｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｆｅ、Ｃｏ、Ｌｉ、Ｂｉ、Ｈ、Ｂｅ、Ｎａ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｍｎ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｒｕ、Ｐｄ、Ａｇ、Ｃｄ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｐｔ、Ａｕ、Ｈｇ、ＴＩ、Ｐｂ、Ｐｏ、Ｆｒ、Ｒａの群から選択される少なくとも１つを含む。ドーパントは、結晶成長中に導入されてもよく、結晶成長後にイオン注入技術を利用して導入されてもよい。なお、高活性なｐ型の酸化ガリウムを形成する技術はまだ確立していない。このため、第１層１４ａに含まれるドーパントの活性化率は低い。
第２層１４ｂの結晶構造は、Ｎ、Ｍｇ、Ｚｎ、Ｎｉ、Ｃｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｆｅ、Ｃｏ、Ｌｉ、Ｂｉ、Ｉｎ、Ａｌ、Ｇａ、Ｐ、Ｍｎ、Ａｓ、Ｓｂ、Ｓ、Ｓｅの群から選択される少なくとも１つを含む金属酸化物半導体又は非酸化物のＧａ系半導体である。第２層１４ｂの材料には、高活性なｐ型とする技術が確立されている金属酸化物半導体又は非酸化物のＧａ系半導体が採用されている。このため、第２層１４ｂは、高活性なｐ型である。ドーパントは、結晶成長中に導入されてもよく、結晶成長後にイオン注入技術を利用して導入されてもよい。
第２層１４ｂが金属酸化物半導体の場合、第２層１４ｂは、ＮｉＯ、Ｃｕ２Ｏ、Ｒｈ２Ｏ３、Ｉｒ２Ｏ３、Ｃｒ２Ｏ３、ＺｎＭｇＯ、ＺｎＯ、ＺｎＧａ２Ｏ４、ＺｎＲｈ２Ｏ４、Ｆｅ２Ｏ３、ＺｎＣｏ２Ｏ４、Ｌｉ２Ｏ、Ｂｉ２Ｏ３、Ｉｎ２Ｏ３、Ｍｎ２Ｏ３の群から選択される少なくとも１つを含んでもよい。第２層１４ｂが非酸化物のＧａ系半導体の場合、第２層１４ｂは、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＣｕＧａＳ２、Ｇａ２Ｓｅ３の群から選択される少なくとも１つを含んでもよい。
第１層１４ａと第２層１４ｂの各々の厚み（積層方向の厚みであり、紙面上下方向の厚み）は極めて薄く形成されている。このため、第１層１４ａと第２層１４ｂが交互に積層して構成されるアノード領域１４は、超格子疑似混晶の特性を有している。第１層１４ａと第２層１４ｂの各々の厚みは、超格子疑似混晶としての特性が得られる限りにおいて特に限定されるものではなく、例えば５ｎｍ以下、４ｎｍ以下、３ｎｍ以下、又は、２ｎｍ以下である。
本明細書でいう超格子疑似混晶とは、異なる材料の第１層１４ａと第２層１４ｂで構成されるアノード領域１４のバンドギャップが等価的に１つと認められる状態をいう。具体的には、フォトルミネッセンス法を用いてアノード領域１４を測定したときに、結晶欠陥及び不純物の影響を除いて観測される光のピークが１つのときに、アノード領域１４が超格子疑似混晶の状態と評価できる。
このように、ダイオード１では、アノード領域１４を構成する第１層１４ａと第２層１４ｂの各々の厚みが超格子疑似混晶の特性を有する程度に薄く形成されている。このため、これらの厚みは正孔キャリアがトンネル可能な程度に薄いことから、アノード領域１４の全体がｐ型伝導を有することができる。このように、アノード領域１４を構成する第１層１４ａの材料が酸化ガリウム（Ｇａ２Ｏ３）であるものの、実質的にｐ型伝導を有することができる。ダイオード１は、良好なｐ型伝導を有するアノード領域１４を有していることから、低抵抗に動作することができる。
また、アノード領域１４が超格子疑似混晶の特性を有することにより、以下のような特徴を有することができる。超格子疑似混晶のアノード領域１４のバンドギャップ幅は、第１層１４ａのバンドギャップ幅と第２層１４ｂのバンドギャップ幅の間の大きさとなる。例えば、第１層１４ａがβ－酸化ガリウム（β－Ｇａ２Ｏ３）で形成されている場合、そのバンドギャップ幅は４．５～４．９ｅＶである。第２層１４ｂのバンドギャップ幅は、採用される金属酸化物半導体によって異なるが、第１層１４ａのバンドギャップ幅よりも狭い。例えば、第２層１４ｂが酸化ニッケル（ＮｉＯ）で形成されている場合、そのバンドギャップ幅は４ｅＶよりも狭い。第１層１４ａがβ－酸化ガリウム（β－Ｇａ２Ｏ３）であり、第２層１４ｂが酸化ニッケル（ＮｉＯ）の場合、超格子疑似混晶のアノード領域１４のバンドギャップ幅は４ｅＶ以上となる。
上記したように、アノード領域１４は、第１層１４ａと第２層１４ｂの超格子疑似混晶であることから、第２層１４ｂのみで構成される場合（即ち、酸化ニッケル（ＮｉＯ）のみで構成される場合）に比して、バンドギャップ幅が広くなり、絶縁破壊電界強度が高くなる。これにより、ダイオード１は、高耐圧な特性を有することができる。
図２に、本実施形態であるダイオード１及び比較例１、２のｐｎ接合面近傍の電界分布を模式的に示す。ｐｎ接合面よりも図示上側がアノード領域１４の範囲に対応しており、ｐｎ接合面よりも図示下側がカソード領域１２の範囲に対応している。比較例１は、アノード領域１４の全体が第１層１４ａの材料のみで構成された例（即ち、アノード領域１４の全体がβ－酸化ガリウム（β－Ｇａ２Ｏ３）のみで構成された例）であり、比較例２は、アノード領域１４の全体が第２層１４ｂの材料のみで構成された例（即ちアノード領域１４の全体が酸化ニッケル（ＮｉＯ）のみで構成された例）である。なお、比較例１については、高活性なｐ型の酸化ガリウムを形成する技術はまだ確立していないことから、現時点においてこのようなダイオードを実現することはできない。
Ｅｒｅｆ１、Ｅｒｅｆ２、Ｅｅｍｂｏｄｉｍｅｎｔはそれぞれ、比較例１、比較例２、本実施形態の絶縁破壊強度を示す。比較例１では、アノード領域１４に用いられる材料がバンドギャップ幅の広いβ－酸化ガリウム（β－Ｇａ２Ｏ３）であることから、絶縁破壊強度Ｅｒｅｆ１が高い。比較例２では、アノード領域１４に用いられる材料がバンドギャップ幅の狭い酸化ニッケル（ＮｉＯ）であることから、絶縁破壊強度Ｅｒｅｆ２が低い。本実施形態では、アノード領域１４に用いられる材料がβ－酸化ガリウム（β－Ｇａ２Ｏ３）と酸化ニッケル（ＮｉＯ）の超格子疑似混晶であることから、絶縁破壊強度ＥｅｍｂｏｄｉｍｅｎｔはＥｒｅｆ１とＥｒｅｆ２の間である。
この種のダイオードでは、ｐｎ接合面において電界強度がピークとなる。このため、このｐｎ接合面の電界が絶縁破壊強度を超えたときに降伏が発生する。比較例１は、最も高い絶縁破壊強度Ｅｒｅｆ１を有しているので、アノード・カソード間で保持可能な電圧（電界分布のアノード・カソード間の積分値であり、電界分布の三角形の面積に相当）が大きい。しかしながら、比較例１は、現時点では製造不可能なダイオードである。比較例２は、最も低い絶縁破壊強度Ｅｒｅｆ２を有しているので、保持可能な電圧が小さい。このため、比較例２は、高耐圧な特性を有することができない。本実施形態は、比較例２よりも高い絶縁破壊強度Ｅｅｍｂｏｄｉｍｅｎｔを有している。このため、本実施形態は、比較例２よりも高耐圧な特性を有することができる。
上記したように、ダイオード１のアノード領域１４は、広いバンドギャップの第１層１４ａと良好なｐ型伝導の第２層１４ｂが交互に積層して構成されている超格子疑似混晶である。このため、アノード領域１４の材料特性は、等価的に広いバンドギャップを有するとともに良好なｐ型伝導を有することができる。ダイオード１では、アノード領域１４を超格子疑似混晶として構成することにより、高耐圧化と低抵抗化を両立することができる。
また、本実施形態のダイオード１では、アノード領域１４のうちの第１層１４ａがｐｎ接合面に位置しており、ｎ型のカソード領域１２に接している。電界が最も高くなるｐｎ接合面に接するようにバンドギャップ幅が広いβ－酸化ガリウム（β－Ｇａ２Ｏ３）の第１層１４ａが位置しているので、ｐｎ接合面における降伏が抑えられる。このため、ダイオード１は高耐圧な特性を有することができる。
さらに、本実施形態のダイオード１は、アノード領域１４の結晶性が良好という特徴を有している。例えば、上記した比較例２のように、アノード領域１４の全体が酸化ニッケル（ＮｉＯ）のみで構成されれば、アノード領域１４は良好なｐ型伝導を有することができる。しかしながら、このような比較例２では、酸化ニッケル（ＮｉＯ）のアノード領域１４は、下地であるβ－酸化ガリウム（β－Ｇａ２Ｏ３）のカソード領域１２に対して異種材料である。このため、比較例２では、カソード領域１２上に形成されるアノード領域１４の結晶性は悪く、電気的特性が悪化する虞がある。一方、本実施形態のダイオード１では、アノード領域１４がβ－酸化ガリウム（β－Ｇａ２Ｏ３）と酸化ニッケル（ＮｉＯ）の超格子疑似混晶であることから、アノード領域１４の結晶構造がカソード領域１２の結晶構造に近くなる。これにより、本実施形態のダイオード１では、カソード領域１２上に形成されるアノード領域１４の結晶性は良好であり、電気的特性が良好なものとなる。
（実施例２）
図３に示すダイオード２では、第１層１４ａの厚みがカソード領域１２から離れるにつれて減少するように構成されている。複数の第２層１４ｂの各々の厚みは同一である。このため、ダイオード２では、アノード領域１４の単位体積に占める第１層１４ａの比率である疑似混晶比がカソード領域１２から離れるにつれて単調減少するように構成されている。なお、この例でも、アノード領域１４が超格子疑似混晶の特性を有するように、第１層１４ａと第２層１４ｂの各々の厚みが薄く形成されている。
図２を参照して説明したように、この種のダイオードでは、カソード領域１２とアノード領域１４のｐｎ接合面において電界強度がピークとなり、アノード領域１４内の電界分布は、ｐｎ接合面から離れるにつれて減少する。図３に示すダイオード２では、このような電界分布に対応して、電界強度が高い傾向のカソード領域１２に近い側において第１層１４ａの厚みが大きく形成されるとともに、電界強度が低い傾向のカソード領域１２から遠い側において第１層１４ａの厚みが小さく形成されている。カソード領域１２に近い側において第１層１４ａの疑似混晶比が大きく調整されているので、ダイオード２は高耐圧な特性を有することができる。さらに、カソード領域１２から遠い側において第１層１４ａの疑似混晶比が小さく、換言すると、第２層１４ｂの疑似混晶比が大きく調整されているので、ダイオード２は低抵抗な特性を有することができる。このように、ダイオード２は、高耐圧化と低抵抗化のトレードオフの関係を改善することができる。
なお、図３に示すダイオード２では、第１層１４ａの疑似混晶比がカソード領域１２から離れるにつれて単調減少するように、第１層１４ａの厚みがカソード領域１２から離れるにつれて減少するように構成されている。この例に代えて、複数の第１層１４ａの各々の厚みを同一としながら、第２層１４ｂの厚みがカソード領域１２から離れるにつれて増加するように構成されてもよい。あるいは、第１層１４ａの厚みがカソード領域１２から離れるにつれて減少するとともに、第２層１４ｂの厚みがカソード領域１２から離れるにつれて増加するように構成されてもよい。第１層１４ａの疑似混晶比がカソード領域１２から離れるにつれて単調減少する限りにおいて、第１層１４ａと第２層１４ｂの各々の厚みは適宜に調整され得る。
（実施例３）
図４に示すダイオード３は、アノード領域１４がｐ型のキャップ層１４ｃをさらに備えていることを特徴としている。キャップ層１４ｃは、アノード領域１４の最上面に設けられており、半導体基板１０の上面に露出しており、アノード電極２４にオーミック接触している。キャップ層１４ｃは、第２層１４ｂと同一の材料（例えば、酸化ニッケル（ＮｉＯ））である。このため、キャップ層１４ｃは、高活性なｐ型である。キャップ層１４ｃの厚みは比較的に大きく、第１層１４ａ及び第２層１４ｂとともに超格子疑似混晶を構成するものではない。キャップ層１４ｃは、カソード領域１２から十分に離れており、電界の小さい領域に対応して配置されている。このようなキャップ層１４ｃが設けられているダイオード３は、低抵抗な特性を有することができる。
（実施例４）
図５に示すダイオード４は、アノード領域１４がアンドープ又はｐ型のスペーサー層１４ｄをさらに備えていることを特徴としている。スペーサー層１４ｄは、カソード領域１２とアノード領域１４の間に設けられている。スペーサー層１４ｄは、アノード領域１４の最下面に設けられており、カソード領域１２に接している。スペーサー層１４ｄは、第１層１４ａと同一の材料（例えば、β－酸化ガリウム（β－Ｇａ２Ｏ３））である。スペーサー層１４ｄの厚みは比較的に大きく、第１層１４ａ及び第２層１４ｂとともに超格子疑似混晶を構成するものではない。本明細書が開示する技術では、アノード領域１４に超格子疑似混晶の領域を形成することから、異種材料が接合するヘテロ接合面が形成される。ダイオード４では、スペーサー層１４ｄが設けられていることにより、ヘテロ接合面がカソード領域１２とアノード領域１４のｐｎ接合面１３から離れた位置となる。電界強度が最大となるｐｎ接合面から離れた位置に、界面準位の多いヘテロ接合面が形成されているので、電気的特性の悪化が抑えられる。
（実施例５）
図６に示すダイオード５は、カソード領域１２が低濃度層１２ａをさらに備えていることを特徴としている。低濃度層１２ａは、カソード領域１２の最上面に設けられており、アノード領域１４に接している。低濃度層１２ａは、他のカソード領域１２と同一の材料であって、他のカソード領域１２よりもキャリア濃度が薄い。このダイオード５では、カソード領域１２とアノード領域１４のｐｎ接合面１３がヘテロ接合面でもある。しかしながら、低濃度層１２ａが設けられていることにより、界面準位を介したリーク電流が抑えられる。
以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１、２、３、４、５：ダイオード、 １０：半導体基板、 １２：カソード領域、
ヘテロ接合面、 １４：アノード領域、 １４ａ：第１層、 １４ｂ：第２層、 ２２：カソード電極、 ２４：アノード電極

Claims (12)

  1. 半導体装置（１、２、３、４、５）であって、
    第１層（１４ａ）と第２層（１４ｂ）が交互に積層して構成されている超格子疑似混晶の領域（１４ａ、１４ｂ）を含むｐ型領域（１４）、を備えており、
    前記第１層は、酸化ガリウム系半導体を含み、
    前記第２層は、前記第１層とは異なる材料のｐ型半導体を含む、
    半導体装置。
  2. 前記第２層の結晶構造が、Ｎ、Ｍｇ、Ｚｎ、Ｎｉ、Ｃｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｆｅ、Ｃｏ、Ｌｉ、Ｂｉ、Ｉｎ、Ａｌ、Ｇａ、Ｐ、Ｍｎ、Ａｓ、Ｓｂ、Ｓ、Ｓｅの群から選択される少なくとも１つを含む、
    請求項１に記載の半導体装置。
  3. 前記第２層は、ｐ型の酸化物半導体又はｐ型の非酸化物のＧａ系半導体である、
    請求項２に記載の半導体装置。
  4. 前記第２層が前記酸化物半導体の場合、前記第２層は、ＮｉＯ、Ｃｕ２Ｏ、Ｒｈ２Ｏ３、Ｉｒ２Ｏ３、Ｃｒ２Ｏ３、ＺｎＭｇＯ、ＺｎＯ、ＺｎＧａ２Ｏ４、ＺｎＲｈ２Ｏ４、Ｆｅ２Ｏ３、ＺｎＣｏ２Ｏ４、Ｌｉ２Ｏ、Ｂｉ２Ｏ３、Ｉｎ２Ｏ３、Ｍｎ２Ｏ３の群から選択される少なくとも１つを含んでおり、
    前記第２層が非酸化物の前記Ｇａ系半導体の場合、前記第２層は、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＣｕＧａＳ２、Ｇａ２Ｓｅ３の群から選択される少なくとも１つを含む、
    請求項３に記載の半導体装置。
  5. 前記ｐ型領域に接するｎ型領域（１２）をさらに備えている、
    請求項４に記載の半導体装置。
  6. 前記ｐ型領域の単位体積に占める前記第１層の比率である疑似混晶比が、前記ｎ型領域から離れるにつれて単調減少する、
    請求項５に記載の半導体装置。
  7. 前記第１層の厚みが、前記ｎ型領域から離れるにつれて減少する、
    請求項６に記載の半導体装置。
  8. 前記第２層の厚みが、前記ｎ型領域から離れるにつれて増加する、
    請求項６又は７に記載の半導体装置。
  9. 前記ｐ型領域と前記ｎ型領域のｐｎ接合面（１３）では、前記ｐ型領域の前記第１層が前記ｎ型領域に接している、
    請求項５～８のいずれか一項に記載の半導体装置。
  10. 前記第１層と前記第２層の各々の厚みが５ｎｍ以下である、
    請求項１～９のいずれか一項に記載の半導体装置。
  11. 前記第１層と前記第２層の各々の厚みが２ｎｍ以下である、
    請求項１０に記載の半導体装置。
  12. 前記第１層が、β－Ｇａ２Ｏ３である、
    請求項１～１１のいずれか一項に記載の半導体装置。
JP2020171432A 2020-10-09 2020-10-09 半導体装置 Active JP7513484B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020171432A JP7513484B2 (ja) 2020-10-09 2020-10-09 半導体装置
US17/398,129 US12132123B2 (en) 2020-10-09 2021-08-10 P-type gallium oxide semiconductor device with alternating layers
CN202111086219.4A CN114335162A (zh) 2020-10-09 2021-09-16 半导体器件
DE102021125928.2A DE102021125928A1 (de) 2020-10-09 2021-10-06 Halbleitervorrichtung
KR1020210132071A KR102552195B1 (ko) 2020-10-09 2021-10-06 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020171432A JP7513484B2 (ja) 2020-10-09 2020-10-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2022063087A true JP2022063087A (ja) 2022-04-21
JP7513484B2 JP7513484B2 (ja) 2024-07-09

Family

ID=80818485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020171432A Active JP7513484B2 (ja) 2020-10-09 2020-10-09 半導体装置

Country Status (5)

Country Link
US (1) US12132123B2 (ja)
JP (1) JP7513484B2 (ja)
KR (1) KR102552195B1 (ja)
CN (1) CN114335162A (ja)
DE (1) DE102021125928A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
CN118369767A (zh) 2021-11-10 2024-07-19 斯兰纳Uv科技有限公司 外延氧化物材料、结构和装置
CN114864711B (zh) * 2022-06-08 2023-07-28 西安电子科技大学 基于极性二维材料量子阱的pn型β-Ga2O3日盲深紫外光电探测器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268582A (en) * 1992-08-24 1993-12-07 At&T Bell Laboratories P-N junction devices with group IV element-doped group III-V compound semiconductors
JP2008098298A (ja) 2006-10-10 2008-04-24 Furukawa Electric Co Ltd:The 化合物半導体デバイス
JP2010232549A (ja) 2009-03-27 2010-10-14 Furukawa Electric Co Ltd:The 窒化物系半導体素子及びその製造方法
US8460959B2 (en) * 2009-11-06 2013-06-11 Ultratech, Inc. Fast thermal annealing of GaN LEDs
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
JP2013056804A (ja) 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ｇａ２Ｏ３系単結晶膜の製造方法及び結晶積層構造体
JP2014192236A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体装置
JP6334929B2 (ja) 2014-01-27 2018-05-30 スタンレー電気株式会社 ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6636459B2 (ja) * 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
KR102329576B1 (ko) 2016-08-31 2021-11-19 가부시키가이샤 플로스피아 ｐ형 산화물 반도체 및 그 제조 방법
JP2018101668A (ja) 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置
JP7037142B2 (ja) 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
JP2019151922A (ja) 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
JP6997990B2 (ja) 2018-04-27 2022-01-18 株式会社タムラ製作所 ｐチャンネル電界効果トランジスタ及び増幅回路用半導体素子
JP6627138B2 (ja) 2018-05-17 2020-01-08 株式会社Flosfia 半導体装置
US11342484B2 (en) * 2020-05-11 2022-05-24 Silanna UV Technologies Pte Ltd Metal oxide semiconductor-based light emitting device

Also Published As

Publication number Publication date
CN114335162A (zh) 2022-04-12
DE102021125928A1 (de) 2022-04-14
US12132123B2 (en) 2024-10-29
KR20220047519A (ko) 2022-04-18
JP7513484B2 (ja) 2024-07-09
US20220115544A1 (en) 2022-04-14
KR102552195B1 (ko) 2023-07-06

Similar Documents

Publication Publication Date Title
US20220149158A1 (en) Schottky barrier diode
US12132123B2 (en) P-type gallium oxide semiconductor device with alternating layers
US11222985B2 (en) Power semiconductor device
TWI798402B (zh) 肖特基能障二極體
JP6543869B2 (ja) 半導体素子及びその製造方法
US9564491B2 (en) Semiconductor device
US20210167225A1 (en) Schottky barrier diode
JP6966740B2 (ja) ショットキーバリアダイオード
CN117981091A (zh) pn结二极管
JP7142047B2 (ja) ショットキーバリアダイオード
JP2019169601A (ja) 赤外線発光素子
JP6204436B2 (ja) ショットキーバリアダイオード
JP6673984B2 (ja) ショットキーバリアダイオード
JP6908367B2 (ja) 赤外線発光素子
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード
JP6367436B2 (ja) ショットキーバリアダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240627

R150 Certificate of patent or registration of utility model

Ref document number: 7513484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150