JP2022036068A - Ｃｄｓ回路及びその動作方法、並びにｃｄｓ回路を含むイメージセンサ - Google Patents

Abstract

【課題】ＣＤＳ（Correlated Double Sampling）回路及びその動作方法、並びにＣＤＳ回路を含むイメージセンサを提供する。【解決手段】ピクセルがローコンバージョンゲインモードで動作する第１期間及び第４期間に、第１バイアス電流に基づいて動作し、ピクセルから出力されるピクセル電圧をランプ信号と比較する第１比較器と、ピクセルがハイコンバージョンゲインモードで動作する第２期間及び第３期間に、第２バイアス電流に基づいて動作し、ピクセルから出力されるピクセル電圧をランプ信号と比較する第２比較器と、を含み、第２期間及び第３期間に、第１比較器は、第１バイアス電流よりも低い第３バイアス電流に基づいて動作し、第１期間及び第４期間に、第２比較器は、第２バイアス電流よりも低い第４バイアス電流に基づいて動作するＣＤＳ回路である。【選択図】図４

Description

本発明は、イメージセンサに関し、より詳しくは、ＣＤＳ回路及びその動作方法、並びにＣＤＳ回路を含むイメージセンサに関する。

イメージセンサは、対象物の二次元的または三次元的イメージをキャプチャする（取り込む）装置である。イメージセンサは、対象物から反射される光の強度によって反応する光電変換素子を利用して、対象物のイメージを生成する。近年、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）技術が発展するにつれて、ＣＭＯＳを利用したＣＭＯＳイメージセンサが広く使用されている。近年、イメージセンサのダイナミックレンジの増加のために、１つのピクセルが２つのコンバージョンゲインを有するデュアルコンバージョンゲイン技術が開発されている。デュアルコンバージョンゲインを有するピクセルの信号を処理するためのＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路及びその動作方法についての研究が要求されている。

本発明が解決しようとする課題は、１フレーム内でデュアルコンバージョンゲインを有するピクセルのピクセル信号を処理し、消費電力を低減させることができるＣＤＳ回路及びその動作方法、並びにＣＤＳ回路を含むイメージセンサを提供することにある。

前記目的を達成するために、本発明の技術的思想によるＣＤＳ回路は、ピクセルがローコンバージョンゲイン（low conversion gain: LCG）モードで動作する第１期間及び第４期間に、第１バイアス電流に基づいて動作し、前記ピクセルから出力されるピクセル電圧をランプ信号と比較する第１比較器と、前記ピクセルがハイコンバージョンゲイン（high conversion gain: HCG）モードで動作する第２期間及び第３期間に、第２バイアス電流に基づいて動作し、前記ピクセルから出力される前記ピクセル電圧を前記ランプ信号と比較する第２比較器と、を含み、前記第２期間及び前記第３期間に、前記第１比較器は、前記第１バイアス電流よりも低い第３バイアス電流に基づいて動作し、前記第１期間及び前記第４期間に、前記第２比較器は、前記第２バイアス電流よりも低い第４バイアス電流に基づいて動作することができる。

本発明の技術的思想によるＣＤＳ回路、ＣＤＳ回路の動作方法、及びＣＤＳ回路を含むイメージセンサによれば、ＣＤＳ回路の第１比較器が、ピクセルがＬＣＧモードで動作する際に出力されるＬＣＧ信号を処理し、第２比較器が、ピクセルがＨＣＧモードで動作する際に出力されるＨＣＧ信号を処理し、第２比較器がＨＣＧ信号を処理するとき、第１比較器のバイアス電流が低減し、第１比較器がＬＣＧ信号を処理するとき、第２比較器のバイアス電流が低減する。それによって、ＣＤＳ回路の定電流が低減し、ＣＤＳ回路及びイメージセンサの消費電力が低減する。

本発明の実施形態によるイメージセンサを示すブロック図である。 本発明の例示的な実施形態によるピクセルの一具現化例を示す回路図である。 本発明の例示的な実施形態によるイメージセンサのタイミング図である。 本発明の例示的な実施形態によるＣＤＳ回路を示すブロック図である。 本発明の例示的な実施形態によるイメージセンサの動作方法を示すフローチャートである。 本発明の例示的な実施形態による第１比較器を示す回路図である。 本発明の例示的な実施形態による第２比較器を示す回路図である。 図６Ａの第１比較器のバイアス回路１６３Ｌを例示的に示す図面である。 図６Ａの第１比較器のバイアス回路１６３Ｌを例示的に示す図面である。 本発明の例示的な実施形態によるイメージセンサの動作方法を示すタイミング図である。 本発明の例示的な実施形態によるＣＤＳ回路の第１比較器及び第２比較器のバイアス電流制御方法を示すタイミング図である。 本発明の例示的な実施形態によるＣＤＳ回路の第１比較器及び第２比較器のバイアス電流制御方法を示すタイミング図である。 本発明の例示的な実施形態によるピクセルの一具現化例を示す回路図である。 本発明の例示的な実施形態によるピクセルの平面図である。 図１１Ａのピクセルの垂直断面図である。 本発明の例示的な実施形態によるイメージセンサの動作方法を示すタイミング図である。 本発明の例示的な実施形態によるピクセルの一具現化例を示す回路図である。 図１３Ａのピクセルの平面図である。 マルチカメラモジュールを含む電子装置のブロック図である。 マルチカメラモジュールを含む電子装置のブロック図である。 図１４及び図１５のカメラモジュールの詳細ブロック図である。

図１は、本発明の実施形態によるイメージセンサを示すブロック図である。

イメージセンサ１００は、イメージまたは光のセンシング（感知）機能を有する電子機器に搭載可能である。例えば、イメージセンサ１００は、カメラ、スマートフォン、ウェアラブル機器、物のインターネット（Internet of Things: IoT）、タブレットＰＣ（Personal Computer）、ＰＤＡ（Personal Digital Assistant）、ＰＭＰ（Portable Multimedia
Player）、ナビゲーション装置のような電子機器に搭載可能である。また、イメージセンサ１００は、車両、家具、製造設備、ドア、各種計測機器などに部品として備えられる電子機器に搭載可能である。

イメージセンサ１００は、ピクセルアレイ１１０と、ロウ（row：行）ドライバ１２０と、ランプ信号生成器１３０と、カウンティングコード生成器１４０と、アナログ・デジタル変換回路１５０（以下、ＡＤＣ回路という）と、データ出力回路１８０と、タイミングコントローラ１９０とを含む。イメージセンサ１００は、信号処理部１９５をさらに含んでもよい。

ピクセルアレイ１１０は、複数のロウラインＲＬと、複数のカラム（column：列）ラインＣＬと、複数のロウラインＲＬ及び複数のカラムラインＣＬと接続され、行列に配列された複数のピクセルＰＸとを含む。

複数のピクセルＰＸそれぞれは、少なくとも１つの光電変換素子を含み、ピクセルＰＸは、該光電変換素子を利用して光を感知し、感知された光による電気的信号であるイメージ信号を出力することができる。例えば、光電変換素子は、フォトダイオード、フォトトランジスタ、フォトゲートまたは埋め込みフォトダイオード（Pinned photodiode）などを含んでもよい。

複数のピクセルＰＸそれぞれは、特定のスペクトル領域の光を感知することができる。例えば、複数のピクセルＰＸは、レッド（red：赤）スペクトル領域の光を電気信号に変換するためのレッドピクセル、グリーン（green：緑）スペクトル領域の光を電気信号に変換するためのグリーンピクセル、及びブルー（blue：青）スペクトル領域の光を電気信号に変換するためのブルーピクセルを含む。しかし、それらに制限されるものではなく、複数のピクセルは、ホワイトピクセルをさらに含むこともできる。他の例として、複数のピクセルは、異なる色構成で組み合わせられたピクセル、例えば、イエロ（Yellow：黄）ピクセル、シアン（Cyan：青緑）ピクセル及びグリーンピクセルを含むこともできる。

複数のピクセルＰＸの上部には、特定のスペクトル領域の光を透過させるためのカラーフィルタアレイが配置され、複数のピクセルそれぞれの上部に配置されたカラーフィルタによって、当該ピクセルが感知することができる色相が決定される。しかし、それに制限されるものではなく、一実施形態において、特定の光電変換素子の場合、光電変換素子に印加される電気信号のレベルによって、特定の波長帯域の光を電気的信号に変換することもできる。

本実施形態によるピクセルアレイ１１０において、ピクセルＰＸは、デュアルコンバージョンゲイン（dual conversion gain）を有することができる。該デュアルコンバージョンゲインは、ロー（low）コンバージョンゲイン及びハイ（high）コンバージョンゲインを含む。ここで、コンバージョンゲインは、フローティングディフュージョンノードＦＤ（図２）に蓄積された電荷が電圧に変換される割合を意味する。光電変換素子で生成された電荷は、フローティングディフュージョンノードＦＤへ伝送されて蓄積され、コンバージョンゲインによっても、フローティングディフュージョンノードＦＤに蓄積された電荷が電圧に変換される。そのとき、フローティングディフュージョンノードＦＤのキャパシタンスによっても、コンバージョンゲインが可変し、キャパシタンスが増加すれば、コンバージョンゲインは減少し、キャパシタンスが減少すれば、コンバージョンゲインは増加する。

ピクセルＰＸは、フローティングディフュージョンノードＦＤのキャパシタンスが高いローコンバージョンゲインモード（以下、ＬＣＧモードという）、またはフローティングディフュージョンノードＦＤのキャパシタンスが低いハイコンバージョンゲインモード（以下、ＨＣＧモードという）で動作可能であり、フローティングディフュージョンノードＦＤに蓄積された電荷が同一であるとしても、ＨＣＧモードである際のフローティングディフュージョンノードＦＤの電圧は、ＬＣＧモードである際のフローティングディフュージョンノードＦＤの電圧よりも高い。ピクセルＰＸの構成、及びピクセルＰＸのコンバージョンゲインモードによる動作は、図２及び図３を参照して詳細に後述する。

ピクセルアレイ１１０の複数のピクセルＰＸがＨＣＧモードで動作することによって生成される第１イメージデータでは、暗い領域が鮮明に表現され、ピクセルアレイ１１０の複数のピクセルＰＸがＬＣＧモードで動作することによって生成される第２イメージデータでは、明るい領域が鮮明に表現される。

一実施形態において、ピクセルアレイ１１０が一回光を受信して（すなわち、イメージセンサ１００の一回の露出）スキャンされる１フレーム内で、複数のピクセルＰＸそれぞれが、対応する読み取り期間（または、水平期間という）にＨＣＧモード及びＬＣＧモードで連続して動作可能であり、それによって、１フレーム期間に前記第１イメージデータ及び前記第２イメージデータが生成可能である。第１イメージと第２イメージが併合され、明るい領域（高照度領域）と暗い領域（低照度領域）が鮮明に具現化されるハイダイナミックレンジ（high dynamic range）を有するイメージが生成可能である。そのように、１フレーム内でのデュアルコンバージョンゲインは、イントラ・シーンデュアルコンバージョンゲイン（intra-scene dual conversion gain）と称され、以下、本発明で言及されるデュアルコンバージョンゲインは、イントラ・シーンデュアルコンバージョンゲインを意味する。

ロウドライバ１２０は、ピクセルアレイ１１０をロウ単位で駆動する。ロウドライバ１２０は、タイミングコントローラ１９０から受信されるロウ制御信号（例えば、アドレス信号）をデコーディングし、デコーディングされたロウ制御信号に応答して、ピクセルアレイ１１０を構成するロウラインのうち少なくともいずれか１つのロウラインを選択することができる。例えば、ロウドライバ１２０は、複数のロウのうち１つを選択する選択信号を生成することができる。そして、ピクセルアレイ１１０は、ロウドライバ１２０から提供された選択信号により選択されるロウから、ピクセル信号、例えば、ピクセル電圧を出力する。該ピクセル信号は、リセット信号とイメージ信号を含んでもよい。

ロウドライバ１２０は、ピクセル信号の出力のための制御信号をピクセルアレイ１１０へ伝送することができ、ピクセルＰＸは、制御信号に応答して動作することにより、ピクセル信号を出力することができる。一実施形態において、ロウドライバ１２０は、ピクセルＰＸが読み取り期間にＨＣＧモード及びＬＣＧモードで連続して動作するように制御する制御信号を生成し、それをピクセルアレイ１１０に提供することができる。

ランプ信号生成器１３０は、タイミングコントローラ１９０の制御によって所定の勾配でレベルが上昇または下降するランプ信号（例えば、ランプ電圧）を生成することができる。ランプ信号ＲＡＭＰは、ＡＤＣ回路１５０に備えられる複数のＣＤＳ（Correlated Double Sampling）回路１６０にそれぞれ提供される。

カウンティングコード生成器１４０は、タイミングコントローラ１９０の制御によってカウンティングコードＣＣＤを生成することができる。カウンティングコードＣＣＤは、複数のカウンタ回路１７０それぞれに提供される。一実施形態において、カウンティングコード生成器１４０は、グレーコード生成器によっても具現化される。カウンティングコード生成器１４０は、設定されたビット数による解像度を有する複数のコード値を、カウンティングコードＣＣＤとして生成することができる。例えば、１０ビットコードが設定された場合、カウンティングコード生成器１４０は、順次に増加または減少する１０２４個のコード値を含むカウンティングコードＣＣＤを生成することができる。

ＡＤＣ回路１５０は、複数のＣＤＳ回路１６０及び複数のカウンタ回路１７０を含む。ＡＤＣ回路１５０は、ピクセルアレイ１１０から入力されるピクセル信号（例えば、ピクセル電圧）を、デジタル信号であるピクセル値に変換することができる。複数のカラムラインＣＬそれぞれを通じて受信される各ピクセル信号は、ＣＤＳ回路１６０及びカウンタ回路１７０により、デジタル信号であるピクセル値に変換される。

ＣＤＳ回路１６０は、カラムラインＣＬを通じて受信されるピクセル信号、例えば、ピクセル電圧をランプ信号ＲＡＭＰと比較し、比較結果を比較結果信号として出力することができる。ＣＤＳ回路１６０は、ランプ信号ＲＡＭＰのレベルと、ピクセル信号のレベルとが同一であるとき、第１レベル（例えば、ロジックハイ）から第２レベル（例えば、ロジックロー）へ遷移する比較信号を出力することができる。比較信号のレベルが遷移される時点は、ピクセル信号のレベルによっても決定される。

ＣＤＳ回路１６０は、相関二重サンプリング（ＣＤＳ）方式によって、ピクセルＰＸから提供されるピクセル信号をサンプリングすることができる。ＣＤＳ回路１６０は、ピクセル信号として受信されるリセット信号をサンプリングし、該リセット信号をランプ信号ＲＡＭＰと比較し、該リセット信号による比較信号を生成することができる。ＣＤＳ回路１６０は、該リセット信号を保存することができる。以後、ＣＤＳ回路１６０は、該リセット信号に相関されたイメージ信号をサンプリングし、該イメージ信号とランプ信号ＲＡＭＰとを比較し、該イメージ信号による比較信号を生成することができる。

一実施形態において、ＣＤＳ回路１６０は、２つの比較器を含んでもよい。例えば、２つの比較器は、ＯＴＡ（Operational Transconductance Amplifier）（または、差動増幅器）によっても具現化される。前述のように、イメージセンサ１００が、ピクセルＰＸのイントラ・シーンデュアルコンバージョンゲインを支援し、読み取り期間にピクセルＰＸから、ＬＣＧモードによるリセット信号（以下、ＬＣＧリセット信号という）、及びＨＣＧモードによるリセット信号（以下、ＨＣＧリセット信号という）を受信することができる。そのとき、ＬＣＧリセット信号とＨＣＧリセット信号とのレベルが相異なっており、それによって、ＣＤＳ回路１６０は、ＬＣＧリセット信号及びＨＣＧリセット信号をそれぞれ保存するために、２つの比較器、例えば、第１比較器及び第２比較器を含む。第１比較器は、ピクセルＰＸがＬＣＧモードで動作するとき、ピクセルＰＸから受信されるＬＣＧリセット信号及びＬＣＧイメージ信号を処理し、第２比較器は、ピクセルＰＸがＨＣＧモードで動作するとき、ピクセルＰＸから受信されるＨＣＧリセット信号及びＨＣＧイメージ信号を処理することができる。

一実施形態において、第１比較器及び第２比較器それぞれのバイアス電流が調節可能であり、第１比較器がＬＣＧリセット信号及びＬＣＧイメージ信号を処理する期間に、第２比較器は、低いバイアス電流に基づいて動作し、第２比較器がＨＣＧリセット信号及びＨＣＧイメージ信号を処理する期間に、第１比較器は、低いバイアス電流に基づいて動作することができる。

カウンタ回路１７０は、ＣＤＳ回路１６０から出力される比較結果信号のレベル遷移時点をカウントし、カウント値を出力することができる。一実施形態において、カウンタ回路１７０は、ラッチ回路及び演算回路を含んでもよい。該ラッチ回路は、カウンティングコード生成器１４０からのカウンティングコードＣＣＤ、及びＣＤＳ回路１６０からの比較信号を受信し、比較信号のレベルが遷移される時点に、カウンティングコードＣＣＤのコード値をラッチすることができる。該ラッチ回路は、リセット信号に対応するコード値、例えば、リセット値、及びイメージ信号に対応するコード値、例えば、イメージ信号値それぞれをラッチすることができる。該演算回路は、リセット値とイメージ信号値を演算し、ピクセルＰＸのリセットレベルが除去されたイメージ信号値を生成することができる。カウンタ回路１７０は、リセットレベルが除去されたイメージ信号値をピクセル値として出力することができる。

本実施形態において、イメージセンサ１００は、カウンティングコード生成器１４０を含み、カウンタ回路１７０は、カウンティングコード生成器１４０から受信されるカウンティングコードＣＣＤのコード値をラッチする回路を含むものとして述べたが、それに制限されるものではない。一実施形態において、イメージセンサ１００は、別途のカウンティングコード生成器１４０を備えず、カウンタ回路１７０は、タイミングコントローラ１９０から提供されるカウンティングクロック信号に基づいて、カウント値が順次に増加するアップカウンタと、演算回路とによっても具現化され、アップ／ダウンカウンタによっても具現化され、ビット・ワイズインバージョンカウンタ（bit-wise inversion counter）によっても具現化される。

データ出力回路１８０は、ＡＤＣ回路１５０から出力されたピクセル値を臨時保存した後に出力することができる。データ出力回路１８０は、複数のカラムメモリ１８１、及びカラムデコーダ１８２を含む。カラムメモリ１８１は、カウンタ回路１７０から受信されるピクセル値を保存する。一実施形態において、複数のカラムメモリ１８１それぞれは、カウンタ回路１７０に備えられてもよい。複数のカラムメモリ１８１に保存された複数のピクセル値は、カラムデコーダ１８１の制御下、イメージデータＩＤＴＡとしても出力される。

タイミングコントローラ１９０は、ロウドライバ１２０、ランプ信号生成器１３０、カウンティングコード生成器１４０、ＡＤＣ回路１５０及びデータ出力回路１８０それぞれに制御信号を出力し、ロウドライバ１２０、ランプ信号生成器１３０、カウンティングコード生成器１４０、ＡＤＣ回路１５０及びデータ出力回路１８０の動作またはタイミングを制御することができる。

信号処理部１９５は、イメージデータに対し、ノイズ低減処理、ゲイン調整、波形定型化処理、補間処理、ホワイトバランス処理、ガンマ処理、エッジ強調処理、ビニングなどを遂行することができる。一実施形態において、ピクセルアレイ１１０が１フレーム期間にＨＣＧモード及びＬＣＧモードで動作することにより、信号処理部１９５は、データ出力回路１８０から、ＨＣＧモードによる第１イメージデータ、及びＬＣＧモードによる第２イメージデータを受信し、第１イメージデータ及び第２イメージデータを併合して、ハイダイナミックレンジを有するイメージを生成することができる。一実施形態において、信号処理部１９５は、イメージセンサ１００の外部のプロセッサに備えられることもある。

図２は、本発明の例示的な実施形態によるピクセルの一具現化例を示す回路図である。

ピクセルＰＸは、フォトダイオードＰＤと、複数のトランジスタ、例えば、伝送トランジスタＴＸ、リセットトランジスタＲＸ、駆動トランジスタＤＸ、選択トランジスタＳＸ、及びゲイン制御トランジスタＣＧＸ（または、コンバージョンゲイン制御トランジスタという）と、キャパシタＣ_Ｌとを含む。フローティングディフュージョンノードＦＤにより、キャパシタＣ_Ｈ、例えば、寄生キャパシタが形成可能である。キャパシタＣ_Ｌは、固定または可変のキャパシタンスを有する受動素子であるか、あるいはゲイン制御トランジスタＣＧＸのソース／ドレインにより形成される寄生キャパシタ、またはゲイン制御トランジスタＣＧＸのソース／ドレインに連結可能な他のピクセルＰＸに形成される寄生キャパシタである。

フォトダイオードＰＤは、外部から入射される光を電気信号に変換することができる。フォトダイオードＰＤは、光の強度によって電荷を発生させる。イメージの撮影環境（低照度または高照度）によって、フォトダイオードＰＤで生成される電荷量は可変的である。例えば、高照度環境でフォトダイオードＰＤで生成される電荷量は、フォトダイオードＰＤのＦＷＣ（full well capacity）に達することができる一方、低照度環境ではそうでないであろう。

伝送トランジスタＴＸ、リセットトランジスタＲＸ、駆動トランジスタＤＸ、選択トランジスタＳＸ及びゲイン制御トランジスタＣＧＸは、それぞれロウドライバ１２０から提供される制御信号、例えば、リセット制御信号ＲＳ、伝送制御信号ＴＳ、選択信号ＳＥＬ及びゲイン制御信号ＣＧＳに応答して動作することができる。

リセットトランジスタＲＸは、ゲート端子に印加されるリセット制御信号ＲＳに応答してターンオンされ、ピクセル電源電圧ＶＤＤＰに基づいて、フローティングディフュージョンノードＦＤをリセットさせることができる。そのとき、ゲイン制御トランジスタＣＧＸが、ゲート端子に受信されるゲイン制御信号ＣＧＳに基づいて共にターンオンされることにより、フローティングディフュージョンノードＦＤにピクセル電源電圧ＶＤＤＰが印加され、フローティングディフュージョンノードＦＤがリセットされる。

伝送トランジスタＴＸは、ゲート端子に印加される伝送制御信号ＴＳに応答してターンオンされ、フォトダイオードＰＤで生成される電荷をフローティングディフュージョンノードＦＤへ伝送することができる。フローティングディフュージョンノードＦＤに電荷が蓄積される。すなわち、フローティングディフュージョンノードＦＤにより形成されるキャパシタＣ_Ｈに電荷が蓄積されるか、あるいはコンバージョン制御トランジスタＣＧＸがターンオンされる場合、キャパシタＣ_Ｈ及びキャパシタＣ_Ｌに電荷が蓄積される。

フローティングディフュージョンノードＦＤに蓄積された電荷が電圧を発生させることができる。すなわち、フローティングディフュージョンノードＦＤに蓄積された電荷が電圧に変換可能である。コンバージョンゲイン（コンバージョンゲインの単位は、例えば、ｕＶ／ｅでもある）は、フローティングディフュージョンノードＦＤのキャパシタンスにより決定され、キャパシタンスの大きさに反比例することができる。フローティングディフュージョンノードＦＤのキャパシタンスが増加すれば、コンバージョンゲインが減少し、キャパシタンスが減少すれば、コンバージョンゲインが増加することになる。

駆動トランジスタＤＸは、カラムラインＣＬに連結された電流ソースＣＳにより生成されるバイアス電流Ｉｂｓに基づいて、ソースフォロワとして動作することができ、フローティングディフュージョンノードＦＤの電圧に対応する電圧を、選択トランジスタＳＸを通じて、ピクセル電圧ＶＰＩＸとして出力することができる。

選択トランジスタＳＸは、ピクセルＰＸを選択することができる。選択トランジスタＳＸは、ゲート端子に印加される選択信号ＳＥＬに応答してターンオンされ、駆動トランジスタＤＸから出力されるピクセル電圧ＶＰＩＸ（または、電流）をカラムラインＣＬに出力することができる。ピクセル電圧ＶＰＩＸは、カラムラインＣＬを通じてＡＤＣ回路１５０（図１）に提供される。

ゲイン制御トランジスタＣＧＸは、ゲート端子に受信されるゲイン制御信号ＣＧＳに基づいて、ターンオンまたはターンオフされ、ゲイン制御トランジスタＣＧＸがターンオフされれば、フローティングディフュージョンノードＦＤは、キャパシタＣ_Ｈによるキャパシタンスを有し、ゲイン制御トランジスタＣＧＸがターンオンされれば、キャパシタＣ_ＬがフローティングディフュージョンノードＦＤに連結され、フローティングディフュージョンノードＦＤは、キャパシタＣ_Ｈ及びキャパシタＣ_Ｌによるキャパシタンスを有することになるので、キャパシタンスが増加する。ゲイン制御トランジスタＣＧＸがターンオフ状態である際のコンバージョンゲインは、ゲイン制御トランジスタＣＧＸがターンオン状態である際のコンバージョンゲインよりも高い。ゲイン制御トランジスタＣＧＸがターンオフ状態である際は、ＨＣＧモードと称され、ゲイン制御トランジスタＣＧＸがターンオン状態である際は、ＬＣＧモードと称される。

そのように、ピクセルＰＸは、ゲイン制御トランジスタＣＧＸのターンオン及びターンオフによって、ＨＣＧモード及びＬＣＧモードのうち１つで動作することができる。ＨＣＧモードでは、ピクセルＰＸのコンバージョンゲインが増加するので、ピクセルＰＸから出力されるピクセル電圧ＶＰＩＸを処理するための回路（例えば、ＡＤＣ回路１５０）の利得が相対的に低減する。したがって、イメージセンサ１００（図１）のＳＮＲ（signal to noise ratio）が増加し、感知可能な最低光量が低くなり、イメージセンサ１００の低光量感知性能が向上する。ＬＣＧモードでは、ピクセルＰＸのフローティングディフュージョンノードＦＤのキャパシタンスが高いので、ＦＷＣが増加する。したがって、イメージセンサ１００の高光量感知性能が向上する。

そのように、ピクセルＰＸがデュアルコンバージョンゲインを提供し、低光量及び高光量の光をセンシングすることができるところ、イメージセンサ１００のダイナミックレンジが拡大（または、増加）する。また、図１を参照して述べられたように、ピクセルＰＸが読み取り期間にＨＣＧモード及びＬＣＧモードで連続して動作することができ、イメージセンサ１００、例えば、信号処理部１９５（図１）が、ＨＣＧモードによる第１イメージと、ＬＣＧモードによる第２イメージとを併合し、ハイダイナミックレンジを有するイメージを生成することができる。

図３は、本発明の例示的な実施形態によるイメージセンサのタイミング図を示す。図３は、図２のピクセルＰＸからピクセル電圧が読み取られる際のイメージセンサのタイミング図である。

１つの読み取り期間（または、水平期間という）に、ピクセルアレイ１１０（図１）の少なくとも１本のロウに配置された複数のピクセルＰＸから、複数のピクセル電圧ＶＰＩＸ（または、複数の電流）が読み取られる。すなわち、読み取り期間に、複数のピクセルＰＸそれぞれがピクセル電圧ＶＰＩＸを出力し、ピクセル電圧ＶＰＩＸは、ＡＤＣ回路１５０の対応するＣＤＳ回路１６０及びカウンタ回路１７０によりアナログ・デジタル変換可能である。

図２及び図３を共に参照すれば、読み取り期間に、選択信号ＳＥＬは、活性レベル、例えば、ロジックハイでもあり、選択信号ＳＥＬに応答して、選択トランジスタＳＸがターンオンされ、ピクセルＰＸがカラムラインＣＬに連結可能である。ここで、信号の活性レベルは、信号が印加されるトランジスタがターンオンされるレベルを意味する。本発明において、ロジックハイは、活性レベルと仮定し、ロジックローは、非活性レベルと仮定する。

読み取り期間は、ピクセルＰＸから出力されるピクセル電圧ＶＰＩＸによって、第１ないし第４サブ期間ＳＰ１ないしＳＰ４（または、第１ないし第４期間）に区切られる。そのとき、ゲイン制御信号ＣＧＳによって、第１及び第４サブ期間ＳＰ１、ＳＰ４には、ピクセルＰＸがＬＣＧモードで動作し、第２及び第３サブ期間ＳＰ２、ＳＰ３には、ピクセルＰＸがＨＣＧモードで動作することができる。そのように、ピクセルＰＸがデュアルコンバージョンゲインを有することができる。

第１サブ期間ＳＰ１に、ピクセルＰＸのリセットレベル（例えば、リセットされたフローティングディフュージョンノードＦＤの電圧）に該当するリセット信号が読み取られ、そのとき、ピクセルＰＸがＬＣＧモードで動作するところ、ＬＣＧモードでのリセットレベルを表すＬＣＧリセット信号が読み取られる。

リセット制御信号ＲＳ及びゲイン制御信号ＣＧＳの活性レベルに応答して、リセットトランジスタＲＸ及びゲイン制御トランジスタＣＧＸがターンオンされ、フローティングディフュージョンノードＦＤがリセットされる。リセットされたフローティングディフュージョンノードＦＤの電圧に対応するＨＣＧリセット信号が、ピクセル電圧ＶＰＩＸとして出力され、ＨＣＧリセット信号がアナログ・デジタル変換可能である。ＣＤＳ回路１６０（図１）が、ランプ信号ＲＡＭＰ及びピクセル電圧ＶＰＩＸを比較し、比較結果を比較結果信号として出力すれば、カウンタ回路１７０（図１）が、比較結果信号に基づいて、受信されるカウンティングコードをラッチすることにより、ＨＣＧリセット信号に対応するカウント値、例えば、ＬＣＧリセット値を生成することができる。

第２サブ期間ＳＰ２に、ピクセルＰＸのリセットレベルに該当するリセット信号が読み取られ、そのとき、ピクセルＰＸがＨＣＧモードで動作するところ、ＨＣＧモードでのリセットレベルを表すＨＣＧリセット信号が読み取られる。

ゲイン制御信号ＣＧＳが非活性レベル、例えば、ロジックローに遷移されるにつれて、ゲイン制御トランジスタＣＧＸがターンオフされ、ピクセルＰＸはＨＣＧモードに切り替え可能である。ゲイン制御信号ＣＧＳがロジックハイからロジックローに遷移されるにつれて、フローティングディフュージョンノードＦＤのカップリングキャパシタンスが変わることになり、それによって、フローティングディフュージョンノードＦＤの電圧が変更される。例えば、ゲイン制御信号ＣＧＳが印加されるロウラインＲＬと、フローティングディフュージョンノードＦＤとの間に、カップリングキャパシタが形成されるが、ゲイン制御信号ＣＧＳが変化するにつれて、カップリングキャパシタンスが変わることになる。それによって、フローティングディフュージョンノードＦＤの電圧に、カップリングキャパシタンスの変化量によるオフセット電圧ΔＶ_ＦＤが加えられることになり、そのとき、オフセット電圧ΔＶ_ＦＤは、ポジティブ（positive：正）電圧またはネガティブ（negative：負）電圧である。

図３に示されたように、フローティングディフュージョンノードＦＤのオフセット電圧ΔＶ_ＦＤによって、ピクセル電圧ＶＰＩＸが上昇または低下する。すなわち、第２サブ期間ＳＰ２のピクセル電圧ＶＰＩＸ、すなわち、ＨＣＧリセット信号は、第１サブ期間ＳＰ１のＬＣＧリセット信号に、フローティングディフュージョンノードＦＤのオフセット電圧ΔＶ_ＦＤ（例えば、ネガティブオフセット電圧）が加えられた値を有することができる。

第３サブ期間ＳＰ３に、ピクセルＰＸがＨＣＧモードで動作し、ピクセルＰＸの信号レベルに該当するＨＣＧイメージ信号が読み取られる。伝送制御信号ＴＳが活性レベル、例えば、ロジックハイにトグリングされるにつれて、フォトダイオードＰＤで生成された電荷が、フローティングディフュージョンノードＦＤへ伝送及び保存される。フォトダイオードＰＤから伝送された電荷量によるフローティングディフュージョンノードＦＤの電圧に基づいて、駆動トランジスタＤＸがイメージ信号を出力することができる。ピクセルＰＸがＨＣＧモードで動作するので、ＨＣＧイメージ信号がピクセル電圧ＶＰＩＸとして出力され、ＨＣＧイメージ信号がアナログ・デジタル変換可能である。

第４サブ期間ＳＰ４に、ピクセルＰＸがＬＣＧモードで動作し、ピクセルＰＸの信号レベルに該当するＬＣＧイメージ信号が読み取られる。ゲイン制御信号ＣＧＳが活性レベル、例えば、ロジックハイに遷移されるにつれて、ゲイン制御トランジスタＣＧＸがターンオンされ、ピクセルＰＸはＬＣＧモードに変更される。そのとき、フローティングディフュージョンノードＦＤのカップリングキャパシタンスが再び変更される。すなわち、フローティングディフュージョンノードＦＤのカップリングキャパシタンスが第１サブ期間ＳＰ１と同一になり、第２サブ期間ＳＰ２でフローティングディフュージョンノードＦＤの電圧に加えられていたオフセット電圧ΔＶ_ＦＤが除去される。

伝送制御信号ＴＳが活性レベル、例えば、ロジックハイにトグリングされるにつれて、フォトダイオードＰＤで生成されて残っていた電荷（例えば、第３サブ期間ＳＰ３に、フローティングディフュージョンノードＦＤへ伝送されずに残っていた電荷）が、フローティングディフュージョンノードＦＤへ伝送及び保存される。コンバージョンゲインの変化、及び第４サブ期間ＳＰ４にフォトダイオードＰＤへさらに伝送された電荷量によって、フローティングディフュージョンノードＦＤの電圧が変更可能であり、フローティングディフュージョンノードＦＤの電圧に対応するＬＣＧイメージ信号が、ピクセル電圧ＶＰＩＸとして出力され、ＬＣＧイメージ信号がアナログ・デジタル変換可能である。

ピクセルＰＸのリセットレベルは、複数のピクセルＰＸごとに相異なっており、時間によっても相異なっている。また、ピクセル電圧をデジタル値に変換する変換回路、例えば、ＣＤＳ回路１６０及びカウンタ回路１７０は、カラム間でオフセットが相異なっている。それによって、読み取られるイメージ信号、すなわち、ピクセル値間に偏差が発生しうる。

イメージセンサ１００は、読み取り期間にリセット信号を先に読み取り、次いで、リセット信号に基づいて、相関二重サンプリング方式によりイメージ信号を読み取り、読み取られたイメージ信号からリセット信号を差し引くことにより、実際のイメージ信号、すなわち、フォトダイオードＰＤで生成された電荷量を表すピクセル値を生成することができる。それによって、ピクセル値間の偏差が減少する。イントラ・シーンデュアルコンバージョンゲインが提供される場合、読み取り期間に、ピクセルＰＸから、ＨＣＧモード及びＬＣＧモードそれぞれに対応するリセット信号及びイメージ信号が読み取られ、ＨＣＧモード及びＬＣＧモードそれぞれに対する実際のイメージ信号、例えば、ＨＣＧピクセル値及びＬＣＧピクセル値が生成可能である。

第１サブ期間ＳＰ１には、ピクセルＰＸがＨＣＧモードで動作し、ＬＣＧリセット信号が読み取られ（ＬＣＧリセットＡＤＣという）、第２サブ期間ＳＰ２には、ピクセルＰＸがＨＣＧモードで動作し、ＨＣＧリセット信号が読み取られ（ＨＣＧリセットＡＤＣという）、第３サブ期間ＳＰ３には、ＨＣＧイメージ信号（例えば、ＨＣＧ信号電圧）が読み取られ（ＨＣＧ信号ＡＤＣという）、第４サブ期間ＳＰ４には、ピクセルＰＸがＬＣＧモードで動作し、ＬＣＧイメージ信号（例えば、ＬＣＧ信号電圧）が読み取られる（ＬＣＧ信号ＡＤＣという）。そのように、読み取り期間に、ＬＣＧリセット信号、ＨＣＧリセット信号、ＨＣＧイメージ信号及びＬＣＧイメージ信号が順次に読み取られ、そのような読み取り方式は、ＲＲＳＳ（reset-reset-signal-signal）読み取り方式と称される。

前述のように、ＨＣＧリセットレベルとＬＣＧリセットレベルは相異なっている。したがって、相関二重サンプリング方式により、ＨＣＧイメージ信号及びＬＣＧイメージ信号を読み取るために、ＣＤＳ回路１６０は、第１比較器及び第２比較器を備え、第１比較器が、第１サブ期間ＳＰ１に、ピクセル電圧ＶＰＩＸとして受信されるＬＣＧリセット信号をサンプリング及びホールディング（holding）し、第２比較器が、第２サブ期間ＳＰ２に、ピクセル電圧ＶＰＩＸとして受信されるＨＣＧリセット信号をサンプリング及びホールディングすることができる。次いで、第３サブ期間ＳＰ３に、第２比較器が、ピクセル電圧ＶＰＩＸとして受信されるＨＣＧイメージ信号を、ＨＣＧリセット信号と相関してサンプリングし、第４サブ期間ＳＰ４に、第２比較器が、ピクセル電圧ＶＰＩＸとして受信されるＬＣＧイメージ信号を、ＬＣＧリセット信号と相関してサンプリングすることができる。

一実施形態において、第１比較器は、第１サブ期間ＳＰ１に、ＬＣＧリセット信号に基づいて、オートゼロ動作を遂行し、オートゼロレベルをＬＣＧリセット信号としてサンプリング及びホールディングすることができる。また、第２比較器は、第２サブ期間ＳＰ２に、ＨＣＧリセット信号に基づいて、オートゼロ動作を遂行し、オートゼロレベルをＨＣＧリセット信号としてサンプリング及びホールディングすることができる。第１比較器及び第２比較器それぞれのオートゼロ動作によって、リセット信号のノイズと、第１比較器及び第２比較器それぞれの内部のオフセットとが除去可能である。また、オートゼロ動作によって、ピクセル電圧ＶＰＸＩの電圧レベルが、ランプ信号ＲＡＭＰが変化する電圧レベルの範囲内に位置することになり、ランプ信号ＲＡＭＰに基づいたサンプリングが正確に行われる。すなわち、ランプ信号ＲＡＭＰとピクセル電圧ＶＰＩＸとの電圧レベルが一致する正確な時点が決定される。

図４は、本発明の例示的な実施形態によるＣＤＳ回路を示すブロック図である。説明の便宜上、ピクセルＰＸ及びカウンタ回路１７０を共に示す。

図４を参照すれば、ＣＤＳ回路１６０は、第１比較器（ＣＯＭＰＬ）１６０Ｌ、第２比較器（ＣＯＭＰＨ）１６０Ｈ、第１入力スイッチＳＷＩ１及び第２入力スイッチＳＷＩ２を含む。第１比較器１６０Ｌ及び第２比較器１６０Ｈは、ＯＴＡ、差動増幅器などによっても具現化される。第１入力スイッチＳＷＩ１及び第２入力スイッチＳＷＩ２は、入力スイッチング回路と称される。

第１入力スイッチＳＷＩ１は、第１イネーブル信号ＥＮＬに応答してターンオンされ、カラムラインＣＬを通じてピクセルＰＸから受信されるピクセル信号、例えば、ピクセル電圧ＶＰＩＸを第１比較器１６０Ｌに伝達することができる。ピクセル電圧ＶＰＩＸは、リセット信号及びイメージ信号を含んでもよい。そのとき、第１入力スイッチＳＷＩ１は、ピクセルＰＸがＬＣＧモードで動作する際にターンオンされ、第１比較器１６０Ｌは、ＬＣＧモードによる第１リセット信号及び第１イメージ信号をランプ信号ＲＡＭＰと比較することができる。カウンタ回路１７０は、第１比較器１６０Ｌから出力される比較結果信号をデジタル信号に変換することができる。

第２入力スイッチＳＷＩ２は、第２イネーブル信号ＥＮＨに応答してターンオンされ、ピクセル電圧ＶＰＩＸを第２比較器１６０Ｈに伝達することができる。そのとき、第２入力スイッチＳＷＩ２は、ピクセルＰＸがＨＣＧモードで動作する際にターンオンされ、第２比較器１６０Ｈは、ＨＣＧモードによる第２リセット信号及び第２イメージ信号をランプ信号ＲＡＭＰと比較することができる。カウンタ回路１７０は、第２比較器１６０Ｈから出力される比較結果信号をデジタル信号に変換することができる。図４では、１つのカウンタ回路１７０が、第１比較器１６０Ｌ及び第２比較器１６０Ｈから比較結果信号を受信するものとして示しているが、それに制限されるものではなく、ＣＤＳ回路１６０に対し、２つのカウンタ回路１７０が備えられ、２つのカウンタ回路１７０が、第１比較器１６０Ｌ及び第２比較器１６０Ｈから比較結果信号をそれぞれ受信し、受信された比較結果信号をアナログ・デジタル変換することができる。

一方、第１比較器１６０Ｌ及び第２比較器１６０Ｈは、それぞれが定電流、すなわち、バイアス電流に基づいて動作するところ、１つの比較器に基づいて動作する場合よりも消費電力が増大する。本発明の実施形態によるＣＤＳ回路１６０は、後述するように、第１比較器１６０Ｌ及び第２比較器１６０Ｈそれぞれの動作状態に基づいて、第１比較器１６０Ｌのバイアス電流、及び第２比較器１６０Ｈのバイアス電流を調整することにより、定電流を低減させることができる。それによって、ＣＤＳ回路１６０及びイメージセンサ１００の消費電力が低減する。

図５は、本発明の例示的な実施形態によるイメージセンサの動作方法を示すフローチャートである。図５の方法は、イメージセンサ１００のピクセルＰＸ及びＣＤＳ回路１６０で遂行される。

図２、図４及び図５を参照すれば、ピクセルＰＸにフローティングディフュージョンノードＦＤがリセットされる（Ｓ１１０）。図２を参照して説明したように、リセットトランジスタＲＸ及びゲイン選択トランジスタＣＧＸがターンオンされ、ピクセル電源電圧ＶＤＤＰがフローティングディフュージョンノードＦＤに印加される。

ＬＣＧモードで、第１比較器１６０Ｌを利用して、ピクセルＰＸのＬＣＧリセット信号が読み取られる（Ｓ１２０）。ステップＳ１２０で、リセットトランジスタＲＸはターンオフされ、ゲイン選択トランジスタＣＧＸはターンオン状態を維持することができる。それによって、ピクセルＰＸがＬＣＧモードで動作することができ、ＬＣＧによるＬＣＧリセット信号が出力可能である。第１比較器１６０Ｌが、ピクセルＰＸのＬＣＧリセット信号を受信し、ＬＣＧリセット信号をランプ信号ＲＡＭＰと比較し、比較結果を出力することができる。該比較結果は、カウンタ回路１７０でＬＣＧリセット値としてカウンティングされる。

次いで、ＨＣＧモードで、第２比較器１６０Ｈを利用して、ピクセルＰＸのＨＣＧリセット信号が読み取られる（Ｓ１３０）。ステップＳ１３０で、ゲイン選択トランジスタＣＧＸがターンオフされ、それによって、ピクセルＰＸがＨＣＧモードで動作することができる。フローティングディフュージョンノードＦＤのキャパシタンス変化によって、フローティングディフュージョンノードＦＤの電圧が変化可能であり、ＨＣＧリセット信号は、ＬＣＧリセット信号と相異なっている。例えば、ＨＣＧリセット信号は、ＬＣＧリセット信号よりも低くなる。

ＨＣＧによるＨＣＧリセット信号が出力可能であり、第２比較器１６０Ｈが、ピクセルＰＸのＨＣＧリセット信号を受信し、ＨＣＧリセット信号をランプ信号ＲＡＭＰと比較し、比較結果を出力することができる。該比較結果は、カウンタ回路１７０でＨＣＧリセット値としてカウンティングされる。

次いで、フォトダイオードで生成された電子がフローティングディフュージョンノードＦＤへ伝送される（Ｓ１４０）。伝送トランジスタＴＸがターンオンされ、フォトダイオードで生成された電子がフローティングディフュージョンノードＦＤに蓄積可能である。それによって、フローティングディフュージョンノードＦＤの電圧レベルが低下する。

ＨＣＧモードで、第２比較器１６０Ｈを利用して、ピクセルＰＸのＨＣＧイメージ信号が読み取られる（Ｓ１５０）。ステップＳ１３０と同様に、ステップＳ１４０で、ゲイン選択トランジスタＣＧＸがターンオフされ、それによって、ピクセルＰＸはＨＣＧモードで動作することができる。但し、ステップＳ１４０で変化したフローティングディフュージョンノードＦＤの電圧レベルによるピクセル電圧ＶＰＩＸが、ＨＣＧイメージ信号としても出力される。

第２比較器１６０Ｈが、ピクセルＰＸのＨＣＧイメージ信号を受信し、ＨＣＧイメージ信号をランプ信号ＲＡＭＰと比較し、比較結果を出力することができる。該比較結果は、カウンタ回路１７０でＨＣＧイメージ値としてカウンティングされ、ＨＣＧイメージ値から、ステップＳ１３０でカウンティングされたＨＣＧリセット値が差し引かれ、フォトダイオードＰＤで受信された光量によるレベルを表すＨＣＧピクセル値が生成可能である。

ＬＣＧモードで、第１比較器１６０Ｌを利用して、ピクセルＰＸのＬＣＧイメージ信号が読み取られる（Ｓ１６０）。ステップＳ１６０で、ゲイン選択トランジスタＣＧＸが再びターンオンされ、ピクセルＰＸがＬＣＧモードで動作することができる。また、伝送制御信号ＴＳが活性レベル、例えば、ロジックハイにトグリングされるにつれて、フォトダイオードＰＤで生成されて残っていた電荷がフローティングディフュージョンノードＦＤへ伝送及び保存される。

フローティングディフュージョンノードＦＤの電圧レベルによるピクセル電圧ＶＰＩＸが、ＬＣＧイメージ信号としても出力される。ＬＣＧイメージ信号は、ＬＣＧモードでのイメージ信号を表す。

第１比較器１６０Ｌが、ピクセルＰＸのＬＣＧイメージ信号を受信し、ＬＣＧイメージ信号をランプ信号ＲＡＭＰと比較し、比較結果信号を出力することができる。該比較結果信号は、カウンタ回路１７０でＬＣＧイメージ値としてカウンティングされ、ＬＣＧイメージ値から、ステップＳ１２０でカウンティングされたＬＣＧリセット値が差し引かれ、フォトダイオードＰＤで受信された光量によるレベルを表すＬＣＧピクセル値が生成可能である。

前記の過程を通じて、ピクセルアレイ１１０の複数のピクセルＰＸによるＬＣＧイメージデータ及びＨＣＧイメージデータが生成可能であり、ＨＣＧイメージデータは、ＬＣＧイメージデータよりも相対的に低輝度である。

図６Ａ及び図６Ｂは、本発明の例示的な実施形態による第１比較器及び第２比較器を示す回路図である。

図６Ａ及び図６Ｂを参照すれば、第１比較器１６０Ｌ及び第２比較器１６０Ｈは、ＯＴＡによっても具現化される。

図６Ａを参照すれば、第１比較器１６０Ｌは、入力段（input stage）１６１Ｌ、出力段１６２Ｌ、バイアス回路１６３Ｌ、スイッチング回路１６４Ｌ及びキャパシタＣ１ａ、Ｃ２ａを含む。入力段１６１Ｌ、出力段１６２Ｌ及びバイアス回路１６３Ｌは、第１ＯＴＡ
ＯＴＡ１を構成することができる。

入力段１６１Ｌは、ランプ信号ＲＡＭＰ及びピクセル電圧ＶＰＩＸをそれぞれ受信するトランジスタＴ１ａ、Ｔ２ａを含み、トランジスタＴ１ａのゲート端子には、キャパシタＣ１ａが連結され、キャパシタＣ１ａを通じて、ＤＣ（Direct current：直流）ブロッキングされたランプ信号ＲＡＭＰがトランジスタＴ１ａに印加される。トランジスタＴ２ａのゲート端子に、キャパシタＣ２ａが連結され、キャパシタＣ２ａを通じて、ＤＣブロッキングされたピクセル電圧ＶＰＩＸが印加される。例えば、ＬＣＧモードでのＬＣＧリセット信号及びＬＣＧイメージ信号が、ピクセル電圧ＶＰＩＸとしても受信される。

出力段１６２Ｌは、トランジスタＴ３ａ、Ｔ４ａを含み、カレントミラーによっても具現化される。しかし、それに制限されるものではなく、出力段１６２Ｌの構造は変化可能である。

スイッチング回路１６４Ｌは、第１オートゼロ信号ＡＺＬに応答してターンオンされるスイッチＳＷ１ａ、ＳＷ２ａを含む。スイッチＳＷ１ａ、ＳＷ２ａは、第１比較器１６０Ｌが比較動作を遂行する前の第１オートゼロ区間にターンオンされ、トランジスタＴ１ａ、Ｔ２ａのゲート端子と、出力端子、例えば、トランジスタＴ３ａ、Ｔ４ａそれぞれのソース端子とを連結することができる。そのようなオートゼロ動作によって、第１比較器１６０Ｌが初期化され、第１比較器１６０Ｌのオフセットが除去可能である。それによって、第１ＯＴＡ
ＯＴＡ１の第１入力ノードＩＮＬ、第２入力ノードＩＰＬ、出力ノードＮＯ１及び比較ノードＮＣ１の電圧レベルが同一になり、前記同一の電圧レベルは、第１オートゼロレベルと称される。該第１オートゼロレベルは、ランプ信号ＲＡＭＰ及びＬＣＧリセット信号の電圧レベルと、第１ＯＴＡ
ＯＴＡ１の内部のオフセット電圧とによっても決定される。第１入力ノードＩＮＬ及び第２入力ノードＩＰＬは、第１ＯＴＡ ＯＴＡ１の正の入力ノード及び負の入力ノードであり、比較ノードＮＣ１及び出力ノードＮＯ１は、第１ＯＴＡ
ＯＴＡ１の正の出力ノード及び負の出力ノードである。出力ノードＮＯ１から、出力電圧ＶＯＵＴ、例えば、比較結果信号が出力される。

バイアス回路１６３Ｌは、第１電流ソースＣＳ１ａ、第２電流ソースＣＳ２ａ、第１バイアススイッチＳＷＢ１ａ及び第２バイアススイッチＳＷＢ２ａを含む。第１電流ソースＣＳ１ａから提供される電流Ｉａは、第２電流ソースＣＳ２ａから提供される電流Ｉ_Ｌよりも低い。第１電流ソースＣＳ１ａは、第１バイアススイッチＳＷＢ１ａを通じて入力段１６１Ｌに連結され、第２電流ソースＣＳ２ａは、第２バイアススイッチＳＷＢ２ａを通じて入力段１６１Ｌに連結される。

例えば、第１バイアススイッチＳＷＢ１ａ及び第２バイアススイッチＳＷＢ２ａは、トランジスタ、例えば、ＮＭＯＳトランジスタ、トランスミッションゲートなどによっても具現化される。第１バイアススイッチＳＷＢ１ａ及び第２バイアススイッチＳＷＢ２ａは、同一サイズを有することができる。

図７Ａ及び図７Ｂは、図６Ａの第１比較器のバイアス回路１６３Ｌを例示的に示す。

図７Ａを参照すれば、第１電流ソースＣＳ１ａ及び第２電流ソースＣＳ２ａは、それぞれトランジスタ、例えば、第１バイアストランジスタ及び第２バイアストランジスタＴＢ１、ＴＢ２によっても具現化される。第１バイアストランジスタＴＢ１は、第１バイアス電圧ＶＢ１により制御され、電流Ｉａを生成し、第２バイアストランジスタＴＢ２は、第２バイアス電圧ＶＢ２により制御され、電流Ｉ_Ｌを生成することができる。一実施形態において、第１バイアストランジスタＴＢ１及び第２バイアストランジスタＴＢ２のサイズは同一である。第１バイアス電圧ＶＢ１及び第２バイアス電圧ＶＢ２は相異なっている。それによって、第１電流ソースＣＳ１ａで生成される電流Ｉａと、第２電流ソースＣＳ２ａで生成される電流Ｉ_Ｌとが相異なっている。

図７Ｂを参照すれば、第１電流ソースＣＳ１ａは、複数のトランジスタＴＢ１及びＴＢ３により具現化され、第２電流ソースＣＳ２ａは、複数のトランジスタＴＢ２及びＴＢ４により具現化される。図７Ｂでは、第１電流ソースＣＳ１ａ及び第２電流ソースＣＳ２ａがそれぞれ２つのトランジスタを含むものとして示しているが、それに制限されるものではなく、第１電流ソースＣＳ１ａ及び第２電流ソースＣＳ２ａは、３つ以上のトランジスタを含むこともできる。

第１電流ソースＣＳ１ａ及び第２電流ソースＣＳ２ａそれぞれを構成する複数のトランジスタは、ダイオード接続された（diode-connected）トランジスタでもあり、複数のトランジスタのうち１つ、例えば、第１電流ソースＣＳ１ａに含まれるトランジスタＴＢ１は、第１バイアス電圧ＶＢ１により制御され、第２電流ソースＣＳ２ａに含まれるトランジスタＴＢ２は、第２バイアス電圧ＶＢ２により制御される。

図７Ａ及び図７Ｂを参照して説明したように、第１電流ソースＣＳ１ａ及び第２電流ソースＣＳ２ａは、バイアス電圧、例えば、第１バイアス電圧ＶＢ１及び第２バイアス電圧ＶＢ２それぞれに基づいて、バイアス電流、すなわち、電流Ｉａ及びＩ_Ｌの電流量を調整することができる。

続いて、図６Ａを参照すれば、第１バイアススイッチＳＷＢ１ａは、オルウェイズオン（always on：常にオン）信号ＡＯＮに応答してターンオンされる。オルウェイズオン信号ＡＯＮは、読み取り期間に常に活性レベルを有することができる。したがって、第１電流ソースＣＳ１ａは、読み取り期間に、ピクセルＰＸのコンバージョンモードに関係なく、入力段１６１Ｌに連結可能である。一実施形態において、バイアス回路１６３Ｌは、第１バイアススイッチＳＷＢ１ａを含まなくてもよく、第１電流ソースＣＳ１ａは、直接入力段１６１Ｌに連結可能である。

第２バイアススイッチＳＷＢ２ａは、第１イネーブル信号ＥＮＬに応答して、ターンオンまたはターンオフされる。第１イネーブル信号ＥＮＬは、ピクセルＰＸ（図２）がＬＣＧモードで動作するとき（以下、ＬＣＧモードという）、活性レベル（例えば、ロジックハイ）を有し、ピクセルＰＸがＨＣＧモードで動作するとき（以下、ＨＣＧモードという）、非活性レベル（例えば、ロジックロー）を有することができる。それによって、ＬＣＧモードで、バイアス回路１６３Ｌから提供されるバイアス電流はＩａ＋Ｉ_Ｌであり、ＨＣＧモードで、バイアス回路１６３Ｌから提供されるバイアス電流はＩａであって、ＬＣＧモードよりも低くなる。

図４及び図５を参照して説明したように、ＬＣＧモードで、第１比較器１６０Ｌが、ＬＣＧモードによるピクセル信号を受信して比較動作を遂行し、ＨＣＧモードで、第１比較器１６０Ｌは、ピクセル信号を受信しない。すなわち、ＨＣＧモードで、第１比較器１６０Ｌは、比較動作を遂行することなく、待機状態にありうる。したがって、モードによって、バイアス回路１６３Ｌのバイアス電流が調節可能であり、ＨＣＧモードで、第１バイアススイッチＳＷＢ１ａがターンオフされ、バイアス電流が低減する。それによって、第１比較器１６０Ｌの消費電力が低減する。但し、ＨＣＧモードで、バイアス電流が遮断される場合、ＨＣＧモードからＬＣＧモードに切り替えられるとき、第１比較器１６０Ｌが正常に動作するためのセトリング（settling）時間が多く必要である。したがって、ＨＣＧモードでも、第１電流ソースＣＳ１ａが電流Ｉａを提供することにより、第１比較器１６０Ｌが比較動作を遂行するノーマル動作状態に速く復帰可能な待機状態を維持することができる。

図６Ｂを参照すれば、第２比較器１６０Ｈは、入力段１６１Ｈ、出力段１６２Ｈ、バイアス回路１６３Ｈ、スイッチング回路１６４Ｈ及びキャパシタＣ１ｂ、Ｃ２ｂを含む。入力段１６１Ｈ、出力段１６２Ｈ及びバイアス回路１６３Ｈは、第２ＯＴＡ
ＯＴＡ２を構成することができる。第２比較器１６０Ｈの構造は、図６Ａの第１比較器１６０Ｌの構造と類似している。但し、バイアス回路１６３Ｈのバイアス電流、例えば、Ｉｂ及びＩ_Ｈは、第１比較器１６０Ｌのバイアス回路１６３Ｌのバイアス電流、例えば、Ｉａ及びＩ_Ｌと相異なっている。

入力段１６１Ｈは、ランプ信号ＲＡＭＰ及びピクセル電圧ＶＰＩＸをそれぞれ受信するトランジスタＴ１ｂ、Ｔ２ｂを含み、トランジスタＴ１ｂのゲート端子には、キャパシタＣ１ｂが連結され、キャパシタＣ１ｂを通じて、ＤＣブロッキングされたランプ信号ＲＡＭＰがトランジスタＴ１ｂに印加される。トランジスタＴ２ｂのゲート端子に、キャパシタＣ２ｂが連結され、キャパシタＣ２ｂを通じて、ＤＣブロッキングされたピクセル電圧ＶＰＩＸが印加される。例えば、ＨＣＧモードでの第１リセット信号及び第１イメージ信号が、ピクセル電圧ＶＰＩＸとしても受信される。

出力段１６２Ｈは、トランジスタＴ３ｂ、Ｔ４ｂを含み、カレントミラーによっても具現化される。しかし、それに制限されるものではなく、出力段１６２ｂの構造は変化可能である。

スイッチング回路１６４Ｈは、第２オートゼロ（auto-zero）信号ＡＺＨに応答してターンオンされるスイッチＳＷ１ｂ、ＳＷ２ｂを含む。スイッチＳＷ１ｂ、ＳＷ２ｂは、第２比較器１６０Ｈが比較動作を遂行する前の第２オートゼロ区間にターンオンされ、トランジスタＴ１ｂ、Ｔ２ｂのゲート端子と、出力端子、例えば、トランジスタＴ３ｂ、Ｔ４ｂそれぞれのソース端子とを連結することができる。それによって、第２ＯＴＡ
ＯＴＡ２の第１入力ノードＩＮＨ、第２入力ノードＩＰＨ、出力ノードＮＯ２及び比較ノードＮＣ２の電圧レベルが同一になり、前記同一の電圧レベルは、第２オートゼロレベルと称される。第２オートゼロレベルは、ランプ信号ＲＡＭＰ及びＨＣＧリセット信号の電圧レベルと、第２ＯＴＡ
ＯＴＡ２の内部のオフセット電圧とによっても決定される。

バイアス回路１６３Ｈは、第１電流ソースＣＳ１ｂ、第２電流ソースＣＳ２ｂ、第１バイアススイッチＳＷＢ１ｂ及び第２バイアススイッチＳＷＢ２ｂを含む。第１電流ソースＣＳ１ｂから提供される電流Ｉｂは、第２電流ソースＣＳ２ｂから提供される電流Ｉ_Ｈよりも低い。第１電流ソースＣＳ１ｂ及び第２電流ソースＣＳ２ｂは、図６Ａ及び図６Ｂを参照して説明したバイアス回路と類似して具現化可能であり、第１電流ソースＣＳ１ｂ及び第２電流ソースＣＳ２ｂそれぞれに備えられる少なくとも１つのトランジスタが、ゲート端子に印加されるバイアス電圧により制御されることにより、バイアス電流、例えば、電流Ｉｂ及び電流Ｉ_Ｈが調整可能である。

第１電流ソースＣＳ１ｂは、第１バイアススイッチＳＷＢ１ｂを通じて入力段１６１Ｈに連結され、第２電流ソースＣＳ２ｂは、第２バイアススイッチＳＷＢ２ｂを通じて入力段１６１Ｈに連結される。

第１バイアススイッチＳＷＢ１ｂは、オルウェイズオン信号ＡＯＮに応答して、読み取り期間に常にターンオンされる。一実施形態において、バイアス回路１６３Ｈは、第１バイアススイッチＳＷＢ１ｂを含まなくてもよく、第１電流ソースＣＳ１ｂは、直接入力段１６１Ｈに連結可能である。

第２バイアススイッチＳＷＢ２ｂは、第２イネーブル信号ＥＮＨに応答してターンオンされる。例えば、第２イネーブル信号ＥＮＨは、ＨＣＧモードで、活性レベル（例えば、ロジックハイ）を有し、ＬＣＧモードで、非活性レベル（例えば、ロジックロー）を有することができる。それによって、ＨＣＧモードで、バイアス回路１６３Ｈから提供されるバイアス電流はＩｂ＋Ｉ_Ｈであり、ＬＣＧモードで、バイアス回路１６３Ｈから提供されるバイアス電流はＩｂであって、ＨＣＧモードよりも低くなる。

図４及び図５を参照して説明したように、ＨＣＧモードで、第２比較器１６０Ｈが、ＨＣＧモードによるピクセル信号を受信して比較動作を遂行し、ＬＣＧモードで、第２比較器１６０Ｈは、ピクセル信号を受信しない。すなわち、ＬＣＧモードで、第２比較器１６０Ｈは、比較動作を遂行することなく、待機状態を維持することができる。したがって、モードによって、バイアス回路１６３Ｈのバイアス電流を調節し、ＬＣＧモードで、第２バイアススイッチＳＷＢ２ｂがターンオフされ、バイアス電流を低減させることができる。それによって、第２比較器１６０Ｈの消費電力が低減する。但し、ＬＣＧモードで、バイアス電流が遮断される場合、ＬＣＧモードからＨＣＧモードに切り替えられるとき、第２比較器１６０Ｈが正常に動作するためのセトリング時間が多く必要である。したがって、ＬＣＧモードでも、第１電流ソースＣＳ１ｂが電流Ｉｂを提供することにより、第２比較器１６０Ｈが正常に比較動作を遂行するノーマル動作状態に速く復帰可能な待機状態を維持することができる。

図６Ａ及び図６Ｂを参照して説明したように、第１比較器１６０Ｌ及び第２比較器１６０Ｈそれぞれが比較動作を遂行しない期間に、バイアス電流が低減する。第１比較器１６０Ｌが比較動作を遂行するとき、第２比較器１６０Ｈのバイアス電流が低減し、第２比較器１６０Ｈが比較動作を遂行するとき、第１比較器１６０Ｌのバイアス電流が低減する。それによって、ピクセルＰＸから出力されるピクセル電圧に対する比較動作が正常に遂行されつつも、第１比較器１６０Ｌ及び第２比較器１６０Ｈを含むＣＤＳ回路１６０の消費電力が低減する。また、複数のＣＤＳ回路１６０を含むイメージセンサ１００（図１）の消費電力が低減する。

図８は、本発明の例示的な実施形態によるイメージセンサの動作方法を示すタイミング図である。図８は、図２のピクセルＰＸ、図４のＣＤＳ回路１６０、図６Ａ及び図６Ｂの第１比較器１６０Ｌ及び第２比較器１６０Ｈの動作を示す。ピクセルＰＸに提供される制御信号、例えば、リセット制御信号ＲＳ、ゲイン制御信号ＣＧＳ及び伝送制御信号ＴＳは、ロウドライバ１２０から受信され、ＣＤＳ回路１６０に提供される制御信号、例えば、オルウェイズオン信号ＡＯＮ、第１イネーブル信号ＥＮＬ、第２イネーブル信号ＥＮＨ、第１オートゼロ信号ＡＺＬ及び第２オートゼロ信号ＡＺＨは、タイミングコントローラ１９０から提供される。

図３を参照して説明したように、読み取り期間に、ＲＲＳＳ読み取り方式によって、ピクセルＰＸから信号が読み取られる。

第１サブ期間ＳＰ１に、第１イネーブル信号ＥＮＬは、活性レベル、例えば、ロジックハイであり、第２イネーブル信号ＥＮＨは、非活性レベル、例えば、ロジックローである。

図４を参照すれば、第１入力スイッチＳＷＩ１が、第１イネーブル信号ＥＮＬに応答してターンオンされ、ピクセル電圧ＶＰＩＸが第１比較器１６０Ｌに印加される。第１比較器１６０Ｌ及び第２比較器１６０Ｈのうち、第１比較器１６０Ｌが比較動作を遂行することができる。オルウェイズオン信号ＡＯＮ及び第１イネーブル信号ＥＮＬの活性レベルに応答して、第１比較器１６０Ｌの第１及び第２バイアススイッチＳＷＢ１ａ、ＳＷＢ２ａがターンオンされ、第１比較器１６０Ｌは、バイアス電流Ｉａ＋Ｉ_Ｌに基づいて動作することができる。オルウェイズオン信号ＡＯＮの活性レベル、及び第２イネーブル信号ＥＮＨの非活性レベルにそれぞれ応答して、第２比較器１６０Ｈの第１バイアススイッチＳＷＢ１ｂはターンオンされ、第２バイアススイッチＳＷＢ２ｂがターンオフされ、第２比較器１６０Ｈは、バイアス電流Ｉｂに基づいて動作することができる。例えば、第２比較器１６０Ｈは、待機状態でもある。

読み取り期間に、オルウェイズオン信号ＡＯＮは、常に活性レベルであり、第１比較器１６０Ｌの第１バイアススイッチＳＷＢ１ａ、及び第２比較器１６０Ｈの第１バイアススイッチＳＷＢ１ｂは、第１サブ期間ＳＰ１のように、継続してターンオン状態を維持することができる。したがって、以下、第１比較器１６０Ｌの第１バイアススイッチＳＷＢ１ａ、及び第２比較器１６０Ｈの第１バイアススイッチＳＷＢ１ｂについての説明は省略する。

時点ｔ０ないし時点ｔ１は、第１オートゼロ区間ＡＺ１であり、第１オートゼロ区間ＡＺ１に、第１オートゼロ信号ＡＺＬが活性レベルである。第１オートゼロ信号ＡＺＬに応答して、第１比較器１６０Ｌに備えられる第１ＯＴＡ
ＯＴＡ１がオートゼロ動作を遂行することができる。第１ＯＴＡ ＯＴＡ１の第１入力ノードＩＮＬ及び第２入力ノードＩＰＬのレベルが、第１オートゼロレベルとして同一になる。以後、第１ＯＴＡ
ＯＴＡ１の第１入力ノードＩＮＬ及び第２入力ノードＩＰＬのレベルは、ピクセル電圧ＶＰＩＸ及びランプ信号ＲＡＭＰのレベル変化によっても変化する。それによって、時点ｔ１から時点ｔ２まで、第１比較器１６０Ｌが、ピクセル電圧ＶＰＩＸとして受信されるＬＣＧリセット信号と、ランプ信号ＲＡＭＰとを比較し、比較結果による比較結果信号を出力することができる。

第２サブ期間ＳＰ２及び第３サブ期間ＳＰ３に、第１イネーブル信号ＥＮＬは、非活性レベル、例えば、ロジックローであり、第２イネーブル信号ＥＮＨは、活性レベル、例えば、ロジックハイである。図４において、第２入力スイッチＳＷＩ２が、第２イネーブル信号ＥＮＨに応答してターンオンされ、ピクセル電圧ＶＰＩＸが第２比較器１６０Ｈに印加される。第１比較器１６０Ｌ及び第２比較器１６０Ｈのうち、第２比較器１６０Ｈが比較動作を遂行することができる。第２イネーブル信号ＥＮＨの活性レベルに応答して、第２比較器１６０Ｈの第２バイアススイッチＳＷＢ２ｂがターンオンされ、第２比較器１６０Ｈは、バイアス電流Ｉｂ＋Ｉ_Ｈに基づいて動作することができる。第１イネーブル信号ＥＮＬの非活性レベルに応答して、第１比較器１６０Ｌの第２バイアススイッチＳＷＢ１ａがターンオフされ、第１比較器１６０Ｌは、バイアス電流Ｉａに基づいて動作することができる。例えば、第１比較器１６０Ｌは、待機状態でもある。

時点ｔ２ないし時点ｔ３は、第２オートゼロ区間ＡＺ２であり、第２オートゼロ区間ＡＺ２に、第２オートゼロ信号ＡＺＨが活性レベルである。第２オートゼロ信号ＡＺＨに応答して、第２比較器１６０Ｈに備えられる第２ＯＴＡ
ＯＴＡ２がオートゼロ動作を遂行することができる。第２ＯＴＡ ＯＴＡ２の第１入力ノードＩＮＨ及び第２入力ノードＩＰＨのレベルが、第２オートゼロレベルとして同一になる。以後、第２ＯＴＡ
ＯＴＡ２の第１入力ノードＩＮＨ及び第２入力ノードＩＰＨのレベルは、ピクセル電圧ＶＰＩＸ及びランプ信号ＲＡＭＰのレベル変化によっても変化する。それによって、時点ｔ３から時点ｔ４まで、第２比較器１６０Ｈが、ピクセル電圧ＶＰＩＸとして受信されるＨＣＧリセット信号と、ランプ信号ＲＡＭＰとを比較し、比較結果による比較結果信号を出力することができる。また、第３サブ期間ＳＰ３、すなわち、時点ｔ４から時点ｔ５まで、第２比較器１６０Ｈが、ピクセル電圧ＶＰＩＸとして受信されるＨＣＧイメージ信号（例えば、ＨＣＧ信号電圧）と、ランプ信号ＲＡＭＰとを比較し、比較結果による比較結果信号を出力することができる。

第４サブ期間ＳＰ４に、第１イネーブル信号ＥＮＬは、活性レベル、例えば、ロジックハイであり、第２イネーブル信号ＥＮＨは、非活性レベル、例えば、ロジックローである。図４において、第１入力スイッチＳＷＩ１が、第１イネーブル信号ＥＮＬに応答してターンオンされ、ピクセル電圧ＶＰＩＸが第１比較器１６０Ｌに印加される。第１比較器１６０Ｌが比較動作を遂行することができる。第１サブ期間ＳＰ１と同様に、第１イネーブル信号ＥＮＬの活性レベルに応答して、第１比較器１６０Ｌの第２バイアススイッチＳＷＢ２ａがターンオンされ、第１比較器１６０Ｌは、バイアス電流Ｉａ＋Ｉ_Ｌに基づいて動作することができる。第２イネーブル信号ＥＮＨの非活性レベルに応答して、第２比較器１６０Ｈの第２バイアススイッチＳＷＢ２ｂがターンオフされ、第２比較器１６０Ｈは、バイアス電流Ｉｂに基づいて動作することができる。

そのように、第１比較器１６０Ｌは、第１サブ期間ＳＰ１及び第４サブ期間ＳＰ４に、ＬＣＧリセット信号及びＬＣＧイメージ信号に基づいた比較動作を遂行し、第２比較器１６０Ｈは、第２サブ期間ＳＰ２及び第３サブ期間ＳＰ３に、ＨＣＧリセット信号及びＨＣＧイメージ信号に基づいた比較動作を遂行することができる。第１比較器１６０Ｌは、比較動作を遂行しない第２サブ期間ＳＰ２及び第３サブ期間ＳＰ３に、バイアス電流が低減し、第２比較器１６０Ｈは、比較動作を遂行しない第１サブ期間ＳＰ１及び第４サブ期間ＳＰ４に、バイアス電流が低減する。

例えば、第２比較器１６０Ｈのバイアス電流Ｉｂ及びＩ_Ｈが、第１比較器１６０Ｌのバイアス電流Ｉａ及びＩ_Ｌとそれぞれ同一である場合、コンバージョンゲインモードによって、第１比較器１６０Ｌ及び第２比較器１６０Ｈのバイアス電流が調整されないならば、読み取り期間に、ＣＤＳ回路１６０の全体バイアス電流は２×（Ｉａ＋Ｉ_Ｌ）である。しかし、本発明の実施形態によるＣＤＳ回路１６０において、読み取り期間に、ＣＤＳ回路１６０の全体バイアス電流は２×Ｉａ＋Ｉ_Ｌである。したがって、ＣＤＳ回路１６０及びイメージセンサ１００の消費電力が低減する。

図９Ａ及び図９Ｂは、本発明の例示的な実施形態によるＣＤＳ回路の第１比較器及び第２比較器のバイアス電流制御方法を示すタイミング図である。

図９Ａ及び図９Ｂを参照すれば、第１イネーブル信号ＥＮＬ及び第２イネーブル信号ＥＮＨのレベルは、ゲイン制御信号ＣＧＳのレベル遷移によって、活性レベルから非活性レベルに、あるいは非活性レベルから活性レベルに遷移される。そのとき、図９Ａに示されたように、ゲイン制御信号ＣＧＳのレベルの遷移時点の前後の一部の区間、例えば、区間ＰＯＮ１及び区間ＰＯＮ２に、第１イネーブル信号ＥＮＬ及び第２イネーブル信号ＥＮＨの両方が活性レベルである。それによって、第１サブ期間ＳＰ１及び第２サブ期間ＳＰ２に、第２比較器１６０Ｈのバイアス電流が増大した後、第１比較器１６０Ｌのバイアス電流が低減し、また、第３サブ期間ＳＰ３及び第４サブ期間ＳＰ４に、第１比較器１６０Ｌのバイアス電流が増大した後、第２比較器１６０Ｈのバイアス電流が低減する。

逆に、図９Ｂに示されたように、ゲイン制御信号ＣＧＳのレベルの遷移時点の前後の一部の区間、例えば、区間ＰＯＦＦ１及び区間ＰＯＦＦ２に、第１イネーブル信号ＥＮＬ及び第２イネーブル信号ＥＮＨの両方が非活性レベルである。それによって、第３サブ期間ＳＰ３及び第４サブ期間ＳＰ４に、第１比較器１６０Ｌのバイアス電流が低減した後、第２比較器１６０Ｈのバイアス電流が増大し、また、第３サブ期間ＳＰ３及び第４サブ期間ＳＰ４に、第２比較器１６０Ｈのバイアス電流が低減した後、第１比較器１６０Ｌのバイアス電流が増大する。

図１０は、本発明の例示的な実施形態によるピクセルの一具現化例を示す回路図である。図１０のピクセルＰＸａは、図２のピクセルＰＸの変形例である。

図１０を参照すれば、ピクセルＰＸａは、２つのフォトダイオードＰＤ１、ＰＤ２と、複数のトランジスタ、例えば、２つの伝送トランジスタＴＸ１、ＴＸ２、リセットトランジスタＲＸ、駆動トランジスタＤＸ、選択トランジスタＳＸ及びゲイン制御トランジスタＣＧＸ（または、コンバージョンゲイン制御トランジスタという）と、キャパシタＣ_Ｌとを含む。ここで、２つのフォトダイオードＰＤ１、ＰＤ２は、１つのマイクロレンズの下に配置されるフォトダイオードを表す。

第１フォトダイオードＰＤ１、第１伝送トランジスタＴＸ１、第２フォトダイオードＰＤ２及び第２伝送トランジスタＴＸ２が、フローティングディフュージョンノードＦＤを共有することができる。第１伝送トランジスタＴＸ１は、第１伝送制御信号ＴＳ１に応答してターンオンされ、第１フォトダイオードＰＤ１で生成される電荷をフローティングディフュージョンノードＦＤへ伝送することができる。第２伝送トランジスタＴＸ２は、第２伝送制御信号ＴＳ２に応答してターンオンされ、第２フォトダイオードＰＤ２で生成される電荷をフローティングディフュージョンノードＦＤへ伝送することができる。第１伝送トランジスタＴＳ１及び第２伝送トランジスタＴＳ２は、第１伝送制御信号ＴＳ１及び第２伝送制御信号ＴＳ２によって独立して動作することができる。

図１１Ａは、本発明の例示的な実施形態によるピクセルの平面図であり、図１１Ｂは、垂直断面図である。

図１１Ａ及び図１１Ｂを参照すれば、ピクセルＰＸａは、マイクロレンズＭＬ、カラーフィルタＣＦ、第１及び第２フォトダイオードＰＤ１、ＰＤ２、フローティングディフュージョンノードＦＤ並びに配線層ＷＬを含む。

マイクロレンズＭＬの下にカラーフィルタＣＦが配置され、カラーフィルタＣＦの下に第１及び第２フォトダイオードＰＤ１、ＰＤ２が配置される。第１及び第２フォトダイオードＰＤ１、ＰＤ２は、基板ＳＵＢに形成され、フローティングディフュージョンノードＦＤも、基板ＳＵＢに形成される。図示していないが、基板ＳＵＢに、トランジスタ、例えば、第１及び第２伝送トランジスタＴＸ１、ＴＸ２、リセットトランジスタＲＸ、駆動トランジスタＤＸ、選択トランジスタＳＸ及びゲイン制御トランジスタＣＧＸが形成可能であり、配線層ＷＬには、前記トランジスタを連結する配線と、前記トランジスタの制御信号を伝送するロウラインとが形成可能である。

本実施形態において、マイクロレンズＭＬの下に、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２が並んで配置可能である。第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２は、マイクロレンズＭＬの光軸ＭＬＸを中心に左／右（または、上／下）にそれぞれ配置可能である。第１フォトダイオードＰＤ１は、光軸ＭＬＸの右側を通じて収集される第１光信号Ｌ１を受信し、第２フォトダイオードＰＤ２は、光軸ＭＬＸの左側を通じて収集される第２光信号Ｌ２を受信することができる。

イメージセンサ１００は、撮像装置のオートフォーカスのためのオートフォーカスデータを生成することができ、図１１Ａ及び図１１ＢのピクセルＰＸａは、オートフォーカスデータを生成する焦点ピクセルでもある。例えば、焦点ピクセルは、ピクセルアレイ１１０の複数のピクセルＰＸ間に配置可能である。あるいは、ピクセルアレイ１１０の複数のピクセルＰＸがいずれも焦点ピクセルにより具現化され、複数のピクセルＰＸがオートフォーカスデータを生成することもできる。

図１２は、本発明の例示的な実施形態によるイメージセンサの動作方法を示すタイミング図である。図１２は、図１０のピクセルＰＸａ、図４のＣＤＳ回路１６０、図６Ａ及び図６Ｂの第１比較器１６０Ｌ及び第２比較器１６０Ｈの動作を示す。

図１２を参照すれば、ピクセルＰＸａの読み取り期間は、第１ないし第５サブ期間ＳＰ１ないしＳＰ５を含む。第１サブ期間ＳＰ１には、ＬＣＧリセット信号が読み取られ、第２サブ期間ＳＰ２には、ＨＣＧリセット信号が読み取られ、第３サブ期間ＳＰ３には、ＨＣＧレフト（left）イメージ信号（または、ＨＣＧライト（right）イメージ信号）が読み取られ、第４サブ期間には、ＨＣＧ合算イメージ信号が読み取られ、第５サブ期間ＳＰ５には、ＬＣＧ合算イメージ信号が読み取られる。ここで、レフトイメージ信号は、ピクセルＰＸａにおいて、第１フォトダイオードＰＤ１で生成された電荷に基づいて生成されるイメージ信号であり、合算イメージ信号は、ピクセルＰＸａにおいて、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成された電荷に基づいて生成されるイメージ信号を表す。

第１サブ期間ＳＰ１及び第２サブ期間ＳＰ２の動作は、図８の第１サブ期間ＳＰ１及び第２サブ期間ＳＰ２の動作と同様であるところ、重複説明は省略する。

第３サブ期間ＳＰ３に、ピクセルＰＸａは、ゲイン制御信号ＣＧＳの非活性レベルに応答して、ＨＣＧモードで動作する。第１伝送制御信号ＴＳ１が活性レベルにトグリングされ、第１フォトダイオードＰＤ１で生成された電荷がフローティングディフュージョンノードＦＤへ伝送及び保存される。それによって、ＨＣＧレフトイメージ信号（例えば、ＨＣＧレフト信号電圧）が読み取られる。

第４サブ期間ＳＰ４に、第２伝送制御信号ＴＳ２が活性レベルにトグリングされ、第２フォトダイオードＰＤ２で生成された電荷がフローティングディフュージョンノードＦＤへ伝送及び保存される。フローティングディフュージョンノードＦＤには、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成された電荷が保存可能であり、それによって、ＨＣＧ合算イメージ信号（例えば、ＨＣＧ合算信号電圧）が読み取られる。

第５サブ期間ＳＰ５に、ピクセルＰＸａは、ゲイン制御信号ＣＧＳの活性レベルに応答して、ＬＣＧモードで動作する。第１伝送制御信号ＴＳ１及び第２伝送制御信号ＴＳ２が活性レベルにトグリングされ、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２に残っていた電荷が、フローティングディフュージョンノードＦＤへ伝送及び保存される。フローティングディフュージョンノードＦＤの電圧によるＬＣＧ合算イメージ信号（例えば、ＬＣＧ合算信号電圧）が読み取られる。

ＨＣＧ合算イメージ信号についてのカウンティング値、例えば、ＨＣＧ合算イメージ値から、ＨＣＧレフトイメージ信号についてのカウンティング値、例えば、ＨＣＧレフトイメージ値が差し引かれ、ＨＣＧライトイメージ値が算出可能である。ピクセルアレイ１１０の複数の焦点ピクセルから生成されるＨＣＧレフトイメージ値及びＨＣＧライトイメージ値に基づいて、オートフォーカスデータが生成可能である。

第１サブ期間ＳＰ１及び第５サブ期間ＳＰ５に、ＬＣＧ信号、例えば、ＬＣＧリセット信号及びＬＣＧ合算信号に対する処理は、第１比較器１６０Ｌが遂行し、第２ないし第４サブ期間ＳＰ２ないしＳＰ４に、ＨＣＧ信号、例えば、ＨＣＧリセット信号、ＨＣＧレフトイメージ信号及びＨＣＧ合算信号に対する処理は、第２比較器１６０Ｈが遂行することができる。第１サブ期間ＳＰ１及び第５サブ期間ＳＰ５に、第１比較器１６０Ｌが比較動作を遂行するとき、第２比較器１６０Ｈは待機状態であり、バイアス電流が低減する。また、第２ないし第４サブ期間ＳＰ２ないしＳＰ４に、第２比較器１６０Ｈが比較動作を遂行するとき、第１比較器１６０Ｌは待機状態であり、バイアス電流が低減する。

図１３Ａは、本発明の例示的な実施形態によるピクセルの一具現化例を示す回路図であり、図１３Ｂは、図１３Ａのピクセルの平面図である。図１３ＡのピクセルＰＸｂは、図２のピクセルＰＸの変形例である。

図１３Ａを参照すれば、ピクセルＰＸｂは、４個のフォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４と、複数のトランジスタ、例えば、４個の伝送トランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４、リセットトランジスタＲＸ、駆動トランジスタＤＸ、選択トランジスタＳＸ及びゲイン制御トランジスタＣＧＸ（または、コンバージョンゲイン制御トランジスタという）と、キャパシタＣ_Ｌとを含む。ここで、２つのフォトダイオードＰＤ１、ＰＤ２は、１つのマイクロレンズの下に配置されるフォトダイオードを表す。

第１フォトダイオードＰＤ１、第１伝送トランジスタＴＸ１、第２フォトダイオードＰＤ２、第２伝送トランジスタＴＸ２、第３フォトダイオードＰＤ３、第３伝送トランジスタＴＸ３、第４フォトダイオードＰＤ４及び第４伝送トランジスタＴＸ４がフローティングディフュージョンノードＦＤを共有することができる。

第１伝送トランジスタＴＸ１は、第１伝送制御信号ＴＳ１に応答してターンオンされ、第１フォトダイオードＰＤ１で生成される電荷をフローティングディフュージョンノードＦＤへ伝送することができる。第２伝送トランジスタＴＸ２は、第２伝送制御信号ＴＳ２に応答してターンオンされ、第２フォトダイオードＰＤ２で生成される電荷をフローティングディフュージョンノードＦＤへ伝送することができる。第３伝送トランジスタＴＸ３は、第３伝送制御信号ＴＳ３に応答してターンオンされ、第３フォトダイオードＰＤ３で生成される電荷をフローティングディフュージョンノードＦＤへ伝送することができる。第４伝送トランジスタＴＸ４は、第４伝送制御信号ＴＳ４に応答してターンオンされ、第４フォトダイオードＰＤ４で生成される電荷をフローティングディフュージョンノードＦＤへ伝送することができる。第１ないし第４伝送トランジスタＴＳ１ないしＴＳ４それぞれは、第１ないし第４伝送制御信号ＴＳ１ないしＴＳ４によって独立して動作することができる。

図１３Ｂを参照すれば、マイクロレンズＭＬの下に、第１ないし第４フォトダイオードＰＤ１ないしＰＤ４が並んで配置可能である。例えば、第１及び第３フォトダイオードＰＤ１、ＰＤ３が左側に、第２及び第４フォトダイオードＰＤ２、ＰＤ４が右側に配置され、第１及び第２フォトダイオードＰＤ１、ＰＤ２が上側に、第３及び第４フォトダイオードＰＤ３、ＰＤ４が下側に配置される。ピクセルＰＸｂは、焦点ピクセルとして動作することができる。

ピクセルアレイ１１０（図１）の複数のピクセルＰＸの全部または一部が、ピクセルＰＸｂにより具現化される。イメージセンサ１００は、図１２に示されたように動作可能であり、第１及び第３伝送制御信号ＴＳ１、ＴＳ３は、図１２の第１伝送制御信号ＴＳ１と同様であり、第２及び第４伝送制御信号ＴＳ２、ＴＳ４は、図１２の第２伝送制御信号ＴＳ２と同様である。それによって、第１フォトダイオードＰＤ１及び第３フォトダイオードＰＤ３で生成された電荷に基づいて、ＨＣＧレフトイメージ信号が生成され、第１ないし第４フォトダイオードＰＤ１ないしＰＤ４で生成された電荷に基づいて、ＨＣＧ合算イメージ信号が生成可能である。

一実施形態において、第１及び第２伝送制御信号ＴＳ１、ＴＳ２は、図１２の第１伝送制御信号ＴＳ１と同様であり、第３及び第４伝送制御信号ＴＳ３、ＴＳ４は、図１２の第２伝送制御信号ＴＳ２と同様である。それによって、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成された電荷に基づいて、ＨＣＧ上部イメージ信号が生成され、第１ないし第４フォトダイオードＰＤ１ないしＰＤ４で生成された電荷に基づいて、ＨＣＧ合算イメージ信号が生成可能である。ＨＣＧ合算イメージ信号のカウンティング値、例えば、ＨＣＧ合算イメージ値から、ＨＣＧ上部イメージ信号のカウンティング値、例えば、ＨＣＧ上部イメージ値が差し引かれ、ＨＣＧ下部イメージ値が算出可能である。ピクセルアレイ１１０の焦点ピクセルのＨＣＧ上部イメージ値及びＨＣＧ下部イメージ値が、オートフォーカスデータとして利用可能である。

図１４及び図１５は、マルチカメラモジュールを含む電子装置のブロック図である。図１６は、図１４及び図１５のカメラモジュールの詳細ブロック図である。

図１４を参照すれば、電子装置１０００は、カメラモジュールグループ１１００、アプリケーションプロセッサ１２００、ＰＭＩＣ（power management integrated circuit）１３００及び外部メモリ１４００を含む。

カメラモジュールグループ１１００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃを含む。図１４には、３個のカメラモジュール１１００ａ、１１００ｂ、１１００ｃが配置された実施形態が示されているが、実施形態がそれに制限されるものではない。いくつかの実施形態において、カメラモジュールグループ１１００は、２つのカメラモジュールのみを含むように変形して実施可能である。また、いくつかの実施形態において、カメラモジュールグループ１１００は、ｋ個（ｋは、４以上の自然数）のカメラモジュールを含むように変形して実施可能である。

以下、図１５を参照して、カメラモジュール１１００ｂの詳細構成についてより具体的に説明するが、以下の説明は、実施形態によって、他のカメラモジュール１１００ａ、１１００ｃについても同様に適用可能である。

図１５を参照すれば、カメラモジュール１１００ｂは、プリズム１１０５、ＯＰＦＥ（Optical Path Folding Element）１１１０、アクチュエータ１１３０、イメージセンシング装置１１４０及び保存部１１５０を含む。

プリズム１１０５は、光反射物質の反射面１１０７を含み、外部から入射される光Ｌの経路を変形させることができる。

いくつかの実施形態において、プリズム１１０５は、第１方向Ｘに入射される光Ｌの経路を、第１方向Ｘに垂直な第２方向Ｙに変更させることができる。また、プリズム１１０５は、光反射物質の反射面１１０７を、中心軸１１０６を中心にＡ方向に回転させるか、あるいは中心軸１１０６をＢ方向に回転させ、第１方向Ｘに入射される光Ｌの経路を、垂直な第２方向Ｙに変更させることができる。そのとき、ＯＰＦＥ
１１１０も、第１方向Ｘ及び第２方向Ｙと垂直な第３方向Ｚに移動することができる。

いくつかの実施形態において、図１６に示されたように、プリズム１１０５のＡ方向の最大回転角度は、プラス（＋）Ａ方向には１５°以下であり、マイナス（－）Ａ方向には１５°よりも大きいが、実施形態がそれに制限されるものではない。

いくつかの実施形態において、プリズム１１０５は、プラス（＋）またはマイナス（－）Ｂ方向に、２０°内外、１０°ないし２０°、または１５°ないし２０°間で回転可能であり、ここで、回転角度は、プラス（＋）またはマイナス（－）Ｂ方向に同一角度で回転するか、あるいは１°内外の範囲でほぼ類似した角度まで回転する。

いくつかの実施形態において、プリズム１１０５は、光反射物質の反射面１１０７を、中心軸１１０６の延長方向と平行な第３方向（例えば、Ｚ方向）に移動することができる。

ＯＰＦＥ １１１０は、例えば、ｍ個（ここで、ｍは自然数）のグループからなる光学レンズを含む。ｍ個のレンズは、第２方向Ｙに移動し、カメラモジュール１１００ｂの光学ズーム倍率を変更することができる。例えば、カメラモジュール１１００ｂの基本の光学ズーム倍率をＺとするとき、ＯＰＦＥ
１１１０に含まれたｍ個の光学レンズを移動させる場合、カメラモジュール１１００ｂの光学ズーム倍率は、３Ｚ、５Ｚ、または５Ｚ以上の光学ズーム倍率に変更可能である。

アクチュエータ１１３０は、ＯＰＦＥ １１１０または光学レンズグループ（以下、光学レンズという）を特定の位置に移動させることができる。例えば、アクチュエータ１１３０は、正確なセンシングのために、イメージセンサ１１４２が光学レンズの焦点距離（focal length）に位置するように、光学レンズの位置を調整することができる。

イメージセンシング装置１１４０は、イメージセンサ１１４２、制御ロジック１１４４及びメモリ１１４６を含む。イメージセンサ１１４２は、光学レンズを通じて提供される光Ｌを利用して、センシング対象のイメージをセンシングすることができる。図１ないし図１３Ｂを参照して説明したイメージセンサ１００及びその構成要素、例えば、デュアルコンバージョンゲインを支援するピクセルＰＸ（図２）及びＣＤＳ回路１６０（図４）が、イメージセンサ１１４２に適用可能である。イメージセンサ１１４２は、ＨＣＧイメージデータ及びＬＣＧイメージデータを併合し、ハイダイナミックレンジを有するイメージデータを生成することができる。

制御ロジック１１４４は、カメラモジュール１１００ｂの全般的な動作を制御することができる。例えば、制御ロジック１１４４は、制御信号ラインＣＳＬｂを通じて提供された制御信号によって、カメラモジュール１１００ｂの動作を制御することができる。

メモリ１１４６は、キャリブレーションデータ１１４７のような、カメラモジュール１１００ｂの動作に必要な情報を保存することができる。キャリブレーションデータ１１４７は、カメラモジュール１１００ｂが外部から提供された光Ｌを利用してイメージデータを生成するのに必要な情報を含む。キャリブレーションデータ１１４７は、例えば、前述の回転度に係る情報、焦点距離に係る情報、光学軸に係る情報などを含んでもよい。カメラモジュール１１００ｂが、光学レンズの位置によって焦点距離が変わるマルチステートカメラ形態に具現化される場合、キャリブレーションデータ１１４７は、光学レンズの各位置別（または、ステート別）の焦点距離値と、オートフォーカシングに係る情報とを含んでもよい。

保存部１１５０は、イメージセンサ１１４２を通じてセンシングされたイメージデータを保存することができる。保存部１１５０は、イメージセンシング装置１１４０の外部に配置可能であり、イメージセンシング装置１１４０を構成するセンサチップとスタックされた形態にも具現化される。

いくつかの実施形態において、保存部１１５０は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）により具現化されるが、実施形態がそれに制限されるものではない。いくつかの実施形態において、イメージセンサ１１４２は、ピクセルアレイで構成されており、制御ロジック１１４４は、アナログデジタルコンバータ（Analog to digital converter）と、センシングされたイメージ処理のためのイメージ信号処理部とを含む。

図１４及び図１５を共に参照すれば、いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、アクチュエータ１１３０を含む。それによって、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、その内部に含まれたアクチュエータ１１３０の動作による、同一または異なるキャリブレーションデータ１１４７を含む。

いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち１つのカメラモジュール（例えば、１１００ｂ）は、前述したプリズム１１０５とＯＰＦＥ
１１１０とを含む折り畳みレンズ（folded lens）形態のカメラモジュールであり、残りのカメラモジュール（例えば、１１００ａ、１１００ｃ）は、プリズム１１０５とＯＰＦＥ
１１１０とが含まれていないバーティカル（vertical）形態のカメラモジュールであるが、実施形態がそれに制限されるものではない。

いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち１つのカメラモジュール（例えば、１１００ｃ）は、例えば、ＩＲ（Infrared Ray）を利用してデプス情報を抽出するバーティカル形態のデプス（深度）カメラでもある。その場合、アプリケーションプロセッサ１２００は、当該デプスカメラから提供されたイメージデータと、他のカメラモジュール（例えば、１１００ａまたは１１００ｂ）から提供されたイメージデータとを併合し、三次元デプスイメージを生成することができる。

いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラモジュール（例えば、１１００ａ、１１００ｂ）は、相異なる観測視野（Field of View、視野角）を有することができる。その場合、例えば、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラモジュール（例えば、１１００ａ、１１００ｂ）の光学レンズが相異なっているが、それに制限されるものではない。

また、いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれの視野角は相異なっている。例えば、カメラモジュール１１００ａはウルトラワイド（超広角）カメラであり、カメラモジュール１１００ｂはワイド（広角）カメラであり、カメラモジュール１１００ｃはテレカメラであるが、それに制限されるものではない。その場合、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに含まれた光学レンズも相異なっているが、それに制限されるものではない。

いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、互いに物理的に分離されて配置可能である。すなわち、１つのイメージセンサ１１４２のセンシング領域を、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃが分割して使用するものではなく、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれの内部に独立したイメージセンサ１１４２が配置可能である。

再び図１４を参照すれば、アプリケーションプロセッサ１２００は、イメージ処理装置１２１０、メモリコントローラ１２２０及び内部メモリ１２３０を含む。アプリケーションプロセッサ１２００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃと分離されて具現化可能である。例えば、アプリケーションプロセッサ１２００と、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、別途の半導体チップにより互いに分離されて具現化可能である。

イメージ処理装置１２１０は、複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃ、イメージ生成器１２１４及びカメラモジュールコントローラ１２１６を含む。

イメージ処理装置１２１０は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの個数に対応する個数の複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃを含む。

それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータは、互いに分離されたイメージ信号ラインＩＳＬａ、ＩＳＬｂ、ＩＳＬｃを通じて、対応するサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供可能である。例えば、カメラモジュール１１００ａから生成されたイメージデータは、イメージ信号ラインＩＳＬａを通じて、サブイメージプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータは、イメージ信号ラインＩＳＬｂを通じて、サブイメージプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータは、イメージ信号ラインＩＳＬｃを通じて、サブイメージプロセッサ１２１２ｃに提供される。そのようなイメージデータ伝送は、例えば、ＭＩＰＩ（Mobile Industry Processor Interface）に基づいたＣＳＩ（Camera Serial Interface）を利用して遂行されるが、実施形態がそれに制限されるものではない。

一方、いくつかの実施形態において、１つのサブイメージプロセッサが複数のカメラモジュールに対応するように配置されることも可能である。例えば、サブイメージプロセッサ１２１２ａとサブイメージプロセッサ１２１２ｃが、図１４に示されたように互いに分離されて具現化されるものではなく、１つのサブイメージプロセッサに統合されて具現化され、カメラモジュール１１００ａとカメラモジュール１１００ｃから提供されたイメージデータは、選択素子（例えば、マルチプレクサ）などを通じて選択された後、統合されたサブイメージプロセッサに提供される。そのとき、サブイメージプロセッサ１２１２ｂは統合されず、カメラモジュール１１００ｂからイメージデータを提供される。

また、いくつかの実施形態において、カメラモジュール１１００ａから生成されたイメージデータは、イメージ信号ラインＩＳＬａを通じて、サブイメージプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータは、イメージ信号ラインＩＳＬｂを通じて、サブイメージプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータは、イメージ信号ラインＩＳＬｃを通じて、サブイメージプロセッサ１２１２ｃに提供される。そして、サブイメージプロセッサ１２１２ｂで処理されたイメージデータは、イメージ生成器１２１４にすぐ提供されるが、サブイメージプロセッサ１２１２ａで処理されたイメージデータと、サブイメージプロセッサ１２１２ｃで処理されたイメージデータは、選択素子（例えば、マルチプレクサ）などを通じていずれか１つが選択された後、イメージ生成器１２１４に提供される。

それぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃは、カメラモジュール１１００ａ、１１００ｂ、１１００ｃから提供されたイメージデータに対し、不良ピクセル補正（bad pixel correction）、３Ａ調整（Auto-focus correction，Auto-white balance，Auto-exposure）、ノイズ除去、シャープニング（sharpening）、ガンマ調整、リモザイク（remosaic）などのイメージ処理を遂行することができる。

いくつかの実施形態において、リモザイク信号処理は、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃで遂行された後、サブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されることも可能である。

それぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃで処理されたイメージデータは、イメージ生成器１２１４に提供可能である。イメージ生成器１２１４は、イメージ生成情報（Generating Information）またはモード信号によって、それぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃから提供されたイメージデータを利用して、出力イメージを生成することができる。

具体的には、イメージ生成器１２１４は、イメージ生成情報またはモード信号によって、相異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうち少なくとも一部を併合し、出力イメージを生成することができる。また、イメージ生成器１２１４は、イメージ生成情報またはモード信号によって、相異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうちいずれか１つを選択し、出力イメージを生成することもできる。

いくつかの実施形態において、イメージ生成情報は、ズーム信号（または、ズームファクタ）を含むこともできる。また、いくつかの実施形態において、モード信号は、例えば、ユーザから選択されたモードに基づいた信号でもある。

イメージ生成情報がズーム信号（ズームファクタ）であり、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃが相異なる観測視野（視野角）を有する場合、イメージ生成器１２１４は、ズーム信号の種類によって、相異なる動作を遂行することができる。例えば、ズーム信号が第１信号である場合、サブイメージプロセッサ１２１２ａから出力されたイメージデータと、サブイメージプロセッサ１２１２ｃから出力されたイメージデータのうち、サブイメージプロセッサ１２１２ａから出力されたイメージデータと、サブイメージプロセッサ１２１２ｂから出力されたイメージデータとを利用して、出力イメージを生成することができる。もし、ズーム信号が、第１信号と異なる第２信号である場合、イメージ生成器１２１４は、サブイメージプロセッサ１２１２ａから出力されたイメージデータと、サブイメージプロセッサ１２１２ｃから出力されたイメージデータのうち、サブイメージプロセッサ１２１２ｃから出力されたイメージデータと、サブイメージプロセッサ１２１２ｂから出力されたイメージデータとを利用して、出力イメージを生成することができる。もし、ズーム信号が、第１及び第２信号と異なる第３信号である場合、イメージ生成器１２１４は、そのようなイメージデータ併合を遂行することなく、それぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃから出力されたイメージデータのうちいずれか１つを選択し、出力イメージを生成することができる。しかし、実施形態がそれに制限されるものではなく、必要に応じて、イメージデータを処理する方法は多様に変形して実施可能である。

図１５を参照すれば、いくつかの実施形態において、イメージ処理装置１２１０は、サブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃの出力を選択し、イメージ生成器１２１４に伝達する選択部１２１３をさらに含んでもよい。

その場合、選択部１２１３は、ズーム信号またはズームファクタによって、相異なる動作を遂行することができる。例えば、選択部１２１３は、ズーム信号が第４信号（例えば、ズーム倍率が第１倍率）である場合、サブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃの出力のうちいずれか１つを選択し、イメージ生成器１２１４に伝達することができる。

また、選択部１２１３は、ズーム信号が、第４信号と異なる第５信号（例えば、ズーム倍率が第２倍率）である場合、サブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃの出力のうちｐ個（ｐは、２以上の自然数）の出力を順次にイメージ生成器１２１４に伝達することができる。例えば、選択部１２１３は、サブイメージプロセッサ１２１２ｂとサブイメージプロセッサ１２１２ｃとの出力を順次にイメージ生成器１２１４に伝達することができる。また、選択部１２１３は、サブイメージプロセッサ１２１２ａとサブイメージプロセッサ１２１２ｂとの出力を順次にイメージ生成器１２１４に伝達することができる。イメージ生成器１２１４は、順次に提供されたｐ個の出力を併合し、１つの出力イメージを生成することもできる。

ここで、デモザイク（demosaic）、ビデオ／プレビュー解像度サイズにダウンスケーリング、ガンマ補正、ＨＤＲ（High Dynamic Range）処理などのイメージ処理は、サブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃであらかじめ遂行された後、処理されたイメージデータがイメージ生成器１２１４に伝達される。したがって、処理されたイメージデータが選択部１２１３から１本の信号ラインを通じてイメージ生成器１２１４に提供されても、イメージ生成器１２１４のイメージ併合動作が高速に遂行される。

いくつかの実施形態において、イメージ生成器１２１４は、複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち少なくとも１つから、露出時間が相異なる複数のイメージデータを受信し、複数のイメージデータに対し、ＨＤＲ処理を遂行することにより、ダイナミックレンジが増大した、併合されたイメージデータを生成することもできる。

カメラモジュールコントローラ１２１６は、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに制御信号を提供することができる。カメラモジュールコントローラ１２１６から生成された制御信号は、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを通じて、対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供可能である。

複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうちいずれか１つは、ズーム信号を含むイメージ生成情報、またはモード信号によって、マスタカメラ（例えば、１１００ｂ）と指定され、残りのカメラモジュール（例えば、１１００ａ、１１００ｃ）は、スレーブカメラと指定される。そのような情報は、制御信号に含まれ、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを通じて、対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供可能である。

ズームファクタまたは動作モード信号によって、マスタ及びスレーブとして動作するカメラモジュールが変更可能である。例えば、カメラモジュール１１００ａの視野角がカメラモジュール１１００ｂの視野角よりも広く、ズームファクタが低いズーム倍率を表す場合、カメラモジュール１１００ｂがマスタとして動作し、カメラモジュール１１００ａがスレーブとして動作することができる。逆に、ズームファクタが高いズーム倍率を表す場合、カメラモジュール１１００ａがマスタとして動作し、カメラモジュール１１００ｂがスレーブとして動作することができる。

いくつかの実施形態において、カメラモジュールコントローラ１２１６からそれぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、シンク（sync）イネーブル信号を含むこともできる。例えば、カメラモジュール１１００ｂがマスタカメラであり、カメラモジュール１１００ａ、１１００ｃがスレーブカメラである場合、カメラモジュールコントローラ１２１６は、カメラモジュール１１００ｂへシンクイネーブル信号を伝送することができる。当該シンクイネーブル信号を提供されたカメラモジュール１１００ｂは、提供されたシンクイネーブル信号に基づいて、シンク信号を生成し、生成されたシンク信号を、シンク信号ラインＳＳＬを通じてカメラモジュール１１００ａ、１１００ｃに提供することができる。カメラモジュール１１００ｂとカメラモジュール１１００ａ、１１００ｃは、当該シンク信号に同期化され、イメージデータをアプリケーションプロセッサ１２００へ伝送することができる。

いくつかの実施形態において、カメラモジュールコントローラ１２１６から複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、モード信号によるモード情報を含むこともできる。当該モード情報に基づいて、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、センシング速度と関連し、第１動作モード及び第２動作モードで動作することができる。

複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第１動作モードで、第１速度でイメージ信号を生成（例えば、第１フレームレートのイメージ信号を生成）し、それを第１速度よりも高い第２速度でエンコーディング（例えば、第１フレームレートよりも高い第２フレームレートのイメージ信号をエンコーディング）し、エンコーディングされたイメージ信号をアプリケーションプロセッサ１２００へ伝送することができる。そのとき、第２速度は、第１速度の３０倍以下でもある。

アプリケーションプロセッサ１２００は、受信されたイメージ信号、すなわち、エンコーディングされたイメージ信号を、内部メモリ１２３０、またはアプリケーションプロセッサ１２００の外部メモリ１４００に保存し、次いで、内部メモリ１２３０または外部メモリ１４００から、エンコーディングされたイメージ信号を読み取ってデコーディングし、デコーディングされたイメージ信号に基づいて生成されるイメージデータをディスプレイすることができる。例えば、イメージ処理装置１２１０の複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち対応するサブプロセッサが、デコーディングを遂行し、また、デコーディングされたイメージ信号に対し、イメージ処理を遂行することができる。

複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第２動作モードで、第１速度よりも低い第３速度でイメージ信号を生成（例えば、第１フレームレートよりも低い第３フレームレートのイメージ信号を生成）し、該イメージ信号をアプリケーションプロセッサ１２００へ伝送することができる。アプリケーションプロセッサ１２００に提供されるイメージ信号は、エンコーディングされない信号でもある。アプリケーションプロセッサ１２００は、受信されるイメージ信号に対し、イメージ処理を遂行するか、あるいはイメージ信号を内部メモリ１２３０または外部メモリ１４００に保存する。

ＰＭＩＣ １３００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに電力、例えば、電源電圧を供給することができる。例えば、ＰＭＩＣ
１３００は、アプリケーションプロセッサ１２００の制御下、パワー信号ラインＰＳＬａを通じて、カメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを通じて、カメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを通じて、カメラモジュール１１００ｃに第３電力を供給することができる。

ＰＭＩＣ １３００は、アプリケーションプロセッサ１２００からの電力制御信号ＰＣＯＮに応答して、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに対応する電力を生成し、かつ電力のレベルを調整することができる。電力制御信号ＰＣＯＮは、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの動作モード別の電力調整信号を含むこともできる。例えば、動作モードは、低電力モードを含んでもよく、そのとき、電力制御信号ＰＣＯＮは、低電力モードで動作するカメラモジュール及び設定される電力レベルについての情報を含んでもよい。複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに提供される電力のレベルは、同一または相異なっている。また、電力のレベルは動的に変更可能である。

以上のように、図面と明細書で例示的な実施形態が開示された。本明細書において、特定の用語を使用して実施形態が述べられたが、それは、単に本発明の技術的思想を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当該技術分野における通常の知識を有する者であれば、それらから様々な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。

本発明は、例えば、イメージセンサ関連の技術分野に適用可能である。

ＣＬ カラムライン
ＥＮＬ 第１イネーブル信号
ＥＮＨ 第２イネーブル信号
ＰＸ ピクセル
ＲＡＭＰ ランプ信号
ＳＷＩ１ 第１入力スイッチ
ＳＷＩ２ 第２入力スイッチ
ＶＰＩＸ ピクセル電圧
１６０ ＣＤＳ回路
１６０Ｌ 第１比較器
１６０Ｈ 第２比較器
１７０ カウンタ回路

Claims (20)

1. ピクセルがローコンバージョンゲイン（low conversion gain：ＬＣＧ）モードで動作する第１期間及び第４期間に、第１バイアス電流に基づいて動作し、前記ピクセルから出力されるピクセル電圧をランプ信号と比較する第１比較器と、
   前記ピクセルがハイコンバージョンゲイン（high conversion gain：ＨＣＧ）モードで動作する第２期間及び第３期間に、第２バイアス電流に基づいて動作し、前記ピクセルから出力される前記ピクセル電圧を前記ランプ信号と比較する第２比較器と、を含み、
   前記第２期間及び前記第３期間に、前記第１比較器は、前記第１バイアス電流よりも低い第３バイアス電流に基づいて動作し、
   前記第１期間及び前記第４期間に、前記第２比較器は、前記第２バイアス電流よりも低い第４バイアス電流に基づいて動作することを特徴とするＣＤＳ（Correlated Double Sampling）回路。
2. 前記第１期間及び前記第４期間に、前記ピクセルから出力されるピクセル電圧を前記第１比較器に提供し、且つ前記第２期間及び前記第３期間に、前記ピクセルの前記ピクセル電圧を、前記第２比較器の入力として提供する入力スイッチ回路をさらに含むことを特徴とする請求項１に記載のＣＤＳ回路。
3. 前記第１比較器は、
   第１キャパシタ及び第２キャパシタと、
   前記第１キャパシタを通じて前記ピクセル電圧を受信し、前記第２キャパシタを通じて前記ランプ信号を受信する入力段と、
   第１電流を生成する第１電流ソースと、
   第２電流を生成する第２電流ソースと、
   前記第１電流ソースと前記入力段との間に連結される第１スイッチと、
   前記第２電流ソースと前記入力段との間に連結される第２スイッチと、を含み、
   前記第１スイッチは、常にターンオンされ、前記第２スイッチは、前記第１期間及び前記第４期間にターンオンされることを特徴とする請求項１又は２に記載のＣＤＳ回路。
4. 前記第１期間及び前記第４期間に、前記第１電流と前記第２電流との和が前記第１バイアス電流として提供され、
   前記第２期間及び前記第３期間に、前記第１電流が前記第３バイアス電流として提供されることを特徴とする請求項３に記載のＣＤＳ回路。
5. 前記第１比較器は、
   前記入力段の第１入力ノードと第１出力ノードとの間に連結される第１オートゼロスイッチ、及び前記入力段の第２入力ノードと第２出力ノードとの間に連結される第２オートゼロスイッチを含み、
   前記第１オートゼロスイッチ及び前記第２オートゼロスイッチが、前記第１期間の初期区間にターンオンされ、オートゼロ動作を遂行することを特徴とする請求項３に記載のＣＤＳ回路。
6. 前記第１比較器は、
   前記第１期間に、前記ピクセルのリセットレベルを表すＬＣＧリセット信号を、前記ピクセル電圧として受信し、前記第４期間に、前記ピクセルで生成された電荷によるＬＣＧイメージ信号を、前記ピクセル電圧として受信することを特徴とする請求項１乃至５のいずれか一項に記載のＣＤＳ回路。
7. 前記第１比較器は、
   前記第１期間の初期区間に、前記ランプ信号及び前記ＬＣＧリセット信号に基づいて、第１オートゼロ動作を遂行することを特徴とする請求項６に記載のＣＤＳ回路。
8. 前記第２比較器は、
   前記第２期間に、前記ピクセルのリセットレベルを表すＨＣＧリセット信号を、前記ピクセル電圧として受信し、前記第３期間に、前記ピクセルで生成された電荷によるＨＣＧイメージ信号を、前記ピクセル電圧として受信することを特徴とする請求項１乃至７のいずれか一項に記載のＣＤＳ回路。
9. 前記第２比較器は、
   前記第２期間の初期区間に、前記ランプ信号及び前記ＨＣＧリセット信号に基づいて、第２オートゼロ動作を遂行することを特徴とする請求項８に記載のＣＤＳ回路。
10. 前記ピクセルは、
    受信される光を電荷に変換する光電変換素子と、
    前記光電変換素子から受信される電荷を保存するフローティングディフュージョンノードと、
    前記光電変換素子と前記フローティングディフュージョンノードとを連結する伝送トランジスタと、
    前記フローティングディフュージョンノードをリセットするリセットトランジスタと、
    前記フローティングディフュージョンノードの電位を、前記ピクセル電圧に変換する駆動トランジスタと、
    前記ＬＣＧモードにターンオンされ、前記フローティングディフュージョンノードのキャパシタンスを増加させ、前記ＨＣＧモードにターンオフされるトランジスタと、を含むことを特徴とする請求項１乃至９のいずれか一項に記載のＣＤＳ回路。
11. 第１コンバージョンゲインモードによる第１ピクセル信号を出力し、第２コンバージョンゲインモードによる第２ピクセル信号を出力するピクセルと、
    所定の勾配でレベルが下降するランプ信号を生成するランプ信号生成器と、
    カラムラインを通じて、前記ピクセルから前記第１ピクセル信号及び前記第２ピクセル信号を受信し、前記ランプ信号と前記第１ピクセル信号とを比較して、第１比較結果信号を生成し、前記ランプ信号と前記第２ピクセル信号とを比較して、第２比較結果信号を生成するＣＤＳ（Correlated Double Sampling）回路と、を含み、
    前記ＣＤＳ回路は、
    前記ピクセルに対する読み取り期間中の第１サブ期間に、第１バイアス電流に基づいて動作し、前記ピクセルから受信される前記第１ピクセル信号を前記ランプ信号と比較する第１比較器と、
    前記読み取り期間中の第２サブ期間に、第２バイアス電流に基づいて動作し、前記ピクセルから受信される前記第２ピクセル信号を前記ランプ信号と比較する第２比較器と、を含み、
    前記第２サブ期間に、前記第１比較器は、前記第１バイアス電流よりも低い第３バイアス電流に基づいて動作し、前記第１サブ期間に、前記第２比較器は、前記第２バイアス電流よりも低い第４バイアス電流に基づいて動作することを特徴とするイメージセンサ。
12. 前記第１比較結果信号及び前記第２比較結果信号に基づいて、第１ピクセル値及び第２ピクセル値を生成するカウンティング回路をさらに含むことを特徴とする請求項１１に記載のイメージセンサ。
13. 前記ピクセルは、
    前記第１サブ期間に、前記第１コンバージョンゲインモードによる第１リセット信号を出力し、前記第２サブ期間に、前記第２コンバージョンゲインモードによる第２リセット信号を出力し、前記第２サブ期間は、前記第１サブ期間に連続することを特徴とする請求項１１又は１２に記載のイメージセンサ。
14. 前記第１比較器は、
    第１キャパシタを通じて前記第１ピクセル信号を受信し、第２キャパシタを通じて前記ランプ信号を受信する入力段と、
    第１電流を生成し、前記入力段に連結される第１電流ソースと、
    第２電流を生成する第２電流ソースと、
    前記第２電流ソースと前記入力段との間に連結されるスイッチと、を含み、
    前記スイッチは、前記第１サブ期間にターンオンされ、前記第２サブ期間にターンオフされることを特徴とする請求項１１乃至１３のいずれか一項に記載のイメージセンサ。
15. 前記第２比較器は、
    第３キャパシタを通じて前記第２ピクセル信号を受信し、第４キャパシタを通じて前記ランプ信号を受信する入力段と、
    第３電流を生成し、前記入力段に連結される第３電流ソースと、
    第４電流を生成する第４電流ソースと、
    前記第４電流ソースと前記入力段との間に連結されるスイッチと、を含み、
    前記スイッチは、前記第２サブ期間にターンオンされ、前記第１サブ期間にターンオフされることを特徴とする請求項１１乃至１４のいずれか一項に記載のイメージセンサ。
16. 第１比較器及び第２比較器を含むＣＤＳ回路の動作方法において、
    第１期間に、前記第１比較器を利用して、ピクセルから出力される第１リセット信号による第１リセット値を生成するステップと、
    第２期間に、前記第２比較器を利用して、前記ピクセルから出力される第２リセット信号による第２リセット値を生成するステップと、
    第３期間に、前記第２比較器を利用して、前記ピクセルから出力される第２イメージ信号による第２イメージ値を生成するステップと、
    第４期間に、前記第１比較器を利用して、前記ピクセルから出力される第１イメージ信号による第１イメージ値を生成するステップと、を含み、
    前記第１期間及び前記第４期間に、前記第１比較器は、第１バイアス電流に基づいて動作し、前記第２期間及び前記第３期間に、前記第１比較器は、前記第１バイアス電流よりも低い第２バイアス電流に基づいて動作することを特徴とするＣＤＳ回路の動作方法。
17. 前記第２期間及び前記第３期間に、前記第２比較器は、第３バイアス電流に基づいて動作し、前記第１期間及び前記第４期間に、前記第２比較器は、前記第３バイアス電流よりも低い第４バイアス電流に基づいて動作することを特徴とする請求項１６に記載のＣＤＳ回路の動作方法。
18. 前記第１比較器は、
    第１入力トランジスタ及び第２入力トランジスタを含み、前記第１入力トランジスタが、前記第１リセット信号及び前記第１イメージ信号を順次に受信し、前記第２入力トランジスタが、前記第１リセット信号及び前記第１イメージ信号と比較されるランプ信号を受信する第１入力段と、
    前記第１入力段を通じて流れる第１電流を生成し、前記第１入力段に連結される第１電流ソースと、
    前記第１入力段を通じて流れる第２電流を生成する第２電流ソースと、
    前記第２電流ソースと前記第１入力段との間に連結されるスイッチと、を含み、
    前記第１期間及び前記第４期間に、前記スイッチはターンオンされ、前記第２期間及び前記第３期間に、前記スイッチはターンオフされることを特徴とする請求項１６又は１７に記載のＣＤＳ回路の動作方法。
19. 前記ピクセルは、
    前記第１期間及び前記第４期間に、ローコンバージョンゲイン（ＬＣＧ）モードで動作し、前記第２期間及び前記第３期間に、ハイコンバージョンゲイン（ＨＣＧ）モードで動作することを特徴とする請求項１６乃至１８のいずれか一項に記載のＣＤＳ回路の動作方法。
20. 前記第１リセット値及び前記第１イメージ値に基づいて、第１ピクセル値が生成され、前記第２リセット値及び前記第２イメージ値に基づいて、第２ピクセル値が生成されることを特徴とする請求項１６乃至１９のいずれか一項に記載のＣＤＳ回路の動作方法。
    

Images