JP2022187477A - 内部キャパシタを含むピクセルを含むイメージセンサ - Google Patents

内部キャパシタを含むピクセルを含むイメージセンサ Download PDF

Info

Publication number
JP2022187477A
JP2022187477A JP2022089260A JP2022089260A JP2022187477A JP 2022187477 A JP2022187477 A JP 2022187477A JP 2022089260 A JP2022089260 A JP 2022089260A JP 2022089260 A JP2022089260 A JP 2022089260A JP 2022187477 A JP2022187477 A JP 2022187477A
Authority
JP
Japan
Prior art keywords
floating diffusion
signal
transistor
image sensor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022089260A
Other languages
English (en)
Inventor
絃 溶 鄭
Hyunyong Jung
石 山 金
Sok-San Kim
ミン 雄 徐
Minwoong Seo
明 來 秋
Myunglae Chu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2022187477A publication Critical patent/JP2022187477A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】内部キャパシタを含むピクセルを含むイメージセンサを提供する。【解決手段】本発明のイメージセンサは、複数のピクセルを備え、複数のピクセルのそれぞれは、フォトダイオードを含んで検出信号を生成する光検出回路と、ランプ信号を用いて検出信号を変換するアナログ－デジタルコンバータと、を含み、光検出回路は、フォトダイオードで生成された光電荷を蓄積し、寄生キャパシタを有するフローティングディフュージョンノードと、フローティングディフュージョンノードとアナログ－デジタルコンバータの第１内部キャパシタとを電気的に連結するオーバーフロートランジスタと、を含む。【選択図】図２

Description

本発明は、イメージセンサに係り、より詳細には、内部キャパシタを含むピクセルを含むイメージセンサに関する。
イメージセンサ（ｉｍａｇｅ ｓｅｎｓｏｒ）は、対象物の２次元的又は３次元的イメージをキャプチャ（ｃａｐｔｕｒｅ）する装置である。イメージセンサは、対象物から反射される光の強度によって反応する光電変換素子を用いて対象物のイメージを生成する。最近、コンピュータ産業及び通信産業の発達によって、デジタルカメラ、カムコーダ、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ、携帯電話などの多様な電子機器で性能が向上したイメージセンサに対する需要が増加している。
イメージセンサは、より多くのピクセルを配置することで解像度を高めることができる。ピクセルそれぞれの大きさが徐々に減少することにより、フローティングディフュージョンノードのキャパシタンスを効率的に増加させるためのピクセル構造が要求される。
特開２０２０－１２９７９５号公報
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、内部キャパシタを用いてフローティングディフュージョンノードのキャパシタンスを増加させるピクセルを含むイメージセンサを提供することにある。
上記目的を達成するためになされた本発明の一態様によるイメージセンサは、複数のピクセルを備えるイメージセンサであって、前記複数のピクセルのそれぞれは、フォトダイオードを含んで検出信号を生成する光検出回路と、ランプ信号を用いて前記検出信号を変換するアナログ－デジタルコンバータと、を含み、前記光検出回路は、前記フォトダイオードで生成された光電荷を蓄積し、寄生キャパシタを有するフローティングディフュージョンノードと、前記フローティングディフュージョンノードと前記アナログ－デジタルコンバータの第１内部キャパシタとを電気的に連結するオーバーフロートランジスタと、を含む。
上記目的を達成するためになされた本発明の他の態様によるイメージセンサは、照度による複数のモードでそれぞれ動作するイメージセンサであって、光検出回路と前記光検出回路によって検出された検出信号を変換するアナログ－デジタルコンバータとをそれぞれ含む複数のピクセルを含むピクセルアレイと、前記ピクセルアレイにオーバーフロー制御信号を提供するピクセルドライバと、を備え、前記オーバーフロー制御信号に応答して前記光検出回路で生成された光電荷は、前記アナログ－デジタルコンバータに含まれる内部キャパシタに保存される。
上記目的を達成するためになされた本発明の更に他の態様によるイメージセンサは、複数のピクセルを備えるイメージセンサであって、前記複数のピクセルのそれぞれは、フォトダイオードを含んで検出信号を生成する光検出回路と、前記検出信号に対応する電荷が保存される少なくとも１つのキャパシタを含んで前記検出信号に対応するピクセル信号を生成するピクセル信号生成回路と、を含み、前記光検出回路は、前記フォトダイオードで生成された光電荷を蓄積するフローティングディフュージョンノードと、前記フローティングディフュージョンノードと前記ピクセル信号生成回路の前記少なくとも１つのキャパシタとを電気的に連結するオーバーフロートランジスタと、を含む。
本発明の一態様によるイメージセンサは、複数のピクセルを備えるイメージセンサであって、前記複数のピクセルのそれぞれは、光信号を検出して検出信号を出力する光検出回路と、前記検出信号によるピクセル信号を出力するピクセル信号生成回路と、を含み、前記光検出回路は、前記光信号による光電荷を生成するフォトダイオードと、前記光電荷を蓄積し、寄生キャパシタを有するフローティングディフュージョンノードと、前記フローティングディフュージョンノードをリセットするリセットトランジスタと、前記フローティングディフュージョンノードの電圧による検出信号を生成するソースフォロワーと前記フローティングディフュージョンノード及び検出信号が出力される出力ノードとを電気的に連結するオーバーフロートランジスタと、を含む。
本発明のイメージセンサによれば、オーバーフロートランジスタをオン／オフすることで、高照度では、フローティングディフュージョンノードＦＤの等価キャパシタンスを増加させるため、ピクセルＰＸの面積を増加させなくても高いダイナミックレンジ（ＨＤＲ）を確保することができ、また、低照度では、フローティングディフュージョンノードＦＤの等価キャパシタンスを減少させることで、高いコンバージョンゲインを獲得することができ、広いダイナミックレンジ（ＷＤＲ）を確保することができる。
本発明の一実施形態によるイメージセンサの一例を示すブロック図である。 本発明の一実施形態によるイメージセンサに含まれるピクセルの一部を示す第１例のブロック図である。 本発明の一実施形態によるイメージセンサに含まれるピクセルに提供される制御信号及びランプ信号を示すタイミング図である。 オーバーフロー動作時のサンプリング区間におけるピクセルの電位レベルを示す図である。 本発明の一実施形態によるイメージセンサに含まれるピクセルの一部を示す第２例のブロック図である。 本発明の一実施形態によるイメージセンサに含まれるピクセルの一部を示す第３例のブロック図である。 本発明の一実施形態によるイメージセンサの他の例を示すブロック図である。 本発明の一実施形態によるイメージセンサに含まれるピクセルを示す第４例のブロック図である。 本発明の一実施形態によるイメージセンサに含まれるピクセルを示す第５例のブロック図である。 本発明の一実施形態によるイメージセンサに含まれるピクセルを示す第６例の回路図である。 本発明の一実施形態によるイメージセンサに含まれるピクセルを示す第７例の回路図である。 マルチカメラモジュールを含む電子装置のブロック図である。 図１２のカメラモジュールの詳細ブロック図である。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。
図１は、本発明の一実施形態によるイメージセンサの一例を示すブロック図である。図１で説明するピクセルＰＸは、内部にキャパシタを含むピクセルの一例を説明するためのものであり、デジタルピクセル（ｄｉｇｉｔａｌ ｐｉｘｅｌ）である。
イメージセンサ１０は、イメージ又は光センシング機能を有する電子機器に搭載される。例えば、イメージセンサ１０は、カメラ、スマートフォン、ウェアラブル機器、事物インターネット（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ：ＩｏＴ）、タブレットＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＰＭＰ（ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、ナビゲーション（ｎａｖｉｇａｔｉｏｎ）装置のような電子機器に搭載される。また、イメージセンサ１０は、車両、家具、製造設備、ドア、各種計測機器などに部品として備えられる電子機器に搭載される。
イメージセンサ１０は、ピクセルアレイ１００、ピクセルドライバ２００、ランプ信号生成器（Ｒａｍｐ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔｏｒ）３００、コントローラ４００、デジタル信号処理部５００、及びインターフェース回路６００を含む。ピクセルアレイ１００は、複数のピクセルＰＸを含み、複数のピクセルＰＸのそれぞれは、外部からの光信号を感知し、感知された光信号に対応するデジタル出力信号ＤＯＵＴを出力するように構成される。
複数のピクセルＰＸは、光感知素子を用いて光信号を感知し、それを電気的信号であるデジタル出力信号ＤＯＵＴに変換する。複数のピクセルＰＸのそれぞれは、特定スペクトル領域の光を感知する。例えば、複数のピクセルＰＸは、レッド（ｒｅｄ）スペクトル領域の光を電気信号に変換するレッドピクセル、グリーン（ｇｒｅｅｎ）スペクトル領域の光を電気信号に変換するグリーンピクセル、及びブルー（ｂｌｕｅ）スペクトル領域の光を電気信号に変換するブルーピクセルを含む。複数のピクセルＰＸのそれぞれの上部には、特定スペクトル領域の光を透過させるためのカラーフィルターが配置され、集光のためのマイクロレンズが配置される。
ピクセルＰＸは、光検出回路１１０、アナログ－デジタルコンバータ（Ａｎａｌｏｇ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）１２０、及びメモリ１３０を含む。光検出回路１１０は、光感知素子を含み、外部から感知された光信号を電気的な信号、即ちアナログ信号である検出信号に変換する。例えば、光感知素子は、フォト（ｐｈｏｔｏ）ダイオード、フォトトランジスタ、フォトゲート、又はＰＩＮフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏ ｄｉｏｄｅ）などを含む。検出信号は、ピクセルＰＸのリセット動作による検出信号を含み、ピクセルＰＸの光検出動作による検出信号を含む。
ＡＤＣ１２０は光検出回路１１０から出力された検出信号をデジタル信号に変換し、メモリ１３０は変換されたデジタル信号を保存する。メモリ１３０は、ピクセルドライバ２００の制御によってデジタル出力信号ＤＯＵＴを出力する。ＡＤＣ１２０は、検出信号をランプ信号ＲＡＭＰと比較することにより、検出信号をデジタル信号に変換する。
本発明によるイメージセンサ１０は、照度によって複数の動作モードで動作する。ピクセルＰＸのそれぞれは、動作モードによって、光信号に対応する電荷が蓄積されるフローティングディフュージョンノードの等価キャパシタンスが異なる。例えば、イメージセンサ１０は、高照度環境で、光検出回路１１０のフローティングディフュージョンノードとＡＤＣ１２０に含まれる内部キャパシタとを電気的に連結することで、フローティングディフュージョンノードの等価キャパシタンスを相対的に増加させる。また、例えばイメージセンサ１０は、低照度環境で、フローティングディフュージョンノードとＡＤＣ１２０に含まれる内部キャパシタとを電気的に分離させることで、フローティングディフュージョンノードの等価キャパシタンスを相対的に減少させる。
ピクセルドライバ２００は、ピクセルアレイ１００に含まれる複数のピクセルＰＸを制御するための制御信号ＣＴＲＬを出力する。ピクセルドライバ２００で生成された制御信号ＣＴＲＬに応答して、複数のピクセルＰＸのそれぞれは、検出信号を生成し、ランプ信号ＲＡＭＰを用いて検出信号をデジタル信号に変換し、デジタル信号を保存し、保存されたデジタル信号をデジタル出力信号ＤＯＵＴとして出力する。また、ピクセルドライバ２００で生成された制御信号ＣＴＲＬに応答して、複数のピクセルＰＸのそれぞれの動作モードが異なり、フローティングディフュージョンノードの等価キャパシタンスが異なる。
ランプ信号生成器３００は、ランプ信号ＲＡＭＰを生成してピクセルアレイ１００に出力する。ランプ信号ＲＡＭＰは、ピクセルＰＸのＡＤＣ１２０に提供され、検出信号との比較対象になる基準信号として使用される。一実施形態において、ランプ信号ＲＡＭＰは、一定に減少又は増加する信号（即ち、単一傾度を有する増加／減少信号）である。
コントローラ４００は、イメージセンサ１０の全般的な動作を制御する。例えば、コントローラ４００は、インターフェース回路６００を通じて外部装置（例えば、イメージ信号処理器（ＩＳＰ：Ｉｍａｇｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、アプリケーションプロセッサ（ＡＰ：Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）など）から受信された制御情報に基づいてイメージセンサ１０の動作タイミングを制御する。ピクセルドライバ２００及びランプ信号生成器３００は、コントローラ４００から提供されたタイミング信号に基づいて制御信号ＣＴＲＬ及びランプ信号ＲＡＭＰを生成する。
デジタル信号処理部５００は、ピクセルアレイ１００から受信したデジタル出力信号ＤＯＵＴに対するデジタル信号処理を遂行し、最終イメージデータＩＤを外部装置に提供する。デジタル出力信号ＤＯＵＴは、ピクセルＰＸのリセット動作によるリセット値を含み、ピクセルＰＸの光検出動作によるイメージ信号値を含む。デジタル信号処理部５００は、リセット値及びイメージ信号値に関する演算を遂行することで、１つのピクセルＰＸで感知された光信号に対応する最終デジタル値を決定する。複数のピクセルＰＸのそれぞれで決定された最終デジタル値が組み合わせられることで、最終イメージデータＩＤが生成される。即ち、ピクセルＰＸに含まれるＡＤＣ１２０の動作によって生成されたデジタル出力信号ＤＯＵＴ及びデジタル信号処理部５００のデジタル信号処理動作を通じて相関二重サンプリング動作が具現される。
インターフェース回路６００は、外部装置から制御情報が提供されるか又は最終イメージデータＩＤを出力するように構成される。一実施形態において、インターフェース回路６００は、既設定のプロトコルに基づいて詳述した情報を外部装置と送受信する。
図２は、本発明の一実施形態によるイメージセンサに含まれるピクセルの一部を示す第１例のブロック図である。以下で、本発明の技術的思想を明確に説明するために例示的な回路図を基に図１のピクセルＰＸの構造及び動作を説明するが、本発明の範囲はそれに限定されるものではなく、ピクセルＰＸは多様な形態に変形される。図２で説明する光検出回路１１０は図１の光検出回路１１０の一例であり、図２で説明するＡＤＣ１２０は図１のＡＤＣ１２０の一例である。また、図２で説明するリセット制御信号ＲＳ、伝送制御信号ＴＳ、選択制御信号ＳＥＬ、オーバーフロー制御信号ＯＦＳ、及びスイッチング制御信号ＳＳは、図１の制御信号ＣＴＲＬに含まれる。
図２を参照すると、光検出回路１１０は、フォトダイオードＰＤ、伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワーＳＦ、及び選択トランジスタＳＸを含む。フォトダイオードＰＤは、他の光電変換素子で代替され得る。
フォトダイオードＰＤは、入射する光の強度によって可変する光電荷を生成する。伝送トランジスタＴＸは、ピクセルドライバ（図１の２００）から出力される伝送制御信号ＴＳによって光電荷をフローティングディフュージョンノードＦＤに伝送する。
フローティングディフュージョンノードＦＤには、フォトダイオードＰＤで生成された光電荷が蓄積される。フローティングディフュージョンノードＦＤは、実質的に寄生キャパシタＣＦＤを有し、寄生キャパシタＣＦＤに光電荷が蓄積される。リセットトランジスタＲＸは、ピクセルドライバ２００から提供されるリセット制御信号ＲＳによってフローティングディフュージョンノードＦＤを電源電圧ＶＤＤレベルにリセットする。
フローティングディフュージョンノードＦＤに蓄積された光電荷によるポテンシャルによって、ソースフォロワーＳＦは、出力ノードＮＯに検出信号ＤＳを伝送する。ソースフォロワーＳＦは、出力ノードＮＯに連結され、ピクセルドライバ２００から出力される選択制御信号ＳＥＬによってソースフォロワーＳＦの電流が流れる電流パスを提供する。
図２では、ピクセルＰＸの光検出回路１１０が１つのフォトダイオードＰＤを含み、伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワーＳＦ、及び選択トランジスタＳＸを含む４Ｔ（４－ｔｒａｎｓｉｓｔｏｒ）構造で示すが、本発明によるイメージセンサに含まれる複数のピクセルＰＸのそれぞれは、図２の構造に限定されない。伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワーＳＦ、及び選択トランジスタＳＸのうちの少なくとも１つのトランジスタが省略され得る。
本発明によるピクセルＰＸは、オーバーフロートランジスタＳＯＦを含む。オーバーフロートランジスタＳＯＦは、フローティングディフュージョンノードＦＤと出力ノードＮＯとの間に連結される。オーバーフロートランジスタＳＯＦは、ピクセルドライバ２００から出力されるオーバーフロー制御信号ＯＦＳに応答して、フローティングディフュージョンノードＦＤと出力ノードＮＯとを電気的に連結するか又は電気的に分離する。
ＡＤＣ１２０は、例えばシングルスロープ（ｓｉｎｇｌｅ ｓｌｏｐｅ）ＡＤＣである。ＡＤＣ１２０は、比較器１２１、第１スイッチＳＷ１、第２スイッチＳＷ２、第１キャパシタＣ１、及び第２キャパシタＣ２を含む。比較器１２１は差動増幅器を含み、比較器１２１の第１入力端には第１キャパシタＣ１を通じて第１入力信号ＩＮＮとして検出信号ＤＳが受信され、比較器１２１の第２入力端には第２キャパシタＣ２を通じて第２入力信号ＩＮＰとしてランプ信号ＲＡＭＰが受信される。比較器１２１は、キャパシタ対（Ｃ１、Ｃ２）を介して受信される検出信号ＤＳとランプ信号ＲＡＭＰとを比較し、比較結果信号ＣＯＵＴを出力する。
第１キャパシタＣ１は、光検出回路１１０の出力ノードＮＯに連結される相対的に大きいキャパシタンスを有するキャパシタである。オーバーフロートランジスタＳＯＦがオン状態になると、フローティングディフュージョンノードＦＤと出力ノードＮＯとが連結され、フローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤとＡＤＣ１２０の第１キャパシタＣ１とが電気的に連結される。従って、オーバーフロートランジスタＳＯＦがオン状態になると、フローティングディフュージョンノードＦＤの等価キャパシタンスが増加し、フォトダイオードＰＤで生成された更に多量の光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ及びＡＤＣ１２０の第１キャパシタＣ１に蓄積される。即ち、ピクセルＰＸの最大電荷保存容量（ｆｕｌｌ ｗｅｌｌ ｃａｐａｃｉｔｙ：ＦＷＣ）が増加する。従って、本発明によるイメージセンサは、オーバーフロートランジスタＳＯＦをオン／オフすることで、高照度では、フローティングディフュージョンノードＦＤの等価キャパシタンスを増加させるため、ピクセルＰＸの面積を増加させなくても、高いダイナミックレンジ（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ：ＨＤＲ）を確保することができる。また、低照度では、フローティングディフュージョンノードＦＤの等価キャパシタンスを減少させることで、高いコンバージョンゲイン（ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ）を獲得することができる。即ち、広いダイナミックレンジ（Ｗｉｄｅ Ｄｙｎａｍｉｃ Ｒａｎｇｅ：ＷＤＲ）を確保することができる。
スイッチング制御信号ＳＳによって、第１スイッチＳＷ１及び第２スイッチＳＷ２がオンになると、比較器１２１の入力端と出力端とが互いに連結されて、比較器１２１がリセットされる。例えば、比較器１２１の比較動作が遂行される前のオートゼロ（Ａｕｔｏ－Ｚｅｒｏ）区間で、スイッチング制御信号ＳＳに応答して、比較器１２１は、リセットされる。
図３は、本発明の一実施形態によるイメージセンサに含まれるピクセルに提供される制御信号及びランプ信号を示すタイミング図である。図４は、オーバーフロー（ｏｖｅｒ－ｆｌｏｗ）動作時のサンプリング区間Ａにおけるピクセルの電位レベルを示す図である。
図２及び図３を参照すると、ピクセルＰＸは、照度によって複数の動作モードで動作する。例えば、高照度動作モードでは、オーバーフロー動作モード及びＨＣＧ（ｈｉｇｈ ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ）モードを遂行し、一方、低照度動作モードでは、ＨＣＧ（ｈｉｇｈ ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ）モードのみを遂行する。
オーバーフロー動作モードは、フォトダイオードＰＤで生成されてオーバーフローした光電荷をセンシングするための動作モードを意味する。オーバーフロー動作モードは、以下で説明する動作を含む。オーバーフロー動作モードで、選択制御信号ＳＥＬはローレベルを保持し、選択トランジスタＳＸはオフ状態を保持する。オーバーフロー動作モードが開始されると、リセット制御信号ＲＳ及び伝送制御信号ＴＳが同時にハイレベルを有することで、フォトダイオードＰＤ及びフローティングディフュージョンノードＦＤが共にリセットされる。
伝送制御信号ＴＳがハイレベルからローレベルに遷移すると、オーバーフロー制御信号ＯＦＳがローレベルからハイレベルに遷移する。オーバーフロー制御信号ＯＦＳに応答して、オーバーフロートランジスタＳＯＦはオン状態になり、フローティングディフュージョンノードＦＤと出力ノードＮＯとが連結される。ピクセルＰＸの最大電荷保存容量（ＦＷＣ）は、フローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤのキャパシタンスとＡＤＣ１２０の第１キャパシタＣ１のキャパシタンスとを合わせた値を有する。即ち、フォトダイオードＰＤでオーバーフローした電荷がドレインされずに、拡張されたＦＷＣに蓄積される。ＦＷＣが増加することで、電荷蓄積時間を増加させることが可能になる。
スイッチング制御信号ＳＳがローレベルからハイレベルに遷移し、比較器１２１で比較動作を遂行する前、即ちサンプリング動作を遂行する前まではスイッチング制御信号ＳＳがハイレベルを保持する。従って、比較器１２１の第１入力信号ＩＮＮが入力される入力端と比較結果信号ＣＯＵＴが出力される出力端とが連結されることで、入力端の電圧が安定化される。
フローティングディフュージョンノードＦＤの電圧ＶＦＤは、リセット制御信号ＲＳがハイレベルからローレベルに遷移してフローティングディフュージョンノードＦＤのリセット動作が完了し、フォトダイオードＰＤに蓄積された電荷がオーバーフローし始めると、徐々に減少する。フローティングディフュージョンノードＦＤ及びＡＤＣ１２０の第１キャパシタＣ１にオーバーフローした光電荷が蓄積されることにより、フローティングディフュージョンノードＦＤの電圧ＶＦＤは、徐々に減少する。
図２～図４を参照すると、サンプリング区間Ａでサンプリングを遂行するために、スイッチング制御信号ＳＳはハイレベルからローレベルに遷移する。この際、比較器１２１がリセットされた状態における第１入力信号ＩＮＮの電圧レベルは、オートゼロ電圧ＡＺＶと称される。
フォトダイオードＰＤでオーバーフローした電荷によってフローティングディフュージョンノードＦＤ及び第１キャパシタＣ１に電荷が充電され、充電された電荷量Ｑ２に対応する第１入力信号ＩＮＮが第１イメージ信号Ｓ１としてサンプリングされる。
アナログ信号である第１イメージ信号Ｓ１をデジタル変換するために、ランプ信号ＲＡＭＰは、サンプリング区間Ａでオフセットが加えられた後、漸増する。ランプ信号ＲＡＭＰよりも第１イメージ信号Ｓ１の電圧レベルが低くなると、比較器１２１の比較結果、信号ＣＯＵＴの極性が変わる。比較結果信号ＣＯＵＴの極性が変わった時点Ｔ１に基づいて第１イメージ信号Ｓ１がデジタル信号に変換される。
第１イメージ信号Ｓ１のデジタル変換が完了すると、リセット制御信号ＲＳがローレベルからハイレベルに遷移し、フローティングディフュージョンノードＦＤ及び第１キャパシタＣ１に保存された電荷がドレインされ、フローティングディフュージョンノードＦＤの電圧ＶＦＤは、電源電圧ＶＤＤにリセットされる。フローティングディフュージョンノードＦＤの電圧ＶＦＤの変化によって第１入力信号ＩＮＮの電圧レベルが増加し、第１入力信号ＩＮＮが第１リセット信号Ｒ１としてサンプリングされる。
アナログ信号である第１リセット信号Ｒ１をデジタル変換するために、ランプ信号ＲＡＭＰは、オフセットが加えられた後、漸増する。ランプ信号ＲＡＭＰよりも第１リセット信号Ｒ１の電圧レベルが低くなると、比較器１２１の比較結果信号ＣＯＵＴの極性が変わる。比較結果信号ＣＯＵＴの極性が変わった時点Ｔ２に基づいて第１リセット信号Ｒ１がデジタル信号に変換される。
再び図２及び図３を参照すると、ＨＣＧモードは、フォトダイオードＰＤで生成されてオーバーフローしていない光電荷をセンシングするためのモードを意味する。ＨＣＧモードは、以下で説明する動作を含む。ＨＣＧモードで、オーバーフロー制御信号ＯＦＳはローレベルを保持し、オーバーフロートランジスタＳＯＦはオフ状態が保持され、フローティングディフュージョンノードＦＤと光検出回路１１０の出力ノードＮＯとは電気的に分離される。また、ＨＣＧモードで、選択制御信号ＳＥＬはハイレベルを保持し、選択トランジスタＳＸはオン状態を保持する。
ＨＣＧモードが開始されると、リセット制御信号ＲＳがハイレベルを有し、フローティングディフュージョンノードＦＤがリセットされてフローティングディフュージョンノードＦＤの電圧ＶＦＤが電源電圧ＶＤＤにリセットされる。リセット制御信号ＲＳがハイレベルからローレベルに遷移し、フローティングディフュージョンノードＦＤのリセット動作が完了すると、スイッチング制御信号ＳＳがローレベルからハイレベルに遷移して比較器１２１がリセットされる。
スイッチング制御信号ＳＳがハイレベルからローレベルに再び遷移すると、第１入力信号ＩＮＮとランプ信号ＲＡＭＰとの比較動作が遂行される。第１入力信号ＩＮＮが第２リセット信号Ｒ２としてサンプリングされる。
アナログ信号である第２リセット信号Ｒ２をデジタル変換するために、ランプ信号ＲＡＭＰは、オフセットが加えられた後、徐々に減少する。ランプ信号ＲＡＭＰよりも第２リセット信号Ｒ２の電圧レベルが高くなると、比較器１２１の比較結果信号ＣＯＵＴの極性が変わる。比較結果信号ＣＯＵＴの極性が変わった時点に基づいて、第２リセット信号Ｒ２がデジタル信号に変換される。
第２リセット信号Ｒ２のデジタル変換が完了すると、伝送制御信号ＴＳがローレベルからハイレベルに遷移して、フォトダイオードＰＤに蓄積された電荷がフローティングディフュージョンノードＦＤに蓄積される。フォトダイオードＰＤに蓄積された電荷量（例えば、図４のＱ１）によってフローティングディフュージョンノードＦＤの電圧ＶＦＤが減少する。電荷量Ｑ１に対応する第１入力信号ＩＮＮが第２イメージ信号Ｓ２としてサンプリングされる。
アナログ信号である第２イメージ信号Ｓ２をデジタル変換するために、ランプ信号ＲＡＭＰは、オフセットが加えられた後、徐々に減少する。ランプ信号ＲＡＭＰよりも第２イメージ信号Ｓ２の電圧レベルが高くなると、比較器１２１の比較結果信号ＣＯＵＴの極性が変わる。比較結果信号ＣＯＵＴの極性が変わった時点に基づいて、第２イメージ信号Ｓ２がデジタル信号に変換される。
本発明によるイメージセンサは、高照度モードで、オーバーフロー動作モード及びＨＣＧモードを遂行することで、オーバーフローする電荷が捨てられずに高照度の光を検出することが可能になる。また、ＨＣＧモードでは、フローティングディフュージョンノードＦＤの等価キャパシタンスをオーバーフロー動作モードで更に減少させることで、フローティングディフュージョンノードＦＤのポテンシャル（電位）変化が大きくなり、変換利得（Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ）が高くなる。一方、イメージセンサは、低照度モードでは、ＨＣＧモードのみを遂行することで、変換利得が高くなる。
図５は、本発明の一実施形態によるイメージセンサに含まれるピクセルの一部を示す第２例のブロック図である。図５で説明する光検出回路１１０ａは、図１の光検出回路１１０の一例であり、図５に関する説明で、図２と同一の符号については重複説明を省略する。
図５を参照すると、光検出回路１１０ａは、フォトダイオードＰＤ、伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワーＳＦ、選択トランジスタＳＸ、オーバーフロートランジスタＳＯＦ、及びコンバージョンゲイントランジスタＤＣＧＸを含む。コンバージョンゲイントランジスタＤＣＧＸは、コンバージョンゲイン制御信号ＤＣＧＳによってオン／オフが制御される。光検出回路１１０ａに提供される制御信号（ＲＳ、ＤＣＧＳ、ＴＳ、ＯＦＳ、ＳＥＬ）は、ピクセルドライバ（図１の２００）で生成された制御信号ＣＴＲＬの一部である。
リセットトランジスタＲＸの第１端子には電源電圧ＶＤＤが印加され、第２端子はリセットノードＮＲに連結される。コンバージョンゲイントランジスタＤＣＧＴの第１端子はリセットノードＮＲに連結され、コンバージョンゲイントランジスタＤＣＧＴの第２端子はフローティングディフュージョンノードＦＤに連結される。
リセットノードＮＲは、実質的に寄生キャパシタＣＤＣＧを有し、寄生キャパシタＣＤＣＧに光電荷が蓄積される。一実施形態において、イメージセンサは、ＬＣＧ（Ｌｏｗ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ）モード及びＨＣＧモードで動作することで、ＤＣＧ（ｄｕａｌ ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ）機能を支援する。ＬＣＧモードでは、フローティングディフュージョンノードＦＤにフォトダイオードＰＤで生成された光電荷を蓄積するために伝送制御信号ＴＳがハイレベルを保持するとき、コンバージョンゲイン制御信号ＤＣＧＳはハイレベルである。フローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤに光電荷が蓄積される間、コンバージョンゲイントランジスタＤＣＧＸがオン状態になり、コンバージョンゲイントランジスタＤＣＧＸの寄生キャパシタＣＤＣＧにも光電荷が蓄積される。従って、実質的にフローティングディフュージョンノードＦＤの等価キャパシタンスが増加する効果が発生し、変換効率（ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ）は減少する。
一方、ＨＣＧモードでは、伝送制御信号ＴＳがハイレベルを保持するとき、コンバージョンゲイン制御信号ＤＣＧＳがローレベルを保持し、フローティングディフュージョンノードＦＤの等価キャパシタンスは、相対的に小さくなるが、変換効率は増加する。従って、本発明によるイメージセンサは、１つのフレーム内でオーバーフローモード、ＬＣＧモード、及びＨＣＧモードをいずれも遂行することで、ダイナミックレンジの拡張が可能になる。
本実施形態において、リセットノードＮＲに追加キャパシタが更に連結されることで、コンバージョンゲイントランジスタＤＣＧＴがオンになるとき、追加キャパシタとフローティングディフュージョンノードＦＤとが電気的に連結されて、フローティングディフュージョンノードＦＤの等価キャパシタンスが更に増加する。
図６は、本発明の一実施形態によるイメージセンサに含まれるピクセルの一部を示す第３例のブロック図である。図６で説明する光検出回路１１０ｂは、図１の光検出回路１１０の一例であり、図６に関する説明で、図２及び図５と同一の符号については重複説明を省略する。
図６を参照すると、光検出回路１１０ｂは、フォトダイオードＰＤ、伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワーＳＦ、選択トランジスタＳＸ、及びコンバージョンゲイントランジスタＤＣＧＸを含む。光検出回路１１０ｂに提供される制御信号（ＲＳ、ＤＣＧＳ、ＴＳ、ＯＦＳ、ＳＥＬ）は、ピクセルドライバ（図１の２００）で生成された制御信号ＣＴＲＬの一部である。
光検出回路１１０ｂは、オーバーフロートランジスタＳＯＦａを更に含む。オーバーフロートランジスタＳＯＦａは、フローティングディフュージョンノードＦＤとリセットノードＮＲとの間に連結される。オーバーフロートランジスタＳＯＦａは、ピクセルドライバ（図１の２００）から出力されるオーバーフロー制御信号ＯＦＳに応答して、フローティングディフュージョンノードＦＤとリセットノードＮＲとを電気的に連結するか又は電気的に分離する。
本発明によるイメージセンサは、オーバーフロー動作モードで、オーバーフロートランジスタＳＯＦａ及びコンバージョンゲイントランジスタＤＣＧＴを同時にターンオンすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ、コンバージョンゲイントランジスタＤＣＧＸの寄生キャパシタＣＤＣＧ、及びＡＤＣ１２０の第１キャパシタＣ１に蓄積されるようにピクセルを制御する。また、イメージセンサは、ＬＣＧモードで、オーバーフロートランジスタＳＯＦａをオフにし、コンバージョンゲイントランジスタＤＣＧＴをオンにすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ及びコンバージョンゲイントランジスタＤＣＧＸの寄生キャパシタＣＤＣＧに蓄積されるようにピクセルを制御する。また、イメージセンサは、ＨＣＧモードで、オーバーフロートランジスタＳＯＦａ及びコンバージョンゲイントランジスタＤＣＧＴをいずれもオフにすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤにのみ蓄積されるようにピクセルを制御する。
図７は、本発明の一実施形態によるイメージセンサの他の例を示すブロック図である。図７で説明するピクセルＰＸ’は、内部にキャパシタを含むピクセルの一例を説明するためのものであり、グローバルシャッタ（ｇｌｏｂａｌ ｓｈｕｔｔｅｒ）動作が可能なピクセルである。図１のイメージセンサ１０と比較して、図７のイメージセンサ１０’は、ＡＤＣ５１０をピクセルＰＸ’の内部にそれぞれ含まず、ピクセルアレイ１００’の外部にＡＤＣ５１０を含む。図７に関する説明で、図１と同一符号については重複説明を省略する。
図７を参照すると、イメージセンサ１０’は、ピクセルアレイ１００’、ピクセルドライバ２００’、ランプ信号生成器３００’、コントローラ４００’、リードアウト回路５００’、及びインターフェース回路６００’を含む。ピクセルアレイ１００’は、複数のピクセルＰＸ’を含み、複数のピクセルＰＸ’のそれぞれは、外部からの光信号を感知し、感知された光信号に対応するピクセル信号ＰＸＳを出力するように構成される。
ピクセルアレイ１００’で、複数のピクセルＰＸ’は、複数のロウ及び複数のカラムに配置されるマトリックス（ｍａｔｒｉｘ）状に配列される。イメージセンサ１０’は、グローバルシャッタモードで、それぞれ異なるロウに配置されたピクセルＰＸ’の光電荷蓄積時点を同一に制御し、光電荷蓄積時間の差によるイメージの歪曲を除去する。
ピクセルＰＸ’は、光検出回路１１０’及びピクセル信号生成回路１２０’を含む。光検出回路１１０’は、光感知素子を含み、外部から感知された光信号を電気的な信号、即ちアナログ信号である検出信号に変換する。検出信号は、光検出回路１１０’のリセット動作による検出信号を含み、光検出回路１１０’の光検出動作による検出信号を含む。
ピクセル信号生成回路１２０’は、検出信号を受信し、検出信号に対応するピクセル信号ＰＸＳを生成し、ピクセル信号ＰＸＳを、カラムラインを介して出力する。ピクセル信号生成回路１２０’は、内部にキャパシタを含み、検出信号に対応する電荷量を内部キャパシタに保存する。例えば、ピクセル信号生成回路１２０’は、光検出動作に対応する電荷が蓄積される第１キャパシタを含み、リセット動作に対応する電荷が蓄積される第２キャパシタを含む。ピクセルＰＸ’が第１キャパシタ及び第２キャパシタを含むことで、それぞれ異なるロウに配置されたピクセルＰＸ’の光電荷蓄積時点が同一に制御される。
本発明によるイメージセンサ１０’は、照度によって複数の動作モードで動作する。ピクセルＰＸ’のそれぞれは、動作モードによって、光信号に対応する電荷が蓄積されるフローティングディフュージョンノードの等価キャパシタンスが異なる。例えば、イメージセンサ１０’は、高照度環境で、光検出回路１１０’のフローティングディフュージョンノードとピクセル信号生成回路１２０’に含まれる内部キャパシタとを電気的に連結することで、フローティングディフュージョンノードの等価キャパシタンスを相対的に増加させる。また、例えばイメージセンサ１０’は、低照度環境で、フローティングディフュージョンノードとピクセル信号生成回路１２０’に含まれる内部キャパシタとを電気的に分離することで、フローティングディフュージョンノードの等価キャパシタンスを相対的に減少させる。
ピクセルドライバ２００’は、ピクセルアレイ１００’に含まれる複数のピクセルＰＸ’を制御するための制御信号ＣＴＲＬ’を出力する。ピクセルドライバ２００’から生成された制御信号ＣＴＲＬ’に応答して、複数のピクセルＰＸ’のそれぞれは、照度による複数の動作モードで動作する。一実施形態において、ピクセルドライバ２００’は、グローバルシャッタモードで動作するために、複数のピクセルＰＸ’のそれぞれに制御信号ＣＴＲＬ’の活性化及び非活性化タイミングを決定する。
ランプ信号生成器３００’は、ランプ信号ＲＡＭＰ’を生成してランプ信号ＲＡＭＰ’をリードアウト回路５００’、例えばＡＤＣ５１０に提供する。ランプ信号ＲＡＭＰ’は、アナログ信号をデジタル信号に変換するための信号であり、三角波の形態を有するように生成される。
リードアウト回路５００’は、ＡＤＣ５１０及びメモリ５３０を含む。ＡＤＣ５１０は、ピクセルアレイ１００’から提供されたピクセル信号ＰＸＳをサンプリング及び保持し、リセット信号とイメージ信号とを二重サンプリングし、その差に該当するレベルを出力する相関二重サンプリング動作を遂行する。ＡＤＣ５１０は、ランプ信号ＲＡＭＰ’が提供され、リセット信号とイメージ信号とをそれぞれ比較し、比較結果信号を出力する。ＡＤＣ５１０は、比較結果信号をデジタル信号に変換する。メモリ５３０は、デジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされたイメージデータＩＤを順次に出力する。
図８及び図９は、本発明の一実施形態によるイメージセンサに含まれるピクセルを示す第４、第５例のブロック図である。図８及び図９で説明するピクセル（ＰＸ’、ＰＸａ’）はグローバルシャッタ動作が可能なピクセルの一例であって、本発明によるイメージセンサはピクセル（ＰＸ’、ＰＸａ’）の回路構成に限定されない。ピクセル（ＰＸ’、ＰＸａ’）のそれぞれに含まれるピクセル信号生成回路１２０’の回路構成は、多様に変形可能であるということは自明であろう。
図８及び図９で説明するリセット制御信号ＲＳ、コンバージョンゲイン制御信号ＤＣＧＳ、伝送制御信号ＴＳ、オーバーフロー制御信号ＯＦＳ、プレチャージ制御信号ＰＣ、サンプリング制御信号（ＳＡＭＰＳ１、ＳＡＭＰＳ２）、及び選択制御信号（ＳＥＬ１、ＳＥＬ２）は、図７の制御信号ＣＴＲＬ’に含まれる。図８及び図９に関する説明で、図２、図５、及び図６の符号と同一の符号については重複説明を省略する。
図８を参照すると、ピクセルＰＸ’は、光検出回路１１０’と、光検出回路１１０’から出力される検出信号ＤＳによる第１ピクセル信号ＰＸＳ１及び第２ピクセル信号ＰＸＳ２を出力するピクセル信号生成回路１２０’とを含む。光検出回路１１０’は、フォトダイオードＰＤ、伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワーＳＦ、プレチャージトランジスタＰＣＸ、オーバーフロートランジスタＳＯＦ、及びコンバージョンゲイントランジスタＤＣＧＸを含む。光検出回路１１０’は、光信号に対応する検出信号ＤＳを出力する。但し、図８に示した光検出回路１１０’は、コンバージョンゲイントランジスタＤＣＧＸを含まない場合もある。
オーバーフロートランジスタＳＯＦは、フローティングディフュージョンノードＦＤと出力ノードＮＯとの間に連結される。オーバーフロートランジスタＳＯＦは、ピクセルドライバ２００から出力されるオーバーフロー制御信号ＯＦＳに応答して、フローティングディフュージョンノードＦＤと出力ノードＮＯとを電気的に連結するか又は電気的に分離する。
プレチャージトランジスタＰＣＸの第１端子は出力ノードＮＯに連結され、第２端子にはグラウンド電圧が印加される。プレチャージトランジスタＰＣＸは、プレチャージ制御信号ＰＣによって電流源として動作する。一実施形態において、ソースフォロワーＳＦとプレチャージトランジスタＰＣＸとの間には、追加トランジスタが直列に連結される。
ピクセル信号生成回路１２０’は、第１サンプリングトランジスタＳＡＭＰ１、第２サンプリングトランジスタＳＡＭＰ２、第１キャパシタＣ１’、第２キャパシタＣ２’、第１ソースフォロワーＳＦ１、第２ソースフォロワーＳＦ２、第１選択トランジスタＳＸ１、及び第２選択トランジスタＳＸ２を含む。
第１サンプリングトランジスタＳＡＭＰ１は、出力ノードＮＯと第１ノードＮ１との間に連結され、第１サンプリング制御信号ＳＡＭＰＳ１によってオン／オフにされる。第２サンプリングトランジスタＳＡＭＰ２は、出力ノードＮＯと第２ノードＮ２との間に連結され、第２サンプリング制御信号ＳＡＭＰＳ２によってオン又はオフにされる。
第１キャパシタＣ１’の第１端は第１ノードＮ１に連結され、第２端には電源電圧ＶＤＤが印加される。但し、それに限定されず、第１キャパシタＣ１’の第２端には、グラウンド電圧が印加され得る。第１サンプリングトランジスタＳＡＭＰ１がオンになると、検出信号ＤＳによる電荷が第１キャパシタＣ１’に蓄積される。例えば、第１キャパシタＣ１’には、光電荷蓄積動作による電荷が蓄積される。
第２キャパシタＣ２’の第１端は第２ノードＮ２に連結され、第２端には電源電圧ＶＤＤが印加される。但し、それに限定されず、第２キャパシタＣ２’の第２端には、グラウンド電圧が印加され得る。第２サンプリングトランジスタＳＡＭＰ２がオンになると、検出信号ＤＳによる電荷が第２キャパシタＣ２’に蓄積される。例えば、第２キャパシタＣ２’には、フローティングディフュージョンノードＦＤのリセット動作による電荷が蓄積される。
第１ソースフォロワーＳＦ１の第１端には電源電圧ＶＤＤが印加され、第１ソースフォロワーＳＦ１の第２端は第１選択トランジスタＳＸ１に連結される。第１ソースフォロワーＳＦ１は、第１キャパシタＣ１’に充電された電荷量による信号をバッファリングし、第１ノードＮ１におけるポテンシャル（電位）変化を増幅して第１ピクセル信号ＰＸＳ１を出力する。
第１選択トランジスタＳＸ１の第１端は第１ソースフォロワーＳＦ１に連結され、第１選択トランジスタＳＸ１の第２端は第１カラムラインＣＬ１に連結される。第１選択トランジスタＳＸ１は、第１選択制御信号ＳＥＬ１に応答して、第１カラムラインＣＬ１に光電荷蓄積動作によるイメージ信号ＳＩＧを第１ピクセル信号ＰＸＳ１として出力する。
第２ソースフォロワーＳＦ２の第１端には電源電圧ＶＤＤが印加され、第２ソースフォロワーＳＦ２の第２端は第２選択トランジスタＳＸ２に連結される。第２ソースフォロワーＳＦ２は、第２キャパシタＣ２’に充電された電荷量による信号をバッファリングし、第２ノードＮ２における電位変化を増幅して第２ピクセル信号ＰＸＳ２を出力する。
第２選択トランジスタＳＸ２の第１端は第２ソースフォロワーＳＦ２に連結され、第２選択トランジスタＳＸ２の第２端は第２カラムラインＣＬ２に連結される。第２選択トランジスタＳＸ２は、第２選択制御信号ＳＥＬ２に応答して、第２カラムラインＣＬ２にリセット動作によるリセット信号ＲＳＴを第２ピクセル信号ＰＸＳ２として出力する。
第１キャパシタＣ１’は、相対的に大きいキャパシタンスを有するキャパシタである。オーバーフロートランジスタＳＯＦ及び第１サンプリングトランジスタＳＡＭＰ１がオン状態になり、プレチャージトランジスタＰＣＸがオフ状態になると、フローティングディフュージョンノードＦＤ、出力ノードＮＯ、及び第１ノードＮ１が連結されて、フローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤとピクセル信号生成回路１２０’の第１キャパシタＣ１’とが電気的に連結される。従って、オーバーフロートランジスタＳＯＦがオン状態になると、フローティングディフュージョンノードＦＤの等価キャパシタンスが増加し、フォトダイオードＰＤで生成された更に多量の光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ及び第１キャパシタＣ１’に蓄積される。ピクセルＰＸ’の最大電荷保存容量（ＦＷＣ）が増加する。
本発明によるイメージセンサは、オーバーフロー動作モードで、コンバージョンゲイントランジスタＤＣＧＴ、オーバーフロートランジスタＳＯＦ、及び第１サンプリングトランジスタＳＡＭＰ１をターンオンしてプレチャージトランジスタＰＣＸをターンオフすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ、コンバージョンゲイントランジスタＤＣＧＸの寄生キャパシタＣＤＣＧ、及びピクセル信号生成回路１２０’の第１キャパシタＣ１’に蓄積されるようにピクセルを制御する。但し、それに限定されず、オーバーフロー動作モードで、コンバージョンゲイントランジスタＤＣＧＴは、オフ状態を保持することもできる。
また、イメージセンサは、ＬＣＧモードで、オーバーフロートランジスタＳＯＦをオフにし、コンバージョンゲイントランジスタＤＣＧＸをオンにすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ及びコンバージョンゲイントランジスタＤＣＧＸの寄生キャパシタＣＤＣＧに蓄積されるようにピクセルを制御する。また、イメージセンサは、ＨＣＧモードで、オーバーフロートランジスタＳＯＦ及びコンバージョンゲイントランジスタＤＣＧＴをいずれもオフにすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤにのみ蓄積されるようにピクセルを制御する。
図９を参照すると、ピクセルＰＸａ’は、光検出回路１１０ａ’と、光検出回路１１０ａ’から出力される検出信号ＤＳによる第１ピクセル信号ＰＸＳ１及び第２ピクセル信号ＰＸＳ２を出力するピクセル信号生成回路１２０’とを含む。光検出回路１１０ａ’は、フォトダイオードＰＤ、伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワーＳＦ、プレチャージトランジスタＰＣＸ、オーバーフロートランジスタＳＯＦａ、及びコンバージョンゲイントランジスタＤＣＧＸを含む。
オーバーフロートランジスタＳＯＦａは、ピクセルドライバ（図１の２００）から出力されるオーバーフロー制御信号ＯＦＳに応答して、フローティングディフュージョンノードＦＤとリセットノードＮＲとを電気的に連結するか又は電気的に分離する。
イメージセンサは、オーバーフロー動作モードで、コンバージョンゲイントランジスタＤＣＧＴ、オーバーフロートランジスタＳＯＦａ、及び第１サンプリングトランジスタＳＡＭＰ１をターンオンし、プレチャージトランジスタＰＣＸをターンオフすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ、コンバージョンゲイントランジスタＤＣＧＸの寄生キャパシタＣＤＣＧ、及びピクセル信号生成回路１２０’の第１キャパシタＣ１’に蓄積されるようにピクセルを制御する。また、イメージセンサは、ＬＣＧモードで、オーバーフロートランジスタＳＯＦａをオフにし、コンバージョンゲイントランジスタＤＣＧＴをオンにすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ及びコンバージョンゲイントランジスタＤＣＧＸの寄生キャパシタＣＤＣＧに蓄積されるようにピクセルを制御する。また、イメージセンサは、ＨＣＧモードで、オーバーフロートランジスタＳＯＦａ及びコンバージョンゲイントランジスタＤＣＧＴをいずれもオフにすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤにのみ蓄積されるようにピクセルを制御する。
図８及び図９を参照すると、本発明によるイメージセンサは、オーバーフロートランジスタ（ＳＯＦ、ＳＯＦａ）をオン／オフにすることで、高照度では、フローティングディフュージョンノードＦＤの等価キャパシタンスを増加させ、低照度では、フローティングディフュージョンノードＦＤの等価キャパシタンスを減少させ、ピクセルＰＸの面積を増加させずに広いダイナミックレンジを確保することができる。また、ピクセルＰＸ’がコンバーションゲイントランジスタＤＣＧＸを更に含むため、イメージセンサは、オーバーフロートランジスタ（ＳＯＦ、ＳＯＦａ）及びコンバーションゲイントランジスタＤＣＧＸのオン／オフを制御することで、オーバーフロー動作モード、ＬＣＧモード、及びＨＣＧモードとして動作する。
図１０及び図１１は、本発明の一実施形態によるイメージセンサに含まれるピクセルを示す第６、第７例のブロック図である。図１０及び図１１で説明するピクセル（ＰＸｂ’、ＰＸｃ’）はグローバルシャッタ動作が可能なピクセルの一例であり、本発明によるイメージセンサはピクセル（ＰＸｂ’、ＰＸｃ’）の回路構成に限定されない。ピクセル（ＰＸｂ’、ＰＸｃ’）のそれぞれに含まれるピクセル信号生成回路１２０ｂ’の回路構成は、多様に変形可能であるということは自明であろう。
図１０及び図１１で説明するリセット制御信号ＲＳ、コンバージョンゲイン制御信号ＤＣＧＳ、伝送制御信号ＴＳ、オーバーフロー制御信号ＯＦＳ、プレチャージ制御信号ＰＣ、プレチャージ選択制御信号ＰＳＥＬ、サンプリング制御信号（ＳＡＭＰＳ１、ＳＡＭＰＳ２）、及び選択制御信号ＳＥＬ’は、図７の制御信号ＣＴＲＬ’に含まれる。図１０及び図１１に関する説明で、図８及び図９の符号と同一の符号については重複説明を省略する。
図１０を参照すると、ピクセルＰＸｂ’は、光検出回路１１０’と、光検出回路１１０’から出力される検出信号ＤＳによるピクセル信号ＰＸＳを出力するピクセル信号生成回路１２０ｂ’とを含む。ピクセル信号生成回路１２０ｂ’は、プレチャージ選択トランジスタＰＳＥＬ、第１サンプリングトランジスタＳＡＭＰ１、第２サンプリングトランジスタＳＡＭＰ２、第１キャパシタＣ１’、第２キャパシタＣ２’、ソースフォロワーＳＦ’、及び選択トランジスタＳＸ’を含む。
プレチャージ選択トランジスタＰＳＸは、光検出回路１１０’の出力ノードＮＯとピクセル信号生成回路１２０ｂ’のセンシングノードＮＳとの間に連結され、プレチャージ選択制御信号ＰＳＥＬによってオン又はオフにされることで、センシングノードＮＳをリセットする。
第１サンプリングトランジスタＳＡＭＰ１は、センシングノードＮＳに連結される。第１サンプリングトランジスタＳＡＭＰ１は、第１サンプリング制御信号ＳＡＭＰＳ１によってオン／オフにされることで、検出信号ＤＳによる電荷を第１キャパシタＣ１’に蓄積する。例えば、第１キャパシタＣ１’には、光電荷蓄積動作による電荷が蓄積される。
第２サンプリングトランジスタＳＡＭＰ２は、センシングノードＮＳに連結される。第２サンプリングトランジスタＳＡＭＰ２は、第２サンプリング制御信号ＳＡＭＰＳ２によってオン／オフにされることで、検出信号ＤＳによる電荷を第２キャパシタＣ２’に蓄積する。例えば、第２キャパシタＣ２’には、光電荷蓄積動作による電荷が蓄積される。例えば、第２キャパシタＣ２’には、フローティングディフュージョンノードＦＤのリセット動作による電荷が蓄積される。
ソースフォロワーＳＦ’はセンシングノードＮＳにおける電位変化を増幅してピクセル信号ＰＸＳを出力し、選択トランジスタＳＸ’は選択制御信号ＳＥＬ’に応答してカラムラインＣＬにピクセル信号ＰＸＳを出力する。ピクセル信号ＰＸＳは、光電荷蓄積動作によるイメージ信号ＳＩＧ及びフローティングディフュージョンノードＦＤに対するリセット動作によるリセット信号ＲＳＴを出力する。
本発明によるイメージセンサは、オーバーフロー動作モードで、コンバージョンゲイントランジスタＤＣＧＴ、オーバーフロートランジスタＳＯＦ、プレチャージ選択トランジスタＰＳＸ、及び第１サンプリングトランジスタＳＡＭＰ１をターンオンし、プレチャージトランジスタＰＣＸをターンオフすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ、コンバージョンゲイントランジスタＤＣＧＸの寄生キャパシタＣＤＣＧ、及びピクセル信号生成回路１２０ｂ’の第１キャパシタＣ１’に蓄積されるようにピクセルを制御する。但し、それに限定されず、オーバーフロー動作モードで、コンバージョンゲイントランジスタＤＣＧＴは、オフ状態を保持することもできる。
また、イメージセンサは、ＬＣＧモードで、オーバーフロートランジスタＳＯＦをオフにし、コンバージョンゲイントランジスタＤＣＧＴをオンにすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤ及びコンバージョンゲイントランジスタＤＣＧＸの寄生キャパシタＣＤＣＧに蓄積されるようにピクセルを制御する。また、イメージセンサは、ＨＣＧモードで、オーバーフロートランジスタＳＯＦ及びコンバージョンゲイントランジスタＤＣＧＴをいずれもオフすることで、フォトダイオードＰＤで生成されてオーバーフローした光電荷がフローティングディフュージョンノードＦＤの寄生キャパシタＣＦＤにのみ蓄積されるようにピクセルを制御する。
図１０及び図１１を参照すると、ピクセル（ＰＸｂ’、ＰＸｃ’）は、光検出回路（１１０’、１１０ａ’）と、光検出回路（１１０’、１１０ａ’）から出力される検出信号ＤＳによるピクセル信号ＰＸＳを出力するピクセル信号生成回路１２０ｂ’を含む。本発明によるイメージセンサは、オーバーフロートランジスタ（ＳＯＦ、ＳＯＦａ）をオン／オフにすることで、高照度では、フローティングディフュージョンノードＦＤの等価キャパシタンスを増加させ、低照度では、フローティングディフュージョンノードＦＤの等価キャパシタンスを減少させて、ピクセルＰＸの面積を増加させずに高いダイナミックレンジを確保することができる。また、ピクセル（ＰＸｂ’、ＰＸｃ’）がコンバーションゲイントランジスタＤＣＧＸを更に含むため、イメージセンサは、オーバーフロートランジスタ（ＳＯＦ、ＳＯＦａ）及びコンバーションゲイントランジスタＤＣＧＸのオン／オフを制御することで、オーバーフロー動作モード、ＬＣＧモード、及びＨＣＧモードで動作する。
図１２は、マルチカメラモジュールを含む電子装置のブロック図である。図１３は、図１２のカメラモジュールの詳細ブロック図である。図１３は、カメラモジュール１１００ｂの詳細構成について説明するが、以下の説明は、実施形態によって他のカメラモジュール（１１００ａ、１１００ｃ）についても同一に適用される。
図１２を参照すると、電子装置１０００は、カメラモジュールグループ１１００、アプリケーションプロセッサ１２００、ＰＭＩＣ（ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）１３００、及び外部メモリ１４００を含む。カメラモジュールグループ１１００は、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）を含む。図面には、３個のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）が配置された実施形態を図示しているが、実施形態はそれに制限されるものではない。
図１２及び図１３を参照すると、カメラモジュール１１００ｂは、プリズム１１０５、光学経路ホルディング要素（Ｏｐｔｉｃａｌ Ｐａｔｈ Ｆｏｌｄｉｎｇ Ｅｌｅｍｅｎｔ、以下、「ＯＰＦＥ」）１１１０、アクチュエータ１１３０、イメージセンシング装置１１４０、及びストレージ１１５０を含む。
プリズム１１０５は、光反射物質の反射面１１０７を含んで外部から入射する光Ｌの経路を変形させる。ＯＰＦＥ１１１０は、例えばｍ個（ここで、ｍは、自然数）のグループからなる光学レンズを含む。アクチュエータ１１３０は、ＯＰＦＥ１１１０又は光学レンズ（以下、光学レンズと指称）を特定位置に移動させる。
イメージセンシング装置１１４０は、イメージセンサ１１４２、制御ロジック１１４４、及びメモリ１１４６を含む。イメージセンサ１１４２は、光学レンズを介して提供される光Ｌを用いてセンシング対象のイメージをセンシングする。イメージセンサ１１４２は、図１で説明したイメージセンサ１０であり、図７で説明したイメージセンサ１０’である。
制御ロジック１１４４は、カメラモジュール１１００ｂの全般的な動作を制御する。例えば、制御ロジック１１４４は、制御信号ラインＣＳＬｂを介して提供される制御信号によってカメラモジュール１１００ｂの動作を制御する。
一実施形態において、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）のうちの１つのカメラモジュール（例えば、１１００ｂ）は上述したプリズム１１０５及びＯＰＦＥ１１１０を含むフォールデッドレンズ（ｆｏｌｄｅｄ ｌｅｎｓ）形態のカメラモジュールであり、残りのカメラモジュール（例えば、１１００ａ、１１００ｃ）はプリズム１１０５及びＯＰＦＥ１１１０を含まないバーティカル（ｖｅｒｔｉｃａｌ）形態のカメラモジュールであるが、実施形態はそれに制限されるものではない。
一実施形態において、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）のうちの１つのカメラモジュール（例えば、１１００ｃ）は、例えばＩＲ（Ｉｎｆｒａｒｅｄ Ｒａｙ）を用いてデプス（ｄｅｐｔｈ）情報を抽出するバーティカル形態のデプスカメラ（ｄｅｐｔｈ ｃａｍｅｒａ）である。その場合、アプリケーションプロセッサ１２００は、そのようなデプスカメラから提供されたイメージデータとは異なるカメラモジュール（例えば、１１００ａ又は１１００ｂ）から提供されたイメージデータを併合（ｍｅｒｇｅ）して３次元デプスイメージ（３Ｄ ｄｅｐｔｈ ｉｍａｇｅ）を生成する。
一実施形態において、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）のうちの少なくとも２つのカメラモジュール（例えば、１１００ａ、１１００ｂ）は、それぞれ異なる観測視野（Ｆｉｅｌｄ ｏｆ Ｖｉｅｗ、視野角）を有する。その場合、例えば、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）のうちの少なくとも２つのカメラモジュール（例えば、１１００ａ、１１００ｂ）の光学レンズがそれぞれ異なるが、それに制限されるものではない。
また、一実施形態において、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）の各々の視野角はそれぞれ異なる。その場合、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）の各々に含まれる光学レンズもそれぞれ異なるが、それに制限されるものではない。
一実施形態において、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）の各々はそれぞれ物理的に分離されて配置される。即ち、１つのイメージセンサ１１４２のセンシング領域を複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）が分割して使用するのではなく、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）の各々の内部に独立したイメージセンサ１１４２が配置される。
再び、図１２を参照すると、アプリケーションプロセッサ１２００は、イメージ処理装置１２１０、メモリコントローラ１２２０、及び内部メモリ１２３０を含む。アプリケーションプロセッサ１２００は、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）から分離されて具現される。例えば、アプリケーションプロセッサ１２００と複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）とは別途の半導体チップにそれぞれ分離されて具現される。
イメージ処理装置１２１０は、複数のサブイメージプロセッサ（１２１２ａ、１２１２ｂ、１２１２ｃ）、イメージ生成器１２１４、及びカメラモジュールコントローラ１２１６を含む。
イメージ処理装置１２１０は、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）の個数に対応する個数の複数のサブイメージプロセッサ（１２１２ａ、１２１２ｂ、１２１２ｃ）を含む。
各々のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）から生成されたイメージデータは、それぞれ分離されたイメージ信号ライン（ＩＳＬａ、ＩＳＬｂ、ＩＳＬｃ）を介して対応するサブイメージプロセッサ（１２１２ａ、１２１２ｂ、１２１２ｃ）に提供される。例えば、カメラモジュール１１００ａから生成されたイメージデータはイメージ信号ラインＩＳＬａを介してサブイメージプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータはイメージ信号ラインＩＳＬｂを介してサブイメージプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータはイメージ信号ラインＩＳＬｃを介してサブイメージプロセッサ１２１２ｃに提供される。そのようなイメージデータの伝送は、例えばＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）に基づくカメラ直列インターフェース（ＣＳＩ；Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）を用いて遂行されるが、実施形態はそれに制限されるものではない。
それぞれのサブイメージプロセッサ（１２１２ａ、１２１２ｂ、１２１２ｃ）に提供されるイメージデータは、イメージ生成器１２１４に提供される。イメージ生成器１２１４は、イメージ生成情報（Ｇｅｎｅｒａｔｉｎｇ Ｉｎｆｏｒｍａｔｉｏｎ）又はモード信号（Ｍｏｄｅ Ｓｉｇｎａｌ）に応じて、それぞれのサブイメージプロセッサ（１２１２ａ、１２１２ｂ、１２１２ｃ）から提供されたイメージデータを用いて出力イメージを生成する。
具体的に、イメージ生成器１２１４は、イメージ生成情報又はモード信号に応じて、それぞれ異なる視野角を有するカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）から生成されたイメージデータのうちの少なくとも一部を併合（ｍｅｒｇｅ）して出力イメージを生成する。また、イメージ生成器１２１４は、イメージ生成情報又はモード信号に応じて、それぞれ異なる視野角を有するカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）から生成されたイメージデータのうちのいずれか１つを選択して出力イメージを生成する。
カメラモジュールコントローラ１２１６は、それぞれのカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）に制御信号を提供する。カメラモジュールコントローラ１２１６から生成された制御信号は、それぞれ分離された制御信号ライン（ＣＳＬａ、ＣＳＬｂ、ＣＳＬｃ）を介して対応するカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）に提供される。
アプリケーションプロセッサ１２００は、受信されたイメージデータ、即ちエンコーディングドされたデータを内部に備えられる内部メモリ１２３０又はアプリケーションプロセッサ１２００の外部の外部メモリ１４００に保存し、その後、内部メモリ１２３０又は外部メモリ１４００からエンコーディングドされたデータを読出してデコーディングし、デコーディングされたイメージデータに基づいて生成されたイメージをディスプレイする。例えば、イメージ処理装置１２１０の複数のサブプロセッサ（１２１２ａ、１２１２ｂ、１２１２ｃ）のうちの対応するサブプロセッサがデコーディングを遂行し、またデコーディングされたイメージデータに対してイメージ処理を遂行する。
ＰＭＩＣ１３００は、複数のカメラモジュール（１１００ａ、１１００ｂ、１１００ｃ）のそれぞれに電力、例えば電源電圧を供給する。例えば、ＰＭＩＣ１３００は、アプリケーションプロセッサ１２００の制御下で、パワー信号ラインＰＳＬａを介してカメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介してカメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介してカメラモジュール１１００ｃに第３電力を供給する。
イメージセンサは、内部に多数のピクセルを配置することで解像度が増加し、それによりピクセルのそれぞれの大きさが減少するため、フローティングディュージョンノードのキャパシタンスの大きさを効率的に増加させるためのピクセル構造が要求される。本発明は、内部キャパシタを用いてフローティングディフュージョンノードのキャパシタンスを増加させるピクセルを含むイメージセンサを提供することができる。
以上、本発明の実施形態ついて図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲で多様に変更実施することが可能である。
１０、１０’ イメージセンサ
１００、１００’ ピクセルアレイ
１１０、１１０ａ、１１０ｂ、１１０’、１１０ａ’ 光検出回路
１２０、１２０’、１２０ｂ’、５１０ アナログ－デジタルコンバータ（ＡＤＣ）
１２１ （ＣＯＭＰ）
１３０、５３０ メモリ
２００、２００’ ピクセルドライバ
３００、３００’ ランプ信号生成器
４００、４００’ コントローラ
５００ デジタル信号処理部
５００’ リードアウト回路
６００、６００’ インターフェース回路
１０００ 電子装置
１１００ カメラモジュールグループ
１１００ａ～１１００ｃ カメラモジュール
１１０５ プリズム
１１０７ 反射面
１１１０ 光学経路ホルディング要素（ＯＰＦＥ）
１１３０ アクチュエータ
１１４０ イメージセンシング装置
１１４２ イメージセンサ
１１４４ 制御ロジック
１１４６ メモリ
１１４７ キャリブレーションデータ
１１５０ ストレージ
１２００ アプリケーションプロセッサ（ＡＰ）
１２１０ イメージ処理装置
１２１２ａ～１２１２Ｃ サブイメージプロセッサ
１２１４ イメージ生成器
１２１６ カメラモジュールコントローラ
１２２０ メモリコントローラ
１２３０ 内部メモリ
１３００ ＰＭＩＣ（ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）
１４００ 外部メモリ
Ｃ１、Ｃ１’ 第１キャパシタ
Ｃ２、Ｃ２’ 第２キャパシタ
ＣＬ カラムライン
ＣＬ１、ＣＬ２ 第１、第２カラムライン
ＣＤＣＧ ＤＣＧＸの寄生キャパシタ
ＣＦＤ ＦＤの寄生キャパシタ
ＣＯＵＴ 比較結果信号
ＣＳＬａ～ＣＳＬｃ 制御信号ライン
ＣＴＲＬ、ＣＴＲＬ’ 制御信号
ＤＣＧＳ コンバージョンゲイン制御信号
ＤＣＧＸ コンバージョンゲイントランジス
ＤＯＵＴ デジタル出力信号
ＤＳ 検出信号
ＦＤ フローティングディフュージョンノード
ＩＤ 最終イメージデータ
ＩＮＮ、ＩＮＰ 第１、第２入力信号
ＩＳＬａ～ＩＳＬｃ イメージ信号ライン
Ｎ１、Ｎ２ 第１、第２ノード
ＮＯ 出力ノード
ＮＲ リセットノード
ＮＳ センシングノード
ＯＦＳ オーバーフロー制御信号
ＰＣ プレチャージ制御信号
ＰＣＸ プレチャージトランジスタ
ＰＤ フォトダイオード
ＰＳＬａ～ＰＳＬｃ パワー信号ライン
ＰＸ、ＰＸ’、ＰＸａ’、ＰＸｂ’、ＰＸｃ ピクセル
ＰＸＳ ピクセル信号
ＰＸＳ１ 第１ピクセル信号（ＳＩＧ）
ＰＸＳ２ 第２ピクセル信号（ＲＳＴ）
Ｑ１、Ｑ２ 電荷量
Ｒ１、Ｒ２ 第１、第２リセット信号
ＲＡＭＰ、ＲＡＭＰ’ ランプ信号
ＲＳ リセット制御信号
ＲＸ リセットトランジスタ
Ｓ１、Ｓ２ 第１、第２イメージ信号
ＳＡＭＰ１、ＳＡＭＰ２ 第１、第２サンプリングトランジスタ
ＳＡＭＰＳ１、ＳＡＭＰＳ２ 第１、第２サンプリング制御信号
ＳＥＬ、ＳＥＬ’ 選択制御信号
ＳＥＬ１、ＳＥＬ２ 第１、第２選択制御信号
ＳＦ、ＳＦ’ ソースフォロワー
ＳＦ１、ＳＦ２ 第１、第２ソースフォロワー
ＳＯＦ、ＳＯＦａ オーバーフロートランジスタ
ＳＳ スイッチング制御信号
ＳＸ、ＳＸ’ 選択トランジスタ
ＳＸ１、ＳＸ２ 第１、第２選択トランジスタ
ＳＷ１、ＳＷ２ 第１、第２スイッチ
ＴＳ 伝送制御信号
ＴＸ 伝送トランジスタ
ＶＤＤ 電源電圧
ＶＦＤ ＦＤの電圧

Claims (20)

  1. 複数のピクセルを備えるイメージセンサであって、
    前記複数のピクセルのそれぞれは、
    フォトダイオードを含んで検出信号を生成する光検出回路と、
    ランプ信号を用いて前記検出信号を変換するアナログ－デジタルコンバータと、を含み、
    前記光検出回路は、
    前記フォトダイオードで生成された光電荷を蓄積し、寄生キャパシタを有するフローティングディフュージョンノードと、
    前記フローティングディフュージョンノードと前記アナログ－デジタルコンバータの第１内部キャパシタとを電気的に連結するオーバーフロートランジスタと、を含むことを特徴とするイメージセンサ。
  2. 前記光検出回路は、前記フローティングディフュージョンノードの電圧変化を増幅して出力ノードに出力するソースフォロワーを更に含み、
    前記オーバーフロートランジスタは、前記フローティングディフュージョンノードと前記出力ノードとの間に連結されることを特徴とする請求項１に記載のイメージセンサ。
  3. 前記光検出回路は、
    前記フローティングディフュージョンノードを電源電圧にリセットするリセットトランジスタと、
    前記リセットトランジスタの一端に連結されるリセットノードと前記フローティングディフュージョンノードとの間に連結されるコンバージョンゲイントランジスタと、を更に含むことを特徴とする請求項２に記載のイメージセンサ。
  4. 前記光検出回路は、
    前記フローティングディフュージョンノードの電圧変化を増幅して出力ノードに出力するソースフォロワーと、
    前記フローティングディフュージョンノードを電源電圧にリセットするリセットトランジスタと、
    前記リセットトランジスタの一端に連結されるリセットノードと前記フローティングディフュージョンノードとの間に連結されるコンバージョンゲイントランジスタと、を更に含み、
    前記オーバーフロートランジスタは、前記リセットノードと前記出力ノードとの間に連結されることを特徴とする請求項１に記載のイメージセンサ。
  5. 前記アナログ－デジタルコンバータは、
    前記ランプ信号が入力される第２内部キャパシタと、
    前記第１内部キャパシタを介して受信された前記検出信号と前記第２内部キャパシタを介して受信された前記ランプ信号とを比較して比較結果信号を出力する比較器と、を含むことを特徴とする請求項１に記載のイメージセンサ。
  6. 前記オーバーフロートランジスタがオン状態である区間において、前記ランプ信号は、一定の傾度で増加するように生成されることを特徴とする請求項１に記載のイメージセンサ。
  7. 前記光検出回路は、前記検出信号が出力される出力ノードに連結される選択トランジスタを更に含み、
    前記オーバーフロートランジスタがオン状態である区間で、前記選択トランジスタは、オフ状態であることを特徴とする請求項１に記載のイメージセンサ。
  8. 照度による複数のモードでそれぞれ動作するイメージセンサであって、
    光検出回路と前記光検出回路によって検出された検出信号を変換するアナログ－デジタルコンバータとをそれぞれ含む複数のピクセルを含むピクセルアレイと、
    前記ピクセルアレイにオーバーフロー制御信号を提供するピクセルドライバと、を備え、
    前記オーバーフロー制御信号に応答して前記光検出回路で生成された光電荷は、前記アナログ－デジタルコンバータに含まれる内部キャパシタに保存されることを特徴とするイメージセンサ。
  9. 高照度環境によるオーバーフロー動作モードで、前記ピクセルドライバは、前記光検出回路で生成された光電荷が前記アナログ－デジタルコンバータに含まれる内部キャパシタに保存されるように前記オーバーフロー制御信号を生成することを特徴とする請求項８に記載のイメージセンサ。
  10. 低照度環境によるＨＣＧ（ｈｉｇｈ ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ）モードで、前記ピクセルドライバは、前記光電荷が蓄積される前記光検出回路のフローティングディフュージョンノードと前記アナログ－デジタルコンバータに含まれる内部キャパシタとを電気的に分離するように前記オーバーフロー制御信号を生成することを特徴とする請求項８に記載のイメージセンサ。
  11. 前記光検出回路は、前記光電荷が蓄積される前記光検出回路のフローティングディフュージョンノードと前記検出信号が出力される前記光検出回路の出力ノードとの間に連結されて前記オーバーフロー制御信号によって制御されるオーバーフロートランジスタを含むことを特徴とする請求項８に記載のイメージセンサ。
  12. 前記光検出回路は、
    前記光電荷を蓄積し、寄生キャパシタを有するフローティングディフュージョンノードと、
    前記フローティングディフュージョンノードを電源電圧にリセットするリセットトランジスタと、
    前記リセットトランジスタの一端に連結されるリセットノードと前記フローティングディフュージョンノードとの間に連結されるコンバージョンゲイントランジスタと、を更に含むことを特徴とする請求項８に記載のイメージセンサ。
  13. 前記光検出回路は、前記リセットノードと前記検出信号が出力される前記光検出回路の出力ノードとの間に連結されて前記オーバーフロー制御信号によって制御されるオーバーフロートランジスタを更に含むことを特徴とする請求項１２に記載のイメージセンサ。
  14. 前記アナログ－デジタルコンバータは、ランプ信号を用いて前記検出信号をデジタル信号に変換し、
    前記アナログ－デジタルコンバータは、前記内部キャパシタに保存された光電荷による前記検出信号をデジタル信号に変換した後、前記光検出回路がリセットされた状態による前記検出信号をデジタル信号に変換することを特徴とする請求項８に記載のイメージセンサ。
  15. 複数のピクセルを備えるイメージセンサであって、
    前記複数のピクセルのそれぞれは、
    フォトダイオードを含んで検出信号を生成する光検出回路と、
    前記検出信号に対応する電荷が保存される少なくとも１つのキャパシタを含んで前記検出信号に対応するピクセル信号を生成するピクセル信号生成回路と、を含み、
    前記光検出回路は、
    前記フォトダイオードで生成された光電荷を蓄積するフローティングディフュージョンノードと、
    前記フローティングディフュージョンノードと前記ピクセル信号生成回路の前記少なくとも１つのキャパシタとを電気的に連結するオーバーフロートランジスタと、を含むことを特徴とするイメージセンサ。
  16. 前記光検出回路は、前記フローティングディフュージョンノードの電圧変化を増幅して出力ノードに出力するソースフォロワーを更に含み、
    前記オーバーフロートランジスタは、前記フローティングディフュージョンノードと前記出力ノードとの間に連結されることを特徴とする請求項１５に記載のイメージセンサ。
  17. 前記光検出回路は、
    前記フローティングディフュージョンノードを電源電圧にリセットするリセットトランジスタと、
    前記リセットトランジスタの一端に連結されるリセットノードと前記フローティングディフュージョンノードとの間に連結されるコンバージョンゲイントランジスタと、を更に含むことを特徴とする請求項１６に記載のイメージセンサ。
  18. 前記光検出回路は、
    前記フローティングディフュージョンノードの電圧変化を増幅して出力ノードに出力するソースフォロワーと、
    前記フローティングディフュージョンノードを電源電圧にリセットするリセットトランジスタと、
    前記リセットトランジスタの一端に連結されるリセットノードと前記フローティングディフュージョンノードとの間に連結されるコンバージョンゲイントランジスタと、を更に含み、
    前記オーバーフロートランジスタは、前記リセットノードと前記出力ノードとの間に連結されることを特徴とする請求項１５に記載のイメージセンサ。
  19. 前記ピクセル信号生成回路は、
    前記光電荷が蓄積された前記フローティングディフュージョンノードの電圧に対応する電荷を保存する第１キャパシタと、
    リセットされた前記フローティングディフュージョンノードの電圧に対応する電荷を保存する第２キャパシタと、を含み、
    前記オーバーフロートランジスタは、前記フローティングディフュージョンノードと前記第１キャパシタとを電気的に連結することを特徴とする請求項１５に記載のイメージセンサ。
  20. 前記イメージセンサは、照度による複数の動作モードでそれぞれ動作し、高照度環境で、前記フローティングディフュージョンノード及び前記第１キャパシタに前記光検出回路で生成された光電荷が保存されることを特徴とする請求項１９に記載のイメージセンサ。

JP2022089260A 2021-06-07 2022-05-31 内部キャパシタを含むピクセルを含むイメージセンサ Pending JP2022187477A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0073414 2021-06-07
KR1020210073414A KR20220165006A (ko) 2021-06-07 2021-06-07 내부 커패시터를 포함하는 픽셀을 포함하는 이미지 센서

Publications (1)

Publication Number Publication Date
JP2022187477A true JP2022187477A (ja) 2022-12-19

Family

ID=81585832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022089260A Pending JP2022187477A (ja) 2021-06-07 2022-05-31 内部キャパシタを含むピクセルを含むイメージセンサ

Country Status (5)

Country Link
US (1) US12028628B2 (ja)
EP (1) EP4113978A3 (ja)
JP (1) JP2022187477A (ja)
KR (1) KR20220165006A (ja)
CN (1) CN115514905A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114205543A (zh) * 2020-09-18 2022-03-18 三星电子株式会社 图像传感器
KR20220120049A (ko) * 2021-02-22 2022-08-30 삼성전자주식회사 이미지 센서

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7277129B1 (en) * 2002-10-31 2007-10-02 Sensata Technologies, Inc. Pixel design including in-pixel correlated double sampling circuit
JP4683436B2 (ja) * 2006-02-02 2011-05-18 国立大学法人 奈良先端科学技術大学院大学 光検出装置
US8605173B2 (en) 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
US9337223B2 (en) 2013-11-25 2016-05-10 Semiconductor Components Industriess, Llc Imaging systems with image pixels having adjustable responsivity
EP2890117B1 (en) 2013-12-26 2020-11-18 IMEC vzw Improvements in or relating to imaging sensors
US10805561B2 (en) 2015-07-27 2020-10-13 Sony Corporation Solid-state image pickup device and control method therefor, and electronic apparatus
JP6707662B2 (ja) 2016-01-15 2020-06-10 インヴィサージ テクノロジーズ インコーポレイテッド 拡張ダイナミックレンジを有する画像センサ
KR102503213B1 (ko) * 2016-04-05 2023-02-23 삼성전자 주식회사 세틀링 타임을 감소시키는 cds 회로, 이를 포함하는 이미지 센서
US10364977B2 (en) 2017-09-21 2019-07-30 O'Reilly Winship, LLC Electrical outlet cover with integrated lighting
JP7072362B2 (ja) * 2017-09-26 2022-05-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7018294B2 (ja) 2017-11-10 2022-02-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10986290B2 (en) 2018-05-18 2021-04-20 Omnivision Technologies, Inc. Wide dynamic range image sensor with global shutter
KR20200075962A (ko) * 2018-12-18 2020-06-29 삼성전자주식회사 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서
JP7338974B2 (ja) * 2019-01-11 2023-09-05 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
KR102695388B1 (ko) 2019-02-12 2024-08-19 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
KR20200143141A (ko) 2019-06-14 2020-12-23 삼성전자주식회사 Cis, 및 그 cis에서 픽셀별 ae 방법
US11627274B2 (en) * 2021-04-16 2023-04-11 Microsoft Technology Licensing, Llc Image sensing pixels with lateral overflow storage

Also Published As

Publication number Publication date
EP4113978A3 (en) 2023-04-05
CN115514905A (zh) 2022-12-23
KR20220165006A (ko) 2022-12-14
US20220394197A1 (en) 2022-12-08
EP4113978A2 (en) 2023-01-04
US12028628B2 (en) 2024-07-02

Similar Documents

Publication Publication Date Title
US11825227B2 (en) CDS circuit, operating method thereof, and image sensor including CDS circuit
KR100787938B1 (ko) 공유 능동 화소 센서 구조의 씨모스 이미지 센서 및 그구동 방법
US9456159B1 (en) Pixels with an active reset circuit in CMOS image sensors
JP2022187477A (ja) 内部キャパシタを含むピクセルを含むイメージセンサ
KR20150096818A (ko) 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
US11665444B2 (en) Image sensor, pixel, and method of operating the pixel
US11950011B2 (en) Image sensor
KR20170104824A (ko) Led 플리커 완화 기능을 가지는 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
US11425323B2 (en) Image sensor and operating method thereof
JP2023024364A (ja) ピクセルアレイ及びそれを含むイメージセンサ
US11750942B2 (en) Image sensor, an imaging device and a method of operating the same
US20240121526A1 (en) Image sensor, method of operating the image sensor, and image processing device
US20130076933A1 (en) Backside illumination image sensor, operating method thereof, image processing system and method of processing image using the same
TW202015228A (zh) 固態影像擷取裝置及影像擷取裝置
US11342366B2 (en) Image sensing device
US11863893B2 (en) Image sensor including auto-focus pixels that receive the same transmission control signal
EP4307703A1 (en) Image sensor and electronic device including the same
US20240040281A1 (en) Image sensor, operating method of the same, and pixel including plurality of photodiodes
US20240244343A1 (en) Image sensor and image processing device comprising image sensor
US20230154945A1 (en) Image sensor
US9099372B2 (en) Complementary metal oxide semiconductor image sensor and operating method thereof
KR20230020904A (ko) 단위 프레임마다 광 전하를 축적하는 픽셀 어레이 및 이를 포함하는 이미지 센서
KR20230008496A (ko) 이미지 센서 및 이미지 센서의 동작 방법
CN118714473A (zh) 像素阵列和包括该像素阵列的图像传感器
CN117615264A (zh) 图像传感器和包括其的图像处理设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240722