JP2022027921A5 - - Google Patents

Claims (21)

1. 電気光学ディスプレイであって、前記電気光学ディスプレイは、
   ドライバチップと、
   基板を備えているバックプレーンと
   を備え、
   前記基板は、画素電極のアレイを備えている表側を含み、前記画素電極のアレイは、画素行と画素列とを含み、画素列よりも多い画素行が存在し、
   前記画素行の各々は、前記画素行に対して平行に延びている行線を含み、各行線は、Ｔワイヤに結合され、前記Ｔワイヤは、前記ドライバチップにも結合され、
   各Ｔワイヤは、前記基板の裏側に沿って、前記行線に対して実質的に垂直な方向に延び、各Ｔワイヤは、ビアを通して前記基板の表側に移行し、
   各Ｔワイヤのための各ビアは、最も近い近隣ビアを有し、各ビアとそれぞれの前記最も近い近隣ビアとは、同じ画素列と整列させられていない、電気光学ディスプレイ。
2. 各画素電極は、それに関連付けられた薄膜トランジスタを有する、請求項１に記載の電気光学ディスプレイ。
3. 前記行線は、ソース線である、請求項２に記載の電気光学ディスプレイ。
4. 各画素列は、それに関連付けられたそれぞれの列線を有する、請求項２または３に記載の電気光学ディスプレイ。
5. 前記列線は、走査線である、請求項４に記載の電気光学ディスプレイ。
6. 前記ドライバチップは、前記基板に結合されている、請求項１－５のいずれか１項に記載の電気光学ディスプレイ。
7. 前記基板は、プリント回路基板、可撓性回路、または微細加工回路を備えている、請求項１－６のいずれか１項に記載の電気光学ディスプレイ。
8. 前記ビアは、前記基板上にジグザグパターンで配列されている、請求項１－７のいずれか１項に記載の電気光学ディスプレイ。
9. 前記ビアは、前記バックプレーン上に疑似ランダムパターンで配列されている、請求項１－８のいずれか１項に記載の電気光学ディスプレイ。
10. 各ビアは、前記バックプレーンにおける開口部の中に配置された伝導性材料を備えている、請求項１－９のいずれか１項に記載の電気光学ディスプレイ。
11. 前記電気光学ディスプレイは、電気泳動媒体をさらに含む、請求項１－１０のいずれか１項に記載の電気光学ディスプレイ。
12. 電気光学ディスプレイを形成する方法であって、前記方法は、
    ドライバチップおよびバックプレーンを提供することであって、前記バックプレーンは、複数の画素行と複数の画素列とのアレイにおいて配列された複数の画素電極を有する基板を備え、画素列よりも多い画素行が存在し、前記複数の画素行の各々は、それに関連付けられた行線を有する、ことと、
    前記複数の画素列のうちの第１の画素列に関連付けられた第１の複数のＴワイヤを形成することであって、前記第１の複数のＴワイヤの各々は、前記ドライバチップに接続されている、ことと、
    ２つのビアが任意の画素列の隣接する画素行に関連付けられないように、かつ、各ビアが、最も近い近隣ビアを有するように、前記バックプレーン内に第１の複数のビアを形成することであって、前記第１の複数のビアの各ビアについて、前記ビアとそれぞれの前記最も近い近傍ビアとは、同じ画素列と整列させられていない、ことと、
    前記バックプレーン内に配置された前記第１の複数のビアのうちの１つを使用して、前記第１の複数のＴワイヤの各々を第１の複数の行線のうちのそれぞれの１つに接続することと
    を含む、方法。
13. 前記複数の画素列のうちの第２の画素列に関連付けられた第２の複数のＴワイヤを形成することであって、前記第２の複数のＴワイヤの各々は、前記ドライバチップに接続されている、ことと、
    ２つのビアが任意の画素列の隣接する画素行に関連付けられないように、前記バックプレーン内に第２の複数のビアを形成することと、
    前記バックプレーン内に配置された前記第２の複数のビアのうちの１つを使用して、前記第２の複数のＴワイヤの各々を第２の複数の行線のうちのそれぞれの１つに接続することと
    をさらに含む、請求項１２に記載の方法。
14. 前記複数の画素電極の各々は、それに関連付けられた薄膜トランジスタを有する、請求項１２または１３に記載の方法。
15. 前記複数の画素電極の各々は、それに関連付けられた薄膜トランジスタを有し、前記第１の複数の行線および前記第２の複数の行線は、ソース線である、請求項１３に記載の方法。
16. 前記複数の画素列は、複数の列線を有し、前記複数の画素列の各々は、前記複数の列線のそれぞれの列線と関連付けられ、前記複数の列線の各々は、走査線である、請求項１２に記載の方法。
17. 前記ドライバチップは、前記バックプレーンに結合される、請求項１２－１６のいずれか１項に記載の方法。
18. 前記バックプレーンは、プリント回路基板、フレックス回路、または印刷層の基板である、請求項１２－１７のいずれか１項に記載の方法。
19. 前記第１の複数のビアおよび前記第２の複数のビアは、前記バックプレーン上にジグザグパターンで配列される、請求項１３に記載の方法。
20. 前記第１の複数のビアおよび前記第２の複数のビアは、前記バックプレーン上に疑似ランダムパターンで配列される、請求項１３に記載の方法。
21. 第１の複数のビアを形成することは、
    前記バックプレーンにおいて第１の複数の開口部を形成することと、
    前記第１の複数の開口部の各々を伝導性材料で充填することと
    をさらに含む、請求項１２－２０のいずれか１項に記載の方法。