JP2022012642A - パワーダウン検出回路および半導体記憶装置 - Google Patents
パワーダウン検出回路および半導体記憶装置 Download PDFInfo
- Publication number
- JP2022012642A JP2022012642A JP2020114633A JP2020114633A JP2022012642A JP 2022012642 A JP2022012642 A JP 2022012642A JP 2020114633 A JP2020114633 A JP 2020114633A JP 2020114633 A JP2020114633 A JP 2020114633A JP 2022012642 A JP2022012642 A JP 2022012642A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power
- detection circuit
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
Abstract
【課題】 供給電圧の低下をより正確に検出することができるパワーダウン検出回路を提供する。【解決手段】 本発明のパワーダウン検出回路180は、基準電圧VREFを生成するBGR回路200と、供給電圧VCCに基づき第1の内部電圧VCC_DIV1、第2の内部電圧VCC_DIV2を生成する抵抗分割回路210と、VCC_DIV1<VREFを検出したときリセット信号PDDRSTを出力する第1のコンパレータ220Aと、VCC_DIV2<VREFを検出したとき切替信号SELを出力する第2のコンパレータ220Bと、供給電圧VCCに基づき昇圧された電圧VXXを生成するチャージポンプ回路230と、切替信号SELに基づきBGR回路200に供給する動作電圧を供給電圧VCCまたは昇圧された電圧VXXに切替える切替回路240とを有する。【選択図】 図5
Description
本発明は、フラッシュメモリ等の半導体記憶装置に関し、特に、供給電圧の降下の検出(パワーダウン検出)に関する。
NAND型フラッシュメモリは、読出し、プログラム、消去等のための電圧の設定やユーザーのオプションなどの設定情報を格納するためフューズセルを使用している。フューズセルは、例えば、メモリセルアレイ内のユーザーによってアクセスすることができない記憶領域に設定される。フラッシュメモリの電源投入時、パワーアップ動作としてフューズセルから設定情報が読み出され、これが内部レジスタにロードされ、パワーアップ動作終了後、コントローラは、内部レジスタに保持された設定情報に基づき各動作を制御する(特許文献1)。
フラッシュメモリは、ノイズやピーク消費電流等によって引き起こされる供給電圧VCCの降下を検出するためにパワーダウン検出回路を備えている。パワーダウン検出回路の目的は、低い供給電圧VCCレベルによって生じ得る予測されない異常な動作(例えば、プログラム動作や消去動作)を防止することである。CMOS回路や他の内部回路は、正確に動作するための供給電圧VCCのレンジを有している。例えば、供給電圧VCCが1.8Vの製品であれば、正確に動作するレンジは1.6~2.0Vである。しかし、供給電圧VCCがこのレンジを下回ると、回路は、正確な動作を保証することができない。特に、供給電圧VCCがNMOSのしきい値+PMOSのしきい値よりも小さくなると、CMOS回路は、正確に動作することができない。これは、フラッシュメモリがあらゆる動作を保証することができないことを意味する。
一方、フラッシュメモリは、パワーオンの検出も行う必要がある。それ故、パワーダウン検出レベルは、次のような関係を満足しなければならない。
VLLOGIC<VPDD<VPOD<正確に動作するVCCレンジ
VLLOGIC:内部論理回路を正確に動作させるための供給電圧VCCの限界
VPDD:パワーダウン検出レベル
VPOD:パワーオン検出レベル
このような関係式の要求から、フラッシュメモリは、パワーダウン検出レベルのプロセス/温度の変動を最小限に抑制する必要がある。
VLLOGIC<VPDD<VPOD<正確に動作するVCCレンジ
VLLOGIC:内部論理回路を正確に動作させるための供給電圧VCCの限界
VPDD:パワーダウン検出レベル
VPOD:パワーオン検出レベル
このような関係式の要求から、フラッシュメモリは、パワーダウン検出レベルのプロセス/温度の変動を最小限に抑制する必要がある。
図1は、従来のパワーダウン検出回路の構成を示す図である。パワーダウン検出回路10は、供給電圧VCCに基づき基準電圧VREFを生成するBGR(Band Gap Reference)回路20と、供給電圧VCCを抵抗分割して内部電圧VCC_DIVをノードNに生成する抵抗分割回路30と、基準電圧VREFと内部電圧VCC_DIVとを比較し、VCC_DIV<VREFを検出したときHレベルからLレベルに遷移するリセット信号PDDRSTを出力するコンパレータ40とを含む。
BGR回路20は、供給電圧VCCの変動や動作温度に依存しない基準電圧VREFを生成し、これによりパワーダウン検出レベルの変動を抑制している。供給電圧VCCがパワーダウン検出レベルに降下したとき、コンパレータ40がVCC_DIV<VREFを検出し、Lレベルのリセット信号PDDRSTが出力される。リセット信号PDDRSTは、CPUやロジック回路等の内部回路に出力され、内部回路は、リセット信号PDDRSTに応答してパワーダウン動作を実行し、例えば、チャージポンプ回路の動作を停止したり、CPUやロジック等をリセットする。
図2は、パワーダウン検出回路10の理想的な動作波形の例示である。例えば、供給電圧VCCが1.8V、BGR回路20の基準電圧VREFが1.2V、パワーダウン検出レベルが1.3Vとする。時刻t1で供給電圧VCCが降下すると、それに応じて内部電圧VCC_DIVが降下する。時刻t2で供給電圧VCCが1.3Vに降下したとき、内部電圧VCC_DIVと基準電圧VREFとが交差し、つまり、コンパレータ40がVCC_DIV<VREFを検出し、Lレベルのリセット信号PDDRSTが出力される。
BGR回路20は、供給電圧VCCの低下が大きくなると、期待通りの基準電圧VREFよりも低い電圧を生成する可能性がある。例えば、基準電圧VREFが1.2Vを生成するように設計されているとき、供給電圧VCCが1.3V程度まで降下すると、基準電圧VREFが1.2Vよりも低くなることがある。そうすると、供給電圧VCCがパワーダウン検出レベルまで降下しても、コンパレータ40は、VCC_DIV<VREFを検出することができず、リセットを適切に行えないといった事態が生じてしまう。
この様子を図3に示す。時刻t1で、供給電圧VCCが降下し、それに応じて内部電圧VCC_DIVが降下する。時刻t2で、供給電圧VCCがパワーダウン検出レベルまで降下する。時刻t2より前の時刻t1Aで、BGR回路20の動作が不安定になると、基準電圧VREFが低下し、時刻t2で、基準電圧VREFが内部電圧VCC_DIVと交差せず、コンパレータ40は、内部電圧VCC_DIVを検出することができない。その結果、供給電圧VCCのパワーダウンを正確に検出することができなくなってしまう。
本発明は、このような従来の課題を解決するものであり、供給電圧の低下をより正確に検出することができるパワーダウン検出回路および半導体記憶装置を提供することを目的とする。
本発明に係るパワーダウン検出回路は、基準電圧を生成する基準電圧生成回路と、供給電圧に基づき第1の内部電圧および当該第1の内部電圧よりも低い第2の内部電圧を生成する内部電圧生成回路と、前記第1の内部電圧が前記基準電圧より低下したことを検出したときパワーダウンリセット信号を出力する第1の検出回路と、前記第2の内部電圧が前記基準電圧より低下したことを検出したとき切替信号を出力する第2の検出回路と、前記供給電圧に基づき昇圧された電圧を生成する昇圧回路と、前記切替信号に基づき前記供給電圧または前記昇圧回路の電圧を前記基準電圧生成回路に供給する切替手段とを有する。
ある実施態様では、前記切替手段は、前記第2の検出回路により前記第2の内部電圧が前記基準電圧より低下したことが検出されたとき、前記昇圧回路の電圧を前記基準電圧生成回路に供給する。ある実施態様では、前記第1の内部電圧は、パワーダウン検出レベルを規定し、前記第2の内部電圧は、前記基準電圧生成回路に関する前記供給電圧から前記昇圧回路の電圧の切替検出レベルを規定する。ある実施態様では、前記切替手段は、前記昇圧回路の電圧から一定の電圧を生成するレギュレータと、当該レギュレータで生成された電圧と前記供給電圧とを受け取り、前記切替信号に基づき前記一定の電圧または前記供給電圧のいずれかを前記基準電圧生成回路に供給するスイッチ回路とを含む。ある実施態様では、前記内部電圧生成回路および前記別の内部電圧生成回路は、抵抗分割回路を含む。ある実施態様では、前記基準電圧生成回路は、BGR回路を含む。ある実施態様では、前記第1の検出回路は、前記第1の内部電圧と前記基準電圧とを比較する第1のコンパレータを含み、前記第2の検出回路は、前記第2の内部電圧と前記基準電圧とを比較する第2のコンパレータを含む。
本発明に係る半導体記憶装置は、上記記載のパワーダウン検出回路と、前記パワーダウン検出回路の前記第1の検出回路の検出結果に応答してパワーダウン動作を実行する実行手段とを含む。
ある実施態様では、前記パワーダウン動作は、内部回路のリセットを含む。ある実施態様では、前記昇圧回路は、NAND型メモリセルアレイの読出し、プログラムまたは消去を行うときに動作するチャージポンプ回路である。ある実施態様では、前記パワーダウン検出回路は、読出し、プログラムまたは消去動作のビジー期間中に動作する。
本発明によれば、供給電圧がパワーダウン検出レベルまで降下する前に、基準電圧生成回路に供給される電圧を供給電圧から昇圧回路の電圧に切替えることで基準電圧生成回路の動作を一定期間安定化させ、その間、基準電圧が低下するのを抑制し、これにより供給電圧がパワーダウン検出レベルに降下したことを正確に検出することができる。
次に、本発明の実施の形態について図面を参照して詳細に説明する。本発明の半導体記憶装置は、好ましい態様では、NAND型やNOR型のフラッシュメモリ、抵抗変化型メモリ、磁気変化型メモリ等の不揮発性メモリ、あるいはこのような不揮発性メモリを埋め込むマイクロプロセッサ、マイクロコントローラ、ロジック、ASIC、画像や音声を処理するプロセッサ、無線信号等の信号を処理するプロセッサなどである。以下の説明では、NAND型のフラッシュメモリを例示する。
本発明の実施例に係るNAND型フラッシュメモリの概略構成を図4に示す。本実施例のフラッシュメモリ100は、複数のメモリセルが行列状に配列されたメモリセルアレイ110と、外部入出力端子I/Oに接続された入出力バッファ120と、入出力バッファ120からアドレスデータを受け取るアドレスレジスタ130と、入出力バッファ120からコマンドデータ等を受け取り、各部を制御するコントローラ140と、アドレスレジスタ130からの行アドレス情報Axのデコード結果に基づきブロックの選択およびワード線の選択等を行うワード線選択回路150と、ワード線選択回路150によって選択されたページから読み出されたデータを保持したり、選択されたページにプログラムすべきデータを保持するページバッファ/センス回路160と、アドレスレジスタ130からの列アドレス情報Ayのデコード結果に基づき列等を選択する列選択回路170と、電源端子に供給される供給電圧VCCがパワーダウン検出レベルに降下したことを検出したときリセット信号PDDRSTを出力するパワーダウン検出回路180と、データの読出し、プログラムおよび消去等のために必要な種々の電圧(プログラム電圧Vpgm、パス電圧Vpass、読出し電圧Vread、消去電圧Versなど)を生成する内部電圧発生回路190とを含んで構成される。
メモリセルアレイ110は、列方向に配置されたm個のブロックBLK(0)、BLK(1)、・・・、BLK(m-1)を有する。1つのブロックには、複数のNANDストリングが形成され、1つのNANDストリングは、複数のメモリセル(例えば、64個)と、ビット線側選択トランジスタと、ソース線側選択トランジスタとを直列に接続して構成される。ビット線側選択トランジスタのドレインは、対応する1つのビット線に接続され、ソース線側選択トランジスタのソースは、共通のソース線に接続される。NANDストリングは、基板表面上に2次元的に形成されてもよいし、基板表面上に3次元的に形成されてもよい。また、メモリセルは、1ビット(2値データ)を記憶するSLCタイプでもよいし、多ビットを記憶するタイプであってもよい。
読出し動作では、ビット線に或る正の電圧を印加し、選択ワード線に或る電圧(例えば0V)を印加し、非選択ワード線にパス電圧Vpass(例えば4.5V)を印加し、ビット線側選択トランジスタおよびソース線側選択トランジスタを導通させ、共通ソース線に0Vを印加する。プログラム(書込み)動作では、選択ワード線に高電圧のプログラム電圧Vpgm(15~20V)を印加し、非選択ワード線に中間電位(例えば10V)を印加し、ビット線側選択トランジスタをオンさせ、ソース線側選択トランジスタをオフさせ、「0」または「1」のデータに応じた電位をビット線に供給する。消去動作では、ブロック内の選択ワード線に0Vを印加し、Pウエルに高電圧(例えば20V)を印加する。
パワーダウン検出回路180は、供給電圧VCCがパワーダウン検出レベルに降下したことを検出すると、HレベルからLレベルに遷移したリセット信号PDDRSTをコントローラ140や他の内部回路に出力する。コントローラ140は、リセット信号PDDRSTに応答してROM/RAMから読み出されたコードに従いパワーダウン動作を実行する。パワーダウン動作では、例えば、コントローラ140を含む内部回路のリセットや、内部電圧発生回路190に含まれるチャージポンプ回路の停止等が行われる。
図5に、パワーダウン検出回路180の内部構成を示す。パワーダウン検出回路180は、供給電圧VCCの変動や温度依存性の少ない基準電圧VREFを生成するBGR回路200と、供給電圧VCCに基づきノードN1に第1の内部電圧VCC_DIV1を生成し、かつノードN2に第1の内部電圧VCC_DIV1よりも低い第2の内部電圧VCC_DIV2を生成する抵抗分割回路210と、基準電圧VREFと第1の内部電圧VCC_DIV1とを比較し、VREF>VCC_DIV1を検出したときLレベルのリセット信号PDDRSTを出力する第1のコンパレータ220Aと、基準電圧VREFと第2の内部電圧VCC_DIV2とを比較し、VREF>VCC_DIV2を検出したときHレベルからLレベルに遷移する切替信号SELを出力する第2のコンパレータ220Bと、供給電圧VCCに基づき出力ノードN3に昇圧した電圧VXXを生成するチャージポンプ回路230と、切替信号SELに基づきチャージポンプ230で生成された電圧VXXまたは供給電圧VCCをBGR回路30に供給する切替回路240とを含む。
抵抗分割回路210は、第1の内部電圧VCC_DIV1と第2の内部電圧VCC_DIV2を生成するが、第1の内部電圧VCC_DIV1は、図1に示す内部電圧VCC_DIVと同じものであり、パワーダウン検出レベルを設定する電圧である。第2の内部電圧VCC_DIV2は、供給電圧VCCがパワーダウン検出レベルに降下するよりも前に供給電圧VCCが一定レベルまで降下したことを検出するための電圧であり、後述するように、BGR回路200への電力供給を切替えるための切替検出レベルを設定する電圧である。第1および第2の内部電圧は、VCC_DIV2<VCC_DIV1の関係にある。
ある実施態様では、チャージポンプ回路230は、内部電圧発生回路190に含まれ、フラッシュメモリ100がビジー状態(スタンバイ状態でないとき)のときに動作する。チャージポンプ回路230は、供給電圧VCCから種々の昇圧した電圧VXXを生成する。例えば、供給VCCが1.8Vであるとき、読出しパス電圧(例えば、6V)、プログラム電圧(例えば、16V~)、消去電圧(例えば、20V~)などを生成する。他の実施態様では、チャージポンプ回路230は、内部電圧発生回路190とは別に、パワーダウン検出回路180に専用に設けられたものであってもよい。この場合、チャージポンプ回路230は、フラッシュメモリ100のビジー状態か否かにかかわらず常時動作することが可能である。
切替回路240は、VCC_BGRレギュレータ242とVCC_BGRスイッチ回路244とを含む。レギュレータ242は、チャージポンプ回路230のノードN3に接続され、ノードN3を介して供給された電圧VXXからBGR回路200に供給するための電圧VCC_BGRを生成する。電圧VCC_BGRは、供給電圧VCCに概ね等しいか、あるいはそれよりも低い電圧(但し、BGR回路が正常に基準電圧VREFを生成することができる電圧)である。レギュレータ242の回路構成は特に限定されないが、例えば、抵抗分割回路やコンパレータ等から構成することができる。
スイッチ回路244は、レギュレータ242により生成された電圧VCC_BGRと供給電圧VCCとを受け取り、第2のコンパレータ220Bの切替信号SELに応答して電圧VCC_BGRまたは供給電圧VCCのいずれかをBGR回路200に供給する。具体的には、スイッチ回路244は、切替信号SELがHレベルのとき、供給電圧VCCをBGR回路200に供給し、切替信号SELがLレベルのとき、電圧VCC_BGRをBGR回路200に供給する。
図6に、本実施例のパワーダウン検出回路の動作波形を示す。供給電圧VCCが正常のレンジであるとき、切替信号SELはHレベルであり、スイッチ回路244は、供給電圧VCCをBGR回路200に供給する。時刻t1で、供給電圧VCCが降下すると、それに応じて第1および第2の内部電圧VCC_DIV1、VCC_DIV2も降下する。
時刻t2で、供給電圧VCCが切替検出レベルにまで降下すると、第2のコンパレータ220Bは、VCC_DIV2<VREFを検出し、HレベルからLレベルに遷移した切替信号SELを出力する。スイッチ回路244は、切替信号SELに応答してBGR回路200に供給する電圧を供給電圧VCCからレギュレータ242で生成された電圧VCC_BGRに切替える。
その後、供給電圧VCCがさらに降下しても(破線で示す)、レギュレータ242で生成された電圧VCC_BGRは、昇圧された電圧VXXにより即座には降下せず、一定期間、ある程度の電位を保つ。電圧VCC_BGRがある電位を保つことで、その間、BGR回路200の動作は安定し、期待された基準電圧VREFを生成する。
時刻t3で、供給電圧VCCがパワーダウン検出レベルに降下したとき、コンパレータ220Aは、VCC_DIV1<VREFを検出し、HレベルからLレベルに遷移したリセット信号PDDRSTを出力する。フラッシュメモリ100は、リセット信号PDDRSTに応答してリセット動作を実行する。
BGR回路200は、供給電圧VCCが正常のレンジであれば、期待された基準電圧VREFを生成するが、供給電圧VCCの低下が大きくなると、基準電圧VREFが低下するおそれがある。例えば、BGR回路200の基準電圧VREFが1.2Vであり、パワーダウン検出レベルが1.3Vに設定されている場合に、供給電圧VCCが1.3V程度まで降下すると、基準電圧VREFIが1.2Vよりも低くなり得る。そうすると、供給電圧VCCがパワーダウン検出レベルまで降下しても、コンパレータ220AがVCC_DIV1<VREFを検出することができなくなる。
本実施例では、供給電圧VCCがパワーダウン検出レベルに降下する前に、供給電圧VCCを昇圧した電圧VXXから生成された電圧VCC_BGRをBGR回路200に供給することで、BGR回路200の安定した動作を一定期間保証し、その間、基準電圧VREFが低下するのを抑制し、供給電圧VCCがパワーダウン検出レベルに到達したことを確実に検出することを可能にする。なお、ビジー期間中、フラッシュメモリの消費電力は大きく、供給電圧VCCの降下も大きくなる。チャージポンプ回路230の電力の一部をパワーダウン検出回路180に利用したとしても、それは全体の消費電力から見れば極わずかであり特に問題はない。
上記実施例では、供給電圧VCCを昇圧する回路としてチャージポンプ回路を例示したが、昇圧回路は、それ以外の回路(例えば、昇圧型のDC/DCコンバータ)であってもよい。
さらに上記実施例で示す切替回路240の構成は一例であり、要は、切替信号SELに基づき昇圧した電圧VCC_BGRまたは供給電圧VCCのいずれかBGR回路200に供給できるような回路であればよい。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された発明の要旨の範囲内において、種々の変形・変更が可能である。
100:フラッシュメモリ 110:メモリセルアレイ
120:入出力バッファ 130:アドレスレジスタ
140:コントローラ 150:ワード線選択回路
160:ページバッファ/センス回路 170:列選択回路
180:パワーダウン検出回路 190:内部電圧発生回路
200:BGR回路
210:抵抗分割回路
220A、220B、244:コンパレータ
230:チャージポンプ回路
240:切替回路
242:VCC_BGRレギュレータ
244:VCC_BGRスイッチ回路
120:入出力バッファ 130:アドレスレジスタ
140:コントローラ 150:ワード線選択回路
160:ページバッファ/センス回路 170:列選択回路
180:パワーダウン検出回路 190:内部電圧発生回路
200:BGR回路
210:抵抗分割回路
220A、220B、244:コンパレータ
230:チャージポンプ回路
240:切替回路
242:VCC_BGRレギュレータ
244:VCC_BGRスイッチ回路
Claims (11)
- 基準電圧を生成する基準電圧生成回路と、
供給電圧に基づき第1の内部電圧および当該第1の内部電圧よりも低い第2の内部電圧を生成する内部電圧生成回路と、
前記第1の内部電圧が前記基準電圧より低下したことを検出したときパワーダウンリセット信号を出力する第1の検出回路と、
前記第2の内部電圧が前記基準電圧より低下したことを検出したとき切替信号を出力する第2の検出回路と、
前記供給電圧に基づき昇圧された電圧を生成する昇圧回路と、
前記切替信号に基づき前記供給電圧または前記昇圧回路の電圧を前記基準電圧生成回路に供給する切替手段と、
を含むパワーダウン検出回路。 - 前記切替手段は、前記第2の検出回路により前記第2の内部電圧が前記基準電圧より低下したことが検出されたとき、前記昇圧回路の電圧を前記基準電圧生成回路に供給する、請求項1に記載のパワーダウン検出回路。
- 前記第1の内部電圧は、パワーダウン検出レベルを規定し、前記第2の内部電圧は、前記基準電圧生成回路に関する前記供給電圧から前記昇圧回路の電圧の切替検出レベルを規定する、請求項1または2に記載のパワーダウン検出回路。
- 前記切替手段は、前記昇圧回路の電圧から一定の電圧を生成するレギュレータと、当該レギュレータで生成された電圧と前記供給電圧とを受け取り、前記切替信号に基づき前記一定の電圧または前記供給電圧のいずれかを前記基準電圧生成回路に供給するスイッチ回路とを含む、請求項1または2に記載のパワーダウン検出回路。
- 前記内部電圧生成回路は、抵抗分割回路を含む、請求項1に記載のパワーダウン検出回路。
- 前記基準電圧生成回路は、BGR回路を含む、請求項1に記載のパワーダウン検出回路。
- 前記第1の検出回路は、前記第1の内部電圧と前記基準電圧とを比較する第1のコンパレータを含み、前記第2の検出回路は、前記第2の内部電圧と前記基準電圧とを比較する第2のコンパレータを含む、請求項1に記載のパワーダウン検出回路。
- 請求項1ないし7いずれか1つに記載のパワーダウン検出回路と、
前記パワーダウン検出回路の前記第1の検出回路の検出結果に応答してパワーダウン動作を実行する実行手段と、
を含む半導体記憶装置。 - 前記パワーダウン動作は、内部回路のリセットを含む、請求項8に記載の半導体記憶装置。
- 前記昇圧回路は、NAND型メモリセルアレイの読出し、プログラムまたは消去を行うときに動作するチャージポンプ回路である、請求項8に記載の半導体記憶装置。
- 前記パワーダウン検出回路は、読出し、プログラムまたは消去動作のビジー期間中に動作する、請求項8に記載の半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020114633A JP6908762B1 (ja) | 2020-07-02 | 2020-07-02 | パワーダウン検出回路および半導体記憶装置 |
TW110120092A TWI779641B (zh) | 2020-07-02 | 2021-06-02 | 斷電檢測電路及半導體儲存裝置 |
KR1020210076614A KR102510684B1 (ko) | 2020-07-02 | 2021-06-14 | 파워다운 검출 회로 및 반도체 기억 장치 |
US17/347,613 US11482259B2 (en) | 2020-07-02 | 2021-06-15 | Power down detection circuit and semiconductor memory device |
CN202110721123.4A CN113963740A (zh) | 2020-07-02 | 2021-06-28 | 断电检测电路及半导体存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020114633A JP6908762B1 (ja) | 2020-07-02 | 2020-07-02 | パワーダウン検出回路および半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6908762B1 JP6908762B1 (ja) | 2021-07-28 |
JP2022012642A true JP2022012642A (ja) | 2022-01-17 |
Family
ID=76967253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020114633A Active JP6908762B1 (ja) | 2020-07-02 | 2020-07-02 | パワーダウン検出回路および半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11482259B2 (ja) |
JP (1) | JP6908762B1 (ja) |
KR (1) | KR102510684B1 (ja) |
CN (1) | CN113963740A (ja) |
TW (1) | TWI779641B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230108499A (ko) | 2022-01-11 | 2023-07-18 | 주식회사 글로비즈 | 운송 장치용 중앙 처리 장치의 상태를 진단하고 남은 수명을 계산하는 방법 및 장치 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288588A (ja) * | 1998-04-02 | 1999-10-19 | Mitsubishi Electric Corp | 半導体回路装置 |
JP4053718B2 (ja) * | 2000-09-07 | 2008-02-27 | 富士通株式会社 | 半導体記憶装置の内部電源供給回路及び半導体記憶装置の内部電源供給方法 |
JP4488800B2 (ja) * | 2004-06-14 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
TW200828001A (en) * | 2006-12-25 | 2008-07-01 | Realtek Semiconductor Corp | Reset circuit and the associated method |
US20080158220A1 (en) * | 2007-01-03 | 2008-07-03 | Himax Technologies Limited | Power-on-reset circuit and method therefor |
JP5157310B2 (ja) | 2007-08-09 | 2013-03-06 | 富士通セミコンダクター株式会社 | 内部電源回路 |
KR100892726B1 (ko) | 2007-12-21 | 2009-04-10 | 주식회사 하이닉스반도체 | 지연고정루프용 전압 발생 회로, 그를 포함하는 반도체메모리 장치, 및 지연고정루프용 전압 발생 방법 |
JP2010176731A (ja) | 2009-01-27 | 2010-08-12 | Toshiba Corp | 不揮発性半導体メモリ |
CN104167223A (zh) | 2014-07-31 | 2014-11-26 | 中山大学 | 一种对eeprom实现稳压的方法及eeprom器件 |
EP3213324B1 (en) * | 2014-10-31 | 2021-12-01 | Hewlett-Packard Development Company, L.P. | Power-loss protection |
JP2016157505A (ja) | 2015-02-26 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN107664711B (zh) | 2017-09-01 | 2019-12-13 | 新茂国际科技股份有限公司 | 掉电侦测器 |
JP6494139B1 (ja) | 2018-01-11 | 2019-04-03 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
TWI714475B (zh) * | 2020-03-17 | 2020-12-21 | 華邦電子股份有限公司 | 控制裝置以及記憶體系統 |
JP6886545B1 (ja) * | 2020-05-07 | 2021-06-16 | ウィンボンド エレクトロニクス コーポレーション | パワーダウン検出回路および半導体記憶装置 |
-
2020
- 2020-07-02 JP JP2020114633A patent/JP6908762B1/ja active Active
-
2021
- 2021-06-02 TW TW110120092A patent/TWI779641B/zh active
- 2021-06-14 KR KR1020210076614A patent/KR102510684B1/ko active IP Right Grant
- 2021-06-15 US US17/347,613 patent/US11482259B2/en active Active
- 2021-06-28 CN CN202110721123.4A patent/CN113963740A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20220003957A (ko) | 2022-01-11 |
CN113963740A (zh) | 2022-01-21 |
US11482259B2 (en) | 2022-10-25 |
JP6908762B1 (ja) | 2021-07-28 |
KR102510684B1 (ko) | 2023-03-16 |
US20220005511A1 (en) | 2022-01-06 |
TW202202973A (zh) | 2022-01-16 |
TWI779641B (zh) | 2022-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10403374B2 (en) | Reduction of output voltage ripple in booster circuit | |
KR102226964B1 (ko) | 반도체 기억장치 및 반도체 기억장치의 동작 방법 | |
US20110002173A1 (en) | Nonvolatile semiconductor memory device | |
KR100735010B1 (ko) | 플래시 메모리 장치 및 그것을 위한 전압 발생회로 | |
KR100764740B1 (ko) | 플래시 메모리 장치 및 그것을 위한 고전압 발생회로 | |
CN113628660B (zh) | 断电检测电路及半导体存储装置 | |
CN111933208B (zh) | 半导体存储装置 | |
JP6908762B1 (ja) | パワーダウン検出回路および半導体記憶装置 | |
CN110097911B (zh) | 半导体存储装置以及电压产生电路 | |
TWI727424B (zh) | 半導體記憶裝置 | |
CN110491436B (zh) | 半导体元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6908762 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |