CN113963740A - 断电检测电路及半导体存储装置 - Google Patents

断电检测电路及半导体存储装置 Download PDF

Info

Publication number
CN113963740A
CN113963740A CN202110721123.4A CN202110721123A CN113963740A CN 113963740 A CN113963740 A CN 113963740A CN 202110721123 A CN202110721123 A CN 202110721123A CN 113963740 A CN113963740 A CN 113963740A
Authority
CN
China
Prior art keywords
circuit
voltage
power
detection circuit
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110721123.4A
Other languages
English (en)
Inventor
须藤直昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN113963740A publication Critical patent/CN113963740A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Power Sources (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种断电检测电路及半导体存储装置，可更准确地检测供给电压的降低。本发明的断电检测电路具有：BGR电路，生成基准电压VREF；电阻分割电路，基于供给电压VCC而生成第一内部电压VCC_DIV1、第二内部电压VCC_DIV2；第一比较器，于检测到VCC_DIV1＜VREF时，输出重置信号PDDRST；第二比较器，于检测到VCC_DIV2＜VREF时，输出切换信号SEL；充电帮浦电路，基于供给电压VCC而生成经升压的电压VXX；以及切换电路，基于切换信号SEL而将对BGR电路供给的运作电压切换为供给电压VCC或经升压的电压VXX。

Description

断电检测电路及半导体存储装置
技术领域
本发明涉及一种断电检测电路及半导体存储装置，尤其涉及一种供给电压的下降的检测(断电检测)。
背景技术
闪存包括断电检测电路，以便对因噪声或峰值消耗电流等而引起的供给电压VCC的下降进行检测。断电检测电路的目的为防止可因低供给电压VCC电平而产生的未预测到的异常动作(例如，编程动作或擦除动作)。互补金氧半导体(complementary metal oxidesemiconductor，CMOS)电路或其他内部电路具有用于准确地运作的供给电压VCC的范围。
另一方面，闪存亦需要进行通电的检测。因此，断电检测电平必须满足如下关系。
VLLOGIC＜VPDD＜VPOD＜准确地运作的VCC范围
VLLOGIC：用于使内部逻辑电路准确地运作的供给电压VCC的极限
VPDD：断电检测电平
VPOD：通电检测电平
根据此种关系式的要求，闪存需要将断电检测电平的因制程/温度引起的变动抑制为最小限度。
图1是表示现有的断电检测电路的结构的图。断电检测电路10包括：能隙参考(Band Gap Reference，BGR)电路20，基于供给电压VCC而生成基准电压VREF；电阻分割电路30，对供给电压VCC进行电阻分割并于节点N生成内部电压VCC_DIV；比较器(comparator)40，将基准电压VREF与内部电压VCC_DIV加以比较，并于检测到VCC_DIV＜VREF时，输出自H电平迁移至L电平的重置信号PDDRST。
BGR电路20生成并不依存于供给电压VCC的变动或运作温度的基准电压VREF，由此抑制断电检测电平的变动。于供给电压VCC下降至断电检测电平时，比较器40检测到VCC_DIV＜VREF，并输出L电平的重置信号PDDRST。重置信号PDDRST被输出至中央处理单元或逻辑电路等内部电路，内部电路响应于重置信号PDDRST而执行断电动作，例如停止充电帮浦电路的动作、或者对CPU或逻辑电路等进行重置。
图2是断电检测电路10的理想运作波形的例示。例如，将供给电压VCC设为1.8V，将BGR电路20的基准电压VREF设为1.2V，将断电检测电平设为1.3V。于时刻t1，若供给电压VCC下降，则内部电压VCC_DIV与该下降相应地下降。在供给电压VCC于时刻t2下降至1.3V时，内部电压VCC_DIV与基准电压VREF交叉，即，比较器40检测到VCC_DIV＜VREF，并输出L电平的重置信号PDDRST。
若供给电压VCC的降低加剧，则BGR电路20有可能生成较所期望般的基准电压VREF更低的电压。例如，于以生成1.2V的基准电压VREF的方式进行设计时，若供给电压VCC下降至1.3V左右，则基准电压VREF有时低于1.2V。若如此，则即便供给电压VCC下降至断电检测电平，比较器40亦无法检测到VCC_DIV＜VREF，从而会产生无法适当地进行重置等事态。
将该状况示于图3中。于时刻t1，供给电压VCC下降，内部电压VCC_DIV与该下降相应地下降。于时刻t2，供给电压VCC下降至断电检测电平。于早于时刻t2的时刻t1A，若BGR电路20的动作变得不稳定，则基准电压VREF降低，于时刻t2，基准电压VREF与内部电压VCC_DIV并未交叉，比较器40无法检测到内部电压VCC_DIV。结果，会无法准确地检测到供给电压VCC的断电。
发明内容
本发明为解决此种现有的课题的发明，目的在于提供一种可更准确地检测供给电压的降低的断电检测电路及半导体存储装置。
本发明的断电检测电路具有：基准电压生成电路，生成基准电压；内部电压生成电路，基于供给电压而生成第一内部电压以及较该第一内部电压更低的第二内部电压；第一检测电路，于检测到所述第一内部电压低于所述基准电压时，输出断电重置信号；第二检测电路，于检测到所述第二内部电压低于所述基准电压时，输出切换信号；升压电路，基于所述供给电压而生成经升压的电压；以及切换部件，基于所述切换信号而将所述供给电压或所述升压电路的电压供给至所述基准电压生成电路。
本发明的半导体存储装置包括：所述记载的断电检测电路；以及响应于所述断电检测电路的所述第一检测电路的检测结果而执行断电动作的执行部件。
根据本发明，于供给电压下降至断电检测电平之前，将对基准电压生成电路供给的电压自供给电压切换为升压电路的电压，由此使基准电压生成电路的动作于一定期间内稳定化，并于该期间内抑制基准电压降低，由此可准确地检测到供给电压下降至断电检测电平。
附图说明
图1是表示现有的断电检测电路的结构；
图2是表示图1所示的断电检测电路的理想运作波形；
图3是表示图1所示的断电检测电路的BGR电路的基准电压降低时的运作波形；
图4是表示本发明的实施例的闪存的内部结构；
图5是表示本发明的实施例的断电检测电路的结构；
图6是表示本发明的实施例的断电检测电路的运作波形。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
其次，参照附图对本发明的实施方式进行详细说明。本发明的半导体存储装置于较佳实施例中为NAND型或或非(NOR)型的闪存、电阻变化型内存、磁变化型内存等非易失性内存、或者埋入此种非易失性内存的微处理器、微控制器、逻辑电路、专用集成电路(application-specific integrated circuit，ASIC)、对图像或声音进行处理的处理器、对无线信号等信号进行处理的处理器等。于以下说明中，例示NAND型闪存。
将本发明的实施例的NAND型闪存的概略结构示于图4中。本实施例的闪存100是包括如下部件而构成：存储单元阵列110，将多个存储单元排列为矩阵状；输入输出缓冲器120，连接于外部输入输出端子I/O；地址寄存器130，自输入输出缓冲器120接收地址数据；控制器140，自输入输出缓冲器120接收指令数据等并对各部进行控制；字线选择电路150，基于来自地址寄存器130的行地址信息Ax的译码结果而进行区块的选择以及字线的选择等；页缓冲器/感测电路160，保持自通过字线选择电路150而选择的页面读出的数据、或者保持应编程至所选择的页面的数据；列选择电路170，基于来自地址寄存器130的列地址信息Ay的译码结果而选择列等；断电检测电路180，于检测到对电源端子供给的供给电压VCC下降至断电检测电平时，输出重置信号PDDRST；以及内部电压产生电路190，生成数据的读出、编程及擦除等所需的各种电压(编程电压Vpgm、通过电压Vpass、读出电压Vread、擦除电压Vers等)。
存储单元阵列110具有沿列方向配置的m个区块BLK(0)、BLK(1)、…、BLK(m-1)。于一个区块，形成多个NAND串，一个NAND串是将多个存储单元(例如，64个)、位线侧选择晶体管、源极线侧选择晶体管串联连接而构成。位线侧选择晶体管的漏极连接于对应的一个位线，源极线侧选择晶体管的源极连接于共通的源极线。NAND串可二维地形成于基板表面上，亦可三维地形成于基板表面上。另外，存储单元可为存储1位(二值数据)的单层单元(Single-Level Cell，SLC)型，亦可为存储多位的类型。
于读出动作中，对位线施加某正电压，对选择字线施加某电压(例如，0V)，对非选择字线施加通过电压Vpass(例如，4.5V)，使位线侧选择晶体管以及源极线侧选择晶体管导通，对共通源极线施加0V。于编程(写入)动作中，对选择字线施加高电压的编程电压Vpgm(15V～20V)，对非选择字线施加中间电位(例如，10V)，使位线侧选择晶体管导通，使源极线侧选择晶体管关断，对位线供给与「0」或「1」的数据相应的电位。于擦除动作中，对区块内的选择字线施加0V，对P井施加高电压(例如，20V)。
断电检测电路180若检测到供给电压VCC下降至断电检测电平，则对控制器140或其他内部电路输出自H电平迁移至L电平的重置信号PDDRST。控制器140响应于重置信号PDDRST而依照自只读存储器(Read-Only Memory，ROM)/随机存取内存(Random AccessMemory，RAM)读出的编码来执行断电动作。于断电动作中，例如进行包括控制器140在内的内部电路的重置、或内部电压产生电路190中所含的充电帮浦电路的停止等。
图5表示断电检测电路180的内部结构。断电检测电路180包括：BGR电路200，生成供给电压VCC的变动或温度相关性少的基准电压VREF；电阻分割电路210，基于供给电压VCC而于节点N1生成第一内部电压VCC_DIV1，且于节点N2生成较第一内部电压VCC_DIV1更低的第二内部电压VCC_DIV2；第一比较器220A，将基准电压VREF与第一内部电压VCC_DIV1加以比较，并于检测到VREF＞VCC_DIV1时，输出L电平的重置信号PDDRST；第二比较器220B，将基准电压VREF与第二内部电压VCC_DIV2加以比较，并于检测到VREF＞VCC_DIV2时，输出自H电平迁移至L电平的切换信号SEL；充电帮浦电路230，基于供给电压VCC而生成于输出节点N3进行升压后的电压VXX；以及切换电路240，基于切换信号SEL而将由充电帮浦电路230生成的电压VXX或供给电压VCC供给至BGR电路200。
电阻分割电路210生成第一内部电压VCC_DIV1与第二内部电压VCC_DIV2，第一内部电压VCC_DIV1与图1所示的内部电压VCC_DIV相同，为设定断电检测电平的电压。第二内部电压VCC_DIV2为用于对如下情况、即、在供给电压VCC下降至断电检测电平之前而供给电压VCC已下降至一定电平的情况进行检测的电压，如后所述，为设定切换检测电平的电压，所述切换检测电平用于切换向BGR电路200的电力供给。第一内部电压以及第二内部电压具有VCC_DIV2＜VCC_DIV1的关系。
在一实施方式中，充电帮浦电路230包含于内部电压产生电路190，并于闪存100处于忙碌状态(并非待命状态时)时运作。充电帮浦电路230根据供给电压VCC来生成各种经升压的电压VXX。例如，于供给电压VCC为1.8V时，生成读出通过电压(例如，6V)、编程电压(例如，16V)、擦除电压(例如，20V)等。其他实施方式中，充电帮浦电路230亦可与内部电压产生电路190分开而专门设置于断电检测电路180。该情况下，无论闪存100是否处于忙碌状态，充电帮浦电路230均可一直运作。
切换电路240包括VCC_BGR调节器242以及VCC_BGR转换电路244。VCC_BGR调节器242连接于充电帮浦电路230的节点N3，并根据经由节点N3而供给的电压VXX来生成用于供给至BGR电路200的电压VCC_BGR。电压VCC_BGR为大致等于、或低于供给电压VCC的电压(其中，BGR电路可正常地生成基准电压VREF的电压)。VCC_BGR调节器242的电路结构并无特别限定，例如，可由电阻分割电路或比较器等构成。
VCC_BGR转换电路244接收通过VCC_BGR调节器242而生成的电压VCC_BGR与供给电压VCC，并响应于第二比较器220B的切换信号SEL而将电压VCC_BGR或供给电压VCC的任一者供给至BGR电路200。具体而言，于切换信号SEL为H电平时，VCC_BGR转换电路244将供给电压VCC供给至BGR电路200，于切换信号SEL为L电平时，VCC_BGR转换电路244将电压VCC_BGR供给至BGR电路200。
图6表示本实施例的断电检测电路的运作波形。于供给电压VCC为正常范围时，切换信号SEL为H电平，VCC_BGR转换电路244将供给电压VCC供给至BGR电路200。于时刻t1，若供给电压VCC下降，则第一内部电压VCC_DIV1以及第二内部电压VCC_DIV2亦与该下降相应地下降。
于时刻t2，若供给电压VCC下降至切换检测电平，则第二比较器220B检测到VCC_DIV2＜VREF，并输出自H电平迁移至L电平的切换信号SEL。VCC_BGR转换电路244响应于切换信号SEL而将对BGR电路200供给的电压自供给电压VCC切换为由VCC_BGR调节器242生成的电压VCC_BGR。
其后，即便供给电压VCC进一步下降(由虚线表示)，通过经升压的电压VXX，由VCC_BGR调节器242生成的电压VCC_BGR亦不会立即下降，而是于一定期间内保持某程度的电位。通过电压VCC_BGR保持某电位，而于该期间内，BGR电路200的动作稳定并生成所期望的基准电压VREF。
于时刻t3，在供给电压VCC下降至断电检测电平时，比较器220A检测到VCC_DIV1＜VREF，并输出自H电平迁移至L电平的重置信号PDDRST。闪存100响应于重置信号PDDRST而执行重置动作。
若供给电压VCC为正常范围，则BGR电路200生成所期望的基准电压VREF，若供给电压VCC的降低加剧，则存在基准电压VREF降低的担忧。例如，于BGR电路200的基准电压VREF为1.2V、断电检测电平被设定为1.3V的情况下，若供给电压VCC下降至1.3V左右，则基准电压VREF会变得低于1.2V。若如此，则即便供给电压VCC下降至断电检测电平，比较器220A亦无法检测到VCC_DIV1＜VREF。
本实施例中，于供给电压VCC下降至断电检测电平之前，将根据使供给电压VCC升压而成的电压VXX来生成的电压VCC_BGR供给至BGR电路200，由此，可于一定期间内保证BGR电路200的稳定的动作，并于该期间内，抑制基准电压VREF降低，从而确实地检测到供给电压VCC到达断电检测电平。再者，于忙碌期间中，闪存的消耗电力大，供给电压VCC的下降亦加剧。即便将充电帮浦电路230的电力的一部分利用于断电检测电路180，其自整体的消耗电力来看亦是极微少的，并不特别存在问题。
所述实施例中，作为对供给电压VCC进行升压的电路，例示了充电帮浦电路，但升压电路亦可为除此以外的电路(例如，升压型的DC/DC转换器)。
进而，所述实施例中示出的切换电路240的结构为一例，总之，只要为可基于切换信号SEL而将经升压的电压VCC_BGR或供给电压VCC的任一者供给至BGR电路200般的电路即可。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (11)

1.一种断电检测电路，其特征在于，包括：
基准电压生成电路，生成基准电压；
内部电压生成电路，基于供给电压而生成第一内部电压以及较所述第一内部电压更低的第二内部电压；
第一检测电路，于检测到所述第一内部电压低于所述基准电压时，输出断电重置信号；
第二检测电路，于检测到所述第二内部电压低于所述基准电压时，输出切换信号；
升压电路，基于所述供给电压而生成经升压的电压；以及
切换部件，基于所述切换信号而将所述供给电压或所述升压电路的电压供给至所述基准电压生成电路。
2.根据权利要求1所述的断电检测电路，其特征在于，于通过所述第二检测电路检测到所述第二内部电压低于所述基准电压时，所述切换部件将所述升压电路的电压供给至所述基准电压生成电路。
3.根据权利要求1所述的断电检测电路，其特征在于，所述第一内部电压规定断电检测电平，所述第二内部电压根据与所述基准电压生成电路相关的所述供给电压来规定所述升压电路的电压的切换检测电平。
4.根据权利要求1所述的断电检测电路，其特征在于，所述切换部件包括：调节器，根据所述升压电路的电压来生成一定的电压；以及转换电路，接收由所述调节器生成的电压与所述供给电压，并基于所述切换信号而将所述一定的电压或者所述供给电压的任一者供给至所述基准电压生成电路。
5.根据权利要求1所述的断电检测电路，其特征在于，所述内部电压生成电路包括电阻分割电路。
6.根据权利要求1所述的断电检测电路，其特征在于，所述基准电压生成电路包括能隙参考电路。
7.根据权利要求1所述的断电检测电路，其特征在于，所述第一检测电路包括将所述第一内部电压与所述基准电压加以比较的第一比较器，所述第二检测电路包括将所述第二内部电压与所述基准电压加以比较的第二比较器。
8.一种半导体存储装置，其特征在于，包括：
如权利要求1至7中任一项所述的断电检测电路；以及
响应于所述断电检测电路的所述第一检测电路的检测结果而执行断电动作的执行部件。
9.根据权利要求8所述的半导体存储装置，其特征在于，所述断电动作包括内部电路的重置。
10.根据权利要求8所述的半导体存储装置，其特征在于，所述升压电路为进行与非型存储单元阵列的读出、编程或擦除时运作的充电帮浦电路。
11.根据权利要求8所述的半导体存储装置，其特征在于，所述断电检测电路是于读出、编程或擦除动作的忙碌期间中运作。
CN202110721123.4A 2020-07-02 2021-06-28 断电检测电路及半导体存储装置 Pending CN113963740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020114633A JP6908762B1 (ja) 2020-07-02 2020-07-02 パワーダウン検出回路および半導体記憶装置
JP2020-114633 2020-07-02

Publications (1)

Publication Number Publication Date
CN113963740A true CN113963740A (zh) 2022-01-21

Family

ID=76967253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110721123.4A Pending CN113963740A (zh) 2020-07-02 2021-06-28 断电检测电路及半导体存储装置

Country Status (5)

Country Link
US (1) US11482259B2 (zh)
JP (1) JP6908762B1 (zh)
KR (1) KR102510684B1 (zh)
CN (1) CN113963740A (zh)
TW (1) TWI779641B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230108499A (ko) 2022-01-11 2023-07-18 주식회사 글로비즈 운송 장치용 중앙 처리 장치의 상태를 진단하고 남은 수명을 계산하는 방법 및 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288588A (ja) * 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体回路装置
JP4053718B2 (ja) * 2000-09-07 2008-02-27 富士通株式会社 半導体記憶装置の内部電源供給回路及び半導体記憶装置の内部電源供給方法
JP4488800B2 (ja) * 2004-06-14 2010-06-23 株式会社ルネサステクノロジ 半導体集積回路装置
TW200828001A (en) * 2006-12-25 2008-07-01 Realtek Semiconductor Corp Reset circuit and the associated method
US20080158220A1 (en) * 2007-01-03 2008-07-03 Himax Technologies Limited Power-on-reset circuit and method therefor
JP5157310B2 (ja) 2007-08-09 2013-03-06 富士通セミコンダクター株式会社 内部電源回路
KR100892726B1 (ko) 2007-12-21 2009-04-10 주식회사 하이닉스반도체 지연고정루프용 전압 발생 회로, 그를 포함하는 반도체메모리 장치, 및 지연고정루프용 전압 발생 방법
JP2010176731A (ja) 2009-01-27 2010-08-12 Toshiba Corp 不揮発性半導体メモリ
CN104167223A (zh) 2014-07-31 2014-11-26 中山大学 一种对eeprom实现稳压的方法及eeprom器件
CN107077874B (zh) * 2014-10-31 2020-05-29 惠普发展公司有限责任合伙企业 电力损失保护
JP2016157505A (ja) 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置
CN107664711B (zh) 2017-09-01 2019-12-13 新茂国际科技股份有限公司 掉电侦测器
JP6494139B1 (ja) 2018-01-11 2019-04-03 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
TWI714475B (zh) * 2020-03-17 2020-12-21 華邦電子股份有限公司 控制裝置以及記憶體系統
JP6886545B1 (ja) * 2020-05-07 2021-06-16 ウィンボンド エレクトロニクス コーポレーション パワーダウン検出回路および半導体記憶装置

Also Published As

Publication number Publication date
KR20220003957A (ko) 2022-01-11
JP6908762B1 (ja) 2021-07-28
US11482259B2 (en) 2022-10-25
JP2022012642A (ja) 2022-01-17
KR102510684B1 (ko) 2023-03-16
TWI779641B (zh) 2022-10-01
US20220005511A1 (en) 2022-01-06
TW202202973A (zh) 2022-01-16

Similar Documents

Publication Publication Date Title
US7366019B2 (en) Nonvolatile memory
US10403374B2 (en) Reduction of output voltage ripple in booster circuit
US20020021611A1 (en) Power supply circuit and semiconductor memory device having the same
KR20190092247A (ko) 반도체 기억장치 및 반도체 기억장치의 동작 방법
KR100515533B1 (ko) 반도체 장치
CN113628660B (zh) 断电检测电路及半导体存储装置
CN111933208B (zh) 半导体存储装置
KR102510684B1 (ko) 파워다운 검출 회로 및 반도체 기억 장치
CN110097911B (zh) 半导体存储装置以及电压产生电路
TWI727424B (zh) 半導體記憶裝置
CN110491436B (zh) 半导体元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination