JP2021520177A

JP2021520177A - 二重モード動き制御システムおよびピエゾ・モータの動作方法

Info

Publication number: JP2021520177A
Application number: JP2020552381A
Authority: JP
Inventors: カルピ，ウィリアム; クナイプ，ジェローム
Original assignee: フィズィーク・インストゥルメンテ（ペーイー）ゲーエムベーハー・ウント・コー．カーゲー
Priority date: 2018-03-29
Filing date: 2019-03-21
Publication date: 2021-08-12
Anticipated expiration: 2039-03-21
Also published as: CN112154599B; KR20200123827A; JP6987272B2; CN112154599A; KR102464255B1; ES2870534T3; US20210006180A1; EP3547529A1; WO2019186334A1; EP3547529B1; US11784588B2

Abstract

動き制御システム、およびスティック−スリップ・ピエゾ・モータを制御する方法は、電子コントローラと、機械デバイスを移動させるアナログ・ドライバとを含む。ディジタル回路モードで動作するとき、電子コントローラが、スティック−スリップ・ピエゾ・モータを低速で動かすために、ディジタル／アナログ変換器を制御する。それよりも速いアナログ回路モードで動作するとき、電子コントローラは、アナログ・ドライバを通じて、スティック−スリップ・ピエゾ・モータを高速で動かすために、アナログ・ハードウェア回路を制御するように動作する。電子コントローラは、ピエゾ・モータの始動時には、ディジタル回路モードで動作する。【選択図】図１

Description

[0001] 本願は、２０１８年３月２９日に出願された欧州特許出願第１８１６４８７１．８号の優先権を主張する。この特許出願をここで引用したことにより、その内容全体が本願にも含まれるものとする。

[0002] 本発明は、スティック・スリップ・ピエゾ・モータの動き制御システムおよび方法に関する。

[0003] スティック−スリップ・ピエゾ・モータは、先行技術において公知である。スティック−スリップ圧電モータの一例が、米国特許公開第２０１５／００７６９６５号に開示されている。物理構造は、結合パッドと摩擦パッドとを含む。

[0004] 他のスティック−スリップ・ピエゾ・モータが、２０１７年４月２４日に出願された国際ＰＣＴ出願第ＰＣＴ／ＩＢ２０１７／０００５５４号に開示されている。この圧電モータは、ピエゾ・スタックと、後退位置と延出位置との間の移動のためのストリップとを有する。パッドが作用面(actuation surface)と係合し、スプリング・ヘッドがパッドの各々と係合可能である。

[0005] 一実施形態では、スティック−スリップ・ピエゾ・モータを動作させる動き制御システムは、高動作速度において高速度波形を供給するアナログ・ハードウェア回路と、アナログ・ハードウェア回路を駆動するアナログ・ドライバと、ディジタル信号をアナログ信号に変換し、低動作速度において低速度波形を供給するディジタル／アナログ変換器とを備える。動き制御システムは、更に、アナログ・ハードウェア回路からの出力およびディジタル／アナログ変換器からの出力から１つを選択するモード・スイッチと、アナログ・ドライバ、アナログ・ハードウェア回路、ディジタル／アナログ変換器、およびモード・スイッチと通信する電子コントローラとを含む。電子コントローラは、低速度波形を出力するようにディジタル／アナログ変換器を制御し、アナログ・ハードウェア回路に高速度波形を出力させるようにアナログ・ドライバを制御し、高速度波形をアナログ・ハードウェア回路からピエゾ・モータに、または低速度波形をディジタル／アナログ変換器からピエゾ・モータに供給するためにモード・スイッチを制御するように構成される。

[0006] 他の実施形態では、電子コントローラと、移動(movement)が選択されたときに機械デバイスを移動させる(move)アナログ・ドライバとによってスティック−スリップ・ピエゾ・モータを制御する方法を提供する。この方法は、スティック−スリップ・ピエゾ・モータを低速で動かすために、電子コントローラによってディジタル回路モードで動作するステップと、スティック−スリップ・ピエゾ・モータを高速で動かすために、電子コントローラおよびアナログ・ドライバによってアナログ回路モードで選択的に動作するステップとを含む。電子コントローラは、ピエゾ・モータの始動時に、ディジタル回路モードで動作する。

[0007] 本発明の他の態様は、詳細な説明および添付図面を検討することによって、明らかとなろう。

図１は、動き制御システムの実施形態のブロック図である。図２は、二重モード動き制御において、ディジタル回路モードとアナログ回路モードとの間で動作する実施形態のフロー・チャートである。図３は、一実施形態の速度分布を示すグラフである。図４は、一実施形態において動き制御システムがディジタル回路モードで動作しているときの低傾斜波形図(low slope waveform)を示す。図５は、一実施形態における動き制御システムの動作モードに対する、低傾斜波形および高速度波形を示す。図６は、高速度波形を供給するためにアナログ回路モードで動作する実施形態のフロー・チャートを示す。図７は、放電スイッチを制御するアナログ・ドライバからのパルスによって、キャパシタの放電が行われる(provide)実施形態の波形を示す。

[0015] 実施形態を詳細に説明する前に、実施形態は、以下の説明において明記するまたは以下の図面において示すコンポーネントの構造および配列の詳細に適用されることには限定されないことは理解されてしかるべきである。他の実施形態は、種々の方法で実施(practice)または実行(carry out)することができる。また、本明細書において使用する表現法および語法は、説明の目的に限ってのことであり、限定と見なしてはならないことも理解されてしかるべきである。「含む」(including)、「備える」(comprising)、または「有する」(having)、およびこれらの変形は、本明細書において使用する場合、以下に列挙される項目およびその均等物、ならびに追加の項目も包含することも意味する。特に指定または限定されない場合、「実装された」(mounted)、「接続された」(connected)、「支持された」(supported)、および「結合された」(coupled)という用語、ならびにこれらの変形は、広義で使用され、直接および関節的双方の実装、接続、支持、および結合を包含する。更に、「接続された」および「結合された」は、物理的または機械的な接続にも結合にも限定されない。

[0016] 図１は、二重モード動き制御システム１０のブロック図を示す。二重モード動き制御システム１０は、入力を電子コントローラ２０に供給するユーザ・インターフェース１４を含む。電子コントローラ２０は、入力／出力（Ｉ／Ｏ）インターフェース２２、プロセッサ２４、およびメモリ２６を含む。プロセッサ２４は、不揮発性メモリ２６に格納されている命令を実行するように構成されている。

[0017] 図１は、複数のデバイスに接続し、Ｉ／Ｏインターフェース２２を介してコントローラ２０のプロセッサ２４と通信するアナログ・ドライバ２８を示す。一実施形態では、アナログ・ドライバ２８は特定用途集積回路（ＡＳＩＣ）である。他の実施形態では、アナログ・ドライバ２８は、ディジタル信号プロセッサ（ＤＳＰ）のコンポーネントとして、プロセッサ２４と結合されたアナログ回路である。アナログ・ドライバ２８は、プロセッサ２４よりも高い速度で動作するように構成されている。

[0018] 尚、図１に示す電子コントローラ２０は、複数のプロセッサ、追加のコンピュータ読み取り可能メモリ、複数のＩ／Ｏインターフェース、および／または追加のコンポーネントもしくはモジュール（例えば、ハードウェア、ソフトウェア、またはその組み合わせ）を含むことができることは理解されてしかるべきである。

[0019] 図１に示すプロセッサ２４は、少なくともアナログ・ドライバ２８からの情報を受け取り、電子コントローラ２０のメモリ２６に格納されている１つ以上のソフトウェア・モジュール（これを「プログラム」と呼ぶこともある）のために命令を実行することによって、この情報を処理する。プロセッサ２４は、メモリ２６に情報を格納し、メモリ２６から情報を引き出す。情報は、プロセッサ２４によって実行されるプログラムによって生成される。メモリ２６は、非一時的メモリおよび揮発性メモリ、またはこれらの組み合わせを含む。非一時的メモリは、コンピュータ読み取り可能である。種々の構造において、メモリ２６は、オペレーティング・システム・ソフトウェア、アプリケーション／命令データ、およびこれらの組み合わせも格納することができる。他の実施形態では、特定用途集積回路（ＡＳＩＣ）がプロセッサ２４の動作を実行する。

[0020] 図１に示す二重モード動き制御システム１０は、ディジタル回路モードにおいて動作するために、ディジタル／アナログ変換器（ＤＡＣ）３０を含む。一実施形態では、ＤＡＣ３０は１６ビット・デバイスであり、電子コントローラ２０からのディジタル入力を受け取り、信号線３２上に、低速度波形としてアナログ出力信号を供給する。つまり、ＤＡＣ３０は、ディジタル信号をアナログ信号に変換するために設けられている。

[0021] 二重モード動き制御システム１０は、アナログ出力信号を高速度波形として供給するために、アナログ・ハードウェア回路４０を含む。アナログ・ハードウェア回路４０は、高速傾斜生成器(high speed slope generator)４２を含む。高速傾斜生成器４２は、放電スイッチＳ１、電流源４４、および基準キャパシタ４６を含む。電流源４４は、基準キャパシタ４６と直列になっている。放電スイッチＳ１は、基準キャパシタ４６と並列に、接地に接続されている。制御信号線５０は、電流源４４を制御するために、制御信号をアナログ・ドライバ２８から供給する。制御信号線５４は、制御信号をアナログ・ドライバ２８から放電スイッチＳ１に供給する。放電スイッチＳ１は、開／閉またはオン／オフ・スイッチである。

[0022] 図１に示すアナログ・ハードウェア回路４０は、制御信号線６８への入力電気接続があるインバータ６４を有する傾斜反転回路６０を含む。この入力電気接続は、電流源４４と基準キャパシタ４６との間にある。傾斜反転回路６０は、インバータ６４の出力に接続された第１入力コネクタと、信号線６８に接続された第２入力コネクタとを有する動き方向スイッチ(motion direction switch)Ｓ２を含む。つまり、動き方向スイッチＳ２は、駆動信号波形の出力をそこから選択的に供給するために、２つの入力コネクタを有する。最終的に、動き方向スイッチＳ２は、制御信号線６９を通じて、アナログ・ドライバ２８から制御入力を受け取る。

[0023] アナログ・ハードウェア回路４０は、信号線６８上の信号の電圧レベルを検知する、調節可能な電圧レベル・センサ７０を含む。調節可能な電圧レベル・センサ７０は、検知した電圧値と比較するために、信号線７１上で、予め定められたまたは選択された電圧レベル値をアナログ・ドライバ２８から受け取る。電圧レベル・センサ７０は、予め定められた電圧レベル値を超過したとき、信号線７２上で出力をアナログ・ドライバ２８に供給する。

[0024] 図１に示す二重モード動き制御システム１０は、モード・スイッチＳ３を含む。モード・スイッチＳ３は、信号線７６に接続され、動き方向スイッチＳ２からの出力を受け取る入力と、ＤＡＣ３０の出力信号線３２からの信号を受け取る入力コネクタとを有する。最終的に、モード・スイッチＳ３は、制御信号線８２を通じて電子コントローラ２０から制御信号を受け取る制御入力コネクタを含む。

[0025] 図１に示す二重モード動き制御システム１０は、更に、増幅器８４を含む。増幅器８４は、モード・スイッチＳ３を介して受け取った出力信号を増幅するための出力信号線８８を有し、出力信号線８８上で、増幅した出力をピエゾ・モータ９０に供給する。

[0026] 電子コントローラ４０は、少なくともアナログ・ドライバ２８、アナログ・ハードウェア回路４０、ディジタル／アナログ変換器３０、およびモード・スイッチＳ３と通信する。

[0027] ある実施形態では、電子コントローラ２０は、メモリ２６によってまたはユーザ・インターフェース１４からの入力によって供給される計算およびプログラミングされた情報に基づいて、ピエゾ・モータ９０の位置を決定する。つまり、電子コントローラ２０は、位置エンコーダがないオープン・ループ・システムにおいて動作する。

[0028] 他の実施形態では、図１に示す位置エンコーダ９４は、ピエゾ・モータ９０およびこれと関連付けられた機械デバイスの物理位置データを決定する。位置エンコーダは、信号線９８上で物理位置データを電子コントローラ２０に供給するように接続されている。

[0029] 動作
[0030] 動作において、図１に示す二重モード動き制御システム１０は、一実施形態において、図２に示すフロー・チャート１００に示すようにして、スティック−スリップ・ピエゾ・モータを制御する方法を実行する。始動動作のとき、電子コントローラ２０は新たな動きコマンドが供給されたか否か判定する（ステップ１０４）。ユーザ・インターフェース１４から受け取ったコマンドを考慮して、動きおよび方向を有する新たな軌道が要求されたとき、プロセッサ２４はコマンドを処理するか、またそうでなければ動きプロファイルを生成するように動作する（ステップ１０８）。動きプロファイルの一例は、図３に示す台形状速度分布である。このプロファイルは、圧電モータ９０による機械デバイスの所定のまたは計算された移動に対応する。図３に示す速度分布は、縦軸に速度、そして横軸に時間を含む。図３は、低−高速度遷移速度閾値Ｖ１に達するまでの、ディジタル回路モードにおけるＤＡＣ３０の動作を示す。予め定められた動作速度(speed or velocity)閾値Ｖ１に達したときに、二重モード動き制御システムの電子コントローラ２０は、アナログ・ドライバ２８およびアナログ・ハードウェア回路４０を、モード・スイッチＳ３と共に利用することによって、アナログ回路モードに切り替える。圧電モータ９０が最大速度に達し、機械デバイスを特定の距離まで移動させたとき、アナログ回路モードは減速し始める。高−低速度遷移閾値Ｖ２に達したとき、電子コントローラ２０はディジタル回路モードに再度切り替える。速度閾値Ｖ２または予め定められた動作速度は、一実施形態では、速度閾値ＶＩよりも低い。

[0031] 図２に戻って、新たな軌道を生成した後（ステップ１０８）、電子コントローラは、次の目標移動位置を計算し（ステップ１１２）、新たな目標速度を計算する（ステップ１１６）。次いで、プログラムは、目標速度が速度閾値Ｖ１以上の値に対応するか否か判定する（ステップ１２０）。初期状態では、速度は低い。したがって、電子コントローラ（ステップ１２０）は、次の電圧レベルを計算し（ステップ１２４）、次いで所望の圧電電圧を出力のために設定する（ステップ１２８）処理に進む。その後、コントローラ２０は、ＤＡＣ３０からの入力を受け取るようにモード・スイッチＳ３を設定するか、またはＤＡＣ３０に接続されたままモード・スイッチを維持する（ステップ１３２）。その後、ＤＡＣ３０からの電圧を、モード・スイッチＳ３を介して、増幅器８４に供給する（ステップ１３６）。増幅器８８は、関連する機械デバイスを移動させるために、駆動電圧を圧電モータ９０に供給する。

[0032] コントローラ２０のプロセッサ２４によって実行されるプログラムは戻る（ステップ１０４）。新たな動きコマンドが生成されないので（判断ステップ１０４）、プロセッサ２４は、戻って次の目標位置を計算し（ステップ１１２）、次いで新たな上昇速度を計算する（ステップ１１６）。速度は閾値ＶＩ未満に留まっているので（ステップ１２０）、プロセッサ２４は先に進み、ステップ（ステップ１２４、１２８、１３２、１２６）を繰り返す。フロー・チャートを通過して戻る毎に、図４に示す上昇速度対時間の関係に表される一実施形態に示すように、ＤＡＣ３０はその出力を徐々に増加させるので、電圧出力はいくらか段階的に増大する。つまり、ＤＡＣ３０は、低速傾斜生成器として、図４に示す低速度波形を得るように動作する。ディジタル回路モードの動作において、最大電圧が得られるまでＤＡＣ３０を駆動し、次いで電圧出力をリセットする。圧電モータ９０の動作において、リセットはスリップに対応する。図５の部分は、ＤＡＣ３０によって出力される波形を示し、第１波形よりも遙かに素早く第２波形Ｗ２を生成するために、速度を上昇させる。ＤＡＣ３０は、ディジタル信号をアナログ信号に変換し、モード・スイッチＳ３を介して波形を増幅器８４に供給することによって、低速傾斜生成器として動作する。ピエゾ・モータ９０は、機械デバイスを移動させるために、波形を受け取る。

[0033] ディジタル回路モードからアナログ回路モードへの切り替え
[0034] 傾斜の速度が、図３における速度閾値ＶＩを越えて増大する瞬間は、図５における時点ｔ_１に対応する。図２において、プロセッサ２４は高速閾値ＶＩを決定し、高速またはアナログ回路モードに進むように切り替える（判断ステップ１２０）。次いで、アナログ・ドライバ２８を通じて、プロセッサ２４は電流源４４を設定する（ステップ１４０）。ＤＡＣ３０は電力を受け取らない。電流源４４は、アナログ・ドライバ２８からの信号に応答して、選択された電流を出力する。プロセッサ２４は次に進んで、モード・スイッチＳ３が未だアナログ・ハードウェア回路の出力を受け取るように設定されていない場合、アナログ・ハードウェア回路４０の出力を受け取るように、モード・スイッチＳ３を設定する（ステップ１４４）。次いで、高速傾斜生成器４２が動作する（ステップ１５０）。

[0035] 高速動作
[0036] 高速傾斜生成器４２を含むアナログ・ハードウェア回路による高速傾斜の生成（ステップ１５０）を、図６におけるサブルーチンとして示す。つまり、フィードバック・ループを含む演算ステップ１５０の機能(features)を図６に示す。動作において、電流源４４は基準キャパシタ４６を充電している。傾斜レベルが電圧閾値に達しないとき、プログラムはステップ１５２に戻り、基準キャパシタ４６の充電を続ける。調節可能なレベル・センサ７０が、基準キャパシタ４６上に充電された電圧が、アナログ・ドライバ２８からの信号線７１上に供給される電圧以上であることを検知したとき、所望の電圧閾値が得られたことになる（ステップ１５２）。基準キャパシタ４６上の電圧が閾値に達したとき、電圧レベル・センサ７０は、フィードバック制御信号をアナログ・ドライバ２８に供給する。アナログ・ドライバ２８は、基準キャパシタを放電することによってアナログ・ハードウェア回路４０を駆動している（ステップ１５４）。基準キャパシタ４６の放電は、図７に示す波形において表されるように、放電スイッチＳ１を制御するアナログ・ドライバ２８からのパルスによって行われる(provide)。次いで、アナログ・ドライバ２８は、傾斜期間を判定し（ステップ１５６）、速度誤差を計算する（ステップ１５８）。速度誤差は、電流源を調節するために利用される（ステップ１６０）。ステップ１５２から１６０までは、二重モード動き制御システム１０のプロセッサ２４の速度よりも遙かに高い速度で繰り返す。図５に示す時点ｔ_１およびｔ_２の間において、高速傾斜生成が行われる。図５に示す速度よりも遙かに高い傾斜生成速度も考えられる。

[0037] 図２に戻って、図６のフロー・チャートをある回数だけ繰り返した後、プログラムは、更に、圧電モータ９０を動作させるための順方向／逆方向条件も決定する（判断ステップ１７０）。逆方向が選択された場合、反転器６４からの出力をスイッチＳ２、Ｓ３を介して増幅器８４（ステップ１３６）および圧電モータ９０に供給するように、動き方向スイッチＳ２を切り替える（ステップ１７４）。順方向が選択された場合（ステップ１７８）、動き方向スイッチＳ２は、同じ位置に留まるか、または信号線６８がスイッチＳ２、Ｓ３を介して出力を増幅器８４に供給するように、動き方向スイッチＳ２を切り替える（ステップ１３６）。図２に示すプログラムは、次に、ステップ１０４において繰り返す。

[0038] アナログ回路モードからディジタル回路モードへの切り替え
[0039] 図２において、二重モード動き制御システム１０が高速傾斜から低速傾斜に切り替わる瞬間において（ステップ１２０）、傾斜の速度は、図３における速度閾値Ｖ２未満に低下する。これは図５における時点ｔ_２に対応する。プログラムは、次の電圧レベルを計算し（ステップ１２４）、ＤＡＣ３０に対して所望の圧電電圧を設定する。そして、モード・スイッチＳ３を低チャネル出力に切り替える（ステップ１３２）。ディジタル回路モードは、先に明記した態様で動作する。図３に示すように、速度閾値Ｖ２は、速度閾値ＶＩ未満である。

[0040] 二重モード動き制御システム１０は、ピエゾ・モータ９０が第１既定速度で駆動されるとき、ディジタル回路モードからアナログ回路モードに移行する方法を実行する。このシステムまたは方法は、ピエゾ・モータ９０が、第２既定速度 (speed or velocity)、即ち、第１既定速度(speed or velocity)未満の速度でアナログ回路モードで駆動されるときに、アナログ回路モードからディジタル回路モードに移行する。

[0041] 低速傾斜信号を供給するディジタル回路モードでは、プロセッサ２４は、リアル・タイムで、所望の信号レベルを、その各サーボ・サイクル中に計算する。この構成では、無限の理論的分解能が得られ、数値（不動小数点）分解能およびＤＡＣ３０の分解能のみによって限定される。信号を記述するためにメモリに格納される固定値、または電圧ステップと比較して、開示する方法ははるかに正確で柔軟性があり、リアル・タイムで任意の信号形状に変更することが可能になる。しかしながら、パルス・レートがプロセッサ２４のサーボ・クロックよりも大幅に低く、このディジタル方法が低速でしか使用できないという制約がある。電子コントローラ４０は、ピエゾ・モータ９０を停止する前に、ディジタル回路モードで動作する。

[0042] この(our)解決策は、低速度信号を生成するディジタル構成を、高速では非常によく動作するが低速には対処できない(handle)ハードウェア生成信号と組み合わせることに独自性がある。

[0043] 閉ループ・システム
[0044] 一実施形態では、二重モード動き制御システム１０は、ピエゾ・モータ９０が設けられた機械デバイスについての位置フィードバックを、電子コントローラ２０に提供するために、位置エンコーダ９４を含む。直接フィードバックは、閉ループ・システムとして動作することによって、機械デバイスの位置精度を確保する。

[0045] 開ループ・システム
[0046] 他の実施形態では、二重モード動き制御システムは、位置エンコーダを含まない開ループ・システムである。プロセッサ２４は、ピエゾ・モータ９０の動作に基づいて、機械デバイスの位置を判定または計算する。測定も位置検知も行われない。

[0047] 追加の機能
[0048] 以上で明記したように、電流源４４は、初期状態においてプロセッサ２４からの信号に基づいて、アナログ・ドライバ２８によって制御される。つまり、プロセッサ２４は、アナログ・ドライバ２８を通じて、基準キャパシタの充電率を制御し、一方基準キャパシタの充電率が信号の傾斜を決定する。

[0049] 図１に示すように、反転器６４は、同じ基準キャパシタ４６／電流源４４から、逆方向のための信号を生成する。つまり、上り傾斜の代わりに、ピエゾ・モータ９０による逆方向の移動をトリガする負の傾斜を生成する。

[0050] 両方向の信号を生成するために１つの基準キャパシタ４６／電流源４４を使用することによって、使用可能な範囲内の任意の速度において完全な信号対称性が得られる。他の実施形態では、プロセッサ２４が２つの動き方向(motion direction)に対する信号を選択する動き方向スイッチＳ２を制御する。プロセッサ２４は、高および低速度波形のための信号を供給する出力を選択するモード・スイッチＳ３を制御する。

[0051] 一実施形態では、電子コントローラが、スティック−スリップ・ピエゾ・モータに対する既定の動作速度において、ユーザ入力を使用せずに、自動的にディジタル回路モードからアナログ回路モードに移行する。

[0052] ある実施形態では、信号形状がピエゾ・モータ９０の負荷とは無関係である。つまり、ドライバの構成変更を必要とせずに、任意のピエゾ・モータ９０を駆動することができる。

[0053] スティック−スリップ・ピエゾ・モータ９０に通例必要とされる全ての充電および放電遅延は、プログラミング可能であり、速度および他の条件に基づいて動的に変更される。

[0054] スイッチＳ１、Ｓ２、Ｓ３は、ある実施形態では、集積回路である。
[0055] 電圧レベル・センサ７０は、アナログ・ドライバ２８およびプロセッサ２０とは別個のエレメントとして示されている。ある実施形態では、電圧レベル・センサ７０は、コントローラ２０と、アナログ・ハードウェア回路４０を駆動するアナログ・ドライバ２８とを含むＤＳＰのコンポーネントである。つまり、図１の構成は、例示を目的とするに過ぎない。

[0056] 以上のように、実施形態は、とりわけ、二重モード動き制御システム１０、およびスティック−スリップ・ピエゾ・モータ９０を低速度傾斜または低動作速度時にはディジタル回路モードで動作させ、高速度傾斜または高動作速度時にはアナログ回路モードで動作させる方法を提供する。本発明の種々の特徴および利点について、以下の特許請求の範囲に明記する。

Claims

スティック−スリップ・ピエゾ・モータを動作させる動き制御システムであって、
高動作速度時に高速度波形を供給するアナログ・ハードウェア回路と、
アナログ・ハードウェア回路を駆動するアナログ・ドライバと、
低動作速度において低速度波形を供給するために、ディジタル信号をアナログ信号に変換するディジタル／アナログ変換器と、
前記アナログ・ハードウェア回路からの出力および前記ディジタル／アナログ変換器からの出力から１つを選択するモード・スイッチと、
前記アナログ・ドライバ、前記アナログ・ハードウェア回路、前記ディジタル／アナログ変換器、および前記モード・スイッチと通信する電子コントローラと、
を備え、前記電子コントローラが、
低速度波形を出力するように前記ディジタル／アナログ変換器を制御し、前記アナログ・ハードウェア回路に高速度波形を出力させるように前記アナログ・ドライバを制御し、
前記アナログ・ハードウェア回路からの前記高速度波形を前記ピエゾ・モータに供給するように、または前記ディジタル／アナログ変換器からの低速度波形を前記ピエゾ・モータに供給ように、前記モード・スイッチを制御する、
ように構成される、動き制御システム。
請求項１記載の動き制御システムにおいて、前記アナログ・ハードウェア回路が、
電流源と、
前記電流源に接続された基準キャパシタと、
前記基準キャパシタを放電する放電スイッチと、
を含み、
前記電流源および前記放電スイッチが、前記アナログ・ドライバによって制御される、動き制御システム。
請求項２記載の動き制御システムにおいて、前記アナログ・ハードウェア回路が、
前記電流源と前記基準キャパシタとの間に入力接続を有する反転器と、
前記電流源と前記基準キャパシタとの間に接続された第１入力を有する動き方向スイッチであって、前記動き方向スイッチが前記反転器の出力に接続された第２入力を有し、前記動き方向スイッチの出力が、前記モード・スイッチの入力に接続される、動き方向スイッチと、
を含む、動き制御システム。
請求項３記載の動き制御システムであって、更に、
前記モード・スイッチの出力を受け取るように構成された増幅器と、
前記増幅器の出力を受け取るピエゾ・モータであって、前記制御システムが、機械デバイスの移動のために前記ピエゾ・モータを制御する、ピエゾ・モータと、
を含む、動き制御システム。
請求項４記載の動き制御システムにおいて、前記アナログ・ハードウェア回路が、フィードバック制御信号を前記アナログ・ドライバに供給する電圧レベル・センサを含み、前記電圧レベル・センサが、前記電流源と前記基準キャパシタとの間に接続された入力接続を有する、動き制御システム。
請求項４記載の動き制御システムにおいて、前記動き制御システムが、前記機械デバイスに対する位置フィードバックを前記電子コントローラに供給する位置エンコーダを含み、前記動き制御システムが閉ループ・システムである、動き制御システム。
請求項４記載の動き制御システムにおいて、前記動き制御システムが、位置エンコーダを含まない開ループ・システムである、動き制御システム。
請求項１記載の動き制御システムにおいて、前記電子コントローラが、プロセッサと非一時的メモリとを含み、前記電子コントローラがユーザ・インターフェースからコマンドを受け取る、動き制御システム。
請求項８記載の動き制御システムにおいて、前記プロセッサが、動きプロファイルを生成するために、前記ユーザ・インターフェースから受け取ったコマンドを処理し、前記ピエゾ・モータを駆動するために、前記アナログ・ドライバまたは前記ディジタル／アナログ変換器のいずれかに駆動信号を選択的に供給する、動き制御システム。
請求項１記載の動き制御システムにおいて、前記低速度波形が、前記高速度波形の傾斜よりも小さい傾斜を有する、動き制御システム。
電子コントローラと、移動が選択されたときに機械デバイスを移動させるアナログ・ドライバとによって、スティック−スリップ・ピエゾ・モータを制御する方法であって、
前記スティック−スリップ・ピエゾ・モータを低速度で動かすために前記電子コントローラによって、ディジタル回路モードで動作するステップと、
前記スティック−スリップ・ピエゾ・モータを高速度で動かすために、前記電子コントローラおよび前記アナログ・ドライバによって、選択的にアナログ回路モードで動作するステップと、
を含み、
前記電子コントローラが、前記ピエゾ・モータの始動時に、前記ディジタル回路モードで動作する、方法。
請求項１１記載の方法において、前記電子コントローラが、前記ピエゾ・モータの停止前に、前記ディジタル回路モードで動作する、方法。
請求項１１記載の方法において、前記電子コントローラが、前記スティック−スリップ・ピエゾ・モータに対する既定の動作速度において、ユーザ入力を使用せずに、自動的に前記ディジタル回路モードから前記アナログ回路モードに移行する、方法。
請求項１３記載の方法において、前記アナログ回路モードにおいて、前記コントローラが、前記スティック−スリップ・ピエゾ・モータに給電するように、アナログ・ハードウェア回路を駆動する前記アナログ・ドライバに、駆動命令を供給する、方法。
請求項１１記載の方法において、前記方法が、前記ピエゾ・モータが第１既定速度で駆動されているとき、前記ディジタル回路モードから前記アナログ回路モードに移行し、前記方法が、前記第１既定速度よりも低い第２既定速度で前記ピエゾ・モータがアナログ回路モードで駆動されているとき、前記アナログ回路モードから前記ディジタル回路モードに移行する、方法。
請求項１１記載の方法であって、前記機械デバイスに対する位置フィードバックを前記電子コントローラに供給する位置エンコーダを含み、前記ピエゾ・モータを制御する動き制御システムが閉ループ・システムである、方法。
請求項１１記載の方法において、前記電子コントローラが、プロセッサと非一時的メモリとを含み、前記電子コントローラが、ユーザ・インターフェースからコマンドを受け取る、方法。
請求項１７記載の方法において、前記アナログ回路モードにおいて動作するとき、前記アナログ・ドライバがアナログ・ハードウェア回路を駆動し、前記アナログ・ハードウェア回路が、電流源と、前記電流源に接続された基準キャパシタと、前記基準キャパシタを放電させる放電スイッチとを含み、前記電流源および前記放電スイッチが、前記アナログ・ドライバによって制御される、方法。
請求項１８記載の方法において、前記ディジタル回路モードで動作するとき、前記電子コントローラが、低動作速度において低速度波形を供給するように、ディジタル信号をアナログ信号に変換するディジタル／アナログ変換器を制御する、方法。
請求項１９記載の方法であって、前記アナログ信号を受け取り、機械デバイスを移動させるために出力をピエゾ・モータに供給するように構成された増幅器を含む、方法。