JP2021515351A - 強誘電体ランダムアクセスメモリのセンシング方式 - Google Patents

強誘電体ランダムアクセスメモリのセンシング方式 Download PDF

Info

Publication number
JP2021515351A
JP2021515351A JP2020542795A JP2020542795A JP2021515351A JP 2021515351 A JP2021515351 A JP 2021515351A JP 2020542795 A JP2020542795 A JP 2020542795A JP 2020542795 A JP2020542795 A JP 2020542795A JP 2021515351 A JP2021515351 A JP 2021515351A
Authority
JP
Japan
Prior art keywords
memory cell
signal
sense amplifier
ferroelectric
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020542795A
Other languages
English (en)
Other versions
JP7405754B2 (ja
Inventor
デビルビス アラン
デビルビス アラン
ラクマン ジョナサン
ラクマン ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp Belgium BVBA
Original Assignee
Cypress Semiconductor Corp Belgium BVBA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp Belgium BVBA filed Critical Cypress Semiconductor Corp Belgium BVBA
Publication of JP2021515351A publication Critical patent/JP2021515351A/ja
Priority to JP2022180859A priority Critical patent/JP7441288B2/ja
Application granted granted Critical
Publication of JP7405754B2 publication Critical patent/JP7405754B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

半導体メモリデバイス及びその動作方法を提供する。この動作方法は、強誘電体メモリセルを読出し動作用に選択するステップと、第１パルス信号を結合して、選択した強誘電体メモリセルを調べるステップであって、選択した強誘電体メモリセルが第１パルス信号に応答してメモリ信号をビット線へ出力するステップと、メモリ信号を、ビット線を通してセンス増幅器の第１入力端子に結合するステップと、選択した強誘電体メモリセルからセンス増幅器を電気絶縁するステップと、選択した強誘電体メモリセルからセンス増幅器が電気絶縁された後に、センス増幅器をセンシング用にイネーブル状態にするステップとを含む。他の実施形態も開示する。

Description

優先権
本願は米国特許非仮出願第１６／１１１５２１号、２０１８年８月２４日出願の国際出願であり、この米国特許非仮出願は、米国特許仮出願第６２／６４０４８９号、２０１８年３月８日出願により優先権を主張し、これらの特許出願の全部は、その全文を参照することによって本明細書中に含める。
技術分野
本発明は一般に不揮発性（ＮＶ：non-volatile）メモリデバイスに関するものであり、より具体的には強誘電体ランダムアクセスメモリ（Ｆ−ＲＡＭ：ferromagnetic random access memory）デバイスにおける信号センシング方式に関するものである。
動作電力が利用可能でない際にもそのデータを保持するメモリは不揮発性メモリとして分類される。不揮発性メモリの例は、ｎｖＳＲＡＭ（non-volatile static random access memory：不揮発性スタティック・ランダムアクセスメモリ）、Ｆ−ＲＡＭ（ferroelectric RAM：強誘電体ランダムアクセスメモリ）、電気的消去可能プログラマブル読出し専用メモリ（ＥＥＰＲＯＭ：electrically erasable programmable random access memory）、及びフラッシュメモリである。このクラスのメモリは、電源が遮断された後に、あるいは動作中に電力が途絶えた際に、重要なデータを記憶していなければならない用途において用いることができる。
メモリデバイスまたはメモリセル用の基準電圧は、メモリデバイスまたはメモリセル内に蓄積されている／発生している電荷に応じて、データ値「０」が記憶されているものと考えられるか、データ値「１」が記憶されているものと考えられるかを区別する電圧レベルとして解釈することができる。特定の具体例では、メモリバス上に見出される、基準電圧を下回る電圧を「０」と考え、基準電圧を上回る電圧を「１」と考えることになり、あるいはその逆である。システムの要求または設計上の好みに応じて、基準電圧を一定のレベルに保つこと、プログラマブルにすること、あるいはその組合せとすることができる。一部の具体例では、基準電圧／信号を使用しない。その代わりに、相補型メモリセルどうし（「真（の論理値）」のビットと相補的なビットと）を比較して、「真」のメモリセルのバイナリ（二進、二値）状態を判定する。
正確で高信頼性の読出しを実現するためには、センス増幅器（センスアンプ）のようなセンシングデバイスを、読出し動作中にできる限り平衡かつ対称に維持することが重要である。
本発明を、添付した図面の各図中に、限定としてではなく例として図示する。
主題の一実施形態による１トランジスタ・１コンデンサ（１Ｔ１Ｃ）メモリセルを示す概略図である。 主題の一実施形態による、読出し動作中のＦ−ＲＡＭの動作方法の代表的なフローチャートである。 主題の一実施形態による２トランジスタ・２コンデンサ（２Ｔ２Ｃ）メモリセルを示す概略図である。 Ｆ−ＲＡＭの切り換え状態（Ｐ状態）及び非切り換え状態（Ｕ状態）と、ビットフェイルのカウント数（Ｆ−ＲＡＭのビット分布）との関係を示す図である。 主題の一実施形態によるＦ−ＲＡＭデバイスの一部分を示す概略図である。 図５Ａ〜５Ｆは、主題の一実施形態による、読出し動作（センシング方式）中のＦ−ＲＡＭデバイスの種々のノードの信号レベルを示す代表的なタイミング図である。 不揮発性メモリシステムの一部分を示す概略図である。
以下の記述は、主題のいくつかの実施形態の良い理解をもたらすために、具体的なシステム、構成要素、方法、等の例のような多数の具体的細部を説明する。しかし、少なくとも一部の実施形態は、これらの具体的細部なしに実施することができることは、当業者にとって明らかである。他の例では、本明細書中に説明する技術を無用に曖昧にすることを避けるために、周知の構成要素または方法は詳細に説明せず、あるいは単純なブロック図形式で提示する。従って、以下に説明する具体的細部は例示に過ぎない。特定の実現はこれらの例示的細部から変化し得るが、それでも主題の精神及び範囲内であるものと考えることができる。
コンピュータまたは他の処理装置が、開発または更新された情報またはプログラムを、フラッシュメモリ、ＥＥＰＲＯＭ、Ｆ−ＲＡＭのようなＮＶメモリに記憶して、停電または誤操作の場合にデータを読み出すことができることは一般的慣行である。
実施形態の概要
不揮発性メモリデバイスを動作させる方法の一実施形態によれば、この方法は、強誘電体メモリセルを読出し動作用に選択するステップと、選択した強誘電体メモリセルに第１パルス信号を結合して、この強誘電体メモリセルを調べるステップであって、選択した強誘電体メモリセルが第１パルス信号に応答してメモリ信号をビット線へ出力するステップと、このメモリ信号を、ビット線を通してセンス増幅器の第１入力端子に結合するステップと、選択した強誘電体メモリセルからセンス増幅器を電気絶縁するステップと、選択した強誘電体メモリセルからセンス増幅器が電気絶縁された後に、センス増幅器をセンシング用にイネーブル（有効）状態にするステップとを含むことができる。
一実施形態では、この方法が、センス増幅器の第２入力端子に基準信号を結合するステップをさらに含むことができる。
他の実施形態では、この方法が、相補型強誘電体メモリセルに第２パルス信号を結合して相補型強誘電体メモリセルを調べるステップであって、相補型強誘電体メモリセルが第２パルス信号に応答して相補的な信号をビット線バーへ出力するステップと、相補的な信号を、ビット線バーを通してセンス増幅器の第２入力端子に結合するステップとをさらに含むことができる。センス増幅器をセンシング用にイネーブル状態にするステップは、センス増幅器が相補型メモリセルから電気絶縁された後に実行することができる。
一実施形態では、センス増幅器を電気絶縁するステップを、選択した強誘電体メモリセルのパストランジスタのゲートに結合される第１ワード線信号をデアサート（非活性（非アクティブ、無効）状態に）することによって、選択した強誘電体メモリセル内でローカル（局所的）に実行することができる。センス増幅器と相補型強誘電体メモリセルとの間の電気絶縁は、相補型強誘電体メモリセルのパストランジスタのゲートに結合されるワード線信号をデアサートすることによって実行することができる。
一実施形態では、選択した強誘電体メモリセルが１トランジスタ・１コンデンサ（１Ｔ１Ｃ：one-transistor-one-capacitor）構成を有する。
一実施形態では、上記第１及び第２パルス信号を、それぞれＶSSなるローの振幅及びＶDDなるハイの振幅を有する単発の方形波パルス信号とすることができる。
特定の実施形態では、選択した強誘電体メモリセルからセンス増幅器を電気絶縁するステップを、トランジスタを用いてビット線上で実行することができる。
一実施形態では、選択した強誘電体メモリセルからセンス増幅器を電気絶縁するステップを、第１パルス信号をデアサートした後に実行することができる。
メモリデバイスの一実施形態によれば、メモリデバイスが、第１パストランジスタに結合された第１強誘電体コンデンサを含む第１メモリセルと、第１強誘電体コンデンサの２枚の極板（プレート）の一方に結合された第１プレート線と、第１パストランジスタをセンス増幅器に結合する第１ビット線と、第１パストランジスタのゲートに結合された第１ワード線とを含むことができ、第１メモリセルの読出し動作中に、センス増幅器がセンス動作用にイネーブル状態にされる前に、第１ワード線上の第１ワード線信号がデアサートされる。
一実施形態では、第１トランジスタセルが１トランジスタ・１コンデンサ（１Ｔ１Ｃ）構成を有することができ、センス増幅器のセンス動作は、第１メモリセルから出力されるメモリ信号の振幅を基準信号と比較する。
一実施形態では、メモリデバイスが、第２パストランジスタに結合された第２強誘電体コンデンサを含む第２メモリセルと、第２強誘電体コンデンサの２枚の極板（プレート）の一方に結合された第２プレート線と、第２パストランジスタをセンス増幅器に結合する第２ビット線と、第２パストランジスタのゲートに結合された第２ワード線とを含むこともでき、第１及び第２メモリセルは、２トランジスタ・２コンデンサ（２Ｔ２Ｃ：two-transistor-two-capacitor）構成を有する相補型メモリセルを形成する。第１メモリセルの読出し動作中に、センス増幅器がセンス動作用にイネーブル状態にされる前に、第２ワード線上の第２ワード線信号をデアサートすることができる。
一実施形態では、センス増幅器のセンス動作が、第１メモリセルから出力されるメモリ信号の振幅を、第２メモリセルから出力される相補的な信号と比較することができる。
一実施形態では、第１メモリセルの読出し動作中に、方形波パルス信号を第１プレート線上にアサート（活性（アクティブ、有効）状態に）して第１強誘電体コンデンサを調べ、第１プレート線上の方形波パルス信号がデアサートされた後に、第１ワード線上のワード線信号をデアサートすることができる。
強誘電体メモリセルを動作させる方法の一実施形態によれば、この方法は、第１プレート線を強誘電体メモリアレイに結合するステップであって、第１プレート線は第１列に関連し、選択したメモリセルの読出し動作中に第１プレート線を方形波パルス信号に結合することができるステップと、第１ワード線を強誘電体メモリアレイに結合するステップであって、第１ワード線はメモリセルの第１行に関連し、第１ワード線はワード線信号に結合することができるステップと、第１ビット線を強誘電体メモリアレイに結合するステップであって、第１ビット線は、第１列に関連し、ワード線信号がアサートされると選択したメモリセルをセンス増幅器に電気接続することができるステップと、方形波パルス信号をデアサートするステップと、ワード線信号をデアサートするステップと、ワード線信号がデアサートされた後に、イネーブル信号をセンス増幅器に結合してセンス動作を開始するステップとを含むことができる。
一実施形態では、方形波信号がデアサートされた後に、ワード線信号をアサートすることができる。
一実施形態では、上記強誘電体メモリセルアレイを、１トランジスタ・１コンデンサ（１Ｔ１Ｃ）強誘電体メモリセルを行及び列の形に配列することによって形成することができる。
一実施形態では、同じ行内で隣接する２つの１Ｔ１Ｃ強誘電体メモリセルが、１つの２トランジスタ・２コンデンサ（２Ｔ２Ｃ）相補型メモリセルを形成することができる。
一実施形態では、読出し動作中に、選択したメモリセルが、方形波パルス信号に応答してメモリ信号を出力することができ、センス増幅器が、メモリ信号の振幅を基準信号と比較して、選択したメモリセルのバイナリ状態を判定することができる。
センシングデバイスの最適な平衡性及び対称性の維持を可能にする、強誘電体コンデンサ系メモリデバイス、及びこうしたメモリを動作させる方法の実施形態を、添付した図面を参照しながら以下に説明する。説明する図面は概略図に過ぎず、非限定的なものである。図面中では、一部の要素のサイズを誇張していることがあり、図示目的で現寸に比例して描いていないことがある。寸法及び相対的な寸法は、主題の実際の具体化に相当しないことがある。明瞭にする目的で、入力デバイス及び動作方法における多数の細部は、全般に、特に、広く知られ本発明の装置及び方法にとって不可欠でない細部は、以下の説明から省略している。
図１Ａは、主題の一実施形態による、１トランジスタ・１コンデンサ（１Ｔ１Ｃ）強誘電体ランダムアクセスメモリ（Ｆ−ＲＡＭ）を示す概略図である。一実施形態では、この１Ｔ１Ｃ Ｆ−ＲＡＭセンシング回路が、強誘電体コンデンサ９４のような不揮発性メモリ素子、及びｎチャネルまたはｐチャネルのパス電界効果トランジスタ（パストランジスタ）９６を含んで、単一のメモリセルまたはＦ−ＲＡＭセル９０を形成することができる。この１Ｔ１Ｃ Ｆ−ＲＡＭセンシング回路は、ビット線（ＢＬ：bit-line）と、ビット線バー（ＢＬＢ：bit-line-bar）と、ビット線コンデンサ９８及びＢＬＢコンデンサ’９８と、センス増幅器（ＳＡ：sense amplifier）とをさらに含むことができ、これらのコンデンサ９８、’９８は、金属酸化物半導体（ＭＯＳ：metal oxide semiconductor）コンデンサ、または単純な寄生容量とすることができる。Ｆ−ＲＡＭ強誘電体コンデンサ９４は、ジルコン酸チタン酸鉛（ＰＺＴ：(lead) piezoelectric zirconate titanate）のような強誘電体層の構造、あるいは現在技術において既知である他の同様な具体例を含むことができ、この構造は２つの導電性極板間に配置されている。一実施形態では、Ｆ−ＲＡＭ強誘電体コンデンサ９４の一方の極板をプレート線（ＰＬ：plate line）に結合することができ、他方の極板はパストランジスタ９６のソース−ドレイン経路を通してＢＬに結合することができる。パストランジスタ９６のゲートは、ワード線（ＷＬ：word-line）に結合することができ、ワード線信号によって（オン状態またはオフ状態に）制御されるように構成することができる。Ｆ−ＲＡＭ強誘電体コンデンサ９４のような強誘電体コンデンサは、印加される電界が０である際にも、非ゼロの自発分極を示すことができる。この際立った特徴は、適切な強度の電界を逆向きに印加することによって自発分極を逆転または反転させることができることを示す。従って、この分極は、現在印加されている電界だけでなく、強誘電体コンデンサの現在の極性にも依存する。
一実施形態では、Ｆ−ＲＡＭセル９０の読出し及び書込み動作を、プレート線信号、ビット線信号、及び／またはワード線信号を操作することによって実行する。結果的に、Ｆ−ＲＡＭ強誘電体コンデンサ９４のデータ値「０」または「１」を表す極性の状態を、記憶するデータ値に応じて反転、維持、及び出力することができる。特定の実施形態では、複数の１Ｔ１Ｃ Ｆ−ＲＡＭセル９０をＦ−ＲＡＭアレイ（図示せず）の形に配列することができ、同じ行または列内の各１Ｔ１Ｃ Ｆ−ＲＡＭセル９０は、共通のプレート線、ビット線、及び／またはワード線を共用することができる。一実施形態では、読出し動作中にＦ−ＲＡＭ強誘電体コンデンサ９４内に発生する電荷を、パストランジスタ９６及びＢＬを通してセンス増幅器（ＳＡ）に出力して、記憶しているデータが「０」を表すか「１」を表すかを判定する。しかし、Ｆ−ＲＡＭセルの一部の実施形態では、ｐチャネルＦＥＴのような他の種類のトランジスタ、及び異なる種類のトランジスタ、コンデンサ、抵抗器の組合せを利用することができることは明らかである。
非切り換え状態（Ｕ状態またはＵ状態信号）は、電圧または電界がＦ−ＲＡＭ強誘電体コンデンサ９４上に印加された後に、関連する分極の切り換えが存在しない際に、Ｆ−ＲＡＭ強誘電体コンデンサ９４上に発生する電荷である。切り換え状態（Ｐ状態またはＰ状態信号）は、分極の切り換えが存在する際に発生する電荷である。１Ｔ１Ｃ構成では、Ｕ状態がデータ「０」を表すことができ、Ｐ状態がデータ「１」を表すことができ、一部の実施形態ではその逆である。後続する節では、Ｕ、Ｐ状態信号の大きさを表現して、電圧に関して他の信号と比較することができる。
図１Ｂのフローチャートを参照すれば、Ｆ−ＲＡＭセル９０のようなメモリセルの読出し動作１２０を、ステップ１５０で特定の１つまたは複数のセルを読出し用に選択することから開始する。一実施形態では、選択したメモリセル９０に関連するＢＬをＶSSにプリチャージする。次に、ステップ１５２では、選択したメモリセル９０に関連するＷＬをアクティブ状態に（活性化）して、パストランジスタ９６をオン状態にする。ステップ１５４で、ＢＬをその後に浮動（フロート）状態にする。
強誘電体コンデンサ９４内の極板の一方に結合されたプレート線に「上−下（上下動する）」パルスを与える。一実施形態では、「上−下」パルスまたは方形波パルス信号が、ＰＬ信号をＶSSからＶDD（動作電圧）にしてＶSSに戻すことを含む。このＰＬパルスは、強誘電体コンデンサ９４の分極状態を反転させるか維持するかのいずれかによって、Ｆ−ＲＡＭセル９０を調べる。それに応答して、強誘電体コンデンサ９４はＰ状態信号またはＵ状態信号を出力することができる。上記１Ｔ１Ｃ Ｆ−ＲＡＭのアーキテクチャは、１つの強誘電体コンデンサのみを含むことができ、１Ｔ１Ｃ Ｆ−ＲＡＭセル内の同じ強誘電体コンデンサ９４のＰ状態及びＵ状態を利用して、記憶しているデータを表すことができる。従って、１Ｔ１Ｃ Ｆ−ＲＡＭセルはシングルエンドと考えることができる。強誘電体コンデンサ９４からのＰ状態信号またはＵ状態信号はＢＬを通してセンス増幅器（ＳＡ）に出力される。
次に、ステップ１５８でＳＡ＿イネーブル信号をアクティブ状態にすることによって、ＳＡをイネーブル状態にする。図１Ａに示すように、強誘電体コンデンサ９４のメモリ信号（Ｐ状態またはＵ状態）をＳＡの入力端子に結合し、基準信号（Ｖref）を、ビット線バー（ＢＬＢ）を通してＳＡの他の入力端子に結合する。基準信号または電圧は、強誘電体コンデンサのＰ状態とＵ状態とを区別するための基準として、Ｆ−ＲＡＭデバイス内で内部的に発生する電圧であり、あるいは外部的に発生する電圧である。１Ｔ１Ｃ Ｆ−ＲＡＭは同じ強誘電体コンデンサのＰ状態及びＵ状態を利用するので、２つの信号を区別するために基準電圧が必要になり得る。一実施形態では、図３に示すように、基準電圧はＵ状態信号とＰ状態信号との間の範囲内で発生する。Ｍｇｎ０はデータ「０」用の１Ｔ１Ｃ信号マージンとして定義され、基準電圧とＵ状態信号との電圧差とすることができる。Ｍｇｎ１はデータ「１」用の１Ｔ１Ｃ信号マージンとして定義され、Ｐ状態信号と基準電圧との電圧差とすることができる。一部の実施形態では、Ｐ状態とＵ状態とを反転させて、それぞれ「０」及び「１」を表すことができる、という理解である。１Ｔ１Ｃ基準電圧は、強誘電体の総切り換え（スイッチング）電荷（強誘電体内で切り換わる総電荷）を、２つの成分または部分、即ちデータ「０」用の信号マージンとデータ「１」用の信号マージンとに分割する。
ステップ１６０では、メモリ信号をＶrefと比較した後に、ＳＡは結果を出力する。一実施形態では、メモリ信号がＶrefよりも大きい場合は、Ｐ状態（「０」または「１」）であるものと考える。メモリ信号がＶrefよりも大きい場合、Ｕ状態（「１」または「０」）であるものと考える。
図２は、主題の一実施形態による、２トランジスタ・２コンデンサ（２Ｔ２Ｃ）強誘電体ランダムアクセスメモリ（Ｆ−ＲＡＭ）のセンシング回路２００を示す概略図である。一実施形態では、Ｆ−ＲＡＭセル９０及び’９０は相補型メモリセルとして構成されている。Ｆ−ＲＡＭセル９０が１つの特定の分極状態（例えば「０」）にプログラムされると、Ｆ−ＲＡＭセル’９０は逆の分極状態（例えば「１」）にプログラムされる。図２に示すように、パストランジスタ９６及び’９６は同じＷＬに結合することができる。その代わりに、パストランジスタ９６と’９６とを２つの異なるＷＬに結合して、２つの異なるＷＬ信号によって制御する。同様に、強誘電体コンデンサ９４及び’９４は、設計の要求に応じて、同じＰＬに結合することも２つの異なるＰＬに結合することもできる。一実施形態では、パストランジスタ９６がＢＬＢに結合され、読出し動作用にＶrefを必要としないことができる。
２Ｔ２Ｃ Ｆ−ＲＡＭのセンシング回路２００の読出し動作は、図１Ｂに示す１Ｔ１Ｃと同様である。読出し動作中には、図１Ｂのステップ１５６におけるように、Ｆ−ＲＡＭセル９０及び’９０を、ＰＬ（１つのＰＬまたは２つの別個のＰＬのいずれか）上にアサートされる「上−下」パルスによって、同時に、あるいは別個に調べる。Ｆ−ＲＡＭセル９０から出力される信号は「真」の信号またはビットと考えることができ、Ｆ−ＲＡＭセル’９０から出力される信号は相補的な信号またはビットと考えることができる。上記に説明したように、「真」の信号及び相補的な信号は設計によって逆になる。
２Ｔ２Ｃの設計に比べると、１Ｔ１Ｃの設計は、基準電圧をＰ状態信号とＵ状態信号との間のちょうど中間の電圧に設定した場合に、上記信号マージンの半分である最大値を含むことができるに過ぎない。従って、１Ｔ１Ｃの設計のより小さいセルサイズは、利用可能な信号マージンを犠牲にし得る。
これとは対照的に、２Ｔ２Ｃ Ｆ−ＲＡＭのアーキテクチャは、２つの強誘電体コンデンサを含み、同じ２Ｔ２Ｃ Ｆ−ＲＡＭ内の一方の強誘電体コンデンサのＰ状態及び他方の強誘電体コンデンサのＵ状態を利用して、記憶しているデータを表すことができる。一部の実施形態では、２Ｔ２Ｃ Ｆ−ＲＡＭセルが、強誘電体コンデンサの全切り換え電荷（即ち、Ｐ状態−Ｕ状態）から得られる信号マージンを生じさせて、２Ｔ２Ｃ Ｆ−ＲＡＭセルを差動にすることができる。しかし、１Ｔ１Ｃ Ｆ−ＲＡＭセルまたはアレイは、２Ｔ２Ｃの設計に比べると、より小さいセルサイズという利点を有することができる。
シングルエンドの読出し（例えば１Ｔ１Ｃ）であっても差動の読出し（例えば２Ｔ２Ｃ）であっても、高信頼性の読出しを保証するためには、センス増幅器ができる限り平衡で対称であることが極めて重要である。センス増幅器内のあらゆる非対称性が、センシング・マージンを直接損なう入力オフセット電圧を生じさせ得る。一実施形態では、センス増幅器の対称性及び平衡性を、適切なレイアウト技術により実現することができる。例えば、レイアウト技術によりビット線（例えば、図１Ａ及び２中のＢＬ及びＢＬＢ）どうしを非常に慎重に整合させて、センス増幅器が平衡であり、できる限り小さいシステム的な入力オフセットであることを保証することができる。特定の実施形態では、小型のトリミング・コンデンサをセンス増幅器の１つの入力端子に追加して、平衡性及び対称性を増大しようとすることができる。最善の努力にもかかわらず、強誘電体コンデンサの製造プロセスは完全に制御することができないことがある。その結果、強誘電体コンデンサの実効面積、厚さ、及び他のパラメータは大幅に変化し得る。一実施形態では、強誘電体コンデンサの線形の静電容量のような可変の電気インピーダンスも、センス増幅器に電気接続されるとセンス増幅器の平衡性及び対称性に悪影響を与え得る。
Ｆ−ＲＡＭメモリセルの読出し動作は破壊的であり、読出し動作を完了した後にデータをリフレッシュしなければならないことを意味する。図１Ｂを参照すれば、ステップ１５６で、記憶しているデータが、上記の調べるためのパルス（例えば、上−下パルス）によって破壊される。従って、強誘電体コンデンサ９４及び／または’９４は、ＰＬに上−下パルスを与えた後に、有用な情報を回路動作または読出し動作に追加しない。図１Ａ及び１Ｂを参照すれば、ＰＬにパルスを供給する前に、ＷＬをハイにもっていく（ステップ１５２）。強誘電体コンデンサ９４の調べ及びメモリ出力を完了した後に、ＷＬがハイのままでありパストランジスタ９６をオン状態にする場合、強誘電体コンデンサ９４はパストランジスタ９６を通してセンス増幅器の入力端子に電気接続されたままである。センス増幅器がイネーブル状態である（ステップ１５８）間にＷＬがハイに保たれる場合、強誘電体コンデンサはセンシング動作中に同じセンス増幅器に電気接続されたままである。前に説明したように、センシング中の強誘電体コンデンサ９４とＳＡとの電気接続は有用な情報を追加しない、というのは、記憶している値はＰＬパルスの期間中（ステップ１５６）に既に破壊されているからである。しかし、この接続は、大幅な量の非対称性をセンス増幅器に与えて、センス増幅器の入力オフセットを増加させてセンシングのマージンを減少させ得る。
図４はＦ−ＲＡＭデバイス４００の一部分を示す概略図である。一実施形態では、読出し動作中にＷＬ信号を設定してＳＡの平衡性及び対称性を改善することができる方法を本明細書中で説明するために、Ｆ−ＲＡＭデバイス４００を用いる。開示する方法は、現在技術において既知の他の同様なメモリデバイスに適用可能にすることができる、という理解である。
図４を参照すれば、複数の１Ｔ１Ｃメモリセル４０２を行及び列の形に配列して、Ｆ−ＲＡＭメモリアレイを形成することができる。１Ｔ１Ｃメモリセル４０２は、図１Ａに示すものと同様な構成及び構造を有することができる。図４に示すように、複数の１Ｔ１Ｃメモリセル４０２がＮ＋１行（行０〜行Ｎ）及びＮ＋１列（列０〜列Ｎ）の形に配列されている。一実施形態では、同じ列内の１Ｔ１Ｃメモリセルが、１本のプレート線及びビット線に電気結合されて、これらのプレート線及びビット線を共用する。同じ行上の１つおきの列、例えば行０、列０、２、...Ｎ−１の１Ｔ１Ｃメモリセル４０２は、同じワード線（ＷＬ）に結合されて同じＷＬ信号によって制御される。隣接する２つのＢＬ、例えばＢＬ＜０＞及びＢＬ＜１＞はＶrefトランジスタ４０６に結合され、Ｖrefトランジスタ４０６はＶref＿イネーブル信号によって制御される。一実施形態では、Ｖrefトランジスタが、基準信号（Ｖref）をＢＬに結合するか否かを制御する。すべてのＢＬの他方の端はプリチャージ・トランジスタ４０８に結合され、プリチャージ・トランジスタ４０８はＢＬのプリチャージを制御する（ステップ１５０、１５４）。ＢＬはさらに列トランジスタ４１０に結合され、列トランジスタ４１０はＢＬをセンス増幅器４１２に接続する接続を制御する。一実施形態では、隣接するＢＬ、例えばＢＬ＜０：１＞が単一のＳＡ４１２の２つの入力端子のそれぞれに結合されている。全部のＳＡ４１２がＳＡ＿イネーブル信号によって制御される。
一実施形態では、Ｆ−ＲＡＭデバイス４００を、シングルエンドのセンシング／読出し用の１Ｔ１Ｃメモリアレイとして、あるいは差動センシング／読出し用の２Ｔ２Ｃメモリアレイとして構成することができる。２Ｔ２Ｃ構成の実施形態では、同じ行内で隣接する２つの１Ｔ１Ｃメモリセルを対にして２Ｔ２Ｃメモリセル４０４を形成することができる。前に説明したように、データの書込み中に、相補的な対の２つの１Ｔ１Ｃメモリセルを互いに逆の分極状態にプログラムすることができ、１Ｔ１Ｃメモリセルの一方は「真」の信号／ビットを表すのに対し、他方は相補的な信号／ビットを表す。
図５Ａ〜５Ｆは、Ｆ−ＲＡＭデバイス４００のようなＦ−ＲＡＭアレイの読出し動作／センシング中の種々のノードの信号レベルを示す代表的なタイミング図である。一実施形態では、「プリチャージ」が、プリチャージ・トランジスタ４０８のゲートに結合される信号である。ＶＲＥＦ＿イネーブルはＶrefトランジスタに結合される信号である。一実施形態では、ＶrefトランジスタがＶrefをＢＬにアサートすることを制御する。例えば、ＶＲＥＦ＿イネーブル＜０＞はＢＬ＜１＞、ＢＬ＜３＞、等のような奇数番目のＢＬに接続されたＶrefトランジスタ４０６を制御するのに対し、ＶＲＥＦ＿イネーブル＜１＞はＢＬ＜０＞、ＢＬ＜２＞、等のような偶数番目のＢＬに接続されたＶrefトランジスタ４０６を制御する。ＷＬ＜奇数番＞は奇数番目の列内のパストランジスタを制御し、ＷＬ＜偶数番＞は同じ行の偶数番目の列内のパストランジスタを制御する。列＿イネーブルは列トランジスタ４１０のゲートに結合される信号であり、列トランジスタ４１０はセンス増幅器４１２と当該センス増幅器の各ＢＬとの電気接続性を制御する。
図１Ａに示すように、読出し動作はＦ−ＲＡＭメモリセルをセンシング用に選択することから開始される（ステップ１５０）。図５Ａを参照すれば、Ｆ−ＲＡＭデバイス４００が１Ｔ１Ｃ Ｆ−ＲＡＭアレイとして機能するように構成され、行０かつ列０内の１Ｔ１Ｃメモリセル４０２を読出し動作用に選択する。タイミングｔ１に、プリチャージ信号をｔ３までアサートして、全列のプリチャージ・トランジスタをイネーブル状態にして、全ＢＬを例えばＶSSにプリチャージする。ｔ２に、ＷＬ＜０＞信号をアサートし（ステップ１５２）、あるいはハイにもっていき、これにより列０、行０の強誘電体コンデンサをＢＬ＜０＞に電気接続する。一実施形態では、ｔ１０にセンシングを完了するまでＷＬ＜０＞信号をアサートする。センシング中にはＷＬ＜Ｎ：１＞信号を全部デアサートし、あるいはローにもっていき、これにより他の行及び列内の非選択の１Ｔ１Ｃメモリセル４０２を当該メモリセルのそれぞれのＢＬに電気接続しない。センシング全体中には、ｔ３に、列イネーブル信号をｔ１１までアサートして、センス増幅器４１２と当該センス増幅器のそれぞれのＢＬとの電気接続が維持されることを保証する。一実施形態では、ｔ４〜ｔ７間にＰＬ＜０＞信号をアサートして、選択した１Ｔ１Ｃメモリセル４０２を調べる（ステップ１５６）。図５Ａに示すように、ＰＬ＜０＞信号は前述した「上−下」または方形波パルスを表すことができ、こうしたパルスでは、ＰＬ＜０＞信号が（ｔ４に）ＶSSからＶDDに切り換わり、次に（ｔ７に）ＶDDからＶSSに切り換わることができる。ｔ４〜ｔ７中には、選択した１Ｔ１Ｃメモリセル４０２内の強誘電体コンデンサが、その極板の一方へのＰＬ＜０＞信号のアサートによりその分極状態を（Ｐ状態に）切り換えること、あるいは（Ｕ状態に）維持することができる。これに応答して、選択した１Ｔ１Ｃメモリセル４０２は対応するメモリ信号を出力することができ、このメモリ信号は図５ＡのＢＬ＜０＞内で反射される。シングルエンド・センシングであるので、ＢＬ＜０＞上に出力されるメモリ信号を、ＢＬ＜１＞を通した基準信号（Ｖref）と比較し、この基準信号はＶＲＥＦ＿イネーブル信号によって制御される。前述したように、Ｖrefは、１Ｔ１Ｃメモリセル４０２のＰ状態とＵ状態との間の値に事前設定することができ、あるいは他のプログラマブル（プログラム可能）な値に事前設定することができる。一実施形態では、ｔ５にＶＲＥＦ＿イネーブル＜０＞信号をアサートし、これによりＶrefをＢＬ＜１＞に印加する。ＷＬ＜Ｎ：１＞の全部がディスエーブル（無効）状態にされているので、列１上の１Ｔ１Ｃメモリセル４０２は全部がＢＬ＜１＞から電気絶縁されている。ｔ８に、ＳＡ＿イネーブル信号をアサートして、全部のセンス増幅器４１２をイネーブル状態にする（ステップ１５８）。ＢＬ＜０＞及びＢＬ＜１＞は、センス増幅器４１２内のそれぞれの入力端子に結合される。次に、センス増幅器４１２は、ＢＬ＜０＞上の信号（メモリ信号）（例えば、その振幅）をＢＬ＜１＞上の信号（Ｖref）と比較して、それに応じた結果を出力する（ステップ１６０）。一例として、ＢＬ＜０＞上のメモリ信号がＶrefよりも大きく、このことはＰ状態（バイナリ状態「０」または「１」）を表す。ＢＬ＜０＞上のメモリ信号はＶrefよりも小さくなって、Ｕ状態（「１」または「０」）を表すことができることもわかる。その後に、読出し動作を完了し、ｔ１０にＷＬ＜０＞信号をデアサートし（ローにもっていき）、ｔ１１に列＿イネーブル信号をデアサートして、全部の１Ｔ１Ｃメモリセルを再度全部のＢＬから電気絶縁する。
図５Ｂは、２Ｔ２Ｃ差動センシング構成のＦ−ＲＡＭデバイス４００の読出し動作を示す代表的なタイミング図である。一実施形態では、行０内で、列０内の１Ｔ１Ｃメモリセル４０２と列１内の１Ｔ１Ｃメモリセル４０２とを対にして２Ｔ２Ｃメモリセル４０４を形成し、このメモリセルを選択して読み出す。行０、列０内の１Ｔ１Ｃメモリセル４０２は「真」のセルであるように設定され、行０、列１内のメモリセル４０２は相補的なセルであるように設定される。２Ｔ２Ｃセンシングの動作は、ＶＲＥＦ＿イネーブル＜１：０＞が共にディスエーブル状態であることを除いて、図５Ａに示す実施形態と同様である。従って、センシング動作中には、ＶrefはどのＢＬにも印加されない。その代わりに、ｔ２にＷＬ＜１＞信号をＷＬ＜０＞信号と共にアサートし、ｔ４にＰＬ＜１＞信号をＰＬ＜０＞信号と共にアサートする。その結果、「真」のメモリセル及び相補的なメモリセルが共に、「上−下」パルスによって調べられて、その内容をＢＬ＜０＞及びＢＬ＜１＞のそれぞれに出力する。一実施形態では、ｔ８にＳＡ＿イネーブルをアサートしてセンス増幅器４１２をイネーブル状態にすると、ＢＬ＜１：０＞信号をその２つの入力として有するセンス増幅器４１２は、ＢＬ＜０＞を通した「真」の信号を、ＢＬ＜１＞を通した相補的な信号と比較して、２Ｔ２Ｃメモリセル４０４のバイナリ状態を判定することができる。
図５Ａ及び５Ｂの両方に示すように、選択したメモリセルのＷＬ（図５Ａ中のＷＬ＜０＞及び図５Ｂ中のＷＬ＜１：０＞）はセンシング中（ｔ８〜ｔ９）にアクティブ状態にされたままである。前に説明したように、一旦、選択したメモリセルが（ｔ７に）「上−下」パルスによって調べられると、選択したメモリセルとセンス増幅器との電気接続を維持する必要性は存在しない。実際に、この接続は、センス増幅器にとっての大きな量の非対称性に寄与し得るし、（１Ｔ１Ｃ及び２Ｔ２Ｃ共に）センシング・マージンを低減し得ることが不利である。
図５Ｃ及び５Ｄは、Ｆ−ＲＡＭデバイス４００用の代案のセンシング方式を示す。図５Ｃを参照すれば、１Ｔ１Ｃのセンシング動作が図示されている。図５Ａに開示する実施形態と同様に、ｔ２にＷＬ＜０＞信号をアサート（ＷＬ＜０＞をアクティブ状態に）して、パストランジスタをオン状態にして、選択した１Ｔ１Ｃメモリセル４０２とＢＬ＜０＞との電気接続を可能にする。ｔ４〜ｔ７にＰＬ＜０＞信号をアサートして、選択したメモリセルを調べる。この方式の主な差異は、ｔ８にＰＬ＜０＞信号をデアサートした少し後に、ＷＬ＜０＞信号をデアサートし、あるいはローにもっていく（ＷＬ＜０＞を非アクティブ化する）点にある。一実施形態では、ｔ７とｔ８との間の少量の時間は、ｔ８で接続がディスエーブル状態にされる前に、選択したメモリセル４０２がその内容を完全に出力することを可能にするためのバッファ時間の役目をすることができる。選択したメモリセル内の強誘電体コンデンサがＢＬ＜０＞及びセンス増幅器４１２から電気絶縁された後に、ＳＡ＿イネーブル信号をアサートしてセンス増幅器４１２をイネーブル状態にして、ｔ９にセンシングを開始することができる。選択したメモリセルの（パストランジスタがオフ状態にされているので）強誘電体コンデンサからの影響なしに、センス増幅器４１２は、そのセンシング動作中に最適な平衡性及び対称性を実現することができる。
図５Ｄに、２Ｔ２Ｃ構成における代案の方式を示す。図５Ｃに開示する実施形態と同様に、ｔ９にセンス増幅器をイネーブル状態にする前に、ｔ８にＷＬ＜０＞信号及びＷＬ＜１＞信号を共にデアサートする。センシング中（ｔ９〜ｔ１０）の、選択した２Ｔ２Ｃメモリセル内の両方の強誘電体コンデンサとそれぞれのＢＬとの間の電気絶縁は、差動センシング中のセンス増幅器４１２の平衡性及び対称性を改善することもできる。
図５Ｅ及び５Ｆは、Ｆ−ＲＡＭデバイス４００用の他の代案のセンシング方式を示す。図５Ｃ及び５Ｄを参照すれば、センス増幅器をイネーブル状態にする前にＷＬ信号をデアサートすることによって、強誘電体コンデンサをセンス増幅器４１２から電気絶縁する。ＷＬ信号は、各１Ｔ１Ｃメモリセル４０２に局在するパストランジスタを制御する。図５Ｃと同様に、図５Ｅに示す１Ｔ１Ｃのセンシング方式は、センシング期間全体中に、選択したメモリセルの強誘電体コンデンサをセンス増幅器４１２から電気的に切り離すこともできる。図５Ｅを参照すれば、センシング中（ｔ９〜ｔ１０）にはＷＬ＜０＞信号をアサートしたままであるが、ＰＬ＜０＞上の「上−下」パルスが完了した少し後のｔ８に、列＿イネーブル信号をデアサートするかローにもっていく。ｔ８に列＿イネーブル信号をデアサートすることは、ＢＬ＜０＞及び強誘電体コンデンサをセンス増幅器４１２から電気絶縁する。ｔ７とｔ８との間のバッファ時間は、ｔ８にセンス増幅器４１２とＢＬ＜０＞との電気接続がディスエーブル状態にされる前に、メモリ信号をセンス増幅器４１２の入力端子へ出力することを可能にする。
図５Ｆに、２Ｔ２Ｃ構成における同様のセンシング方式を示す。一実施形態では、ＷＬ＜１：０＞信号の両方をｔ１１までアサートし続ける。ｔ８に列＿イネーブル信号がデアサートされるとセンス増幅器が両方のＢＬ＜１：０＞から電気絶縁されるので、センス増幅器の対称性及び平衡性はさらに改善される。
センシング方式の他の代案は、図５Ｃ〜５Ｆに開示した実施形態を組み合わせることができる。一実施形態では、ＰＬ信号（「上−下」パルス）をデアサートした直後に、かつセンス増幅器をイネーブル状態にする前に、ＷＬ信号（例えばＷＬ＜１：０＞信号）及び列＿イネーブル信号を共にデアサートする。この代案の方式は、センス増幅器と強誘電体コンデンサとの電気絶縁を、個別のメモリセルレベルでローカルに、及びＢＬレベルで全体的に、の両方で保証することができる。
一実施形態では、開示するセンシング方式を、センス増幅器に直接の影響を与える不所望な変動がメモリセル内に存在し、かつ当該メモリセルからデータを抽出することができるあらゆるメモリセルに適用することができ、これにより、メモリセルがセンス増幅器の入力端子から電気絶縁された後に、センス増幅器がデータを決定することができる。例えば、開示するセンシング方式はＭ−ＲＡＭ（magnetic RAM：磁気ランダムアクセスメモリ）デバイスに適用可能にすることができる。
図６は、メモリ部分６０１を含む半導体メモリの代表的なブロック図である。メモリ部分６０１内には、複数の行及び複数の列の形に配列された不揮発性（ＮＶ）メモリセル６０６のメモリアレイが存在し、各行は共通のワード線（ＷＬ）を共用し、各列は共通のビット線及び共通のプレート線を共用する。一実施形態では、ＮＶメモリセル６０６を、１Ｔ１Ｃ Ｆ−ＲＡＭセル１００、あるいは２Ｔ２Ｃ Ｆ−ＲＡＭメモリセル２００とすることができる。一実施形態では、基準発生アレイ６０８をメモリ部分６０１内に配置することもでき、基準発生アレイ６０８は、ＭＯＳ基準発生アレイ、場合によっては強誘電体基準発生アレイを含む。図６を参照すれば、半導体メモリセル６００が、マイクロコントローラ、マイクロプロセッサ、または状態マシンのような処理要素６１０をさらに含む。一実施形態では、処理要素６１０が、上述した読出し、消去、及びプログラム動作を実行するためのＷＬ信号、ＲＷＬ信号のようなコマンドまたは制御信号を、ＮＶメモリセル６０６及び基準発生アレイ６０８の各々、及びメモリアレイ６０２からの読出し用およびメモリアレイ６０２への書込み用の他の周辺回路に対して発行することができる。これらの周辺回路は、メモリアドレスを変換してメモリアレイ６０２のＮＶメモリセル６０６のワード線に与える行デコーダ６１２を含む。データワードを半導体メモリ６００から読み出す際に、選択したワード線（ＷＬ）に結合されたＮＶメモリセル６０６をビット線上に読み出して、これらの線の状態をセンス増幅器／ドライバ（駆動回路）６１４によって検出する。列デコーダ６１６は、ビット線からのデータをセンス増幅器／ドライバ６１４上へ出力する。一実施形態では、処理要素６１０が、センス増幅器イネーブル信号を用いてセンス増幅器を特定の列用にイネーブル状態／ディスエーブル状態にすることができる。処理要素６１０は、行及び／または列デコーダ６１２及び６１６により、アドレスを変換してメモリアレイ６０２に与えて、特定のＷＬに対するワード線信号をアサートまたはデアサートすることもできる。一実施形態では、半導体メモリ６００が図５Ｃ〜５Ｆに開示するセンシング方式を採用して、読出し動作中に、センシング増幅器をセンシング用にイネーブル状態にする前に、選択したメモリセルに関連するＷＬをディスエーブル状態にする。制御は、ファームウェア・アプリケーション、回路設計（例えばタイミング回路）、またはその組合せにより実現することができる。
本発明は特定の好適な実施形態を参照しながら説明してきたが、本発明のより広い精神及び範囲から逸脱することなしに、種々の変形及び変更をこれらの実施形態に加えることができることは明らかである。従って、明細書及び図面は限定的意味でなく例示的意味に考えるべきである。
本発明の要約は37C.F.R.§1.72(b)（米国特許施行規則第1.72条第(b)項）に準拠するように提供し、37C.F.R.§1.72(b)は、読者が技術的開示の１つ以上の実施形態の性質を迅速に突き止めることを可能にすることを要求する。要約は、特許請求の範囲または意味を解釈または限定するために用いられないという了解の下で提出する。それに加えて、以上の詳細な説明では、本発明を簡素化する目的で、種々の特徴が一緒にグループ化されて単一の実施形態の形にされることがわかる。こうした開示の方法は、特許請求する実施形態が、各請求項中に明示的に記載する以上の特徴を要求する意図を反映するものとして解釈するべきでない。むしろ、以下の特許請求の範囲が反映するように、本発明の主題は、開示する単一の実施形態の全部の特徴以下のものである。従って、以下の特許請求の範囲は詳細な説明中に含まれ、各請求項は別個の実施形態として自立する。
説明中の一実施形態またはある実施形態の参照は、当該実施形態に関連して説明する特定の特徴、構造、または特性が、回路または方法の少なくとも１つの実施形態に含まれることを意味する。明細書中の種々の箇所における「一実施形態」の出現は、必ずしも全部が同じ実施形態を参照しない。
以上の説明では、主題を、その特定の好適な実施形態を参照しながら説明してきた。しかし、添付する特許請求の範囲中に記載する主題の精神及び範囲から逸脱することなしに、種々の変形及び変更を主題に加えることができることは明らかである。従って、明細書及び図面は限定的意味でなく例示的意味に考えるべきである。

Claims (20)

  1. 強誘電体メモリセルを読出し用に選択するステップと、
    前記選択した強誘電体メモリセルに第１パルス信号を結合して前記選択した強誘電体メモリセルを調べるステップであって、前記選択した強誘電体メモリセルが前記第１パルス信号に応答してメモリ信号をビット線へ出力するステップと、
    前記メモリ信号を、前記ビット線を通してセンス増幅器の第１入力端子に結合するステップと、
    前記選択した強誘電体メモリセルから前記センス増幅器を電気絶縁するステップと、
    前記センス増幅器が前記選択した強誘電体メモリセルから電気絶縁された後に、前記センス増幅器をセンシング用にイネーブル状態にするステップと
    を含む方法。
  2. 前記センス増幅器の第２入力端子に基準信号を結合するステップをさらに含む、請求項１に記載の方法。
  3. 相補型強誘電体メモリセルに第２パルス信号を結合して該相補型強誘電体メモリセルを調べるステップであって、該相補型強誘電体メモリセルが、前記第２パルス信号に応答して相補的な信号をビット線バーへ出力するステップと、
    前記相補的な信号を、前記ビット線バーを通して前記センス増幅器の第２入力端子に結合するステップと
    をさらに含む、請求項１に記載の方法。
  4. 前記センス増幅器を電気絶縁するステップを、前記選択した強誘電体メモリセルのパストランジスタのゲートに結合される第１ワード線信号をデアサートすることによって、前記選択した強誘電体メモリセル内でローカルに実行する、請求項１に記載の方法。
  5. 前記選択した強誘電体メモリセルが１トランジスタ・１コンデンサ（１Ｔ１Ｃ）構成を有する、請求項１に記載の方法。
  6. 前記選択した強誘電体メモリセルから前記センス増幅器を電気絶縁するステップを、トランジスタを用いて前記ビット線上で実行する、請求項１に記載の方法。
  7. 前記選択した強誘電体メモリセルから前記センス増幅器を電気絶縁するステップを、前記第１パルス信号をデアサートした後に実行する、請求項１に記載の方法。
  8. 前記センス増幅器をセンシング用にイネーブル状態にするステップを、前記センス増幅器が前記相補型強誘電体メモリセルから電気絶縁された後に実行する、請求項３に記載の方法。
  9. 前記第１パルス信号及び前記第２パルス信号が、それぞれＶSSなるローの振幅及びＶDDなるハイの振幅を有する単発の方形波信号である、請求項３に記載の方法。
  10. 前記センス増幅器と前記相補型強誘電体メモリセルとの間の電気絶縁を、前記相補型強誘電体メモリセルのパストランジスタのゲートに結合される第２ワード線信号をデアサートすることによって実行する、請求項８に記載の方法。
  11. 第１パストランジスタに結合された第１強誘電体コンデンサを含む第１メモリセルと、
    前記第１強誘電体コンデンサの２枚の極板の一方に結合された第１プレート線と、
    前記第１パストランジスタをセンス増幅器に結合する第１ビット線と、
    前記第１パストランジスタのゲートに結合された第１ワード線とを具えたメモリデバイスであって、
    前記第１メモリセルの読み出し動作中に、前記センス増幅器がセンス動作用にイネーブル状態にされる前に、前記第１ワード線上の第１ワード線信号がデアサートされるメモリデバイス。
  12. 前記第１メモリセルが１トランジスタ・１コンデンサ（１Ｔ１Ｃ）構成を有し、前記センス増幅器の前記センス動作が、前記第１メモリセルから出力されるメモリ信号の振幅を基準信号と比較する、請求項１１に記載のメモリデバイス。
  13. 第２パストランジスタに結合された第２強誘電体コンデンサを含む第２メモリセルと、
    前記第２強誘電体コンデンサの２枚の極板の一方に結合された第２プレート線と、
    前記第２パストランジスタを前記センス増幅器に結合する第２ビット線と、
    前記第２パストランジスタのゲートに結合された第２ワード線とをさらに具え、
    前記第１メモリセル及び前記第２メモリセルが、２トランジスタ・２コンデンサ（２Ｔ２Ｃ）構成を有する相補型メモリセルを形成し、
    前記第１メモリセルの読出し動作中に、前記センス増幅器が前記センス動作用にイネーブル状態にされる前に、前記第２ワード線上の第２ワード線信号がデアサートされる、請求項１１に記載のメモリデバイス。
  14. 前記第１メモリセルの読出し動作中に、方形波パルス信号を前記第１プレート線上にアサートして前記第１強誘電体コンデンサを調べ、前記第１プレート線上の前記方形波パルス信号がデアサートされた後に、前記第１ワード線上の前記ワード線信号がデアサートされる、請求項１１に記載のメモリデバイス。
  15. 前記センス増幅器の前記センス動作が、前記第１メモリセルから出力されるメモリ信号の振幅を、前記第２メモリセルから出力される相補的な信号と比較する、請求項１３に記載のメモリデバイス。
  16. 強誘電体メモリアレイを動作させる方法であって、
    第１プレート線を前記強誘電体メモリアレイに結合するステップであって、前記第１プレート線が第１列に関連し、選択したメモリセルの読出し動作中に前記第１プレート線が方形波パルス信号に結合されるステップと、
    第１ワード線を前記強誘電体メモリアレイに結合するステップであって、前記第１ワード線がメモリセルの第１行に関連し、前記第１ワード線にワード線信号が結合されるステップと、
    第１ビット線を前記強誘電体メモリアレイに結合するステップであって、前記第１ビット線が、第１列に関連し、前記ワード線信号がアサートされると前記選択したメモリセルをセンス増幅器に電気接続するステップと、
    前記方形波パルス信号をデアサートするステップと、
    前記ワード線信号をデアサートするステップと、
    前記ワード線信号がデアサートされた後に、イネーブル信号を前記センス増幅器に結合してセンス動作を開始するステップと
    を含む方法。
  17. 前記方形波パルスがデアサートされた後に、前記ワード線信号をデアサートする、請求項１６に記載の方法。
  18. 前記強誘電体メモリアレイが、１トランジスタ・１コンデンサ（１Ｔ１Ｃ）強誘電体メモリセルを行及び列の形に配列することによって形成される、請求項１６に記載の方法。
  19. 前記読出し動作中に、前記選択したメモリセルが、前記方形波パルス信号に応答してメモリ信号を出力し、前記センス増幅器が、前記メモリ信号の振幅を基準信号と比較して、前記選択したメモリセルのバイナリ状態を判定する、請求項１６に記載の方法。
  20. 同じ前記行内で隣接する２つの前記１Ｔ１Ｃ強誘電体メモリセルが、１つの２トランジスタ・２コンデンサ（２Ｔ２Ｃ）相補型メモリセルを形成する、請求項１８に記載の方法。
JP2020542795A 2018-03-08 2019-02-15 強誘電体ランダムアクセスメモリのセンシング方式 Active JP7405754B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022180859A JP7441288B2 (ja) 2018-03-08 2022-11-11 強誘電体ランダムアクセスメモリのセンシング方式

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862640489P 2018-03-08 2018-03-08
US62/640,489 2018-03-08
US16/111,521 2018-08-24
US16/111,521 US10586583B2 (en) 2018-03-08 2018-08-24 Ferroelectric random access memory sensing scheme
PCT/US2019/018183 WO2019173035A1 (en) 2018-03-08 2019-02-15 Ferroelectric random access memory sensing scheme

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022180859A Division JP7441288B2 (ja) 2018-03-08 2022-11-11 強誘電体ランダムアクセスメモリのセンシング方式

Publications (2)

Publication Number Publication Date
JP2021515351A true JP2021515351A (ja) 2021-06-17
JP7405754B2 JP7405754B2 (ja) 2023-12-26

Family

ID=67843371

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020542795A Active JP7405754B2 (ja) 2018-03-08 2019-02-15 強誘電体ランダムアクセスメモリのセンシング方式
JP2022180859A Active JP7441288B2 (ja) 2018-03-08 2022-11-11 強誘電体ランダムアクセスメモリのセンシング方式

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022180859A Active JP7441288B2 (ja) 2018-03-08 2022-11-11 強誘電体ランダムアクセスメモリのセンシング方式

Country Status (5)

Country Link
US (2) US10586583B2 (ja)
JP (2) JP7405754B2 (ja)
CN (2) CN113611342B (ja)
DE (1) DE112019001212T5 (ja)
WO (1) WO2019173035A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786345B1 (en) * 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
US10998025B2 (en) * 2019-02-27 2021-05-04 Kepler Computing, Inc. High-density low voltage non-volatile differential memory bit-cell with shared plate-line
US11289145B2 (en) * 2020-01-10 2022-03-29 Ferroelectric Memory Gmbh Memory cell, memory cell arrangement, and methods thereof
CN112652340B (zh) * 2020-12-10 2022-05-20 光华临港工程应用技术研发(上海)有限公司 铁电存储器及其存储数据读取方法
US11688457B2 (en) 2020-12-26 2023-06-27 International Business Machines Corporation Using ferroelectric field-effect transistors (FeFETs) as capacitive processing units for in-memory computing
CN112712831B (zh) * 2021-01-13 2024-01-26 无锡舜铭存储科技有限公司 一种铁电存储器及其操作方法
CN117133326A (zh) * 2022-05-18 2023-11-28 华为技术有限公司 铁电存储器及其控制装置、提升其耐久性的方法、设备
CN117636936A (zh) * 2022-08-17 2024-03-01 华为技术有限公司 铁电存储器和终端

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302481A (ja) * 1997-04-24 1998-11-13 Nec Corp 強誘電体メモリ
WO1998056003A1 (fr) * 1997-06-05 1998-12-10 Matsushita Electronics Corporation Dispositif a memoire ferroelectrique et son procede de commande
US5880989A (en) * 1997-11-14 1999-03-09 Ramtron International Corporation Sensing methodology for a 1T/1C ferroelectric memory
JPH11149785A (ja) * 1997-11-18 1999-06-02 Toshiba Corp 半導体記憶装置及びそのデータ読み出し方法
US20050057955A1 (en) * 2003-09-12 2005-03-17 Kohei Oikawa Semiconductor integrated circuit device and information storage method therefor
JP2005108391A (ja) * 2003-10-02 2005-04-21 Sanyo Electric Co Ltd 半導体記憶装置
JP2006228291A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US9886991B1 (en) * 2016-09-30 2018-02-06 Micron Technology, Inc. Techniques for sensing logic values stored in memory cells using sense amplifiers that are selectively isolated from digit lines

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1340340C (en) * 1987-06-02 1999-01-26 Joseph T. Evans, Jr. Non-volatile memory circuit using ferroelectric capacitor storage element
US5404327A (en) 1988-06-30 1995-04-04 Texas Instruments Incorporated Memory device with end of cycle precharge utilizing write signal and data transition detectors
JP2742719B2 (ja) 1990-02-16 1998-04-22 三菱電機株式会社 半導体記憶装置
TW322578B (ja) * 1996-03-18 1997-12-11 Matsushita Electron Co Ltd
KR100297874B1 (ko) * 1997-09-08 2001-10-24 윤종용 강유전체랜덤액세스메모리장치
US6028783A (en) * 1997-11-14 2000-02-22 Ramtron International Corporation Memory cell configuration for a 1T/1C ferroelectric memory
US6002634A (en) * 1997-11-14 1999-12-14 Ramtron International Corporation Sense amplifier latch driver circuit for a 1T/1C ferroelectric memory
US5995406A (en) * 1997-11-14 1999-11-30 Ramtron International Corporation Plate line segmentation in a 1T/1C ferroelectric memory
JPH11238381A (ja) 1998-02-19 1999-08-31 Nec Corp メモリ読み出し回路およびｓｒａｍ
EP0947994A3 (en) 1998-03-30 2004-02-18 Siemens Aktiengesellschaft Reduced signal test for dynamic random access memory
JP2000156090A (ja) * 1998-11-18 2000-06-06 Matsushita Electric Ind Co Ltd データ記憶方法
JP4350222B2 (ja) * 1999-08-26 2009-10-21 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ装置の動作方法
US6658608B1 (en) * 1999-09-21 2003-12-02 David A. Kamp Apparatus and method for testing ferroelectric memories
JP3728194B2 (ja) * 2000-09-26 2005-12-21 沖電気工業株式会社 読み出し回路
KR100379513B1 (ko) 2000-10-24 2003-04-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그의 구동방법
KR100379520B1 (ko) 2000-11-16 2003-04-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 구동방법
JP4808856B2 (ja) 2001-04-06 2011-11-02 富士通セミコンダクター株式会社 半導体記憶装置
US6972983B2 (en) * 2002-03-21 2005-12-06 Infineon Technologies Aktiengesellschaft Increasing the read signal in ferroelectric memories
JP4146680B2 (ja) * 2002-07-18 2008-09-10 松下電器産業株式会社 強誘電体記憶装置及びその読み出し方法
KR100527569B1 (ko) 2003-05-09 2005-11-09 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 및 그 제어 장치
KR100596828B1 (ko) 2004-12-24 2006-07-04 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치
JP4901385B2 (ja) * 2006-09-14 2012-03-21 株式会社東芝 半導体記憶装置
KR101188260B1 (ko) 2009-09-30 2012-10-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 이용한 구동 방법
US20140029326A1 (en) * 2012-07-26 2014-01-30 Texas Instruments Incorporated Ferroelectric random access memory with a non-destructive read
KR20150029351A (ko) 2013-09-10 2015-03-18 에스케이하이닉스 주식회사 데이터 트레이닝 장치
US9514816B1 (en) * 2015-06-15 2016-12-06 Cypress Semiconductor Corporation Non-volatile static RAM and method of operation thereof
US9715918B1 (en) * 2016-05-23 2017-07-25 Micron Technology, Inc. Power reduction for a sensing operation of a memory cell
US9640256B1 (en) * 2016-05-26 2017-05-02 Nxp Usa, Inc. Nonvolatile static random access memory (NVSRAM) system having a static random access memory (SRAM) array and a resistive memory array
US9899073B2 (en) 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
JP6147461B1 (ja) 2017-01-31 2017-06-14 ゼンテルジャパン株式会社 半導体記憶装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302481A (ja) * 1997-04-24 1998-11-13 Nec Corp 強誘電体メモリ
WO1998056003A1 (fr) * 1997-06-05 1998-12-10 Matsushita Electronics Corporation Dispositif a memoire ferroelectrique et son procede de commande
US6118688A (en) * 1997-06-05 2000-09-12 Matsushita Electronics Corporation Ferroelectric memory device and method for driving it
US5880989A (en) * 1997-11-14 1999-03-09 Ramtron International Corporation Sensing methodology for a 1T/1C ferroelectric memory
JPH11232881A (ja) * 1997-11-14 1999-08-27 Ramtron Internatl Corp １ｔ／１ｃ強誘電体メモリのためのセンス方法論
JPH11149785A (ja) * 1997-11-18 1999-06-02 Toshiba Corp 半導体記憶装置及びそのデータ読み出し方法
US6023438A (en) * 1997-11-18 2000-02-08 Kabushiki Kaisha Toshiba Semiconductor memory device for reading charges stored in capacitor in memory cell and data reading method thereof
US20050057955A1 (en) * 2003-09-12 2005-03-17 Kohei Oikawa Semiconductor integrated circuit device and information storage method therefor
JP2005092915A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 半導体集積回路装置およびその情報記憶方法
JP2005108391A (ja) * 2003-10-02 2005-04-21 Sanyo Electric Co Ltd 半導体記憶装置
JP2006228291A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US9886991B1 (en) * 2016-09-30 2018-02-06 Micron Technology, Inc. Techniques for sensing logic values stored in memory cells using sense amplifiers that are selectively isolated from digit lines

Also Published As

Publication number Publication date
CN111801737A (zh) 2020-10-20
US10586583B2 (en) 2020-03-10
CN113611342A (zh) 2021-11-05
CN113611342B (zh) 2022-07-22
JP2023015271A (ja) 2023-01-31
US10978127B2 (en) 2021-04-13
CN111801737B (zh) 2021-07-20
WO2019173035A1 (en) 2019-09-12
JP7405754B2 (ja) 2023-12-26
US20190279702A1 (en) 2019-09-12
US20200258561A1 (en) 2020-08-13
DE112019001212T5 (de) 2020-11-26
JP7441288B2 (ja) 2024-02-29

Similar Documents

Publication Publication Date Title
JP7405754B2 (ja) 強誘電体ランダムアクセスメモリのセンシング方式
KR102314663B1 (ko) 2 트랜지스터-1 커패시터 메모리를 포함하고 이를 액세스하기 위한 장치 및 방법
KR100351594B1 (ko) 강유전체 메모리 및 반도체 메모리
US5991188A (en) Non-volatile ferroelectric memory with section plate line drivers and method for accessing the same
US20140029326A1 (en) Ferroelectric random access memory with a non-destructive read
JPH11232881A (ja) １ｔ／１ｃ強誘電体メモリのためのセンス方法論
US9355709B2 (en) Digit line equilibration using access devices at the edge of sub-arrays
JP2005182978A (ja) 強誘電体メモリ装置及びその駆動方法
US8570812B2 (en) Method of reading a ferroelectric memory cell
US6538914B1 (en) Ferroelectric memory with bit-plate parallel architecture and operating method thereof
JP4109465B2 (ja) 強誘電体ランダムアクセスメモリ装置のデータ感知方法
US9177637B1 (en) Wide voltage range high performance sense amplifier
EP1598829B1 (en) Semiconductor memory
KR20040103653A (ko) 강유전체 레지스터 및 그 캐패시터 제조방법
JP2004030905A (ja) メモリ検知の方法および装置
KR100397386B1 (ko) 메모리 셀 및 기준 셀을 포함한 집적 메모리 및 상기메모리용 작동 방법
KR100447222B1 (ko) 강유전체 메모리 및 그의 구동방법
KR20110111954A (ko) 이중포트의 안티퓨즈 오티피 셀
US7106615B2 (en) FeRAM capable of restoring “0” data and “1” data at a time
KR20040040852A (ko) 강유전체 메모리 장치
JP2000040376A (ja) 半導体記憶装置
US9627020B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221111

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221122

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221129

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221216

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221220

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230124

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230314

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231214

R150 Certificate of patent or registration of utility model

Ref document number: 7405754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150