CN117133326A - 铁电存储器及其控制装置、提升其耐久性的方法、设备 - Google Patents

铁电存储器及其控制装置、提升其耐久性的方法、设备 Download PDF

Info

Publication number
CN117133326A
CN117133326A CN202210539929.6A CN202210539929A CN117133326A CN 117133326 A CN117133326 A CN 117133326A CN 202210539929 A CN202210539929 A CN 202210539929A CN 117133326 A CN117133326 A CN 117133326A
Authority
CN
China
Prior art keywords
signal
ferroelectric
ferroelectric memory
read
alternating current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210539929.6A
Other languages
English (en)
Inventor
谭万良
蔡佳林
许俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210539929.6A priority Critical patent/CN117133326A/zh
Priority to PCT/CN2023/089582 priority patent/WO2023221729A1/zh
Publication of CN117133326A publication Critical patent/CN117133326A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本申请实施例公开了一种铁电存储器及其控制装置、提升其耐久性的方法、设备。该铁电存储器的控制装置包括信号控制单元，该信号控制单元耦合存储控制器、交流信号产生器和与铁电存储单元耦合的板线；该板线连接该铁电存储单元中的铁电电容的一端；信号控制单元用于切换输入到该板线的信号为交流信号产生器产生的第一交流信号或存储控制器输出的读写脉冲信号，以在不需要读写时，通过第二交流信号修复铁电电容；或者，信号控制单元用于将交流信号产生器产生的第二交流信号与读写脉冲信号进行叠加，将叠加后的信号输入到板线，以通过第二交流信号辅助读或写数据，降低铁电极化翻转所需工作电压，减小电场对铁电电容的损伤，提高器件的耐久性。

Description

铁电存储器及其控制装置、提升其耐久性的方法、设备
技术领域
本申请涉及存储技术领域，尤其涉及一种铁电存储器及其控制装置、提升其耐久性的方法、设备。
背景技术
铁电存储器件具有较低的读写电压，低功耗，小的器件尺寸，高的读写速度和良好的循环性能，且有抗辐照和非易失性等优点，有望用于构建新一代存储芯片。与传统铁电材料相比，氧化铪基铁电器件的核心多层薄膜结构的厚度可缩小至十纳米乃至亚十纳米，可实现高密度集成，乃至三维集成，在构建超高密度存储芯片方面具有其独特的优势。此外，氧化铪基铁电器件制备工艺还与成熟的硅基半导体工艺具有良好的兼容性。因此，氧化铪基铁电器件有望成为未来新型铁电存储器的核心单元。
目前，约束氧化铪基铁电器件应用于商业存储器的最大问题之一是氧化铪基铁电器件的耐久性(endurance)，即需要在足够多的读写次数后，器件仍能保持良好的铁电性能。现有报道的氧化铪基铁电器件的耐久性最多只能达到1012量级，而想要将氧化铪基铁电器件应用于商业存储器，需要其耐久性至少需要达到1015量级，因此，如何提高氧化铪基铁电器件的耐久性是当前亟需解决的问题之一。
发明内容
本申请实施例提供了一种铁电存储器及其控制装置、提升其耐久性的方法、设备，利用交流信号对铁电存储单元进行修复，或通过交流信号辅助读写，以降低读写对铁电存储单元的损伤，以提高铁电存储器的耐久性。
第一方面，本申请实施例提供了一种铁电存储器的控制装置，包括：信号控制单元，所述信号控制单元耦合存储控制器、交流信号产生器和与铁电存储单元耦合的板线，所述存储控制器用于实现对所述铁电存储单元的读写控制，所述交流信号产生器用于产生第一交流信号；所述铁电存储单元包括铁电电容，所述板线连接所述铁电电容的一端；
所述信号控制单元用于切换输入到所述板线的信号为所述第一交流信号或所述存储控制器输出的读写脉冲信号，所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据。
上述铁电存储器的控制装置，可以实现在铁电存储单元的读写间隙，向板线输入交流信号，以在铁电电容上下电极施加极性不断变换的交流信号，驱使铁电薄膜中的缺陷、氧空位等在交变电场驱动下离开平衡位置进行运动最终实现重新分布，从而使铁电薄膜的铁电性能恢复至良好水平。
同时，较高的频率使得电场施加的时间较短，可以有效避免电场压力导致的缺陷产生。
此外，针对反复读写过程中出现的不可恢复的缺陷产生问题，通过提高交流信号的频率(1GHz～10GHz)，使铁电薄膜中偶极分子高频往复运动，产生内摩擦热，从而实现对铁电薄膜的加热，达到热退火的功能，修复铁电薄膜中的损伤，使铁电薄膜的铁电性能恢复至良好水平。综上，通过控制交流信号的频率和幅值，可以分别控制其对铁电电容器的热退火与氧空位再分布作用，有效解决铁电器件性能下降问题，提升器件的耐久性。
在一种可能的实现中，所述控制装置还包括所述存储控制器，所述存储控制器还用于在所述铁电存储单元的读写间隙，向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述板线输入所述第一交流信号。
在一种可能的实现中，所述存储控制器还用于在所述铁电存储单元的读写过程中，向所述信号控制单元发送第二使能信号，所述第二使能信号用于控制所述信号控制单元向所述板线输入所述读写脉冲信号。
在一种可能的实现中，所述信号控制单元包括串联的第一开关管和第二开关管；所述第一开关管的第一端耦合交流信号产生器，用于接收所述第一交流信号；所述第一开关管的第二端耦合所述第二开关管的第一端；所述第二开关管的第二端耦合所述存储控制器，用于接收所述写脉冲信号；所述第一使能信号用于控制所述第一开关管导通且所述第二开关管关断；所述第二使能信号用于控制所述第一开关管关断且所述第二开关管导通。
上述信号控制单元结构简单，可以降低装置的成本和减少其占用体积。
在一种可能的实现中，所述第一开关管为P型晶体管，所述第二开关管为N型晶体管；或，所述第一开关管为N型晶体管，所述第二开关管为P型晶体管。
在一种可能的实现中，所述第一使能信号包括第一信号和第二信号；所述铁电存储器还用于在所述铁电存储单元的读写间隙向所述第一开关管发送所述第一信号以及向所述第二开关管发送第二信号，所述第一信号用于导通所述第一开关管；所述第二信号用于关断所述第二开关管。
在一种可能的实现中，所述第一使能信号包括第三信号和第四信号；所述铁电存储器还用于在所述铁电存储单元的读写过程中向所述第一开关管发送所述第三信号以及向所述第二开关管发送第四信号，所述第三信号用于关断所述第一开关管；所述第四信号用于导通所述第二开关管。
在一种可能的实现中，所述交流信号产生器用于产生第二交流信号；所述信号控制单元还用于将所述第二交流信号与所述读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线。
上述控制装置，可以实现在读写过程中，通过利用第二交流信号对铁电薄膜的极化进行扰动，辅助铁电薄膜极化翻转，可以降低其铁电极化翻转所需工作电压，减小电场对铁电薄膜的损伤，从而进一步地提高铁电器件的耐久性。
在一种可能的实现中，所述存储控制器还用于在所述铁电存储单元的读写过程中，向所述信号控制单元发送第三使能信号，所述第三使能信号用于控制所述信号控制单元向所述板线输入所述叠加后的信号。
其中，所述第二交流信号的幅值小于所述读写脉冲信号的幅值的1/2，所述第二交流信号的频率大于所述读写脉冲信号的频率。
可选地，所述信号控制单元还包括第三开关管和乘法器；所述第三开关管的第一端耦合交流信号产生器，用于接收所述第二交流信号；所述第三开关管的第二端耦合所述乘法器的第一输入端；所述乘法器的第二输入端耦合所述存储控制器，用于接收所述写脉冲信号；所述乘法器的输出端耦合所述板线；所述第一使能信号用于在所述铁电存储单元的读写过程中控制所述第三开关管导通。
上述信号控制单元结构简单，可以降低装置的成本和减少其占用体积。
第二方面，本申请实施例还提供了一种铁电存储器的控制装置，包括：信号控制单元，所述信号控制单元耦合存储控制器、交流信号产生器和与铁电存储单元耦合的板线，所述存储控制器用于实现对所述铁电存储单元的读写控制，所述交流信号产生器用于产生交流信号；所述铁电存储单元包括铁电电容，所述板线连接所述铁电电容的一端；
所述信号控制单元用于将所述交流信号与所述存储控制器输出的读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线，所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据。
上述控制装置，可以实现在读写过程中，通过利用交流信号对铁电薄膜的极化进行扰动，辅助铁电薄膜极化翻转，可以降低其铁电极化翻转所需工作电压，减小电场对铁电薄膜的损伤，从而提高铁电器件的耐久性。
在一种可能的实现中，所述控制装置还包括所述存储控制器，所述存储控制器用于在所述铁电存储单元的读写过程中，向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述板线输入所述交流信号与所述读写脉冲信号的叠加。
在一种可能的实现中，所述交流信号的幅值小于所述读写脉冲信号的幅值，所述交流信号的频率大于所述读写脉冲信号的频率。
在一种可能的实现中，所述信号控制单元包括开关管和乘法器；所述开关管的第一端耦合交流信号产生器，用于接收所述交流信号；所述开关管的第二端耦合所述乘法器的第一输入端；所述乘法器的第二输入端耦合所述存储控制器，用于接收所述写脉冲信号；所述乘法器的输出端耦合所述板线；所述第一使能信号用于在所述铁电存储单元的读写过程中控制所述开关管导通。
第三方面，本申请实施例还提供了一种铁电存储器，包括存储阵列、信号控制单元以及存储控制器；所述存储阵列包括多个铁电存储单元，一个所述存储阵列中的铁电存储单元均耦合同一板线；所述信号控制单元耦合所述存储控制器、交流信号产生器和与所述存储阵列分别耦合的板线，所述存储控制器用于实现对每个所述铁电存储单元的读写控制，所述交流信号产生器用于产生第一交流信号；每个所述铁电存储单元均包括铁电电容，所述板线连接每个所述铁电电容的一端；
所述信号控制单元用于切换输入到所述板线的信号为所述第一交流信号或所述存储控制器输出的读写脉冲信号；所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据。
上述铁电存储器，可以实现在铁电存储单元的读写间隙，对铁电电容的修复，从而提升器件的耐久性。
可选地，上述信号控制单元和存储控制器，可以是如第一方面任意一种实现中所述的信号控制单元和存储控制器，这里不再赘述。
第四方面，本申请实施例还提供了一种铁电存储器，包括存储阵列、信号控制单元以及存储控制器；所述存储阵列包括多个铁电存储单元，一个所述存储阵列中的铁电存储单元均耦合同一板线；所述信号控制单元耦合所述存储控制器、交流信号产生器和与所述存储阵列耦合的板线，所述存储控制器用于实现对每个所述铁电存储单元的读写控制，所述交流信号产生器用于产生交流信号；每个所述铁电存储单元均包括铁电电容，所述板线连接每个所述铁电电容的一端；
所述信号控制单元用于将所述交流信号与所述存储控制器输出的读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线，所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据。
上述铁电存储器，可以实现在读写过程中，通过利用交流信号对铁电薄膜的极化进行扰动，辅助铁电薄膜极化翻转，可以降低其铁电极化翻转所需工作电压，减小电场对铁电薄膜的损伤，从而地提高铁电器件的耐久性。
可选地，上述信号控制单元和存储控制器，可以是如第二方面任意一种实现中所述的信号控制单元和存储控制器，这里不再赘述。
第五方面，本申请技术方案提供了一种提升铁电存储器耐久性的方法，所述铁电存储器可以是第三方面或第三方面任意一种实现所述的铁电存储器，所述方法包括：
所述存储控制器在所述铁电存储单元的读写间隙，通过所述信号控制单元切换输入到所述板线的信号为所述交流信号。
可选地，所述通过所述信号控制单元切换输入到所述板线的信号为所述交流信号，包括：所述存储控制器向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述板线输入所述交流信号。
可选地，所述方法还包括：所述存储控制器在所述铁电存储单元的读写过程中，向所述信号控制单元发送第二使能信号，所述第二使能信号用于控制所述信号控制单元向所述板线输入所述读写脉冲信号。
第六方面，本申请技术方案提供了一种提升铁电存储器耐久性的方法，所述铁电存储器可以是第四方面或第四方面任意一种实现所述的铁电存储器，所述方法包括：
所述存储控制器在所述铁电存储单元的读写过程中，通过所述信号控制单元用于将所述交流信号与所述存储控制器输出的读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线。
可选地，该方法还包括所述存储控制器向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述叠加后的信号。
第七方面，本申请技术方案提供了一种电子设备，包括主板，以及耦合所述主板的处理器和如第三方面或第四方面所述的铁电存储器。
可以理解地，上述提供的第三方面和第四方面提供铁电存储器，第五方面或第六方面提供的方法、第七方面提供的电子设备均基于上述第一方面或第二方面所提供的控制装置。因此，其所能达到的有益效果可参考对应控制装置中的有益效果，此处不再赘述。
附图说明
图1A是一种1T1C结构的铁电存储单元的电路结构图；
图1B是一种2T2C结构的铁电存储单元的电路结构图；
图1C是一种1T2C结构的铁电存储单元的电路结构图；
图2是本申请实施例提供的一种铁电存储器的结构示意图；
图3A是本申请实施例提供的一种劣化后的铁电电容在施加交流信号前后的氧缺陷的分布示意图；
图3B是本申请实施例提供的一种利用交流信号对铁电电容进行退火前后的氧缺陷的分布示意图；
图4A-图4B是本申请实施例提供的两种铁电存储器的电路示意图；
图5是本申请实施例提供的又一种铁电存储器的电路示意图；
图6A是本申请实施例提供的一种在读写间隙对铁电存储单元进行修复时WL、PL、BL和E的电压时序的示例图；
图6B是本申请实施例提供的一种在写入“0”的过程中WL、PL、BL和E的电压时序的示例图；
图6C是本申请实施例提供的一种在写入“1”的过程中WL、PL、BL和E的电压时序的示例图；
图6D是本申请实施例提供的一种在读操作的过程中WL、PL、BL、SA和E的电压时序的示例图；
图7本申请实施例提供的又一种铁电存储器的电路示意图；
图8本申请实施例提供的又一种铁电存储器的电路示意图；
图9A是本申请实施例提供的一种在利用交流信号辅助写入“0”时WL、PL、BL和E的电压时序的示例图；
图9B是本申请实施例提供的一种在利用交流信号辅助写入“1”时WL、PL、BL和E的电压时序的示例图；
图9C是本申请实施例提供的一种在利用交流信号辅助读操作时WL、PL、BL、SA和E的电压时序的示例图；
图10是本申请实施例提供的又一种铁电存储器的电路示意图；
图11是本申请实施例提供的一种提升铁电存储器耐久性的方法的流程示意图；
图12是本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
首先对本申请实施例涉及到的技术术语进行说明。
1、铁电存储单元是能够存储一个比特信息的最小存储单元，可以包括但不限于如下几种电路结构：
(1)、1个晶体管-1个电容(也即1T1C)
如图1A所示，1T1C结构的铁电存储单元由一个晶体管T和一个铁电电容CFE组成，字线WL控制晶体管T的开关。晶体管T为金属氧化物半导体场效应晶体管(metal oxidesemiconductor field effect transistor,MOSFET)为例，晶体管T的栅极连接字线WL，源极和漏极分别连接位线BL和铁电电容CFE的一端，铁电电容CFE的另一端连接板线PL。位线BL和参考电位Vref输入到灵敏放大器SA，CBL为寄生电容。由于，1T1C型铁电存储单元包含一个晶体管和一个电容，其拥有更高的集成度。
(2)、2个晶体管和2个电容(也即2T2C)
如图1B所示，2T2C结构的铁电存储单元由2个晶体管(TFE1和TFE2)和2个铁电电容(CFE1和C FE2)组成。2T2C包含两条位线BL和BLN，C FE1和C FE2分别是位线的负载电容，分别连接在一条位线与PL之间。字线WL控制晶体管TFE1和TFE2的开关。以MOSFET为例，TFE1和TFE2的栅极均连接字线WL，TFE1源极和漏极分别连接位线BL和铁电电容CFE1的一端，铁电电容CFE1的另一端连接板线PL。TFE2源极和漏极分别连接位线BLN和铁电电容CFE2的一端，铁电电容CFE2的另一端连接板线PL。
(3)、1个晶体管-2个电容(也即1T2C)
如图1C所示，1T2C结构的铁电存储单元由1个晶体管(T)和2个铁电电容(CFE1和CFE2)组成。1T2C包含两条板线PL1和PL2，C FE1和C FE2分别是位线的负载电容，分别连接在一条PL与位线BL之间。字线WL控制晶体管T的开关。以MOSFET为例，T的栅极连接字线WL，T的源极和漏极分别连接位线BL和两个铁电电容的一端，CFE1和CFE2的另一端分别连接PL1和PL2。
应理解，铁电存储器中的铁电存储单元形成三维的阵列，若将一层阵列称为一个存储阵列，则铁电存储单元包含多个存储阵列。位线和字线用于确定所要读或写的铁电存储单元在存储阵列中的位置，即在存储阵列中的行和列；板线则用于确定其所要读写的铁电存储单元所在的存储阵列。位线和字线的选择分别是通过位线解码器和字线解码器来实现的，板线的选择则是通过板线解码器来实现的。另外，被选择(也称激活)的板线、位线和字线可以确定唯一一个铁电存储器，此时，存储控制器发出的电压时序输入选择的板线、位线和字线，完成对选择的铁电存储单元的读或写操作。在本申请实施例中，存储控制器向输入到板线的电压时序，也称为读写脉冲信号。
2、铁电电容的结构可以包括但不限于MFM、MFIM、MFIFM、MFIS的堆叠结构。其中，M指代金属，是铁电电容的电极；F指代铁电材料，I指代绝缘材料，均为铁电电容的介质，S指代半导体材料，可以用于铁电电容的电极。
3、本申请实施例中的铁电电容中的铁电材料可以是氧化铪基材料，例如，为氧化铪、掺杂的氧化铪等。掺杂材料包括但不限于硅Si、钆Gd、锶Sr、钇Y、镧La、铝Al、锆Zr、铈Ce等中的一种或多种。例如，铁电材料为氧化锆铪Hf1-xZrxO2，0.01<x<1或0.3≤x≤0.5。
4、本申请实施例中的“读写间隙”是指对铁电存储单元未进行读操作且未进行写操作的时候；“读写过程”是指对铁电存储单元进行读操作和/或进行写操作的时候，包括读的过程或写的过程。“读写”是指读和/或写操作。
如下说明铁电存储器件在反复读写过程中性能下降乃至器件失效背后存在复杂的机理：
当铁电存储器件工作在较大电场强度下时，随着读写次数增加，大电场带来的压力导致铁电薄膜中存在缺陷(如氧空位)产生与铁电畴钉扎，从而导致的不可恢复的铁电性能下降。
当铁电存储器件工作在中等电场强度下，较弱的电场强度导致读写过程中铁电极化不完全翻转，不翻转的铁电畴导致缺陷产生、移动并聚集，进一步导致部分铁电畴被钉扎、更难以翻转，在电学特性上表现出铁电电流随电压增大存在两个乃至多个峰，即劈裂现象(split-up)，从而使得铁电性能下降。这种劈裂现象可以通过施加大电场使劈裂的多个峰融合(merge)，从而恢复部分铁电性能。
当铁电存储器件工作在较弱电场强度下，较弱的电场压力可以减少读写过程中的缺陷产生，从而削弱缺陷带来的器件失效问题。在该条件下，电荷捕获(charge trapping)成为导致铁电性能下降的主导因素。随着读写次数增加，电荷捕获积累导致铁电性能下降，通过施加大电场可以驱动电荷移动，从而恢复铁电性能。
因此，针对铁电器件在反复读写过程中的失效机理，可以在现有材料基础上，在器件工作的过程中，引入额外的手段，恢复器件铁电性能的损失，以期在现有材料基础上进一步延续器件的耐久性。
通过热退火可以一定程度恢复外加偏置电压对器件的铁电功能层(即铁电材料层)造成的损伤，如电荷注入、缺陷生成等等，从而削弱这些损伤对器件的铁电性能的影响，提高器件的耐久性。然而，对于商业存储器，不可能对其进行外部热退火，只能利用电流产生的焦耳热来使其达到热退火的效果。但是利用焦耳热进行退火的方法只能应用于FeFET，而无法应用于MFM结构的铁电存储器件，应用场景十分受限。
若采用小电压(如±3MV/cm)进行铁电状态的读写，并在铁电性能下降时施加低频大电压脉冲(千赫兹量级)来恢复器件的铁电性能。如前所述，当铁电薄膜工作在较小电压下时，氧空位的聚集与电荷捕获将是铁电存储器件失效的主导因素，利用低频大电压脉冲(如±5MV/cm)可以有效驱动铁电薄膜中的氧空位再分布以及减少电荷捕获效应等，从而恢复器件的铁电性能。然而，利用低频大电压脉冲只能恢复低工作电压下，由氧空位积累、电荷捕获等问题导致的铁电性能降低，无法解决氧空位产生、缺陷产生等问题，也就是说，其并不能使得氧空位减少，因此，铁电器件需要工作在较低的电压下，难以获得较高的剩余极化强度。此外，低频大电压还会进一步引入氧空位等缺陷，使得器件在一定的读写次数后铁电性能难以再恢复。
本申请实施例为了改善氧化铪基铁电存储器在反复读写时出现的性能退化现象，使氧化铪基铁电存储器可以持续保持良好的铁电性能，从而表现出良好的耐久性，提供了一种铁电存储器以及提升铁电存储器耐久性的方法，通过该铁电存储器件的读写过程中或/和读写间隔中，利用高频率的交流信号作为辅助，改善由于缺陷生成、电荷捕获等导致的器件性能退化问题，从而有效延长器件的耐久性。
如图2所示，为本申请实施例提供的一种铁电存储器的结构示意图，该铁电存储器可以包括至少一个存储阵列10、存储控制器20、字线解码器30、位线解码器40、灵敏放大器50、输入/输出接口(I/O)60、板线解码器70、交流信号产生器80、信号控制单元90等中的部分或全部。
以k个存储阵列10为例来说明，k为正整数。每个存储阵列10可以包括多个阵列排列的铁电存储单元。其中，铁电存储单元可以是上述图1A-图1C所示的1T1C、2T2C或1T2C电路结构，具体可以参见上述图1A-图1C中相关描述，这里不再赘述。其中，一个存储阵列10包含一条PL或多个PL，以一条PL为例，k个存储阵列10包含k条PL，即PL1、PL2、PL3、…、PLk。该k条PL均耦合至信号控制单元90。
以1T1C电路结构的铁电存储单元为例，每个铁电存储单元均耦合一条字线WL和一条位线BL。对于m×n的存储阵列10，则每个存储阵列10包含m行n列的铁电存储单元，每一行铁电存储单元共用同一条WL，每一列铁电存储单元共用同一条BL。那么，存储阵列10包含m条字线WL，分别为WL1、WL2、WL3、…、WLm，以及n条位线BL，分别为BL1、BL2、BL3、…、BLm。其中，m、n均为正整数，例如，m＝8，n＝64，一个存储阵列10的存储容量为512比特。还应理解，多个存储阵列10也可以共用WL和BL。
每条字线WL均耦合至字线解码器30，字线解码器30用于基于所要读/写的物理地址选择WL，也即激活WL，以使所要读/写的铁电存储单元所在的一行铁电存储单元(即激活的WL所连接的铁电存储单元)中的晶体管均导通。
每条位线BL均耦合至灵敏放大器50，以将存储阵列中读取的数据的电压进行放大。灵敏放大器50耦合位线解码器40，位线解码器40用于基于所要读/写的物理地址选择BL，即激活BL，以使所要读的铁电存储单元通过其连接的BL将所要读的铁电存储单元中的数据传输到I/O，或者以向所要写的铁电存储单元写入数据。
对于1T1C结构的铁电存储单元来说，一个存储阵列10耦合一条PL，每条PL均耦合到板线解码器70，板线解码器70用于基于所要读/写的物理地址选择PL，也即激活PL，以选择出所要读写的铁电存储单元所在的存储阵列10。
交流信号产生器80用于产生交流信号，其产生的交流信号的频率和幅值可以是固定的，也可以基于所要进行的操作、铁电电容的损伤程度或者铁电存储器的使用时长等变化。
例如，在读写间隙，若需要对铁电存储单元进行修复，则输出第一交流信号；在要读或写时，则输第二交流信号。
又例如，在铁电电容损伤程度较小或铁电存储器的使用时长较小时，交流信号的幅值或频率可以较小，以防止大幅度的交流信号对电容造成的损伤；反之，在铁电电容损伤程度严重或铁电存储器的使用时长较大时，交流信号幅值较大，以加快修复。
信号控制单元90耦合至板线解码器70。信号控制单元90用于控制输入到PL的信号。
在一些实施例中，信号控制单元90用于基于存储控制器20的使能信号控制输入到PL的信号是读写脉冲信号还是交流信号产生器80生成的交流信号。
具体地，存储控制器20用于在铁电存储单元的读写过程中，激活该铁电存储单元耦合的位线和字线，并向信号控制单元90发送使能信号E1，信号控制单元90用于基于该使能信号E1控制输入到PL的信号为读写脉冲信号，该读写脉冲信号用于向该铁电存储单元写入数据。
例如，在接收到针对铁电存储单元的写请求时，该读写脉冲信号用于向该铁电存储单元写入读请求指示的数据。
又例如，在接收到针对铁电存储单元的读请求时，该读写脉冲信号用于读出数据以及在读出数据后向该铁电存储单元写入其读出的数据，即其原存储的数据。
存储控制器20还用于在铁电存储单元的读写间隙，激活该铁电存储单元耦合的位线和字线，并向信号控制单元90发送使能信号E2，信号控制单元90用于基于该使能信号E2控制输入到PL的信号为交流信号，以利用读写间隔对该铁电存储单元进行修复。
在又一些实施例中，信号控制单元90用于将交流信号与读写脉冲信号进行叠加，并将叠加后的信号输入到板线，以在对铁电电容时进行读写时，辅助铁电薄膜极化翻转，可以降低其铁电极化翻转所需工作电压，减小电场对铁电薄膜的损伤，从而提高铁电器件的耐久性。具体地，在铁电存储单元的读写过程中，控制输入到被选择的PL的信号为交流信号与读写脉冲信号的叠加，以在读写的过程中，对该所要写入的铁电存储单元进行修复。
具体地，存储控制器20在铁电存储单元的读写间隙，激活该铁电存储单元耦合的位线和字线，并向信号控制单元90发送使能信号E3，信号控制单元90用于基于该使能信号E3控制输入到PL的信号为交流信号，以利用读写间隔对该铁电存储单元进行修复。
在又一些实施例中，信号控制单元90不仅可以用于基于存储控制器20的使能信号控制输入到PL的信号是读写脉冲信号还是交流信号产生器80生成的交流信号，或是交流信号与读写脉冲信号的叠加。此时，在铁电存储单元的读写间隔和读写过程中，均可以对对该铁电存储单元进行修复。
应理解，存储控制器20用于控制存储控制器中各模块的正常工作。具体地，存储控制器20可以产生用于激活PL、WL和BL的信号，以通过板线解码器70、字线解码器30、位线解码器40、灵敏放大器50、信号控制单元90等激活需要读/写的铁电存储单元，并控制对存储阵列10中的铁电存储单元的读操作或写操作。存储控制器20还可以控制交流信号产生器80生成交流信号。
还应理解，存储控制器20还可以在读写过程中和/或在读写间隔对存储阵列10中的铁电存储单元进行修复的机理、原理和方法还可以参加下述实施例一、实施例二和实施例三。
需要说明的是，字线解码器30也可以称为行解码器或行解码单元等，位线解码器40也可以称为列解码器或列解码单元等。还需要说明的是，不限于上述图2中各个模块或单元，铁电存储器还可以包括更多或更少的模块或单元。
如下通过三个实施例来说明基于交流信号修复铁电存储器的机理、原理和方法。
实施例一：
首先，以MFM结构的铁电电容为例，说明实施例一利用交流信号修复铁电存储器，以提高其耐久性的机理。
铁电存储器在反复读写后，会劣化，如产生缺陷、电荷捕获等。如图3A所示，为本申请实施例提供的一种劣化后的铁电电容在施加交流信号前后的氧缺陷的分布示意图。劣化后的铁电电容会产生大量的氧空位，且氧空位分部在铁电薄膜(即铁电材料层)中靠近上下电极的两侧。在铁电存储单元的读写间隔，在铁电电容两端施加高频的正负交替变化的电压信号(即交流信号)可以有效地驱使铁电薄膜中的氧空位运动并重新分布，使得氧空位在铁电薄膜中的分布更加均匀。进一步地，当高频率的交流信号注入到铁电器件时，电压施加在器件上的时间较短，对铁电薄膜施加的电学压力(stress)较少，因此，利用高频率的交流信号不仅能驱使氧空位再分布，而且不会引入氧空位等缺陷。
此外，利用高频率的交流信号还可以使得铁电薄膜中的电子上下反复运动，产生焦耳热，实现对铁电薄膜的加热，以实现电驱动的退火，从而减少铁电薄膜中的缺陷，修复反复读写引入的材料损伤。如图3B所示，为本申请实施例提供的一种利用交流信号对铁电电容进行退火前后的氧缺陷的分布示意图。当交流信号施加在铁电电容的两端时，可以驱动铁电电容器中的电子往复移动，产生焦耳热，以对铁电薄膜进行加热，当未施加交流信号时，铁电薄膜冷却，从而到达退火的效果，以减少铁电薄膜产生的氧空位。
因此，在铁电电容两端施加高频的交流信号，不仅可以促进氧空位的重新分布，还可以减少已经产生的氧空位。
本申请实施例一中的交流信号的频率为0.1MHz～10GHz，幅值可以等于读写脉冲信号的幅值，也可以大于或小于读写脉冲信号的幅值，如为读写脉冲信号的幅值的0.5-10倍。优选地，交流信号的频率为10MHz-1GHZ，其幅值等于读写脉冲信号或为读写脉冲信号幅值的0.8倍、1倍、1.5倍、2倍或3倍。
如图4A-图4B所示，为本申请实施例一提供的两种铁电存储器的电路示意图。
如图4A和图4B所示，信号控制单元90可以包括第一开关管T1和第二开关管T2。第一开关管T1和第二开关管T2串联，用于控制输入到板线解码器70的信号。T1的第一端耦合交流信号产生器80，以接收交流信号，其第二端耦合T2的第一端。T2的第二端耦合存储控制器20，以接收读写脉冲信号。T1的第二端与T2的第一端连接的公共端连接板线解码器70，板线解码器70基于存储控制器20的发送的地址导通公共端与其中的一条PL。
如图4A所示，T1和T2为不同导电类型的晶体管，其中一个为P型晶体管，另一个为N型晶体管。以晶体管为MOS管为例，T1和T2的栅极连接且均耦合存储控制器20。存储控制器20输出的使能信号E，使得当T1导通时，T2关断；反之，当T2关断时，T1导通。
如图4B所示，T1和T2为相同导电类型的晶体管，均为P型晶体管或N型晶体管。以晶体管为MOS管为例，T1和T2的栅极分别耦合由存储控制器20，以分别接收来自存储控制器的使能信号E和E*。E和E*的极性相反，从而使得当T1导通时，T2关断；反之，当T2关断时，T1导通。
图5以图4A所示的存储控制器中的铁电存储单元为1T1C电路结构为例，示出了铁电存储器一种电路示意图。图5仅示出了一个铁电存储单元，应理解，铁电存储器可以包括一个或多个存储阵列，每个存储阵列可以包括一个或多个铁电存储单元。铁电存储器基于需要操作或修复的铁电存储单元，激活该铁电存储单元耦合的WL、BL和PL。
如图6A所示，以T1和铁电存储单元中的晶体管均为N型晶体管为例示出了图4A所示的铁电存储单元在读写间隙中WL、PL、BL和E的电压时序。在铁电存储单元的读写间隙中，存储控制器20选择该铁电存储单元耦合的WL、BL和PL输入如图6A所示的电压时序，导通铁电存储单元中的晶体管T；向信号控制单元90的控制端E发送使能信号E1，即T1和T2的栅极端输入高电平，以导通T1，关断T2，PL的输入切换至交流信号产生器，交流信号产生器输出的交流信号施加到铁电电容CFE的两端，对CFE进行修复。
如图6B所示，以T1和铁电存储单元中的晶体管均为N型晶体管为例示出了图4A所示的铁电存储单元在写入“0”的过程中WL、PL、BL和E的电压时序。如图6C所示，示出了图4A所示的铁电存储单元在写入“1”的过程中WL、PL、BL和E的电压时序。在写过程中，存储控制器20选择所要操作的铁电存储单元耦合的WL、BL和PL，导通该铁电存储单元中的晶体管T；向信号控制单元90的控制端E发送使能信号E2，即T1和T1的栅极端输入低电平，以导通T2，关断T1，PL输入切换存储控制器20，以使得读写脉冲信号输入到PL，施加到铁电电容CFE上，使得CFE的极性翻转，以完成写操作。
如图6D所示，示出了图4A所示的铁电存储单元在读操作的过程中WL、PL、BL、SA和E的电压时序。
在读的过程中：信号控制单元90的控制端E输入使能信号E2，即T1和T1的栅极端输入低电平，以导通T2，关断T1，PL输入切换存储控制器20。存储控制器20选择所要读的铁电存储单元耦合的WL、BL和PL，导通该铁电存储单元中的晶体管T；以使得读写脉冲信号输入到PL，PL变为高电平。若铁电存储单元存储的数据为“0”，则铁电材料的极性不翻转，铁电电容不放电；若铁电存储单元存储的数据为“1”，则铁电材料的极性翻转，铁电电容放电。此时，PL输入低电平，开启灵敏放大器SA，SA将BL上的电压与参考电压进行比较，BL上的电压大于参考电压，则输出高电平，即读出“1”；若BL上的电压小于参考电压，则输出高电平，即读出“1”。由于在读出数据为“1”时，铁电电容CFE收到破坏，因此还需要将数据“1”回写到铁电存储单元(图6D未示出)。回写“1”时不需要开启SA，其原理同上述图6C所示的写入“1”，这里不再赘述。
应理解，图6D中BL在SA开启后的电压，不是BL上的实际电压，是SA在将BL与参考电压比较后的输出电压。
在一些实施例中，针对图4B所示的铁电存储器。以T1和T2均为N型晶体管为例。在铁电存储单元的读写间隙中，存储控制器20激活该铁电存储单元耦合的WL、BL和PL,导通铁电存储单元中的晶体管T；并向第一开关管T1的栅极发送第一信号，即高电平，导通T1；向第二开关管T2的栅极发送第二信号，即低电平，关断T2，PL输入切换至交流信号产生器，交流信号产生器输出交流信号到铁电电容CFE，对CFE进行修复。然而，在读写过程中，存储控制器20激活所要操作的铁电存储单元耦合的WL、BL和PL,导通铁电存储单元中的晶体管T；向T1的栅极发送第三信号，即低电平，关断T1；向T2的栅极发送第四信号，即高电平，导通第二开关管T2，PL输入切换存储控制器20，以使得读写脉冲信号施加到铁电电容CFE上，对CFE进行充/放电，以完成读/写操作。
上述实施例一，在铁电器件经过多次反复读写、其铁电性能下降至一定程度后，针对氧空位迁移、聚集与电荷捕获导致的铁电性能下降问题，对铁电电容注入较高频率的交流信号(1MHz～1GHz)。在铁电电容上下电极施加极性不断变换的交流信号，驱使铁电薄膜中的缺陷、氧空位等在交变电场驱动下离开平衡位置进行运动最终实现重新分布，从而使铁电薄膜的铁电性能恢复至良好水平。
同时，较高的频率使得电场施加的时间较短，可以有效避免电场压力导致的缺陷产生。
此外，针对反复读写过程中出现的不可恢复的缺陷产生问题，通过提高交流信号的频率(1GHz～10GHz)，使铁电薄膜中偶极分子高频往复运动，产生内摩擦热，从而实现对铁电薄膜的加热，达到热退火的功能，修复铁电薄膜中的损伤，使铁电薄膜的铁电性能恢复至良好水平。综上，通过控制交流信号的频率和幅值，可以分别控制其对铁电电容器的热退火与氧空位再分布作用，有效解决铁电器件性能下降问题，提升器件的耐久性。
实施例二：
铁电存储器在读写的过程中会产生损伤，尤其是工作在较大的电场强度时，大电场带来的压力导致铁电薄膜中存在缺陷(如氧空位)产生与铁电畴钉扎，从而导致的不可恢复的铁电性能下降。
为了减少铁电薄膜在读写过程中产生的损伤，本申请实施例二，在读写过程中采用低电压的交流信号辅助铁电薄膜极化翻转。具体地，采用交流信号与读写脉冲信号的叠加后的信号来驱动铁电薄膜极化翻转，以利用较小的电场强度来实现贴的点薄膜的极化翻转。
这是由于：低电压的交流信号可以驱使铁电薄膜中的电极化矢量偏离平衡位置，并在平衡位置周围震荡。当所施加的交流信号与电偶极矩的本征频率接近时，外部的交流信号有可能与电极化矢量发生共振，使电极化矢量获得较大的振幅，此时只需要较小的驱动电压即可驱动铁电薄膜的极化翻转。此时，可以采用较低的工作电压，工作电压的降低可减小铁电薄膜在读写过程中的损伤，从而有效提升铁电薄膜的耐久性。
本申请实施例中的交流信号的频率大于读写脉冲信号的频率，可以是其2倍、4倍或其他倍数，其幅值小于读写脉冲信号的幅值的1/2，如为读写脉冲信号的幅值的0.15倍、0.2倍、0.25倍等。
如图7所示，为本申请实施例提供的又一种铁电存储器的电路示意图。信号控制单元90可以包括第三开关管T3和乘法器A。存储控制器20发送的使能信号控制T3的导通或关闭，进而控制输入到板线的信号是交流信号还是交流信号与读写脉冲信号的叠加。T3的第一端耦合交流信号产生器80，以接收交流信号，其第二端耦合乘法器A的第一输入端。乘法器A的第二输入端耦合存储控制器20，以接收读写脉冲信号。乘法器A的输出端耦合板线解码器70，乘法器A用于将交流信号与读写脉冲信号叠加。板线解码器70基于存储控制器20的发送的地址导通乘法器A的输出端与其中的一条PL，以基于叠加后的读写脉冲信号向铁电存储单元写入数据。
图8以铁电存储单元为1T1C电路结构为例，示出了铁电存储器一种电路示意图。图8仅示出了一个铁电存储单元，应理解，铁电存储器可以包括一个或多个存储阵列，每个存储阵列可以包括一个或多个铁电存储单元。
如图9A所示，以T3和铁电存储单元中的晶体管均为N型晶体管为例示出了在利用交流信号辅助写入“0”时WL、PL、BL和E的电压时序。图9B示出了在利用交流信号辅助写入“1”时WL、PL、BL和E的电压时序。在铁电存储单元的读写过程中，若需要利用交流信号辅助铁电薄膜翻转，存储控制器20激活该铁电存储单元耦合的WL、BL和PL，导通铁电存储单元中的晶体管T；向信号控制单元90发送使能信号E3，即T3的栅极端输入高电平，以导通T3，PL输入为交流信号与读写脉冲信号的叠加，叠加后的读写脉冲信号施加到铁电电容CFE，使得CFE进中的铁电薄膜发生极化翻转，以完成写操作。
在一些实施例中，铁电存储单元在写入时不必每次均通过交流信号辅助极性翻转，其中，不通过交流信号辅助写入的电压时序，可以参见图6B和图6C，这里不再赘述。
如图9C所示，示出了在利用交流信号辅助读操作时WL、PL、BL、SA和E的电压时序。
在读的过程中：存储控制器20选择所要读的铁电存储单元耦合的WL、BL和PL，导通该铁电存储单元中的晶体管T；向信号控制单元90的控制端E输入使能信号E4，即T3的栅极端输入高电平，以导通T3，以使得读写脉冲信号与交变信号叠加后输入到PL，PL变为高电平。若铁电存储单元存储的数据为“0”，则铁电材料的极性不翻转，铁电电容不放电；若铁电存储单元存储的数据为“1”，则铁电材料的极性翻转，铁电电容放电。此时，PL输入低电平，开启灵敏放大器SA，SA将BL上的电压与参考电压进行比较，BL上的电压大于参考电压，则输出高电平，即读出“1”；若BL上的电压小于参考电压，则输出高电平，即读出“1”。由于在读出数据为“1”时，铁电电容CFE收到破坏，因此还需要将数据“1”回写到铁电存储单元(图9C未示出)。回写“1”时不需要开启SA，其原理同上述图6C或图9B所示的写入“1”，这里不再赘述。
应理解，回写“1”时，可以通过交流信号辅助铁电材料的极性翻转，也可以不通过交流信号辅助铁电材料翻转。
还应理解，图9C中BL在SA开启后的电压，不是BL上的实际电压，是SA在将BL与参考电压比较后的输出电压。
在一些实施例中，铁电存储单元在读数据时可以不必每次均通过交流信号辅助极性翻转，其中，不通过交流信号辅助写入的电压时序，可以参见图6D，这里不再赘述。
上述实施例二，通过利用交流信号对铁电薄膜的极化进行扰动，辅助铁电薄膜极化翻转，可以降低其铁电极化翻转所需工作电压，减小电场对铁电薄膜的损伤，从而提高铁电器件的耐久性。
实施例三：
如图10所示，为本申请实施例提供的又一种铁电存储器的电路示意图，该铁电存储器可以集成上述实施例一和实施例二中的所示的信号控制单元，将实施例一和实施例二中的所示的信号控制单元并联于存储控制器20和交流信号产生器80之间。具体实现可以参见上述实施例一和实施例二中相关描述，这里不再赘述。
在一些实施例中，上述图10所示的铁电存储器也可以不包括第二开关管T2。
应理解，上述实施例一至三中的1T1C结构的铁电存储单元还可以替换为2T2C结构的铁电存储单元；也可以替换为1T2C结构的铁电存储单元。由于1T2C的结构的铁电存储单元耦合两条板线，PL1和PL2，如图1C所示，此时，板线解码器在读写间隔，可以先选择将交流信号输入到PL1，再选择将交流信号输入到PL2。
如下结合上述实施例一至实施例三所述的铁电存储器，说明本申请实施例提供一种提升铁电存储器耐久性的方法，如图11所示，该方法可以包括但不限于如下部分或全部步骤。
S1：存储控制器在第一铁电存储单元的读写间隙，激活第一铁电存储单元耦合的位线、字线和板线，并向信号控制单元发送使能信号E1，该使能信号E1用于控制信号控制单元向板线输入第一交流信号，第一交流信号用于对第一铁电存储单元中的铁电电容时进行修复。
其中，第一交流信号可以是上述实施例一种所述的交流信号。S1的具体实现可以参见上述实施例一，这里不再赘述。
S2：存储控制器在针对第二铁电存储单元的读写过程中，激活第二铁电存储单元耦合的位线、字线和板线，并向信号控制单元发送使能信号E2，该使能信号E2用于控制信号控制单元向该板线输入读写脉冲信号，该读写脉冲信号用于向第二铁电存储单元写入数据或读出第二铁电存储单元中的数据。
S2的具体实现可以参见上述实施例一，这里不再赘述。
S3：存储控制器在针对第三铁电存储单元的读写过程中，激活第三铁电存储单元耦合的位线、字线和板线，并向信号控制单元发送使能信号E3，该使能信号E3用于控制信号控制单元向该板线输入第二交流信号与读写脉冲信号的叠加，第二交流信号用于辅助读写脉冲信号向第三铁电存储单元写入数据或读出第三铁电存储单元中的数据。
其中，第二交流信号可以是上述实施例二种所述的交流信号。S3的具体实现可以参见上述实施例二，这里不再赘述。
例如，在接收到针对铁电存储单元的写请求时，即在写的过程中，该读写脉冲信号用于向该铁电存储单元写入读请求指示的数据。
又例如，在接收到针对铁电存储单元的读请求时，即在读的过程中，该读写脉冲信号用于读出数据以及在读出数据后向该铁电存储单元写入其读出的数据，即其原存储的数据。
需要说明的是，上述第一铁电存储单元、第二铁电存储单元和第三铁电存储单元中的两个或三个可以是同一铁电存储单元，也可以是不同的铁电存储单元。上述步骤可以不分先后执行。
本申请实施例还提供了一种芯片，该芯片可以包括上述实施例一至三所描述的任意一种铁电存储器。可选地，该芯片还可以集成其他功能单元，例如处理器等。
本申请实施例还提供了一种电子设备，该电子设备包含上述实施例一至三所描述的任意一种铁电存储器的设备，可以是手机、平板电脑、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本、个人数字助理(personaldigitalassistant，PDA)、车载单元(On board Unit，OBU)、可穿戴设备(例如，手表、手环、智能头盔等)、智能家居设备(电饭煲、音响、家庭管家设备等)、增强现实(augmented reality，AR)/虚拟现实(virtual reality，VR)设备等终端或用户设备，也可以是服务器、云端、基站等，还可以是硬盘、U盘、SD卡、mini-SD卡、TF卡、MMC卡、SIM卡等存储设备。
如图12所示的电子设备，该电子设备可以包括处理器121和铁电存储器122。其中，处理器121可以通过总线耦合122。可以理解，铁电存储器122为非掉电易失存储器。其可以为硬盘。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本申请实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括复数表达形式，除非其上下文中明确地有相反指示。还应当理解，本申请中使用的术语“和/或”是指并包含一个或多个所列出项目的任何或所有可能组合。
上述实施例中所用，根据上下文，术语“当…时”可以被解释为意思是“如果…”或“在…后”或“响应于确定…”或“响应于检测到…”。类似地，根据上下文，短语“在确定…时”或“如果检测到(所陈述的条件或事件)”可以被解释为意思是“如果确定…”或“响应于确定…”或“在检测到(所陈述的条件或事件)时”或“响应于检测到(所陈述的条件或事件)”。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如DVD)、或者半导体介质(例如固态硬盘)等。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，该流程可以由计算机程序来指令相关的硬件完成，该程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法实施例的流程。而前述的存储介质包括：ROM或随机存储记忆体RAM、磁碟或者光盘等各种可存储程序代码的介质。

Claims (36)

1.一种铁电存储器的控制装置，其特征在于，包括：信号控制单元，所述信号控制单元耦合存储控制器、交流信号产生器和与铁电存储单元耦合的板线，所述存储控制器用于实现对所述铁电存储单元的读写控制，所述交流信号产生器用于产生第一交流信号；所述铁电存储单元包括铁电电容，所述板线连接所述铁电电容的一端；
所述信号控制单元用于切换输入到所述板线的信号为所述第一交流信号或所述存储控制器输出的读写脉冲信号，所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据。
2.根据权利要求1所述的控制装置，其特征在于，所述控制装置还包括所述存储控制器，所述存储控制器还用于在所述铁电存储单元的读写间隙，向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述板线输入所述第一交流信号。
3.根据权利要求2所述的控制装置，其特征在于，所述存储控制器还用于在所述铁电存储单元的读写过程中，向所述信号控制单元发送第二使能信号，所述第二使能信号用于控制所述信号控制单元向所述板线输入所述读写脉冲信号。
4.根据权利要求3所述的控制装置，其特征在于，所述信号控制单元包括串联的第一开关管和第二开关管；所述第一开关管的第一端耦合交流信号产生器，用于接收所述第一交流信号；所述第一开关管的第二端耦合所述第二开关管的第一端；所述第二开关管的第二端耦合所述存储控制器，用于接收所述写脉冲信号；所述第一使能信号用于控制所述第一开关管导通且所述第二开关管关断；所述第二使能信号用于控制所述第一开关管关断且所述第二开关管导通。
5.根据权利要求4所述的控制装置，其特征在于，所述第一开关管为P型晶体管，所述第二开关管为N型晶体管；或，所述第一开关管为N型晶体管，所述第二开关管为P型晶体管。
6.根据权利要求4所述的控制装置，其特征在于，所述第一使能信号包括第一信号和第二信号；所述铁电存储器还用于在所述铁电存储单元的读写间隙向所述第一开关管发送所述第一信号以及向所述第二开关管发送第二信号，所述第一信号用于导通所述第一开关管；所述第二信号用于关断所述第二开关管。
7.根据权利要求4所述的控制装置，其特征在于，所述第二使能信号包括第三信号和第四信号；所述铁电存储器还用于在所述铁电存储单元的读写过程中向所述第一开关管发送所述第三信号以及向所述第二开关管发送第四信号，所述第三信号用于关断所述第一开关管；所述第四信号用于导通所述第二开关管。
8.根据权利要求1所述的控制装置，其特征在于，所述交流信号产生器用于产生第二交流信号；所述信号控制单元还用于将所述第二交流信号与所述读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线。
9.根据权利要求8所述的控制装置，其特征在于，所述存储控制器还用于在所述铁电存储单元的读写过程中，向所述信号控制单元发送第三使能信号，所述第三使能信号用于控制所述信号控制单元向所述板线输入所述叠加后的信号。
10.根据权利要求8或9所述的控制装置，其特征在于，所述第二交流信号的幅值小于所述读写脉冲信号的幅值的1/2，所述第二交流信号的频率大于所述读写脉冲信号的频率。
11.根据权利要求8-10任一项所述的控制装置，其特征在于，所述信号控制单元还包括第三开关管和乘法器；所述第三开关管的第一端耦合交流信号产生器，用于接收所述第二交流信号；所述第三开关管的第二端耦合所述乘法器的第一输入端；所述乘法器的第二输入端耦合所述存储控制器，用于接收所述写脉冲信号；所述乘法器的输出端耦合所述板线；所述第一使能信号用于在所述铁电存储单元的读写过程中控制所述第三开关管导通。
12.一种铁电存储器的控制装置，其特征在于，包括：信号控制单元，所述信号控制单元耦合存储控制器、交流信号产生器和与铁电存储单元耦合的板线，所述存储控制器用于实现对所述铁电存储单元的读写控制，所述交流信号产生器用于产生交流信号；所述铁电存储单元包括铁电电容，所述板线连接所述铁电电容的一端；
所述信号控制单元用于将所述交流信号与所述存储控制器输出的读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线，所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据。
13.根据权利要求12所述的控制装置，其特征在于，所述控制装置还包括所述存储控制器，所述存储控制器用于在所述铁电存储单元的读写过程中，向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述板线输入所述交流信号与所述读写脉冲信号的叠加。
14.根据权利要求12或13所述的控制装置，其特征在于，所述交流信号的幅值小于所述读写脉冲信号的幅值，所述交流信号的频率大于所述读写脉冲信号的频率。
15.根据权利要求12-14任一项所述的控制装置，其特征在于，所述信号控制单元包括开关管和乘法器；所述开关管的第一端耦合交流信号产生器，用于接收所述交流信号；所述开关管的第二端耦合所述乘法器的第一输入端；所述乘法器的第二输入端耦合所述存储控制器，用于接收所述写脉冲信号；所述乘法器的输出端耦合所述板线；所述第一使能信号用于在所述铁电存储单元的读写过程中控制所述开关管导通。
16.一种铁电存储器，其特征在于，包括存储阵列、信号控制单元以及存储控制器；所述存储阵列包括多个铁电存储单元，一个所述存储阵列中的铁电存储单元均耦合同一板线；所述信号控制单元耦合所述存储控制器、交流信号产生器和与所述存储阵列分别耦合的板线，所述存储控制器用于实现对每个所述铁电存储单元的读写控制，所述交流信号产生器用于产生第一交流信号；每个所述铁电存储单元均包括铁电电容，所述板线连接每个所述铁电电容的一端；
所述信号控制单元用于切换输入到所述板线的信号为所述第一交流信号或所述存储控制器输出的读写脉冲信号；所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据。
17.根据权利要求16所述的铁电存储器，其特征在于，所述存储控制器还用于在所述铁电存储单元的读写间隙，向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述板线输入所述第一交流信号。
18.根据权利要求17所述的铁电存储器，其特征在于，所述存储控制器还用于在所述铁电存储单元的读写过程中，向所述信号控制单元发送第二使能信号，所述第二使能信号用于控制所述信号控制单元向所述板线输入所述读写脉冲信号。
19.根据权利要求18所述的铁电存储器，其特征在于，所述信号控制单元包括串联的第一开关管和第二开关管；所述第一开关管的第一端耦合所述交流信号产生器，用于接收所述第一交流信号；所述第一开关管的第二端耦合所述第二开关管的第一端；所述第二开关管的第二端耦合所述存储控制器，用于接收所述写脉冲信号；所述第一使能信号用于控制所述第一开关管导通且所述第二开关管关断；所述第二使能信号用于控制所述第一开关管关断且所述第二开关管导通。
20.根据权利要求19所述的铁电存储器，其特征在于，所述第一开关管为P型晶体管，所述第二开关管为N型晶体管；或，所述第一开关管为N型晶体管，所述第二开关管为P型晶体管。
21.根据权利要求19所述的铁电存储器，其特征在于，所述第一使能信号包括第一信号和第二信号；所述铁电存储器还用于在所述铁电存储单元的读写间隙向所述第一开关管发送所述第一信号以及向所述第二开关管发送第四信号，所述第一信号用于导通所述第一开关管；所述第二信号用于关断所述第二开关管。
22.根据权利要求19所述的铁电存储器，其特征在于，所述第二使能信号包括第三信号和第四信号；所述铁电存储器还用于在所述铁电存储单元的读写过程中向所述第一开关管发送所述第三信号以及向所述第二开关管发送第四信号，所述第三信号用于关断所述第一开关管；所述第四信号用于导通所述第二开关管。
23.根据权利要求16所述的铁电存储器，其特征在于，所述交流信号产生器还用于产生第二交流信号；所述信号控制单元还用于将所述第二交流信号与所述读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线。
24.根据权利要求23所述的铁电存储器，其特征在于，所述存储控制器还用于在所述铁电存储单元的读写过程中，向所述信号控制单元发送第三使能信号，所述第三使能信号用于控制所述信号控制单元向所述板线输入所述第二交流信号与所述叠加后的信号。
25.根据权利要求23或24所述的铁电存储器，其特征在于，所述第二交流信号的幅值小于所述读写脉冲信号的幅值的1/2，所述第二交流信号的频率大于所述读写脉冲信号的频率。
26.根据权利要求23-25任一项所述的铁电存储器，其特征在于，所述信号控制单元还包括第三开关管和乘法器；所述第三开关管的第一端耦合交流信号产生器，用于接收所述第二交流信号；所述第三开关管的第二端耦合所述乘法器的第一输入端；所述乘法器的第二输入端耦合所述存储控制器，用于接收所述写脉冲信号；所述乘法器的输出端耦合所述板线；所述第一使能信号用于在所述铁电存储单元的读写过程中控制所述第三开关管导通。
27.一种铁电存储器，其特征在于，包括存储阵列、信号控制单元以及存储控制器；所述存储阵列包括多个铁电存储单元，一个所述存储阵列中的铁电存储单元均耦合同一板线；所述信号控制单元耦合所述存储控制器、交流信号产生器和与所述存储阵列耦合的板线，所述存储控制器用于实现对每个所述铁电存储单元的读写控制，所述交流信号产生器用于产生交流信号；每个所述铁电存储单元均包括铁电电容，所述板线连接每个所述铁电电容的一端；
所述信号控制单元用于将所述交流信号与所述存储控制器输出的读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线，所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据。
28.根据权利要求27所述的铁电存储器，其特征在于，所述控制装置还包括所述存储控制器，所述存储控制器用于在所述铁电存储单元的读写过程中，向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述板线输入所述叠加后的信号。
29.根据权利要求27或28所述的铁电存储器，其特征在于，所述交流信号的幅值小于所述读写脉冲信号的幅值，所述交流信号的频率大于所述读写脉冲信号的频率。
30.根据权利要求27-29任一项所述的铁电存储器，其特征在于，所述信号控制单元包括开关管和乘法器；所述开关管的第一端耦合交流信号产生器，用于接收所述交流信号；所述开关管的第二端耦合所述乘法器的第一输入端；所述乘法器的第二输入端耦合所述存储控制器，用于接收所述写脉冲信号；所述乘法器的输出端耦合所述板线；所述第一使能信号用于在所述铁电存储单元的读写过程中控制所述开关管导通。
31.一种提升铁电存储器耐久性的方法，其特征在于，所述铁电存储器包括存储阵列、信号控制单元以及存储控制器；所述存储阵列包括多个铁电存储单元，一个所述存储阵列中的铁电存储单元均耦合同一板线；所述信号控制单元耦合所述存储控制器、交流信号产生器和与所述存储阵列分别耦合的板线，所述存储控制器用于实现对每个所述铁电存储单元的读写控制，所述交流信号产生器用于产生交流信号；每个所述铁电存储单元均包括铁电电容，所述板线连接每个所述铁电电容的一端；所述信号控制单元用于切换输入到所述板线的信号为所述交流信号或所述存储控制器输出的读写脉冲信号；所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据；
所述方法包括：
所述存储控制器在所述铁电存储单元的读写间隙，通过所述信号控制单元切换输入到所述板线的信号为所述交流信号。
32.根据权利要求31所述的方法，其特征在于，所述通过所述信号控制单元切换输入到所述板线的信号为所述交流信号，包括：所述存储控制器向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述板线输入所述交流信号。
33.根据权利要求31或32所述的方法，其特征在于，所述方法还包括：
所述存储控制器在所述铁电存储单元的读写过程中，向所述信号控制单元发送第二使能信号，所述第二使能信号用于控制所述信号控制单元向所述板线输入所述读写脉冲信号。
34.一种提升铁电存储器耐久性的方法，其特征在于，存储阵列、信号控制单元以及存储控制器；所述存储阵列包括多个铁电存储单元，一个所述存储阵列中的铁电存储单元均耦合同一板线；所述信号控制单元耦合所述存储控制器、交流信号产生器和与所述存储阵列分别耦合的板线，所述存储控制器用于实现对每个所述铁电存储单元的读写控制，所述交流信号产生器用于产生交流信号；每个所述铁电存储单元均包括铁电电容，所述板线连接每个所述铁电电容的一端；所述信号控制单元用于将所述交流信号与所述存储控制器输出的读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线；所述读写脉冲信号用于向所述铁电存储单元写入数据或读出所述铁电存储单元中的数据；
所述方法包括：
所述存储控制器在所述铁电存储单元的读写过程中，通过所述信号控制单元用于将所述交流信号与所述存储控制器输出的读写脉冲信号进行叠加，并将叠加后的信号输入到所述板线。
35.根据权利要求34所述的方法，其特征在于，所述方法还包括，所述存储控制器向所述信号控制单元发送第一使能信号，所述第一使能信号用于控制所述信号控制单元向所述叠加后的信号。
36.一种电子设备，其特征在于，包括主板，以及耦合所述主板的处理器和如权利要求16-30任一项所述的铁电存储器。
CN202210539929.6A 2022-05-18 2022-05-18 铁电存储器及其控制装置、提升其耐久性的方法、设备 Pending CN117133326A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210539929.6A CN117133326A (zh) 2022-05-18 2022-05-18 铁电存储器及其控制装置、提升其耐久性的方法、设备
PCT/CN2023/089582 WO2023221729A1 (zh) 2022-05-18 2023-04-20 铁电存储器及其控制装置、提升其耐久性的方法、设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210539929.6A CN117133326A (zh) 2022-05-18 2022-05-18 铁电存储器及其控制装置、提升其耐久性的方法、设备

Publications (1)

Publication Number Publication Date
CN117133326A true CN117133326A (zh) 2023-11-28

Family

ID=88834606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210539929.6A Pending CN117133326A (zh) 2022-05-18 2022-05-18 铁电存储器及其控制装置、提升其耐久性的方法、设备

Country Status (2)

Country Link
CN (1) CN117133326A (zh)
WO (1) WO2023221729A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08147982A (ja) * 1994-09-20 1996-06-07 Olympus Optical Co Ltd 強誘電体メモリ装置
US5969980A (en) * 1997-11-14 1999-10-19 Ramtron International Corporation Sense amplifier configuration for a 1T/1C ferroelectric memory
US10586583B2 (en) * 2018-03-08 2020-03-10 Cypress Semiconductor Corporation Ferroelectric random access memory sensing scheme
US11205467B2 (en) * 2019-05-09 2021-12-21 Namlab Ggmbh Ferroelectric memory and logic cell and operation method
CN113808639B (zh) * 2021-09-24 2023-07-07 电子科技大学 一种铁电存储单元读写特性验证电路结构

Also Published As

Publication number Publication date
WO2023221729A1 (zh) 2023-11-23

Similar Documents

Publication Publication Date Title
CN110770833B (zh) 存储器单元的基于时间存取
CN112086114B (zh) 铁电存储器中的多层存储
CN110892479B (zh) 存储器单元的基于时间存取
US11664060B1 (en) Writing scheme for multi-element gain ferroelectric memory bit-cell with plate-lines parallel to a bit-line and with individual switches on the plate-lines of the bit-cell
KR102166352B1 (ko) 저장 구성 요소와 절연된 상태에서의 메모리 셀의 센싱
US11887689B2 (en) Techniques for precharging a memory cell
JP2021168225A (ja) データキャッシング
CN111149165B (zh) 用于随机存取和铁电存储器的损耗均衡
TW201737259A (zh) Feram-dram混合式記憶體
US7397687B2 (en) Ferroelectric memory device having ferroelectric capacitor
US8139388B2 (en) Nonvolatile semiconductor storage device
TWI311319B (en) Dram,apparatus,method and system for bias sensing in dram sense amplifiers
TW201742068A (zh) 記憶體區段內經由區段獨立之平行存取技術
US7936625B2 (en) Pipeline sensing using voltage storage elements to read non-volatile memory cells
CN108154894A (zh) 电子设备
US20200098413A1 (en) Self-boost, source following, and sense-and-hold for accessing memory cells
TW202001895A (zh) 感測一記憶體單元
CN117133326A (zh) 铁电存储器及其控制装置、提升其耐久性的方法、设备
KR101255325B1 (ko) 강유전체 메모리 장치 및 강유전체 메모리 장치의 구동방법
US6385077B1 (en) Non-volatile memory cell and sensing method
US6956760B2 (en) Ferroelectric random access memory
JPH097378A (ja) データ記憶素子およびデータ復元方法
KR20070008156A (ko) 강유전체 메모리 장치 및 그에 따른 라이팅 구간 제어방법
CN118248187A (zh) 存储器、驱动方法、存储系统及电子设备
TW202215426A (zh) 與存取儲存單元陣列結合的資料處理方法和裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication