JP2021514545A - 両面処理のためのパターニングされた真空チャック - Google Patents

両面処理のためのパターニングされた真空チャック Download PDF

Info

Publication number
JP2021514545A
JP2021514545A JP2020544293A JP2020544293A JP2021514545A JP 2021514545 A JP2021514545 A JP 2021514545A JP 2020544293 A JP2020544293 A JP 2020544293A JP 2020544293 A JP2020544293 A JP 2020544293A JP 2021514545 A JP2021514545 A JP 2021514545A
Authority
JP
Japan
Prior art keywords
substrate
cavities
conduits
pair
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020544293A
Other languages
English (en)
Other versions
JP7105900B2 (ja
Inventor
ジョゼフ ユドフスキー,
ジョゼフ ユドフスキー,
ヴィスウェスウォレン シヴァラマクリシュナン,
ヴィスウェスウォレン シヴァラマクリシュナン,
ルドヴィーク ゴデット,
ルドヴィーク ゴデット,
ティマーマン タイセン, ラトガー マイヤー
ティマーマン タイセン, ラトガー マイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021514545A publication Critical patent/JP2021514545A/ja
Priority to JP2022111504A priority Critical patent/JP2022160438A/ja
Application granted granted Critical
Publication of JP7105900B2 publication Critical patent/JP7105900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/707Chucks, e.g. chucking or un-chucking operations or structural details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Abstract

本書に記載の実施形態は、内部に複数のキャビティが形成された基板チャック装置に関する。キャビティは、チャック装置の本体内に形成される。一実施形態では、複数の第1ポートが、本体のチャック面に形成され、かつ本体の底面へと延在する。別の実施形態では、複数の第2ポートが、複数のキャビティの底面に形成され、本体を通って本体の底面へと延在する。【選択図】図5B

Description

技術分野
[0001]本開示の実施形態は、概して基板チャックに関する。より具体的には、本書に記載の実施形態は、パターニングされた真空チャックに関する。
関連技術の説明
[0002]基板チャック装置は、一般的に、半導体及びディスプレイ関連の産業において、基板の移送中又は処理中に基板を支持するために使用される。新興技術は、基板上にデバイス及び構造物を製造するための様々な先進的処理技法の発展をもたらしてきた。例えば、仮想現実及び拡張現実関連の応用のための導波管装置の製造により、従来型の基板処理技法の限界が広げられてきた。
[0003]導波管装置には、ガラス基板又はガラス様基板上に形成された微細構造物が組み込まれる。微細構造物が基板の表側と裏側に形成されることはよくある。しかし、処理中に、微細構造物が基板の表と裏とに形成された基板を扱い、支持することは、困難である。例えば、基板の表側が処理されている間に、従来型のチャック装置が、裏側に形成された微細構造物を損傷すること(又はその逆)もある。
[0004]ゆえに、当該技術分野において必要とされているのは、改良型のチャック装置である。
[0005]本書に記載の実施形態は、基板をチャックする基板チャック装置及び方法に関する。一実施形態では、基板チャック装置は、チャック面とチャック面の反対側の底面とを有する、本体を含む。本体は、本体内に形成された、チャック面から凹化している複数のキャビティを含み、複数のキャビティの対が、複数の第1導管と流体連結している。装置は、本体内に形成された複数の第2導管も含み、複数の第2導管のうちの1つは、複数のキャビティのうちの一部の間に形成され、キャビティの対の中の圧力は個別に制御される。
[0006]別の実施形態では、基板チャック装置は、チャック面を有する円形本体と、チャック面に形成された複数のキャビティと、各々がチャック面に形成された表面ポートに連結された、複数の第1導管と、複数のキャビティの第1の対に連結された第2導管と、複数のキャビティの第2の対に連結された第3導管と、複数のキャビティの第3の対に連結された第4導管とを含み、キャビティの対の各々の中の圧力は、個別に制御される。
[0007]別の実施形態では、基板を処理するための方法であって、基板の第1主表面上に複数の構造物を形成することと、チャック上に第1主表面を位置付けることであって、複数の構造物の各々が、チャックのチャック面に形成された対応するキャビティ内に位置付けられる、第1主表面を位置付けることと、複数の表面ポートを通じて主表面に第1圧力を印加しつつ、キャビティの対の中に第2圧力を印加することであって、第1圧力は第2圧力とは異なる、印加することとを含む、方法について説明する。
[0008]本開示の上述の特徴が詳しく理解されうるように、上記では簡単に要約した本開示のより詳細な説明が、実施形態を参照することによって得られる。一部の実施形態は付随する図面に示されている。しかし、付随する図面は例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容しうることに、留意されたい。
[0009]本書に記載の一実施形態による、微細構造物を有するダイが表面上に形成された基板の平面図を示す。 [0010]本書に記載の一実施形態による、線1B−1Bに沿って切った図1Aの基板の断面図を示す。 [0011]本書に記載の一実施形態による、真空チャック装置の断面図を示す。 [0012]図2Aの真空チャック装置の平面図である。 [0013]パターニングされたテンプレートを基板上に転写するプロセスの一部分の概略断面図である。 [0014]上部に基板を有する真空チャック装置の部分的な断面図である。 [0015]本書に記載に一実施形態による、図2の真空チャック装置の平面図を示す。 [0016]図4Aの真空チャック装置の断面図を示す。 [0017]本書に記載の一実施形態による、図2の真空チャック装置の平面図を示す。 [0018]図5Aの線5B−5Bに沿って切った真空チャック装置の概略断面図である。 [0019]本書に記載の一実施形態による、真空チャック装置の一部分の断面図を示す。
[0020]理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すのに同一の参照番号を使用した。1つの実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれうると想定される。
[0021]本書に記載の実施形態は、複数のキャビティが内部に形成された基板チャック装置に関する。一部のキャビティは、チャック装置にチャックされる基板の一方の主表面上に予め形成された微細構造物を受容するために利用され、基板のもう一方の主表面上に微細構造物を形成することが可能になる。チャック装置は、リソグラフィプロセス(例えば、基板共形インプリントリソグラフィ(SCIL)といったナノインプリントリソグラフィ(NIL)プロセス)において、特に有用でありうる。一部の実施形態は、SCILプロセスと共に使用されると例示的に説明されているが、本開示は、SCILプロセスに限定されるわけではなく、その他のNILプロセスと共に利用されてもよい。その他のNILプロセスは、基板にパターンを転写するために、可撓性テンプレートに接触するローラを使用することを含む。
[0022]図1Aは、リソグラフィプロセスにより微細構造物106を有するダイが表面上に形成された、基板100の平面図を示している。一実施形態では、基板100は、ガラス又はガラス様材料(石英又はサファイアなど)から形成される。別の実施形態では、基板は半導体材料(例えばシリコン材料など)から形成される。基板100は、実質的に円形状を有するものとして図示されているが、形状が多角形(例えば、長方形又は正方形といった四辺形の形状)でありうることが想定される。
[0023]基板100は、表面上に複数のダイ104が形成されたものとして図示されている。ダイ104は、基板100の、様々なデバイス(例えば演算デバイス、光学デバイスなど)において後に利用される上で望ましい構造物を伴ってパターニングされている区域に対応する。ダイ104は、表面上に形成された微細構造物106を含む。微細構造物106は、リソグラフィプロセス(NILプロセスなど)といった様々な製造プロセスによってダイ104に形成された、フィーチャである。あるいは、微細構造物106は、基板100上にエッチングされるか又は堆積される、フィーチャである。一実施形態では、微細構造物106は格子構造物であり、ダイ104は、導波管又は導波管装置の一部分であると想定される。
[0024]ダイ104は基板100上に配置され、ダイ104の周囲又は隣接したダイ104の間には、カーフ(kerf)区域108が形成されている。カーフ区域108は、基板表面の、ダイ104によって占有されていない領域である。カーフ区域108は、それぞれのダイ104を実質的に取り囲み、かつ個々のダイ104を互いから離間させる。カーフ区域108は、個々のダイ104と基板100の周縁部との間にも延在しうる。一実施形態では、カーフ区域108上には、微細構造物又はフィーチャが実質的に形成されない。様々な実行形態において、カーフ区域108は、個片化において個々のダイ104を分離するために、後続のダイシング工程中に除去される領域である。
[0025]図1Bは、本書に記載の一実施形態による、図1Aの基板100の、線1B-1Bに沿って切った断面図を示している。上述したように、カーフ区域108は、隣接したダイ104の間に配置されている領域である。基板100は、基板100の第1の側102に微細構造物106が形成されたものとして図示されていることに、留意すべきである。一実施形態では、微細構造物106は、基板100の第1の側102から、約100umと約500umとの間の距離だけ延在する。一実施形態では、第1の側102が基板100の表側である。基板100の第2の側110は、第1の側102の反対側に、第1の側102と平行に存在している。図示している実施形態では、第2の側110は未処理であることにより、第2の側110にフィーチャ又は微細構造物は形成されていない。
[0026]図2Aは、本書に記載の一実施形態による、真空チャック装置200の断面図を示している。基板100は、第1の側を真空チャック装置200に接触させることにより、第2の側110が、真空チャック装置200ではない側に面して、第2の側110の処理に適した配置に配向されている状態で、図示されている。
[0027]真空チャック装置200は、チャック面202とチャック面202の反対方向を向いた底面204とを有する、本体201を含む。一実施形態では、本体201は、金属材料(例えばアルミニウム、ステンレス鋼、又はこれらの合金、組み合せ、及び混合物)から形成される。別の実施形態では、本体201は、セラミック材料(例えば窒化ケイ素材料、窒化アルミニウム材料、アルミナ材料、又はこれらの組み合わせ及び混合物)から形成される。ある種の実施形態では、本体201のチャック面202上にコーティングが配置される。このコーティングは、所望の実行形態に応じて、ポリマー材料(例えばポリイミド材料、ポリアミド材料、又はポリテトラフルオロエチレン(PTFE)材料のうちの一又は複数)である。
[0028]本体201には、複数のキャビティ206が形成される。キャビティ206は、本体201の内部に配置され、チャック面202から本体201内へと延在する。キャビティ206は、底面203及び側壁205によって画定される。キャビティ206の深さは、約100umと約1000umとの間(例えば約300umと約700umとの間)である。キャビティ206の深さが、基板100上に形成された微細構造物106を収容するのに十分であることにより、基板100が真空チャック装置200上に位置付けられても、微細構造物106は本体201と接触しないままに保たれることが、想定される。一実施形態では、複数のキャビティ206は、本体201上に配置された材料層内に形成される。
[0029]一実施形態では、キャビティ206の形状はダイ104の形状に対応する。例えば、ダイ104が正方形又は長方形の形状である場合、キャビティ206の形状も同様に、正方形又は長方形になる。しかし、キャビティ206のサイズは、ダイ104に対応する区域よりも大きく又は小さくなりうることが、想定される。
[0030]本体201には複数の第1ポート208が形成され、本体201のチャック面202には、複数の第2ポート(表面ポート)210が形成される。複数の第1ポート208の各々は、キャビティ206のうちの対応する1つと流体連結している。複数の第2ポート210は、キャビティ206の間に配置される。複数の第2ポート210は、本体のチャック面202の、複数のキャビティ206の半径方向外側にも形成される。複数の第1導管212が、複数の第1ポート208及び複数の第2ポート210から、本体201を通って、底面204へと延在する。複数の第1導管212の各々は、第1真空源214に連結される。ゆえに、第1真空源214は、複数の第1導管212を介して、キャビティ206のみならず本体201のチャック面202とも流体連結している。
[0031]図2Bは、図2Aの真空チャック装置200の平面図である。図示している実施形態では、複数のキャビティ206内の複数の第1ポート208も、チャック面202の複数の第2ポート210も、形状が実質的に円形である。円形のポートは真空チャック装置200の製造の容易性を向上させうるが、任意のポート形状が利用されてよいと想定される。本体201のチャック面202全体に分布した、いくつかの第2ポート210が図示されているが、基板100を実質的に平坦にチャックすることを可能にするのに適した、任意の数、配置、又は分布の第2ポート210が、この開示の範囲に含まれると想定される。
[0032]稼働中、キャビティ206から離れた領域で基板100を本体201にチャックするために、第1真空源214によって真空圧が生成される。加えて、処理中に、特に基板100上の微細構造物106の位置に対応する区域において、基板100を安定させるために、第1真空源214による真空圧が利用される。
[0033]リソグラフィプロセス(特にSCILプロセス)では、パターニングされた(マスタパターンからパターニングされた)テンプレートが、基板の第2の側110に配置された樹脂層に、有効に押し付けられる。例えば、パターニングされたテンプレートが可撓性かつ光透過性の基板上に提供され、この基板が、基板100上の樹脂層に、一定の時間間隔及び/又は圧力で押し付けられる。基板100を本体201に真空チャックすることは、パターニングされたテンプレートを基板の第2の側110にあてがう(applying)上で望ましい基板平坦性を実現するのに、十分であると想定される。パターニングされたテンプレートが基板の第2の側110の樹脂にあてがわれた後、パターニングされたテンプレート及び可撓性かつ光透過性の基板を基板の第2の側110から除去せずに、樹脂は硬化される。しかし、樹脂の硬化後に、パターニングされたテンプレート及び可撓性かつ光透過性の基板は、基板の第2の側110から除去される。パターニングされたテンプレート及び可撓性かつ光透過性の基板は、基板の第2の側110の硬化された樹脂層から有効に剥離されるが、これにより、基板100に、曲げモーメント及び/又は曲げ応力が生じる。除去プロセスについては、図3A〜3Cで詳述する。
[0034]図3Aは、パターニングされたテンプレート300を基板100の樹脂層315に転写するプロセスの一部分の、概略断面図である。基板100は、本書に記載しているように、真空チャック装置200にチャックされる。パターニングされたテンプレート300は、可撓性かつ光透過性の基板310に連結された複数のフィーチャ305を含む。複数のフィーチャ305の各々は、突起、窪み、又はこれらの組み合わせであってよく、これらが、基板100の第2の側110に配置された樹脂層315に押し付けられる。樹脂層315内又は樹脂層315上に構造物325のパターンを転写するために、パターニングされたテンプレート300は、プレート318によって樹脂層315にあてがわれる。プレート318は、パターニングされたテンプレート300に陽圧を漸増的に印加する、複数の可変圧力溝320を有する。例えば、パターニングされたテンプレート300は、プレート318の可変圧力溝320から選択的に圧力を印加することによって、基板100の第1側部327Aから反対側の第2側部327Bへと、漸増する圧力で樹脂層315に押し付けられる。
[0035]しかし、樹脂層315の硬化後に行われるパターニングされたテンプレート300の除去においては、パターニングされたテンプレート300は、プレート318の可変圧力溝320から選択的に真空を印加することによって、基板100の第2の側327Bから第1の側327Aへと、樹脂層315から剥離される。プレート318によるこの漸増的な真空印加により、可変圧力溝320からの真空圧の印加に基づいて基板100の第2の側327Bから第1の側327Aへと移動する、分離ライン330が形成される。パターニングされたテンプレート300を基板100から引き離す際に可変圧力溝320によって提供される力により、基板は真空チャック装置200から外れうる。追加的又は代替的には、パターニングされたテンプレート300を基板100から引き離す際に可変圧力溝320によって提供される力が、分離ライン330において基板100を変形させることもある。基板100の変形が規定値を超過すると、基板100の第1の側102の微細構造物106が損傷されうる。本書に記載の真空チャック装置200は、基板100の、特にキャビティ206に対応する位置における変形を防止するか又は最小化するために利用される。
[0036]図3B及び図3Cは、上部に基板100を有している真空チャック装置200の部分的な断面図である。図3B及び3Cは、図3Aに示している分離ライン330の種々の位置に基づく、図3Aのパターニングされたテンプレート300の除去中の、基板100の若干の変形を示している。図3Bはアクティブ状態のキャビティ335Aを示しており、分離ライン330において基板100が引っ張られることに対応した、凸状配向の基板100が描かれている。図3Cはアイドル状態のキャビティ335Bを示しており、分離ライン330が基板を通過する前又は通過した後の、第1ポート208のうちの1つを通じて第1真空源214から真空が印加されたことによる、凹状配向の基板100が描かれている。アクティブ状態のキャビティ335Aとアイドル状態のキャビティ335Bは各々、図2A及び図2Bに示しているキャビティ206のうちの1つである。一実施形態では、アクティブ状態のキャビティ335Aとアイドル状態のキャビティ335Bの各々の中で、圧力は同じである。しかし、分離ライン330が基板100に隣接している時には、図3Bに記載しているように、プレート318の可変圧力溝320の力がアクティブ状態のキャビティ335A内の圧力を凌駕する。
[0037]しかし、本書に記載の実施形態によると、変形度(参照番号340として図示している)は、本書で開示している真空チャック装置を利用して仕様の範囲内に維持される。
[0038]図4Aは、本書に記載の一実施形態による、図2の真空チャック装置200の平面図を示している。図示している第2ポート(表面ポート)210は、図2A及び図2Bに示している実施形態と比較して、真空に曝露される基板表面積を増加させるために、不規則形状の溝パターンになっている。
[0039]図4Bは、図4Aの真空チャック装置200の断面図を示している。図示している実施形態では、真空チャック装置200は、複数の第2ポート404と、複数の第2導管402と、第2真空源406とを含む。複数の第2ポート404は、キャビティ206の底面203に形成され、複数の第2導管402が、複数の第2ポート404の各々から、本体201を通って底面204へと延在する。複数の第2導管402も、前述のように第2真空源406に連結される。
[0040]稼働中、図4A及び図4Bの真空チャック装置200は、基板100を差圧チャックすることを可能にする。複数の第1導管212及び複数の第1ポート210を介して基板100と流体連結している第1真空源214は、第1真空圧を生成して、本体201のチャック面202に基板をチャックする。複数の第2導管402及び複数の第2ポート404を介してキャビティ206と流体連結している第2真空源406は、第2真空圧を生成してキャビティ206の圧力を更に低下させ、基板100の変形度を低減するか又は変形をなくす。第1真空圧は、望ましいチャック特性に応じて、第2真空圧よりも大きくても、小さくても、又は第2真空圧と等しくてもよいと、想定される。一部の実行形態では、第1真空圧及び第2真空圧は、真空チャック装置200が稼働している周囲圧力よりも低くてよい。周囲圧力は、大気圧(例えば760水銀柱ミリメートル(mmHg)又はおおよそその程度)でありうる。
[0041]図5Aは、本書に記載の一実施形態による、図2の真空チャック装置200の平面図を示している。図5Bは、図5Aの線5B-5Bに沿って切った、真空チャック装置200の概略断面図である。この実施形態では、真空チャック装置200には、第1圧力ゾーン500A、第2圧力ゾーン500B、第3圧力ゾーン500C、及び第4圧力ゾーン500Dを含む複数の圧力ゾーンが設けられている。第4圧力ゾーン500Dは、基板100の、表面上に微細構造物106が形成されていない部分をチャックするために利用される、溝パターン505によって画定される。キャビティ510A〜510Cとして図示しているキャビティ206は、上述したように、基板の微細構造物106を有する部分をチャックするために利用される。キャビティ510A〜510Cの各々は、第1真空源515A、第2真空源515B、及び第3真空源515Cと流体連結し、溝パターン505は第4真空源515Dと流体連結している。真空源515A〜515Dの各々は、個別に制御される。
[0042]図5Bに示しているように、複数の第1導管520は第4真空源515Dに連結されている。複数の第1導管520の各々の表面開口525は、図5Aの溝パターン505と流体連結しており、溝パターン505は、基板100の、キャビティ510A〜510Cの上に配置されない部分をチャックするために利用される。複数の第2導管530は、キャビティ510A(図5Bの側面図には図示せず)及び第1真空源515Aに連結されている。複数の第3導管535は、キャビティ510B及び第2真空源515Bに連結されている。複数の第3導管535の各々の開口540は、基板100の、キャビティ510B内に露出した部分に負圧の印加を行う。複数の第4導管545は、キャビティ510C(図5Bの側面図には図示せず)及び第3真空源515Cに連結されている。図5Bの側面図には示していないが、複数の第2導管530及び複数の第4導管545はそれぞれ、基板100の、キャビティ510A及び510C内に露出した部分に負圧の印加を行う、開口540と類似した開口を含む。
[0043]第1圧力ゾーン500A、第2圧力ゾーン500B、及び第3圧力ゾーン500C内の圧力が個別に制御される一方、第4圧力ゾーン500D内の圧力は一定のままでありうる。第1圧力ゾーン500A、第2圧力ゾーン500B、及び第3圧力ゾーン500C内の圧力は、分離ライン330の位置に基づいて変動しうる。例えば、分離ライン330が、基板の上方の、キャビティ510Aのところ(第1圧力ゾーン500Aとして示されている)に位置付けられると、キャビティ510A内の圧力は、キャビティ510B及び510Cの圧力と比較して低くなる。しかし、分離ライン330が、基板を横切って、例えば第2圧力ゾーン500Bにおけるキャビティ510Bの上方に移動すると、キャビティ510A及び510Cの圧力は、キャビティ510Bの圧力よりも高くなる。同様に、分離ライン330がキャビティ510Cの上方にある時、キャビティ510C内の圧力は、キャビティ510A及び510Bの圧力と比較して低くなる。
[0044]図6は、本書に記載の一実施形態による、真空チャック装置200の一部分の断面図を示している。この実施形態では、キャビティ206には支持部材600が設けられている。支持部材600は、キャビティ206内でより低い圧力が使用されることを可能にすると共に、基板100の変形度340を低減するか又は変形をなくすために、利用される。支持部材600は、取り外し可能なフィーチャであっても、又は真空チャック装置200の一部分として形成されてもよい。支持部材600は、ある種の微細構造物106と共に使用されることが可能であり、この場合、基板100と支持部材600との接触が微細構造物106を損傷することはない。
[0045]要約すると、内部にキャビティが形成された基板チャック装置により、基板の両面処理のために、微細構造物が形成された表面を有する基板をチャックすることが可能になる。このチャック装置は、処理中に基板100の変形度340を低減するか又は変形をなくすために利用される、上述の種々の真空チャック要素を含む。
[0046]上記の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱しなければ、本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は以下の特許請求の範囲によって決まる。

Claims (15)

  1. チャック面及び前記チャック面の反対側の底面を有する本体であって、前記本体内に形成された、前記チャック面から凹化している複数のキャビティを有し、前記複数のキャビティの対が複数の第1導管と流体連結している、本体と、
    前記本体内に形成された複数の第2導管であって、そのうちの1つは前記複数のキャビティのうちの一部の間に形成される、複数の第2導管とを備える、基板チャック装置であって、前記キャビティの対の中の圧力は個別に制御される、基板チャック装置。
  2. 前記本体が金属材料である、請求項1に記載の装置。
  3. 前記複数のキャビティの各々が、前記キャビティの底部から延在する支持部材を含む、請求項1に記載の装置。
  4. 前記複数の第1導管が、導管の第1の対及び導管の第2の対を含む、請求項1に記載の装置。
  5. 前記導管の第1の対が、前記複数のキャビティのうちの、キャビティの第1の対と流体連結しており、前記導管の第2の対が、前記複数のキャビティのうちの、キャビティの第2の対と流体連結している、請求項4に記載の装置。
  6. 前記導管の第1の対が第1真空源と流体連結しており、前記導管の第2の対が第2真空源と流体連結している、請求項4に記載の装置。
  7. 前記第1真空源は前記第2真空源とは異なる、請求項6に記載の装置。
  8. 前記複数の第2導管の各々が、前記チャック面に形成された開口に連結される、請求項1に記載の装置。
  9. 各開口が、前記チャック面に形成された溝パターン内に形成される、請求項8に記載の装置。
  10. チャック面を有する円形本体と、
    前記チャック面に形成された複数のキャビティと、
    各々が前記チャック面に形成された表面ポートに連結された、複数の第1導管と、
    前記複数のキャビティの第1の対に連結された第2導管と、
    前記複数のキャビティの第2の対に連結された第3導管と、
    前記複数のキャビティの第3の対に連結された第4導管とを備える、基板チャック装置であって、前記キャビティの対の各々の中の圧力は個別に制御される、基板チャック装置。
  11. 前記チャック面が溝パターンを備える、請求項10に記載の装置。
  12. 前記表面ポートが前記溝パターンと流体連結している、請求項11に記載の装置。
  13. 前記溝パターンが前記複数のキャビティのうちの一部を取り囲む、請求項11に記載の装置。
  14. 前記複数のキャビティの各々が、前記キャビティの底部から延在する支持部材を含む、請求項10に記載の装置。
  15. 前記円形本体が金属材料である、請求項10に記載の装置。
JP2020544293A 2018-02-20 2019-01-29 両面処理のためのパターニングされた真空チャック Active JP7105900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022111504A JP2022160438A (ja) 2018-02-20 2022-07-12 両面処理のためのパターニングされた真空チャック

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862632867P 2018-02-20 2018-02-20
US62/632,867 2018-02-20
PCT/US2019/015569 WO2019164640A1 (en) 2018-02-20 2019-01-29 Patterned vacuum chuck for double-sided processing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022111504A Division JP2022160438A (ja) 2018-02-20 2022-07-12 両面処理のためのパターニングされた真空チャック

Publications (2)

Publication Number Publication Date
JP2021514545A true JP2021514545A (ja) 2021-06-10
JP7105900B2 JP7105900B2 (ja) 2022-07-25

Family

ID=67617054

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020544293A Active JP7105900B2 (ja) 2018-02-20 2019-01-29 両面処理のためのパターニングされた真空チャック
JP2022111504A Pending JP2022160438A (ja) 2018-02-20 2022-07-12 両面処理のためのパターニングされた真空チャック

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022111504A Pending JP2022160438A (ja) 2018-02-20 2022-07-12 両面処理のためのパターニングされた真空チャック

Country Status (7)

Country Link
US (2) US20190259648A1 (ja)
EP (1) EP3756215A4 (ja)
JP (2) JP7105900B2 (ja)
KR (2) KR102369694B1 (ja)
CN (1) CN111742402A (ja)
TW (2) TWI741257B (ja)
WO (1) WO2019164640A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220319903A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for substrate handling
US20240027896A1 (en) * 2022-07-25 2024-01-25 Applied Materials, Inc. Advanced-packaging high-volume-mode digital-lithography-tool

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127144A (ja) * 1999-08-19 2001-05-11 Canon Inc 基板吸着保持方法、基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイス製造方法
JP2001127145A (ja) * 1999-08-19 2001-05-11 Canon Inc 基板吸着保持方法、基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイス製造方法
JP2005079415A (ja) * 2003-09-02 2005-03-24 Hitachi High-Technologies Corp プラズマ処理装置
JP2007258443A (ja) * 2006-03-23 2007-10-04 Dainippon Screen Mfg Co Ltd 熱処理装置と基板吸着方法
JP2008529826A (ja) * 2005-01-31 2008-08-07 モレキュラー・インプリンツ・インコーポレーテッド ナノ加工のためのチャッキング・システム
JP2009258197A (ja) * 2008-04-14 2009-11-05 Hitachi High-Technologies Corp プロキシミティ露光装置、プロキシミティ露光装置の基板吸着方法、及び表示用パネル基板の製造方法
US20140191478A1 (en) * 2011-07-01 2014-07-10 Mechatronic Systemtechnik Gmbh Device for holding a planar substrate
JP2014209615A (ja) * 2013-03-29 2014-11-06 Toto株式会社 静電チャック
US20150072505A1 (en) * 2009-03-31 2015-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of holding a device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3729206A (en) * 1971-10-21 1973-04-24 Ibm Vacuum holding apparatus
EP0456426B1 (en) 1990-05-07 2004-09-15 Canon Kabushiki Kaisha Vacuum type wafer holder
JPH06244269A (ja) * 1992-09-07 1994-09-02 Mitsubishi Electric Corp 半導体製造装置並びに半導体製造装置におけるウエハ真空チャック装置及びガスクリーニング方法及び窒化膜形成方法
US5761023A (en) * 1996-04-25 1998-06-02 Applied Materials, Inc. Substrate support with pressure zones having reduced contact area and temperature feedback
US5989760A (en) * 1998-03-18 1999-11-23 Motorola, Inc. Method of processing a substrate utilizing specific chuck
JP2002009139A (ja) * 2000-06-20 2002-01-11 Nikon Corp 静電チャック
US6716084B2 (en) * 2001-01-11 2004-04-06 Nutool, Inc. Carrier head for holding a wafer and allowing processing on a front face thereof to occur
US7019819B2 (en) 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US20040163601A1 (en) * 2003-02-26 2004-08-26 Masanori Kadotani Plasma processing apparatus
US20050035514A1 (en) 2003-08-11 2005-02-17 Supercritical Systems, Inc. Vacuum chuck apparatus and method for holding a wafer during high pressure processing
EP1776300A4 (en) * 2004-04-14 2011-05-11 Coreflow Scient Solutions Ltd NON-CONTACT SUPPORT PLATFORMS FOR SETTING THE DISTANCE
SG153813A1 (en) * 2004-06-09 2009-07-29 Nikon Corp Substrate holding device, exposure apparatus having same, exposure method, method for producing device, and liquid repellent plate
US7635263B2 (en) * 2005-01-31 2009-12-22 Molecular Imprints, Inc. Chucking system comprising an array of fluid chambers
US7798801B2 (en) * 2005-01-31 2010-09-21 Molecular Imprints, Inc. Chucking system for nano-manufacturing
US7670530B2 (en) * 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
JP4781901B2 (ja) * 2006-05-08 2011-09-28 東京エレクトロン株式会社 熱処理方法,プログラム及び熱処理装置
JP4676925B2 (ja) * 2006-06-20 2011-04-27 ルネサスエレクトロニクス株式会社 基板搬送装置およびそれを用いた基板搬送方法
US7722256B2 (en) * 2006-11-17 2010-05-25 Corning Incorporated Flat surface air bearing assembly
US7576018B2 (en) * 2007-03-12 2009-08-18 Tokyo Electron Limited Method for flexing a substrate during processing
US9013682B2 (en) * 2007-06-21 2015-04-21 Asml Netherlands B.V. Clamping device and object loading method
US9164375B2 (en) 2009-06-19 2015-10-20 Canon Nanotechnologies, Inc. Dual zone template chuck
WO2011077882A1 (ja) 2009-12-25 2011-06-30 株式会社日立ハイテクノロジーズ 両面インプリント装置
NL2006536A (en) * 2010-05-13 2011-11-15 Asml Netherlands Bv A substrate table, a lithographic apparatus, a method of flattening an edge of a substrate and a device manufacturing method.
JP5877005B2 (ja) * 2011-07-29 2016-03-02 株式会社Screenホールディングス 基板処理装置、基板保持装置、および、基板保持方法
US8616539B2 (en) * 2011-12-16 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Track spin wafer chuck
JP6096047B2 (ja) * 2013-05-15 2017-03-15 株式会社ディスコ 切削装置およびパッケージ基板の加工方法
JP6333031B2 (ja) * 2014-04-09 2018-05-30 キヤノン株式会社 インプリント装置および物品の製造方法
ES2749694T3 (es) * 2014-07-15 2020-03-23 Fundacio Inst De Ciencies Fotòniques Aparato optoelectrónico y método de fabricación del mismo
JP6312554B2 (ja) * 2014-08-13 2018-04-18 株式会社ディスコ パッケージ基板の加工方法
US10654216B2 (en) * 2016-03-30 2020-05-19 Canon Kabushiki Kaisha System and methods for nanoimprint lithography
CN106229287B (zh) * 2016-09-30 2019-04-05 厦门市三安光电科技有限公司 用于转移微元件的转置头及微元件的转移方法
CN111418051B (zh) * 2017-11-10 2024-01-12 应用材料公司 用于双面处理的图案化夹盘

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127144A (ja) * 1999-08-19 2001-05-11 Canon Inc 基板吸着保持方法、基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイス製造方法
JP2001127145A (ja) * 1999-08-19 2001-05-11 Canon Inc 基板吸着保持方法、基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイス製造方法
JP2005079415A (ja) * 2003-09-02 2005-03-24 Hitachi High-Technologies Corp プラズマ処理装置
JP2008529826A (ja) * 2005-01-31 2008-08-07 モレキュラー・インプリンツ・インコーポレーテッド ナノ加工のためのチャッキング・システム
JP2007258443A (ja) * 2006-03-23 2007-10-04 Dainippon Screen Mfg Co Ltd 熱処理装置と基板吸着方法
JP2009258197A (ja) * 2008-04-14 2009-11-05 Hitachi High-Technologies Corp プロキシミティ露光装置、プロキシミティ露光装置の基板吸着方法、及び表示用パネル基板の製造方法
US20150072505A1 (en) * 2009-03-31 2015-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of holding a device
US20140191478A1 (en) * 2011-07-01 2014-07-10 Mechatronic Systemtechnik Gmbh Device for holding a planar substrate
JP2014209615A (ja) * 2013-03-29 2014-11-06 Toto株式会社 静電チャック

Also Published As

Publication number Publication date
US20200373188A1 (en) 2020-11-26
JP2022160438A (ja) 2022-10-19
TWI741257B (zh) 2021-10-01
JP7105900B2 (ja) 2022-07-25
KR20200112998A (ko) 2020-10-05
KR102434811B1 (ko) 2022-08-22
WO2019164640A1 (en) 2019-08-29
US11222809B2 (en) 2022-01-11
KR102369694B1 (ko) 2022-03-04
KR20220031747A (ko) 2022-03-11
TW202141682A (zh) 2021-11-01
EP3756215A4 (en) 2021-11-10
CN111742402A (zh) 2020-10-02
US20190259648A1 (en) 2019-08-22
TWI773370B (zh) 2022-08-01
EP3756215A1 (en) 2020-12-30
TW201943015A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
JP2022160438A (ja) 両面処理のためのパターニングされた真空チャック
US11764099B2 (en) Patterned chuck for double-sided processing
CN102723270A (zh) 一种使柔性材料层表面平坦化的方法
US11754758B2 (en) Optical diffuser and its method of manufacture
CN112599700B (zh) 显示基板、显示基板制备方法及显示装置
TW531845B (en) Method for improved die release of a semiconductor device from a wafer
US9371427B2 (en) Pattern forming method
US8580691B2 (en) Method of forming non-planar membranes using CMP
JP2017502328A (ja) 表面上に堆積パターンを形成する方法
EP3029725B1 (en) Chuck for collective bonding of semiconductor dies, method of making the same and methods of using the same
KR102365285B1 (ko) 제품 기판을 코팅하기 위한 방법 및 장치
JP2019054016A (ja) テンプレート、テンプレートの作製方法、および半導体装置の製造方法
KR101477631B1 (ko) 흡착 패드 및 그 제조 방법
US20210351166A1 (en) Method And System For Transferring Alignment Marks Between Substrate Systems
JP2009248503A (ja) 微細構造転写装置
SG10201802150YA (en) Method of manufacturing semiconductor device, substrate processing apparatus and program

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220712

R150 Certificate of patent or registration of utility model

Ref document number: 7105900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150