JP2021509970A - 画素配列構造、有機電界発光ディスプレイパネル、表示装置及びマスクユニット - Google Patents

画素配列構造、有機電界発光ディスプレイパネル、表示装置及びマスクユニット Download PDF

Info

Publication number
JP2021509970A
JP2021509970A JP2020536986A JP2020536986A JP2021509970A JP 2021509970 A JP2021509970 A JP 2021509970A JP 2020536986 A JP2020536986 A JP 2020536986A JP 2020536986 A JP2020536986 A JP 2020536986A JP 2021509970 A JP2021509970 A JP 2021509970A
Authority
JP
Japan
Prior art keywords
sub
pixel
pixels
structure according
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020536986A
Other languages
English (en)
Other versions
JP7295117B2 (ja
Inventor
▲偉▼男 代
▲偉▼男 代
▲楊▼ 王
▲楊▼ 王
▲楊▼▲鵬▼ 汪
▲楊▼▲鵬▼ 汪
本▲蓮▼ 王
本▲蓮▼ 王
▲海▼▲軍▼ 尹
▲海▼▲軍▼ 尹
▲海▼▲軍▼ 邱
▲海▼▲軍▼ 邱
耀 胡
耀 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021509970A publication Critical patent/JP2021509970A/ja
Application granted granted Critical
Publication of JP7295117B2 publication Critical patent/JP7295117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Abstract

本開示は画素配列構造、有機電界発光ディスプレイパネル、表示装置及びマスクユニットを開示する。画素配列構造は、位置が互いに重ならない複数の第１サブ画素、複数の第２サブ画素及び複数の第３サブ画素を備え、前記複数の第１サブ画素のうち１つは第１仮想矩形の中心位置にあり、４つはそれぞれ前記第１仮想矩形の４つの頂角位置にあり、前記複数の第２サブ画素のうち４つはそれぞれ前記第１仮想矩形の４つの側辺の中心位置にあり、前記第１仮想矩形は４つの第２仮想矩形に分割され、前記４つの第２仮想矩形の各々の内部は前記複数の第３サブ画素のうちの１つの第３サブ画素を備える。

Description

（関連出願の相互参照）
本願は２０１８年１月２日に提出された出願番号が２０１８１０００２８１８．５の中国出願の優先権を主張し、そのすべての内容が援用により本明細書に組み込まれている。
本開示は表示技術分野に関し、特に画素配列構造、有機電界発光ディスプレイパネル、高精度メタルマスクユニット及び表示装置に関する。
有機電界発光（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）ディスプレイデバイスは現在のフラットパネルディスプレイの研究分野のホットスポットの１つであり、液晶ディスプレイに比べて、ＯＬＥＤディスプレイデバイスは低電力、低製造コスト、自己発光、広視野角及び高速応答等の利点を有し、現在、携帯電話、ＰＤＡ、デジタルカメラ等のフラットパネル表示分野では、ＯＬＥＤディスプレイデバイスは従来の液晶ディスプレイスクリーン（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）を取替わり始めている。
ＯＬＥＤディスプレイデバイスの構造は主に、ベース基板と、ベース基板上に作製されアレイ状に配列されるサブ画素と、を備える。各サブ画素は、一般に、有機材料が蒸着成膜技術によって高精細メタルマスクを介して、アレイ基板上の対応するサブ画素位置に有機電界発光構造が形成されている。
しかしながら、従来のＯＬＥＤディスプレイデバイスでは、画素配列構造のサブ画素の開口面積が小さいため、表示輝度のニーズを満たすには駆動電流を増大する必要がある。その反面、ＯＬＥＤは大きい駆動電流で動作すると、デバイスの劣化が加速し、その結果、ＯＬＥＤディスプレイデバイスの寿命が短縮してしまう。
上記事情に鑑みて、本開示の実施例は画素配列構造、有機電界発光ディスプレイパネルマスクユニット及び表示装置を提供し、それによってディスプレイデバイスの駆動電流を減少させ、ディスプレイデバイスの寿命を延ばす。
従って、本開示の実施例は画素配列構造を提供し、位置が互いに重ならない複数の第１サブ画素、複数の第２サブ画素及び複数の第３サブ画素を備え、
前記複数の第１サブ画素のうち、１つは第１仮想矩形の中心位置にあり、４つはそれぞれ前記第１仮想矩形の４つの頂角位置にあり、
前記複数の第２サブ画素のうち、４つはそれぞれ前記第１仮想矩形の４つの側辺の中心位置にあり、
前記第１仮想矩形は４つの第２仮想矩形に分割され、前記４つの第２仮想矩形の各々の内部では、前記複数の第３サブ画素のうちの１つの第３サブ画素が含まれる。
好ましくは、前記第２仮想矩形は４つの頂角を順に結ぶことにより形成され、前記４つの頂角は２つの第２サブ画素及び２つの第１サブ画素を備え、前記２つの第２サブ画素は前記第１仮想矩形の隣接する２つの側辺の中心位置にあり、前記２つの第１サブ画素と前記２つの第２サブ画素はいずれも隣接し、且つそれぞれ前記第１仮想矩形の中心位置及び前記第１仮想矩形の１つの頂角位置にある。
好ましくは、前記複数の第３サブ画素の各々の形状は長尺形状であり、前記長尺形状の延伸方向は前記第１仮想矩形の中心から離れる方向である。
好ましくは、前記４つの第２仮想矩形の内部の各々の第３サブ画素の延伸方向は異なる。
好ましくは、前記４つの第２仮想矩形の内部にある各々の第３サブ画素の延伸方向は、対応する第２仮想矩形の前記第１仮想矩形の中心から離れる第１サブ画素に向かう方向である。
好ましくは、前記長尺形状はその延伸方向に垂直な方向において鏡像対称パターンである。
好ましくは、前記第１仮想矩形の対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素の延伸方向は同じである。
好ましくは、前記第１仮想矩形は第１対角線及び第２対角線を有し、前記第１対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素は前記第１対角線の方向に沿って延伸し、前記第２対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素は前記第２対角線の方向に沿って延伸している。
好ましくは、前記第１対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素は前記第２対角線に対して鏡像対称であり、前記第２対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素は前記第１対角線に対して鏡像対称である。
好ましくは、前記第３サブ画素と隣接する前記第１サブ画素の対向する側辺同士の最小距離と、前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離とは、第１比率を有し、前記第３サブ画素と隣接する前記第１サブ画素の対向する側辺同士の最小距離と、前記第１サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離とは、第２比率を有し、前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺の最小距離と、前記第１サブ画素と隣接する前記第２サブ画素の対向する側辺の最小距離とは、第３比率を有し、前記第１比率、第２比率及び第３比率はいずれも０．８〜１．２の範囲内にある。
好ましくは、前記第１比率、第２比率及び第３比率は等しい。
好ましくは、前記第１比率、第２比率及び第３比率はいずれも１である。
好ましくは、前記第３サブ画素と隣接する前記第１サブ画素の対向する側辺同士の最大距離と、最小距離との比率の範囲は１〜１．５であり、
前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最大距離と、最小距離との比率の範囲は１〜１．５である。
好ましくは、前記第３サブ画素と隣接する前記第１サブ画素の対向する側辺同士は相互に平行であり、
前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士は相互に平行である。
好ましくは、前記第１サブ画素の形状は実質的に「十」字形状である。
好ましくは、前記第１サブ画素の各内角は９０度以上である。
好ましくは、前記「十」字形状は１つの四角形の４つの辺の中部が内へ凹んでなる形状であり、且つ前記四角形の４つの頂角がそれぞれ前記「十」字形状の４つの端点とし、前記四角形は実質的に菱形であり又は実質的に正方形である。
好ましくは、前記実質的な菱形又は前記実質的な正方形の４つの頂角は丸み形状である。
好ましくは、前記長尺形状の２つの端部はいずれも長尺形状の内部から外へ突出した円弧状又は多角形である。
好ましくは、前記第２サブ画素の形状は実質的に矩形であり、及び／又は、
前記第１サブ画素の形状は実質的に矩形である。
好ましくは、前記第１サブ画素は赤色サブ画素、前記第２サブ画素は青色サブ画素、前記第３サブ画素は緑色サブ画素であり、
前記青色サブ画素の面積はそれぞれ前記赤色サブ画素の面積及び前記緑色サブ画素の面積よりも大きい。
好ましくは、前記青色サブ画素の面積は前記赤色サブ画素の面積よりも大きく、前記赤色サブ画素の面積は前記緑色サブ画素の面積よりも大きい。
好ましくは、前記青色サブ画素の面積は前記緑色サブ画素の面積よりも大きく、前記緑色サブ画素の面積は前記赤色サブ画素の面積よりも大きい。
好ましくは、各第２仮想矩形の第３サブ画素の中心は、対応する第２仮想矩形の２つの第１サブ画素の中心を結ぶ線と２つの第２サブ画素の中心を結ぶ線との交点にある。
好ましくは、各前記第３サブ画素の面積は同じであり、且つ各前記第３サブ画素の形状は同じであり、及び／又は、
各前記第１サブ画素の面積は同じであり、且つ各前記第１サブ画素の形状は同じであり、及び／又は
各前記第２サブ画素の面積は同じであり、且つ各前記第２サブ画素の形状は同じである。
本開示の別の態様によれば、複数の前記画素配列構造を備え、
隣接する第１仮想矩形は行方向及び列方向において、それぞれの対向する側辺におけるサブ画素が共用されるように配置されている有機電界発光ディスプレイパネルを提供する。
本開示の別の態様によれば、前記有機電界発光ディスプレイパネルを備える表示装置を提供する。
本開示の別の態様によれば、前記画素配列構造を作製するためのマスクユニットを提供し、マスクユニットは、
複数の第１開口領域を有し、前記第１開口領域が前記第１サブ画素の形状及び位置に対応する第１マスクと、
複数の第２開口領域を有し、前記第２開口領域が前記第２サブ画素の形状及び位置に対応する第２マスクと、
複数の第３開口領域を有し、前記第３開口領域が前記第３サブ画素の形状及び位置に対応する第３マスクと、を備える。
本開示の実施例の有益な効果は以下のとおりである。
本開示の実施例に係る画素配列構造、有機電界発光ディスプレイパネル、マスクユニット及び表示装置によれば、画素配列構造では、第１サブ画素は第１仮想矩形の中心位置及び第１仮想矩形の４つの頂角位置にあり、第２サブ画素は第１仮想矩形の側辺の中心位置にあり、第３サブ画素は第２仮想矩形内にある。第２仮想矩形は、第１仮想矩形の隣接する２つの側辺中心位置にある２つの第２サブ画素と、該２つの第２サブ画素の両方と隣接し且つそれぞれ第１仮想矩形の中心位置及び第１仮想矩形の１つの頂角位置にある第１サブ画素を頂角として順に結んで形成され、且つ４つの第２仮想矩形は１つの前記第１仮想矩形を構成する。このような画素配列方式は、関連技術の画素配列構造に比べて、同じプロセス条件下で第１サブ画素、第２サブ画素及び第３サブ画素を密に配列させることができ、それにより最小のサブ画素間隔を満たす上に、サブ画素ごとの面積をできるだけ増大させ、更にディスプレイデバイスの駆動電流を減少させ、ディスプレイデバイスの寿命を延ばす。
図１は本開示の実施例に係る画素配列構造の模式図１である。 図２は本開示の実施例に係る画素配列構造の模式図２である。 図３は本開示の実施例に係る画素配列構造の模式図３である。 図４は本開示の実施例に係る画素配列構造の模式図４である。 図５は本開示の実施例に係る画素配列構造の模式図５である。 図６は本開示の実施例に係る画素配列構造の模式図６である。 図７は本開示の実施例に係る画素配列構造の模式図７である。 図８は本開示の実施例に係る画素配列構造における第２サブ画素及び第３サブ画素の形状がマッチングする模式図である。 図９は本開示の実施例に係る有機電界発光ディスプレイパネルの構成模式図である。
本開示の目的、技術案及び利点をより明瞭にするために、以下、図面を参照しながら本開示を更に詳細に説明する。説明される実施例は本開示の一部の実施例に過ぎず、すべての実施例ではないことが明らかである。本開示の実施例に基づいて、当業者が創造的な努力をせずに想到し得るほかの実施例はすべて、本開示の保護範囲に属する。
図における各部材の形状及びサイズは実際の縮尺を反映せず、単に本開示の内容を例示的に説明することを目的とする。
本開示の実施例に係る画素配列構造は、図１に示すように、位置が互いに重ならない複数の第１サブ画素０１、複数の第２サブ画素０２及び複数の第３サブ画素０３を備え、
前記複数の第１サブ画素０１のうち、１つは第１仮想矩形の中心位置にあり、４つはそれぞれ前記第１仮想矩形の４つの頂角位置にあり、
前記複数の第２サブ画素０２のうち、４つはそれぞれ前記第１仮想矩形の４つの側辺の中心位置にあり、
前記第１仮想矩形は４つの第２仮想矩形に分割され、前記４つの第２仮想矩形の各々の内部では前記複数の第３サブ画素０３のうちの１つの第３サブ画素０３が含まれる。
なお、本開示に係る中心位置及び頂角位置は大体の位置であり、中心点又は頂点に限定されるものではなく、所定のずれを許容する。対応するサブ画素の面積は中心点又は頂点をカバーすればよい。
本開示の実施例に係る画素配列構造は、関連技術の画素配列構造に比べて、同じプロセス条件下で第１サブ画素０１、第２サブ画素０２及び第３サブ画素０３を密に配列させることができ、それにより最小のサブ画素間隔を満たす上に、サブ画素ごとの面積をできるだけ増大させ、更にディスプレイデバイスの駆動電流を減少させ、ディスプレイデバイスの寿命を延ばす。
本開示の実施例では、前記第２仮想矩形は４つの頂角を順に結ぶことにより形成され、前記４つの頂角は２つの第２サブ画素０２及び２つの第１サブ画素０１を備え、前記２つの第２サブ画素０２は前記第１仮想矩形の隣接する２つの側辺の中心位置にあり、前記２つの第１サブ画素０１と前記２つの第２サブ画素０２はいずれも隣接し、且つそれぞれ前記第１仮想矩形の中心位置及び前記第１仮想矩形の１つの頂角位置にある。
本開示の実施例では、第３サブ画素０３の各々の形状は長尺形状であり、長尺形状の延伸方向は前記第１仮想矩形の中心から離れる方向である。
前記４つの第２仮想矩形の内部の各々の第３サブ画素０３の延伸方向は異なる。本実施例では、前記４つの第２仮想矩形の内部の各々の第３サブ画素０３の延伸方向は、対応する第２仮想矩形における前記第１仮想矩形の中心から離れた第１サブ画素０１に向かう方向である。
長尺形状はその延伸方向に垂直な方向において鏡像対称パターンである。
第３サブ画素０３を長尺形状とすることで、第２サブ画素０２の面積を大きくすることに有利であり、それによりディスプレイパネルにおける発光効率が低いサブ画素を第２サブ画素０２とすることができる。また、長尺の両端を対称設計とすることで、蒸着マスクのパターンの複雑さを低下させ、更にパターニングプロセスを簡略化することができる。
なお、本開示の実施例に係る画素配列構造では、係るサブ画素がある位置にあることは、サブ画素の位置範囲として、サブ画素が該位置と重なればよいことを意味する。具体的に実施する際に、サブ画素の中心が該位置と重なるようにしてもよく、勿論、サブ画素の中心が該位置と重ならないようにしてもよく、すなわち、ずれがあるようにしてもよいが、ここでは限定しない。且つ、サブ画素の中心はサブ画素パターンの幾何学的中心であってもよく、サブ画素の発光色の中心であってもよいが、ここでは限定しない。
好ましくは、本開示の実施例に係る画素配列構造では、各サブ画素が均等に分布できることを確保するために、各サブ画素の中心を対応する位置にできるだけ近接させる。
好ましくは、本開示の実施例に係る画素配列構造では、図１〜図７に示すように、前記第１仮想矩形の対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素０３の延伸方向は同じである。
前記第１仮想矩形は第１対角線Ｌ１及び第２対角線Ｌ２を有し、前記第１対角線Ｌ１に沿って設置される２つの第２仮想矩形における前記第３サブ画素０３は前記第１対角線Ｌ１の方向に沿って延伸し、前記第２対角線Ｌ２に沿って設置される２つの第２仮想矩形における前記第３サブ画素０３は前記第２対角線Ｌ２の方向に沿って延伸している。
前記第１対角線Ｌ１に沿って設置される２つの第２仮想矩形における前記第３サブ画素０３は前記第２対角線Ｌ２に対して鏡像対称であり、前記第２対角線Ｌ２に沿って設置される２つの第２仮想矩形における前記第３サブ画素０３は前記第１対角線Ｌ１に対して鏡像対称である。
第１仮想矩形を構成する４つの第２仮想矩形における第３サブ画素０３は「Ｘ」状に分布している。すなわち、各第３サブ画素０３の両端はそれぞれ第３サブ画素０３が位置する第２仮想矩形の２つの頂角位置にある第１サブ画素０１に向かっている。
なお、本開示の実施例に係る表示配列構造で言及された第１仮想矩形は図１における最大の破線枠であり、第２仮想矩形は図１における小さな破線枠であり、図１には、第１仮想矩形は４つの第２仮想矩形を備え、第１仮想矩形及び第２仮想矩形は長方形であってもよく、正方形であってもよいが、ここでは限定しない。
好ましくは、本開示の実施例に係る画素配列構造では、第１サブ画素は赤色サブ画素、第２サブ画素は青色サブ画素であり、又は、第１サブ画素は青色サブ画素、第２サブ画素は赤色サブ画素、第３サブ画素は緑色サブ画素である。これにより、図２に示すように、第２仮想矩形内にある緑色サブ画素Ｇは第２仮想矩形の任意の隣接する２つの角にある赤色サブ画素Ｒ及び青色サブ画素Ｂとともに１つの発光画素点を構成してもよい。
更に、青色サブ画素は発光効率が低く、且つ寿命が短いため、従って、好ましくは、本開示の実施例に係る画素配列構造では、図２に示すように、第１サブ画素０１は赤色サブ画素Ｒ、第２サブ画素０２は青色サブ画素Ｂ、第３サブ画素０３は緑色サブ画素Ｇであり、これにより、長尺形状の緑色サブ画素Ｇは青色サブ画素Ｂの面積を緑色サブ画素Ｇの方向へ拡張し、それにより青色サブ画素Ｂの面積を、それぞれ赤色サブ画素Ｒの面積及び緑色サブ画素Ｇの面積よりも大きくすることができる。
一実施例では、青色サブ画素Ｂの面積は赤色サブ画素Ｒの面積よりも大きく、赤色サブ画素Ｒの面積は緑色サブ画素Ｇの面積よりも大きい。別の実施例では、青色サブ画素Ｂの面積は緑色サブ画素Ｇの面積よりも大きく、緑色サブ画素Ｇの面積は赤色サブ画素Ｒの面積よりも大きい。
更に、本開示の実施例に係る画素配列構造では、緑色サブ画素の発光効率が一般に高いため、緑色サブ画素の面積を赤色サブ画素の面積よりも小さくすることができる。勿論、具体的に実施する際に、緑色サブ画素の面積は赤色サブ画素の面積と同じであってもよいが、ここでは限定しない。
なお、上記「サブ画素の面積」及びそのサイズは１つの第１仮想矩形に備えられるサブ画素に対する面積であり、第１仮想矩形の辺及び角におけるサブ画素はいずれも隣接する第１仮想矩形と共通であるため、１つの第１仮想矩形における画素の面積比とパネル全体の画素の面積比は異なる。
パネル全体の場合、ＲＧＢサブ画素の総面積の比は、たとえば１：（１．１〜１．５）：（１．２〜１．７）であってもよく、更に１：（１．２〜１．３５）：（１．４〜１．５５）であってもよく、更に１：１．２７：１．４６であってもよい。ＲＧＢサブ画素の総数の比は１：２：１である。
好ましくは、本開示の実施例に係る上記画素配列構造では、第３サブ画素０３と隣接する第１サブ画素０１の対向する側辺同士の最小距離Ｄ１と、前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離Ｄ２とは、第１比率を有し、前記第３サブ画素と隣接する前記第１サブ画素の対向する側辺同士の最小距離Ｄ１と、前記第１サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離Ｄ３とは、第２比率を有し、前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離Ｄ２と、前記第１サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離Ｄ３とは、第３比率を有し、前記第１比率、第２比率及び第３比率はいずれも０．８〜１．２の範囲内にあり、たとえば０．９、１、１．１である。
好ましくは、前記第１比率、第２比率及び第３比率のうちの２つ又は３つは等しい。
好ましくは、各前記第１サブ画素、各前記第２サブ画素及び各前記第３サブ画素は互いに略等間隔に設置されている。
図１に示すように、最小距離とは、対向する側辺同士の間の最短距離であり、対向する側辺同士は直線又は曲線であってもよく、対向する側辺同士は平行可能である。
換言すれば、プロセスのニーズを満たすために、最小距離は、プロセス限界距離以上である必要があり、第３サブ画素０３と隣接する第２サブ画素０２の対向する側辺同士の最小距離はプロセス限界距離以上である必要がある。
好ましくは、本開示の実施例に係る上記画素配列構造では、第３サブ画素と隣接する第１サブ画素の対向する側辺同士の最大距離と、最小距離との比率の範囲は１〜１．５であり、たとえば１．１、１．２、１．３、１．４等である。
好ましくは、本開示の実施例に係る上記画素配列構造では、第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最大距離と、最小距離との比率の範囲は１〜１．５であり、たとえば１．１、１．２、１．３、１．４等である。
好ましくは、本開示の実施例に係る画素配列構造では、第３サブ画素０３を該画素配列構造に均等に分布させることを可能にし、第３サブ画素０３と隣接する第１サブ画素０１との間隔を減少させ、且つ第３サブ画素０３と隣接する第２サブ画素０２との間隔を減少させるために、図２〜図７に示すように、各第２仮想矩形の第３サブ画素０３の中心は対応する第２仮想矩形の隣接する２つの第１サブ画素０１の中心を結ぶ線と２つの第２サブ画素０２の中心を結ぶ線との交点にあり、すなわち、第２仮想矩形の中心にある。
好ましくは、本開示の実施例に係る画素配列構造では、第３サブ画素０３と隣接する第１サブ画素０１との隙間の幅を一致させ、第３サブ画素０３と隣接する第１サブ画素０１との間隔を減少させるために、図１〜図７に示すように、第３サブ画素０３と隣接する第１サブ画素０１の対向する側辺同士は相互に平行である。勿論、具体的に実施する際に、第３サブ画素０３と隣接する第１サブ画素０１の対向する側辺同士は平行でなくてもよいが、ここでは限定しない。
なお、本開示の実施例に係る画素配列構造では、サブ画素の形状とは、所定のプロセス変動や誤差がある形状であり、高解像度のディスプレイパネルの場合、サブ画素自体の面積が小さいため、高精度のサブ画素パターンを得るには、本分野においてよく使用されている方法によってマスクのパターンを補正又は補償することができる。
具体的に実施する際に、サブ画素の形状の内角が大きい又は円弧に近いほど、蒸着が実現されやすい。従って、好ましくは、本開示の実施例に係る画素配列構造では、図１、図３〜図５に示すように、長尺の両端の２つの端部はいずれも長尺形状の内部から外へ突出した円弧状であり、又は、図６〜図８に示すように、長尺の両端はいずれも多角形であり、たとえば図６〜図８の等脚台形である。勿論、具体的に実施する際に、長尺の形状は図２に示される長方形であってもよいが、ここでは限定しない。
好ましくは、本開示の実施例に係る画素配列構造では、図１〜図３に示すように、第１サブ画素０１の形状は実質的に矩形であり、勿論、ほかの規則的なパターン又は不規則なパターンであってもよいが、ここでは限定しない。
好ましくは、本開示の実施例に係る画素配列構造では、図４〜図８に示すように、第１サブ画素０１の形状は実質的に「十」字形状である。これにより、第１サブ画素０１と第３サブ画素を密に配列させることができ、サブ画素の面積を確保したうえで、混色の発生を回避する。
具体的には、本開示の実施例に係る画素配列構造では、図８に示すように、「十」字形状は四角形の４つの辺の中部が内へ凹んでなる形状であり、且つ四角形の４つの頂角がそれぞれ「十」字形状の４つの端点とし、前記四角形は実質的に菱形であり又は実質的に正方形である。具体的な凹みの深さ及び形状は長尺形状の第３サブ画素０３の両端にマッチングする。
好ましくは、本開示の実施例に係る画素配列構造では、図４〜図７に示すように、第１サブ画素０１の各内角は９０度以上である。第１サブ画素０１の各内角が大きいほど、蒸着が実現されやすく、一方、サブ画素の内角の角度が小さいと、小さな内角を有するサブ画素の形状を形成するには、マスクのパターンを補償する必要があり、従って、第１サブ画素０１の内角を９０度以上にすることで、マスクのパターンの複雑さを低下させることができる。
好ましくは、本開示の実施例に係る画素配列構造では、図５〜図７に示すように、実質的な菱形又は前記実質的な正方形の４つの頂角は丸み形状であり、すなわち、「十」字形状の４つの端部はいずれも丸み形状又は円弧状である。
好ましくは、本開示の実施例に係る画素配列構造では、第３サブ画素０３と隣接する第２サブ画素０２との隙間の幅を一致させ、第３サブ画素０３と隣接する第２サブ画素０２との間隔を減少させるために、図１〜図７に示すように、第３サブ画素０３と隣接する第２サブ画素０２の対向する側辺同士は相互に平行である。
具体的には、本開示の実施例に係る画素配列構造では、第３サブ画素０３は長尺形状であり、且つ第３サブ画素０３と隣接する第２サブ画素０２の対向する側辺同士は相互に平行であるため、第３サブ画素０３と隣接する第２サブ画素０２の対向する側辺を直線状とすることで、マスクのパターンの複雑さをできるだけ低下させることができる。従って、好ましくは、本開示の実施例に係る画素配列構造では、図１〜図７に示すように、第２サブ画素０２の形状は実質的に矩形である。
勿論、具体的に実施する際に、第３サブ画素０３と隣接する第２サブ画素０２の対向する側辺同士は平行ではなくてもよいが、ここでは限定しない。
好ましくは、本開示の実施例に係る画素配列構造では、第３サブ画素と第１サブ画素との最小間隔と、第３サブ画素と第２サブ画素との最小間隔とは等しい。
さらに、最小間隔は一般にプロセス限界距離であり、最小間隔の数値範囲は一般に使用される製造プロセスに関連し、高精度メタルマスク（ＦＭＭ）とエッチングプロセスを組み合わせてサブ画素のパターンを形成する場合、該最小間隔は１６μｍ程度であり、レーザ又は電気鋳造等のプロセスによってサブ画素のパターンを形成する場合、該最小間隔はさらに小さい。
好ましくは、本開示の実施例に係る画素配列構造では、任意の隣接する２つの第１サブ画素と第２サブ画素との最小間隔は等しい。
好ましくは、本開示の実施例に係る画素配列構造では、図１〜図７に示すように、各第３サブ画素０３の面積は同じである。それにより、第１サブ画素０１、第２サブ画素０２及び第３サブ画素０３から構成される発光画素点のいずれも、第３サブ画素０３の発光面積が同じであることを確保する。
勿論、具体的に実施する際に、本開示の実施例に係る画素配列構造では、少なくとも２つの第３サブ画素の面積は異なるようにしてもよいが、ここでは限定しない。
製造時、同一種のサブ画素に対してマスクパターンを一致させて、パターニングプロセスを簡略化することができるために、好ましくは、本開示の実施例に係る画素配列構造では、図１〜図７に示すように、各第３サブ画素０３の形状は同じである。
勿論、具体的に実施する際に、本開示の実施例に係る画素配列構造では、少なくとも２つの第３サブ画素の形状は異なるようにしてもよいが、ここでは限定しない。
好ましくは、本開示の実施例に係る画素配列構造では、図１〜図７に示すように、各第２サブ画素０２の面積は同じである。それにより、第１サブ画素０１、第２サブ画素０２及び第３サブ画素０３から構成される発光画素点のいずれも、第２サブ画素０２の発光面積が同じであることを確保する。
勿論、具体的に実施する際に、本開示の実施例に係る画素配列構造では、少なくとも２つの第２サブ画素の面積は異なるようにしてもよいが、ここでは限定しない。
製造時、同一種のサブ画素に対してマスクパターンを一致させて、パターニングプロセスを簡略化することができるために、好ましくは、本開示の実施例に係る画素配列構造では、図１〜図７に示すように、各第２サブ画素０２の形状は同じである。
勿論、具体的に実施する際に、本開示の実施例に係る画素配列構造では、少なくとも２つの第２サブ画素の形状は異なるようにしてもよいが、ここでは限定しない。
さらに、好ましくは、本開示の実施例に係る上記画素配列構造では、１つの第１仮想矩形では、４つの第２サブ画素０２のパターンが同じである又は類似する場合、その配列角度は同じであってもよく、任意に回転してもよいが、ここでは限定しない。
好ましくは、本開示の実施例に係る画素配列構造では、図１〜図７に示すように、各第１サブ画素０１の面積は同じである。それにより、第１サブ画素０１、第２サブ画素０２及び第３サブ画素０３から構成される発光画素点のいずれも、第１サブ画素０１の発光面積が同じであることを確保する。
具体的に実施する際に、本開示の実施例に係る画素配列構造では、少なくとも２つの第１サブ画素の面積は異なるようにしてもよいが、ここでは限定しない。
製造時、同一種のサブ画素に対してマスクパターンを一致させて、パターニングプロセスを簡略化することができるために、好ましくは、本開示の実施例に係る画素配列構造では、図１〜図７に示すように、各第１サブ画素０１の形状は同じである。
具体的に実施する際に、本開示の実施例に係る画素配列構造では、少なくとも２つの第１サブ画素の形状は異なるようにしてもよいが、ここでは限定しない。
さらに、好ましくは、本開示の実施例に係る上記画素配列構造では、１つの第１仮想矩形では、５つの第１サブ画素０１のパターンが同一である又は類似する場合、その配列角度は同じであってもよく、任意に回転してもよいが、ここでは限定しない。
好ましくは、第２サブ画素０２、第１サブ画素０１及び第３サブ画素０３の具体的な形状、位置関係、平行及び角度関係等は、必要に応じて設計でき、実際のプロセスでは、プロセス条件による制限又はほかの要素によって、わずかなずれが生じる可能性があり、従って各サブ画素の形状、位置及び相対位置関係は、大体上記条件を満たせば、すべて本開示の実施例に係る画素配列構造に属する。
なお、本開示の実施例で言及されるサブ画素のパターンが異なるとは、サブ画素の形状が異なることであり、たとえば、一方は円形、他方は矩形である。一方、本開示の実施例で言及されるサブ画素のパターンが同一であるとは、サブ画素の形状が類似する又は同一であることであり、たとえば、２つのサブ画素の形状がいずれも三角形であれば、面積が同じであるか否かにかかわらず、該２つのサブ画素の形状が同一であると考えられる。
同一の開示アイディアに基づいて、本開示の実施例は有機電界発光ディスプレイパネルをさらに提供し、図９に示すように、密に配列される複数の画素配列構造（図９には、４つの画素配列構造を例とする）を備え、該画素配列構造は本開示の実施例に係る上記画素配列構造のいずれかであってもよく、隣接する第１仮想矩形は行方向及び列方向において、それぞれの対向する側辺におけるサブ画素が共用されるように配置されている。すなわち、隣接する２つの画素配列構造は隣接する第１仮想矩形の側辺にある第１サブ画素０１及び第２サブ画素０２を共用し、たとえば、図９には、各楕円で囲まれる３つのサブ画素は隣接する２つの画素配列構造が共用するサブ画素である。該有機電界発光ディスプレイパネルが問題を解決する原理は上記画素配列構造と類似するため、該有機電界発光ディスプレイパネルの実施は上記素配列構造の実施を参照すればよいため、重複説明を省略する。
具体的には、本開示の実施例に係る有機電界発光ディスプレイパネルでは、図９に示すように、第１サブ画素０１及び第２サブ画素０２は行方向において順に交互に配列され、第１サブ画素０１及び第２サブ画素０２は列方向において順に交互に配列され、第３サブ画素０１は２つの第１サブ画素０１及び２つの第２サブ画素０２で囲まれる第２仮想矩形内にあり、それにより、表示時、任意の隣接する２つの第１サブ画素０１及び第２サブ画素０２はそれと隣接する１つの第３サブ画素０３とともに１つの発光画素点を構成することができ、サブ画素同士は色借り原理によって低解像度の物理解像度で高解像度の表示効果を実現する。
同一の開示アイディアに基づいて、本開示の実施例は表示装置をさらに提供し、本開示の実施例に係る上記有機電界発光ディスプレイパネルのいずれかを備える。該表示装置は携帯電話、タブレットパソコン、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータなど、表示機能を有する任意の製品又は部材であってもよい。該表示装置の実施は上記ディスプレイパネルの実施例を参照すればよいため、重複説明を省略する。
同一の開示アイディアに基づいて、本開示の実施例はマスクユニットをさらに提供し、たとえば、高精度メタルマスクであり、本開示の実施例に係る上記画素配列構造のいずれかを作製することに用いられ、マスクユニットは、複数の第１開口領域を有し、前記第１開口領域が前記第１サブ画素の形状及び位置に対応する第１マスクと、複数の第２開口領域を有し、前記第２開口領域が前記第２サブ画素の形状及び位置に対応する第２マスクと、複数の第３開口領域を有し、前記第３開口領域が前記第３サブ画素の形状及び位置に対応する第３マスクと、を備える。該マスクが問題を解決する原理は上記画素配列構造と類似するため、該マスクの実施は上記画素配列構造の実施を参照すればよく、重複説明を省略する。
本開示の実施例に係る上記画素配列構造、有機電界発光ディスプレイパネル、マスク及び表示装置によれば、画素配列構造では、第１サブ画素は第１仮想矩形の中心位置及び第１仮想矩形の４つの頂角位置にあり、第２サブ画素は第１仮想矩形の側辺の中心位置にあり、第３サブ画素は第２仮想矩形内にある。また、第２仮想矩形は、第１仮想矩形の隣接する２つの側辺の中心位置にある２つの前記第２サブ画素と、該２つの第２サブ画素の両方と隣接し且つそれぞれ第１仮想矩形の中心位置及び第１仮想矩形の１つの頂角位置にある第１サブ画素とを頂角として順に結ぶことで形成され、且つ４つの第２仮想矩形は１つの第１仮想矩形を構成する。このような画素配列方式は、関連技術の画素配列構造に比べて、同じプロセス条件下で第１サブ画素、第２サブ画素及び第３サブ画素を密に配列させることができ、それにより最小のサブ画素間隔を満たした上で、サブ画素ごとの面積をできるだけ増大させ、更にディスプレイデバイスの駆動電流を減少させ、ディスプレイデバイスの寿命を延ばす。
且つ、第３サブ画素を長尺形状とすることで、第２サブ画素の面積を大きくすることに有利であり、それによりディスプレイパネルにおける発光効率が低いサブ画素を第２サブ画素とすることができる。また、長尺の両端を対称設計とすることで、蒸着マスクのパターンの複雑さを低下させ、更にパターニングプロセスを簡略化することができる。
明らかなように、当業者は本開示の精神及び範囲を逸脱せずに本開示に対して種々の変動や変形を行うことができる。それにより、本開示のこれらの変更や変形が本開示の請求の範囲及びその均等の技術範囲に属すると、本開示はこれらの変更や変形をさらに含むことを意図する。
０１ 第１サブ画素
０２ 第２サブ画素
０３ 第３サブ画素

Claims (28)

  1. 画素配列構造であって、位置が互いに重ならない複数の第１サブ画素、複数の第２サブ画素及び複数の第３サブ画素を備え、
    前記複数の第１サブ画素のうち、１つは第１仮想矩形の中心位置にあり、４つはそれぞれ前記第１仮想矩形の４つの頂角位置にあり、
    前記複数の第２サブ画素のうち、４つはそれぞれ前記第１仮想矩形の４つの側辺の中心位置にあり、
    前記第１仮想矩形は４つの第２仮想矩形に分割され、前記４つの第２仮想矩形の各々の内部では前記複数の第３サブ画素のうちの１つの第３サブ画素が含まれる画素配列構造。
  2. 前記第２仮想矩形は４つの頂角を順に結ぶことにより形成され、前記４つの頂角は２つの第２サブ画素及び２つの第１サブ画素を備え、前記２つの第２サブ画素は前記第１仮想矩形の隣接する２つの側辺の中心位置にあり、前記２つの第１サブ画素と前記２つの第２サブ画素はいずれも隣接し、且つそれぞれ前記第１仮想矩形の中心位置及び前記第１仮想矩形の１つの頂角位置にある、請求項１に記載の画素配列構造。
  3. 前記複数の第３サブ画素の各々の形状は長尺形状であり、前記長尺形状の延伸方向は前記第１仮想矩形の中心から離れる方向である、請求項１又は２に記載の画素配列構造。
  4. 前記４つの第２仮想矩形の内部の各々の第３サブ画素の延伸方向は異なる、請求項３に記載の画素配列構造。
  5. 前記４つの第２仮想矩形の内部の各々の第３サブ画素の延伸方向は、対応する第２仮想矩形の前記第１仮想矩形の中心から離れる第１サブ画素に向かう方向である、請求項４に記載の画素配列構造。
  6. 前記長尺形状はその延伸方向に垂直な方向において鏡像対称パターンである、請求項３に記載の画素配列構造。
  7. 前記第１仮想矩形の対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素の延伸方向は同じである、請求項３に記載の画素配列構造。
  8. 前記第１仮想矩形は第１対角線及び第２対角線を有し、前記第１対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素は前記第１対角線の方向に沿って延伸し、前記第２対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素は前記第２対角線の方向に沿って延伸している、請求項７に記載の画素配列構造。
  9. 前記第１対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素は前記第２対角線に対して鏡像対称であり、前記第２対角線に沿って設置される２つの第２仮想矩形における前記第３サブ画素は前記第１対角線に対して鏡像対称である、請求項８に記載の画素配列構造。
  10. 前記第３サブ画素と隣接する前記第１サブ画素の対向する側辺同士の最小距離と、前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離とは、第１比率を有し、前記第３サブ画素と隣接する前記第１サブ画素の対向する側辺同士の最小距離と、前記第１サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離とは、第２比率を有し、前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離と、前記第１サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最小距離とは、第３比率を有し、前記第１比率、第２比率及び第３比率はいずれも０．８〜１．２の範囲内にある、請求項３に記載の画素配列構造。
  11. 前記第１比率、第２比率及び第３比率は等しい、請求項１０に記載の画素配列構造。
  12. 前記第１比率、第２比率及び第３比率はいずれも１である、請求項１１に記載の画素配列構造。
  13. 前記第３サブ画素と隣接する前記第１サブ画素の対向する側辺同士の最大距離と、最小距離との比の範囲は１〜１．５であり、
    前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士の最大距離と、最小距離との比の範囲は１〜１．５である、請求項１０に記載の画素配列構造。
  14. 前記第３サブ画素と隣接する前記第１サブ画素の対向する側辺同士は相互に平行であり、前記第３サブ画素と隣接する前記第２サブ画素の対向する側辺同士は相互に平行である、請求項１０に記載の画素配列構造。
  15. 前記第１サブ画素の形状は実質的に「十」字形状である、請求項２に記載の画素配列構造。
  16. 前記第１サブ画素の各内角は９０度以上である、請求項１５に記載の画素配列構造。
  17. 前記「十」字形状は１つの四角形の４つの辺の中部が内へ凹んでなる形状であり、且つ前記四角形の４つの頂角がそれぞれ前記「十」字形状の４つの端点とし、前記四角形は実質的に菱形であり又は実質的に正方形である、請求項１５に記載の画素配列構造。
  18. 前記実質的な菱形又は前記実質的な正方形の４つの頂角は丸み形状である、請求項１７に記載の画素配列構造。
  19. 前記長尺形状の２つの端部はいずれも長尺形状の内部から外へ突出した円弧状又は多角形である、請求項３に記載の画素配列構造。
  20. 前記第２サブ画素の形状は実質的に矩形であり、及び／又は
    前記第１サブ画素の形状は実質的に矩形である、請求項２に記載の画素配列構造。
  21. 前記第１サブ画素は赤色サブ画素、前記第２サブ画素は青色サブ画素、前記第３サブ画素は緑色サブ画素であり、
    前記青色サブ画素の面積はそれぞれ前記赤色サブ画素の面積及び前記緑色サブ画素の面積よりも大きい、請求項１に記載の画素配列構造。
  22. 前記青色サブ画素の面積は前記赤色サブ画素の面積よりも大きく、前記赤色サブ画素の面積は前記緑色サブ画素の面積よりも大きい、請求項２１に記載の画素配列構造。
  23. 前記青色サブ画素の面積は前記緑色サブ画素の面積よりも大きく、前記緑色サブ画素の面積は前記赤色サブ画素の面積よりも大きい、請求項２１に記載の画素配列構造。
  24. 各第２仮想矩形の第３サブ画素の中心は、対応する第２仮想矩形の２つの第１サブ画素の中心を結ぶ線と２つの第２サブ画素の中心を結ぶ線との交点にある、請求項３に記載の画素配列構造。
  25. 各前記第３サブ画素の面積は同じであり、且つ各前記第３サブ画素の形状は同じであり、及び／又は
    各前記第１サブ画素の面積は同じであり、且つ各前記第１サブ画素の形状は同じであり、及び／又は
    各前記第２サブ画素の面積は同じであり、且つ各前記第２サブ画素の形状は同じである、請求項２１に記載の画素配列構造。
  26. 有機電界発光ディスプレイパネルであって、複数の請求項１〜２５のいずれか一項に記載の画素配列構造を備え、
    隣接する第１仮想矩形は行方向及び列方向において、それぞれの対向する側辺におけるサブ画素が共用されるように配置されている有機電界発光ディスプレイパネル。
  27. 請求項２６に記載の有機電界発光ディスプレイパネルを備える表示装置。
  28. 請求項１〜２５のいずれか一項に記載の画素配列構造を作製するためのマスクユニットであって、
    複数の第１開口領域を有し、前記第１開口領域が前記第１サブ画素の形状及び位置に対応する第１マスクと、
    複数の第２開口領域を有し、前記第２開口領域が前記第２サブ画素の形状及び位置に対応する第２マスクと、
    複数の第３開口領域を有し、前記第３開口領域が前記第３サブ画素の形状及び位置に対応する第３マスクと、を備えるマスクユニット。
JP2020536986A 2018-01-02 2018-12-17 画素配列構造、有機電界発光ディスプレイパネル、表示装置及びマスクユニット Active JP7295117B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810002818.5 2018-01-02
CN201810002818.5A CN109994509A (zh) 2018-01-02 2018-01-02 一种像素排布结构及相关装置
PCT/CN2018/121464 WO2019134495A1 (zh) 2018-01-02 2018-12-17 一种像素排布结构、有机电致发光显示面板、显示装置及掩模板组件

Publications (2)

Publication Number Publication Date
JP2021509970A true JP2021509970A (ja) 2021-04-08
JP7295117B2 JP7295117B2 (ja) 2023-06-20

Family

ID=67128807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020536986A Active JP7295117B2 (ja) 2018-01-02 2018-12-17 画素配列構造、有機電界発光ディスプレイパネル、表示装置及びマスクユニット

Country Status (6)

Country Link
US (2) US11251231B2 (ja)
EP (1) EP3736860A4 (ja)
JP (1) JP7295117B2 (ja)
KR (1) KR102438518B1 (ja)
CN (1) CN109994509A (ja)
WO (1) WO2019134495A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994505A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN108364983A (zh) * 2018-02-01 2018-08-03 武汉华星光电半导体显示技术有限公司 像素排列结构
US11522019B2 (en) * 2018-02-01 2022-12-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
US11355556B2 (en) * 2018-02-01 2022-06-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
CN109817682B (zh) * 2019-01-31 2020-12-25 武汉华星光电半导体显示技术有限公司 显示面板
US11889719B2 (en) * 2018-02-01 2024-01-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
CN110133886A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构、显示基板和显示装置
CN110137211A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 一种像素排布结构、高精度金属掩模板及显示装置
CN208753326U (zh) * 2018-11-05 2019-04-16 北京京东方技术开发有限公司 显示基板和显示装置
KR20200106589A (ko) 2019-03-04 2020-09-15 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
CN110098239B (zh) * 2019-05-17 2021-11-02 京东方科技集团股份有限公司 像素结构、显示基板、掩模板及蒸镀方法
CN110491911A (zh) * 2019-07-31 2019-11-22 云谷（固安）科技有限公司 像素排列结构和显示面板
CN110580873B (zh) * 2019-09-30 2022-05-27 武汉天马微电子有限公司 一种显示面板及显示装置
US11557635B2 (en) * 2019-12-10 2023-01-17 Samsung Display Co., Ltd. Display device, mask assembly, and apparatus for manufacturing the display device
CN111028788B (zh) * 2019-12-19 2021-08-24 武汉华星光电半导体显示技术有限公司 像素结构及显示装置
JP2021175824A (ja) * 2020-03-13 2021-11-04 大日本印刷株式会社 有機デバイスの製造装置の蒸着室の評価方法、評価方法で用いられる標準マスク装置及び標準基板、標準マスク装置の製造方法、評価方法で評価された蒸着室を備える有機デバイスの製造装置、評価方法で評価された蒸着室において形成された蒸着層を備える有機デバイス、並びに有機デバイスの製造装置の蒸着室のメンテナンス方法
CN111292673B (zh) * 2020-04-03 2022-10-14 武汉天马微电子有限公司 一种显示面板及显示装置
CN111696461B (zh) * 2020-06-30 2022-05-27 武汉天马微电子有限公司 一种显示面板和显示装置
CN111863889B (zh) * 2020-07-07 2022-07-12 武汉华星光电半导体显示技术有限公司 像素排列结构、显示面板以及显示装置
CN111987130A (zh) * 2020-08-31 2020-11-24 京东方科技集团股份有限公司 一种显示面板、掩膜组件和显示装置
CN112368840B (zh) * 2020-09-10 2021-12-10 京东方科技集团股份有限公司 像素阵列及显示装置
WO2022067581A1 (zh) * 2020-09-29 2022-04-07 京东方科技集团股份有限公司 显示面板及显示装置
CN112201681B (zh) * 2020-10-10 2022-08-09 京东方科技集团股份有限公司 像素排布结构、电致发光显示面板、显示装置及掩模板
CN112466919A (zh) * 2020-11-25 2021-03-09 湖北长江新型显示产业创新中心有限公司 一种像素排布结构及显示面板
KR20220094836A (ko) 2020-12-29 2022-07-06 엘지디스플레이 주식회사 표시장치 및 그 보상방법
CN112992997B (zh) * 2021-02-09 2024-04-19 京东方科技集团股份有限公司 一种像素结构、显示基板、显示装置及显示方法
CN113555397B (zh) * 2021-07-08 2023-03-24 武汉华星光电半导体显示技术有限公司 显示面板
CN113964171A (zh) * 2021-11-22 2022-01-21 合肥维信诺科技有限公司 像素排布结构、掩膜组件及显示面板
CN114360443B (zh) * 2021-11-30 2023-06-06 深圳市洲明科技股份有限公司 子像素渲染方法、装置和计算机设备
CN114318235B (zh) * 2021-12-01 2024-02-09 昆山工研院新型平板显示技术中心有限公司 蒸镀方法和蒸镀系统
CN115064117B (zh) * 2022-08-18 2022-11-01 长春希达电子技术有限公司 虚拟像素显示屏亮度校正方法、系统、装置以及显示系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056819A (ja) * 2012-09-13 2014-03-27 Samsung Display Co Ltd 有機発光表示装置の画素配列構造
JP2016045493A (ja) * 2014-08-19 2016-04-04 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
US20160247433A1 (en) * 2014-06-26 2016-08-25 Beijing Boe Optoelectronics Technology Co., Ltd. Display panel, display method and display device
JP2017040876A (ja) * 2015-08-21 2017-02-23 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061283B1 (ko) * 2012-09-13 2020-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
KR101615332B1 (ko) 2012-03-06 2016-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
KR101485166B1 (ko) * 2013-04-25 2015-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 마스크 유닛
TWI674671B (zh) * 2013-05-28 2019-10-11 日商新力股份有限公司 顯示裝置及電子機器
KR102103499B1 (ko) 2013-10-16 2020-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102205401B1 (ko) * 2014-01-14 2021-01-21 삼성디스플레이 주식회사 유기발광표시장치
KR102256462B1 (ko) * 2015-04-06 2021-05-26 삼성디스플레이 주식회사 액정 표시 장치
CN104898369B (zh) 2015-06-23 2019-05-17 京东方科技集团股份有限公司 显示基板及其制作方法以及显示基板制作系统和显示装置
CN204885166U (zh) 2015-09-09 2015-12-16 昆山国显光电有限公司 像素结构和oled显示面板
CN106816449A (zh) * 2015-12-01 2017-06-09 昆山国显光电有限公司 Oled显示屏及其像素结构、oled显示屏的制作方法
TWI585968B (zh) * 2016-03-22 2017-06-01 群創光電股份有限公司 顯示裝置
KR101700558B1 (ko) 2016-04-20 2017-01-31 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101919554B1 (ko) * 2016-04-28 2018-11-19 삼성디스플레이 주식회사 터치 표시 장치 및 이의 제조 방법
KR20180079512A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 표시 장치
CN207966987U (zh) * 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966985U (zh) 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966982U (zh) * 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966983U (zh) * 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966984U (zh) 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966986U (zh) * 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966995U (zh) * 2018-02-09 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966994U (zh) * 2018-02-09 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056819A (ja) * 2012-09-13 2014-03-27 Samsung Display Co Ltd 有機発光表示装置の画素配列構造
US20160247433A1 (en) * 2014-06-26 2016-08-25 Beijing Boe Optoelectronics Technology Co., Ltd. Display panel, display method and display device
JP2016045493A (ja) * 2014-08-19 2016-04-04 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
JP2017040876A (ja) * 2015-08-21 2017-02-23 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
KR20200096989A (ko) 2020-08-14
US11251231B2 (en) 2022-02-15
US20190355794A1 (en) 2019-11-21
EP3736860A4 (en) 2021-10-13
WO2019134495A1 (zh) 2019-07-11
CN109994509A (zh) 2019-07-09
KR102438518B1 (ko) 2022-09-01
JP7295117B2 (ja) 2023-06-20
US20220123066A1 (en) 2022-04-21
US11730036B2 (en) 2023-08-15
EP3736860A1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
JP7295117B2 (ja) 画素配列構造、有機電界発光ディスプレイパネル、表示装置及びマスクユニット
US11800771B2 (en) Display substrate, fine metal mask set and display device
US10720481B2 (en) Pixel arrangement structure, organic light-emitting diode display panel, fine metal mask, and display device
CN109994503B (zh) 一种像素排布结构及相关装置
KR102035851B1 (ko) 픽셀 구조 및 유기 발광 다이오드(oled) 디스플레이 패널
CN109994507B (zh) 一种像素排布结构及相关装置
CN114994973B (zh) 显示基板和显示装置
EP3226298B1 (en) Organic electroluminescence display device and related apparatus
WO2019134514A1 (zh) 像素排布结构、其制作方法、显示面板、显示装置和掩模板
US11367752B2 (en) Pixel layout structure, metal mask, and display apparatus
US11545527B2 (en) Pixel arrangement structure, high-precision metal mask, and display apparatus with hexagon pixel arrangement
WO2019134515A1 (zh) 像素排布结构、其制作方法、显示面板、显示装置和掩模板
KR20190091530A (ko) 픽셀 구조 구동 방법
WO2019134447A1 (zh) 像素排布结构、有机电致发光显示面板、金属掩模板及显示装置
WO2019153939A1 (zh) 像素排列结构、显示基板、显示装置和掩摸板
CN109524449B (zh) 像素结构、显示基板和显示装置
CN112968040A (zh) 像素阵列、显示装置及高精度金属掩膜板
CN111987130A (zh) 一种显示面板、掩膜组件和显示装置
CN212412057U (zh) 一种显示面板、掩膜组件和显示装置
JP2024518858A (ja) 画素配列構造、メタルマスク板及び有機発光表示装置
CN215299255U (zh) 像素阵列和显示装置
WO2019148678A1 (zh) 有机发光二极管像素排列结构及显示面板
CN113097273B (zh) 一种显示面板和显示装置
CN111969020B (zh) 像素排布结构、显示面板及掩模版组

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230608

R150 Certificate of patent or registration of utility model

Ref document number: 7295117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150