CN215299255U - 像素阵列和显示装置 - Google Patents

像素阵列和显示装置 Download PDF

Info

Publication number
CN215299255U
CN215299255U CN202120309047.1U CN202120309047U CN215299255U CN 215299255 U CN215299255 U CN 215299255U CN 202120309047 U CN202120309047 U CN 202120309047U CN 215299255 U CN215299255 U CN 215299255U
Authority
CN
China
Prior art keywords
sub
pixel
pixels
center
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120309047.1U
Other languages
English (en)
Inventor
卢江楠
史世明
赵辉
刘利宾
王岩岩
王伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202120309047.1U priority Critical patent/CN215299255U/zh
Priority to PCT/CN2021/127381 priority patent/WO2022166277A1/zh
Application granted granted Critical
Publication of CN215299255U publication Critical patent/CN215299255U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供了一种像素阵列和显示装置,该像素阵列包括具有第一颜色的多个第一子像素、具有第二颜色的多个第二子像素和具有第三颜色的多个第三子像素,多个第一子像素中的至少一个第一子像素的至少一部分被设置为向其内部凹陷,多个第二子像素中的至少一个第二子像素的至少一部分被设置为向其内部凹陷,并且与至少一个第二子像素相邻的多个第三子像素中的至少一个第三子像素被设置为与至少一个第二子像素的凹陷对应、沿远离至少一个第三子像素的内部的方向凸起。

Description

像素阵列和显示装置
技术领域
本公开属于显示技术领域,具体涉及一种像素阵列和显示装置。
背景技术
有机电致发光(Organic Light Emitting Diode,OLED)显示器件是当今平板显示器研究领域的热点之一,与液晶显示器相比,OLED显示器件具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前,在手机、平板电脑、数码相机等平板显示领域,OLED显示器件已经开始取代传统的液晶显示屏(Liquid Crystal Display,LCD)。
OLED显示器件的结构主要包括:基底,以及制作在基底上呈矩阵排列的像素。各像素一般都是利用蒸镀成膜技术将有机材料透过高精细金属掩膜板,从而在阵列基板上的相应的像素位置处形成有机电致发光器件。
实用新型内容
根据本公开的一个方面,提供了一种像素阵列,该像素阵列包括具有第一颜色的多个第一子像素、具有第二颜色的多个第二子像素和具有第三颜色的多个第三子像素;所述第一子像素和所述第三子像素沿第一方向交替设置以形成多个第一子像素行,所述第二子像素沿所述第一方向设置以形成多个第二子像素行,所述多个第一子像素行和所述多个第二子像素行沿第二方向交替设置,并且所述第一子像素和所述第三子像素还沿所述第二方向交替设置以形成多个第一子像素列,所述第二子像素还沿所述第二方向设置以形成多个第二子像素列,所述多个第一子像素列和所述多个第二子像素列沿所述第一方向交替设置,所述第二方向不同于所述第一方向,其中,所述多个第一子像素中的至少一个第一子像素的至少一部分被设置为向其内部凹陷,所述多个第二子像素中的至少一个第二子像素的至少一部分被设置为向其内部凹陷,并且与所述至少一个第二子像素相邻的所述多个第三子像素中的至少一个第三子像素被设置为与所述至少一个第二子像素的凹陷对应、沿远离所述至少一个第三子像素的内部的方向凸起。
在一些实施例中,位于所述多个第一子像素行中的相邻两个第一子像素行中并且所述多个第一子像素列中的相邻两个第一子像素列中的两个第一子像素的中心和两个第三子像素的中心的依次连线构成第一虚拟正方形,并且所述多个第二子像素中的一个位于所述第一虚拟正方形的中心;所述两个第一子像素的中心和所述两个第三子像素的中心分别位于所述第一虚拟正方形的四个顶点。
在一些实施例中,所述多个第二子像素中的至少一个包括分别与相邻第三子像素靠近的并且相对设置的第一边和第二边,所述多个第二子像素中的至少一个的所述第一边和所述第二边沿所述第一虚拟正方形中的第二子像素的中心与相邻第三子像素的中心的连线方向对称设置,并且所述第一虚拟正方形中的第二子像素的中心与相邻第三子像素的中心的连线穿过所述第一边和所述第二边的中心。
在一些实施例中,所述多个第二子像素中的至少一个还包括分别与相邻第一子像素靠近的并且相对设置的第三边和第四边,所述多个第二子像素中的至少一个的所述第三边和所述第四边沿所述第一虚拟正方形中的第二子像素的中心与相邻第一子像素的中心的连线方向对称设置,并且所述第一虚拟正方形中的第二子像素的中心与相邻第一子像素的中心的连线穿过所述第三边和所述第四边的中心。
在一些实施例中,所述多个第二子像素中的至少一个的所述第一边和所述第二边的中心沿所述第一虚拟正方形中的第二子像素的中心与相邻第三子像素的中心的连线方向、相对于所述第一边和所述第二边除中心之外的其它点靠近所述第一虚拟正方形中的第二子像素的中心。
在一些实施例中,所述多个第二子像素中的至少一个所述第三边和所述第四边的中心沿所述第一虚拟正方形中的第二子像素的中心与相邻第一子像素的中心的连线方向、相对于所述第三边和所述第四边除中心之外的其它点远离所述第一虚拟正方形中的第二子像素的中心。
在一些实施例中,所述第一边和所述第二边的长度大于所述第三边和所述第四边的长度。
在一些实施例中,所述第一边、所述第二边、所述第三边和所述第四边均呈弧形。
在一些实施例中,相邻两个第一虚拟正方形共享共同的边,并且所述相邻两个第一虚拟正方形中的两个第二子像素沿所述共同的边对称设置。
在一些实施例中,所述第一颜色为红色,所述第二颜色为绿色,所述第三颜色为蓝色。
在一些实施例中,所述多个第一子像素中的每一个与所述多个第二子像素中的相邻的一个之间的第一最小距离d11、所述多个第一子像素中的每一个与所述多个第三子像素中的相邻的一个之间的第二最小距离d12以及所述多个第二子像素中的每一个与所述多个第三子像素中的相邻的一个之间的第三最小距离d23之间的比为d11:d12:d23=1:(0.8~1.2):(0.8~1.2)。
在一些实施例中,所述第一最小距离、所述第二最小距离以及所述第三最小距离均在14.4μm至21.6μm范围内。
在一些实施例中,所述第一最小距离、所述第二最小距离以及所述第三最小距离均为18μm。
在一些实施例中,所述多个第一子像素中的一个的面积S1、所述多个第二子像素中的两个的面积之和S2以及所述多个第三子像素中的一个的面积S3之间的比为S1:S2:S3=7.1:(5.6~8.4):(10.4~15.6)。
在一些实施例中,所述多个第一子像素中的一个的面积S1、所述多个第二子像素中的两个的面积之和S2以及所述多个第三子像素中的一个的面积S3之间的比为S1:S2:S3=7.1:7:13。
在一些实施例中,所述第一方向与所述第二方向垂直,并且所述虚拟第一正方形中的第二子像素的中心与相邻第三子像素的中心的连线方向与同一所述第一虚拟正方形中的第二子像素的中心与相邻第一子像素的中心的连线方向垂直,并且与所述第一方向的夹角在36°~54°范围内。
在一些实施例中,所述第一子像素中的至少一个包括相对设置的第五边和第六边以及相对设置的第七边和第八边,所述多个第一子像素中的至少一个的所述第五边和所述第六边沿所述第一子像素的中心与所述第五边或所述第六边相邻的第二子像素的中心的连线方向对称设置,并且所述第一子像素的中心与所述第五边或所述第六边相邻的第二子像素的中心的连线穿过所述第五边和所述第六边的中心;以及所述多个第一子像素中的至少一个的所述第七边和所述第八边沿所述第一子像素的中心与所述第七边或所述第八边相邻的第二子像素的中心的连线方向对称设置,并且所述第一子像素的中心与所述第七边或所述第八边相邻的第二子像素的中心的连线穿过所述第七边和所述第八边的中心。
在一些实施例中,所述多个第一子像素中的至少一个的所述第五边和所述第六边的中心沿所述第一子像素的中心与所述第五边或所述第六边相邻的第二子像素的中心的连线方向、相对于所述第五边和所述第六边除中心之外的其它点靠近所述第一子像素的中心;以及所述多个第一子像素中的至少一个的所述第七边和所述第八边的中心沿所述第一子像素的中心与所述第七边或所述第八边相邻的第二子像素的中心的连线方向、相对于所述第七边和所述第八边除中心之外的其它点靠近所述第一子像素的中心。
在一些实施例中,所述第五边、所述第六边、所述第七边和所述第八边的长度相等,并且所述第五边、所述第六边、所述第七边和所述第八边均呈弧形。
根据本公开的另一方面,还提供了一种显示装置,包括权利要求以上所述的像素阵列以及用于驱动所述像素阵列的驱动电路。
附图说明
图1为相关技术中的一种像素阵列的示意图;
图2为根据本公开的实施例的像素阵列的示意图;
图3为根据本公开的实施例的刻蚀掩膜板的示意图;以及
图4a-4c为根据本公开的实施例的高精度金属掩模板(Fine Metal Mask,简称FMM)的示意图;以及
图5为图4a-4c所示的高精度金属掩模板上的孔的正投影的位置关系示意图。
具体实施方式
为使本领域技术人员更好地理解本实用新型的技术方案,下面结合附图和具体实施方式对本实用新型作进一步详细描述。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所述领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
在对本公开实施例的像素阵列和显示装置描述之前,对下述描述中所提及的子像素、第一子像素、第二子像素、第三子像素等概念进行说明。在本公开实施例中,子像素指代的是发光器件结构,第一子像素、第二子像素、第三子像素则代表三种不同颜色的子像素。其中,在本公开实施例中以第一子像素为红色子像素,第二子像素为绿色子像素,第三子像素为蓝色子像素为例进行说明。但第一子像素为红色子像素,第二子像素为绿色子像素,第三子像素为蓝色子像素并不构成对本公开实施例保护范围的限制。
通常决定各个子像素形状的是像素限定层中的开口,发光层形成在开口中,则限定出了该子像素的发光区的形状,也即在本公开实施例中所指的子像素的形状。例如,当开口为四边形时,该子像素则为四边形。
如图1所示为相关技术中一种像素排布示意图。如图1所示,包括三种颜色的子像素,例如红色第一子像素11、绿色第二子像素12和蓝色第三子像素13,这三种颜色的子像素例如以金刚石(Diamond)结构排布。但是,如何提高目前该金刚石排布的子像素的开口率从而提高显示装置的分辨率是业界亟待解决的问题。
由此,根据本公开的一个方面,提供了一种像素阵列。图2为根据本公开的实施例的像素阵列示意图。如图2所示,该像素阵列包括具有第一颜色的多个第一子像素11、具有第二颜色的多个第二子像素12、和具有第三颜色的多个第三子像素13。本公开以第一颜色为红色、第二颜色为绿色和第三颜色为蓝色为例进行说明,但本公开不限于此。
如图2所示,第一子像素11和第三子像素13沿第一方向D1交替设置以形成多个第一子像素行101,第二子像素12沿第一方向D1设置以形成多个第二子像素行102。多个第一子像素行101和多个第二子像素行102沿第二方向D2交替设置。并且,第一子像素12和第三子像素13还沿第二方向D2交替设置以形成多个第一子像素列201,第二子像素12还沿第二方向D2设置以形成多个第二子像素列202。多个第一子像素列201和多个第二子像素列202沿第一方向D1交替设置。第二方向D2不同于第一方向D1。可选地,第二方向D2垂直于第一方向D1。
具体地,如图2所示,第一子像素11和第三像素13沿行方向(第一方向D1)并且沿列方向(第二方向D2)交替排列,并形成相应的第一子像素行101和第一子像素列201;第二子像素12沿行方向(第一方向D1)并且沿列方向(第二方向D2)交替排列,并形成相应的第二子像素行102和第二子像素列202。第一子像素行101可设置为奇数行,第二子像素行102可设置为偶数行,或者,第一子像素行101可设置为偶数行,第二子像素行102可设置为奇数行。第一子像素列201可设置为奇数列,第二子像素列202可设置为偶数列,或者,第一子像素列201可设置为偶数列,第二子像素列202可设置为奇数列。
如图2所示,多个第二子像素12中的至少一个第二子像素12的至少一部分被设置为向其内部凹陷,多个第一子像素11中的至少一个第一子像素11的至少一部分被设置为向其内部凹陷,并且与该至少一个第二子像素12相邻的多个第三子像素13中的至少一个被设置为与至少一个第二子像素12的凹陷对应、沿远离至少一个第三子像素13的内部的方向凸起。此处的凹陷指的是第一子像素11和第二子像素12的至少一部分相对于其它部分向其内部突出,使得该至少一部分相对于其它部分向其内部凹陷。通过使得第二子像素12向其内部凹陷,可以使得其面积减少;通过使得第三子像素13相对于该至少一个第二子像素12的凹陷的部分凸起,可以使得第三子像素13的面积增大。尤其是使得寿命最短的蓝色第三子像素13的面积增大,可以延长显示面板的寿命,但本公开不限于。可选地,也可以将与该至少一个第二子像素12相邻的多个第一子像素11中的至少一个被设置为向其内部凹陷对应,减小第一子像素11的面积,进而增加可设置第三子像素13的面积。
可选地,如图2所示,位于多个第一子像素行101中的相邻两个第一子像素行中并且多个第一子像素列201中的相邻两个第一子像素列中的两个第一子像素11的中心和两个第三子像素13的中心的依次连线构成第一虚拟正方形。如图2所示,多个第二子像素12中的一个位于第一虚拟正方形的中心,两个第一子像素11的中心和两个第三子像素13的中心分别位于第一虚拟正方形的四个顶点。
多个第二子像素12中的至少一个包括分别与相邻第三子像素13靠近的并且相对设置的第一边121和第二边122,第一边121和第二边122沿第一虚拟正方形中的第二子像素12的中心与相邻第三子像素13的中心的连线方向对称设置,并且第一虚拟正方形中的第二子像素12的中心与相邻第三子像素13的中心的连线穿过第一边121和第二边133的中心。第一边121和第二边122的中心沿第一虚拟正方形中的第二子像素12的中心与相邻第三子像素13的中心的连线方向、相对于第一边121和第二边122除中心之外的其它点靠近第一虚拟正方形中的第二子像素12的中心。也就是说,第一边121和第二边沿第一虚拟正方形中的第二子像素12的中心与相邻第三子像素13的中心的连线方向向该的第二子像素12的内部凹陷。
如图2所示,由上述设置形成的第二子像素12的形状类似“骨头”形,导致本公开的第二(绿色)子像素12的开口率(或面积)小于图1所示的相关技术中的第二(绿色)子像素的开口率,进而可以增大与第二子像素12相邻的寿命最短的第三(蓝色)子像素13的开口率,可以提高蓝色子像素的寿命。
如图2所示,在第一虚拟正方形SQ1内,第二子像素12与相邻第三子像素13的中心连线沿第三方向D3延伸;在与第一虚拟正方形SQ1相邻的第一虚拟正方形SQ2内,第二子像素12与相邻第三子像素13的中心连线沿第四方向D4延伸。第三方向D3与第四方向D4交叉并且不同于第一方向D1和第二方向D2。也就是说,一个第三子像素13的周围设置有四个第二子像素12,并且这四个第二子像素12中的两个沿第三方向D3分别设置在该第三子像素13的两侧,另外两个沿第四方向D4分别设置在该第三子像素13的两侧。同理,一个第一子像素11的周围也设置有四个第二子像素12,并且沿第三方向D3在该第一子像素11的相对两侧分别设置有一个第二子像素12,沿第四方向D4在该第一子像素11的相对两侧分别设置有一个第二子像素12。相应地,第三子像素13沿第三方向D3和沿第四方向D4对应于相邻第二子像素12的凹陷而沿远离第三子像素13内部的方向凸起(如图2中虚线A所示),从而增加第三子像素13的开口率。
可选地,如图2所示,多个第二子像素12中的至少一个还包括分别与相邻第一子像素11靠近的并且相对设置的第三边123和第四边124,第三边123和第四边124沿第一虚拟正方形中的第二子像素12的中心与相邻第一子像素11的中心的连线方向对称设置,并且1第一虚拟正方形中的第二子像素12的中心与相邻第一子像素11的中心的连线穿过1第三边123和第四边124的中心。第三边123和第四边124的中心沿第一虚拟正方形中的第二子像素11的中心与相邻第一子像素11的中心的连线方向、相对于第三边123和第四边124除中心之外的其它点远离第一虚拟正方形中的第二子像素12的中心。相应地,在第一虚拟正方形SQ1中,第一子像素11的与第二子像素12的凸起的第三边和第四边靠近的第五边111和第六边112沿第四方向D4向相应第一子像素11的内部凹陷(如图2中虚线B所示);在第二虚拟正方形SQ2中,第一子像素11的与第二子像素12的凸起的第三边和第四边靠近的第七边113和第八边114沿第三方向D3向相应第一子像素11的内部凹陷。也就是说,第二子像素12的相对的第三边123和第四边124是凸起的,相对的第一边121和第二边122是凹陷的。图2仅例示了第二子像素12为四边形的情况,根据需要,第二子像素12可以设置为其它数量的多边形,例如,通过使得圆形、椭圆、三角形、五边形、六边形或八边形等中的任意一种的边沿第三方向D3或第四方向D4凹陷得到本公开的第二子像素。在一个具体示例中,例如可以通过使得图1所示的椭圆形状的第二子像素的相对的两个长边凹陷得到本公开的第二子像素。
如图2所示,在第一虚拟正方形SQ1中,第一边121和第二边122沿第一虚拟正方形中的第二子像素12的中心与相邻第三子像素13的中心的连线(即第三方向D3)对称设置,第三边123和第四边124沿第一虚拟正方形中的第二子像素12的中心与相邻第一子像素11的中心的连线(即第四方向D4)对称设置。在与第一虚拟正方形SQ1相邻的第二虚拟正方形SQ2中,第一边121和第二边122沿第一虚拟正方形中的第二子像素12的中心与相邻第三子像素13的中心的连线(即第四方向D4)对称设置,第三边123和第四边124沿第一虚拟正方形中的第二子像素12的中心与相邻第一子像素11的中心的连线(即第三方向D3)对称设置。第一虚拟正方形SQ1和第一虚拟正方形SQ2分别沿行和列方向交替设置。
可选地,第一边121和第二边122的长度大于第三边123和第四边124的长度。如图2所示,相对设置的第一边121和第二边122作为第二子像素12的长边,大致沿第一子像素中心与相邻第二子像素的中心连线方向延伸;相对设置的第三边123和第四边124作为第二子像素12的短边,大致沿第三子像素13中心与相邻第二子像素12的中心连线方向延伸。
可选地,第一边121、第二边122、第三边123和第四边124均呈弧形,如图2所示,但本公开不限于此,第一边121、第二边122、第三边123和第四边124还可以为其它凹陷或凸起形状,并且第一边121和第二边的长度相等,第三边123和第四边124的长度相等。
可选地,相邻两个第一虚拟正方形共享共同的边,并且相邻两个第一虚拟正方形中的两个第二子像素12沿共同的边对称设置。如图2所示,相邻第一虚拟正方形SQ1和第一虚拟正方形SQ2共享共同的边Q1,第一虚拟正方形SQ1中的第二子像素12和第一虚拟正方形SQ2中的第二子像素12沿共同的边Q1对称设置,即沿共同的边Q镜像对称,进而形成图2所示的第二子像素12的阵列排布。
可选地,如图2所示,多个第一子像素11中的每一个与多个第二子像素12中的相邻的一个之间的第一最小距离d12、第一子像素11与相邻第三子像素13之间的第二最小距离d13以及第二子像素12与第三子像素13之间的第三最小距离d23之间的比可为d11:d12:d23=1:(0.8~1.2):(0.8~1.2)。可选地,d11:d12:d23=1:1:1,即d11、d12、d23相等。例如,d12、d13和d23可均在14.4μm至21.6μm。在一个具体示例中,d12、d13和d23可均为18μm。各子像素中心彼此之间的距离可基于子像素的大小进行设置。最小距离表示相邻两个子像素上的最近的两个点之间的距离。
可选地,如图2所示,多个第一子像素11中的一个的面积S1、多个第二子像素12中的两个的面积之和S2以及多个第三子像素13中的一个面积S3之间的比为S1:S2:S3=7.1:(10.4~15.6):(5.6~8.4)。在一个具体示例中,多个第一子像素11中的一个的面积S1、多个第二子像素12中的两个的面积之和S2以及多个第三子像素13中的一个的面积S3之间的比为S1:S2:S3=7.1:7:13。相比于相关技术中的多个第一子像素11中的一个的面积S1、多个第二子像素12中的两个的面积之和S2以及多个第三子像素13中的一个的面积S3之间的比7.1:8.4:10.6,本公开的第三子像素13的开口率增加。
可选地,如图2所示,第一方向D1与第二方向D2垂直,虚拟第一正方形中的第二子像素12的中心与相邻第三子像素13的中心的连线方向与同一第一虚拟正方形中的第二子像素12的中心与相邻第一子像素11的中心的连线方向(即第三方向D3与第四方向D4或第四方向D4与第三方向D3)垂直,并且与第一方向D1的夹角在36°~54°范围内。在一个具体示例中,第三方向D3和第四方向D4与第一方向D1的夹角例如可以在例如36°~40°范围内、41°~45°范围内、45°~50°范围内、51°~54°范围内。
可选地,如图2所示,处于同一行或同一列的多个第一子像素11的中心和多个第三子像素13的中心位于同一直线上,处于同一行或同一列的多个第二子像素12的中心位于同一直线上。在同一行中,多个第一子像素11中的一个的中心位于与其相邻的两个第三子像素13的中心连线的中线上;在同一列中,多个第一子像素11中的一个的中心位于与其相邻的两个第三子像素13的中心连线的中线上。在同一行中,多个第三子像素13中的一个中心位于与其相邻的两个第一子像素11的中心连线的中线上;在同一列中,多个第三子像素13中的一个的中心位于与其相邻的两个第一子像素11的中心连线的中线上。即,多个第一子像素、多个第二子像素和多个第三子像素构成多行多列的均匀分布的子像素阵列。
可选地,如图2所示,第一子像素11和第三子像素13的形状可以为具有对称轴的轴对称图形。如图2所示,第一子像素11和第三子像素13的对称轴可包括分别沿第一方向D1和第二方向D2的对称轴,即第一子像素11和第三子像素13沿第一方向D1和第二方向D是轴对称图形。但是,本公开不限于此,第一子像素11和第二子像素12的形状可以为具有其它方向的对称轴的轴对称图形。
可选地,如图2所示,第一子像素11中的至少一个包括相对设置的第五边111和第六边112以及相对设置的第七边113和第八边114。多个第一子像素11中的至少一个的第五边111和第六边112沿第一子像素11的中心与第五边111或第六边112相邻的第二子像素12的中心的连线方向对称设置,并且第一子像素11的中心与第五边111或第六边112相邻的第二子像素13的中心的连线穿过第五边111和第六边112的中心。多个第一子像素11中的至少一个的第七边113和第八边114沿第一子像素11的中心与第七边113或第八边114相邻的第二子像素12的中心的连线方向对称设置,并且第一子像素11的中心与第七边113或第八边114相邻的第二子像素12的中心的连线穿过第七边113和第八边114的中心。并且,第七边113的两端分别与第五边111的一端和第六边的一端连接,第八边114的两端分别第五边111的另一端和第六边的另一端连接,由此,第五边、第六边、第七边和第八边的首尾依次连接以形成封闭的四边形。但本公开不限于,第一子像素11还可以为其它数量的多边形。
可选地,如图2所示,多个第一子像素11中的至少一个的第五边111和第六边112的中心沿第一子像素11的中心与第五边111或第六边112相邻的第二子像素12的中心的连线方向、相对于第五边111和第六边112除中心之外的其它点靠近第一子像素11的中心。多个第一子像素11中的至少一个的第七边113和第八边114的中心沿第一子像素11的中心与第七边113或第八边114相邻的第二子像素12的中心的连线方向、相对于第七边113和第八边114除中心之外的其它点靠近第一子像素的中心。也就是说,第五边、第六边、第七边和第八边均向相应第一子像素11的内部凹陷。
可选地,如图2所示,第五边、第六边、第七边和第八边的长度相等,并且第五边、第六边、第七边和第八边均呈弧形。由此,可以减小第一子像素11的面积,从而增加设置第三子像素13的面积。
如图2所示,基于本公开的像素阵列,通过将第二(绿色)子像素的开口形状设置为其与相邻第三(蓝色)子像素靠近的并且相对设置的第一边和第二边,并且第一边和第二边沿第二子像素与相邻第三子像素的中心连线方向朝向第二子像素的中心方向凹陷,即类似“骨头形”,可以使得第二子像素的开口率减小而第三子像素的开口率增大,进而提高第三子像素的寿命。
根据本公开的另一方面,提供了一种显示装置,该显示装置包括以上所述的像素阵列以及用于驱动该像素阵列的驱动电路。由于采用上述像素阵列,在本公开的显示装置中,可以使得第三子像素的开口率增大,进而提高第三子像素的寿命。
根据本公开的另一方面,提供了一种刻蚀掩膜板。如图3所示为根据本公开的实施例的刻蚀掩膜板的示意图。如图3所示,该刻蚀掩膜板包括多个开孔30,多个开孔30包括多个第一开孔31、多个第二开孔32和多个第三开孔33。第一开孔31和第三开孔33沿第一方向D1交替设置以形成多个第一开孔行301,第二开孔32沿第一方向D2设置以形成多个第二开孔行302,多个第一开孔行301和多个第二开孔行302沿第二方向D2交替设置。并且,第一开孔31和第三开孔33沿第二方向D2交替设置以形成多个第一开孔列401,第二开孔32还沿第二方向D2设置以形成多个第二开孔列402,多个第一开孔列401和多个第二开孔列402沿第一方向D1交替设置。第二方向D2不同于第一方向D1,例如第一方向D1可以为行方向,第二方向D2可以为列方向,第一方向D1可以垂直于第二方向D2。即多个第一开孔31、多个第二开孔32和多个第三开孔33组成多行多列均匀分布的开孔阵列,并且第一开孔31、第二开孔32和第三开孔33分别用于形成上述的第一子像素11、第二子像素12和第三子像素13。
可选地,位于多个第一开孔行301中的相邻两个第一开孔行中并且多个第一开孔列401中的相邻两个第一开孔列中的两个第一开孔31的中心和两个第三开孔33的中心的依次连线构成第二虚拟正方形。多个第二开孔32中的一个位于第二虚拟正方形的中心;两个第一开孔31的中心和两个第三开孔32的中心分别位于第二虚拟正方形的四个顶点。多个第二开孔32中的至少一个包括分别与相邻第三开孔33靠近的并且相对设置的第九边321和第十边322,并且第九边321和第十边322沿第二虚拟正方形中的第二开孔32的中心与相邻第三开孔33的中心的连线方向对称设置,并且第二虚拟正方形中的第二开孔32的中心与相邻第三开孔33的中心的连线穿过第九边321和第十边322的中心。
可选地,多个第二开孔32中的至少一个还包括分别与相邻第一开孔31靠近的并且相对设置的第十一边323和第十二边324,并且第十一边323和第十二边324沿第二虚拟正方形中的第二开孔32的中心与相邻第一开孔31的中心的连线方向对称设置,并且第二虚拟正方形中的第二开孔32的中心与相邻第一开孔31的中心的连线穿过第十一边323和第十二边324的中心。
可选地,多个第二开孔32中的至少一个的第九边321和第十边322的中心沿第二虚拟正方形中的第二开孔32的中心与相邻第三开孔33的中心的连线方向、相对于第九边321或第十边322除中心之外的其它点靠近第二虚拟正方形中的第二开孔32的中心。多个第二开孔32中的至少一个的第十一边323和第十二边324的中心沿第二虚拟正方形中的第二开孔32的中心与相邻第一开孔31的中心的连线方向、相对于第十一边323或第十二边324除中心之外的其它点远离第二虚拟正方形中的第二开孔的中心。
如图3所示,在第二虚拟正方形SQ3中,第九边321和第十边322沿第二虚拟正方形中的第二开孔32的中心与相邻第三开孔33的中心的连线(即第三方向D3)对称设置,第十一边323和第十二边324沿第二虚拟正方形中的第二开孔32的中心与相邻第一开孔31的中心的连线(即第四方向D4)对称设置。在与第二虚拟正方形SQ3相邻的第二虚拟正方形SQ4中,第九边321和第十边322沿第二虚拟正方形中的第二开孔32的中心与相邻第三开孔33的中心的连线(即第四方向D4)对称设置,第十一边323和第十二边324沿第二虚拟正方形中的第二开孔32的中心与相邻第一开孔31的中心的连线(即第三方向D3)对称设置。第二虚拟正方形SQ3和第二虚拟正方形SQ4分别沿行和列方向交替设置。
可选地,第九边321和第十边322的长度大于第十一边323和第十二边324的长度。如图3所示,相对设置的第九边321和第十边322作为第二开孔32的长边,大致沿第一开孔的中心与相邻第二开孔的中心连线方向延伸;相对设置的第十一边323和第十二边324作为第二开孔32的短边,大致沿第三开孔的中心与相邻第二开孔的中心连线方向延伸。
可选地,第九边321、第十边322、第十一边323和第十二边324均呈弧形,如图3所示,但本公开不限于此,第九边321、第十边322、第十一边323和第十二边324还可以为其它凹陷或凸起形状。
可选地,相邻两个第二虚拟正方形共享共同的边,并且相邻两个第二虚拟正方形中的两个第二开孔沿共同的边对称设置。如图3所示,相邻第二虚拟正方形SQ3和第二虚拟正方形SQ4共享共同的边Q2,第二虚拟正方形SQ3中的第二开孔32和第二虚拟正方形SQ4中的第二开孔沿共同的边Q2对称设置,即沿共同的边Q2镜像对称,进而形成图3所示的第二开孔的阵列排布。
可选地,多个第一开孔31中的每一个与多个第二开孔32中的相邻的一个之间的第一最小距离D12、第一开孔31与相邻第三开孔33之间的第二最小距离D13以及第二开孔32与第三开孔33之间的第三最小距离D23之间的比为D11:D12:D23=1:(0.8~1.2):(0.8~1.2)。例如,D12、D13和D23可均在14.4μm至21.6μm。在一个具体示例中,D12、D13和D23可均为18μm。各开孔中心彼此之间的距离可基于子像素的大小进行设置。最小距离表示相邻两个开孔上的最近的两个点之间的距离。
可选地,如图3所示,多个第一开孔31中的一个的面积s1、多个第二开孔32中的两个的面积之和s2以及多个第三开孔33中的一个面积s3之间的比为s1:s2:s3=7.1:(10.4~15.6):(5.6~8.4)。在一个具体示例中,多个第一开孔31中的一个的面积s1、多个第二开孔32中的两个的面积之和s2以及多个第三开孔33中的一个的面积s3之间的比为s1:s2:s3=7.1:7:13。相比于相关技术中的多个第一开孔31中的一个的面积s1、多个第二开孔32中的两个的面积之和s2以及多个第三开孔33中的一个的面积s3之间的比7.1:8.4:10.6,本公开的第三开孔33的开口率增加。
可选地,如图3所示,第一开孔31中的至少一个包括相对设置的第十三边311和第十四边312以及相对设置的第十五边313和第十六边314。多个第一开孔31中的至少一个的第十三边311和第十四边312沿第一开孔31的中心与第十三边311或第十四边312相邻的第二开孔31的中心的连线方向对称设置,并且第一开孔31的中心与第十三边311或第十四边312相邻的第二开孔的中心的连线穿过第十三边311和第十四边312的中心。多个第一开孔31中的至少一个的第十五边313和第十六边314沿第一开孔31的中心与第十五边313或第十六边314相邻的第二开孔的中心的连线方向对称设置,并且第一开孔31的中心与第十五边313或第十六边314相邻的第二开孔的中心的连线穿过第十五边313和第十六边314的中心。
可选地,如图3所示,多个第一开孔31中的至少一个的第十三边311和第十四边312的中心沿第一开孔31的中心与第十三边311或第十四边312相邻的第二开孔的中心的连线方向、相对于第十三边311和第十四边312除中心之外的其它点靠近第一开孔31的中心;以及多个第一开孔31中的至少一个的第十五边313和第十六边314的中心沿第一开孔31的中心与第十五边313或第十六边314相邻的第二开孔的中心的连线方向、相对于第十五边313和第十六边314除中心之外的其它点靠近第一开孔31的中心。
可选地,如图3所示,第十三边311、第十四边312、第十五边313和第十六边314的长度相等,并且第十三边311、第十四边312、第十五边313和第十六边314均呈弧形。
总体来说,上述刻蚀掩膜板用于形成显示面板的像素限定层。具体地,在基底基板上形成像素限定材料层后,采用上述刻蚀掩膜板对像素限定材料层进行图案化处理,以形成所需的第一子像素的开口、第二子像素的开口以及第三子像素的开口。
在形成上述第一子像素的开口、第二子像素的开口以及第三子像素的开口后,采用FMM来形成有机发光元件的有机发光层。图4a-图4b为根据本公开的实施例的简称FMM的示意图。如图4a-图4b,各FMM上设置有分别对应第一子像素的开口、第二子像素的开口以及第三子像素的开口的多个第一孔51、多个第二孔52和多个第三孔52,并且FMM上的多个第一孔51中的一个、多个第二孔52中的一个和多个第三孔53中的一个的面积分别大于相应的第一子像素的开口、第二子像素的开口以及第三子像素的开口的面积,即在使用FMM时,第一子像素的开口、第二子像素的开口以及第三子像素的开口在显示面板上的正投影位于FMM上的相应孔在显示面板上的正投影中,以保证将有机发光材料有效地填充至各开口中。并且,可选地,FMM上的第一孔、第二孔和第三孔的形状与相应的第一子像素的开口、第二子像素的开口以及第三子像素的开口的形状可以相同。依次使用如图4a-图4b所示的FMM板,可以分别在第一子像素的开口、第二子像素的开口以及第三子像素的开口中形成对应的发光层,并且如图4a-图4b所示的FMM板上的孔的在显示面板上的正投影之间的位置关系如图5所示。
通过采用上述刻蚀掩膜板和FMM板,可以形成图2所示的子像素开口,可以使得第三子像素的开口率增大,进而提高第三子像素的寿命。
可以理解的是,以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式,然而本公开并不局限于此。对于本领域内的普通技术人员而言,在不脱离本公开的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本公开的保护范围。

Claims (20)

1.一种像素阵列,包括具有第一颜色的多个第一子像素、具有第二颜色的多个第二子像素和具有第三颜色的多个第三子像素;
所述第一子像素和所述第三子像素沿第一方向交替设置以形成多个第一子像素行,所述第二子像素沿所述第一方向设置以形成多个第二子像素行,所述多个第一子像素行和所述多个第二子像素行沿第二方向交替设置,并且所述第一子像素和所述第三子像素还沿所述第二方向交替设置以形成多个第一子像素列,所述第二子像素还沿所述第二方向设置以形成多个第二子像素列,所述多个第一子像素列和所述多个第二子像素列沿所述第一方向交替设置,所述第二方向不同于所述第一方向,
其中,所述多个第一子像素中的至少一个第一子像素的至少一部分被设置为向其内部凹陷,所述多个第二子像素中的至少一个第二子像素的至少一部分被设置为向其内部凹陷,并且与所述至少一个第二子像素相邻的所述多个第三子像素中的至少一个第三子像素被设置为与所述至少一个第二子像素的凹陷对应、沿远离所述至少一个第三子像素的内部的方向凸起。
2.根据权利要求1所述的像素阵列,其中,
位于所述多个第一子像素行中的相邻两个第一子像素行中并且所述多个第一子像素列中的相邻两个第一子像素列中的两个第一子像素的中心和两个第三子像素的中心的依次连线构成第一虚拟正方形,并且
所述多个第二子像素中的一个位于所述第一虚拟正方形的中心;
所述两个第一子像素的中心和所述两个第三子像素的中心分别位于所述第一虚拟正方形的四个顶点。
3.根据权利要求2所述的像素阵列,其中,
所述多个第二子像素中的至少一个包括分别与相邻第三子像素靠近的并且相对设置的第一边和第二边,所述多个第二子像素中的至少一个的所述第一边和所述第二边沿所述第一虚拟正方形中的第二子像素的中心与相邻第三子像素的中心的连线方向对称设置,并且所述第一虚拟正方形中的第二子像素的中心与相邻第三子像素的中心的连线穿过所述第一边和所述第二边的中心。
4.根据权利要求3所述的像素阵列,其中,
所述多个第二子像素中的至少一个还包括分别与相邻第一子像素靠近的并且相对设置的第三边和第四边,所述多个第二子像素中的至少一个的所述第三边和所述第四边沿所述第一虚拟正方形中的第二子像素的中心与相邻第一子像素的中心的连线方向对称设置,并且所述第一虚拟正方形中的第二子像素的中心与相邻第一子像素的中心的连线穿过所述第三边和所述第四边的中心。
5.根据权利要求4所述的像素阵列,其中,
所述多个第二子像素中的至少一个的所述第一边和所述第二边的中心沿所述第一虚拟正方形中的第二子像素的中心与相邻第三子像素的中心的连线方向、相对于所述第一边和所述第二边除中心之外的其它点靠近所述第一虚拟正方形中的第二子像素的中心。
6.根据权利要求5所述的像素阵列,其中,
所述多个第二子像素中的至少一个所述第三边和所述第四边的中心沿所述第一虚拟正方形中的第二子像素的中心与相邻第一子像素的中心的连线方向、相对于所述第三边和所述第四边除中心之外的其它点远离所述第一虚拟正方形中的第二子像素的中心。
7.根据权利要求6所述的像素阵列,其中,所述第一边和所述第二边的长度大于所述第三边和所述第四边的长度。
8.根据权利要求7所述的像素阵列,其中,所述第一边、所述第二边、所述第三边和所述第四边均呈弧形。
9.根据权利要求8所述的像素阵列,其中,相邻两个第一虚拟正方形共享共同的边,并且所述相邻两个第一虚拟正方形中的两个第二子像素沿所述共同的边对称设置。
10.根据权利要求1所述的像素阵列,其中,所述第一颜色为红色,所述第二颜色为绿色,所述第三颜色为蓝色。
11.根据权利要求1-10中任一项所述的像素阵列,其中,所述多个第一子像素中的每一个与所述多个第二子像素中的相邻的一个之间的第一最小距离d11、所述多个第一子像素中的每一个与所述多个第三子像素中的相邻的一个之间的第二最小距离d12以及所述多个第二子像素中的每一个与所述多个第三子像素中的相邻的一个之间的第三最小距离d23之间的比为d11:d12:d23=1:(0.8~1.2):(0.8~1.2)。
12.根据权利要求11所述的像素阵列,其中,所述第一最小距离、所述第二最小距离以及所述第三最小距离均在14.4μm至21.6μm范围内。
13.根据权利要求12所述的像素阵列,其中,所述第一最小距离、所述第二最小距离以及所述第三最小距离均为18μm。
14.根据权利要求13所述的像素阵列,其中,所述多个第一子像素中的一个的面积S1、所述多个第二子像素中的两个的面积之和S2以及所述多个第三子像素中的一个的面积S3之间的比为S1:S2:S3=7.1:(5.6~8.4):(10.4~15.6)。
15.根据权利要求14所述的像素阵列,其中,所述多个第一子像素中的一个的面积S1、所述多个第二子像素中的两个的面积之和S2以及所述多个第三子像素中的一个的面积S3之间的比为S1:S2:S3=7.1:7:13。
16.根据权利要求4所述的像素阵列,其中,
所述第一方向与所述第二方向垂直,并且
所述虚拟第一正方形中的第二子像素的中心与相邻第三子像素的中心的连线方向与同一所述第一虚拟正方形中的第二子像素的中心与相邻第一子像素的中心的连线方向垂直,并且与所述第一方向的夹角在36°~54°范围内。
17.根据权利要求1所述的像素阵列,其中,
所述第一子像素中的至少一个包括相对设置的第五边和第六边以及相对设置的第七边和第八边,
所述多个第一子像素中的至少一个的所述第五边和所述第六边沿所述第一子像素的中心与所述第五边或所述第六边相邻的第二子像素的中心的连线方向对称设置,并且所述第一子像素的中心与所述第五边或所述第六边相邻的第二子像素的中心的连线穿过所述第五边和所述第六边的中心;以及
所述多个第一子像素中的至少一个的所述第七边和所述第八边沿所述第一子像素的中心与所述第七边或所述第八边相邻的第二子像素的中心的连线方向对称设置,并且所述第一子像素的中心与所述第七边或所述第八边相邻的第二子像素的中心的连线穿过所述第七边和所述第八边的中心。
18.根据权利要求17所述的像素阵列,其中,
所述多个第一子像素中的至少一个的所述第五边和所述第六边的中心沿所述第一子像素的中心与所述第五边或所述第六边相邻的第二子像素的中心的连线方向、相对于所述第五边和所述第六边除中心之外的其它点靠近所述第一子像素的中心;以及
所述多个第一子像素中的至少一个的所述第七边和所述第八边的中心沿所述第一子像素的中心与所述第七边或所述第八边相邻的第二子像素的中心的连线方向、相对于所述第七边和所述第八边除中心之外的其它点靠近所述第一子像素的中心。
19.根据权利要求18所述的像素阵列,其中,所述第五边、所述第六边、所述第七边和所述第八边的长度相等,并且所述第五边、所述第六边、所述第七边和所述第八边均呈弧形。
20.一种显示装置,包括权利要求1-19中任一项所述的像素阵列以及用于驱动所述像素阵列的驱动电路。
CN202120309047.1U 2021-02-02 2021-02-02 像素阵列和显示装置 Active CN215299255U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202120309047.1U CN215299255U (zh) 2021-02-02 2021-02-02 像素阵列和显示装置
PCT/CN2021/127381 WO2022166277A1 (zh) 2021-02-02 2021-10-29 像素阵列和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120309047.1U CN215299255U (zh) 2021-02-02 2021-02-02 像素阵列和显示装置

Publications (1)

Publication Number Publication Date
CN215299255U true CN215299255U (zh) 2021-12-24

Family

ID=79531174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120309047.1U Active CN215299255U (zh) 2021-02-02 2021-02-02 像素阵列和显示装置

Country Status (2)

Country Link
CN (1) CN215299255U (zh)
WO (1) WO2022166277A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837473B2 (en) * 2015-04-29 2017-12-05 Lg Display Co., Ltd. Organic light emitting diode display
CN109994503B (zh) * 2018-01-02 2024-04-16 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN109994504A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN109686777B (zh) * 2019-01-31 2020-12-04 武汉华星光电半导体显示技术有限公司 显示面板
CN110867481B (zh) * 2019-12-17 2022-12-06 武汉天马微电子有限公司 像素排列结构、显示面板及显示装置

Also Published As

Publication number Publication date
WO2022166277A1 (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
US11730036B2 (en) Pixel arrangement structure, organic light emitting diode display panel, display device and mask plate assembly
US11800771B2 (en) Display substrate, fine metal mask set and display device
US10720481B2 (en) Pixel arrangement structure, organic light-emitting diode display panel, fine metal mask, and display device
EP3751611B1 (en) Pixel arrangement structure, display substrate, display device and mask plate group
CN109994503B (zh) 一种像素排布结构及相关装置
CN109994507B (zh) 一种像素排布结构及相关装置
CN109935617B (zh) 像素排列结构、显示基板以及掩模板组
US11342385B2 (en) Pixel arrangement structure, display substrate, display device, and mask plate group
US10790339B2 (en) OLED array substrate and manufacturing method thereof, and display device
EP3226298B1 (en) Organic electroluminescence display device and related apparatus
US20220293694A1 (en) Pixel layout structure, metal mask, and display apparatus
US11114508B2 (en) Display panel including image points arranged in rectangular grid and display device
CN113471271B (zh) 一种显示面板和显示装置
CN111785755B (zh) 一种像素结构及显示面板
KR20150106622A (ko) 유기 발광 표시 장치
WO2022011895A1 (zh) 显示面板、掩膜板组以及显示装置
CN215299255U (zh) 像素阵列和显示装置
CN111969018B (zh) 一种像素结构、显示面板及掩膜板组
CN112201679B (zh) 像素排列结构及显示面板
CN111969020B (zh) 像素排布结构、显示面板及掩模版组
WO2019148678A1 (zh) 有机发光二极管像素排列结构及显示面板
CN112885875B (zh) 像素排布结构、电子设备及高精度金属掩模板
CN115295598A (zh) 像素排布结构、显示面板及掩模组件
CN118119228A (zh) 一种阵列基板及其制作方法、显示装置、掩膜版

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant