CN118119228A - 一种阵列基板及其制作方法、显示装置、掩膜版 - Google Patents

Abstract

本申请实施例提供了一种阵列基板及其制作方法、显示装置、掩膜版，阵列基板包括：阵列排布的多个像素单元；各像素单元包括：第一颜色子像素、三个第二颜色子像素和三个第三颜色子像素；第二颜色子像素和第三颜色子像素交替围绕第一颜色子像素排布，并分别与一个虚拟凸六边形的六个顶点交叠；第二颜色子像素包括：一个第一公共子像素；第三颜色子像素包括：一个第二公共子像素，与虚拟凸六边形中第一公共子像素相对一侧的顶点交叠；沿第一方向排布的任意相邻两个像素单元共用第一公共子像素或者第二公共子像素。本申请实施例改进子像素的排列方式，提高像素单元中子像素的等效数量，从而提升像素密度，增强显示器件的显示效果。

Description

一种阵列基板及其制作方法、显示装置、掩膜版

技术领域

本申请实施例涉及显示器件技术领域，尤其涉及一种阵列基板及其制作方法、显示装置、掩膜版。

背景技术

在显示装置的屏幕尺寸相同的情况下，像素分辨率直接影响着显示装置所显示画面的清晰度，从而对显示装置的显示效果起到了决定性的作用。为此，相关技术一直在致力于提升同尺寸显示装置的像素分辨率，从而需要在相同的屏幕面积下提供更多数量的像素数量，以更高的像素密度(Pixels Per Inch,PPI)实现更高的显示清晰度。然而，受限于制作工艺和面板功耗等诸多因素，如何高效低成本地提高显示装置的像素密度，仍然是一项值得讨论的难题，显示装置的显示效果也有待进一步提升。

需要说明的是，在上述背景技术区分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本申请实施例提供了一种阵列基板及其制作方法、显示装置、掩膜版，旨在提高显示装置的像素密度和显示效果。

在一方面，本申请实施例提供了一种阵列基板，包括：呈阵列排布的多个像素单元；各所述像素单元包括：第一颜色子像素、三个第二颜色子像素和三个第三颜色子像素；

所述第二颜色子像素和所述第三颜色子像素交替围绕所述第一颜色子像素排布，并分别与一个虚拟凸六边形的六个顶点交叠；

所述第二颜色子像素包括：一个第一公共子像素；所述第三颜色子像素包括：一个第二公共子像素，与所述虚拟凸六边形中所述第一公共子像素相对一侧的顶点交叠；

沿第一方向排布的任意相邻两个所述像素单元共用所述第一公共子像素或者所述第二公共子像素；

其中，所述第一方向与所述第一公共子像素所在的顶点以及所述第二公共子像素所在的顶点连接形成的第一虚拟直线段延伸的方向相同。

可选地，所述第二颜色子像素还包括：两个第一独立子像素；所述第三颜色子像素还包括：两个第二独立子像素；

其中，位于所述第一虚拟直线段同一侧的所述第一独立子像素所在的顶点和所述第二独立子像素所在的顶点连接形成的第二虚拟直线段，与位于所述第一虚拟直线段其余一侧的第一独立子像素所在的顶点和所述第二独立子像素所在的顶点连接形成的第三虚拟直线段相互平行，并且，位于所述第一虚拟直线段同一侧的所述第一独立子像素所在的顶点和所述第二独立子像素所在的顶点的间距，与位于所述第一虚拟直线段其余一侧的所述第一独立子像素所在的顶点和所述第二独立子像素所在的顶点的间距相等。

可选地，所述第一公共子像素的面积等于或者约等于所述第一独立子像素的面积的两倍，和/或者，所述第二公共子像素的面积等于或者约等于所述第二独立子像素的面积的两倍。

可选地，在沿第二方向排布的任意相邻两个所述像素单元中，彼此相邻的两个所述第一独立子像素所在的顶点的间距小于所述第一独立子像素的长度，并且，彼此相邻的两个所述第二独立子像素所在的顶点的间距小于所述第二独立子像素的长度；

其中，所述第二方向与任一所述像素单元中所述两个第一独立子像素所在的顶点连接形成的第四虚拟直线段延伸的方向相同，或者，与任一所述像素单元中所述两个第二独立子像素所在的顶点连接形成的第五虚拟直线段延伸的方向相同。

可选地，在沿第二方向排布的任意相邻两个所述像素单元中，彼此相邻的两个所述第一独立子像素沿第六虚拟直线段大致对称，和/或者，彼此相邻的两个所述第二独立子像素沿所述第六虚拟直线段大致对称；

其中，所述第二方向与任一所述像素单元中所述两个第一独立子像素所在的顶点连接形成的第四虚拟直线段延伸的方向相同，或者，与任一所述像素单元中所述两个第二独立子像素所在的顶点连接形成的第五虚拟直线段延伸的方向相同；所述第六虚拟直线段与所述第二虚拟直线段或者所述第三虚拟直线段相互平行。

可选地，任一所述像素单元中所述两个第一独立子像素所在的顶点连接形成的第四虚拟直线或者任一所述像素单元中所述两个第二独立子像素所在的顶点连接形成的第五虚拟直线段，与所述第一虚拟直线段相互垂直；

沿第一方向排布的任意相邻两个所述虚拟凸六边形沿第七虚拟直线段相互对称；

其中，所述第七虚拟直线段与所述第一公共子像素或者所述第二公共子像素交叠，并且，与所述第四虚拟直线或者所述第五虚拟直线段平行。

可选地，所述虚拟凸六边形包括：正六边形；

其中，所述第一颜色子像素与所述虚拟凸六边形的几何中心交叠。

可选地，所述虚拟凸六边形包括：正六边形；

各所述像素单元包括：两个所述第一颜色子像素，所述两个第一颜色子像素的几何中心与所述虚拟凸六边形的几何中心大致交叠；

其中，所述两个第一颜色子像素沿第八虚拟直线段大致对称，所述第八虚拟直线段与所述第一虚拟直线段之间的角度等于60°。

可选地，所述第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素的发光颜色分别是红色、绿色和蓝色中的任一者；

其中，所述第一颜色子像素的面积大于所述第二颜色子像素的面积或者所述第三颜色子像素的面积。

本申请实施例提供的阵列基板具有以下优点：

通过上述实施例，在不增加制作工艺难度的情况下，利用改进的像素排列方式，在一个像素单元中设置第一颜色子像素、三个第二颜色子像素和三个第三颜色子像素，结合子像素的共用，可以使一个像素单元中三种颜色的子像素的数量比例等效为3:3:2，增加了同面积下子像素的数量。其中，第二颜色子像素与第三颜色子像素交替排布，在保证了相同颜色子像素之间的间距的情况下，可以有效减少对子像素制作工艺精度的要求，而第一公共子像素和第二公共子像素的复用，可以进一步减少对子像素制作工艺精度的要求，从而在相同的显示面积下，提供更多的子像素数量，从而提升像素密度，将阵列基板应用于显示装置，有效增强显示装置的显示效果。

在又一方面，本申请实施例还提供了一种阵列基板的制作方法，用于制作得到如上述任一项实施例中的阵列基板，所述方法包括：

通过三个具有多个掩膜开孔的掩膜版，依次蒸镀制作第一颜色子像素、第二颜色子像素以及第三颜色子像素中的任一者，以得到呈阵列排布的多个像素单元；

其中，所述第一颜色子像素、第二颜色子像素以及第三颜色子像素中的任一者与所述掩膜开孔相对。

可选地，所述掩膜开孔包括：多个第一公共孔；所述通过三个具有多个掩膜开孔的掩膜版，依次蒸镀制作第一颜色子像素、第二颜色子像素以及第三颜色子像素中的任一者，以得到呈阵列排布的多个像素单元的步骤，包括：

通过所述掩膜版上的同一个所述第一公共孔，蒸镀制作沿第二方向排布的相邻两个所述像素单元中彼此相邻的两个第一独立子像素或者彼此相邻的两个第二独立子像素；

其中，所述第二方向与所述第一方向相交。

本申请实施例提供的阵列基板的制作方法具有以下优点：

(1)该制作方法得到的阵列基板具有上述实施例中的阵列基板所具有的全部优点。

(2)该制作方法工艺简单，可以有效减少对子像素制作工艺精度的要求，降低对掩膜版开孔精度的要求。

在又一方面，本申请实施例还提供了一种显示装置，包括：如上述任一项实施例中的阵列基板或者利用如上述任一项实施例中的制作方法制作得到的阵列基板。

本申请实施例提供的显示装置，包括上述任一项实施例中的阵列基板，也具有上述阵列基板的全部优点。

在又一方面，本申请实施例还提供了一种掩膜版，用于制作如上述任一项实施例中的阵列基板，包括：多个掩膜开孔；所述掩膜开孔包括：多个第一公共孔；

其中，任一所述第一公共孔，被配置为蒸镀制作沿第二方向排布的相邻两个像素单元中彼此相邻的两个第一独立子像素或者彼此相邻的两个第二独立子像素；

其中，所述第二方向与所述第一方向相交。

本申请实施例提供的掩膜版，利用第一公共孔制作得到相邻两个像素单元中彼此相邻的两个第一独立子像素或者彼此相邻的两个第二独立子像素，可以有效降低对掩膜版开孔精度的要求。

附图说明

附图仅为参考与说明之用，并非用以限制本申请的保护范围。下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1示出了相关技术中的一种阵列基板的像素排列示意图。

图2示出了本申请提供的一个实施例中的一种阵列基板的像素排列示意图。

图3示出了本申请提供的又一个实施例中的一种阵列基板的像素排列示意图。

图4示出了本申请提供的又一个实施例中的一种阵列基板的像素排列示意图。

图5示出了本申请提供的又一个实施例中的一种阵列基板的像素排列示意图。

图6示出了本申请提供的又一个实施例中的一种阵列基板的像素排列示意图。

图7示出了本申请提供的一个实施例中的一种第一颜色子像素的掩膜开孔示意图。

图8示出了本申请提供的一个实施例中的一种第二颜色子像素的掩膜开孔示意图。

图9示出了本申请提供的一个实施例中的一种第三颜色子像素的掩膜开孔示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

有机发光二极管(OLED)有着响应速度快、色域广、对比度高、功耗低等优点，被广泛应用于电视、手机及穿戴设备。在OLED显示器件中，通常由红绿蓝(RGB)三种颜色的子像素交替重复排列构成重复的像素单元。由于市场对显示效果的要求越来越高，像素密度及像素分辨率也越来越高，像素尺寸及其子像素也越来越小。

图1示出了相关技术中的一种阵列基板的像素排列示意图。如图所示，目前常见的像素排列包括钻石(Diamond)像素排列结构。在钻石像素排列结构中，一个像素单元100中包含一个绿色子像素102、1/2个红色子像素103以及1/2个蓝色子像素101，而全像素排列结构中包含完整的一个绿色子像素、一个红色子像素和一个蓝色子像素，因此，钻石像素排列结构的等效像素密度是全像素排列的2/3。

发明人发现，OLED的发光层R、G、B的制作通常采用单一颜色子像素的真空蒸镀技术，例如，在蒸镀B像素时，由金属掩膜版(Fine metal Mask FMM)遮挡其他两种颜色的子像素(R、G)的镀膜区。由于像素尺寸及其子像素需要越来越小，但相关技术中金属掩膜版的开孔精度难以进一步提升，本申请实施例考虑利用像素排列方式的改进，在保证相同颜色子像素之间的距离的情况下，在同一个像素单元中设置更多数量的子像素。

鉴于对上述问题的思考，本申请实施例提出一种阵列基板及其制作方法、显示装置、掩膜版，在不增加制作工艺难度的情况下，利用改进的像素排列方式，在一个像素单元中设置第一颜色子像素、三个第二颜色子像素和三个第三颜色子像素，结合子像素的共用，可以使一个像素单元中三种颜色的子像素的数量比例等效为3:3:2，增加了同面积下子像素的数量。其中，第二颜色子像素与第三颜色子像素交替排布，在保证了相同颜色子像素之间的间距的情况下，可以有效减少对子像素制作工艺精度的要求，而第一公共子像素和第二公共子像素的复用，可以进一步减少对子像素制作工艺精度的要求，从而在相同的显示面积下，提供更多的子像素数量，从而提升像素密度，将阵列基板应用于显示装置，有效增强显示装置的显示效果。

下面结合附图对本申请实施例进行说明。

图2示出了本申请提供的一个实施例中的一种阵列基板的像素排列示意图。如图所示，本申请实施例提供了一种阵列基板，包括：呈阵列排布的多个像素单元。

其中，像素单元可以包括多个子像素。在本申请实施例中，一个像素单元中子像素的数量可以为7个。

具体地，各像素单元包括：第一颜色子像素201、三个第二颜色子像素202和三个第三颜色子像素203。

本申请实施例中的子像素可以不局限于各种颜色，为了实现红绿蓝(RGB)组合发光，在一种可选的实施方式中，第一颜色子像素201、第二颜色子像素202和第三颜色子像素203的颜色分别是红色、绿色和蓝色中的任一者。

第二颜色子像素202和第三颜色子像素203交替围绕第一颜色子像素201排布，并分别与一个虚拟凸六边形501的六个顶点交叠。

为了在像素单元的排布中实现两个子像素的有效共用，在一些可选的实施方式中，虚拟凸六边形501中位于对侧的至少两个顶点连接形成的虚拟直线段与第一颜色子像素201交叠。示例性地，该虚拟直线可以是第一虚拟直线段301。

第二颜色子像素202包括：一个第一公共子像素211。第三颜色子像素203包括：一个第二公共子像素212，与虚拟凸六边形501中第一公共子像素211相对一侧的顶点交叠。

沿第一方向排布的任意相邻两个像素单元共用第一公共子像素211或者第二公共子像素212。

其中，第一方向与第一公共子像素211所在的顶点以及第二公共子像素212所在的顶点连接形成的第一虚拟直线段301延伸的方向相同。

在一些可选的实施方式中，沿第一方向排布的任意相邻两个虚拟凸六边形501可以沿第一公共子像素211所在的顶点或者第二公共子像素212所在的顶点呈中心对称。

通过虚拟凸六边形501或者像素单元自身的中心对称，可以有效地形成周期性的像素阵列的排布，从而提升显示装置的显示效果。

其中，第一虚拟直线段301延伸的方向是第一方向，沿第一方向排布的任意相邻两个像素单元共用第一公共子像素211或者第二公共子像素212。

在本申请实施例中，通过第一公共子像素211的共用设置，其余第二颜色子像素202也即第一独立子像素221的面积设置，第一公共子像素211以及第一独立子像素221可以等效为1/2个第二颜色的完整子像素。

在本申请实施例中，通过第二公共子像素212的共用设置，其余第三颜色子像素203也即第二独立子像素222的面积设置，第二公共子像素以及第二独立子像素222可以等效为1/2个第二颜色的完整子像素。

在本申请实施例中，第一颜色子像素201可以是一个完整子像素。

通过上述实施例，在不增加制作工艺难度的情况下，利用改进的像素排列方式，在一个像素单元中设置第一颜色子像素、三个第二颜色子像素和三个第三颜色子像素，结合子像素的共用，可以使一个像素单元中三种颜色的子像素的数量比例等效为3:3:2，增加了同面积下子像素的数量。其中，第二颜色子像素与第三颜色子像素交替排布，在保证了相同颜色子像素之间的间距的情况下，可以有效减少对子像素制作工艺精度的要求，而第一公共子像素和第二公共子像素的复用，可以进一步减少对子像素制作工艺精度的要求，从而在相同的显示面积下，提供更多的子像素数量，从而提升像素密度，将阵列基板应用于显示装置，有效增强显示装置的显示效果。

上述实施例中的阵列基板可以应用于OLED显示装置，如OLED显示基板，由此，本申请实施例可以参照上述实施例中的阵列基板中子像素的排列，进一步提供一种OLED像素排列结构。在上述实施例中，任一像素单元中的第一颜色子像素可以等效视为一个完整的子像素。第一独立子像素或者第二独立子像素作为独立子像素，可以与相邻像素单元中的独立子像素共用第一公共孔制作得到，一个独立子像素可以大约占第一公共孔的一半面积，考虑到各掩膜开孔的大小相近，第一独立子像素或者第二独立子像素可以等效视为半个完整的子像素。而第一公共子像素或者第二公共子像素作为两个像素单元共用的子像素，也可以等效视为半个完整的子像素。因此，在本申请实施例中，每个像素单元中可以包含1个第一颜色子像素201、3/2个第二颜色的完整子像素以及3/2个第三颜色的完整子像素，子像素数量的比例为3:3:2。

在一些可选的实施方式中，第一颜色子像素201、第二颜色子像素202和第三颜色子像素203的轮廓形状可以不同，具体可以包括矩形、圆形、三角形、菱形等形状。

优选地，第一颜色子像素201、第二颜色子像素202和第三颜色子像素203的轮廓形状可以包括十字对称图形，如矩形、圆形等。

考虑到虚拟凸六边形501的轮廓形状在像素单元的排列中不适用于全部子像素复用，本申请实施例中还可以设置不进行复用的子像素。为此，在一种可选的实施方式中，本申请还提供了一种阵列基板，其中，第二颜色子像素202还包括：两个第一独立子像素221。第三颜色子像素203还包括：两个第二独立子像素222。

其中，位于第一虚拟直线段301同一侧的第一独立子像素221所在的顶点和第二独立子像素222所在的顶点连接形成的第二虚拟直线段302，与位于第一虚拟直线段301其余一侧的第一独立子像素221所在的顶点和第二独立子像素222所在的顶点连接形成的第三虚拟直线段303相互平行，并且，位于第一虚拟直线段301同一侧的第一独立子像素221所在的顶点和第二独立子像素222所在的顶点的间距，与位于第一虚拟直线段301其余一侧的第一独立子像素221所在的顶点和第二独立子像素222所在的顶点的间距相等。

为了实现均衡的RGB组合发光，本申请实施例中可以将复用的公共子像素的面积设置为大于独立子像素的面积。为此，在一种可选的实施方式中，本申请还提供了一种阵列基板，其中，第一公共子像素211的面积等于或者约等于第一独立子像素221的面积的两倍，和/或者，第二公共子像素212的面积等于或者约等于第二独立子像素222的面积的两倍。

其中，子像素的面积可以是指发光面积。

为了提升像素密度，金属掩膜版上对应的像素孔尺寸也越来越小，而受到FMM制作工艺的限制，发明人考虑可以将两个相同颜色子像素利用同一个掩膜开孔同时蒸镀得到，从而降低FMM的制作难度。为了降低对制作工艺的精度要求，尤其是降低对掩膜版的开孔精度要求，本申请实施例考虑利用同一个掩膜开孔作为公共的掩膜开孔，制作相邻两个像素单元中相邻的同颜色的子像素。为此，如图2所示，在一种可选的实施方式中，本申请还提供了一种阵列基板，其中，在沿第二方向排布的任意相邻两个像素单元中，彼此相邻的两个第一独立子像素221所在的顶点的间距小于第一独立子像素221的长度，并且，彼此相邻的两个第二独立子像素222所在的顶点的间距小于第二独立子像素222的长度。

其中，第二方向与任一像素单元中两个第一独立子像素221所在的顶点连接形成的第四虚拟直线段304延伸的方向相同，或者，与任一像素单元中两个第二独立子像素222所在的顶点连接形成的第五虚拟直线段305延伸的方向相同。

为了使像素单元中的子像素进一步实现周期性的阵列排布，在一种可选的实施方式中，本申请还提供了一种阵列基板，其中，在沿第二方向排布的任意相邻两个像素单元中，彼此相邻的两个第一独立子像素221沿第六虚拟直线段306大致对称，和/或者，彼此相邻的两个第二独立子像素222沿第六虚拟直线段306大致对称。

在本申请实施例中，除非另有说明，“大致”、“大约”、“左右”、“大概”、“基本”等具有非绝对性质的定义，表达的可以是基准数值的±10％以内的数值。示例性地，A与B“大致对称”，可以是指A的对称图案的外轮廓与B的外轮廓之间的距离不超过A的长度的10％。

其中，第二方向与任一像素单元中两个第一独立子像素221所在的顶点连接形成的第四虚拟直线段304延伸的方向相同，或者，与任一像素单元中两个第二独立子像素222所在的顶点连接形成的第五虚拟直线段305延伸的方向相同；第六虚拟直线段306与第二虚拟直线段302或者第三虚拟直线段303相互平行。

为了进一步增强像素单元中子像素的对称性，从而提升显示效果，在一种可选的实施方式中，本申请还提供了一种阵列基板，其中，任一像素单元中两个第一独立子像素221所在的顶点连接形成的第四虚拟直线段304或者任一像素单元中两个第二独立子像素222所在的顶点连接形成的第五虚拟直线段305，与第一虚拟直线段301相互垂直。

沿第一方向排布的任意相邻两个虚拟凸六边形501沿第七虚拟直线段307相互对称。

其中，第七虚拟直线段307与第一公共子像素211或者第二公共子像素212交叠，并且，与第四虚拟直线段304或者第五虚拟直线段305平行。

图3示出了本申请提供的又一个实施例中的一种阵列基板的像素排列示意图。如图所示，为了最大程度地减少对用于制作子像素的掩膜版的开孔精度的要求，并通过对称设计提升阵列基板的显示效果，本申请考虑提升第二颜色子像素202或者第三颜色子像素203的对称性。为此，在一种可选的实施方式中，本申请还提供了一种阵列基板，其中，虚拟凸六边形501包括：正六边形。

其中，第一颜色子像素201与虚拟凸六边形501的几何中心交叠。

通过上述实施例，可以使第二颜色子像素202或者第三颜色子像素203与第一颜色子像素201的间距相等，提升子像素的对称性，从而提升阵列基板的显示效果。并且，还可以使任一像素单元中，任一第二颜色子像素与其余任一第二颜色子像素之间的距离相等，任一第三颜色子像素与其余任一第三颜色子像素之间的距离相等，在相同的像素单元面积下，实现同颜色子像素之间距离的最大化，从而进一步减少对用于制作子像素的掩膜版的开孔精度的要求，提升阵列基板或者显示装置的可量产性。

图4示出了本申请提供的又一个实施例中的一种阵列基板的像素排列示意图。结合图2和图4所示，为了进一步提高阵列基板中像素单元的对称性，从而提高显示效果，在一些可选的实施方式中，第一虚拟直线段301一侧的第一独立子像素221和第一虚拟直线段301其余一侧的第二独立子像素222沿虚拟直线段大致对称，该虚拟直线段可以是第一虚拟直线段301一侧的第一独立子像素221和第一虚拟直线段301其余一侧的第二独立子像素222所在的顶点连接形成的直线段的垂线。

在一些可选的实施方式中，该虚拟直线段可以为第八虚拟直线段308，与第一虚拟直线段301之间的角度为60°。

图5示出了本申请提供的又一个实施例中的一种阵列基板的像素排列示意图。如图所示，基于上述实施例，在提升像素单元内子像素的对称性的情况下，还可以进一步通过增加第一颜色子像素201的数量，进一步在相同面积下增加子像素的数量。为此，在一种可选的实施方式中，本申请还提供了一种阵列基板，其中，虚拟凸六边形501包括：正六边形。

各像素单元包括：两个第一颜色子像素201，两个第一颜色子像素201的几何中心与虚拟凸六边形501的几何中心大致交叠。

在一些可选的实施方式中，两个第一颜色子像素201可以通过同一个掩膜开孔蒸镀制作得到。

其中，两个第一颜色子像素201沿第八虚拟直线段308大致对称，第八虚拟直线段308与第一虚拟直线段301之间的角度等于60°。

通过上述实施例，设置对称设计的两个第一颜色子像素201的排列角度，可以将两个第一颜色子像素201分别用于与两侧的第二颜色子像素202和第三颜色子像素203形成一个独立的像素单元，从而使得一个像素单元中进一步等效包含两个像素单元，提升像素密度和显示效果。

本申请实施例中第一颜色子像素201、第二颜色子像素202和第三颜色子像素203的发光颜色可以任意调换。为了实现RGB发光，在一种可选的实施方式中，本申请还提供了一种阵列基板，其中，第一颜色子像素201、第二颜色子像素202和第三颜色子像素203的发光颜色分别是红色、绿色和蓝色中的任一者。

其中，第一颜色子像素201的面积大于第二颜色子像素202的面积或者第三颜色子像素203的面积。

在一种可选的示例中，第一颜色子像素201的发光颜色可以是蓝色，第二颜色子像素202的发光颜色可以是红色，第三颜色子像素203的发光颜色可以是绿色。

图6示出了本申请提供的又一个实施例中的一种阵列基板的像素排列示意图。如图所示，在一种可选的示例中，像素单元200A中包括蓝色子像素201A、红色子像素202A以及绿色子像素203A，像素单元200B中包括蓝色子像素201B、红色子像素202B以及绿色子像素203B。其中，像素单元200A和像素单元200B通过一个红色子像素202B形成子像素团，从而可以对红色子像素202B进行共用。

基于同一发明构思，本申请还提供了一种阵列基板的制作方法，用于制作得到如上述任一项实施例中的阵列基板，方法包括：

通过三个具有多个掩膜开孔的掩膜版，依次蒸镀制作第一颜色子像素201、第二颜色子像素202以及第三颜色子像素203中的任一者，以得到呈阵列排布的多个像素单元。

其中，第一颜色子像素201、第二颜色子像素202以及第三颜色子像素203中的任一者与掩膜开孔相对。

本申请实施例考虑利用第一公共孔制作不同像素单元中相邻的独立子像素。为此，在一种可选的实施方式中，掩膜开孔包括：多个第一公共孔。本申请还提供了一种制作子像素的方法，包括：

通过掩膜版上的同一个第一公共孔，蒸镀制作沿第二方向排布的相邻两个像素单元中彼此相邻的两个第一独立子像素221或者彼此相邻的两个第二独立子像素222。

其中，第二方向与第一方向相交。

基于同一发明构思，本申请还提供了一种显示装置，包括：

如上述任一项实施例中的阵列基板或者利用如上述任一项实施例中的制作方法制作得到的阵列基板。

示例性地，显示装置可以包括手机、平板电脑等。

基于同一发明构思，本申请实施例还提供了一种电子设备，电子设备包括：上述任一项实施例中的显示装置。

基于同一发明构思，本申请实施例还提供了一种掩膜版，其特征在于，用于制作如上述任一项实施例中的阵列基板，掩膜版包括：多个掩膜开孔。掩膜开孔包括：多个第一公共孔。

在一些可选的实施方式中，掩膜版的材质可以包括金属。

其中，任一公共孔，被配置为蒸镀制作沿第二方向排布的相邻两个像素单元中彼此相邻的两个第一独立子像素或者彼此相邻的两个第二独立子像素。

其中，第二方向与第一方向相交。

图7示出了本申请提供的一个实施例中的一种第一颜色子像素的掩膜开孔示意图。如图所示，掩膜版可以包括第一掩膜版，其上设置有多个第一掩膜开孔401，用于蒸镀制作第一颜色子像素。

示例性地，第一颜色子像素的发光颜色可以是蓝色。

在一些可选的实施例中，在一个像素单元中设置有至少两个第一颜色子像素的情况下，第一掩膜版可以包括第二公共孔。任一第二公共孔，被配置为蒸镀制作同一像素单元中的至少两个第一颜色子像素。

图8示出了本申请提供的一个实施例中的一种第二颜色子像素的掩膜开孔示意图。如图所示，掩膜版可以包括第二掩膜版，其上设置有多个第二掩膜开孔402，用于蒸镀制作第二颜色子像素。

其中，第二掩膜开孔402可以包括用于同时制作两个第一独立子像素的第一公共孔422和用于制作第一公共子像素的掩膜开孔421。

示例性地，第二颜色子像素的发光颜色可以是红色。

图9示出了本申请提供的一个实施例中的一种第三颜色子像素的掩膜开孔示意图。如图所示，掩膜版可以包括第三掩膜版，其上设置有多个第三掩膜开孔403，用于蒸镀制作第三颜色子像素。

其中，第三掩膜开孔403可以包括用于同时制作两个第二独立子像素的第一公共孔432和用于制作第一公共子像素的掩膜开孔431。

示例性地，第三颜色子像素的发光颜色可以是绿色。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

在本申请的描述中，除非另有说明，“多个”的含义是指两个或两个以上。

需要说明的是，本申请实施例中，“示例性地”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性地”或者“例如”等词旨在以具体方式呈现相关概念。

在本申请的描述中，除非另有说明，“同层”的含义是指两个以上被定义的对象在层叠关系中处于同一层位置，或者，在层叠关系的厚度方向上全部或者部分处于同一水平面。

本文中术语“和/或”、“和/或者”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。

最后，还需要说明的是，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想。尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。

Claims (13)

1.一种阵列基板，其特征在于，包括：呈阵列排布的多个像素单元；各所述像素单元包括：第一颜色子像素、三个第二颜色子像素和三个第三颜色子像素；

所述第二颜色子像素和所述第三颜色子像素交替围绕所述第一颜色子像素排布，并分别与一个虚拟凸六边形的六个顶点交叠；

所述第二颜色子像素包括：一个第一公共子像素；所述第三颜色子像素包括：一个第二公共子像素，与所述虚拟凸六边形中所述第一公共子像素相对一侧的顶点交叠；

沿第一方向排布的任意相邻两个所述像素单元共用所述第一公共子像素或者所述第二公共子像素；

其中，所述第一方向与所述第一公共子像素所在的顶点以及所述第二公共子像素所在的顶点连接形成的第一虚拟直线段延伸的方向相同。

2.根据权利要求1所述的阵列基板，其特征在于，所述第二颜色子像素还包括：两个第一独立子像素；所述第三颜色子像素还包括：两个第二独立子像素；

其中，位于所述第一虚拟直线段同一侧的所述第一独立子像素所在的顶点和所述第二独立子像素所在的顶点连接形成的第二虚拟直线段，与位于所述第一虚拟直线段其余一侧的第一独立子像素所在的顶点和所述第二独立子像素所在的顶点连接形成的第三虚拟直线段相互平行，并且，位于所述第一虚拟直线段同一侧的所述第一独立子像素所在的顶点和所述第二独立子像素所在的顶点的间距，与位于所述第一虚拟直线段其余一侧的所述第一独立子像素所在的顶点和所述第二独立子像素所在的顶点的间距相等。

3.根据权利要求2所述的阵列基板，其特征在于，所述第一公共子像素的面积等于或者约等于所述第一独立子像素的面积的两倍，和/或者，所述第二公共子像素的面积等于或者约等于所述第二独立子像素的面积的两倍。

4.根据权利要求2所述的阵列基板，其特征在于，在沿第二方向排布的任意相邻两个所述像素单元中，彼此相邻的两个所述第一独立子像素所在的顶点的间距小于所述第一独立子像素的长度，并且，彼此相邻的两个所述第二独立子像素所在的顶点的间距小于所述第二独立子像素的长度；

其中，所述第二方向与任一所述像素单元中所述两个第一独立子像素所在的顶点连接形成的第四虚拟直线段延伸的方向相同，或者，与任一所述像素单元中所述两个第二独立子像素所在的顶点连接形成的第五虚拟直线段延伸的方向相同。

5.根据权利要求2所述的阵列基板，其特征在于，在沿第二方向排布的任意相邻两个所述像素单元中，彼此相邻的两个所述第一独立子像素沿第六虚拟直线段大致对称，和/或者，彼此相邻的两个所述第二独立子像素沿所述第六虚拟直线段大致对称；

其中，所述第二方向与任一所述像素单元中所述两个第一独立子像素所在的顶点连接形成的第四虚拟直线段延伸的方向相同，或者，与任一所述像素单元中所述两个第二独立子像素所在的顶点连接形成的第五虚拟直线段延伸的方向相同；所述第六虚拟直线段与所述第二虚拟直线段或者所述第三虚拟直线段相互平行。

6.根据权利要求5所述的阵列基板，其特征在于，任一所述像素单元中所述两个第一独立子像素所在的顶点连接形成的第四虚拟直线或者任一所述像素单元中所述两个第二独立子像素所在的顶点连接形成的第五虚拟直线段，与所述第一虚拟直线段相互垂直；

沿第一方向排布的任意相邻两个所述虚拟凸六边形沿第七虚拟直线段相互对称；

其中，所述第七虚拟直线段与所述第一公共子像素或者所述第二公共子像素交叠，并且，与所述第四虚拟直线或者所述第五虚拟直线段平行。

7.根据权利要求1所述的阵列基板，其特征在于，所述虚拟凸六边形包括：正六边形；

其中，所述第一颜色子像素与所述虚拟凸六边形的几何中心交叠。

8.根据权利要求1所述的阵列基板，其特征在于，所述虚拟凸六边形包括：正六边形；

各所述像素单元包括：两个所述第一颜色子像素，所述两个第一颜色子像素的几何中心与所述虚拟凸六边形的几何中心大致交叠；

其中，所述两个第一颜色子像素沿第八虚拟直线段大致对称，所述第八虚拟直线段与所述第一虚拟直线段之间的角度等于60°。

9.根据权利要求1至8任一项所述的阵列基板，其特征在于，所述第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素的发光颜色分别是红色、绿色和蓝色中的任一者；

其中，所述第一颜色子像素的面积大于所述第二颜色子像素的面积或者所述第三颜色子像素的面积。

10.一种阵列基板的制作方法，其特征在于，用于制作得到如权利要求1至9任一项所述的阵列基板，所述方法包括：

通过三个具有多个掩膜开孔的掩膜版，依次蒸镀制作第一颜色子像素、第二颜色子像素以及第三颜色子像素中的任一者，以得到呈阵列排布的多个像素单元；

其中，所述第一颜色子像素、第二颜色子像素以及第三颜色子像素中的任一者与所述掩膜开孔相对。

11.根据权利要求10所述的阵列基板的制作方法，其特征在于，所述掩膜开孔包括：多个第一公共孔；所述通过三个具有多个掩膜开孔的掩膜版，依次蒸镀制作第一颜色子像素、第二颜色子像素以及第三颜色子像素中的任一者，以得到呈阵列排布的多个像素单元的步骤，包括：

通过所述掩膜版上的同一个所述第一公共孔，蒸镀制作沿第二方向排布的相邻两个所述像素单元中彼此相邻的两个第一独立子像素或者彼此相邻的两个第二独立子像素；

其中，所述第二方向与所述第一方向相交。

12.一种显示装置，其特征在于，包括：如权利要求1至9任一项所述的阵列基板或者利用如权利要求10或11所述的制作方法制作得到的阵列基板。

13.一种掩膜版，其特征在于，用于制作如权利要求1至9任一项所述的阵列基板，包括：多个掩膜开孔；所述掩膜开孔包括：多个第一公共孔；

其中，任一所述第一公共孔，被配置为蒸镀制作沿第二方向排布的相邻两个像素单元中彼此相邻的两个第一独立子像素或者彼此相邻的两个第二独立子像素；

其中，所述第二方向与所述第一方向相交。