JP2021500233A - 熱膨張係数を用いた薄膜電極分離方法 - Google Patents

熱膨張係数を用いた薄膜電極分離方法 Download PDF

Info

Publication number
JP2021500233A
JP2021500233A JP2020542510A JP2020542510A JP2021500233A JP 2021500233 A JP2021500233 A JP 2021500233A JP 2020542510 A JP2020542510 A JP 2020542510A JP 2020542510 A JP2020542510 A JP 2020542510A JP 2021500233 A JP2021500233 A JP 2021500233A
Authority
JP
Japan
Prior art keywords
substrate
thin film
thermal expansion
coefficient
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020542510A
Other languages
English (en)
Other versions
JP6955637B2 (ja
Inventor
ユング，ハチョル
キム，ヨンジン
リー，スンア
アン，ジヌ
パク，ハナ
Original Assignee
オソン メディカル イノベーション ファウンデーション
オソン メディカル イノベーション ファウンデーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オソン メディカル イノベーション ファウンデーション, オソン メディカル イノベーション ファウンデーション filed Critical オソン メディカル イノベーション ファウンデーション
Publication of JP2021500233A publication Critical patent/JP2021500233A/ja
Application granted granted Critical
Publication of JP6955637B2 publication Critical patent/JP6955637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00484—Processes for releasing structures not provided for in group B81C1/00476
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

熱膨張係数を用いた薄膜電極分離方法において、基板上に第１溶液を塗布した後、所定時間の間前記基板をスピンコーティングする。前記基板上に塗布された第１溶液を段階的に硬化する。前記基板を所定時間の間放置して前記基板上に第１熱膨張係数を有する第１薄膜を形成する。前記第１薄膜が形成された基板上にフォトレジストをコーティングする。前記基板上にコーティングされたフォトレジストを硬化して第２熱膨張係数を有するフォトレジスト膜を形成する。前記フォトレジスト膜上に金属及びパッシベーション層を形成する。前記フォトレジスト膜と前記第１薄膜の互いに異なる熱膨張係数値の差を用いて前記フォトレジスト膜を前記第１薄膜から分離する。【選択図】図１

Description

本発明は熱膨張係数を用いた薄膜電極分離方法に関し、より詳しくは、ＴＥＰＯＲＡＲＹ ＰＩ（ＴＰＩ）とフォトレジストとの熱膨張係数差を用いて基板から電極を分離するための熱膨張係数を用いた薄膜電極分離方法に関する。
従来の半導体基板を使用した半導体装置の製造過程では半導体基板の表面に塗布されたフォトレジストを基板表面から剥離する工程を含んでいる。
例えば、大韓民国公開特許第１０−２０１３−００３４４８０でのように、基板表面からフォトレジスト膜を分離する従来方法として基板をエッチングする方法がある。しかしながら、前記方法は基板上にフォトレジストをコーティングして膜を形成し、露光工程(lithography)によりフォトレジストをパターニングし、湿式または乾式エッチングにより基板を除去するものである。しかしながら、前記方法は経済性が低いだけでなく、前記エッチング工程でフォトレジスト膜に損傷を与える可能性が高いという問題点がある。
他の例に、基板表面からフォトレジスト膜を分離する従来方法として、フォトレジスト膜と基板との間に接着性テープを提供する方法がある。前記方法は、基板上にカプトン（kepton）のような接着性テープを塗布し、接着性テープ上にフォトレジストをコーティングして膜を形成し、露光工程（lithography）によりフォトレジストをパターニングし、接着性テープからパターニングされたフォトレジスト膜を分離する。しかしながら、フォトレジスト膜の厚さは数十〜数百μmに非常に薄いので、物理的な力による分離過程で損傷される可能性が非常に高いという問題点がある。
関連先行技術には、大韓民国公開特許第１０−２００７−００６７４４２号、大韓民国公開特許第１０−２０１２−００１１６０８号、及び大韓民国公開特許第１０−２０１３−００３４４８０号がある。
ここに、本発明の技術的課題はこのような点から着眼したものであって、本発明の目的はＴＰＩ（temporary Polyimide）とフォトレジストとの熱膨張係数差を用いてフォトレジストを基板からより容易に分離できる熱膨張係数を用いた薄膜電極分離方法に関するものである。
前記した本発明の目的を実現するための一実施形態に従う熱膨張係数を用いた薄膜電極分離方法において、基板上に第１溶液を塗布する。前記基板上に塗布された第１溶液を硬化する。前記基板を所定時間の間放置して前記基板上に第１熱膨張係数を有する第１薄膜が形成される。前記第１薄膜が形成された基板上にフォトレジストをコーティングする。前記基板上にコーティングされたフォトレジストを硬化して第２熱膨張係数を有するフォトレジスト膜を形成する。前記フォトレジスト膜上に金属及びパッシベーション層を形成する。前記フォトレジスト膜と前記第１薄膜の互いに異なる熱膨張係数値の差を用いて前記フォトレジスト膜を前記第１薄膜から分離する。
一実施形態で、前記基板上に第１溶液を塗布するステップで、前記第１溶液を前記基板上にスピンコーティングして塗布することができる。
一実施形態で、前記第１溶液を硬化するステップで前記第１溶液が塗布された前記基板をホットプレート上で、互いに異なる温度と時間で複数の硬化工程により硬化させることができる。
一実施形態で、前記第１溶液を硬化するステップで、前記第１溶液が塗布された前記基板を６０℃温度で３０分間加熱するステップ、前記第１溶液が塗布された前記基板を８０℃温度で３０分間加熱するステップ、前記第１溶液が塗布された前記基板を１５０℃温度で３０分間加熱するステップ、前記第１溶液が塗布された前記基板を２３０℃温度で３０分間加熱するステップ、及び前記第１溶液が塗布された前記基板を３００℃温度で３０分間加熱するステップを含むことができる。
一実施形態で、前記第１溶液はＴＰＩ（temporary Polyimide）溶液でありうる。
一実施形態で、前記第１薄膜の第１熱膨張係数は３であり、前記フォトレジスト膜の第２熱膨張係数は５０以上でありうる。
一実施形態で、前記フォトレジスト膜を前記第１薄膜から分離するステップで、レーザーまたはカッターを用いて前記フォトレジスト膜の隅部にスクラッチを形成した後、フォルセプスで剥がすことができる。
本発明の実施形態によれば、熱膨張係数差により引き起こされる熱応力を用いてＴＰＩ薄膜とフォトレジスト膜を容易に分離することができ、これによって基板及びＴＰＩ薄膜の損傷無しで分離できる効果がある。
また、フォトレジスト膜の除去のために大量の水資源の使用や薬品廃液を処理する必要がないので、環境汚染、水資源の大量消費を防止することができる。
また、フォトレジスト膜の除去のための別途の工程が不必要であるので、工程が大幅短縮されて生産性が向上できる。
本発明の一実施形態による熱膨張係数を用いた薄膜電極分離方法を図示した流れ図である。 図１の熱膨張係数を用いた薄膜電極分離方法を図示した工程図である。
本発明は多様な変更を加えることができ、いろいろな形態を有することができるところ、実施形態を本文に詳細に説明する。しかしながら、これは本発明を特定の開示形態に対して限定しようとするものでなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものとして理解されなければならない。各図面を説明しながら類似の参照符号を類似の構成要素に対して使用した。第１、第２などの用語は多様な構成要素を説明することに使用できるが、前記構成要素は前記用語により限定されてはならない。
前記用語は１つの構成要素を他の構成要素から区別する目的のみに使われる。本出願で使用した用語は単に特定の実施形態を説明するために使われたものであって、本発明を限定しようとする意図ではない。単数の表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。
本出願で、“含む”または“なされる”などの用語は明細書上に記載された特徴、数字、ステップ、動作、構成要素、部分品、またはこれらを組組み合わせたものが存在することを指定しようとするものであり、１つまたはその以上の他の特徴や数字、ステップ、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されなければならない。
異に定義されない限り、技術的または科学的な用語を含めてここで使われる全ての用語は本発明が属する技術分野で通常の知識を有する者により一般的に理解されることと同一な意味を有している。一般的に使われる事前に定義されていることと同一な用語は関連技術の文脈上の意味と一致する意味を有するものとして解釈されなければならず、本出願で明白に定義しない限り、理想的であるか、または過度に形式的な意味として解釈できない。
以下、添付した図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
図１は本発明の一実施形態による熱膨張係数を用いた薄膜電極分離方法を図示した流れ図であり、図２ａ乃至図２ｆは図１の熱膨張係数を用いた薄膜電極分離方法を図示した工程図である。
図面上に図示してはいないが、本実施形態では第１溶液１０を塗布する前に、先に基板１００をＴＭＡＨ（Tetramethyl ammonium hydroxide）溶液に入れて洗浄する。前記第１溶液１０は、例えば、ＴＰＩ（temporary PI）溶液でありえ、前記ＴＰＩ溶液の場合、粘度が非常に低くてコーティング厚さが非常に薄くて洗浄しない場合、コーティングが正しくなされることができないので、前記基板１００を洗浄することが好ましい。
一方、本実施形態で第１溶液に使われるＴＰＩは、従来の半導体工程で使われるＰＩとは異なり、熱膨張係数を低めた低粘度液状材料であって、化学的に安定的で、硬化された場合、非常に柔軟な材料的特性を有する。
次に、図１及び図２ａを参照すると、前記基板１００上に第１溶液１０を塗布する（ステップＳ１００）。
前記基板１００は，シリコン（Ｓｉ）、ガラス（glass）、石英（quartz）、金属（metal）、及びプラスチック（plastic）からなる群より選択できる。
前記基板１００上に前記第１溶液１０の塗布が完了すれば、所定時間の間前記基板１００をスピンコーティングする。即ち、スピンコーティング機２０を用いて前記第１溶液１０を前記基板１００上にコーティングするが、この場合、スピンコーティングは１０００ｒｐｍで３０秒間遂行されることが好ましい。
次に、図１及び図２ｂを参照すると、前記基板１００上に塗布された第１溶液１０を段階的に硬化する（ステップＳ２００）。
この場合、前記第１溶液１０が塗布された前記基板１００をホットプレート３０の上に位置させて段階的に加熱する。即ち、前記ホットプレート３０上で１つの条件で一定時間の間加熱するのでなく、互いに異なる温度と時間の多様な条件で加熱を段階的に遂行する。
例えば、前記ホットプレート３０を通じて、先に６０℃温度で３０分間加熱し、次に、８０℃温度で３０分間加熱し、次に、１５０℃温度で３０分間加熱し、次に、２３０℃温度で３０分間加熱し、次に、３００℃温度で３０分間加熱することができる。
このように段階的な加熱による硬化を完了すれば、次の図１及び図２ｃに図示したように、前記基板１００を所定時間の間放置することによって、前記基板１００上に第１薄膜１１が形成される（ステップＳ３００）。
ここで、前記第１薄膜１１は第１熱膨張係数を有し、前記第１熱膨張係数は例えば、３でありうる。一般的なＰＩ（polyimide）の熱膨張係数が１９乃至４０であることを考慮すると、前記第１薄膜１１であるＴＰＩ薄膜は一般的なＰＩの熱膨張係数より相当に低い熱膨張係数を有する。
前記基板１００上に前記第１薄膜１１の形成が完了すれば、図１及び図２ｄに図示したように、前記基板１００上にフォトレジスト２００をコーティングする（ステップＳ４００）。
即ち、前記基板１００上には第１薄膜１１が形成された状態であるので、前記フォトレジスト２００は前記第１薄膜１１上にコーティングされる。
この際、前記フォトレジスト２００は後述するステップで前記基板１００から剥離しようとするフォトレジスト膜を形成するためのもので、電極のベースになることができる。
次に、図１及び図２ｅを参照すると、前記基板１００上にコーティングされたフォトレジスト２００を硬化してフォトレジスト膜２０１を形成する（ステップＳ５００）。この場合、前記基板１００上に熱照射部４０を通じて熱のみ加えるか、または熱及びＵＶを共に加えて前記フォトレジスト２００を硬化することができる。
ここで、前記フォトレジスト膜２０１は第２熱膨張係数を有し、前記第２熱膨張係数は５０以上でありうる。
即ち、前記フォトレジスト膜２０１は前記第１薄膜１１と互いに異なる熱膨張係数を有し、熱膨張係数の差が相対的に大きいことを確認することができる。
以後、図１及び図２ｆに図示したように、前記フォトレジスト膜２０１上に金属３００及びパッシベーション層４００を順次に形成する（ステップＳ６００）。即ち、前記フォトレジスト膜２０１上に前記金属３００及び前記パッシベーション層４００を順次に形成することによって、電極７０の製作が完了する。言い換えると、前記電極７０は前記フォトレジスト膜２０１、前記金属３００、及び前記パッシベーション層４００からなる。
ここで、前記金属３００は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタニウム（Ｔｉ）などを含んで形成できるが、これに限定するのではなく、多様に設計変更できることは自明である。
また、前記パッシベーション層４００は、金属酸化物、炭素ナノチューブ、高分子電解質、ガラス繊維などを含んで形成できるが、素材はこれに限定しない。前記金属酸化物としてワイヤー（wire）、チューブ（tube）、またはパーティクル（particle）タイプの金属酸化物（例えば、Ａｌ２Ｏ３またはシリコン酸化物）が用いられ、その他にもシルバーナノワイヤー、銅メッシュ、シルバーメッシュ、銀塩などの素材が使われることもできる。このような物質は単独に使われるか、または２以上の物質を含んで形成できる。
一方、図面を通じては、前記金属３００及び前記パッシベーション層４００が単純に四角プレート形状に順次に積層されたことを図示したが、これは電極であって、多様な形状に設計されて製作できることは自明であり、図面に図示した形状に制限されるのではない。
次に、図１及び図２ｇを参照すると、前記電極７０を前記基板１００から分離するために、前記フォトレジスト膜２０１を前記第１薄膜１１から分離する（ステップＳ７００）。この場合、前記フォトレジスト膜２０１と前記第１薄膜１１の互いに異なる熱膨張係数値の差を用いる。
前述したように、前記第１薄膜１１の第１熱膨張係数は３であり、前記フォトレジスト膜２０１の第２熱膨張係数は５０以上であって、前記第１薄膜１１と前記フォトレジスト膜２０１は互いに異なる熱膨張係数を有し、前記第１薄膜１１の熱膨張係数と前記第１薄膜１１の上に形成される前記フォトレジスト薄膜２０１の熱膨張係数の差は相対的に非常に大きいということができる。
一方、熱膨張係数の差は熱膨張係数の差による応力を引き起こすので、熱膨張係数の差の大きい前記第１薄膜１１と前記フォトレジスト膜２０１を使用するので、これらの間に熱応力が引き起こされることがある。
このような熱膨張係数の差により引き起こされた熱応力により前記第１薄膜１１と前記フォトレジスト膜２０１との間の界面接着力が弱まることによって、これらが容易に分離できる。
即ち、前記熱応力が前記第１薄膜１１と前記フォトレジスト膜２０１との間の界面接着力より大きくなるにつれて、これらが分離できるものである。熱膨張係数の差に起因した熱応力が大きくなるにつれて、前記第１薄膜１１と前記フォトレジスト膜２０１の接着力が大きく弱まることがあり、したがって、前記第１薄膜１１と前記フォトレジスト膜２０１を物理的に分離することに適当な状態になることができる。
一方、前記第１薄膜１１と前記フォトレジスト膜２０１をこのように分離するためにレーザーまたはカッターを用いることができる。
即ち、前記第１薄膜１１と前記フォトレジスト膜２０１との間の界面の縁に前記レーザーを照射するか、またはカッターを用いて前記縁に先に剥離現象を発生させる。次に、ピンセットまたはフォルセプスを用いて前記剥離された縁部分から剥がす始めて前記フォトレジスト膜を前記第１薄膜から完全に分離することができる。
以上のように、第１薄膜１１とフォトレジスト膜２０１との間の界面にレーザー照射、カッターなどを用いた物理的剥離を引き起こして２つ層を互いに分離することによって、従来のエッチングなどの工程を通じての化学的分離工程を省略することができるので、製作された電極７０の損傷が最小化され、相対的に分離工程を容易に遂行することができる。
このように、前記フォトレジスト膜２０１が前記第１薄膜１１から分離されれば、前記フォトレジスト膜２０１上の電極７０構造が前記第１薄膜１１から分離されるものであって、そうして電極７０の製作が完了できる。
一方、以上のように、フォトレジスト膜２０１上に電極が形成される構造であって、最近ストレッチャブル（stretchable）素子、またはウェラブル（wearable）素子などの柔軟（flexible）素子の製作をより容易にすることができる。即ち、柔軟素子の製作時、直接柔軟基板上に電極を形成する工程の場合、電極形成での工程不良が多数発生するようになって、相対的に堅い基板をベース基板に電極を形成し、ベース基板を除去する工程が主に適用されるが、本実施形態の場合、このようなベース基板の除去時、特に熱膨張係数の差を用いて分離を容易に遂行することができるので、製作された電極の損傷を最小化し、かつ容易な分離を遂行することができる長所がある。
本発明の実施形態によれば、熱膨張係数差により引き起こされる熱応力を用いてＴＰＩ薄膜とフォトレジスト膜を容易に分離することができ、これによって基板及びＴＰＩ薄膜の損傷無しで分離することができる効果がある。
また、フォトレジスト膜の除去のために大量の水資源の使用や薬品廃液を処理する必要がないので、環境汚染、水資源の大量消費を防止することができる。
また、フォトレジスト膜の除去のための別途の工程が不必要であるので、工程が大幅短縮されて生産性が向上できる。
前記では本発明の好ましい実施形態を参照して説明したが、該当技術分野の熟練した当業者は下記の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解することができる。
１０ 第１溶液
１１ 第１薄膜
２０ スピンコーティング機
３０ ホットプレート
４０ 熱照射部
７０ 電極
１００ 基板
２００ フォトレジスト
２０１ フォトレジスト膜
３００ 金属
４００ パッシベーション層

Claims (7)

  1. 基板上に第１溶液を塗布するステップと、
    前記基板上に塗布された第１溶液を硬化するステップと、
    前記基板を所定時間の間放置して前記基板上に第１熱膨張係数を有する第１薄膜が形成されるステップと、
    前記第１薄膜が形成された基板上にフォトレジストをコーティングするステップと、
    前記基板上にコーティングされたフォトレジストを硬化して第２熱膨張係数を有するフォトレジスト膜を形成するステップと、
    前記フォトレジスト膜上に金属及びパッシベーション層を形成するステップと、
    前記フォトレジスト膜と前記第１薄膜の互いに異なる熱膨張係数値の差を用いて前記フォトレジスト膜を前記第１薄膜から分離するステップとを含む熱膨張係数を用いた薄膜電極分離方法。
  2. 前記基板上に第１溶液を塗布するステップで、
    前記第１溶液を前記基板上にスピンコーティングして塗布することを特徴とする、請求項１に記載の熱膨張係数を用いた薄膜電極分離方法。
  3. 前記第１溶液を硬化するステップで、
    前記第１溶液が塗布された前記基板をホットプレート上で、互いに異なる温度と時間で複数の硬化工程で硬化させることを特徴とする、請求項１に記載の熱膨張係数を用いた薄膜電極分離方法。
  4. 前記第１溶液を硬化するステップで、
    前記第１溶液が塗布された前記基板を６０℃温度で３０分間加熱するステップと、
    前記第１溶液が塗布された前記基板を８０℃温度で３０分間加熱するステップと、
    前記第１溶液が塗布された前記基板を１５０℃温度で３０分間加熱するステップと、
    前記第１溶液が塗布された前記基板を２３０℃温度で３０分間加熱するステップと、
    前記第１溶液が塗布された前記基板を３００℃温度で３０分間加熱するステップとを含むことを特徴とする、請求項３に記載の熱膨張係数を用いた薄膜電極分離方法。
  5. 前記第１溶液はＴＰＩ（temporary Polyimide）溶液であることを特徴とする、請求項１に記載の熱膨張係数を用いた薄膜電極分離方法。
  6. 前記第１薄膜の第１熱膨張係数は３であり、
    前記フォトレジスト膜の第２熱膨張係数は５０以上であることを特徴とする、請求項５に記載の熱膨張係数を用いた薄膜電極分離方法。
  7. 前記フォトレジスト膜を前記第１薄膜から分離するステップで、
    レーザーまたはカッターを用いて前記フォトレジスト膜の隅部にスクラッチを形成した後、フォルセプスで剥がすことを特徴とする、請求項１に記載の熱膨張係数を用いた薄膜電極分離方法。
JP2020542510A 2017-12-05 2018-08-07 熱膨張係数を用いた薄膜電極分離方法 Active JP6955637B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170165750A KR102013283B1 (ko) 2017-12-05 2017-12-05 열팽창 계수를 이용한 박막전극 분리 방법
KR10-2017-0165750 2017-12-05
PCT/KR2018/008921 WO2019112141A1 (ko) 2017-12-05 2018-08-07 열팽창 계수를 이용한 박막전극 분리 방법

Publications (2)

Publication Number Publication Date
JP2021500233A true JP2021500233A (ja) 2021-01-07
JP6955637B2 JP6955637B2 (ja) 2021-10-27

Family

ID=66751519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020542510A Active JP6955637B2 (ja) 2017-12-05 2018-08-07 熱膨張係数を用いた薄膜電極分離方法

Country Status (5)

Country Link
US (1) US11056339B1 (ja)
EP (1) EP3683824A4 (ja)
JP (1) JP6955637B2 (ja)
KR (1) KR102013283B1 (ja)
WO (1) WO2019112141A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102271268B1 (ko) * 2019-09-20 2021-06-30 재단법인대구경북과학기술원 전자장치 제조방법
CN115849298B (zh) * 2023-01-18 2023-05-09 胜科纳米(苏州)股份有限公司 一种具有梳齿结构芯片的梳齿层去除方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307063A (ja) * 1995-03-09 1996-11-22 Tokin Corp 電気回路基板及びその製造方法
JP2003303789A (ja) * 2002-04-10 2003-10-24 Laser Gijutsu Sogo Kenkyusho フォトレジスト剥離除去方法及び装置
JP2005228873A (ja) * 2004-02-12 2005-08-25 Murata Mfg Co Ltd 電極形成方法
JP2006249421A (ja) * 2005-02-14 2006-09-21 Shin Etsu Chem Co Ltd 感光性樹脂及びその製造方法
JP2008103660A (ja) * 2006-09-19 2008-05-01 Hitachi Chemical Dupont Microsystems Ltd 樹脂膜形成方法、レリーフパターンの製造方法及び電子部品
JP2014022716A (ja) * 2012-07-23 2014-02-03 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd 一体的構成要素を備えた多層電子支持構造体
JP2014159645A (ja) * 2006-03-15 2014-09-04 Rolex Sa Ｌｉｇａ技術における単層又は複数層の金属構造の製造方法及びそれにより得られる構造
WO2016129546A1 (ja) * 2015-02-10 2016-08-18 日産化学工業株式会社 剥離層形成用組成物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658976A1 (fr) * 1990-02-23 1991-08-30 Schiltz Andre Procede de lift-off (enlevement d'une couche par decollement d'une couche sous-jacente) mecanique.
JP2001291728A (ja) * 2000-04-07 2001-10-19 Ind Technol Res Inst ポリアミド膜工程を用いたパッケージ方法
US6757469B2 (en) * 2002-03-18 2004-06-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Temperature insensitive optical waveguide device
KR100952015B1 (ko) * 2002-12-10 2010-04-08 엘지이노텍 주식회사 반도체 소자 제조방법
KR20070067442A (ko) 2005-12-23 2007-06-28 삼성전자주식회사 기판으로부터 포토레지스트 막을 분리하는 방법 및 상기포토레지스트 막을 이차 기판과 접합하는 방법
KR101209172B1 (ko) 2010-07-29 2012-12-06 고려대학교 산학협력단 기판으로부터 폴리이미드 전극의 분리방법 및 이를 포함하는 폴리이미드 전극의 제조방법
EP2711972A4 (en) * 2011-05-20 2014-10-22 Sumitomo Corp METHOD FOR PRODUCING A PATTERN STRUCTURE
KR20130034480A (ko) 2011-09-28 2013-04-05 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법
KR101922118B1 (ko) * 2012-08-27 2018-11-26 삼성전자주식회사 플렉서블 반도체소자 및 그 제조방법
KR101429732B1 (ko) * 2013-12-18 2014-08-12 주식회사 엔픽스 건식 박리 장치, 건식 박리를 위한 고속 입자 빔을 생성하는 노즐 및 고속 입자 빔을 이용한 건식 박리 방법.
TWI488549B (zh) * 2014-03-07 2015-06-11 Azotek Co Ltd 金屬基板及其製作方法
KR101610358B1 (ko) * 2014-03-19 2016-04-07 울산과학기술원 신축성 기판 및 그 제조 방법
JP6047597B2 (ja) 2015-02-10 2016-12-21 株式会社日立製作所 超音波診断システム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307063A (ja) * 1995-03-09 1996-11-22 Tokin Corp 電気回路基板及びその製造方法
JP2003303789A (ja) * 2002-04-10 2003-10-24 Laser Gijutsu Sogo Kenkyusho フォトレジスト剥離除去方法及び装置
JP2005228873A (ja) * 2004-02-12 2005-08-25 Murata Mfg Co Ltd 電極形成方法
JP2006249421A (ja) * 2005-02-14 2006-09-21 Shin Etsu Chem Co Ltd 感光性樹脂及びその製造方法
JP2014159645A (ja) * 2006-03-15 2014-09-04 Rolex Sa Ｌｉｇａ技術における単層又は複数層の金属構造の製造方法及びそれにより得られる構造
JP2008103660A (ja) * 2006-09-19 2008-05-01 Hitachi Chemical Dupont Microsystems Ltd 樹脂膜形成方法、レリーフパターンの製造方法及び電子部品
JP2014022716A (ja) * 2012-07-23 2014-02-03 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd 一体的構成要素を備えた多層電子支持構造体
WO2016129546A1 (ja) * 2015-02-10 2016-08-18 日産化学工業株式会社 剥離層形成用組成物

Also Published As

Publication number Publication date
KR20190066224A (ko) 2019-06-13
US20210193452A1 (en) 2021-06-24
WO2019112141A1 (ko) 2019-06-13
EP3683824A1 (en) 2020-07-22
US11056339B1 (en) 2021-07-06
KR102013283B1 (ko) 2019-08-22
EP3683824A4 (en) 2021-07-14
JP6955637B2 (ja) 2021-10-27

Similar Documents

Publication Publication Date Title
US9656440B2 (en) Releasable substrate on a carrier
TW201104732A (en) Thin wafer structure and method
JP6955637B2 (ja) 熱膨張係数を用いた薄膜電極分離方法
JP5090789B2 (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
JP5891814B2 (ja) パターン構造体の製造方法とこれに使用するパターン形成用基材
CN103885300A (zh) 一种疏水表面光刻工艺
TW201829310A (zh) 石墨烯膜之製造方法及利用此石墨烯膜之防護薄膜組件之製造方法
TW201621010A (zh) 聲波式指紋辨識元件及其製造方法
US10083850B2 (en) Method of forming a flexible semiconductor layer and devices on a flexible carrier
CN104766724B (zh) 一种基于四氧化三钴纳米结构的微型电容器微制作工艺
KR20070067442A (ko) 기판으로부터 포토레지스트 막을 분리하는 방법 및 상기포토레지스트 막을 이차 기판과 접합하는 방법
JP5836021B2 (ja) 厚膜レジストの現像方法、及び半導体デバイスの製造方法
WO2013072954A1 (ja) 転写金型の製造方法、それによって作製された転写金型、及びその転写金型によって作製された部品
CN116313762A (zh) 一种金属电极的转移方法
CN112010259B (zh) 一种用于转移器官芯片中多孔pdms薄膜的方法
JP6856020B2 (ja) 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材
TW201234947A (en) Method for manufacturing element substrate
CN110928142A (zh) 一种光刻厚胶与金属基底结合力的改善方法
JP3726578B2 (ja) 半導体装置の製造方法
TW201024206A (en) Manufacturing method for columns of a micro-gas chromatography
JP2006019316A (ja) パターン形成方法及び薄膜の作製方法
Sundani et al. Design and fabrication of a micromachined free-floating membrane on a flexible substrate
JP2677411B2 (ja) 薄膜磁気ヘッドの製造方法
JP2001249441A (ja) リソグラフィー用ペリクル
JP2023093790A (ja) グラフェンの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211001

R150 Certificate of patent or registration of utility model

Ref document number: 6955637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150