KR20190066224A - 열팽창 계수를 이용한 박막전극 분리 방법 - Google Patents

열팽창 계수를 이용한 박막전극 분리 방법 Download PDF

Info

Publication number
KR20190066224A
KR20190066224A KR1020170165750A KR20170165750A KR20190066224A KR 20190066224 A KR20190066224 A KR 20190066224A KR 1020170165750 A KR1020170165750 A KR 1020170165750A KR 20170165750 A KR20170165750 A KR 20170165750A KR 20190066224 A KR20190066224 A KR 20190066224A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
solution
thermal expansion
expansion coefficient
Prior art date
Application number
KR1020170165750A
Other languages
English (en)
Other versions
KR102013283B1 (ko
Inventor
정하철
권다혜
문진희
김영진
안진우
최원정
이승아
김아희
박하나
Original Assignee
재단법인 오송첨단의료산업진흥재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 오송첨단의료산업진흥재단 filed Critical 재단법인 오송첨단의료산업진흥재단
Priority to KR1020170165750A priority Critical patent/KR102013283B1/ko
Priority to US16/756,100 priority patent/US11056339B1/en
Priority to EP18885939.1A priority patent/EP3683824A4/en
Priority to JP2020542510A priority patent/JP6955637B2/ja
Priority to PCT/KR2018/008921 priority patent/WO2019112141A1/ko
Publication of KR20190066224A publication Critical patent/KR20190066224A/ko
Application granted granted Critical
Publication of KR102013283B1 publication Critical patent/KR102013283B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00484—Processes for releasing structures not provided for in group B81C1/00476
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes

Abstract

열팽창 계수를 이용한 박막전극 분리 방법에서, 기판 상에 제1 용액을 도포한 후 소정 시간 동안 상기 기판을 스핀 코팅한다. 상기 기판 상에 도포된 제1 용액을 단계적으로 경화한다. 상기 기판을 소정 시간 동안 방치하여 상기 기판 상에 제1 열팽창계수를 갖는 제1 박막을 형성한다. 상기 제1 박막이 형성된 기판 상에 포토레지스트를 코팅한다. 상기 기판 상에 코팅된 포토레지스트를 경화하여 제2 열팽창계수를 갖는 포토레지스트막을 형성한다. 상기 포토레지스트막 상에 금속 및 패시베이션층을 형성한다. 상기 포토레지스트막과 상기 제1 박막의 서로 다른 열팽창 계수값의 차이를 이용하여 상기 포토레지스트막을 상기 제1 박막으로부터 분리한다.

Description

열팽창 계수를 이용한 박막전극 분리 방법{METHOD OF DETACHING A THIN FILM ELECTRODE USING THERMAL EXPANSION COEFFICIENT}
본 발명은 열팽창 계수를 이용한 박막전극 분리 방법에 관한 것으로, 더욱 상세하게는 TEMPORARY PI(TPI)와 포토레지스트와의 열팽창 계수 차이를 이용하여 기판으로부터 전극을 분리하기 위한 열팽창 계수를 이용한 박막전극 분리 방법에 관한 것이다.
종래의 반도체 기판을 사용한 반도체 장치의 제조과정에서는 반도체 기판 표면에 도포된 포토레지스트를 기판 표면으로부터 박리하는 공정을 포함하고 있다.
예를 들어, 대한민국 공개특허 제 10-2013-0034480에서와 같이, 기판 표면으로부터 포토레지스트막을 분리하는 종래 방법으로서 기판을 에칭하는 방법이 있다. 그러나 상기 방법은 기판 상에 포토레지스트를 코팅하여 막을 형성하고, 노광 공정(lithography)에 의해 포토레지스트를 패터닝하고, 습식 또는 건식 에칭에 의해 기판을 제거하는 것이다. 하지만, 상기 방법은 경제성이 낮을 뿐만 아니라 상기 에칭 공정에서 포토레지스트 막에 손상을 줄 가능성이 높은 문제점이 있다.
다른 예로, 기판 표면으로부터 포토레지스트막을 분리하는 종래 방법으로서 포토레지스트막과 기판 사이에 접착성 테이프를 제공하는 방법이 있다. 상기 방법은 기판 상에 캡톤(kepton)과 같은 접착성 테이프를 도포하고, 접착성 테이프 상에 포토레지스트를 코팅하여 막을 형성하고, 노광 공정(lithographu)에 의해 포토레지스트를 패터닝하고, 접착성 테이프로부터 패터닝된 포토레지스트막을 분리한다. 하지만, 포토레지스트막의 두께는 수십~수백 ㎛로 매우 얇기 때문에 물리적 힘에 의한 분리 과정에서 손상될 가능성이 매우 높은 문제점이 있다.
대한민국 공개특허 제10-2007-0067442호 대한민국 공개특허 제10-2012-0011608호 대한민국 공개특허 제 10-2013-0034480호
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 TPI(temporary Polyimide)와 포토레지스트와의 열팽창 계수 차이를 이용하여 포토레지스트를 기판으로부터 보다 용이하게 분리할 수 있는 열팽창 계수를 이용한 박막전극 분리 방법에 관한 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 열팽창 계수를 이용한 박막전극 분리 방법에서, 기판 상에 제1 용액을 도포한다. 상기 기판 상에 도포된 제1 용액을 경화한다. 상기 기판을 소정 시간 동안 방치하여 상기 기판 상에 제1 열팽창계수를 갖는 제1 박막이 형성된다. 상기 제1 박막이 형성된 기판 상에 포토레지스트를 코팅한다. 상기 기판 상에 코팅된 포토레지스트를 경화하여 제2 열팽창계수를 갖는 포토레지스트막을 형성한다. 상기 포토레지스트막 상에 금속 및 패시베이션층을 형성한다. 상기 포토레지스트막과 상기 제1 박막의 서로 다른 열팽창 계수값의 차이를 이용하여 상기 포토레지스트막을 상기 제1 박막으로부터 분리한다.
일 실시예에서, 상기 기판 상에 제1 용액을 도포하는 단계에서 상기 제1 용액을 상기 기판 상에 스핀 코팅하여 도포할 수 있다.
일 실시예에서, 상기 제1 용액을 경화하는 단계에서 상기 제1 용액이 도포된 상기 기판을 핫 플레이트 상에서, 서로 다른 온도와 시간으로 복수의 경화공정으로 경화시킬 수 있다.
일 실시예에서, 상기 제1 용액을 경화하는 단계에서 상기 제1 용액이 도포된 상기 기판을 60℃ 온도에서 30분 동안 가열하는 단계, 상기 제1 용액이 도포된 상기 기판을 80℃ 온도에서 30분 동안 가열하는 단계, 상기 제1 용액이 도포된 상기 기판을 150℃ 온도에서 30분 동안 가열하는 단계, 상기 제1 용액이 도포된 상기 기판을 230℃ 온도에서 30분 동안 가열하는 단계 및 상기 제1 용액이 도포된 상기 기판을 300℃ 온도에서 30분 동안 가열하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 용액은 TPI(temporary Polyimide) 용액일 수 있다.
일 실시예에서, 상기 제1 박막의 제1 열팽창 계수는 3 이고, 상기 포토레지스트막의 제2 열팽창 계수는 50 이상일 수 있다.
일 실시예에서, 상기 포토레지스트막을 상기 제1 박막으로부터 분리하는 단계에서, 레이저 또는 커터를 이용하여 상기 포토레지스트막의 모서리부에 스크래치를 형성한 후 포셉으로 떼어낼 수 있다.
본 발명의 실시예들에 의하면, 열팽창계수 차이에 의해 유발되는 열응력을 이용하여 TPI 박막과 포토레지스트막을 용이하게 분리할 수 있으며, 이에 따라 기판 및 TPI 박막의 손상 없이 분리할 수 있는 효과가 있다.
또한, 포토레지스트막의 제거를 위해 대량의 수자원의 사용이나 약품 폐액을 처리할 필요가 없어, 환경오염, 수자원의 대량소비를 방지할 수 있다.
또한, 포토레지스트막의 제거를 위한 별도의 공정이 불필요하므로 공정이 대폭 단축되어 생산성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 의한 열팽창 계수를 이용한 박막전극 분리 방법을 도시한 흐름도이다.
도 2a 내지 도 2f는 도 1의 열팽창 계수를 이용한 박막전극 분리 방법을 도시한 공정도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 의한 열팽창 계수를 이용한 박막전극 분리 방법을 도시한 흐름도이고, 도 2a 내지 도 2f는 도 1의 열팽창 계수를 이용한 박막전극 분리 방법을 도시한 공정도들이다.
도면상에 도시하지 않았으나, 본 실시예에서는 제1 용액(10)을 도포하기 전에 먼저 기판(100)을 TMAH(Tetramethyl ammonium hydroxide) 용액에 넣어 세척한다. 상기 제1 용액(10)은 예를 들어, TPI(temporary PI) 용액일 수 있고, 상기 TPI 용액의 경우 점도가 매우 낮아 코팅 두께가 매우 얇아 세척을 하지 않을 경우 코팅이 제대로 이루어질 수 없으므로 상기 기판(100)을 세척하는 것이 바람직하다.
한편, 본 실시예에서 제1 용액으로 사용되는 TPI는 종래 반도체 공정에서 사용되는 PI와 달리 열팽창계수를 낮춘 저점도 액상 재료로서, 화학적으로 안정적이고, 경화된 경우 매우 유연한 재료적 특성을 가진다.
다음으로 도 1 및 도 2a를 참조하면, 상기 기판(100) 상에 제1 용액(10)을 도포한다(단계 S100).
상기 기판(100)은 실리콘(Si), 유리(glass), 석영(quartz), 금속(metal) 및 플라스틱(plastic)으로 이루어진 군에서 선택될 수 있다.
상기 기판(100) 상에 상기 제1 용액(10)의 도포가 완료되면 소정 시간 동안 상기 기판(100)을 스핀 코팅한다. 즉, 스핀 코팅기(20)를 이용하여 상기 제1 용액(10)을 상기 기판(100) 상에 코팅하는데, 이 경우 스핀 코팅은 1000 rpm으로 30초간 수행되는 것이 바람직하다.
다음으로, 도 1 및 도 2b를 참조하면 상기 기판(100) 상에 도포된 제1 용액(10)을 단계적으로 경화한다(단계 S200).
이 경우, 상기 제1 용액(10)이 도포된 상기 기판(100)을 핫플레이트(30) 위에 위치시켜 단계적으로 가열한다. 즉, 상기 핫플레이트(30) 상에서 하나의 조건으로 일정 시간동안 가열하는 것이 아니고, 서로 다른 온도와 시간의 다양한 조건으로 가열을 단계적으로 수행한다.
예를 들어, 상기 핫플레이트(30)를 통해 먼저 60℃온도에서 30분 동안 가열하고, 그 다음 80℃ 온도에서 30분 동안 가열하고, 그 다음 150℃ 온도에서 30분 동안 가열하고, 그 다음 230℃ 온도에서 30분 동안 가열하고, 그 다음 300℃ 온도에서 30분 동안 가열할 수 있다.
이와 같이 단계적인 가열에 의한 경화를 완료하면, 그 다음 도 1 및 도 2c에 도시된 바와 같이 상기 기판(100)을 소정 시간 동안 방치함으로써 상기 기판(100) 상에 제1 박막(11)이 형성된다(단계 S300).
여기서 상기 제1 박막(11)은 제1 열팽창 계수를 가지며, 상기 제1 열팽창계수는 예를 들어, 3일 수 있다. 일반적인 PI(polyimide)의 열팽창계수가 19 내지 40인 것을 고려할 때, 상기 제1 박막(11)인 TPI 박막은 일반적인 PI의 열팽창계수 보다 상당히 낮은 열팽창계수를 가진다.
상기 기판(100) 상에 상기 제1 박막(11)의 형성이 완료되면, 도 1 및 도 2d에 도시된 바와 같이 상기 기판(100) 상에 포토레지스트(200)를 코팅한다(단계 S400).
즉, 상기 기판(100) 상에는 제1 박막(11)이 형성된 상태이므로, 상기 포토레지스트(200)는 상기 제1 박막(11) 상에 코팅된다.
이때, 상기 포토레지스트(200)는 후술하는 단계에서 상기 기판(100)으로부터 박리하려는 포토레지스트막을 형성하기 위한 것으로 전극의 베이스가 될 수 있다.
다음, 도 1 및 도 2e를 참조하면, 상기 기판(100) 상에 코팅된 포토레지스트(200)를 경화하여 포토레지스트막(201)을 형성한다(단계 S500). 이 경우, 상기 기판(100) 상에 열조사부(40)를 통해 열만 가하거나 열 및 UV를 함께 가하여 상기 포토레지스트(200)를 경화할 수 있다.
여기서 상기 포토레지스트막(201)은 제2 열팽창계수를 가지며, 상기 제2 열팽창계수는 50 이상일 수 있다.
즉, 상기 포토레지스트막(201)은 상기 제1 박막(11)과 서로 다른 열팽창계수를 가지며, 열팽창 계수의 차이가 상대적으로 큼을 확인할 수 있다.
이후, 도 1 및 도 2f에 도시된 바와 같이, 상기 포토레지스트막(201) 상에 금속(300) 및 패시베이션층(400)을 차례로 형성한다(단계 S600). 즉, 상기 포토레지스트막(201) 상에 상기 금속(300) 및 상기 패시베이션층(400)을 차례로 형성함으로써 전극(70)의 제작이 완료된다. 다시 말해, 상기 전극(70)은 상기 포토레지스트막(201), 상기 금속(300) 및 상기 패시베이션층(400)으로 이루어진다.
여기서, 상기 금속(300)은 니켈(Ni), 팔라듐(Pd), 코발트(Co), 텅스텐(W), 티타늄(Ti) 등을 포함하여 형성될 수 있으나, 이에 한정하는 것은 아니며 다양하게 설계변경될 수 있음은 자명하다.
또한, 상기 패시베이션층(400)은 금속 산화물, 탄소 나노 튜브, 고분자 전해질, 유리 섬유 등을 포함하여 형성될 수 있으나, 소재는 이에 한정하지 않는다. 상기 금속 산화물로서 와이어(wire), 튜브(tube) 또는 파티클(particle) 타입의 금속 산화물(예를 들어, Al2O3 혹은 실리콘 산화물)이 이용될 수 있으며, 이외에도 실버나노와이어, 구리 메시, 실버 메시, 은염 등의 소재가 사용될 수도 있다. 이러한 물질들은 단독으로 사용되거나 2 이상의 물질을 포함하여 형성될 수 있다.
한편, 도면을 통해서는, 상기 금속(300) 및 상기 패시베이션층(400)이 단순히 사각 플레이트 형상으로 차례로 적층된 것을 도시하였으나, 이는 전극으로서, 다양한 형상으로 설계되어 제작될 수 있음은 자명하며, 도면에 도시된 형상으로 제한되는 것은 아니다.
그 다음, 도 1 및 도 2g를 참조하면, 상기 전극(70)을 상기 기판(100)으로부터 분리하기 위해, 상기 포토레지스트막(201)을 상기 제1 박막(11)으로부터 분리한다(단계 S700). 이 경우, 상기 포토레지스트막(201)과 상기 제1 박막(11)의 서로 다른 열팽창 계수값의 차이를 이용한다.
전술한 바와 같이, 상기 제1 박막(11)의 제1 열팽창 계수는 3이며, 상기 포토레지스트막(201)의 제2 열팽창 계수는 50이상으로, 상기 제1 박막(11)과 상기 포토레지스트막(201)은 서로 다른 열팽창계수를 가지며, 상기 제1 박막(11)의 열팽창계수와 상기 제1 박막(11) 위에 형성되는 상기 포토레지스트 박막(201)의 열팽창계수의 차이는 상대적으로 매우 크다고 할 수 있다.
한편, 열팽창계수의 차이는 열팽창 계수의 차이에 의한 응력을 유발하므로, 열팽창계수의 차이가 큰 상기 제1 박막(11)과 상기 포토레지스트막(201)을 사용하기 때문에 이들 사이에 열응력이 유발될 수 있다.
이와 같은 열팽창계수의 차이에 의해 유발된 열응력에 의해 상기 제1 박막(11)과 상기 포토레지스트막(201) 사이의 계면 접착력이 약화됨으로써 이들이 쉽게 분리될 수 있다.
즉, 상기 열응력이 상기 제1 박막(11)과 상기 포토레지스트막(201) 사이의 계면 접착력보다 커지면서 이들이 분리될 수 있는 것이다. 열팽창계수의 차이에 기인한 열응력이 커지면서 상기 제1 박막(11)과 상기 포토레지스트막(201)의 접착력이 크게 약화될 수 있으며, 따라서 상기 제1 박막(11)과 상기 포토레지스트막(201)을 물리적으로 분리하기에 적당한 상태가 될 수 있다.
한편, 상기 제1 박막(11)과 상기 포토레지스트막(201)을 이와 같이 분리하기 위해 레이저 또는 커터를 이용할 수 있다.
즉, 상기 제1 박막(11)과 상기 포토레지스트막(201) 사이의 계면의 가장자리에 상기 레이저를 조사하거나 커터를 이용하여 상기 가장자리에 먼저 박리현상을 발생시킨다. 그 다음, 핀셋 또는 포셉을 이용하여 상기 박리된 가장자리 부분부터 떼어내기 시작하여 상기 포토레지스트막을 상기 제1 박막으로부터 완전히 분리할 수 있다.
이상과 같이, 제1 박막(11)과 포토레지스트막(201) 사이의 계면에 레이저 조사, 커터 등을 이용한 물리적 박리를 야기하여 두 층을 서로 분리함으로써, 종래 에칭 등의 공정을 통한 화학적 분리 공정을 생략할 수 있어, 제작된 전극(70)의 손상이 최소화되며, 상대적으로 분리 공정을 용이하게 수행할 수 있다.
이와 같이, 상기 포토레지스트막(201)이 상기 제1 박막(11)으로부터 분리되면, 상기 포토레지스트막(201) 상의 전극(70) 구조가 상기 제1 박막(11)으로부터 분리되는 것으로, 그리하여 전극(70)의 제작이 완료될 수 있다.
한편, 이상과 같이, 포토레지스트막(201) 상에 전극이 형성되는 구조로서, 최근 스트레쳐블(stretchable) 소자, 또는 웨어러블(wearable) 소자 등의 유연(flexible) 소자의 제작을 보다 용이하게 할 수 있다. 즉, 유연 소자의 제작시 직접 유연 기판 상에 전극을 형성하는 공정의 경우, 전극 형성에서의 공정 불량이 다수 발생하게 되어, 상대적으로 견고한 기판을 베이스 기판으로 전극을 형성하고 베이스 기판을 제거하는 공정이 주로 적용되는데, 본 실시예의 경우 이러한 베이스 기판의 제거시, 특히 열팽창계수의 차이를 이용하여 분리를 용이하게 수행할 수 있어, 제작된 전극의 손상을 최소화하면서도 용이한 분리를 수행할 수 있는 장점이 있다.
본 발명의 실시예들에 의하면, 열팽창계수 차이에 의해 유발되는 열응력을 이용하여 TPI 박막과 포토레지스트막을 용이하게 분리할 수 있으며, 이에 따라 기판 및 TPI 박막의 손상 없이 분리할 수 있는 효과가 있다.
또한, 포토레지스트막의 제거를 위해 대량의 수자원의 사용이나 약품 폐액을 처리할 필요가 없어, 환경오염, 수자원의 대량소비를 방지할 수 있다.
또한, 포토레지스트막의 제거를 위한 별도의 공정이 불필요하므로 공정이 대폭 단축되어 생산성이 향상될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 제1 용액 11 : 제1 박막
20 : 스핀 코팅기 30 : 핫플레이트
40 : 열조사부 70 : 전극
100 : 기판
200 : 포토레지스트 201 : 포토레지스트막
300 : 금속 400 : 패시베이션층

Claims (7)

  1. 기판 상에 제1 용액을 도포하는 단계;
    상기 기판 상에 도포된 제1 용액을 경화하는 단계;
    상기 기판을 소정 시간 동안 방치하여 상기 기판 상에 제1 열팽창계수를 갖는 제1 박막이 형성되는 단계;
    상기 제1 박막이 형성된 기판 상에 포토레지스트를 코팅하는 단계;
    상기 기판 상에 코팅된 포토레지스트를 경화하여 제2 열팽창계수를 갖는 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막 상에 금속 및 패시베이션층을 형성하는 단계; 및
    상기 포토레지스트막과 상기 제1 박막의 서로 다른 열팽창 계수값의 차이를 이용하여 상기 포토레지스트막을 상기 제1 박막으로부터 분리하는 단계를 포함하는 열팽창 계수를 이용한 박막전극 분리 방법.
  2. 제1항에 있어서, 상기 기판 상에 제1 용액을 도포하는 단계에서,
    상기 제1 용액을 상기 기판 상에 스핀 코팅하여 도포하는 것을 특징으로 하는 열팽창 계수를 이용한 박막전극 분리 방법.
  3. 제1항에 있어서, 상기 제1 용액을 경화하는 단계에서,
    상기 제1 용액이 도포된 상기 기판을 핫 플레이트 상에서, 서로 다른 온도와 시간으로 복수의 경화공정으로 경화시키는 것을 특징으로 하는 열팽창 계수를 이용한 박막전극 분리 방법.
  4. 제3항에 있어서, 상기 제1 용액을 경화하는 단계에서,
    상기 제1 용액이 도포된 상기 기판을 60℃ 온도에서 30분 동안 가열하는 단계;
    상기 제1 용액이 도포된 상기 기판을 80℃ 온도에서 30분 동안 가열하는 단계;
    상기 제1 용액이 도포된 상기 기판을 150℃ 온도에서 30분 동안 가열하는 단계;
    상기 제1 용액이 도포된 상기 기판을 230℃ 온도에서 30분 동안 가열하는 단계; 및
    상기 제1 용액이 도포된 상기 기판을 300℃ 온도에서 30분 동안 가열하는 단계를 포함하는 것을 특징으로 하는 열팽창 계수를 이용한 박막전극 분리 방법.
  5. 제1항에 있어서,
    상기 제1 용액은 TPI(temporary Polyimide) 용액인 것을 특징으로 하는 열팽창 계수를 이용한 박막전극 분리 방법.
  6. 제5항에 있어서,
    상기 제1 박막의 제1 열팽창 계수는 3 이고,
    상기 포토레지스트막의 제2 열팽창 계수는 50 이상인 것을 특징으로 하는 열팽창 계수를 이용한 박막전극 분리 방법.
  7. 제1항에 있어서, 상기 포토레지스트막을 상기 제1 박막으로부터 분리하는 단계에서,
    레이저 또는 커터를 이용하여 상기 포토레지스트막의 모서리부에 스크래치를 형성한 후 포셉으로 떼어내는 것을 특징으로 하는 열팽창 계수를 이용한 박막전극 분리 방법.
KR1020170165750A 2017-12-05 2017-12-05 열팽창 계수를 이용한 박막전극 분리 방법 KR102013283B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170165750A KR102013283B1 (ko) 2017-12-05 2017-12-05 열팽창 계수를 이용한 박막전극 분리 방법
US16/756,100 US11056339B1 (en) 2017-12-05 2018-08-07 Thin film electrode separation method using thermal expansion coefficient
EP18885939.1A EP3683824A4 (en) 2017-12-05 2018-08-07 THIN FILM ELECTRODE SEPARATION PROCESS BY MEANS OF A COEFFICIENT OF THERMAL EXPANSION
JP2020542510A JP6955637B2 (ja) 2017-12-05 2018-08-07 熱膨張係数を用いた薄膜電極分離方法
PCT/KR2018/008921 WO2019112141A1 (ko) 2017-12-05 2018-08-07 열팽창 계수를 이용한 박막전극 분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170165750A KR102013283B1 (ko) 2017-12-05 2017-12-05 열팽창 계수를 이용한 박막전극 분리 방법

Publications (2)

Publication Number Publication Date
KR20190066224A true KR20190066224A (ko) 2019-06-13
KR102013283B1 KR102013283B1 (ko) 2019-08-22

Family

ID=66751519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170165750A KR102013283B1 (ko) 2017-12-05 2017-12-05 열팽창 계수를 이용한 박막전극 분리 방법

Country Status (5)

Country Link
US (1) US11056339B1 (ko)
EP (1) EP3683824A4 (ko)
JP (1) JP6955637B2 (ko)
KR (1) KR102013283B1 (ko)
WO (1) WO2019112141A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034376A (ko) * 2019-09-20 2021-03-30 재단법인대구경북과학기술원 전자장치 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115849298B (zh) * 2023-01-18 2023-05-09 胜科纳米(苏州)股份有限公司 一种具有梳齿结构芯片的梳齿层去除方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291728A (ja) * 2000-04-07 2001-10-19 Ind Technol Res Inst ポリアミド膜工程を用いたパッケージ方法
KR20040050280A (ko) * 2002-12-10 2004-06-16 엘지이노텍 주식회사 후막 반도체의 분리 방법
KR20070067442A (ko) 2005-12-23 2007-06-28 삼성전자주식회사 기판으로부터 포토레지스트 막을 분리하는 방법 및 상기포토레지스트 막을 이차 기판과 접합하는 방법
KR20120011608A (ko) 2010-07-29 2012-02-08 고려대학교 산학협력단 기판으로부터 폴리이미드 전극의 분리방법 및 이를 포함하는 폴리이미드 전극의 제조방법
KR20130034480A (ko) 2011-09-28 2013-04-05 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658976A1 (fr) * 1990-02-23 1991-08-30 Schiltz Andre Procede de lift-off (enlevement d'une couche par decollement d'une couche sous-jacente) mecanique.
JPH08307063A (ja) * 1995-03-09 1996-11-22 Tokin Corp 電気回路基板及びその製造方法
US6757469B2 (en) * 2002-03-18 2004-06-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Temperature insensitive optical waveguide device
JP3853690B2 (ja) * 2002-04-10 2006-12-06 財団法人レーザー技術総合研究所 フォトレジスト剥離除去方法
JP2005228873A (ja) 2004-02-12 2005-08-25 Murata Mfg Co Ltd 電極形成方法
JP4771412B2 (ja) * 2005-02-14 2011-09-14 信越化学工業株式会社 感光性樹脂及びその製造方法
EP1835339B1 (fr) * 2006-03-15 2012-05-16 Rolex S.A. Procédé de fabrication par technologie de type liga d'une structure métallique monocouche ou multicouche, et structure obtenue
JP2008103660A (ja) * 2006-09-19 2008-05-01 Hitachi Chemical Dupont Microsystems Ltd 樹脂膜形成方法、レリーフパターンの製造方法及び電子部品
KR20140030196A (ko) 2011-05-20 2014-03-11 스미토모 쇼지 가부시키가이샤 패턴 구조체의 제조방법
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
KR101922118B1 (ko) 2012-08-27 2018-11-26 삼성전자주식회사 플렉서블 반도체소자 및 그 제조방법
KR101429732B1 (ko) 2013-12-18 2014-08-12 주식회사 엔픽스 건식 박리 장치, 건식 박리를 위한 고속 입자 빔을 생성하는 노즐 및 고속 입자 빔을 이용한 건식 박리 방법.
TWI488549B (zh) * 2014-03-07 2015-06-11 Azotek Co Ltd 金屬基板及其製作方法
KR101610358B1 (ko) 2014-03-19 2016-04-07 울산과학기술원 신축성 기판 및 그 제조 방법
KR102602473B1 (ko) * 2015-02-10 2023-11-16 닛산 가가쿠 가부시키가이샤 박리층 형성용 조성물
JP6047597B2 (ja) 2015-02-10 2016-12-21 株式会社日立製作所 超音波診断システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291728A (ja) * 2000-04-07 2001-10-19 Ind Technol Res Inst ポリアミド膜工程を用いたパッケージ方法
KR20040050280A (ko) * 2002-12-10 2004-06-16 엘지이노텍 주식회사 후막 반도체의 분리 방법
KR20070067442A (ko) 2005-12-23 2007-06-28 삼성전자주식회사 기판으로부터 포토레지스트 막을 분리하는 방법 및 상기포토레지스트 막을 이차 기판과 접합하는 방법
KR20120011608A (ko) 2010-07-29 2012-02-08 고려대학교 산학협력단 기판으로부터 폴리이미드 전극의 분리방법 및 이를 포함하는 폴리이미드 전극의 제조방법
KR20130034480A (ko) 2011-09-28 2013-04-05 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034376A (ko) * 2019-09-20 2021-03-30 재단법인대구경북과학기술원 전자장치 제조방법
US11367647B2 (en) 2019-09-20 2022-06-21 Daegu Gyeongbuk Institute Of Science And Technology Method of manufacturing electronic device

Also Published As

Publication number Publication date
US11056339B1 (en) 2021-07-06
WO2019112141A1 (ko) 2019-06-13
KR102013283B1 (ko) 2019-08-22
US20210193452A1 (en) 2021-06-24
EP3683824A4 (en) 2021-07-14
JP2021500233A (ja) 2021-01-07
EP3683824A1 (en) 2020-07-22
JP6955637B2 (ja) 2021-10-27

Similar Documents

Publication Publication Date Title
KR102167321B1 (ko) 캐리어 상의 분리 가능한 기판
JP2008078430A (ja) 電子部品の製造方法
CN103885300A (zh) 一种疏水表面光刻工艺
JP5140635B2 (ja) 薄膜素子の製造方法
KR20190066224A (ko) 열팽창 계수를 이용한 박막전극 분리 방법
JP2013095993A (ja) マスクの製造方法
US10083850B2 (en) Method of forming a flexible semiconductor layer and devices on a flexible carrier
US20070148588A1 (en) Methods of releasing photoresist film from substrate and bonding photoresist film with second substrate
CN116313762A (zh) 一种金属电极的转移方法
CN113299541B (zh) 一种集成大面积二维材料器件制备工艺
JP4588493B2 (ja) 粘着シート及びこの粘着シートを用いた半導体装置の製造方法
CN114895529A (zh) 一种微机械剥离图案化二维材料及其制备方法和应用
US6977212B2 (en) Fabricating a semiconductor device using fully cured bisbenzocyclobutene
JP5551511B2 (ja) Ｍｅｍｓチップの製造方法および製造装置
JP2011095661A (ja) ペリクル
JP2007011146A (ja) ポリマー光導波路の電極形成方法
JP2006019316A (ja) パターン形成方法及び薄膜の作製方法
JP2005353926A (ja) 基板表面のクリーニング方法及び基板の製造方法
JPS62256456A (ja) 半導体装置のパタ−ン形成方法
US7125467B2 (en) Slider processing system utilizing polyvinyl alcohol release layer
TWI712092B (zh) 具有標記圖案之基板及其製作方法，及半導體封裝元件的製作方法
Sundani et al. Design and fabrication of a micromachined free-floating membrane on a flexible substrate
JP3959189B2 (ja) レジスト材の除去方法
JPS63276228A (ja) 半導体装置の製造方法
KR20230043672A (ko) 포토레지스트 박리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right