第1の実施形態に係る電力変換装置を模式的に表すブロック図である。
変換器を模式的に表すブロック図である。
制御装置の動作の一例を模式的に表すグラフ図である。
制御装置を模式的に表すブロック図である。
図5(a)及び図5(b)は、不正パルス防止器の動作の一例を模式的に表すグラフである。
図6(a)〜図6(f)は、第1の実施形態に係る電力変換装置の動作の一例を模式的に表すグラフである。
図7(a)〜図7(e)は、電力変換装置の参考の動作の一例を模式的に表すグラフである。
第1の実施形態に係る電力変換装置の制御装置の変形例を模式的に表すブロック図である。
第2の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
第3の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
第3の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
第3の実施形態に係る電力変換装置の制御装置の変形例を模式的に表すブロック図である。
第3の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
第4の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
第4の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
第5の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
第5の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
第5の実施形態に係る電力変換装置の制御装置の変形例を模式的に表すブロック図である。
第5の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
第6の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
第6の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係る電力変換装置を模式的に表すブロック図である。
図1に表したように、電力変換装置10は、主回路部12と、制御装置14と、を備える。電力変換装置10は、例えば、直流送電システムに用いられる。電力変換装置10は、直流送電システムにおいて、交流電力系統2及び一対の直流送電線3、4に接続される。
直流送電システムは、例えば、変圧器6を有する。電力変換装置10の主回路部12は、変圧器6を介して交流電力系統2に接続される。交流電力系統2の交流電力は、三相交流電力である。より詳しくは、対称三相交流電力である。変圧器6は、交流電力系統2の三相交流電力を主回路部12に対応した交流電力に変換する。変圧器6は、主回路部12に合わせて三相交流電力の各相の実効値を変化させる。変圧器6は、三相変圧器である。変圧器6は、必要に応じて設けられ、省略可能である。主回路部12には、交流電力系統2の三相交流電力を直接供給してもよい。
電力変換装置10は、交流電力系統2から供給された三相交流電力を直流電力に変換し、変換後の直流電力を直流送電線3、4に供給する。また、電力変換装置10は、直流送電線3、4から供給された直流電力を三相交流電力に変換し、変換後の三相交流電力を交流電力系統2に供給する。このように、電力変換装置10は、交流から直流への交直変換、及び、直流から交流への交直変換を行う。
例えば、直流送電線3は、直流電力の高圧側の送電線であり、直流送電線4は、直流電力の低圧側の送電線である。電力変換装置10は、直流送電線3側が高圧、直流送電線4側が低圧となるように、変換後の直流電力を直流送電線3、4に出力する。
主回路部12は、交流電力系統2と各直流送電線3、4との間に設けられる。主回路部12は、三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を行う。主回路部12は、例えば、直列に接続された複数の変換器を有するマルチレベル電力変換器である。主回路部12は、例えば、MMC(Modular Multilevel Converter)型の電力変換器である。MMC型の主回路部12は、直列に接続された複数の変換器を有する。各変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。主回路部12は、各スイッチング素子のスイッチングにより、交直変換を行う。
制御装置14は、主回路部12に接続されている。制御装置14は、各スイッチング素子のオン・オフを制御することにより、主回路部12による三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を制御する。
主回路部12は、第1及び第2の一対の直流端子20a、20bと、第1〜第3の3つの交流端子21a〜21cと、第1〜第6の6つのアーム部22a〜22fと、を有する。
第1直流端子20aは、高圧側の直流送電線3に接続される。第2直流端子20bは、低圧側の直流送電線4に接続される。これにより、主回路部12によって変換された直流電力が直流送電線3、4に供給されるとともに、直流送電線3、4から供給された直流電力が主回路部12に入力される。
第1アーム部22aは、第1直流端子20aに接続される。第2アーム部22bは、第1アーム部22aと第2直流端子20bとの間に接続される。第1アーム部22a及び第2アーム部22bは、各直流端子20a、20bの間に直列に接続される。
第3アーム部22cは、第1直流端子20aに接続される。第4アーム部22dは、第3アーム部22cと第2直流端子20bとの間に接続される。第3アーム部22c及び第4アーム部22dは、第1アーム部22a及び第2アーム部22bに対して並列に接続される。
第5アーム部22eは、第1直流端子20aに接続される。第6アーム部22fは、第5アーム部22eと第2直流端子20bとの間に接続される。すなわち、第5アーム部22e及び第6アーム部22fは、第1アーム部22a及び第2アーム部22bに対して並列に接続されるとともに、第3アーム部22c及び第4アーム部22dに対して並列に接続される。
主回路部12では、第1アーム部22a及び第2アーム部22bによって第1レグLG1が構成され、第3アーム部22c及び第4アーム部22dによって第2レグLG2が構成され、第5アーム部22e及び第6アーム部22fによって第3レグLG3が構成される。すなわち、この例において、主回路部12は、3レグ、6アームの三相インバータである。第1アーム部22a、第3アーム部22c及び第5アーム部22eは、上側アームである。第2アーム部22b、第4アーム部22d及び第6アーム部22fは、下側アームである。このように、主回路部12は、複数のスイッチング素子によって構成される複数のアーム部及び複数のレグを有する。主回路部12は、例えば、2レグ、4アームの単相インバータなどでもよい。アーム部及びレグの数は、上記に限ることなく、任意の数でよい。
第1アーム部22aは、直列に接続された複数の変換器UP1、UP2…UPM1を有する。第2アーム部22bは、直列に接続された複数の変換器UN1、UN2…UNM2を有する。第3アーム部22cは、直列に接続された複数の変換器VP1、VP2…VPM3を有する。第4アーム部22dは、直列に接続された複数の変換器VN1、VN2…VNM4を有する。第5アーム部22eは、直列に接続された複数の変換器WP1、WP2…WPM5を有する。第6アーム部22fは、直列に接続された複数の変換器WN1、WN2…WNM6を有する。
但し、以下では、各変換器UP1、UP2…UPM1、UN1、UN2…UNM2、VP1、VP2…VPM3、VN1、VN2…VNM4、WP1、WP2…WPM5、WN1、WN2…WNM6をまとめて呼称する場合に、「変換器CEL」と称す。
各アーム部22a〜22fにおいて、M1、M2、M3、M4、M5、M6は、直列接続された変換器CELの台数を表す。各アーム部22a〜22fにおいて、直列接続される変換器CELの台数は、例えば、100台〜120台程度である。但し、直列接続される変換器CELの台数は、これに限ることなく、任意の台数でよい。
各アーム部22a〜22fに設けられる変換器CELの台数は、実質的に同じである。例えば、多数の各変換器CELが接続される場合には、主回路部12の動作に影響のない範囲において、各アーム部22a〜22fに設けられる変換器CELの台数が異なってもよい。例えば、1つのアーム部に100台の変換器CELを直列に接続する場合、別のアーム部に設ける変換器CELの台数は、1〜2台異なってもよい。
各アーム部22a〜22fのそれぞれは、バッファリアクトル23a〜23fと、複数の電流検出器24a〜24fと、をさらに有する。また、電力変換装置10は、電圧検出部25をさらに有する。
各バッファリアクトル23a〜23fは、各アーム部22a〜22fのそれぞれにおいて、各変換器CELに直列に接続される。第1アーム部22aのバッファリアクトル23aは、交流端子21aと第1アーム部22a及び第2アーム部22bとの接続点と変換器UP1との間に設けられる。第2アーム部22bのバッファリアクトル23bは、交流端子21aと第1アーム部22a及び第2アーム部22bとの接続点と変換器UN1との間に設けられる。第3アーム部22cのバッファリアクトル23cは、交流端子21bと第3アーム部22c及び第4アーム部22dとの接続点と変換器VP1との間に設けられる。第4アーム部22dのバッファリアクトル23dは、交流端子21bと第3アーム部22c及び第4アーム部22dとの接続点と変換器VN1との間に設けられる。第5アーム部22eのバッファリアクトル23eは、交流端子21cと第5アーム部22e及び第6アーム部22fとの接続点と変換器WP1との間に設けられる。第6アーム部22fのバッファリアクトル23fは、交流端子21cと第5アーム部22e及び第6アーム部22fとの接続点と変換器WN1との間に設けられる。
電流検出器24aは、第1アーム部22aに設けられ、第1アーム部22aに流れる電流を検出する。すなわち、電流検出器24aは、第1アーム部22aのアーム電流を検出する。電流検出器24aは、図示を省略した配線などを介して制御装置14に接続されている。電流検出器24aは、検出した第1アーム部22aの電流値を制御装置14に入力する。これにより、制御装置14には、第1アーム部22aの電流値が入力される。
以下同様に、電流検出器24bは、第2アーム部22bに流れる電流を検出し、検出した電流値を制御装置14に入力する。電流検出器24cは、第3アーム部22cに流れる電流を検出し、検出した電流値を制御装置14に入力する。電流検出器24dは、第4アーム部22dに流れる電流を検出し、検出した電流値を制御装置14に入力する。電流検出器24eは、第5アーム部22eに流れる電流を検出し、検出した電流値を制御装置14に入力する。電流検出器24fは、第6アーム部22fに流れる電流を検出し、検出した電流値を制御装置14に入力する。
電圧検出部25は、交流電力系統2の各相の交流電圧(相電圧)を検出し、検出値を制御装置14に入力する。電圧検出部25は、変圧器6の一次側に接続してもよいし、二次側に接続してもよい。
主回路部12では、第1アーム部22aと第2アーム部22bとの接続点、第3アーム部22cと第4アーム部22dとの接続点、及び、第5アーム部22eと第6アーム部22fとの接続点のそれぞれが、交流出力点となる。
第1交流端子21aは、第1アーム部22aと第2アーム部22bとの接続点に接続される。第2交流端子21bは、第3アーム部22cと第4アーム部22dとの接続点に接続される。第3交流端子21cは、第5アーム部22eと第6アーム部22fとの接続点に接続される。各交流端子21a〜21cは、例えば、変圧器6に接続される。
各変換器CELは、信号線26を介して制御装置14と接続される。制御装置14は、信号線26を介して変換器CELに制御信号を入力することにより、変換器CELの動作を制御する。また、変換器CELは、例えば、変換器CELの制御及び動作保護に関する制御信号や保護信号を図示されていない別の信号線を介して制御装置14に入力する。
図2は、変換器を模式的に表すブロック図である。
図2に表したように、変換器CELは、チョッパ回路40と、制御部42と、給電回路44と、電圧検出器46と、を有する。
チョッパ回路40は、第1接続端子50aと、第2接続端子50bと、第1スイッチング素子51と、第2スイッチング素子52と、電荷蓄積素子55と、を有する。各スイッチング素子51、52のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子51、52には、例えば、IGBTなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子51、52には、例えば、ノーマリオフ型の半導体素子が用いられる。
第2スイッチング素子52の一対の主端子は、第1スイッチング素子51の一対の主端子に対して直列に接続される。電荷蓄積素子55は、第1スイッチング素子51及び第2スイッチング素子52に対して並列に接続される。電荷蓄積素子55は、例えば、コンデンサである。第1接続端子50aは、第1スイッチング素子51と第2スイッチング素子52との間に接続される。第2接続端子50bは、第1スイッチング素子51の第2スイッチング素子52に接続された主端子と反対側の主端子に接続される。
また、第1スイッチング素子51には、一対の主端子に対して逆並列に整流素子51dが接続されている。整流素子51dの順方向は、第1スイッチング素子51の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第2スイッチング素子52には、一対の主端子に対して逆並列に整流素子52dが接続されている。整流素子51d、52dは、いわゆる還流ダイオードである。
チョッパ回路40に対する電力の供給は、各接続端子50a、50bを介して行われる。チョッパ回路40において、各スイッチング素子51、52は、ハーフブリッジ接続されている。第1スイッチング素子51は、いわゆるローサイドスイッチであり、第2スイッチング素子52は、いわゆるハイサイドスイッチである。
制御部42は、各スイッチング素子51、52のオン・オフを制御する。制御部42は、ゲート制御回路60と、ゲート駆動回路61、62と、を有する。ゲート制御回路60は、信号線26を介して制御装置14に接続されている。制御装置14は、各スイッチング素子51、52のオン・オフを制御するための制御信号を信号線26を介してゲート制御回路60に送信する。ゲート制御回路60は、入力された制御信号に基づいて、各スイッチング素子51、52のオン・オフを切り替えるための駆動信号をゲート駆動回路61、62に入力する。
ゲート駆動回路61は、第1スイッチング素子51の制御端子に接続されている。ゲート駆動回路62は、第2スイッチング素子52の制御端子に接続されている。ゲート駆動回路61、62は、ゲート制御回路60から入力された駆動信号に基づいて、各スイッチング素子51、52のオン・オフを切り替える。これにより、制御装置14からの制御信号に応じて、各スイッチング素子51、52のオン・オフが制御される。制御装置14は、各変換器CEL毎に制御信号を生成し、各変換器CELのそれぞれの各スイッチング素子51、52のオン・オフを制御する。これにより、制御装置14は、主回路部12による電力の変換を制御する。なお、制御部42の構成は、上記に限ることなく、各スイッチング素子51、52のオン・オフを制御可能な任意の構成でよい。
給電回路44は、チョッパ回路40の電荷蓄積素子55に対して並列に接続されている。給電回路44は、電荷蓄積素子55に蓄積された電荷を基に、制御部42の制御電源を生成し、生成した制御電源を制御部42に供給する。給電回路44は、例えば、ゲート制御回路60及びゲート駆動回路61、62のそれぞれに対応する制御電源を生成し、ゲート制御回路60及びゲート駆動回路61、62のそれぞれに対応する制御電源を供給する。制御部42は、給電回路44からの制御電源の供給に応じて動作する。
電圧検出器46は、電荷蓄積素子55と電気的に接続されている。また、電圧検出器46は、例えば、信号線26を介して制御装置14と接続されている。電圧検出器46は、電荷蓄積素子55の電圧Vcを検出し、検出結果を制御装置14に入力する。
図3は、制御装置の動作の一例を模式的に表すグラフ図である。
図3に表したように、制御装置14は、主回路部12の交流の出力電圧の基準となる信号波VR(電圧基準)と、搬送波CW(キャリア信号)と、を基に、各スイッチング素子51、52のオン・オフを制御する。制御装置14は、各アーム部22a〜22f毎に信号波VRを設定するとともに、各変換器CEL毎に搬送波CWを設定する。1つのアーム部にN台の変換器CELが直列に接続されている場合、制御装置14は、各アーム部22a〜22f毎の6個の信号波VRを設定するとともに、各変換器CEL毎のN個の搬送波CWを設定する。換言すれば、制御装置14は、複数のアーム部22a〜22f毎にN個の搬送波CWを設定する。信号波VR及び搬送波CWは、複数のアーム部22a〜22f毎に限ることなく、複数のレグLG1〜LG3毎に設定してもよい。
信号波VRは、例えば、正弦波状である。制御装置14は、各アーム部22a〜22f毎に信号波VRの振幅、位相、及び直流成分などを調整する。信号波VRの周波数は、交流電力系統2の交流電力の周波数に応じて設定される。すなわち、実際の使用状況に応じた周波数に設定される。信号波VRの周波数は、例えば、50Hzまたは60Hzである。また、信号波VRは、装置全体の電流などを制御するために、基本波以外の周波数成分を含む場合もある。搬送波CWは、例えば、三角波状である。搬送波CWは、鋸波などでもよい。搬送波CWの周波数は、信号波VRの周波数よりも高い。
制御装置14は、各変換器CELの搬送波CWの位相をずらす。制御装置14は、例えば、1つのアーム部において、360/N(度)ずつ位相をずらした搬送波CWを変換器CEL毎に設定する。
制御装置14は、信号波VRと搬送波CWとを比較する。制御装置14は、信号波VRが搬送波CW未満の時に、第1スイッチング素子51をオンにし、第2スイッチング素子52をオフにする。この場合、各接続端子50a、50b間が、第1スイッチング素子51で短絡され、各接続端子50a、50b間の電圧は、実質的に0Vになる。そして、制御装置14は、信号波VRが搬送波CW以上の時に、第1スイッチング素子51をオフにし、第2スイッチング素子52をオンにする。この場合、各接続端子50a、50b間には、電荷蓄積素子55の電圧Vcが現れる。
このように、変換器CELは、各スイッチング素子51、52のオン・オフによって、+Vc、0の2レベルの電力を出力する。変換器CELは、例えば、パワーセルと呼ばれる場合もある。
主回路部12では、直列に接続された各変換器CELの出力電圧の合計が、各アーム部22a〜22fの電圧となる。これにより、主回路部12では、各変換器CELの直列接続の数に応じたマルチレベルの電力変換が可能となる。
図4は、制御装置を模式的に表すブロック図である。
図4に表したように、制御装置14は、信号波生成器100と、搬送波生成器102と、被変調信号生成部104と、レベル算出器106、108と、減算器110と、絶対値演算器112と、係数演算器114と、加算器116と、リミッタ118と、を有する。
信号波生成器100は、各アーム部22a〜22fのそれぞれに対応した複数の信号波VRを生成する。信号波生成器100は、例えば、各電流検出器24a〜24f及び電圧検出部25の各検出結果、及び上位のコントローラなどから入力される指令値などに基づいて、各アーム部22a〜22fの複数の信号波VRを生成する。信号波生成器100は、生成した複数の信号波VRを被変調信号生成部104に入力する。
搬送波生成器102には、搬送波CWの周波数の指令値が入力される。搬送波生成器102は、入力された指令値に応じた周波数の搬送波CWを生成する。搬送波生成器102は、指令値に応じた周波数の搬送波CWを生成するとともに、搬送波CWの位相を変化させることにより、複数の変換器CELのそれぞれに対応した複数の搬送波CWを生成する。搬送波生成器102は、生成した複数の搬送波CWを被変調信号生成部104に入力する。
被変調信号生成部104は、複数の信号波VR及び複数の搬送波CWを基に、複数の変換器CELのそれぞれに対応した複数の被変調信号を生成する。被変調信号は、換言すれば、信号線26を介して変換器CELのゲート制御回路60に入力される制御信号である。
被変調信号生成部104は、比較器120と、不正パルス防止器122と、を有する。比較器120は、信号波VRと搬送波CWとを比較し、比較結果を第1被変調信号として生成する。比較器120は、例えば、信号波VRが搬送波CW未満の状態(変換器CELの出力が0の状態)を0(Low)とし、信号波VRが搬送波CW以上の状態(変換器CELの出力が+Vcの状態)を1(High)とした二値の信号を第1被変調信号として生成する。比較器120は、生成した第1被変調信号を不正パルス防止器122に入力する。
図5(a)及び図5(b)は、不正パルス防止器の動作の一例を模式的に表すグラフである。
図5(a)は、比較器120によって生成された第1被変調信号MS1の一例を表す。換言すれば、図5(a)は、不正パルス防止器122による演算が行われる前の第1被変調信号MS1の一例を表す。図5(b)は、不正パルス防止器122による演算が行われた後の第2被変調信号MS2の一例を表す。
図5(a)及び図5(b)では、信号波VRに高周波成分が重畳した場合を例示している。図5(a)に表したように、信号波VRに高周波成分が重畳した場合などには、第1被変調信号MS1が、搬送波CWの周波数よりも高い周波数で変化してしまう可能性がある。第1被変調信号MS1の変化は、変換器CELのスイッチング素子51、52のスイッチングに影響する。すなわち、スイッチング素子51、52のスイッチング周波数が、搬送波CWの周波数以上となり、損失の増大やスイッチング素子51、52の負荷の増大などを招いてしまう。
不正パルス防止器122は、図5(b)に表したように、スイッチング素子51、52のスイッチングの回数が、搬送波CWの最小値から最大値までの間に1回以下となるように制限する演算を第1被変調信号MS1に対して行うことにより、第1被変調信号MS1から演算後の第2被変調信号MS2を生成する。
図4では、便宜的に図示を簡略化しているが、被変調信号生成部104は、複数の信号波VR及び複数の搬送波CWのそれぞれに対応した複数の比較器120及び複数の不正パルス防止器122を有する。複数の比較器120は、複数の信号波VR及び複数の搬送波CWを各アーム部22a〜22fの複数の変換器CEL毎に比較することにより、複数の変換器CELのそれぞれに対応した複数の第1被変調信号MS1を生成する。
複数の不正パルス防止器122は、複数の第1被変調信号MS1のそれぞれに対して上記の演算を行うことにより、複数の第1被変調信号MS1から複数の第2被変調信号MS2を生成する。
制御装置14は、複数の不正パルス防止器122で生成された複数の第2被変調信号MS2を基に、複数の変換器CELの動作を制御する。これにより、スイッチング素子51、52のスイッチング周波数が、搬送波CWの周波数以上となることによる損失の増大やスイッチング素子51、52の負荷の増大などを抑制することができる。
複数の比較器120は、複数の第1被変調信号MS1を複数の不正パルス防止器122に入力するとともに、レベル算出器106に入力する。レベル算出器106は、複数の比較器120から入力された複数の第1被変調信号MS1から主回路部12の出力電圧(各アーム部22a〜22fの電圧)に相当する第1出力電圧信号を生成する。この例では、レベル算出器106が、第1信号生成部として機能する。
前述のように、主回路部12では、直列に接続された各変換器CELの出力電圧の合計が、各アーム部22a〜22fの電圧となる。従って、レベル算出器106は、複数の第1被変調信号MS1の合計から第1出力電圧信号を生成する。例えば、変換器CELの出力が+Vcの状態を1(High)とした二値の信号を第1被変調信号MS1とした場合、複数の第1被変調信号MS1の「1」の状態の合計を算出することにより、主回路部12の出力電圧に相当する第1出力電圧信号を生成することができる。レベル算出器106は、各アーム部22a〜22f毎の複数の第1出力電圧信号を生成する。レベル算出器106は、生成した複数の第1出力電圧信号を減算器110に入力する。
複数の不正パルス防止器122は、複数の第2被変調信号MS2を制御信号として複数の変換器CELに出力するとともに、レベル算出器108に入力する。レベル算出器108は、複数の不正パルス防止器122から入力された複数の第2被変調信号MS2から主回路部12の出力電圧に相当する第2出力電圧信号を生成する。この例では、レベル算出器108が、第2信号生成部(信号生成部)として機能する。レベル算出器108は、レベル算出器106と同様に、複数の第2被変調信号MS2の合計から第2出力電圧信号を生成する。レベル算出器108は、各アーム部22a〜22f毎の複数の第2出力電圧信号を生成する。レベル算出器108は、生成した複数の第2出力電圧信号を減算器110に入力する。
減算器110は、第1出力電圧信号と第2出力電圧信号との差を表す差信号を演算する。減算器110は、例えば、第1出力電圧信号から第2出力電圧信号を減算することにより、差信号を演算する。減算器110は、各アーム部22a〜22f毎に減算の演算を行うことにより、各アーム部22a〜22f毎の複数の差信号を生成する。減算器110は、演算した複数の差信号を絶対値演算器112に入力する。
絶対値演算器112は、入力された複数の差信号のそれぞれの絶対値を演算し、絶対値を演算した後の複数の差信号を係数演算器114に入力する。
係数演算器114は、入力された差信号に対して所定の係数を乗算することにより、差信号から搬送波CWの周波数の補正値を演算する。係数演算器114は、差信号の絶対値が大きくなるほど、搬送波CWの周波数が高くなるように、搬送波CWの周波数の補正値を演算する。係数演算器114は、入力された複数の差信号のそれぞれに対して所定の係数を乗算する演算を行うことにより、各アーム部22a〜22f毎の複数の補正値を演算する。係数演算器114は、演算した複数の補正値を加算器116に入力する。
なお、係数演算器114の乗算する係数は、線形の係数でもよいし、非線形の係数でもよい。また、絶対値演算器112は、係数演算器114の前に限ることなく、係数演算器114の後に設けてもよい。絶対値演算器112及び係数演算器114の構成は、差信号の絶対値が大きくなるほど、搬送波CWの周波数が高くなるように、搬送波CWの周波数の補正値を演算可能な任意の構成でよい。
加算器116には、係数演算器114から搬送波CWの周波数の複数の補正値が入力されるとともに、搬送波CWの下限周波数の指令値が入力される。加算器116は、搬送波CWの下限周波数の指令値に補正値を加算することにより、搬送波CWの周波数の指令値を生成する。加算器116は、複数の補正値のそれぞれに対して下限周波数の指令値を加算することにより、各アーム部22a〜22f毎の複数の指令値を生成する。
これにより、第1出力電圧信号と第2出力電圧信号との差が無い時(差信号がゼロの時)には、搬送波CWの周波数の指令値が、下限周波数の指令値に設定される。そして、第1出力電圧信号と第2出力電圧信号との差の絶対値が大きくなるに従って、搬送波CWの周波数が高くなるように、搬送波CWの周波数が演算される。加算器116は、生成した複数の搬送波CWの周波数の指令値をリミッタ118に入力する。
リミッタ118には、搬送波CWの上限周波数の指令値が設定されている。リミッタ118は、加算器116から入力された複数の搬送波CWの周波数の指令値が、上限周波数よりも高い場合に、搬送波CWの周波数の指令値を上限周波数に制限する演算を行う。
リミッタ118は、演算を行った後の複数の搬送波CWの周波数の指令値を搬送波生成器102に入力する。搬送波生成器102は、リミッタ118から入力された複数の搬送波CWの周波数の指令値を基に、前述のように、入力された指令値に応じた周波数の搬送波CWを生成する。すなわち、制御装置14は、第1出力電圧信号と第2出力電圧信号との差の絶対値に応じて搬送波CWの周波数が高くなるように、搬送波CWの周波数の指令値をフィードバック制御する。制御装置14は、各アーム部22a〜22f毎の複数の指令値を生成し、各アーム部22a〜22f毎に搬送波CWの周波数を演算することにより、複数のアーム部22a〜22f毎に複数の搬送波CWの周波数をそれぞれ独立して設定する。但し、制御装置14は、複数のレグLG1〜LG3毎に複数の搬送波CWの周波数を独立して設定してもよい。
図6(a)〜図6(f)は、第1の実施形態に係る電力変換装置の動作の一例を模式的に表すグラフである。
図6(a)〜図6(f)では、変換器CELの直列接続数を10とした場合の1つのアーム電圧の一例を表している。
図6(a)は、1つのアーム部の出力電圧に対応する信号波VRと、1つのアーム部の各変換器CELに対応する複数の搬送波CWと、の一例を表している。但し、図6(a)では、3相変換器の線間電圧の最大値を上げるために、基本波の3倍の周波数成分を重畳させたものを信号波VRとして用いている。また、図6(a)では、図示を用意にするため、便宜的に、10個の搬送波CWのうちの5個のみを代表的に図示している。
図6(b)は、複数の比較器120によって生成された複数の第1被変調信号MS1の一例を表している。但し、図6(b)では、便宜的に、10個の第1被変調信号MS1のうちの各搬送波CWに対応する5個のみを代表的に図示している。
図6(c)は、レベル算出器106によって生成された第1出力電圧信号VS1の一例を表している。また、図6(c)では、信号波VRを第1出力電圧信号VS1に重ねて図示している。
図6(d)は、複数の不正パルス防止器122によって生成された複数の第2被変調信号MS2の一例を表している。但し、図6(d)では、便宜的に、10個の第2被変調信号MS2のうちの各搬送波CWに対応する5個のみを代表的に図示している。
図6(e)は、レベル算出器108によって生成された第2出力電圧信号VS2の一例を表している。また、図6(e)では、信号波VRを第2出力電圧信号VS2に重ねて図示している。
図6(f)は、第1出力電圧信号VS1と第2出力電圧信号VS2との差を表す差信号DSの一例を表している。
図7(a)〜図7(e)は、電力変換装置の参考の動作の一例を模式的に表すグラフである。
図7(a)〜図7(e)では、減算器110、絶対値演算器112、係数演算器114、及び加算器116などによる搬送波CWの周波数の指令値のフィードバックのループを用いることなく、搬送波CWの周波数の指令値を一定の値とした場合の電力変換装置の参考の動作の一例を表している。なお、図7(a)〜図7(e)の各項目は、図6(a)〜図6(e)の各項目と同様である。
図7(b)に表したように、不正パルス防止器122による演算が行われる前の第1被変調信号MS1では、不正なパルス変化(搬送波CWの最小値と最大値との間での2回目以降のパルスの変化)が発生している。この場合、不正なパルス変化は発生しているものの、図7(c)に表したように、複数の第1被変調信号MS1を基に生成した第1出力電圧信号VS1は、信号波VRに良く追従することが分かる。
図7(d)に表したように、不正パルス防止器122による演算が行われた後の第2被変調信号MS2では、不正なパルス変化の発生を抑制することができる。一方で、図7(e)に表したように、複数の第2被変調信号MS2を基に生成した第2出力電圧信号VS2では、特に信号波VRの変化率の高い部分において、信号波VRとの乖離が発生している。
この現象は、特に搬送波CWの周波数が低い場合に顕著となり、スイッチング素子51、52のスイッチング周波数を下げることが困難な一因となっている。搬送波CWの周波数を上げることで、この現象を軽減できるが、スイッチングによる損失が定常的に増大してしまう。このように、搬送波CWの周波数を一定にしつつ、不正なパルス変化の発生を抑制する構成では、スイッチング数の増加にともなう損失の増大や、スイッチングの間隔が短くなることによるスイッチング素子の負荷の増大などを抑制できる反面、信号波VRに対する第2出力電圧信号VS2の応答性や再現性が低下してしまう場合がある。
これに対し、本実施形態に係る電力変換装置10では、制御装置14が、第1出力電圧信号VS1と第2出力電圧信号VS2との差の絶対値が大きくなるに従って、搬送波CWの周波数が高くなるように、搬送波CWの周波数を演算する。例えば、図6(a)では、第1出力電圧信号VS1と第2出力電圧信号VS2との差に応じて、搬送波CWの傾きが変化していることが分かる。
これにより、第1出力電圧信号VS1と第2出力電圧信号VS2との差が生じると、搬送波CWの変化率が大きくなり、搬送波CWの位相が進むことになる。搬送波CWの位相が進めば、第1被変調信号MS1の変化可能なタイミングが早くなり、第1出力電圧信号VS1と第2出力電圧信号VS2との差が小さくなるように、第1被変調信号MS1及び第2被変調信号MS2が変化する。
従って、第2被変調信号MS2が信号波VRに応答することとなり、第2被変調信号MS2を使って制御した主回路部12の出力電圧の信号波VRに対する応答性や再現性を高くすることができる。
図6(e)に表した本実施形態に係る電力変換装置10の第2出力電圧信号VS2では、図7(e)に表した参考の電力変換装置の第2出力電圧信号VS2と比べて、信号波VRに対する追従性が改善していることが分かる。
また、搬送波CWの変化率の増大は、不正パルス防止器122の演算により、第1被変調信号MS1のパルス変化のタイミングが制限された時に起こる。つまりは、パルス変化が制限されないような信号波VRの部分では、搬送波CWの変化率は増大しない。これによって、信号波VRを再現するのに必要な搬送波CWの波形が自動的に生成され、不必要に搬送波CWの周波数を上げることなく、信号波VRに対する第2出力電圧信号VS2の応答性を向上させることができる。つまり、これによって得られた第2被変調信号MS2をスイッチング素子51、52の制御信号としても用いることで、良好な出力電圧の応答性や信号波VRに対する再現性を持った電力変換装置10をより低損失にすることができる。従って、本実施形態に係る電力変換装置10では、損失の増大を抑制しつつ、出力電圧の高い制御性能を得ることができる。
また、本実施形態に係る電力変換装置10では、制御装置14が、各アーム部22a〜22f毎の複数の指令値を生成し、各アーム部22a〜22f毎に搬送波CWの周波数を演算することにより、複数のアーム部22a〜22f毎に複数の搬送波CWの周波数をそれぞれ独立して設定する。これにより、平均的なスイッチング周波数が低くても、信号波VRに対する出力電圧の波形の追従性をより向上させることができる。例えば、各アーム部22a〜22fのいずれかで第1出力電圧信号VS1と第2出力電圧信号VS2との差の絶対値が大きくなった際に、差が大きくなったアーム部の搬送波CWの周波数のみを上げることができ、各アーム部22a〜22fの全体の搬送波CWの周波数を上げる場合と比べて、より低損失にすることもできる。
また、搬送波CWの周波数の指令値には、リミッタ118を設けているため、スイッチング周波数の最大値を、このリミッタ118の値によって決定することができる。このように、主回路部12のスイッチング周波数の最大値を決定できるようにすることで、例えば、主回路部12の最大損失などを制限することなどが可能となる。
さらに、搬送波CWの下限周波数を設定可能としているため、主回路部12のスイッチング周波数の最小値を決定することもできる。これにより、スイッチング周波数が低くなり過ぎ、主回路部12の出力波形の歪率の増加や、主回路部12の出力につながる機器に不要な電流を流してしまうことなどを抑制することができる。
このように、制御装置14は、搬送波CWの周波数に上限と下限とを設ける。この例において、制御装置14は、加算器116に入力された搬送波CWの下限周波数の指令値と、リミッタ118に設定された搬送波CWの上限周波数の指令値と、によって、搬送波CWの周波数に上限と下限とを設けている。搬送波CWの周波数に上限と下限とを設ける構成は、上記に限定されるものではない。例えば、上限周波数と下限周波数とを設定可能なリミッタによって、搬送波CWの周波数に上限と下限とを設けてもよい。搬送波CWの周波数に上限と下限とを設ける構成は、上限と下限とを適切に設定することが可能な任意の構成でよい。なお、搬送波CWの下限周波数は、0でもよい。換言すれば、搬送波CWの下限周波数は、必ずしも設定しなくてもよい。この場合にも、本願の構成では、第1出力電圧信号VS1と第2出力電圧信号VS2との差に応じて搬送波CWの周波数が増加するため、結果的に信号波VRの周波数と同じにすることができる。
図8は、第1の実施形態に係る電力変換装置の制御装置の変形例を模式的に表すブロック図である。
図8に表したように、制御装置14aは、フィルタ130をさらに有する。なお、上記実施形態と機能・構成上実質的に同じものには、同符号を付し、詳細な説明は省略する。
フィルタ130は、減算器110と絶対値演算器112との間に設けられている。フィルタ130は、減算器110によって演算された第1出力電圧信号と第2出力電圧信号との差信号に含まれる高周波成分を減衰させる。フィルタ130は、各アーム部22a〜22f毎の複数の差信号のそれぞれの高周波成分を減衰させる。フィルタ130は、例えば、ローパスフィルタである。
フィルタ130は、高周波成分を減衰させた後の差信号を絶対値演算器112に入力する。これにより、係数演算器114において差信号から演算される搬送波CWの周波数の補正値に含まれる高周波成分を減衰させることができる。制御装置14aは、高周波成分を減衰させた補正値を基に、高周波成分を減衰させた後の差信号の絶対値が大きくなるに従って、搬送波CWの周波数が高くなるように、搬送波CWの周波数を演算する。
例えば、信号波VRに高い周波数成分が含まれる場合においては、これに追従して搬送波CWの変化率が増加し、結果的に搬送波CWの周波数が恒常的に高くなってしまうことが懸念される。信号波VRに含まれる周波数成分が高い程、搬送波CWの周波数が高くなる傾向にあり、結果、主回路部12のスイッチング周波数が増加して損失の増加を引き起こしてしまう可能性がある。
これに対し、制御装置14aは、差信号に含まれる高周波成分をフィルタ130によって減衰させる。これにより、フィルタ130の特性に応じて該当する周波数成分の振幅が小さくなるため、搬送波CWの変化率の増加率が抑制され、主回路部12のスイッチング周波数の不要な増加を抑制することができる。
なお、この例では、減算器110と絶対値演算器112との間にフィルタ130を設けている。フィルタ130は、これに限ることなく、絶対値演算器112と係数演算器114との間に設けてもよいし、係数演算器114と加算器116との間に設けてもよい。フィルタ130の構成は、係数演算器114において差信号から演算される搬送波CWの周波数の各アーム部22a〜22f毎の複数の補正値に含まれる高周波成分を減衰させることが可能な任意の構成でよい。
(第2の実施形態)
図9は、第2の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
図9に表したように、制御装置14bでは、第1出力電圧信号に代えて、信号波VRが減算器110に入力されている。減算器110には、各アーム部22a〜22f毎の複数の信号波VRが入力される。制御装置14bにおいて、減算器110は、信号波VRと第2出力電圧信号との差を表す差信号を演算し、演算した差信号を絶対値演算器112に入力する。上記と同様に、減算器110は、各アーム部22a〜22f毎に減算の演算を行うことにより、各アーム部22a〜22f毎の複数の差信号を生成する。
制御装置14bは、第2被変調信号MS2を基に、各変換器CELのスイッチング素子51、52のスイッチングを制御するとともに、補正値を基に、信号波VRと第2出力電圧信号との差の絶対値が大きくなるに従って、搬送波CWの周波数が高くなるように、搬送波CWの周波数を演算する。
このように、制御装置14bでは、信号波VRによって搬送波CWの変化率が変化し、信号波VRと第2出力電圧信号との乖離が大きいほど、搬送波CWの変化率が高くなる。搬送波CWの変化率が高くなると、第1被変調信号MS1の変化のタイミングが早くなるため、第2出力電圧信号VS2が信号波VRを良く再現できるようになる。このように、本実施形態に係る制御装置14bの構成においても、上記第1の実施形態の構成と同様の効果を得ることができる。
また、制御装置14bの構成では、連続的な信号波VRに対して、第2出力電圧信号VS2は、方形波状あるいは階段状となるため、多くの場合において差信号がゼロとならず、搬送波CWの周波数が下限に対して常に高くなってしまうことが懸念される。
そこで、制御装置14bにおいては、例えば、信号波VRと第2出力電圧信号VS2との差が小さい部分では係数演算器114で乗算する係数をゼロにするなど、係数演算器114で乗算する係数を非線形とすることが好ましい。これにより、搬送波CWの周波数の平均的な増加を抑えることができる。
なお、制御装置14bの構成において、図8に関して説明したフィルタ130を設けてもよい。これにより、上記のように、信号波VRに高い周波数成分が含まれる場合などにおいても、主回路部12のスイッチング周波数の不要な増加を抑制することができる。
(第3の実施形態)
図10は、第3の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
図10に表したように、制御装置14cは、パルス数カウンタ140と、減算器142と、抑制値演算器144と、をさらに有する。なお、この例では、信号波VRと第2出力電圧信号VS2との差信号を演算する構成を例示しているが、制御装置14cの構成は、第1出力電圧信号VS1と第2出力電圧信号VS2との差信号を演算する構成でもよい。
パルス数カウンタ140には、複数の変換器CELのそれぞれに入力される複数の制御信号が入力される。制御信号は、換言すれば、スイッチング素子51、52のゲートパルス信号である。パルス数カウンタ140は、各制御信号のそれぞれの単位時間当たりの変化の回数をカウントする。
パルス数カウンタ140は、例えば、複数の制御信号のそれぞれについて単位時間当たりの変化の回数をカウントし、複数の制御信号のカウント値のうちの最大値を減算器142に入力する。パルス数カウンタ140は、各アーム部22a〜22f毎に最大値の演算を行うことにより、各アーム部22a〜22f毎の複数の最大値を減算器142に入力する。パルス数カウンタ140は、例えば、複数の制御信号のカウント値のうちの中央値を減算器142に入力してもよいし、複数の制御信号のカウント値の平均値を減算器142に入力してもよい。あるいは、パルス数カウンタ140は、複数の制御信号のカウント値の合計値を減算器142に入力してもよい。
減算器142には、パルス数カウンタ140からカウント値が入力されるとともに、各制御信号の単位時間当たりの変化の回数の上限値が入力される。減算器142は、パルス数カウンタ140から入力されたカウント値から上限値を減算し、減算した結果を抑制値演算器144に入力する。減算器142は、各アーム部22a〜22f毎に減算の演算を行うことにより、各アーム部22a〜22f毎の複数の減算結果を抑制値演算器144に入力する。
抑制値演算器144は、減算器142の減算結果を基に、リミッタ118に設定された搬送波CWの上限周波数の指令値の抑制値を演算する。抑制値演算器144は、パルス数カウンタ140のカウント値が上限値を超えた際に、超えた値が大きくなるほど搬送波CWの上限周波数の指令値が小さくなるように、抑制値を演算する。抑制値演算器144は、演算した抑制値をリミッタ118に入力する。抑制値演算器144は、各アーム部22a〜22f毎に抑制値の演算を行うことにより、各アーム部22a〜22f毎の複数の抑制値を生成する。
リミッタ118は、抑制値演算器144から入力された抑制値に応じて、搬送波CWの上限周波数の指令値を低下させる。これにより、パルス数カウンタ140のカウント値が上限値を超えた際に、搬送波CWの周波数を低下させることができる。リミッタ118は、入力された複数の抑制値を基に、各アーム部22a〜22f毎に搬送波CWの上限周波数の指令値を低下させる。これにより、各アーム部22a〜22f毎に独立して搬送波CWの周波数を低下させることができる。
このように、制御装置14cでは、各制御信号の単位時間当たりの変化の回数をカウントし、カウント値が上限を超えた際に、超えた値に応じて搬送波CWの周波数を低下させる。各制御信号の単位時間当たりの変化の回数は、換言すれば、複数のスイッチング素子51、52のスイッチング周波数である。パルス数カウンタ140は、換言すれば、スイッチング素子51、52のスイッチング周波数を検出する。制御装置14cは、複数のスイッチング素子51、52のスイッチング周波数を検出し、検出したスイッチング周波数が、上限値を超えた場合に、搬送波CWの周波数を低下させる処理を実行する。
これにより、スイッチング数の増加にともなう損失の増大や、スイッチングの間隔が短くなることによるスイッチング素子の負荷の増大などをより抑制することができる。例えば、電力変換装置10の運転継続性をより向上させることができる。
なお、この例では、パルス数カウンタ140において、制御信号の単位時間当たりの変化の回数をカウントしている。これに限ることなく、パルス数カウンタ140において、第2被変調信号MS2の単位時間当たりの変化の回数をカウントしてもよい。この場合にも、上記と同様の効果を得ることができる。なお、スイッチング素子51、52のスイッチング周波数の検出方法は、上記に限ることなく、スイッチング周波数を適切に検出することができる任意の方法でよい。
また、制御装置14cは、例えば、搬送波生成器102に入力される搬送波CWの周波数の指令値などを基に、搬送波CWの平均周波数を検出又は演算し、搬送波CWの平均周波数が、上限値を超えた場合に、搬送波CWの周波数を低下させる処理を実行してもよい。この構成は、例えば、パルス数カウンタ140を周波数カウンタに置き換え、減算器142に入力される各制御信号の単位時間当たりの変化の回数の上限値を搬送波CWの平均周波数の上限値に置き換えることによって実現することができる。
図11は、第3の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
図11に表したように、この例では、パルス数カウンタ140、減算器142、及び抑制値演算器144が、各変換器CELに設けられている。変換器CELは、入力された制御信号の単位時間当たりの変化の回数をカウントし、上記と同様に、カウント値に応じた抑制値を演算し、演算した抑制値を制御装置14cに入力する。
換言すれば、複数の変換器CELは、複数のスイッチング素子51、52のスイッチング周波数が、上限値を超えたか否かを判定し、判定の結果に基づく信号を制御装置14cに送信する。制御装置14cは、複数の変換器CELからの信号を基に、搬送波CWの周波数を低下させる処理を実行する。
制御装置14cは、例えば、各変換器CELから入力された複数の抑制値のうちの最大値をリミッタ118に入力する。制御装置14cは、各アーム部22a〜22f毎に抑制値の最大値を演算し、各アーム部22a〜22f毎の複数の最大値をリミッタ118に入力する。制御装置14cは、例えば、複数の抑制値のうちの中央値をリミッタ118に入力してもよいし、複数の抑制値の平均値をリミッタ118に入力してもよい。
このように、複数のスイッチング素子51、52のスイッチング周波数が、上限値を超えたか否かの判定は、各変換器CEL側で行ってもよい。この場合にも、上記と同様の効果を得ることができる。さらに、上記の判定を各変換器CEL側で行った場合には、制御装置14cでの演算の負荷を軽減させることができる。各変換器CELの数が数百に及ぶ場合などに、判定の演算を制御装置14c側で行うと、制御装置14cの規模が大きくなってしまうことが懸念される。判定の演算を各変換器CEL側で行うことにより、演算を分散して処理することが可能となり、制御装置14cの規模が大きくなることを抑制することができる。また、個々の変換器CELの演算は、自身に搭載されているスイッチング素子の分のみ演算すればよいため、演算規模や演算に用いる信号の送受信の負荷も小さくすることができる。
この例では、判定の結果に基づく信号の一例として、リミッタ118に設定された搬送波CWの上限周波数の指令値の抑制値を表している。判定の結果に基づく信号は、これに限ることなく、複数のスイッチング素子51、52のスイッチング周波数が、上限値を超えたか否かの判定結果を適切に制御装置14cに伝達することができる任意の信号でよい。例えば、減算器142の出力を制御装置14cに送信し、抑制値の演算は、制御装置14c側で行ってもよい。また、パルス数カウンタ140のみを各変換器CEL側に設け、パルス数カウンタ140のカウント値(スイッチング周波数の検出値)を各変換器CELから制御装置14cに送信してもよい。制御装置14cは、各変換器CELから入力されたカウント値の最大値、中央値、あるいは平均値を基に、抑制値を演算してもよい。このように、複数のスイッチング素子51、52のスイッチング周波数の検出のみを各変換器CEL側で行ってもよい。各変換器CELから制御装置14cに送信する信号は、複数のスイッチング素子51、52のスイッチング周波数の検出の結果を適切に制御装置14cに伝達することができる任意の信号でよい。
図12は、第3の実施形態に係る電力変換装置の制御装置の変形例を模式的に表すブロック図である。
図12に表したように、制御装置14dでは、制御装置14cに表した抑制値演算器144が、抑制値演算器146に置き換えられている。なお、制御装置14dにおいて、パルス数カウンタ140及び減算器142の構成は、制御装置14cにおいて説明したものと実質的に同じであるから、詳細な説明は省略する。
抑制値演算器146は、減算器142の減算結果を基に、係数演算器114の係数の抑制値を演算する。抑制値演算器146は、パルス数カウンタ140のカウント値が上限値を超えた際に、超えた値が大きくなるほど係数演算器114の係数が小さくなるように、抑制値を演算する。抑制値演算器146は、演算した抑制値を係数演算器114に入力する。抑制値演算器146は、各アーム部22a〜22f毎に抑制値の演算を行うことにより、各アーム部22a〜22f毎の複数の抑制値を生成し、複数の抑制値を係数演算器114に入力する。
係数演算器114は、抑制値演算器146から入力された抑制値に応じて、差信号に乗算する係数を小さくする。これにより、制御装置14cの場合と同様に、パルス数カウンタ140のカウント値が上限値を超えた際に、搬送波CWの周波数を低下させることができる。係数演算器114は、例えば、抑制値演算器146から入力された抑制値に応じて、差信号に乗算する係数をゼロに近付ける。これにより、パルス数カウンタ140のカウント値が上限値を超えた際に、搬送波CWの周波数を加算器116に入力された下限周波数に近付けることができる。係数演算器114は、入力された複数の抑制値を基に、各アーム部22a〜22f毎に係数を小さくする。これにより、各アーム部22a〜22f毎に独立して搬送波CWの周波数を低下させることができる。
このように、制御装置14dにおいても、制御装置14cと同様に、各制御信号の単位時間当たりの変化の回数をカウントし、カウント値が上限を超えた際に、超えた値に応じて搬送波CWの周波数を低下させることができる。従って、制御装置14dにおいても、制御装置14cと同様の効果を得ることができる。なお、制御装置14dにおいても、パルス数カウンタ140において、制御信号に代えて、第2被変調信号MS2の単位時間当たりの変化の回数をカウントしてもよい。
図13は、第3の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
図13に表したように、この例では、パルス数カウンタ140、減算器142、及び抑制値演算器146が、各変換器CELに設けられている。変換器CELは、入力された制御信号の単位時間当たりの変化の回数をカウントし、カウント値に応じた係数の抑制値を演算し、演算した抑制値を制御装置14dに入力する。
制御装置14dは、例えば、各変換器CELから入力された複数の抑制値のうちの最大値を係数演算器114に入力する。制御装置14dは、各アーム部22a〜22f毎に抑制値の最大値を演算し、各アーム部22a〜22f毎の複数の最大値を係数演算器114に入力する。制御装置14dは、例えば、複数の抑制値のうちの中央値を係数演算器114に入力してもよいし、複数の抑制値の平均値を係数演算器114に入力してもよい。
このように、係数演算器114の係数の抑制値を演算する構成において、パルス数カウンタ140、減算器142、及び抑制値演算器146を各変換器CEL側に設け、各変換器CEL側で抑制値の演算を行ってもよい。この場合にも、図11に関して説明した構成と同様の効果を得ることができる。また、この例においても、パルス数カウンタ140のみを各変換器CEL側に設けてもよい。複数のスイッチング素子51、52のスイッチング周波数の検出のみを各変換器CEL側で行ってもよい。
(第4の実施形態)
図14は、第4の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
図14に表したように、制御装置14eは、停止信号生成部150をさらに有する。なお、この例では、信号波VRと第2出力電圧信号VS2との差信号を演算する構成を例示しているが、制御装置14eの構成は、第1出力電圧信号VS1と第2出力電圧信号VS2との差信号を演算する構成でもよい。
停止信号生成部150は、パルス数カウンタ152と、比較器154と、出力判定回路156と、を有する。パルス数カウンタ152の構成は、上記の実施形態で説明したパルス数カウンタ140の構成と同様である。パルス数カウンタ152は、各制御信号のそれぞれの単位時間当たりの変化の回数をカウントし、カウント値を比較器154に入力する。
比較器154には、パルス数カウンタ152からカウント値が入力されるとともに、各制御信号の単位時間当たりの変化の回数の上限値が入力される。比較器154は、パルス数カウンタ152から入力されたカウント値と上限値とを比較し、カウント値が上限値を超えている場合に、変換器停止信号を出力判定回路156に入力する。
出力判定回路156は、比較器154から変換器停止信号が入力された際に、変換器停止信号の入力が所定時間以上継続されているか否かを判定する。出力判定回路156は、比較器154からの変換器停止信号の入力が所定時間以上継続されていると判定した場合に、変換器停止信号を出力する。一方、出力判定回路156は、比較器154からの変換器停止信号の入力が所定時間以上継続されていないと判定した場合には、変換器停止信号を出力しない。これにより、カウント値の瞬時的な変化で変換器停止信号が出力されてしまうことを抑制することができる。
制御装置14eは、停止信号生成部150(出力判定回路156)から変換器停止信号が出力された場合、各変換器CELへの制御信号の出力を停止することにより、主回路部12の動作を停止させる。
このように、制御装置14eでは、各制御信号の単位時間当たりの変化の回数をカウントし、所定時間以上の間、カウント値が上限値を超えている場合に、主回路部12の動作を停止させる。換言すれば、制御装置14eは、複数のスイッチング素子51、52のスイッチング周波数が、上限値を超えた場合に、主回路部12の動作を停止させる処理を実行する。これにより、スイッチング数の増加にともなう損失の増大や、スイッチングの間隔が短くなることによるスイッチング素子の負荷の増大などをより抑制することができる。なお、制御装置14eにおいても、パルス数カウンタ152において、制御信号に代えて、第2被変調信号MS2の単位時間当たりの変化の回数をカウントしてもよい。
また、制御装置14eは、例えば、搬送波生成器102に入力される搬送波CWの周波数の指令値などを基に、搬送波CWの単位時間当たりの平均周波数を検出又は演算し、搬送波CWの平均周波数が、上限値を超えた場合に、主回路部12の動作を停止させる処理を実行してもよい。この構成は、例えば、パルス数カウンタ152を周波数カウンタに置き換え、比較器154に入力される各制御信号の単位時間当たりの変化の回数の上限値を搬送波CWの平均周波数の上限値に置き換えることによって実現することができる。この際、周波数カウンタに入力される搬送波CWの周波数の指令値などは、ローパスフィルタなどによって高い周波数成分を減衰させてもよい。
図15は、第4の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
図15に表したように、この例では、停止信号生成部150が、各変換器CELに設けられている。変換器CELは、入力された制御信号の単位時間当たりの変化の回数をカウントし、所定時間以上の間、カウント値が上限値を超えている場合に、変換器停止信号を制御装置14eに入力する。制御装置14eは、各変換器CELのいずれかから変換器停止信号が入力されたことに応じて、主回路部12の動作を停止させる。
換言すれば、複数の変換器CELは、複数のスイッチング素子51、52のスイッチング周波数が、上限値を超えたか否かを判定し、判定の結果に基づく信号を制御装置14eに送信する。制御装置14eは、複数の変換器CELからの信号を基に、主回路部12の動作を停止させる処理を実行する。
このように、停止信号生成部150を各変換器CEL側に設け、変換器停止信号の出力に関する演算を各変換器CEL側で行ってもよい。この場合にも、図11などに関して説明した構成と同様に、制御装置14eの演算負荷を軽減し、制御装置14eの規模が大きくなってしまうことを抑制することができる。
この例では、判定の結果に基づく信号の一例として、変換器停止信号を表している。判定の結果に基づく信号は、これに限ることなく、複数のスイッチング素子51、52のスイッチング周波数が、上限値を超えたか否かの判定結果を適切に制御装置14eに伝達することができる任意の信号でよい。例えば、比較器154の出力を制御装置14eに送信し、所定時間以上継続されているか否かの判定は、制御装置14e側で行ってもよい。また、パルス数カウンタ152のみを各変換器CEL側に設け、パルス数カウンタ152のカウント値を各変換器CELから制御装置14eに送信してもよい。制御装置14eは、各変換器CELから入力されたカウント値の最大値、中央値、あるいは平均値を基に、主回路部12の動作を停止させる処理を実行してもよい。
(第5の実施形態)
図16は、第5の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
図16に表したように、制御装置14fは、温度演算器160と、減算器162と、抑制値演算器164と、をさらに有する。なお、この例では、信号波VRと第2出力電圧信号VS2との差信号を演算する構成を例示しているが、制御装置14fの構成は、第1出力電圧信号VS1と第2出力電圧信号VS2との差信号を演算する構成でもよい。
温度演算器160には、複数の変換器CELのそれぞれのスイッチング素子51、52の温度を演算するために必要な情報が入力される。スイッチング素子51、52の温度を演算するために必要な情報とは、例えば、スイッチング素子51、52の制御信号、スイッチング素子51、52に流れる通電電流、電荷蓄積素子55の電圧、及びスイッチング素子51、52を冷却する冷媒の温度などである。但し、温度演算器160に入力される情報は、上記に限ることなく、スイッチング素子51、52の温度を演算するために必要な任意の情報でよい。
温度演算器160は、入力された情報を基に、複数の変換器CELのそれぞれのスイッチング素子51、52の温度を演算する。温度演算器160は、例えば、複数の変換器CELのそれぞれのスイッチング素子51、52の温度のうちの最大値を減算器162に入力する。温度演算器160は、各アーム部22a〜22f毎に温度の最大値の演算を行うことにより、各アーム部22a〜22f毎の複数の最大値を減算器162に入力する。
減算器162には、温度演算器160からスイッチング素子51、52の温度の演算値が入力されるとともに、スイッチング素子51、52の温度の上限値が入力される。減算器162は、温度演算器160から入力されたスイッチング素子51、52の温度の演算値から上限値を減算し、減算した結果を抑制値演算器164に入力する。減算器162は、各アーム部22a〜22f毎に減算の演算を行うことにより、各アーム部22a〜22f毎の複数の減算の結果を抑制値演算器164に入力する。
抑制値演算器164は、減算器162の減算結果を基に、リミッタ118に設定された搬送波CWの上限周波数の指令値の抑制値を演算する。抑制値演算器164は、温度演算器160のスイッチング素子51、52の温度の演算値が上限値を超えた際に、超えた値が大きくなるほど搬送波CWの上限周波数の指令値が小さくなるように、抑制値を演算する。抑制値演算器164は、演算した抑制値をリミッタ118に入力する。抑制値演算器160は、各アーム部22a〜22f毎に抑制値の演算を行うことにより、各アーム部22a〜22f毎の複数の抑制値を生成し、複数の抑制値をリミッタ118に入力する。
リミッタ118は、抑制値演算器164から入力された抑制値に応じて、搬送波CWの上限周波数の指令値を低下させる。これにより、温度演算器160のスイッチング素子51、52の温度の演算値が上限値を超えた際に、搬送波CWの周波数を低下させることができる。リミッタ118は、入力された複数の抑制値を基に、各アーム部22a〜22f毎に搬送波CWの上限周波数の指令値を低下させる。これにより、各アーム部22a〜22f毎に独立して搬送波CWの周波数を低下させることができる。
このように、制御装置14fでは、複数の変換器CELのそれぞれのスイッチング素子51、52の温度を演算し、演算値が上限を超えた際に、超えた値に応じて搬送波CWの周波数を低下させる。これにより、スイッチング数の増加にともなう損失の増大や、スイッチングの間隔が短くなることによるスイッチング素子の負荷の増大などをより抑制することができる。例えば、電力変換装置10の運転継続性をより向上させることができる。
なお、この例では、温度演算器160において、入力された情報を基に、複数の変換器CELのそれぞれのスイッチング素子51、52の温度を演算している。これに限ることなく、例えば、温度センサなどを用いることにより、複数の変換器CELのそれぞれのスイッチング素子51、52の温度を検出してもよい。減算器162には、スイッチング素子51、52の温度の検出値を入力してもよい。減算器162に入力する温度の検出値は、例えば、複数の変換器CELのそれぞれのスイッチング素子51、52の温度の最大値である。この場合にも、上記と同様の効果を得ることができる。
図17は、第5の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
図17に表したように、この例では、温度演算器160、減算器162、及び抑制値演算器164が、各変換器CELに設けられている。変換器CELは、自身のスイッチング素子51、52の温度を演算し、上記と同様に、演算値に応じた抑制値を演算し、演算した抑制値を制御装置14fに入力する。
換言すれば、複数の変換器CELは、複数のスイッチング素子51、52の温度が、上限値を超えたか否かを判定し、判定の結果に基づく信号を制御装置14fに送信する。制御装置14fは、複数の変換器CELからの信号を基に、搬送波CWの周波数を低下させる処理を実行する。
制御装置14fは、例えば、各変換器CELから入力された複数の抑制値のうちの最大値をリミッタ118に入力する。制御装置14fは、各アーム部22a〜22f毎に抑制値の最大値を演算し、各アーム部22a〜22f毎の複数の最大値をリミッタ118に入力する。
このように、スイッチング素子51、52の温度を演算は、各変換器CEL側で行ってもよい。この場合にも、図11などに関して説明した構成と同様に、制御装置14fの演算負荷を軽減し、制御装置14fの規模が大きくなってしまうことを抑制することができる。また、スイッチング素子51、52の温度の検出を各変換器CEL側で行い、スイッチング素子51、52の温度の検出値に応じた抑制値を変換器CELから制御装置14fに入力してもよい。
この例では、判定の結果に基づく信号の一例として、リミッタ118に設定された搬送波CWの上限周波数の指令値の抑制値を表している。判定の結果に基づく信号は、これに限ることなく、複数のスイッチング素子51、52の温度が、上限値を超えたか否かの判定結果を適切に制御装置14fに伝達することができる任意の信号でよい。例えば、減算器162の出力を制御装置14fに送信し、抑制値の演算は、制御装置14f側で行ってもよい。また、温度演算器160又は温度センサのみを各変換器CEL側に設け、スイッチング素子51、52の温度の演算値又は検出値を各変換器CELから制御装置14fに送信してもよい。制御装置14fは、各変換器CELから入力された温度の最大値を基に、抑制値を演算してもよい。このように、複数のスイッチング素子51、52の温度の演算又は検出のみを各変換器CEL側で行ってもよい。各変換器CELから制御装置14fに送信する信号は、複数のスイッチング素子51、52の温度の演算又は検出の結果を適切に制御装置14fに伝達することができる任意の信号でよい。
図18は、第5の実施形態に係る電力変換装置の制御装置の変形例を模式的に表すブロック図である。
図18に表したように、制御装置14gでは、制御装置14fに表した抑制値演算器164が、抑制値演算器166に置き換えられている。なお、制御装置14gにおいて、温度演算器160及び減算器162の構成は、制御装置14fにおいて説明したものと実質的に同じであるから、詳細な説明は省略する。
抑制値演算器166は、減算器162の減算結果を基に、係数演算器114の係数の抑制値を演算する。抑制値演算器166は、複数の変換器CELのそれぞれのスイッチング素子51、52の温度の演算値が上限を超えた際に、超えた値が大きくなるほど係数演算器114の係数が小さくなるように、抑制値を演算する。抑制値演算器166は、演算した抑制値を係数演算器114に入力する。抑制値演算器166は、各アーム部22a〜22f毎に抑制値の演算を行うことにより、各アーム部22a〜22f毎の複数の抑制値を生成し、複数の抑制値を係数演算器114に入力する。
係数演算器114は、抑制値演算器166から入力された抑制値に応じて、差信号に乗算する係数を小さくする。これにより、制御装置14fの場合と同様に、複数の変換器CELのそれぞれのスイッチング素子51、52の温度の演算値が上限値を超えた際に、搬送波CWの周波数を低下させることができる。係数演算器114は、例えば、抑制値演算器166から入力された抑制値に応じて、差信号に乗算する係数をゼロに近付ける。これにより、温度の演算値が上限値を超えた際に、搬送波CWの周波数を加算器116に入力された下限周波数に近付けることができる。係数演算器114は、入力された複数の抑制値を基に、各アーム部22a〜22f毎に係数を小さくする。これにより、各アーム部22a〜22f毎に独立して搬送波CWの周波数を低下させることができる。
このように、制御装置14gにおいても、制御装置14fと同様に、複数の変換器CELのそれぞれのスイッチング素子51、52の温度を演算し、演算値が上限を超えた際に、超えた値に応じて搬送波CWの周波数を低下させることができる。従って、制御装置14gにおいても、制御装置14fと同様の効果を得ることができる。なお、制御装置14gにおいても、スイッチング素子51、52の温度の演算値に代えて、スイッチング素子51、52の温度の検出値を用いてもよい。
図19は、第5の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
図19に表したように、この例では、温度演算器160、減算器162、及び抑制値演算器166が、各変換器CELに設けられている。変換器CELは、自身のスイッチング素子51、52の温度を演算し、演算値に応じた係数の抑制値を演算し、演算した抑制値を制御装置14gに入力する。
制御装置14gは、例えば、各変換器CELから入力された複数の抑制値のうちの最大値を係数演算器114に入力する。制御装置14gは、各アーム部22a〜22f毎に抑制値の最大値を演算し、各アーム部22a〜22f毎の複数の最大値を係数演算器114に入力する。
このように、係数演算器114の係数の抑制値を演算する構成において、温度演算器160、減算器162、及び抑制値演算器166を各変換器CEL側に設け、各変換器CEL側で抑制値の演算を行ってもよい。この場合にも、図11などに関して説明した構成と同様に、制御装置14gの演算負荷を軽減し、制御装置14gの規模が大きくなってしまうことを抑制することができる。また、スイッチング素子51、52の温度の検出を各変換器CEL側で行い、スイッチング素子51、52の温度の検出値に応じた抑制値を変換器CELから制御装置14gに入力してもよい。また、この例においても、温度演算器160又は温度センサのみを各変換器CEL側に設けてもよい。
(第6の実施形態)
図20は、第6の実施形態に係る電力変換装置の制御装置を模式的に表すブロック図である。
図20に表したように、制御装置14hは、停止信号生成部170をさらに有する。なお、この例では、信号波VRと第2出力電圧信号VS2との差信号を演算する構成を例示しているが、制御装置14hの構成は、第1出力電圧信号VS1と第2出力電圧信号VS2との差信号を演算する構成でもよい。
停止信号生成部170は、温度演算器172と、比較器174と、出力判定回路176と、を有する。温度演算器172の構成は、上記の実施形態で説明した温度演算器160の構成と同様である。温度演算器172は、入力された情報を基に、複数の変換器CELのそれぞれのスイッチング素子51、52の温度を演算し、演算値を比較器174に入力する。
比較器174には、温度演算器172からスイッチング素子51、52の温度の演算値が入力されるとともに、スイッチング素子51、52の温度の上限値が入力される。比較器174は、温度演算器172から入力された演算値と上限値とを比較し、演算値が上限値を超えている場合に、変換器停止信号を出力判定回路176に入力する。
出力判定回路176は、比較器174から変換器停止信号が入力された際に、変換器停止信号の入力が所定時間以上継続されているか否かを判定する。出力判定回路176は、比較器174からの変換器停止信号の入力が所定時間以上継続されていると判定した場合に、変換器停止信号を出力する。一方、出力判定回路176は、比較器174からの変換器停止信号の入力が所定時間以上継続されていないと判定した場合には、変換器停止信号を出力しない。これにより、スイッチング素子51、52の温度の瞬時的な変化で変換器停止信号が出力されてしまうことを抑制することができる。
制御装置14hは、停止信号生成部170(出力判定回路176)から変換器停止信号が出力された場合、各変換器CELへの制御信号の出力を停止することにより、主回路部12の動作を停止させる。
このように、制御装置14hでは、複数の変換器CELのそれぞれのスイッチング素子51、52の温度を演算し、所定時間以上の間、演算値が上限値を超えている場合に、主回路部12の動作を停止させる。これにより、スイッチング数の増加にともなう損失の増大や、スイッチングの間隔が短くなることによるスイッチング素子の負荷の増大などをより抑制することができる。なお、制御装置14hにおいても、スイッチング素子51、52の温度の演算値に代えて、スイッチング素子51、52の温度の検出値を用いてもよい。
図21は、第6の実施形態に係る電力変換装置の制御装置及び変換器の変形例を模式的に表すブロック図である。
図21に表したように、この例では、停止信号生成部170が、各変換器CELに設けられている。変換器CELは、自身のスイッチング素子51、52の温度を演算し、所定時間以上の間、演算値が上限値を超えている場合に、変換器停止信号を制御装置14hに入力する。制御装置14hは、各変換器CELのいずれかから変換器停止信号が入力されたことに応じて、主回路部12の動作を停止させる。
換言すれば、複数の変換器CELは、複数のスイッチング素子51、52の温度が、上限値を超えたか否かを判定し、判定の結果に基づく信号を制御装置14hに送信する。制御装置14hは、複数の変換器CELからの信号を基に、主回路部12の動作を停止させる処理を実行する。
このように、停止信号生成部170を各変換器CEL側に設け、変換器停止信号の出力に関する演算を各変換器CEL側で行ってもよい。この場合にも、図11などに関して説明した構成と同様に、制御装置14hの演算負荷を軽減し、制御装置14hの規模が大きくなってしまうことを抑制することができる。
この例では、判定の結果に基づく信号の一例として、変換器停止信号を表している。判定の結果に基づく信号は、これに限ることなく、複数のスイッチング素子51、52の温度が、上限値を超えたか否かの判定結果を適切に制御装置14hに伝達することができる任意の信号でよい。例えば、比較器174の出力を制御装置14hに送信し、所定時間以上継続されているか否かの判定は、制御装置14h側で行ってもよい。また、温度演算器172又は温度センサのみを各変換器CEL側に設け、スイッチング素子51、52の温度の演算値又は検出値を各変換器CELから制御装置14hに送信してもよい。制御装置14hは、各変換器CELから入力された温度の最大値を基に、主回路部12の動作を停止させる処理を実行してもよい。このように、複数のスイッチング素子51、52の温度の演算又は検出のみを各変換器CEL側で行ってもよい。各変換器CELから制御装置14hに送信する信号は、複数のスイッチング素子51、52の温度の演算又は検出の結果を適切に制御装置14hに伝達することができる任意の信号でよい。
上記各実施形態では、変換器CELの一例として、チョッパ回路を用いた変換器CELを示している。変換器CELの構成は、これに限ることなく、フルブリッジ回路を用いた構成でもよい。
上記各実施形態では、主回路部12にMMC型の電力変換器を用いている。主回路部12は、MMC型に限ることなく、例えば、MV(Medium Voltage)型の電力変換器など、複数の変換器CELを直列に接続する他の方式の電力変換器でもよい。また、主回路部12は、複数の変換器CELを直列に接続した多段方式の電力変換器に限ることなく、例えば、2レベルインバータや3レベルインバータなどでもよい。主回路部12の構成は、信号波VRと搬送波CWとの比較によって複数のスイッチング素子の動作を制御する任意の構成でよい。
電力変換装置10は、直流送電システムに限ることなく、交流から直流への変換及び直流から交流への変換が必要な他の任意のシステムなどに適用してもよい。主回路部12による交直変換は、交流から直流及び直流から交流の双方に限ることなく、交流から直流又は直流から交流の一方のみでもよい。また、主回路部12は、例えば、交流交流直接変換回路などでもよい。主回路部12の構成は、例えば、複数のアーム部をスター結線、デルタ結線、あるいはマトリックス結線した構成などでもよい。主回路部12は、例えば、モジュラーマトリックスコンバータなどでもよい。主回路部12は、必ずしも複数のレグを有しなくてもよい。主回路部12は、少なくとも複数のアーム部を有していればよい。主回路部12の構成は、交流電力の出力が可能な任意の構成でよい。電力変換装置10は、例えば、周波数変換装置、直流送電装置、無効電力補償装置、あるいは電力潮流制御装置などでもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。