JP2021190679A - 半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセス - Google Patents

半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセス Download PDF

Info

Publication number
JP2021190679A
JP2021190679A JP2020170311A JP2020170311A JP2021190679A JP 2021190679 A JP2021190679 A JP 2021190679A JP 2020170311 A JP2020170311 A JP 2020170311A JP 2020170311 A JP2020170311 A JP 2020170311A JP 2021190679 A JP2021190679 A JP 2021190679A
Authority
JP
Japan
Prior art keywords
sccm
etching
volume percentage
flow rate
etching gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020170311A
Other languages
English (en)
Other versions
JP7071466B2 (ja
Inventor
光瑞 張
Kuang-Jui Chang
育萱 廖
Yu-Hsuan Liao
群賢 蔡
Chun Hsien Tsai
庭鵑 李
Ting Chuan Lee
群栄 蔡
Chun Jung Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Carbon Nano Technology Corp
Original Assignee
Taiwan Carbon Nano Technology Corp
Taiwan Carbon Nanotube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Carbon Nano Technology Corp, Taiwan Carbon Nanotube Co Ltd filed Critical Taiwan Carbon Nano Technology Corp
Publication of JP2021190679A publication Critical patent/JP2021190679A/ja
Application granted granted Critical
Publication of JP7071466B2 publication Critical patent/JP7071466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

【課題】トレンチエッチングプロセスの質と安定性を上げ、生産量を増やす導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスを提供する。【解決手段】プロセスは、パターン化されたフォトレジスト層１３が設けられた半導体基板１１を反応チャンバ配置するステップと、六フッ化硫黄、酸素、ヘリウム、三フッ化窒素及び第１有機ケイ素化合物を含む第１エッチングガスｇ１を反応チャンバに入れて第１エッチング工程Ｅ１を行うことにより、トレンチ１９ａを形成し、六フッ化硫黄、酸素、ヘリウム及び第２有機ケイ素化合物を含む第２エッチングガスを反応チャンバに入れて第２エッチング工程を行うことにより、トレンチを深くエッチングし、臭化水素酸、酸素、及びヘリウムを含む第３エッチングガスを反応チャンバに入れて第３エッチング工程を行うことにより、深いトレンチ構造を有する半導体デバイスを製造する。【選択図】図２Ｂ

Description

本発明は、エッチングプロセスに関し、特に、半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスに関する。
現在、半導体産業では飛躍的な発展が遂げられ、半導体設計及び材料における技術の進歩により、半導体デバイスにおいてサイズがより小さく、より複雑な回路が実現されている。半導体デバイスの機能が豊富になり小型化されることで、生産効率の向上とコストの削減が実現される。
半導体デバイスの機能は半導体ウェハーの面積によって制限されるが、半導体技術の発展により、３次元積層技術を利用して部品の密度を増やす傾向が見られる。しかしながら、３次元積層技術は半導体デバイスの製造プロセスの複雑さを上げ、半導体デバイスの製造プロセスの質と安定性を維持することが難しくなるだけでなく、生産量にも影響を与える。三次元集積回路の半導体ウェハーには、トレンチのアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）が高いことが求められる。従来の技術では、トレンチを製造するためにボッシュ（Ｂｏｓｃｈ）社によって開発されたディープ反応性イオンエッチング（Ｄｅｅｐ ｒｅａｃｔｉｖｅ−ｉｏｎ ｅｔｃｈｉｎｇ、略称ＤＲＩＥ）プロセスを利用することが一般的である。しかしながら、従来のＤＲＩＥプロセスには、トレンチの側壁が比較的粗いという問題があり、半導体ウェハーの電気的及び機械的特性に影響がある。したがって、半導体デバイスの製造プロセスの改善により、プロセスの質と安定性を上げることが解決すべき課題になる。
本発明は、半導体デバイスの品質と安定性を上げ、生産量を増やすために、半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスを提供する。
本発明の他の目的と利点は、本発明で開示される技術的特徴から明瞭になるであろう。
本発明の半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスは、パターン化されたフォトレジスト層が設けられ、当該フォトレジスト層によって遮蔽された保持領域と、露出する被エッチング領域とを有する半導体基板を、上方電極と下方電極とを含む反応チャンバに配置するステップ１と、
六フッ化硫黄、酸素、ヘリウム、三フッ化窒素、及び第１有機ケイ素化合物を含む第１エッチングガスを当該反応チャンバに入れて第１エッチング工程を行うことにより、当該被エッチング領域の一部を除去して第１深さを有するトレンチを形成するステップ２と、
六フッ化硫黄、酸素、ヘリウム、及び第２有機ケイ素化合物を含む第２エッチングガスを当該反応チャンバに入れて第２エッチング工程を行うことにより、当該トレンチの当該第１深さからさらに第２深さまでエッチングするステップ３とを備え、当該第２エッチング工程における当該反応チャンバの圧力は当該第１エッチング工程における当該反応チャンバの圧力より大きく、
臭化水素酸、酸素、及びヘリウムを含む第３エッチングガスを当該反応チャンバに入れて第３エッチング工程を行うステップ４を含む。なお、当該反応チャンバで１秒あたりの温度変化は±１％以内であり、当該反応チャンバで１秒あたりの圧力変化は±５％以内であり、当該上方電極又は当該下方電極で１秒あたりの出力変化は±１％以内である。
本発明の一実施例では、上記の第１エッチング工程において、六フッ化硫黄の流量は１０ｓｃｃｍ〜２０００ｓｃｃｍであり、酸素の流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、ヘリウムの流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、三フッ化窒素の流量は１０ｓｃｃｍ〜３００ｓｃｃｍであり、当該第１有機ケイ素化合物の流量は５０ｓｃｃｍ〜２００ｓｃｃｍである。
本発明の一実施例では、上記の第１エッチング工程において、当該第１エッチングガスに対する六フッ化硫黄の体積百分率は３０％であり、当該第１エッチングガスに対する酸素の体積百分率は２０％であり、当該第１エッチングガスに対するヘリウムの体積百分率は２０％であり、当該第１エッチングガスに対する三フッ化窒素の体積百分率は１０％であり、当該第１エッチングガスに対する当該第１有機ケイ素化合物の体積百分率は２０％である。
本発明の一実施例では、上記の第１エッチング工程において、当該上方電極の出力は３０００Ｗであり、当該下方電極の出力は５００Ｗである。
本発明の一実施例では、上記の第２エッチング工程において、六フッ化硫黄の流量は１０ｓｃｃｍ〜２０００ｓｃｃｍであり、酸素の流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、ヘリウムの流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、当該第２有機ケイ素化合物の流量は５０ｓｃｃｍ〜２００ｓｃｃｍである。
本発明の一実施例では、上記の第２エッチング工程において、当該第２エッチングガスに対する六フッ化硫黄の体積百分率は２０％であり、当該第２エッチングガスに対する酸素の体積百分率は２０％であり、当該第２エッチングガスに対するヘリウムの体積百分率は４０％であり、当該第２エッチングガスに対する当該第２有機ケイ素化合物の体積百分率は２０％である。
本発明の一実施例では、上記の第２エッチング工程において、当該上方電極の出力は７０００Ｗであり、当該下方電極の出力は２０００Ｗである。
本発明の一実施例では、上記の第３エッチング工程において、臭化水素酸の流量は１０ｓｃｃｍ〜２０００ｓｃｃｍであり、酸素の流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、ヘリウムの流量は１０ｓｃｃｍ〜５００ｓｃｃｍである。
本発明の一実施例では、上記の第３エッチング工程において、当該第３エッチングガスに対する臭化水素酸の体積百分率は６０％であり、当該第３エッチングガスに対する酸素の体積百分率は１０％であり、当該第３エッチングガスに対するヘリウムの体積百分率は３０％である。
本発明の一実施例では、上記の第３エッチング工程において、当該上方電極の出力は１０００Ｗであり、当該下方電極の出力は１００Ｗである。
本発明に係る半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスは、第１エッチングガスを用いて第１エッチング工程を、第２エッチングガスを用いて第２エッチング工程を、第３エッチングガスを用いて第３エッチング工程をそれぞれ行って、深いトレンチ構造を有する半導体デバイスを製造することにより、プロセスの質と安定性を上げ、生産量を増やすことができる。
次に、本発明の上述した特徴及び利点が一層明瞭で分かりやすくなるように、実施例を挙げ、図面を添えて詳細に説明する。
、本発明の一実施例に係る半導体デバイスのトレンチ構造を製造するドライエッチング装置の模式図である。 いくつかの実施例に基づいて作成される半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスの中間段階に関する断面図である。 いくつかの実施例に基づいて作成される半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスの中間段階に関する断面図である。 いくつかの実施例に基づいて作成される半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスの中間段階に関する断面図である。 いくつかの実施例に基づいて作成される半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスの中間段階に関する断面図である。
本発明の前述した及び他の技術内容、特徴及び効果は、図面を参照する好ましい一実施例の詳細な説明において明瞭に表示される。次の実施例の説明で方向を表すために使用される用語、例えば、上、下、左、右、前、後などは、図面の方向に基づいていうものである。したがって、方向を表すために使用されるこれらの用語は本発明を非限定的に説明するものに過ぎない。本明細書では、「約」又は類似の用語は一般に所定の値又は範囲の１０％以内、５％以内、３％以内、２％以内、１％以内、又は０．５％以内であることを意味する。記載される数量はおおよそのものであり、即ち「約」を添えなくても、「約」の意味合いを含むものと理解することができる。
図１を参照して説明する。図１は、本発明の一実施例に係る半導体デバイス１０のトレンチ構造を製造するドライエッチング装置１７の模式図である。
説明には図２Ａ、図２Ｂ、図２Ｃ、図２Ｄも参照される。図２Ａ、図２Ｂ、図２Ｃ、図２Ｄは、いくつかの実施例に基づいて作成される半導体デバイス１０のトレンチ構造を製造するドライエッチングプロセスの中間段階に関する断面図である。まずは図２Ａを参照して説明する。本実施例に係る半導体デバイス１０のトレンチ構造を製造するドライエッチングプロセスは次のステップを含む。
ステップ１で、半導体基板１１を配置する。半導体基板１１は、パターン化されたフォトレジスト層１３が設けられ、且つ反応チャンバ１７１に配置される（図１参照）。半導体基板１１はフォトレジスト層１３によって遮蔽された保持領域１１１と、露出する被エッチング領域１１３とを有する。反応チャンバ１７１は上方電極１７３と、下方電極１７５とを含む。半導体基板１１の材料には、例えば、シリコンが含まれる。反応チャンバ１７１はドライエッチング装置１７の内部に設けられる（図１参照）。
さらに、半導体デバイス１０は酸化物層１５を含んでもよい。酸化物層１５は半導体基板１１の下方に設けられる。
説明の簡素化のために、図２Ａ、図２Ｂ、図２Ｃ、図２Ｄでは、ドライエッチング装置１７が省略される。次に、図２Ｂを参照して説明する。
ステップ２で、第１エッチングガスｇ１を反応チャンバ１７１に入れて第１エッチング工程Ｅ１を行うことにより、被エッチング領域１１３の一部を除去してトレンチ１９ａを形成する。トレンチ１９ａは第１深さｄ１を有する。本実施例では、第１エッチングガスｇ１は六フッ化硫黄（ＳＦ６）、酸素（Ｏ２）、ヘリウム（Ｈｅ）、三フッ化窒素（ＮＦ３）、第１有機ケイ素化合物を含む。
ステップ３で、図２Ｃに示すように、第２エッチングガスｇ２を反応チャンバ１７１に入れて第２エッチング工程Ｅ２を行うことにより、トレンチ１９ａの第１深さｄ１からさらに第２深さｄ２までエッチングする。第２エッチング工程Ｅ２では、さらにトレンチ１９ａの底部の酸化物をエッチング除去して、トレンチ１９ｂを形成する。トレンチ１９ｂは部分的に保護層１８ａによって覆われる。本実施例では、第２エッチングガスｇ２は、六フッ化硫黄（ＳＦ６）、酸素（Ｏ２）、ヘリウム（Ｈｅ）、第２有機ケイ素化合物を含む。
ステップ４で、図２Ｄに示すように、第３エッチングガスｇ３を反応チャンバ１７１に入れて第３エッチング工程Ｅ３を行う。当該第３エッチングガスは、臭化水素酸（ＨＢｒ）、酸素（Ｏ２）、ヘリウム（Ｈｅ）を含む。第３エッチング工程Ｅ３で、トレンチ１９ｂの第２深さｄ２からさらに酸化物層１５までエッチングして、トレンチ１９ｃを形成する。第３エッチングガスｇ３が酸化物層１５をエッチングしない。
本実施例では、反応チャンバ１７１で１秒あたりの温度変化は±１％以内である。
本実施例では、反応チャンバ１７１で１秒あたりの圧力変化は±５％以内である。
本実施例では、上方電極１７３又は下方電極１７５で１秒あたりの出力変化は±１％以内である。
図１に示すように、具体的には、ドライエッチング装置１７は、複数のタンクｔ１、ｔ２、ｔ３、ｔ４及びパイプラインｐを含んでもよい。これらのタンクｔ１、ｔ２、ｔ３、ｔ４は各エッチング工程に使用されるガスを貯蔵し、パイプラインｐは各エッチング工程に使用されるガスを反応チャンバ１７１に送るように構成される。本発明ではタンクの数量とエッチングガスの貯蔵位置及び貯蔵の方式が限定されない。上方電極１７３及び下方電極１７５は各エッチングガスと作用してエッチングするように構成されるもので、その詳細な説明は省略される。当該第１有機ケイ素化合物及び当該第２有機ケイ素化合物は、例えば、ジクロロシラン（Ｈ２ＳｉＣｌ２）ガスであってよい。
具体的には、ステップ１で、半導体基板１１の露出する被エッチング領域１１３には酸化物（ｎａｔｉｖｅ ｏｘｉｄｅ）（不図示）が生成される。ステップ２の第１エッチング工程Ｅ１で、エッチングを続けるには、第１エッチングガスｇ１を用いてエッチングして酸化物を分解する必要がある。六フッ化硫黄イオンとラジカルは半導体基板１１のシリコンをエッチングできる。図２Ｂに示す保護層１８では、当該第１有機ケイ素化合物と酸素が二酸化ケイ素（ＳｉＯ２）を生成して、フォトレジスト層１３の上部及び側壁を保護する。酸素とシリコン及びフッ素が反応してオキシフッ化シリコン（ＳｉＯｘＦｙ）ポリマーを生成して、トレンチ１９ａの側壁を六フッ化硫黄イオンとラジカルの腐食から保護する。三フッ化窒素は、フォトレジスト層１３における酸化ポリマー及びトレンチ１９ａの側壁におけるオキシフッ化シリコンポリマーをエッチングして、トレンチ１９ａの輪郭を整えるために用いられる。
図２Ａで、半導体基板１１の厚さは、例えば、約６００μｍであり、フォトレジスト層１３の厚さは、例えば、約２０μｍである。図２Ｂで、トレンチ１９ａの幅は、例えば、約５μｍであり、保護層１８の厚さは、例えば、約３０ｎｍである。
本実施例では、第２エッチング工程Ｅ２（ステップ３）における反応チャンバ１７１の圧力は第１エッチング工程Ｅ１（ステップ２）における反応チャンバ１７１の圧力より大きい。
本実施例では、第１エッチング工程Ｅ１（ステップ２）において、六フッ化硫黄の流量は１０ｓｃｃｍ〜２０００ｓｃｃｍであり、酸素の流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、ヘリウムの流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、三フッ化窒素の流量は１０ｓｃｃｍ〜３００ｓｃｃｍであり、当該第１有機ケイ素化合物の流量は５０ｓｃｃｍ〜２００ｓｃｃｍである。
本実施例では、第１エッチング工程Ｅ１（ステップ２）において、第１エッチングガスｇ１に対する六フッ化硫黄の体積百分率は３０％であり、第１エッチングガスｇ１に対する酸素の体積百分率は２０％であり、第１エッチングガスｇ１に対するヘリウムの体積百分率は２０％であり、第１エッチングガスｇ１に対する三フッ化窒素の体積百分率は１０％であり、第１エッチングガスｇ１に対する当該第１有機ケイ素化合物の体積百分率は２０％である。
本実施例では、第１エッチング工程Ｅ１（ステップ２）において、上方電極１７３の出力は約３０００Ｗであり、下方電極１７５の出力は約５００Ｗである。
さらに、第１エッチング工程Ｅ１において、エッチングの深さを増やすために、反応チャンバ１７１の圧力は１００ｍＴ（ｍｉｌｌｉ−Ｔｏｒｒ）未満とする必要がある。第１エッチング工程Ｅ１において、第１エッチング工程Ｅ１で、ディープ反応性イオンエッチングにおけるガス流の不安定性を緩和し、エッチングプロセスでエッチングが不意に止まってしまうような状況を減らすために、エッチング時間は３０秒間より長くする必要がある。
本実施例では、第１エッチング工程Ｅ１後に、フォトレジスト層１３の厚さはエッチング前の厚さの２／３〜１／２が保持される。前述したように、ポリマーを堆積させてフォトレジスト層１３及びトレンチ１９ａの側壁を保護してもよい。反応チャンバ１７１の圧力は１５０ｍＴより大きくする必要がある。上方電極１７３の出力は７０００Ｗ以下であり、下方電極１７５の出力は５０Ｗ以下である。この場合には、ガスは約４０体積％の酸素及び６０体積％のＳｉ有機化合物を含む。
具体的には、ステップ３の第２エッチング工程Ｅ２で、ヘリウムは六フッ化硫黄を薄め、エッチングの速度を下げるとともに、トレンチの底部でのポリマー成長を緩和することができる。
本実施例では、第２エッチング工程Ｅ２（ステップ３）において、六フッ化硫黄の流量は１０ｓｃｃｍ〜２０００ｓｃｃｍであり、酸素の流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、ヘリウムの流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、当該第２有機ケイ素化合物の流量は５０ｓｃｃｍ〜２００ｓｃｃｍである。
本実施例では、第２エッチング工程Ｅ２（ステップ３）において、第２エッチングガスｇ２に対する六フッ化硫黄の体積百分率は２０％であり、第２エッチングガスｇ２に対する酸素の体積百分率は２０％であり、第２エッチングガスｇ２に対するヘリウムの体積百分率は４０％であり、第２エッチングガスｇ２に対する当該第２有機ケイ素化合物の体積百分率は２０％である。
本実施例では、第２エッチング工程Ｅ２（ステップ３）において、上方電極１７３の出力は約７０００Ｗであり、下方電極１７５の出力は約２０００Ｗである。
本実施例では、第２エッチングガスｇ２が酸化物層１５の材料をエッチングするため、第３エッチング工程Ｅ３を行う必要がある。第３エッチングガスｇ３は酸化物層１５の材料をエッチングしない。
具体的には、ステップ４の第３エッチング工程Ｅ３はオーバーエッチング（ｏｖｅｒ−ｅｔｃｈ）プロセスである。第３エッチング工程Ｅ３では臭化水素酸、酸素、ヘリウムを用いてポリマー（不図示）を堆積させることによって、フォトレジスト層１３、トレンチ１９ｃを保護する。臭化水素酸はシリコンをエッチングし、且つ、水素（Ｈ２）、臭化シリコン（ＳｉＯｘＢｒｙ）を製造するために用いられる。臭化シリコンが堆積されると下方の酸化物層１５及びフォトレジスト層１３は保護される。酸素、シリコンと水素はＳｉＯＨポリマー（不図示）を形成して、トレンチ１９ｃの側壁を保護できる。
本実施例では、第３エッチング工程Ｅ３（ステップ４）において、臭化水素酸の流量は１０ｓｃｃｍ〜２０００ｓｃｃｍであり、酸素の流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、ヘリウムの流量は１０ｓｃｃｍ〜５００ｓｃｃｍである。
本実施例では、第３エッチング工程Ｅ３（ステップ４）において、第３エッチングガスｇ３に対する臭化水素酸の体積百分率は６０％であり、第３エッチングガスｇ３に対する酸素の体積百分率は１０％であり、第３エッチングガスｇ３に対するヘリウムの体積百分率は３０％である。
本実施例では、第３エッチング工程Ｅ３（ステップ４）において、上方電極１７３の出力は約１０００Ｗであり、下方電極１７５の出力は約１００Ｗである。
本実施例に係る半導体デバイス１０のトレンチ構造を製造するドライエッチングプロセスでは、温度及び／又は出力パラメータの調整、特定のエッチングガスの使用、エッチングパラメータの調整により、深いトレンチ（トレンチ１９ｃ）構造を有する半導体デバイスを製造する。底部の酸化物層１５には微細なトレンチが生じにくく、トレンチ１９ｃにはネッキング（ｎｅｃｋｉｎｇ／ｂｏｗｉｎｇ）が生じることはない。トレンチ１９ｃの側壁の粗さを改善し、酸化物層１５における微細なトレンチの発生を避けることができ、さらには半導体デバイス１０の生産量を増やすことができる。
本実施例に係る半導体デバイス１０のトレンチ構造を製造するドライエッチングプロセスにおいて、第１エッチング工程Ｅ１、第２エッチング工程Ｅ２、第３エッチング工程Ｅ３には反応時間が充分に設定され、温度、圧力、出力に対する厳格な制御により、トレンチ１９ｃの側壁の粗さ及びトレンチ１９ｃの輪郭を大幅に改善することができる。本実施例でトレンチ１９ｃの側壁の粗さ（ｒｏｕｇｈｎｅｓｓ）は１０ｎｍ未満になり、アスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）は１００を上回り、しかもトレンチ１９ｃの底部の角度は８９．７〜９０．３°になり得る。従来の技術で製造されるトレンチ（不図示）は、一般に側壁の粗さが１００ｎｍを上回り、アスペクト比が３０〜６０であり、トレンチの底部の角度が８８〜９２°である。
本実施例に係る高いアスペクト比を有するトレンチ１９ｃを備える半導体デバイス１０は、例えば、微小電気機械システム（Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、略称ＭＥＭＳ）に適用される。
上述したように、本発明の実施例に係る半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセスは、第１エッチングガスを用いて第１エッチング工程を、第２エッチングガスを用いて第２エッチング工程を、第３エッチングガスを用いて第３エッチング工程をそれぞれ行って、深いトレンチ構造を有する半導体デバイスを製造することにより、プロセスの質と安定性を上げ、生産量を増やすことができる。
１０ 半導体デバイス
１１ 半導体基板
１１１ 保持領域
１１３ 被エッチング領域
１３ フォトレジスト層
１５ 酸化物層
１７ ドライエッチング装置
１７１ 反応チャンバ
１７３ 上方電極
１７５ 下方電極
１８、１８ａ 保護層
１９ａ、１９ｂ、１９ｃ トレンチ
ｄ１ は第１深さ
ｄ２ 第２深さ
Ｅ１ 第１エッチング工程
Ｅ２ 第２エッチング工程
Ｅ３ 第３エッチング工程
ｇ１ 第１エッチングガス
ｇ２ 第２エッチングガス
ｇ３ 第３エッチングガス
ｔ１、ｔ２、ｔ３、ｔ４ タンク
ｐ びパイプライン

Claims (10)

  1. パターン化されたフォトレジスト層が設けられ、前記フォトレジスト層によって遮蔽された保持領域と、露出する被エッチング領域とを有する半導体基板を、上方電極と下方電極とを含む反応チャンバに配置するステップ１と、
    六フッ化硫黄、酸素、ヘリウム、三フッ化窒素、及び第１有機ケイ素化合物を含む第１エッチングガスを前記反応チャンバに入れて第１エッチング工程を行うことにより、前記被エッチング領域の一部を除去して第１深さを有するトレンチを形成するステップ２と、
    六フッ化硫黄、酸素、ヘリウム、及び第２有機ケイ素化合物を含む第２エッチングガスを前記反応チャンバに入れて第２エッチング工程を行うことにより、前記トレンチの前記第１深さからさらに第２深さまでエッチングするステップ３と
    を備え、
    前記第２エッチング工程における前記反応チャンバの圧力は前記第１エッチング工程における前記反応チャンバの圧力より大きく、
    臭化水素酸、酸素、及びヘリウムを含む第３エッチングガスを前記反応チャンバに入れて第３エッチング工程を行うステップ４を含み、
    前記反応チャンバで１秒あたりの温度変化は±１％以内であり、前記反応チャンバで１秒あたりの圧力変化は±５％以内であり、前記上方電極又は前記下方電極で１秒あたりの出力変化は±１％以内であることを特徴とする半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセス。
  2. 前記第１エッチング工程において、六フッ化硫黄の流量は１０ｓｃｃｍ〜２０００ｓｃｃｍであり、酸素の流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、ヘリウムの流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、三フッ化窒素の流量は１０ｓｃｃｍ〜３００ｓｃｃｍであり、前記第１有機ケイ素化合物の流量は５０ｓｃｃｍ〜２００ｓｃｃｍであることを特徴とする請求項１に記載のドライエッチングプロセス。
  3. 前記第１エッチング工程において、前記第１エッチングガスに対する六フッ化硫黄の体積百分率は３０％であり、前記第１エッチングガスに対する酸素の体積百分率は２０％であり、前記第１エッチングガスに対するヘリウムの体積百分率は２０％であり、前記第１エッチングガスに対する三フッ化窒素の体積百分率は１０％であり、前記第１エッチングガスに対する前記第１有機ケイ素化合物の体積百分率は２０％であることを特徴とする請求項１に記載のドライエッチングプロセス。
  4. 前記第１エッチング工程において、前記上方電極の出力は３０００Ｗであり、前記下方電極の出力は５００Ｗであることを特徴とする請求項１に記載のドライエッチングプロセス。
  5. 前記第２エッチング工程において、六フッ化硫黄の流量は１０ｓｃｃｍ〜２０００ｓｃｃｍであり、酸素の流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、ヘリウムの流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、前記第２有機ケイ素化合物の流量は５０ｓｃｃｍ〜２００ｓｃｃｍであることを特徴とする請求項１に記載のドライエッチングプロセス。
  6. 前記第２エッチング工程において、前記第２エッチングガスに対する六フッ化硫黄の体積百分率は２０％であり、前記第２エッチングガスに対する酸素の体積百分率は２０％であり、前記第２エッチングガスに対するヘリウムの体積百分率は４０％であり、前記第２エッチングガスに対する前記第２有機ケイ素化合物の体積百分率は２０％であることを特徴とする請求項１に記載のドライエッチングプロセス。
  7. 前記第２エッチング工程において、前記上方電極の出力は７０００Ｗであり、前記下方電極の出力は２０００Ｗであることを特徴とする請求項１に記載のドライエッチングプロセス。
  8. 前記第３エッチング工程において、臭化水素酸の流量は１０ｓｃｃｍ〜２０００ｓｃｃｍであり、酸素の流量は１０ｓｃｃｍ〜５００ｓｃｃｍであり、ヘリウムの流量は１０ｓｃｃｍ〜５００ｓｃｃｍであることを特徴とする請求項１に記載のドライエッチングプロセス。
  9. 前記第３エッチング工程において、前記第３エッチングガスに対する臭化水素酸の体積百分率は６０％であり、前記第３エッチングガスに対する酸素の体積百分率は１０％であり、前記第３エッチングガスに対するヘリウムの体積百分率は３０％であることを特徴とする請求項１に記載のドライエッチングプロセス。
  10. 前記第３エッチング工程において、前記上方電極の出力は１０００Ｗであり、前記下方電極の出力は１００Ｗであることを特徴とする請求項１に記載のドライエッチングプロセス。
JP2020170311A 2020-06-03 2020-10-08 半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセス Active JP7071466B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109118620A TWI759754B (zh) 2020-06-03 2020-06-03 製作半導體裝置的溝槽結構的乾式蝕刻製程
TW109118620 2020-06-03

Publications (2)

Publication Number Publication Date
JP2021190679A true JP2021190679A (ja) 2021-12-13
JP7071466B2 JP7071466B2 (ja) 2022-05-19

Family

ID=75587392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020170311A Active JP7071466B2 (ja) 2020-06-03 2020-10-08 半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセス

Country Status (5)

Country Link
US (1) US10991595B1 (ja)
JP (1) JP7071466B2 (ja)
CN (1) CN113764268A (ja)
DE (1) DE102020123453B4 (ja)
TW (1) TWI759754B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999067817A1 (en) * 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
JP2007235136A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
CN101083207A (zh) * 2006-03-31 2007-12-05 奇梦达股份公司 用来在蚀刻工序期间淀积保护层的方法及设备
JP2011211225A (ja) * 2003-03-03 2011-10-20 Lam Research Corp デュアルドープゲートの用途におけるプロフィル制御とｎ／ｐローディングを改善する方法
US20200043799A1 (en) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method of Manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6318384B1 (en) 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
KR101083558B1 (ko) * 2003-12-01 2011-11-14 파나소닉 주식회사 플라즈마 에칭 방법
KR20090009389A (ko) * 2007-07-20 2009-01-23 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999067817A1 (en) * 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
JP2011211225A (ja) * 2003-03-03 2011-10-20 Lam Research Corp デュアルドープゲートの用途におけるプロフィル制御とｎ／ｐローディングを改善する方法
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
JP2007235136A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
CN101083207A (zh) * 2006-03-31 2007-12-05 奇梦达股份公司 用来在蚀刻工序期间淀积保护层的方法及设备
US20200043799A1 (en) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method of Manufacture

Also Published As

Publication number Publication date
DE102020123453A1 (de) 2021-12-09
US10991595B1 (en) 2021-04-27
TWI759754B (zh) 2022-04-01
JP7071466B2 (ja) 2022-05-19
DE102020123453B4 (de) 2022-08-18
TW202147419A (zh) 2021-12-16
CN113764268A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
TW544793B (en) Method of etching high aspect ratio openings
CN101459066B (zh) 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法
CN101752291B (zh) 浅沟槽隔离结构的制造方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
JPH06163478A (ja) 半導体のドライエッチング方法
US9054045B2 (en) Method for isotropic etching
CN103390581A (zh) 硅通孔刻蚀方法
CN107305896B (zh) 半导体器件的制备方法
CN104658962B (zh) 通孔的形成方法
CN103811331B (zh) 一种具有倾斜侧壁刻蚀孔的刻蚀方法
CN114783867A (zh) 一种氧化硅刻蚀方法
CN107611027A (zh) 一种改善深硅刻蚀侧壁粗糙度的方法
CN103050434A (zh) 硅通孔的刻蚀方法
JP7071466B2 (ja) 半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセス
US20070048987A1 (en) Manufacturing method of semiconductor device
CN110854019A (zh) 半导体制造方法
CN107112233A (zh) 等离子体蚀刻方法
CN112466749B (zh) 硅片的刻蚀方法
CN101192559A (zh) 隔离沟槽的填充方法
CN100442452C (zh) 等离子蚀刻法
CN117352383B (zh) 沟槽的制备方法
CN106876322A (zh) 一种硅的深沟槽形成方法和半导体结构
CN104253080A (zh) 浅沟槽隔离方法
CN107863347A (zh) 微波退火制备 3d nand 的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220506

R150 Certificate of patent or registration of utility model

Ref document number: 7071466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150