JP2021158141A - 半導体装置、配線基板、半導体装置の製造方法、及び配線基板の製造方法 - Google Patents

Abstract

【課題】接合信頼性を向上させる半導体装置、配線基板、半導体装置の製造方法及び配線基板の製造方法を提供する。【解決手段】半導体装置１００において、、半導体チップ１０と、半導体チップに電気的に接続された第１電極４０と、を備える。第１電極は、第１電極層４１と、第１電極層上に設けられた第１バリア層４２と、第１バリア層上に設けられ、はんだ材料との反応速度が第１バリア層よりも遅い第１ポーラス金属層４３と、を含む。半導体装置の製造方法は、半導体チップに電気的に接続される電極を形成する工程を含む。電極を形成する工程は、電極層を形成する工程と、電極層上にバリア層を形成する工程と、バリア層上にはんだ材料との反応速度がバリア層よりも遅いポーラス金属層を形成する工程と、を備える。【選択図】図１

Description

本発明は、半導体装置、配線基板、半導体装置の製造方法、及び配線基板の製造方法に関する。

電極間をはんだバンプで接合させることが知られている。電極の構造として、電極層上に多孔質ニッケル接合層を設けた電極構造（例えば特許文献１）及び電極層上に多孔質金属箔等の低密度金属層を設けた電極構造（例えば特許文献２）が知られている。また、電極層とはんだバンプとの間に多孔質の金属粒子集合体が配置された接合構造が知られている（例えば特許文献３）。また、電極に貫通孔を設けて、電極の剥離を抑制することが知られている（例えば特許文献４）。

特開２００３−３０３８４２号公報 特開２０１０−６７７４２号公報 特開２０１３−９３５５９号公報 特開２０１８−１５２４３７号公報

電極上に形成されたはんだバンプにボイドが発生することがある。はんだバンプにボイドが発生すると、熱サイクル試験等によってはんだバンプにクラックが発生することがある。このように、はんだバンプにボイドが発生すると、接合信頼性が低下してしまう。

１つの側面では、接合信頼性を向上させることを目的とする。

１つの態様では、半導体チップと、前記半導体チップに電気的に接続された第１電極と、を備え、前記第１電極は、第１電極層と、前記第１電極層上に設けられた第１バリア層と、前記第１バリア層上に設けられ、はんだ材料との反応速度が前記第１バリア層よりも遅い第１ポーラス金属層と、を含む、半導体装置である。

１つの態様では、絶縁層と、前記絶縁層に設けられた配線と、前記配線に電気的に接続された電極と、を備え、前記電極は、電極層と、前記電極層上に設けられたバリア層と、前記バリア層上に設けられ、はんだとの反応速度が前記バリア層よりも遅いポーラス金属層と、を含む、配線基板である。

１つの態様では、半導体チップに電気的に接続される電極を形成する工程を備え、前記電極を形成する工程は、電極層を形成する工程と、前記電極層上にバリア層を形成する工程と、前記バリア層上にはんだ材料との反応速度が前記バリア層よりも遅いポーラス金属層を形成する工程と、を含む、半導体装置の製造方法である。

１つの態様では、絶縁層に設けられた配線に電気的に接続される電極を形成する工程を備え、前記電極を形成する工程は、電極層を形成する工程と、前記電極層上にバリア層を形成する工程と、前記バリア層上にはんだ材料との反応速度が前記バリア層よりも遅いポーラス金属層を形成する工程と、を含む、配線基板の製造方法である。

１つの側面として、接合信頼性を向上させることができる。

図１（ａ）は、実施例１に係る半導体装置の断面図、図１（ｂ）は、図１（ａ）の電極部分の拡大断面図である。 図２は、図１（ｂ）の領域Ａを拡大した断面図である。 図３（ａ）から図３（ｅ）は、実施例１に係る半導体装置の製造方法を示す断面図である。 図４（ａ）から図４（ｅ）は、実施例１に係る半導体装置の電極及びはんだバンプの製造方法を示す断面図である。 図５は、比較例１に係る半導体装置の電極及びはんだバンプの断面図である。 図６（ａ）から図６（ｃ）は、比較例１に係る半導体装置で生じる課題を説明する断面図である。 図７（ａ）から図７（ｄ）は、実施例１に係る半導体装置の効果を説明する断面図である。 図８（ａ）は、実施例２に係る半導体装置の断面図、図８（ｂ）は、図８（ａ）の電極部分の拡大断面図、図８（ｃ）は、電極の平面図である。 図９（ａ）から図９（ｅ）は、実施例２に係る半導体装置の電極及びはんだバンプの製造方法を示す断面図である。 図１０は、比較例２に係る半導体装置の電極及びはんだバンプの断面図である。 図１１（ａ）から図１１（ｃ）は、比較例２に係る半導体装置で生じる課題を説明する断面図である。 図１２は、比較例２に係る半導体装置のはんだバンプの断面の光学顕微鏡像である。 図１３（ａ）は、実施例２に係る半導体装置の効果を説明する平面図、図１３（ｂ）から図１３（ｄ）は、実施例２に係る半導体装置の効果を説明する断面図である。 図１４は、実施例２の変形例１に係る半導体装置の電極の断面図である。 図１５は、実施例２の変形例２に係る半導体装置の電極の断面図である。 図１６は、実施例３に係る半導体装置を示す断面図である。 図１７は、実施例３に係る半導体装置に備わる配線基板の電極の断面図である。

以下、図面を参照して、本発明の実施例について説明する。

図１（ａ）は、実施例１に係る半導体装置の断面図、図１（ｂ）は、図１（ａ）の電極部分の拡大断面図である。実施例１の半導体装置１００は、ファンアウトウエハレベルパッケージ（ＦＯＷＬＰ：Fan-Out Wafer Level Package）である。図１（ａ）のように、半導体装置１００は、半導体チップ１０と、樹脂層２０と、再配線層３０と、電極４０と、はんだバンプ６０と、を備える。半導体チップ１０は、例えばシリコン又は化合物半導体（ＧａＡｓ又はＧａＮ等）を用いたトランジスタ等を含んでいる。

半導体チップ１０は、樹脂層２０内に埋設されている。すなわち、半導体チップ１０は樹脂層２０に取り囲まれ、半導体チップ１０の側方に半導体チップ１０の側面を覆う樹脂層２０が設けられている。樹脂層２０には、熱硬化性樹脂、熱可塑性樹脂、又は紫外線硬化性樹脂等が用いられる。例えば、樹脂層２０はエポキシ樹脂で形成されている。樹脂層２０にガラス又はアルミナ等の無機フィラーが含まれていてもよい。

再配線層３０は、半導体チップ１０上及び樹脂層２０上に設けられている。再配線層３０は、絶縁層３１と、絶縁層３１に設けられ、半導体チップ１０に電気的に接続された配線３２と、を含む。絶縁層３１は、エポキシ樹脂、ポリイミド樹脂、又はポリベンゾオキサゾール樹脂等の樹脂材料で形成されてもよいし、酸化シリコン等の無機材料で形成されてもよい。絶縁層３１は、樹脂材料で形成される場合、上述の無機フィラーを含んでいてもよい。配線３２は、銅（Ｃｕ）等の金属材料で形成されている。

電極４０は、配線３２に電気的に接続されて絶縁層３１に設けられている。したがって、電極４０は配線３２を介して半導体チップ１０に電気的に接続されている。電極４０は、例えば平面視において直径が１００μｍ〜５００μｍ程度の円形状をしている。はんだバンプ６０は電極４０上に設けられている。はんだバンプ６０は、錫（Ｓｎ）を主成分に含んで形成され、例えば錫銀系のはんだ（ＳｎＡｇ系のはんだ）である。

図１（ｂ）のように、電極４０は、電極層４１と、電極層４１を覆って設けられたバリア層４２と、バリア層４２を覆って設けられたポーラス金属層４３と、を含む。電極層４１の厚さは例えば２μｍ〜５μｍ程度である。バリア層４２の厚さは例えば１μｍ〜３μｍ程度である。ポーラス金属層４３の厚さは例えば１μｍ〜３μｍ程度である。

電極層４１は、例えば銅（Ｃｕ）等の金属材料で形成されている。電極層４１は、配線３２と同じ材料で形成されてもよい。バリア層４２は、電極層４１よりもはんだ材料（例えば錫（Ｓｎ））との反応速度が遅い材料で形成されている。バリア層４２は、例えばニッケル（Ｎｉ）、ニッケル−リン（Ｎｉ−Ｐ）合金、ニッケル−ボロン（Ｎｉ−Ｂ）合金、パラジウム（Ｐｄ）、又は銅−ニッケル（Ｃｕ−Ｎｉ）合金等の金属材料で形成されている。

ポーラス金属層４３は、層内に細孔を有し、バリア層４２よりもはんだ材料（例えば錫（Ｓｎ））との反応速度が遅い材料で形成されている。ポーラス金属層４３は、はんだ材料（例えば錫（Ｓｎ））と化合物を形成しない材料で形成されている場合が好ましい。ポーラス金属層４３は、例えばコバルト−ボロン（Ｃｏ−Ｂ）合金、コバルト−リン（Ｃｏ−Ｐ）合金、クロム（Ｃｒ）、又はカドミウム（Ｃｄ）等の金属材料で形成されている。

図２は、図１（ｂ）の領域Ａを拡大した断面図である。図２のように、ポーラス金属層４３は金属リガメント４４と細孔４５とを有する。細孔４５の直径は例えば３００ｎｍ〜６００ｎｍ程度である。細孔４５は接続及び分岐を繰り返しながらポーラス金属層４３の表面４６に開口している。ポーラス金属層４３の細孔４５には、はんだバンプ６０を形成するはんだ６１が含浸している。例えば、細孔４５の全てにはんだ６１が含浸している。

図３（ａ）から図３（ｅ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図３（ａ）のように、支持基板９０上に貼り付けられた粘着シート（不図示）によって支持基板９０上に半導体チップ１０を固定する。図３（ｂ）のように、支持基板９０上にエポキシ樹脂等の樹脂材料を滴下して半導体チップ１０を樹脂層２０で封止する。図３（ｃ）のように、粘着シートと共に支持基板９０を剥離する。これにより、半導体チップ１０の電極（不図示）が露出する。図３（ｄ）のように、半導体チップ１０上及び樹脂層２０上に絶縁層３１と配線３２を含む再配線層３０を形成するとともに、絶縁層３１に配線３２に電気的に接続された電極４０を形成する。図３（ｅ）のように、電極４０上にはんだバンプ６０を形成する。

図４（ａ）から図４（ｅ）は、実施例１に係る半導体装置の電極及びはんだバンプの製造方法を示す断面図である。図４（ａ）のように、絶縁層３１上に例えばスパッタリング法によってシード層を形成した後、電解めっき法によってシード層上に金属膜を形成することで電極層４１を形成する。図４（ｂ）のように、無電解めっき法によって電極層４１上にバリア層４２を形成する。図４（ｃ）のように、無電解めっき法によってバリア層４２上にポーラス金属層４３を形成する。これにより電極４０が形成される。図４（ｄ）のように、電極４０にフラックス９１を塗布する。フラックス９１の一例としてマツヤニが挙げられる。図４（ｅ）のように、はんだの融点以上の温度（例えば２４０℃〜２６０℃）に加熱して、電極４０上にはんだバンプ６０を形成する。フラックス９１を塗布することで、電極４０の表面の酸化物及び汚れを除去しつつ電極４０とはんだが接合して、電極４０上にはんだバンプ６０が形成される。

図５は、比較例１に係る半導体装置の電極及びはんだバンプの断面図である。図５のように、比較例１では、絶縁層３１に設けられた電極５４０は電極層４１とバリア層４２とを含み、ポーラス金属層は含んでいない。はんだバンプ６０はバリア層４２上に設けられている。比較例１に係る半導体装置のその他の構成は、実施例１に係る半導体装置と同じであるため説明を省略する。

バリア層４２上にはんだバンプ６０を設けることで、電極層４１がはんだと反応することによって膜厚が薄くなることを抑制できる。例えば電極層４１が銅を含む場合、電極層４１に直接はんだバンプ６０が設けられると、銅とはんだ材料である錫との反応速度が速いため、Ｃｕ_３Ｓｎ及びＣｕ_６Ｓｎ_５等の合金層が素早く形成される。このため、電極層４１の膜厚が薄くなることが生じてしまう。これに対し、例えばバリア層４２がニッケルを含む場合、ニッケルははんだ材料である錫と反応してＮｉ_３Ｓｎの合金を形成するが、ニッケルと錫の反応速度は銅と錫の反応速度に比べて遅いため、バリア層４２の膜減りは少ない。よって、電極層４１の膜厚が薄くなることを抑制できる。

図６（ａ）から図６（ｃ）は、比較例１に係る半導体装置で生じる課題を説明する断面図である。図６（ａ）から図６（ｃ）では、はんだバンプ６０の製造工程が示されている。図６（ａ）のように、電極５４０にフラックス９１を塗布する。図６（ｂ）のように、はんだの融点以上の温度に加熱することでフラックス９１とはんだ６１を反応させて電極５４０の表面の酸化物及び汚れを除去しつつ電極５４０にはんだ６１を接合させる。フラックス９１とはんだ６１が反応することでガスが発生する。このため、図６（ｃ）のように、電極５４０上に形成されたはんだバンプ６０にボイド６２が発生することがある。

はんだバンプ６０にボイド６２が発生すると、低温と高温の間で温度変化させる熱サイクル試験において、はんだバンプ６０に熱応力によってボイド６２に向かうクラックが発生することがある。このクラックによってはんだバンプ６０が破断することもある。このように、はんだバンプ６０にボイド６２が発生すると接合信頼性が低下してしまう。

図７（ａ）から図７（ｄ）は、実施例１に係る半導体装置の効果を説明する断面図である。図７（ａ）から図７（ｄ）では、はんだバンプ６０の製造工程が示されている。図７（ａ）のように、電極４０にフラックス９１を塗布し、はんだの融点以上の温度に加熱することで、フラックス９１とはんだ６１を反応させて電極４０の表面の酸化物及び汚れを除去しつつ電極４０にはんだ６１を接合させる。電極４０の表面は層内に細孔４５（図２参照）を有するポーラス金属層４３である。このため、はんだ６１はポーラス金属層４３の細孔４５に毛細管現象により浸透する。ポーラス金属層４３ははんだ材料との反応速度が遅い金属で形成されていることから、はんだ６１は細孔４５内ではんだ材料との化合物が形成されることが抑制される。したがって、細孔４５がはんだ６１とポーラス金属層４３との化合物で狭くなる及び塞がることが抑制される。よって、はんだ６１は細孔４５内を毛細管現象により浸透していくことができる。例えば、ポーラス金属層４３が銅又はニッケルのようなはんだ材料と反応し易い金属で形成されている場合、はんだ６１が細孔４５内でポーラス金属層４３と反応して化合物化し、細孔４５が狭くなる及び／又は塞がることが生じてしまう。

フラックス９１とはんだ６１が反応することでガス６３が発生するが、図７（ｂ）及び図７（ｃ）のように、ポーラス金属層４３の細孔４５へのはんだ６１の浸透に押されてガス６３も細孔４５に入り込む。はんだ６１は細孔４５内を毛細管現象により浸透していくことから、ガス６３ははんだ６１に押されて細孔４５内を進んでいく。

このため、図７（ｄ）のように、電極４０上にはんだバンプ６０が形成された際には、ガス６３はポーラス金属層４３の細孔４５から外部に押し出され、はんだバンプ６０にボイドが発生することが抑制される。ポーラス金属層４３の細孔４５にはほぼ全てにはんだ６１が含浸している。はんだ６１は、ポーラス金属層４３の細孔４５に含浸することで、バリア層４２と合金層を形成する。これにより、はんだバンプ６０は電極４０に良好に接合する。

実施例１によれば、電極４０は、電極層４１と、電極層４１上に設けられたバリア層４２と、バリア層４２上に設けられ、はんだ材料との反応速度がバリア層４２よりも遅いポーラス金属層４３と、を含む。これにより、図７（ａ）から図７（ｄ）で説明したように、はんだバンプ６０が形成される際に、ガス６３がポーラス金属層４３の細孔４５を通って外部に押し出されるため、はんだバンプ６０にボイドが発生することを抑制できる。よって、接合信頼性を向上させることができる。

ポーラス金属層４３は、はんだ材料と化合物を形成しない金属で形成されている場合が好ましい。ポーラス金属層４３は、はんだ材料と化合物を形成しない金属として、コバルト−ボロン（Ｃｏ−Ｂ）合金、コバルト−リン（Ｃｏ−Ｐ）合金、クロム（Ｃｒ）、及びカドミウム（Ｃｄ）の少なくとも一種で形成されている場合が好ましい。この場合、ポーラス金属層４３の細孔４５に浸透したはんだ６１が細孔４５内で化合物化することが抑制される。このため、細孔４５が狭くなること及び塞がることが抑制され、はんだ６１の細孔４５内での流れが阻害されることが抑制される。よって、はんだ６１はポーラス金属層４３の表面４６まで浸透し易く、ガス６３がポーラス金属層４３の表面４６から外部に押し出されて、はんだバンプ６０にボイドが発生することを効果的に抑制できる。はんだ材料と化合物を形成しないとは、化合物を全く形成しない場合だけでなく、細孔４５内のはんだ６１の流れを阻害しない程度に化合物を形成しない場合である。

図４（ａ）から図４（ｅ）のように、はんだバンプ６０は電極４０にフラックス９１を塗布した後に電極４０のポーラス金属層４３上に形成される。フラックス９１を塗布することで、電極４０の表面の酸化物及び汚れを除去することができる。フラックス９１とはんだ６１の反応にガス６３が発生するが、ガス６３は、ポーラス金属層４３の細孔４５を通って外部に押し出されるため、はんだバンプ６０にボイドが発生することを抑制できる。

電極４０上に設けられたはんだバンプ６０を形成するはんだ６１は、図２のように、ポーラス金属層４３の細孔４５に含浸している場合が好ましい。これにより、はんだ６１はバリア層４２と合金層を形成して接合するようになり、はんだバンプ６０と電極４０の接合強度を確保することができる。例えば、ポーラス金属層４３がＣｏ−Ｂ合金、Ｃｏ−Ｐ合金、Ｃｒ、Ｃｄ等のはんだ材料と化合物を形成しない金属で形成されている場合でも、はんだ６１はバリア層４２と合金層を形成する。このために、はんだバンプ６０と電極４０の接合強度を確保することができる。

図８（ａ）は、実施例２に係る半導体装置の断面図、図８（ｂ）は、図８（ａ）の電極部分の拡大断面図、図８（ｃ）は、電極の平面図である。図８（ａ）から図８（ｃ）のように、実施例２の半導体装置２００では、電極４０ａは絶縁層３１に接する第１面４７から第１面４７とは反対側の第２面４８にかけて貫通した複数の貫通孔４９が設けられている。貫通孔４９は、断面視において、第１面４７から第２面４８にかけて幅が同程度であってもよいし、第２面４８側が第１面４７側よりも幅が狭い場合でもよい。電極４０ａの第２面４８における貫通孔４９の大きさは、例えば５μｍ〜５０μｍである。貫通孔４９は、平面視において、例えば円形状であるが、矩形状、多角形状、楕円形状、又はスリット形状等であってもよい。複数の貫通孔４９は、これら複数の形状を含んでいてもよい。

バリア層４２及びポーラス金属層４３は、電極層４１の上面を覆うと共に、貫通孔４９における電極層４１の内面も覆っている。電極４０ａは、中央領域５０が最も高くなっている。例えば、電極４０ａは、最も高い中央領域５０が最も低い外周領域５１に比べて１０％以上高くなっている。電極４０ａは、中央領域５０から外周領域５１に向かって連続的に低くなっていてもよいし、段階的に低くなっていてもよい。中央領域５０は、電極４０ａの中央を含む領域である。外周領域５１は、電極４０ａ内の領域であって、電極４０ａの外周に沿った領域である。その他の構成は、実施例１に係る半導体装置と同じであるため説明を省略する。

実施例２に係る半導体装置は、電極４０ａの形成方法以外は実施例１の図３（ａ）から図３（ｅ）に示した方法で製造される。図９（ａ）から図９（ｅ）は、実施例２に係る半導体装置の電極及びはんだバンプの製造方法を示す断面図である。図９（ａ）のように、絶縁層３１上に例えばスパッタリング法によってシード層５２を形成する。シード層５２上に例えばフォトリソグラフィ法によってレジストパターン９２を形成する。レジストパターン９２をマスクとして、電解めっき法によってシード層５２上に金属膜５３を形成する。図９（ｂ）のように、レジストパターン９２とレジストパターン９２の下のシード層５２とを除去する。これにより、貫通孔４９を有する電極層４１が形成される。図９（ａ）の電解めっきでの電流密度を高く（例えば５Ａ／ｃｍ^２以上）すること及び／又はめっき促進成分を高濃度化（例えば１０ｍｌ／ｌ〜２００ｍｌ／ｌ）することで、電極層４１は中央領域５０が外周領域５１よりも高くなる。例えば中央領域５０が外周領域５１よりも１５％程度高くなる。めっき促進成分として、例えばビス（３−スルホピロ．ピル）ジスルフィド（ＳＰＳ）又はメルカプトプロパンス．ルホン酸（ＭＰＳ）等の硫黄系化合物が挙げられる。

図９（ｃ）のように、無電解めっき法によって電極層４１上にバリア層４２を形成し、その後、無電解めっき法によってバリア層４２上にポーラス金属層４３を形成する。これにより、電極４０ａが形成される。図９（ｄ）のように、電極４０ａにフラックス９１を塗布する。図９（ｅ）のように、はんだの融点以上の温度に加熱して、電極４０ａ上にはんだバンプ６０を形成する。

図１０は、比較例２に係る半導体装置の電極及びはんだバンプの断面図である。図１０のように、比較例２では、絶縁層３１に設けられた電極５４０ａは電極層４１とバリア層４２とを含み、ポーラス金属層は含まない。はんだバンプ６０はバリア層４２上に設けられている。電極５４０ａは複数の貫通孔４９を有する。電極５４０ａは全領域において厚さがほぼ一定となっている。比較例２に係る半導体装置のその他の構成は、実施例２に係る半導体装置と同じであるため説明を省略する。

図１１（ａ）から図１１（ｃ）は、比較例２に係る半導体装置で生じる課題を説明する断面図である。図１１（ａ）から図１１（ｃ）では、はんだバンプ６０の製造工程が示されている。図１１（ａ）のように、電極５４０ａにフラックス９１を塗布する。図１１（ｂ）のように、はんだの融点以上の温度に加熱することで、フラックス９１とはんだ６１を反応させて電極５４０ａの表面の酸化物及び汚れを除去しつつ電極５４０ａにはんだ６１を接合させる。図１１（ｃ）のように、電極５４０ａ上にはんだバンプ６０が形成されると、フラックス９１とはんだ６１の反応で発生したガスがはんだバンプ６０に残存して、はんだバンプ６０にボイド６２が発生することがある。電極５４０ａに貫通孔４９が形成されている場合では、貫通孔４９にはガスの抜け道がないことから、貫通孔４９近傍でボイド６２が発生し易くなる。

図１２は、比較例２に係る半導体装置のはんだバンプの断面の光学顕微鏡像である。図１２では、電極５４０ａをはんだバンプ６０によって配線基板の電極５８０に接合した後、−６５℃から１５０℃の間で温度を変化させる熱サイクル試験を行った後のはんだバンプ６０の断面の光学顕微鏡像である。電極５８０は、電極層８１とバリア層８２を含み、ポーラス金属層は含まない。図１２のように、はんだバンプ６０には貫通孔４９の近傍にボイド６２が発生していることが確認できる。また、ボイド６２に目掛けてクラック６４が発生していることが確認できる。クラック６４が更に成長すると、はんだバンプ６０が完全に破断することがある。このように、はんだバンプ６０にボイド６２及び／又はクラック６４が発生すると、接合信頼性が低下してしまう。

図１３（ａ）は、実施例２に係る半導体装置の効果を説明する平面図、図１３（ｂ）から図１３（ｄ）は、実施例２に係る半導体装置の効果を説明する断面図である。図１３（ａ）から図１３（ｄ）では、はんだバンプ６０の製造工程が示されている。図１３（ｂ）のように、電極４０ａにフラックス９１を塗布し、はんだの融点以上の温度に加熱することで電極４０ａにはんだ６１を接合させる。電極４０ａは中央領域５０が外周領域５１よりも高いことから、はんだ６１は最初に電極４０ａの中央領域５０に接して中央領域５０のポーラス金属層４３の細孔４５（図２参照）に浸透する。

図１３（ｃ）のように、はんだ６１は電極４０ａの中央領域５０から中央領域５０よりも低い外周領域５１に向かって連続的に接する。このため、はんだ６１は電極４０ａの中央領域５０から外周領域５１に向かってポーラス金属層４３の細孔４５に浸透するようになる。よって、図１３（ａ）から図１３（ｃ）のように、フラックス９１とはんだ６１の反応で発生したガス６３は、はんだ６１によって電極４０ａの中央領域５０から外周領域５１に向かって押し出され易くなる。このため、図１３（ｄ）のように、電極４０ａ上にはんだバンプ６０が形成された際には、ガス６３はポーラス金属層４３の細孔４５から外部に押し出され、はんだバンプ６０にボイドが発生することが抑制される。

実施例２によれば、電極４０ａは中央領域５０が最も高くなっている。これにより、図１３（ａ）から図１３（ｄ）で説明したように、電極４０ａ上にはんだバンプ６０が形成される場合に、ガス６３がポーラス金属層４３の細孔４５から外部に押し出され易くなる。よって、はんだバンプ６０にボイドが発生することを更に抑制できる。

電極４０ａは、絶縁層３１に接する第１面４７から第１面４７とは反対側の第２面４８にかけて貫通する貫通孔４９を有する。これにより、特開２０１８−１５２４３７号公報に記載されているように、絶縁層３１から発生するガスが貫通孔４９から排出されるため、電極４０ａが絶縁層３１から剥離することを抑制できる。比較例２の半導体装置で説明したように、電極５４０ａに貫通孔４９が設けられている場合では、フラックス９１とはんだ６１の反応によって生じたガスが貫通孔４９近傍に溜まってボイド６２になり易い。しかしながら、実施例２では、フラックス９１とはんだ６１の反応によって生じたガス６３はポーラス金属層４３の細孔４５を通って外部に押し出される。このため、電極４０ａに貫通孔４９が設けられていても、はんだバンプ６０にボイドが発生することを抑制できる。

図１４は、実施例２の変形例１に係る半導体装置の電極の断面図である。図１４のように、電極４０ｂは、ポーラス金属層４３を覆う酸化抑制膜５５を備えていてもよい。酸化抑制膜５５は、例えば金（Ａｕ）又は銀（Ａｇ）等の酸化がされ難い膜である。酸化抑制膜５５の厚さは例えば５０ｎｍ〜１００ｎｍ程度である。

実施例２では、電極４０ａ上にはんだバンプ６０が形成されるまでは、ポーラス金属層４３は表面から細孔４５内まで空気に接することから、ポーラス金属層４３が酸化して細孔４５が狭くなる及び／又は塞がれることが起こり得る。この場合、はんだ６１がポーラス金属層４３の細孔４５に浸透し難くなり、ガス６３がポーラス金属層４３の細孔４５を通って外部に排出され難くなることが考えられる。

実施例２の変形例１では、ポーラス金属層４３を覆って酸化抑制膜５５が設けられているため、ポーラス金属層４３の酸化が抑制され、ポーラス金属層４３の細孔４５が狭くなる及び塞がれることを抑制できる。よって、ガス６３がポーラス金属層４３の細孔４５を通って外部に排出され、はんだバンプ６０にボイドが発生することを抑制できる。

図１５は、実施例２の変形例２に係る半導体装置の電極の断面図である。図１５のように、電極４０ｃは、中央領域５０は外周領域５１の一部より高いが、外周領域５１の他の一部は中央領域５０よりも高くなっていてもよい。この場合、はんだバンプ６０を形成するときには、はんだ６１は外周領域５１の高い箇所に最初に接し、次いで中央領域５０に接し、次いで外周領域５１の低い箇所に接するようになる。したがって、ガス６３は、外周領域５１の高い箇所から中央領域５０を通って外周領域５１の低い箇所に向かってポーラス金属層４３の細孔４５内をはんだ６１によって押され、ポーラス金属層４３から外部に排出される。よって、この場合でも、はんだバンプ６０にボイドが発生することを抑制できる。

実施例２の変形例２のように、外周領域５１の一部が最も高い電極４０ｃは、ウエハを縦にしてめっき液に漬け、めっき液の噴流を強くしてめっき処理を行って電極層４１を形成することで得られる。

実施例２及びその変形例２から、電極は中央領域５０が外周領域５１の少なくとも一部よりも高いことで、ガス６３がポーラス金属層４３の細孔４５を通って外部に排出され易くなる。よって、はんだバンプ６０にボイドが発生することを効果的に抑制できる。

発明者が行った実験について説明する。発明者は、表１に示す電極４０ａを有する実施例２の第１半導体装置と、表２に示す電極４０ａを有する実施例２の第２半導体装置と、表３に示す電極５４０ａを有する比較例２の半導体装置を作製した。

表１のように、実施例２の第１半導体装置は、電極４０ａの電極層４１は、厚さが３μｍの銅層とした。バリア層４２は、厚さが２μｍのニッケル−ボロン合金層とした。ポーラス金属層４３は、厚さが１．５μｍのコバルト−ボロン合金層とした。ポーラス金属層４３には直径が４００ｎｍ程度の細孔４５が設けられていた。電極４０ａは、直径が２５０μｍの円形状とした。電極４０ａに直径が２０μｍの貫通孔４９を４つ設けた。電極４０ａは、中央領域５０が外周領域５１よりも１３％程度高い形状とした。このような電極４０ａ上に、錫銀銅（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）はんだからなるはんだバンプ６０を形成した。

表２のように、実施例２の第２半導体装置は、電極４０ａの電極層４１は、厚さが３μｍの銅層とした。バリア層４２は、厚さが１μｍのパラジウム層とした。ポーラス金属層４３は、厚さが２μｍのクロム層とした。ポーラス金属層４３には直径が５００ｎｍ程度の細孔４５が設けられていた。電極４０ａは、直径が４００μｍの円形状とした。電極４０ａに直径が３０μｍの貫通孔４９を４つ設けた。電極４０ａは、中央領域５０が外周領域５１よりも１０％程度高い形状とした。このような電極４０ａ上に、錫銀銅（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）はんだからなるはんだバンプ６０を形成した。

表３のように、比較例２の半導体装置は、電極５４０ａの電極層４１は、厚さが３μｍの銅層とした。バリア層４２は、厚さが２μｍのニッケル−ボロン合金層とした。電極５４０ａは、直径が２５０μｍの円形状とした。電極５４０ａに直径が２０μｍの貫通孔４９を４つ設けた。このような電極５４０ａ上に、錫銀銅（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）はんだからなるはんだバンプ６０を形成した。

実施例２の第１半導体装置及び実施例２の第２半導体装置の電極４０ａを観察したところ、はんだバンプ６０にボイドが発生していないことが確認された。これは、上述したように、フラックス９１とはんだ６１の反応によって発生したガス６３が、はんだ６１によってポーラス金属層４３の細孔４５を通って外部に押し出されたためと考えられる。

実施例２の第１半導体装置と比較例２の半導体装置のはんだバンプ６０の接合信頼性を評価した。評価は以下の方法によって行った。まず、実施例２の第１半導体装置及び比較例２の半導体装置のはんだバンプ６０を配線基板の電極に接合することで、実施例２の第１半導体装置及び比較例２の半導体装置を配線基板に実装した。その後、−４０℃と１２５℃の間で温度を繰り返し変化させる熱サイクル試験を行い、はんだ接合部の抵抗値をモニターすることで接合信頼性を評価した。その結果、比較例２の半導体装置では１２００サイクルではんだ接合部の抵抗値が無限大に上昇したのに対し、実施例２の第１半導体装置では３２００サイクルではんだ接合部の抵抗値が無限大に上昇した。このように、実施例２の第１半導体装置は、はんだバンプ６０にボイドが発生していないことから、はんだ接合部の寿命が長期化した。

実施例１及び実施例２では、半導体装置としてファンアウトレベルパッケージ（ＦＯＷＬＰ）である場合を例に示したが、その他の場合でもよい。例えば、ウエハレベルチップスケールパッケージ（ＷＬ−ＣＳＰ）又はチップスケールパッケージ（ＣＳＰ）等でもよい。

図１６は、実施例３に係る半導体装置を示す断面図である。図１６のように、実施例３の半導体装置３００は、実施例１の半導体装置１００が配線基板７０に実装された構成をしている。配線基板７０は例えばプリント配線基板である。配線基板７０は、コア層７３と、コア層７３の両面に設けられた配線層７５と、を含む。配線層７５は、絶縁層７１と、絶縁層７１に設けられた配線７２とを含む。絶縁層７１に、配線７２に電気的に接続された電極８０が設けられている。半導体装置１００は、電極４０がはんだバンプ６０によって電極８０に接合することで、配線基板７０に実装されている。

図１７は、実施例３に係る半導体装置に備わる配線基板の電極の断面図である。図１７のように、配線基板７０の電極８０は、電極層８１と、電極層８１を覆って設けられたバリア層８２と、バリア層８２を覆って設けられ、バリア層８２よりもはんだ材料との反応速度が遅いポーラス金属層８３と、を含む。電極層８１、バリア層８２、及びポーラス金属層８３は、電極４０の電極層４１、バリア層４２、ポーラス金属層４３と同じであるため説明を省略する。また、電極８０は電極４０と同じ方法によって形成される。すなわち、電極めっき法によって電極層８１を形成し、電極層８１上に無電解めっき法によってバリア層８２を形成し、バリア層８２上に無電解めっき法によってポーラス金属層８３を形成することで、電極８０は形成される。

実施例３のように、はんだバンプ６０によって電極４０に接合された電極８０を有する配線基板７０を備えてもよい。電極８０は、電極層８１と、電極層８１上に設けられたバリア層８２と、バリア層８２上に設けられ、はんだ材料との反応速度がバリア層８２よりも遅いポーラス金属層８３と、を含んでいてもよい。半導体装置１００の電極４０上に設けられたはんだバンプ６０を配線基板７０の電極８０に接合させる際、電極８０にフラックスを塗布するため、ガスが発生する。しかしながら、電極８０を電極層８１とバリア層８２とポーラス金属層８３との積層構造とすることで、ガスがポーラス金属層８３の細孔を通って外部に排出されるため、はんだバンプ６０にボイドが発生することを抑制できる。よって、電極４０と電極８０の間の接合信頼性を向上させることができる。

電極８０は、実施例２から実施例２の変形例２と同様に、複数の貫通孔が設けられていてもよいし、電極内に高低差があってもよいし、酸化抑制膜を含んでいてもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

なお、以上の説明に関して更に以下の付記を開示する。
（付記１）半導体チップと、前記半導体チップに電気的に接続された第１電極と、を備え、前記第１電極は、電極層と、前記電極層上に設けられたバリア層と、前記バリア層上に設けられ、はんだ材料との反応速度が前記バリア層よりも遅いポーラス金属層と、を含む、半導体装置。
（付記２）前記ポーラス金属層ははんだ材料と化合物を形成しない金属で形成されている、付記１に記載の半導体装置。
（付記３）前記ポーラス金属層は、コバルト−ボロン合金、コバルト−リン合金、クロム、及びカドミウムの少なくとも一種で形成されている、付記１または２に記載の半導体装置。
（付記４）前記第１電極の前記ポーラス金属層上に設けられたはんだバンプを備え、前記はんだバンプを形成するはんだは前記ポーラス金属層内に含浸している、付記１から３のいずれか一項に記載の半導体装置。
（付記５）前記はんだバンプによって前記第１電極に接合された第２電極を有する配線基板を備え、前記第２電極は、第２電極層と、前記第２電極層上に設けられた第２バリア層と、前記第２バリア層上に設けられ、はんだ材料との反応速度が前記第２バリア層よりも遅い第２ポーラス金属層と、を含む、付記４に記載の半導体装置。
（付記６）前記第１電極は、中央領域が外周領域の少なくとも一部よりも高い、付記１から５のいずれか一項に記載の半導体装置。
（付記７）前記第１電極は、中央領域が最も高い、付記６に記載の半導体装置。
（付記８）前記第１電極は、前記外周領域の一部が前記中央領域よりも高い、付記６に記載の半導体装置。
（付記９）前記第１電極は、前記ポーラス金属層上に設けられた酸化抑制膜を含む、付記１から８のいずれか一項に記載の半導体装置。
（付記１０）前記第１電極が設けられた絶縁層を備え、前記第１電極は、前記絶縁層に接する第１面から前記第１面とは反対側の第２面にかけて貫通する貫通孔を有する、付記１から９のいずれか一項に記載の半導体装置。
（付記１１）絶縁層と、前記絶縁層に設けられた配線と、前記配線に電気的に接続された電極と、を備え、前記電極は、電極層と、前記電極層上に設けられたバリア層と、前記バリア層上に設けられ、はんだとの反応速度が前記バリア層よりも遅いポーラス金属層と、を含む、配線基板。
（付記１２）半導体チップに電気的に接続される電極を形成する工程を備え、前記電極を形成する工程は、電極層を形成する工程と、前記電極層上にバリア層を形成する工程と、前記バリア層上にはんだ材料との反応速度が前記バリア層よりも遅いポーラス金属層を形成する工程と、を含む、半導体装置の製造方法。
（付記１３）前記電極にフラックスを塗布した後に前記電極の前記ポーラス金属層上にはんだバンプを形成する工程を備える、付記１２に記載の半導体装置の製造方法。
（付記１４）絶縁層に設けられた配線に電気的に接続される電極を形成する工程を備え、前記電極を形成する工程は、電極層を形成する工程と、前記電極層上にバリア層を形成する工程と、前記バリア層上にはんだ材料との反応速度が前記バリア層よりも遅いポーラス金属層を形成する工程と、を含む、配線基板の製造方法。

１０ 半導体チップ
２０ 樹脂層
３０ 再配線層
３１ 絶縁層
３２ 配線
４０、４０ａ、４０ｂ、４０ｃ 電極
４１ 電極層
４２ バリア層
４３ ポーラス金属層
４４ 金属リガメント
４５ 細孔
４６ 表面
４７ 第１面
４８ 第２面
４９ 貫通孔
５０ 中央領域
５１ 外周領域
５５ 酸化抑制膜
６０ はんだバンプ
６１ はんだ
６２ ボイド
６３ ガス
６４ クラック
７０ 配線基板
７１ 絶縁層
７２ 配線
７３ コア層
７５ 配線層
８０ 電極
８１ 電極層
８２ バリア層
８３ ポーラス金属層
９０ 支持基板
９１ フラックス
９２ レジストパターン
１００、２００、３００ 半導体装置
５４０、５４０ａ、５８０ 電極

Claims (12)

1. 半導体チップと、
   前記半導体チップに電気的に接続された第１電極と、を備え、
   前記第１電極は、第１電極層と、前記第１電極層上に設けられた第１バリア層と、前記第１バリア層上に設けられ、はんだ材料との反応速度が前記第１バリア層よりも遅い第１ポーラス金属層と、を含む、半導体装置。
2. 前記第１ポーラス金属層ははんだ材料と化合物を形成しない金属で形成されている、請求項１に記載の半導体装置。
3. 前記第１ポーラス金属層は、コバルト−ボロン合金、コバルト−リン合金、クロム、及びカドミウムの少なくとも一種で形成されている、請求項１または２に記載の半導体装置。
4. 前記第１電極の前記第１ポーラス金属層上に設けられたはんだバンプを備え、
   前記はんだバンプを形成するはんだは前記第１ポーラス金属層内に含浸している、請求項１から３のいずれか一項に記載の半導体装置。
5. 前記はんだバンプによって前記第１電極に接合された第２電極を有する配線基板を備え、
   前記第２電極は、第２電極層と、前記第２電極層上に設けられた第２バリア層と、前記第２バリア層上に設けられ、はんだ材料との反応速度が前記第２バリア層よりも遅い第２ポーラス金属層と、を含む、請求項４に記載の半導体装置。
6. 前記第１電極は、中央領域が外周領域の少なくとも一部よりも高い、請求項１から５のいずれか一項に記載の半導体装置。
7. 前記第１電極は、中央領域が最も高い、請求項６に記載の半導体装置。
8. 前記第１電極が設けられた絶縁層を備え、
   前記第１電極は、前記絶縁層に接する第１面から前記第１面とは反対側の第２面にかけて貫通する貫通孔を有する、請求項１から７のいずれか一項に記載の半導体装置。
9. 絶縁層と、
   前記絶縁層に設けられた配線と、
   前記配線に電気的に接続された電極と、を備え、
   前記電極は、電極層と、前記電極層上に設けられたバリア層と、前記バリア層上に設けられ、はんだとの反応速度が前記バリア層よりも遅いポーラス金属層と、を含む、配線基板。
10. 半導体チップに電気的に接続される電極を形成する工程を備え、
    前記電極を形成する工程は、電極層を形成する工程と、前記電極層上にバリア層を形成する工程と、前記バリア層上にはんだ材料との反応速度が前記バリア層よりも遅いポーラス金属層を形成する工程と、を含む、半導体装置の製造方法。
11. 前記電極にフラックスを塗布した後に前記電極の前記ポーラス金属層上にはんだバンプを形成する工程を備える、請求項１０に記載の半導体装置の製造方法。
12. 絶縁層に設けられた配線に電気的に接続される電極を形成する工程を備え、
    前記電極を形成する工程は、電極層を形成する工程と、前記電極層上にバリア層を形成する工程と、前記バリア層上にはんだ材料との反応速度が前記バリア層よりも遅いポーラス金属層を形成する工程と、を含む、配線基板の製造方法。
    

Images