JP2021157604A - データ通信装置、データ通信モジュール - Google Patents

Abstract

【課題】デバイスの小型化を可能としつつ利便性が向上したデータの読み出しを可能とするデータ通信装置を提供する。【解決手段】固定値を記憶する固定値記憶部１０１と、バス１１１を通じて入力される受信データを記憶する受信データ記憶部１０２と、出力データを記憶する出力データ記憶部１０３と、固定値と、受信データの値との比較判定結果を示す比較判定結果信号を出力する比較判定部１０４と、出力データをバス１１１に出力する第１状態と、出力データをバス１１１に出力しない第２状態とを有するデータ出力部１０５と、コマンドに基づいて、データ出力制御信号を出力するコマンド解釈部１０８と、比較判定結果信号と、データ出力制御信号とに基づいて、データ出力部１０５を第１状態又は第２状態に制御するための制御信号を出力する出力制御部１０６と、を備えるデータ通信装置１０。【選択図】図１

Description

本発明は、データ通信装置及びデータ通信モジュールに関する。

半導体装置において複数のデバイス間でデータの送受信を行うことで、複数のデバイスを連携させた情報処理が可能となる。この場合の情報処理では、複数のデバイスを共通のシリアルバスに接続し、シリアルバスを通じてデータの送受信を行う。シリアルバスを用いた送受信方式の一例としては、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）という方式が用いられることがある。特許文献１には、Ｉ２Ｃにおいて、不揮発性記憶回路に記憶されるデバイスアドレスと、シリアルバスを介して入力される外部識別情報とを比較することで、各デバイスにおけるデータの読み出し及び書き込みを制御する半導体装置が開示されている。

特開２００２−２３６６１１号公報

複数のデバイスにおいて、デバイスアドレスが各デバイス間で共通である構成を用いる場合がある。この場合、デバイスアドレスが共通であるため、一つのデバイスアドレスを用いて各デバイスへアクセスしてデータを読み出す場合、各デバイスから同時に出力がなされ、信号のコンフリクトが発生する。

信号のコンフリクト発生を避けるための手法として、シリアルバスに繋がる出力バッファ回路を外部端子から制御することによって、読み出す必要の無いデバイスからの出力を止めることが考えられる。しかし、この手法は、端子数の増加による回路面積の増大や出力バッファ回路の制御信号を外部から入力する制御面の利便性という観点で積極的には採用し難い。

本発明はこのような事情に鑑みてなされたものであり、デバイスの小型化を可能としつつシステム構成を簡略化してデータの読み出しを可能とするデータ通信装置を提供することを目的とする。

本発明の一側面に係るデータ通信装置は、固定値を記憶する固定値記憶部と、バスを通じて入力される受信データを記憶する受信データ記憶部と、出力データを記憶する出力データ記憶部と、固定値記憶部に記憶されている固定値と、受信データ記憶部に記憶されている受信データの値との比較判定結果を示す比較判定結果信号を出力する比較判定部と、出力データをバスに出力する第１状態と、出力データをバスに出力しない第２状態とを有するデータ出力部と、バスを通じて入力されるコマンドに基づいて、出力データをバスに出力するか又は出力しないかを制御するためのデータ出力制御信号を出力するコマンド解釈部と、比較判定結果信号と、データ出力制御信号とに基づいて、データ出力部を第１状態又は第２状態に制御するための制御信号を出力する出力制御部と、を備える。

本発明によれば、デバイスの小型化を可能としつつ利便性が向上したデータの読み出しを可能とするデータ通信装置が提供される。

第１実施形態に係るデータ通信装置の構成を示すブロック図である。 第１実施形態に係るデータ通信装置での比較判定部の処理を示すフローチャートである。 第１実施形態に係るデータ通信装置に入力されるコマンドを説明する図である。 第１実施形態に係るデータ通信装置の出力制御部での処理を示すフローチャートである。 第１実施形態に係るデータ通信装置の出力制御部とデータ出力部の一例を示す回路図である。 第１実施形態に係るデータ通信装置の出力制御部とデータ出力部の他の一例を示す回路図である。 第１実施形態に係るデータ通信装置での処理を示すフローチャートである。 第２実施形態に係るデータ通信モジュールの構成を示すブロック図である。 第２実施形態に係るデータ通信装置での比較判定結果信号を説明する図である。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を極力省略する。

図１を参照して第１実施形態について説明する。図１には、第１実施形態に係るデータ通信装置１０のブロック図が示される。データ通信装置１０は、固定値記憶部１０１、受信データ記憶部１０２、出力データ記憶部１０３、比較判定部１０４、データ出力部１０５、出力制御部１０６、デバイスアドレス記憶部１０７及びコマンド解釈部１０８を備える。

データ通信装置１０は、シリアルデータライン１０９及びシリアルクロックライン１１０を有するバス１１１に接続される。データ通信装置１０は、例えばＩ２Ｃのように２線式バスによってデータが書き込まれる又はデータが読み出されることで、双方向の通信を行う。なお、データ通信装置１０は、Ｉ２Ｃに従っていてもよく、あるいは他の通信方式に従っていてもよい。

データ通信装置１０は、バス１１１に接続されるマスタデバイス（不図示）によって、そのデータ通信が制御されるスレーブデバイスである。

固定値記憶部１０１には、データ通信装置１０のデータ通信の制御に用いられる固有値が記憶される。例えば、固有値は１６ビットの長さを有する値である。固定値記憶部１０１は例えば電子ヒューズ（ｅＦｕｓｅ）であって、外部から固有値を電気信号によって書き込まれることで固有値を記憶する。固定値記憶部１０１はメタルであって、物理的な処理によって固有値を書き込まれることで固有値を記憶してもよい。あるいは、固定値記憶部１０１は、論理回路から出力される信号によって、固有値を記憶してもよい。固定値記憶部１０１は、固定値レジスタと呼ぶこともできる。

受信データ記憶部１０２には、データ通信装置１０のデータ通信の制御に用いられる受信データが記憶される。受信データはシリアルデータライン１０９を通じて入力されるデータである。受信データは、固有値に対応した長さを有する。受信データ記憶部１０２は、データ通信装置１０上のメモリ等の書き換え可能な記憶領域である。

出力データ記憶部１０３には、データ通信装置１０から出力されるデータが記憶される。データ通信装置１０からの出力データは、データ通信装置１０内部の処理回路（不図示）において処理されたデータである。出力データ記憶部１０３は、データ通信装置１０上のメモリ等の書き換え可能な記憶領域である。

比較判定部１０４は、固定値記憶部１０１に記憶される固定値と受信データ記憶部１０２に記憶される受信データとの比較判定結果を示す比較判定結果信号を出力する回路である。比較判定部１０４は、固定値記憶部１０１、受信データ記憶部１０２及び後述する出力制御部１０６と信号の送受信が可能である。

比較判定部１０４は、比較回路１０４１及び結果格納部１０４３を有する。

比較回路１０４１は、比較制御回路１０４２を有する。比較回路１０４１及び比較制御回路１０４２は、固定値及び受信データによる論理演算を行う論理回路である。比較回路１０４１は、固定値記憶部１０１から固定値を取得する。比較回路１０４１は受信データ記憶部１０２から受信データを取得する。比較回路１０４１は、固定値と受信データとの比較を行う。

比較回路１０４１は、比較判定結果を結果格納部１０４３に出力する。比較判定結果は、例えば１が一致を示し、０が不一致を示す信号である。比較制御回路１０４２は、比較回路１０４１が比較を行うにあたって、比較の過程を制御する。比較制御回路１０４２については後述する。

結果格納部１０４３は、比較回路１０４１からの比較判定結果を取得し、記憶する。結果格納部１０４３はデータ通信装置１０上のメモリ等の書き換え可能な記憶領域である。結果格納部１０４３は、リセット信号が入力されると、比較判定結果を所定の初期値（例えば、１）として記憶する。

比較判定部１０４は、結果格納部１０４３に記憶された比較判定結果に基づいて比較判定結果信号を後述する出力制御部１０６に出力する。

データ出力部１０５は、出力データ記憶部１０３に記憶される出力データをシリアルデータライン１０９に出力可能な回路である。データ出力部１０５は、出力データをシリアルデータライン１０９に出力する第１状態と、出力データをシリアルデータライン１０９に出力しない第２状態を有する。第１状態では、データ通信装置１０はデータの読み出しが可能な状態となる。第２状態では、データ通信装置１０はデータの読み出しが可能でない状態となる。

データ出力部１０５は、出力データ記憶部１０３から出力データを取得する。データ出力部１０５は、出力制御部１０６から制御信号が入力され、制御信号に基づいて第１状態と第２状態とが切り替わる。

出力制御部１０６は、比較判定部１０４からの比較判定結果信号と、後述するコマンド解釈部１０８から出力されるデータ出力制御信号とに基づいて、制御信号をデータ出力部１０５に出力する回路である。

デバイスアドレス記憶部１０７には、マスタデバイスがデータ通信装置１０を識別するために用いるデバイスアドレスが記憶される。データ通信装置１０は、例えば、マスタデバイスによってデータ通信装置１０のデバイスアドレスが指定されることによって、マスタデバイスとの間でデータ通信が可能となる。

コマンド解釈部１０８は、マスタデバイスから入力されるコマンドを解釈する。コマンド解釈部１０８は、デバイスアドレス記憶部１０７からデバイスアドレスを取得し、データ通信装置１０を指定するコマンドであるかを判断する。コマンド解釈部１０８は、コマンドに基づいて、受信データの書き込みを制御するデータ受信制御信号を受信データ記憶部１０２に送信する。コマンド解釈部１０８は、コマンドに基づいて、データ出力制御信号を出力制御部１０６に送信する。また、コマンド解釈部１０８は、データ通信装置１０における他の処理についてのコマンドの解釈を行うことができる。

シリアルデータライン１０９は、受信データを含む書き込みデータ又は出力データを含む読み出しデータをやりとりする通信経路である。

シリアルクロックライン１１０は、データ通信装置１０にマスタデバイスからクロック信号を供給する通信経路である。シリアルデータライン１０９及びシリアルクロックライン１１０によってバス１１１が構成される。

図２を参照して、データ通信装置１０における比較処理について説明する。ここでは、固定値及び受信データはそれぞれ、固定値記憶部１０１及び受信データ記憶部１０２に既に記憶されているとする。

ステップＳ２０１において、比較回路１０４１は固定値記憶部１０１から固定値を読み出して取得する。ステップＳ２０２において、比較回路１０４１は受信データ記憶部１０２から受信データを読み出して取得する。

ステップＳ２０３において、受信データの上位８ビットのビット値（第１部分）と比較回路１０４１は固定値の上位８ビットのビット値（第２部分）とを比較する。

ステップＳ２０４において、比較制御回路１０４２は、固定値と受信データのそれぞれの上位８ビットのビット値が合致するか否かを判断する。ステップＳ２０４において、否定判断されると、ステップＳ２０２に戻る。

ステップＳ２０４にて肯定判断されると、ステップＳ２０５において、比較回路１０４１は受信データのそれぞれの下位ビットのビット値（第３部分）と固定値の下位８ビットのビット値（第４部分）とを比較する。

ステップＳ２０６において、比較制御回路１０４２は、固定値と受信データのそれぞれの下位８ビットが合致するか否かを判断する。

ステップＳ２０６にて肯定判断されると、ステップＳ２０７において、比較回路１０４１は固定値と受信データとが合致を示す比較判定結果を結果格納部１０４３へ出力する。

ステップＳ２０６にて、否定判断されると、ステップＳ２０８において、比較回路１０４１は固定値と受信データとが合致しないことを示す比較判定結果を結果格納部１０４３へ出力する。

ステップＳ２０９において、結果格納部１０４３に比較判定結果が記憶される。

ステップＳ２１０において、比較判定部１０４は、比較判定結果に基づいて比較判定結果信号を出力する。

図３から図６を参照して、データの読み出しコマンドと、第１状態と第２状態との切り替えについて説明する。

図３には、シリアルデータライン１０９を通じてマスタデバイスからデータ通信装置１０に供給される読み出しコマンド及びコマンド解釈部１０８から出力されるデータ出力制御信号が示される。

読み出しコマンドは、コマンドの開始を示すコマンド開始信号と、データ通信装置１０のデバイスアドレスを指定し読み出し又は書き込みを指定するコマンドフレームと、データ通信装置１０からの出力データが含まれるデータフレームと、コマンドの終了を示すコマンド終了信号とを有する。また、データ出力制御信号は、データ出力期間（読み出し期間）の間だけ、０になる。

図４に示すフローチャートを参照して、データ出力部１０５及び出力制御部１０６による処理について説明する。

図４では、ステップＳ４０１において、出力制御部１０６が比較判定結果信号及びデータ出力制御信号を取得する。

ステップＳ４０２において、出力制御部１０６は、比較判定結果信号が合致を示し、かつデータ出力制御信号が出力を示す信号であるかを判断する。

ステップＳ４０２にて肯定判断されると、ステップＳ４０３において、出力制御部１０６はデータ出力部１０５をデータ読み出しが可能な状態に制御する。ステップＳ４０４において、データ出力部１０５は出力データを出力する。

ステップＳ４０２にて否定判断されると、ステップＳ４０５において、出力制御部１０６はデータ出力部１０５をデータ読み出しが可能でない状態に制御する。この時、出力データの出力は行われない

データ出力部１０５及び出力制御部１０６のより具体的な例について、図５及び図６を参照して説明する。図５は、データ通信装置１０のデータ出力部１０５及び出力制御部１０６の一例である。出力制御部１０６として、セレクタ５０１が設けられる。データ出力部１０５として、出力バッファ５０２が設けられる。

セレクタ５０１には比較判定部１０４から比較判定結果信号が入力される。また、セレクタ５０１には、データ出力制御信号及び１を示す固定された信号が入力される。セレクタ５０１は、比較判定部１０４から１が入力されるとデータ出力制御信号を制御信号として出力する。セレクタ５０１は、比較判定部１０４から０が入力されると１を示す信号を制御信号として出力する。

出力バッファ５０２は、入出力制御端子５０２１を有する。入出力制御端子５０２１は、出力バッファ５０２に入力されようとする信号を反転させる。出力バッファ５０２には、出力データ記憶部１０３から出力データが入力される。

出力バッファ５０２は、入出力制御端子５０２１に入力される制御信号が０である場合、信号が反転されて１となり、出力データを出力する第１状態になる。第１状態では、出力バッファ５０２は出力データをシリアルデータライン１０９に出力する。第１状態では、データ通信装置１０は、シリアルデータライン１０９を通じてデータを出力する読み出しが可能な状態で動作する。

出力バッファ５０２は、入出力制御端子５０２１に入力される制御信号が１である場合、信号が反転されて０となり、出力データを出力しない第２状態になる。第２状態では、データ通信装置１０は、読み出しが可能でない状態で動作する。

固定値記憶部１０１の固定値と受信データ記憶部１０２の受信データとが合致する場合、比較判定結果信号は１である。このとき、セレクタ５０１からデータ出力制御信号が出力される。データ出力制御信号は、データ出力期間だけ０となる。よって、制御信号が０となるデータ出力期間では出力バッファ５０２は第１状態となる。また、データ出力期間以外の期間では、出力バッファ５０２は第２状態になる。これにより、データの読み出しが可能となる。

固定値記憶部１０１の固定値と受信データ記憶部１０２の受信データとが合致しない場合、比較判定結果信号は０である。よって、セレクタ５０１は制御信号として１を示す信号を出力する。制御信号はデータ出力制御信号に関わらず１であるので、出力バッファ５０２は第２状態である。よって、このときデータ通信装置１０はデータ出力制御信号に関わらず読み出しが可能でない状態のままである。

図６は、データ通信装置１０のデータ出力部１０５及び出力制御部１０６の一例である。出力制御部１０６としてＡＮＤ回路６０１及びＮＯＴ回路６０３が設けられる。データ出力部１０５として出力バッファ６０２が設けられる。

ＡＮＤ回路６０１には比較判定部１０４からの比較判定結果信号と、ＮＯＴ回路６０３を通じて反転されたデータ出力制御信号とが入力される。

ＡＮＤ回路６０１は、比較判定結果信号と反転されたデータ出力制御信号との論理和をとり、両者が１である場合のみ、１を示す信号を制御信号として出力する。他の場合は０を示す信号を制御信号として出力する。すなわち、固定値記憶部１０１の固定値と受信データ記憶部１０２の受信データとが合致し、かつデータ出力制御信号がデータ出力期間である場合のみ、１を示す制御信号を出力する。

出力バッファ６０２は、入出力制御端子６０２１を有する。出力バッファ６０２には入出力制御端子６０２１を通じて制御信号が反転されることなく入力される。出力バッファ６０２には、出力データ記憶部１０３から出力データが入力される。

出力バッファ６０２は、制御信号が１である場合、出力データを出力する第１状態になる。第１状態では、データ通信装置１０は読み出しが可能な状態で動作する。

出力バッファ６０２は、制御信号が０である場合、出力データを出力しない第２状態になる。第２状態では、データ通信装置１０は、読み出しが可能でない状態で動作する。

比較判定結果信号が１である場合、出力バッファ６０２はデータ出力制御信号に応じて、第１状態と第２状態とが切り替わる。これにより、出力バッファ５０２と同様に、データ通信装置１０からデータの読み出しを行うことができる。

比較判定結果信号が０である場合、出力バッファ６０２はデータ出力制御信号に関わらず第２状態である。このときデータ通信装置１０はデータ出力制御信号に関わらず読み出しが不可能な状態のままである。

なお、図５及び図６で用いた信号の説明は一例であってここで示した値に限定するものではない。

図７のフローチャートを参照して、受信データ記憶部１０２への受信データの書き込み時のデータ通信装置１０における処理について説明する。なお、ここではシリアルデータライン１０９を通じて入力されるコマンドをコマンド解釈部１０８で解釈した結果から、受信データを更新する処理が選択されていることとする。

ステップＳ７０１において、受信データ記憶部１０２は、受信データの上位８ビットのビット値（第１部分）を更新して記憶する。

ステップＳ７０２において、比較回路１０４１は、固定値記憶部１０１から固定値を取得する。ステップＳ７０３において、比較回路１０４１は、受信データの上位８ビットを取得する。

ステップＳ７０４において、固定値の上位８ビットのビット値（第２部分）と受信データの上位８ビットのビット値とを比較する。

ステップＳ７０５において、比較制御回路１０４２は、固定値と受信データそれぞれの上位８ビットのビット値が合致するかを判断する。

ステップＳ７０５にて肯定判断された場合、ステップＳ７０６において、比較制御回路１０４２は受信データ記憶部１０２以外への書き込み、データ通信装置１０からの読み出し又はエラーが発生していないかどうかを判断する。

ステップＳ７０６にて肯定判断された場合、ステップＳ７０７において、出力データ記憶部１０３は、受信データの下位８ビットのビット値（第３部分）を更新して記憶する。

ステップＳ７０５、Ｓ７０６にて否定判断された場合、下位８ビットは更新されない。この場合、データ通信装置１０ではステップＳ７０１からの処理がやり直される。

これにより、決められた手順以外でデータを受信した場合に、固定値と受信データとに基づいて、固定値と受信データの比較が行われた結果、比較判定部１０４が出力する比較判定結果信号が変化することで、読み出しが可能な状態から、読み出しが可能でない状態への遷移、もしくはその逆の遷移が意図せず起こるといった誤動作を防ぐことが可能となる。

第２実施形態について説明する。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。図８には第２実施形態に係るデータ通信モジュール８０のブロック図が示される。

データ通信モジュール８０は、データ通信装置１０，１０Ａ及び１０Ｂを備える。データ通信装置１０は第１実施形態で説明したデータ通信装置１０である。データ通信装置１０Ａは、データ通信装置１０と同様の構成であり、固定値記憶部１０１Ａ〜コマンド解釈部１０８Ａを有する。データ通信装置１０Ｂも、データ通信装置１０Ａと同様に固定値記憶部１０１Ｂ〜コマンド解釈部１０８Ｂを有する。

データ通信装置１０，１０Ａ及び１０Ｂはシリアルデータライン１０９及びシリアルクロックライン１１０を有するバス１１１に接続される。

データ通信装置１０，１０Ａ及び１０Ｂは同一のデバイスアドレスを有する。つまり、デバイスアドレス記憶部１０７，１０７Ａ及び１０７Ｂには、同じデバイスアドレスが記憶される。

データ通信装置１０，１０Ａ及び１０Ｂは、それぞれ異なる固有値を有する。つまり、固定値記憶部１０１，１０１Ａ及び１０１Ｂには、異なる固有値が記憶される。具体的には、固定値記憶部１０１には第１固定値が記憶される。固定値記憶部１０１Ａには第２固定値が記憶される。固定値記憶部１０１Ｂには第３固定値が記憶される。

データ通信装置１０，１０Ａ及び１０Ｂは同一のバス１１１に接続されている。デバイスアドレスが共通であるため、マスタデバイス等の外部デバイス（不図示）が、あるデバイスアドレスを指定して受信データを書き込む場合、データ通信装置１０，１０Ａ及び１０Ｂの全てが選択され、受信データが書き込まれる。

データ通信装置１０，１０Ａ及び１０Ｂは、それぞれの比較判定部１０４，１０４Ａ，１０４Ｂによって、それぞれの固有値と受信データとの比較を行い、比較判定結果信号を出力する。それぞれのデータ出力部１０５，１０５Ａ，１０５Ｂは、比較判定結果信号に基づいて、出力制御部１０６，１０６Ａ，１０６Ｂによって制御される。

データ通信装置１０，１０Ａ，１０Ｂのそれぞれを書き込み及び読み出しが可能な状態にするか、書き込みのみが可能な状態にするかは、受信データをデータ通信装置１０，１０Ａ，１０Ｂそれぞれの固有値に対応するようにして、設定できる。

図９は、受信データ別の、データ通信装置１０，１０Ａ，１０Ｂの状態の切り替わりを示す図である。

図９は、装置名、初期値、受信データＡ、受信データＢ、受信データＣの各項目を有する。初期値とは、例えばデータ通信モジュール８０の電源がオフになって再起動する場合に、リセット信号が入力された時の状態である。リセット信号はマスタデバイスからのコマンドを受けて、入力される場合もある。受信データＡは、固定値記憶部１０１Ａに記憶される固有値に合致する受信データが、各データ通信装置に書き込まれた場合である。受信データＢは、固定値記憶部１０１Ｂに記憶される固有値に合致する受信データが、各データ通信装置に書き込まれた場合である。受信データＣは、固定値記憶部１０１に記憶される固有値に合致する受信データが各データ通信装置に書き込まれた場合である。

読み出し又は書き込みの後には、比較判定結果信号が（１）又は（０）として示される。ここでは、各データ通信装置は、比較判定結果信号が１であるときに書き込み及び読み出しが可能な状態となり、比較判定結果信号が０であるときに書き込みのみが可能な状態となるようにしている。

例えば、初期値の場合には、結果格納部１０４３は、所定の初期値として比較判定部１０４に比較判定結果信号として１を出力させるように比較判定結果を記憶する。また、データ通信装置１０Ａ，１０Ｂの結果格納部は初期値として比較判定部１０４Ａ，１０４Ｂに比較判定結果信号として０を出力させるように比較判定結果を記憶する。このとき、データの読み取りはデータ通信装置１０からのみ可能となるため、バス１１１において、読み出すデータがコンフリクトすることがない。

受信データとして受信データＢがデータ通信装置１０，１０Ａ及び１０Ｂに書き込まれた場合、データ通信装置１０及び１０Ａは、各固定値と受信データＢとが合致しないので、書き込みのみが可能な状態となる。データ通信装置１０Ｂのみが書き込み及び読み出しが可能な状態となる。よって、バス１１１におけるデータのコンフリクトが生じない。受信データＡ及び受信データＣが書き込まれる場合も同様である。

以上、本発明の例示的な実施形態について説明した。第１実施形態に係るデータ通信装置１０は、固定値を記憶する固定値記憶部１０１と、バス１１１を通じて入力される受信データを記憶する受信データ記憶部１０２と、出力データを記憶する出力データ記憶部１０３と、固定値記憶部１０１に記憶されている固定値と、受信データ記憶部１０２に記憶されている受信データの値との比較判定結果を示す比較判定結果信号を出力する比較判定部１０４と、出力データをバス１１１に出力する第１状態と、出力データをバス１１１に出力しない第２状態とを有するデータ出力部１０５と、バス１１１を通じて入力されるコマンドに基づいて、出力データをバス１１１に出力するか又は出力しないかを制御するためのデータ出力制御信号を出力するコマンド解釈部１０８と、比較判定結果信号と、データ出力制御信号とに基づいて、データ出力部１０５を第１状態又は第２状態に制御するための制御信号を出力する出力制御部１０６と、を備える。

これにより、受信データを書き換えることによって、受信データと固定値の比較判定結果に基づく、データ通信装置１０からの出力状態を切り替えることができる。より具体的には、データ通信装置１０は、データ出力制御信号とは別に入力されるような受信データを用いて制御信号を生成することで、データを読み出し可能な状態と読み出し可能でない状態とを切り替えることができる。受信データはバス１１１を通じて入力されるので、データ通信装置１０は状態を切り替えるための端子を必要とせず小型化が可能となる。また、受信データの切り替えはバス１１１を通じて可能であり別途の制御手段を要しないので、システム構成を簡略化できる。

また、データ通信装置１０では、比較判定部１０４は、固定値のビット値と受信データのビット値とを比較して比較判定結果を出力する比較回路１０４１と、比較判定結果が記憶される結果格納部１０４３と、を備え、比較判定結果信号は結果格納部１０４３に記憶された比較判定結果に基づいて、出力される。これにより、比較処理を常に行っておく必要がなくなる。

また、データ通信装置１０では、結果格納部１０４３は、結果格納部１０４３にリセット信号が入力されると、比較判定結果を所定の初期値に更新して記憶する。これにより、例えばパワーオンリセットの場合の動作をあらかじめ設定可能となる。

また、データ通信装置１０では、比較回路１０４１は、比較制御回路１０４２をさらに備え、比較制御回路１０４２は、バス１１１を通じて書き込まれる受信データのビット値の一部である第１部分を記憶し、第１部分に対応する位置にある固定値のビット値の第２部分と、第１部分とを比較する第１比較処理を行い、第１比較処理の後に、バス１１１を通じて書き込まれる、受信データの第１部分以外のビット値である第３部分を記憶し、第３部分に対応する位置にある固定値のビット値の第４部分と、第３部分とを比較する第２比較処理を行い、比較回路１０４１は、第１比較処理及び第２比較処理の結果に基づいて、比較判定結果を出力する。

これにより、決められた手順以外でデータを受信した場合に、固定値と受信データの比較が行われた結果、比較判定部１０４が出力する比較判定結果信号が変化することで、読み出しが可能な状態への遷移、もしくはその逆の遷移が意図せず起こるような誤動作を防ぐことが可能となる。

第２実施形態に係るデータ通信モジュールは、データ通信装置１０（第１データ通信装置）及びデータ通信装置１０Ａ（第２データ通信装置）を備え、データ通信装置１０及びデータ通信装置１０Ａは、同一のバス１１１に接続され、出力データを出力するデバイスを識別するための同一のデバイスアドレスを有し、データ通信装置１０の固定値は、第１固定値であり、データ通信装置１０Ａの固定値は、第１固定値とは異なる第２固定値であり、データ通信装置１０の受信データ記憶部１０２と、データ通信装置１０Ａの受信データ記憶部１０２Ａは、バス１１１から同一の受信データを受信するように構成されている。

データ通信装置１０及びデータ通信装置１０Ａに入力される受信データを、第１固有値又は第２固有値と合致するような値とすることで、データ通信装置１０及びデータ通信装置１０Ａの状態が書き込み及び読み出しが可能な状態又は書き込みのみが可能な状態に切り替わる。これにより、データの読み取りは受信データに対応するデータ通信装置からのみ可能となるため、バス１１１において、読み出すデータがコンフリクトすることがない。よって、データ通信モジュール８０は、データ通信装置１０，１０Ａを用いて、同一のデバイスアドレスを有する複数のデバイスから個別に値を読み出すような動作が可能となる。データ通信装置１０，１０Ａを用いているので、モジュールの小型化及びシステム構成の簡略化も可能である。

なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、条件などは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。

１０，１０Ａ，１０Ｂ…データ通信装置、８０データ通信モジュール、１０１…固定値記憶部、１０２…受信データ記憶部、１０３…出力データ記憶部、１０４…比較判定部、１０５…データ出力部、１０６…出力制御部、１０７…デバイスアドレス記憶部、１０８…コマンド解釈部、１０９…シリアルデータライン、１１０…シリアルクロックライン、１１１…バス

Claims (8)

1. 固定値を記憶する固定値記憶部と、
   バスを通じて入力される受信データを記憶する受信データ記憶部と、
   出力データを記憶する出力データ記憶部と、
   前記固定値記憶部に記憶されている前記固定値と、前記受信データ記憶部に記憶されている前記受信データの値との比較判定結果を示す比較判定結果信号を出力する比較判定部と、
   前記出力データを前記バスに出力する第１状態と、前記出力データを前記バスに出力しない第２状態とを有するデータ出力部と、
   前記バスを通じて入力されるコマンドに基づいて、前記出力データを前記バスに出力するか又は出力しないかを制御するためのデータ出力制御信号を出力するコマンド解釈部と、
   前記比較判定結果信号と、前記データ出力制御信号とに基づいて、前記データ出力部を前記第１状態又は前記第２状態に制御するための制御信号を出力する出力制御部と、
   を備えるデータ通信装置。
2. 請求項１に記載のデータ通信装置であって、
   前記比較判定部は、
   前記固定値のビット値と前記受信データのビット値とを比較して比較判定結果を出力する比較回路と、
   前記比較判定結果が記憶される結果格納部と、を備え、
   前記比較判定結果信号は前記結果格納部に記憶された前記比較判定結果に基づいて、出力される、データ通信装置。
3. 請求項２に記載のデータ通信装置であって、
   前記結果格納部は、前記結果格納部にリセット信号が入力されると、前記比較判定結果を所定の初期値に更新して記憶する、データ通信装置。
4. 請求項２又は３に記載のデータ通信装置であって、
   前記比較回路は、比較制御回路をさらに備え、
   前記比較制御回路は、
   前記バスを通じて書き込まれる前記受信データのビット値の一部である第１部分を記憶し、
   前記第１部分に対応する位置にある前記固定値のビット値である第２部分と、前記第１部分とを比較する第１比較処理を行い、
   前記第１比較処理の後に、前記バスを通じて書き込まれる、前記受信データの前記第１部分以外のビット値である第３部分を記憶し、
   前記第３部分に対応する位置にある前記固定値のビット値である第４部分と、前記第３部分とを比較する第２比較処理を行い、
   前記比較回路は、前記第１比較処理及び前記第２比較処理の結果に基づいて、前記比較判定結果を出力する、データ通信装置。
5. 請求項１から４のいずれか一項に記載のデータ通信装置であって、
   前記固定値記憶部は、複数のメタルによって、前記固定値を記録する、データ通信装置。
6. 請求項１から４のいずれか一項に記載のデータ通信装置であって、
   前記固定値記憶部は、複数の電子ヒューズによって、前記固定値を記録する、データ通信装置。
7. 請求項１から４のいずれか一項に記載のデータ通信装置であって、
   前記固定値記憶部は、論理回路から出力される信号によって、前記固定値を記録する、データ通信装置。
8. 請求項１から７のいずれか一項に記載のデータ通信装置である、第１データ通信装置及び第２データ通信装置を備え、
   前記第１データ通信装置及び前記第２データ通信装置は、同一の前記バスに接続され、前記出力データを出力するデバイスを識別するための同一のデバイスアドレスを有し、
   前記第１データ通信装置の前記固定値は、第１固定値であり、
   前記第２データ通信装置の前記固定値は、前記第１固定値とは異なる第２固定値であり、
   前記第１データ通信装置の前記受信データ記憶部と、前記第２データ通信装置の前記受信データ記憶部は、前記バスから同一の前記受信データを受信するように構成されている、
   データ通信モジュール。

Images