KR20120016462A - 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20120016462A
KR20120016462A KR1020100078834A KR20100078834A KR20120016462A KR 20120016462 A KR20120016462 A KR 20120016462A KR 1020100078834 A KR1020100078834 A KR 1020100078834A KR 20100078834 A KR20100078834 A KR 20100078834A KR 20120016462 A KR20120016462 A KR 20120016462A
Authority
KR
South Korea
Prior art keywords
signal
memory device
interface
data
command
Prior art date
Application number
KR1020100078834A
Other languages
English (en)
Other versions
KR101694804B1 (ko
Inventor
박규민
김병술
이학용
조준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100078834A priority Critical patent/KR101694804B1/ko
Priority to US13/210,591 priority patent/US9218312B2/en
Publication of KR20120016462A publication Critical patent/KR20120016462A/ko
Application granted granted Critical
Publication of KR101694804B1 publication Critical patent/KR101694804B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

메모리 장치는 인터페이스부 및 메모리부를 포함한다. 인터페이스부는 클럭 신호, 커맨드 신호 및 데이터 신호를 수신하고, 커맨드 신호 또는 클럭 신호에 기초하여 입력 임피던스를 내부적으로 조절한다. 메모리부는 커맨드 신호 및 데이터 신호에 기초하여 데이터를 저장한다. 따라서, 메모리 장치는 추가적인 외부 임피던스 조절 회로 없이 작동 환경에 따라 임피던스를 내부적으로 조절할 수 있다.

Description

메모리 장치 및 이를 포함하는 메모리 시스템{Memory device and memory system including the same}
본 발명은 메모리 장치에 관한 것으로서, 보다 상세하게는 효율적인 인터페이싱 동작을 위한 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
데이터를 작은 크기의 저장 매체에 대량으로 저장하기 위한 메모리 장치 또는 메모리 모듈이 다양한 용도로 개발되고 있다. 자기 저장 장치 및 광학 저장 장치는 대용량의 저장 공간을 가지지만 상대적으로 비교적 큰 사이즈를 가진다. 최근에는 FA(Factory Automation), IBS(Intelligent Building System) 등과 같은 대형 시스템에 있어서도 데이터들을 장기적으로 저장하기 위한 목적으로 대용량 플래시 메모리와 같은 비휘발성(nonvolatile) 메모리 장치를 사용하는 사례가 늘어나고 있다. 그러나, 플래시 메모리 모듈을 OS(operating system) 없이 동작 시키기 위한 알고리즘을 구현하는 것은 용이하지 않다. 따라서, 비교적 용이한 인터페이스를 제공하는 MMC(Multi Media Card), SD(Secure Digital), xD 카드와 같은 메모리 장치들이 널리 활용되고 있다.
메모리 장치를 포함하는 각종 전자 장치들에 따라서 구현 환경이 상이하기 때문에, 메모리 장치를 구비하는 시스템의 제작 및 동작 환경에 따른 메모리 장치의 인식 불능이나 오작동이 빈번하게 발생할 수 있다. 특히, 메모리 장치를 채용하는 각종 전자 장치들의 동작 환경이 점차 고속화 되면서 고주파 환경에서의 불량 및 오작동이 발생할 가능성이 증가한다. 전자 장치에 내장이 되는 내장형 메모리 장치를 사용하는 경우에 위와 같은 인식 불능이나 오작동을 방지하거나 수정하는데 더 큰 어려움이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 메모리 장치 구동 환경 조절을 위한 외부 조절 회로를 별도로 구비하지 않고 구동 환경을 내부적으로 조절할 수 있는 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 메모리 장치의 구동 환경 조절을 위한 조절 회로를 호스트에 별도로 구비하지 않고 구동 환경을 내부적으로 조절할 수 있는 메모리 시스템을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 메모리 장치는 인터페이스부 및 메모리부를 포함한다. 상기 인터페이스부는 클럭 신호, 커맨드 신호 및 데이터 신호를 수신하고, 상기 커맨드 신호 또는 상기 클럭 신호에 기초하여 입력 임피던스를 내부적으로 조절한다. 상기 메모리부는 상기 커맨드 신호 및 상기 데이터 신호에 기초하여 데이터를 저장한다.
상기 인터페이스부는 제어부 및 프론트-엔드부를 포함할 수 있다. 상기 제어부는 상기 커맨드 신호 또는 상기 클럭 신호에 기초하여 주파수 적응 신호를 제공할 수 있다. 상기 프론트-엔드부는 상기 제어부로부터 인가 받은 상기 주파수 적응 신호에 기초하여 상기 입력 임피던스를 가변적으로 조절하고, 외부로부터 인가 받은 상기 커맨드 신호, 상기 클럭 신호 및 상기 데이터 신호를 상기 제어부로 제공할 수 있다.
실시예에 있어서, 상기 제어부는 주파수 검출기, 프론트-엔드 제어기 및 인터페이스 제어기를 포함할 수 있다. 상기 주파수 검출기는 상기 클럭 신호의 주파수를 검출하고, 상기 검출된 주파수를 기초로 하여 동작 주파수 정보를 생성할 수 있다. 상기 프론트-엔드 제어기는 상기 동작 주파수 정보에 기초하여 상기 주파수 적응 신호를 상기 프론트-엔드부에 제공할 수 있다. 상기 인터페이스 제어기는 프론트-엔드부로부터 인가 받은 상기 커맨드 신호, 상기 클럭 신호 및 상기 데이터 신호에 기초하여 상기 메모리부를 제어할 수 있다.
상기 프론트-엔드부는 저항 회로부 및 캐패시터 회로부를 포함할 수 있다. 상기 저항 회로부는, 상기 커맨드 신호, 상기 클럭 신호 및 상기 데이터 신호의 통신을 위한 복수의 인터페이스 라인들 각각에 직렬로 연결되고, 상기 주파수 적응 신호에 기초하여 상기 복수의 인터페이스 라인들의 저항 값들을 각각 제어하는 복수의 저항 회로들을 구비할 수 있다. 상기 캐패시터 회로부는, 상기 복수의 버스 라인들 각각에 병렬로 연결되고, 상기 주파수 적응 신호에 기초하여 상기 복수의 인터페이스 라인들 각각의 캐패시턴스 값들을 각각 제어하는 복수의 캐패시터 회로들을 구비할 수 있다.
상기 복수의 저항 회로들의 각각은 복수의 저항들 및 복수의 제1 스위치들을 포함할 수 있다. 상기 복수의 저항들은 서로 병렬로 연결될 수 있다. 상기 복수의 제1 스위치들은 상기 복수의 저항들과 각각 직렬로 연결되고, 상기 주파수 적응 신호를 기초로 하여 개폐가 제어될 수 있다.
상기 복수의 캐패시터 회로들 각각은 복수의 캐패시터들 및 복수의 제2 스위치들을 포함할 수 있다. 상기 복수의 캐패시터들은 서로 병렬로 연결될 수 있다. 상기 복수의 제2 스위치들은 상기 복수의 캐패시터들과 각각 직렬로 연결되고, 상기 주파수 적응 신호를 기초로 하여 개폐가 제어될 수 있다.
실시예에 있어서, 상기 인터페이스부는 데이터 통신 모드 전에 전원 공급 시점을 감지하여 파워 온 신호를 발생하는 전원 감지기를 더 포함할 수 있다. 상기 제어부는 상기 파워 온 신호에 응답하여 상기 주파수 적응 신호를 발생할 수 있다.
실시예에 있어서, 상기 제어부는 프론트-엔드 제어기 및 인터페이스 제어기를 포함할 수 있다. 상기 프론트-엔드 제어기는 상기 커맨드 신호 및 상기 데이터 신호를 통하여 상기 클럭 신호에 대한 동작 주파수 정보를 수신하고, 상기 동작 주파수 정보에 기초하여 상기 주파수 적응 신호를 상기 프론트-엔드부에 제공할 수 있다. 상기 인터페이스 제어기는 상기 프론트-엔드부로부터 인가 받은 상기 커맨드 신호, 상기 클럭 신호 및 상기 데이터에 기초하여 상기 메모리부를 제어할 수 있다.
실시예에 있어서, 상기 인터페이스부는 제어부 및 프론트-엔드부를 포함할 수 있다. 상기 제어부는 상기 클럭 신호에 기초하여 주파수 동작 정보를 생성할 수 있다. 상기 프론트-엔드부는 주파수 적응 신호에 기초하여 상기 입력 임피던스를 가변적으로 조절하고, 상기 외부로부터 인가 받은 상기 커맨드 신호, 상기 클럭 신호 및 상기 데이터 신호를 상기 제어부로 제공할 수 있다.
상기 제어부는 주파수 검출기 및 인터페이스 제어기를 포함할 수 있다. 상기 주파수 검출기는 상기 클럭 신호의 주파수를 검출하고, 상기 검출된 주파수를 기초로 하여 상기 동작 주파수 정보를 생성할 수 있다. 상기 인터페이스 제어기는 상기 프론트-엔드부의 회로 설정 정보를 생성하여 호스트로 제공할 수 있다. 상기 프론트-엔드부는 상기 호스트로부터 제공 받은 주파수 적응 신호에 기초하여 상기 입력 임피던스를 가변적으로 조절할 수 있다.
실시예에 있어서, 상기 인터페이스부는 상기 메모리 장치의 초기화 모드 전에 상기 커맨드 신호를 통한 외부 커맨드의 입력 없이 동작 주파수 정보를 상기 클럭 신호에 기초하여 생성하고, 상기 동작 주파수 정보에 기초하여 상기 입력 임피던스를 가변적으로 조절할 수 있다.
메모리 장치는 MMC(Multi-Media Card) 메모리 장치일 수 있다. 상기 초기화 모드는 MMC 인터페이스의 카드 인식 모드(card identification mode)일 수 있다. 상기 동작 주파수 정보를 상기 인터페이스부의 확장 CSD(Card Specific Data) 레지스터의 예비 영역에 저장할 수 있다.
실시예에 있어서, 메모리 장치는 상기 커맨드 신호를 통하여 입력 받은 적어도 하나의 인터페이스 초기화 커맨드에 기초하여 데이터 통신 모드 전에 상기 입력 임피던스를 가변적으로 조절할 수 있다.
메모리 장치는 MMC(Multi-Media Card) 메모리 장치일 수 있다. 상기 데이터 통신 모드는 MMC 인터페이스의 데이터 전송 모드(data transfer mode)일 수 있다. 상기 적어도 하나의 인터페이스 초기화 커맨드는 MMC 인터페이스의 예비 커맨드(reserved CMD) 영역을 이용하여 설정될 수 있다. 상기 입력 임피던스에 관한 회로 설정 정보를 상기 인터페이스부의 확장 CSD(Card Specific Data) 레지스터의 예비 영역에 저장할 수 있다.
상기 적어도 하나의 인터페이스 초기화 커맨드는 제1 내지 제4 커맨드로 이루어 질 수 있다. 상기 제1 커맨드는 상기 클럭 신호의 주파수를 감지하여 상기 동작 주파수 정보를 생성하고, 상기 인터페이스부의 레지스터에 상기 동작 주파수 정보를 저장하기 위한 커맨드 일 수 있다. 상기 제2 커맨드는 상기 레지스터에 저장된 상기 입력 임피던스에 관한 회로 설정 정보를 전송하기 위한 커맨드 일 수 있다. 상기 제3 커맨드는 상기 동작 주파수 정보에 기초하여 주파수 적응 신호를 생성하고, 상기 주파수 적응 신호에 기초하여 상기 입력 임피던스를 가변적으로 조절하기 위한 커맨드 일 수 있다. 상기 제4 커맨드는 상기 가변적으로 조절된 입력 임피던스에 관한 상기 회로 설정 정보를 상기 레지스터에 저장하고 전송하기 위한 커맨드 일 수 있다.
실시예에 있어서, 상기 인터페이스부는 동작 주파수 정보를 호스트로부터 제공받고, 상기 동작 주파수 정보에 기초하여 주파수 적응 신호를 생성하고, 상기 주파수 적응 신호에 기초하여 상기 입력 임피던스를 가변적으로 조절할 수 있다.
실시예에 있어서, 상기 인터페이스부는 상기 클럭 신호에 대한 동작 주파수 정보를 호스트에 제공할 수 있다. 상기 인터페이스부는 상기 호스트로부터 제공되는 주파수 적응 신호에 기초하여 상기 입력 임피던스를 가변적으로 조절할 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 메모리 시스템은 메모리 장치 및 호스트를 포함한다. 상기 호스트는 클럭 신호, 커맨드 신호 및 데이터 신호를 제공한다. 상기 메모리 장치는 상기 호스트로부터 제공 받은 상기 커맨드 신호 또는 상기 클럭 신호에 기초하여 입력 임피던스를 내부적으로 조절한다.
상기 메모리 장치는 인터페이스부 및 메모리부를 포함할 수 있다. 상기 인터페이스부는 상기 호스트로부터 클럭 신호, 커맨드 신호 및 데이터 신호를 수신하고, 상기 커맨드 신호 또는 상기 클럭 신호에 기초하여 입력 임피던스를 내부적으로 조절할 수 있다. 상기 메모리부는 상기 커맨드 신호 및 상기 데이터 신호에 기초하여 데이터를 저장할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 메모리 장치 및 메모리 시스템은 메모리 장치 동작 환경을 메모리 장치 내부에 포함함으로써, 호스트에 부가적인 회로 구성 없이 동작 환경을 조절할 수 있다.
또한 본 발명의 실시예들에 따른 메모리 장치 및 메모리 시스템은 동작하는 주파수에 따라 외부로부터의 커맨드 또는 자가적으로 생성한 동작 주파수에 기초하여 효율적으로 입력 임피던스를 조절할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 2는 도 1의 메모리 장치의 일 예를 나타내는 블록도이다.
도 3a, 3b, 3c 및 3d는 도 1의 프론트-엔드부의 예들을 나타낸다.
도 4는 도 2의 주파수 검출기의 일 예를 나타내는 블록도이다.
도 5는 도 1의 메모리 장치의 입출력 신호의 일 예를 나타내는 파형도이다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치 제어 방법을 나타내는 흐름도이다.
도 7은 도 1의 메모리 장치의 다른 일 예를 나타내는 블록도이다.
도 8은 도 6의 메모리 장치 제어 방법의 일 예를 나타내는 흐름도이다.
도 9는 도 6의 메모리 장치 제어 방법의 다른 일 예를 나타내는 흐름도이다.
도 10은 도 6의 메모리 장치 제어 방법의 또 다른 일 예를 나타내는 메시지 흐름도이다.
도 11 및 도 12는 도 1의 메모리 장치의 또 다른 예들을 나타내는 블록도들이다.
도 13 및 14는 본 발명의 실시예들에 따른 메모리 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 메모리 장치(10)는 인터페이스부(300) 및 메모리부(500)를 포함한다. 메모리 장치(10)는 인터페이스부(300)를 통하여 외부로부터 수신된 커맨드 신호(CMD1) 및 데이터 신호(DAT1)에 기초하여 메모리부(500)에 데이터를 저장 또는 메모리부(500)로부터 데이터를 독출하고, 더불어 인터페이스부(300)를 통한 커맨드 신호(CMD1) 및 데이터 신호(DAT1)의 송수신 에러율을 감소시키기 위하여 커맨드 신호(CMD1) 또는 동작 환경, 예를 들면 클럭 신호(CLK1)의 주파수와 같은 동작 주파수 환경에 적응한다. 메모리 장치(10)는 상기 동작 환경, 예를 들면 동작 주파수 환경에 적응 하기 위하여 인터페이스부(300)의 입력 임피던스를 내부적으로 조절할 수 있다.
인터페이스부(300)는 클럭 신호(CLK1)에 동기하여 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 수신한다. 동작 모드들(인터페이스 모드들), 예를 들면, 메모리 장치(10)를 초기화 하는 초기화 모드, 동작 모드를 선택하는 모드 선택 모드, 데이터 통신 모드에 따라 데이터 신호(DAT1)를 통하여 메모리 장치(10)가 수신하는 데이터의 내용이 달라 질 수 있다. 인터페이스부(300)는 다양한 인터페이스 방식에 의해 클럭 신호(CLK1), 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 수신한다. 예를 들어, 상기 메모리 장치(10)는 SD(Secure Digital) 카드, CF(Compact Flash) 카드, xD Picture 카드, 메모리 스틱(Memory Stick), 마이크로 드라이브(Micro Drive), SM 카드(Smart Media Card), MMC(Multi Media Card), eMMC(embedded MMC), 마이크로 SD(Micro SD), MiniSD, SDHC(SD High Capacity), USB(Universal Serial Bus) 메모리 등과 같은 다양한 종류의 메모리 장치일 수 있으며, 메모리 장치의 종류에 따라서 인터페이스부(300)의 인터페이스 방식이 결정될 수 있다.
인터페이스부(300)는 커맨드 신호(CMD1) 또는 클럭 신호(CLK1) 에 기초하여 외부 임피던스 조절 회로 없이 입력 임피던스를 내부적으로 조절한다. 일 실시예에서, 인터페이스부(300)는 커맨드 신호(CMD1)에 응답하여 상기 입력 임피던스 조절을 위한 적응 데이터를 데이터 신호(DAT1)를 통하여 수신하고, 커맨드 신호(CMD1) 및 상기 수신한 적응 데이터에 기초하여 인터페이스부(300)의 상기 입력 임피던스를 내부적으로 조절할 수 있다. 또한 다른 실시예에서, 인터페이스부(300)는 외부로부터 수신된 커맨드 신호(CMD1)에 의존하지 않고 인테페이스부(300)의 상기 입력 임피던스를 내부적으로 조절할 수 있다. 이와 같이 인터페이스부(300)의 상기 입력 임피던스를 내부적으로 조절함으로써, 메모리 장치(10)의 외부, 예를 들면 호스트 또는 호스트 주변 기기에 상기 입력 임피던스를 적응적으로 조절하기 위한 추가적인 임피던스 조절회로를 구비하지 않을 수 있다.
메모리부(500)는 커맨드 신호(CMD1) 및 데이터 신호(DAT1)에 기초하여 생성된 메모리 제어 신호 및 메모리 데이터를 제공받고, 상기 메모리 제어신호 및 메모리 데이터에 기초하여 데이터를 저장한다. 메모리부(500)는 인터페이스부(300)로부터 외부의 데이터를 저장하거나 독출하기 위한 상기 메모리 제어 신호 및 상기 메모리 데이터를 제공받을 수 있다. 인터페이스부(300)는 커맨드 신호(CMD1) 및 데이터 신호(DAT1)에 기초하여 상기 메모리 제어 신호 및 상기 메모리 데이터를 생성하여 메모리부(500)에 제공할 수 있다.
다시 도 1을 참조하면, 인터페이스부(300)는 제어부(200) 및 프론트-엔드부(100)를 포함할 수 있다. 인터페이스부(300)는 외부에서 제공한 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 프론트-엔드부(100)를 통하여 제공받아 제어부(200)를 통하여 처리 및 수행한다. 또한 실시예에 따라, 인터페이스부(300)는 제어부(200)를 통하여 프론트-엔드부(100)의 제어를 위한 신호를 생성하고 제공할 수 있다.
프론트-엔드부(100)는 제어부(200)로부터 인가 받은 주파수 적응 신호(FCNT)에 기초하여 상기 입력 임피던스를 가변적으로 조절하고, 외부로부터 인가 받은 커맨드 신호(CMD2), 클럭 신호(CLK2) 및 데이터 신호(DAT2)를 제어부(200)로 제공할 수 있다. 이 경우, 프론트-엔드부(100)는 외부와의 인터페이스 전송 라인과 동일한 전달 특성을 가지는 인터페이스 전송라인을 통하여 커맨드 신호(CMD2) 및 데이터 신호(DAT2)를 제어부(200)에 제공할 수 있다. 여기에서, 프론트-앤드부(100)는 인터페이스부(300)의 입력 임피던스를 제어하기 위한 회로이므로, 프론트-엔드부(100)가 상기 외부로부터 제공 받은 커맨드 신호(CMD1), 클럭 신호(CLK1) 및 데이터 신호(DAT1)는 프론트-엔드부(100)가 제어부(200)에 제공하는 커맨드 신호(CMD2), 클럭 신호(CLK2) 및 데이터 신호(DAT2)와 각각 동일한 특성 및 내용을 가지는 신호이다. 따라서, 하기에는 커맨드 신호(CMD2), 클럭 신호(CLK2) 및 데이터 신호(DAT2)에 대응하는 커맨드 신호(CMD1), 클럭 신호(CLK1) 및 데이터 신호(DAT1)를 중심으로 설명한다.
제어부(200)는 커맨드 신호(CMD1) 또는 클럭 신호(CLK1) 에 기초하여 주파수 적응 신호(FCNT)를 제공할 수 있다. 제어부(200)는 커맨드 신호(CMD2)에 응답하여 상기 입력 임피던스 조절을 위한 적응 데이터를 데이터 신호(DAT2)를 통하여 수신하고, 커맨드 신호(CMD1) 및 상기 수신한 적응 데이터에 기초하여 주파수 적응 신호(FCNT)를 제공할 수 있다. 일 실시예에서, 제어부(200)는 외부로부터 수신된 커맨드 신호(CMD2)에 의존하지 않고 주파수 적응 신호(FCNT)를 제공할 수 있다. 또한 실시예에 따라, 주파수 적응 신호(FCNT)는 제어부(200)를 통하여 프론트-엔드부(100)로 제공될 수도 있고, 제어부(200)를 통하여 외부로 제공될 수도 있다. 주파수 적응 신호(FCNT)가 제어부(200)를 통하여 외부로 제공되는 경우에는 프론트-엔드부(100)에 주파수 적응 신호(FCNT)를 제공하는 전송라인은 도 12를 참조하여 후술하는 바와 같이 외부와 연결되어 있을 수 있다.
도 2는 도 1의 메모리 장치의 일 예를 나타내는 블록도이다.
도 2를 참조하면, 메모리 장치(11)는 인터페이스부(301) 및 메모리부(501)를 포함한다. 메모리부(501)는 메모리 코어 제어기(511) 및 메모리 코어(551)를 포함할 수 있다. 인터페이스부(301)는 프론트-엔드부(101) 및 제어부(201)를 포함할 수 있다. 제어부(201)는 주파수 검출기(251), 프론트-엔드 제어기(231) 및 인터페이스 제어기(211)를 포함할 수 있다.
주파수 검출기(251)는 메모리 장치(11)의 동작 주파수 환경을 감지 하기 위하여 클럭 신호(CLK2)의 주파수를 검출하고, 상기 검출된 주파수를 기초로 하여 동작 주파수 정보(FQ)를 생성할 수 있다. 동작 주파수 정보(FQ)는 상기 인터페이스를 통하여 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 송수신 동작을 하기 위한 동기 주파수 정보일 수 있다. 실시예에 따라 프론트-엔드 제어기(231) 또는 인터페이스 제어기(211)는 상기 주파수 검출기(251)의 출력 신호를 인가 받아 동작 주파수 정보(FQ)를 생성할 수도 있다. 주파수 검출기(251)에서 생성된 동작 주파수 정보(FQ)는 인터페이스 제어기(211) 또는 프론트-엔드 제어기(231)로 제공되고, 메모리 공간, 예를 들면 레지스터(register)에 기입될 수 있다.
인터페이스 제어기(211)는 프론트-엔드부(101)로부터 인가 받은 커맨드 신호(CMD2), 클럭 신호(CLK2) 및 데이터 신호(DAT2)에 기초하여 메모리부(301)를 제어할 수 있다. 인터페이스 제어기(211)는 커맨드 신호(CMD2)에 응답하여 상기 입력 임피던스 조절을 위한 주파수 적응 신호(FCNT)를 데이터 신호(DAT2)를 통하여 수신하고 프론트-엔드 제어기(231)에 제공할 수 있다. 또는 실시예에 따라, 인터페이스 제어기(211)는 커맨드 신호(CMD2)에 응답하여 상기 입력 임피던스 조절을 프론트-엔드부(101)의 회로 설정 정보를 데이터 신호(DAT2)를 통하여 수신할 수 있다. 인터페이스 제어기(211)는 상기 수신된 회로 설정 정보를 기초로 하여 주파수 적응 신호(FCNT)를 생성하고 프론트-엔드 제어기(231)에 제공하거나, 상기 수신된 회로 설정 정보를 프론트-엔드 제어기(231)에 제공할 수 있다. 외부로부터 제공 받은 상기 회로 설정 정보는 인터페이스부(301)의 저장 공간에 저장 될 수 있으며, 보다 상세한 내용에 대해서는 후술한다.
프론트-엔드 제어기(231)는 커맨드 신호(CMD2) 또는 동작 주파수 정보(FQ)에 기초하여 주파수 적응 신호(FCNT)를 프론트-엔드부(101)에 제공할 수 있다. 프론트-엔드 제어기(231)는 인터페이스 제어기(211)으로부터 제공 받은 주파수 적응 신호(FCNT)를 프론트 엔드부(101)에 제공할 수 있다. 또는 프론트-엔드 제어기(231)는 인터페이스 제어기(211)으로부터 제공 받은 상기 입력 임피던스 조절을 위한 적응 데이터를 이용하여 주파수 적응 신호(FCNT)를 생성하고 프론트 엔드부(101)에 제공할 수 있다. 일 실시예에서, 프론트-엔드 제어기(231)는 외부로부터 수신된 커맨드 신호(CMD2)에 의존하지 않고 동작 주파수 정보(FQ)에 기초하여 주파수 적응 신호(FCNT)를 제공할 수 있다. 프론트-엔드 제어기(231)는 커맨드 신호(CMD2) 또는 제어부(201) 내부의 검출기 제어 신호(DCON)를 기초로 하여 주파수 검출기(251)를 제어할 수 있다.
주파수 적응 신호(FCNT)는 제어부(200)에 메모리 장치 제공자가 미리 저장해 놓은 프론트-엔드부(100) 설정 정보, 즉 메모리 장치(10)의 입력 임피던스의 설정을 위한 회로 설정 정보를 기초로 하여 생성될 수 있다. 제어부(200)는 메모리 장치(10)가 동작할 수 있는 여러 가지 주파수에 대한 동작 주파수 정보(FQ)에 상응하는 입력 임피던스 정보, 즉 회로 설정 정보를 테이블 데이터 형태로 제어부(200)내의 저장 공간 또는 상기 레지스터에 저장하고, 현재의 동작 주파수 정보(FQ)에 가장 적합한 회로 설정 정보를 찾고, 이를 기초로 하여 주파수 적응 신호(FCNT)를 생성 할 수 있다.
비록 도면에 도시 되지는 않았지만, 후술하는 바와 같이 제어부(200)가 커맨드 신호(CMD1), 클럭 신호(CLK1) 및 데이터 신호(DAT1)에 기초하여 또는 독자적으로 인터페이싱 동작들 및 메모리 제어 동작들과 같은 동작들을 수행할 수 있도록, 상기 레지스터는 인터페이스부(300)가 이용하는 인터페이스 프로토콜에 따라 제어부(200) 내에 구비될 수 있다.
메모리부(501)는 커맨드 신호(CMD2) 및 데이터 신호(DAT2)에 기초하여 메모리 코어 제어기(511)를 통하여 외부의 데이터를 메모리 코어(551)에 저장한다. 메모리부(501)는 인터페이스부(301)로부터 메모리 코어 제어기(511)를 통하여 외부의 데이터를 메모리 코어(551)에 저장하거나 독출하기 위한 메모리 제어 신호 및 메모리 데이터를 제공받을 수 있다. 인터페이스 제어기(211)는 프론트-엔드부(101)로부터 수신한 커맨드 신호(CMD2) 및 데이터 신호(DAT2)에 기초하여 상기 메모리 제어 신호 및 상기 메모리 데이터를 생성하여 메모리 코어 제어기(511)에 제공할 수 있다.
실시예에 따라, 도 8을 참조하여 후술하는 바와 같이, 인터페이스부(300)는 메모리 장치(10)의 초기화 모드 전에 커맨드 신호(CMD1)를 통한 외부 커맨드의 입력 없이 동작 주파수 정보(FQ)를 클럭 신호(CLK1)에 기초하여 생성하고, 동작 주파수 정보(FQ)에 기초하여 상기 입력 임피던스를 가변적으로 조절할 수 있다. 메모리 장치(10)가 MMC(Multi-Media Card) 또는 eMMC(embedded MMC) 메모리 장치인 경우에는, 상기 초기화 모드는 MMC 인터페이스의 카드 인식 모드(card identification mode)일 수 있다. 즉, 이 경우에는, 동작 주파수 정보(FQ)를 인터페이스부(300)의 확장 CSD(Card Specific Data) 레지스터의 예비 영역에 저장할 수 있다.
실시예에 따라, 도 9을 참조하여 후술하는 바와 같이, 메모리 장치(10)는 커맨드 신호(CMD1)를 통하여 입력 받은 적어도 하나의 인터페이스 초기화 커맨드에 기초하여 데이터 통신 모드 전에 상기 입력 임피던스를 가변적으로 조절할 수 있다. 메모리 장치(10)가 eMMC 또는 MMC 메모리 장치인 경우에, 상기 데이터 통신 모드는 MMC 인터페이스의 데이터 전송 모드(Data transfer mode)일 수 있다. 상기 적어도 하나의 인터페이스 초기화 커맨드는 MMC 인터페이스의 예비 커맨드(reserved CMD) 영역을 이용하여 설정될 수 있다. 상기 입력 임피던스에 관한 회로 설정 정보를 인터페이스부(300)의 확장 CSD(Card Specific Data) 레지스터의 예비 영역에 저장할 수 있다.
도 9 및 도 10을 참조하여 후술하는 바와 같이, 상기 적어도 하나의 인터페이스 초기화 커맨드는 제1 내지 제4 커맨드로 이루어 질 수 있다. 상기 제1 커맨드는 클럭 신호(CLK)의 주파수를 감지하여 동작 주파수 정보(FQ)를 생성하고, 인터페이스부(300)의 레지스터에 동작 주파수 정보(FQ)를 저장하기 위한 커맨드 일 수 있다. 상기 제2 커맨드는 상기 레지스터에 저장된 상기 입력 임피던스에 관한 회로 설정 정보를 전송하기 위한 커맨드 일 수 있다. 상기 제3 커맨드는 동작 주파수 정보(FQ)에 기초하여 주파수 적응 신호를 생성하고, 주파수 적응 신호(FCNT)에 기초하여 상기 입력 임피던스를 가변적으로 조절하기 위한 커맨드 일 수 있다. 상기 제4 커맨드는 상기 가변적으로 조절된 입력 임피던스에 관한 상기 회로 설정 정보를 상기 레지스터에 저장하고 전송하기 위한 커맨드 일 수 있다. 도 10를 참조하여 후술하는 바와 같이, 메모리 장치(10)는 제1 내지 제4 커맨드들 각각에 응답하여 외부, 예를 들면 도 13 및 도 14을 참조하여 후술하는 호스트에 동작 주파수 정보(FQ)와 같은 정보를 포함하는 응답(Response) 신호를 송신할 수 있다.
여기에서, 상기 레지스터는 메모리 장치(10)의 마이크로 프로세서(microprocessor)를 내에 위치하는 레지스터일 수도 있고, 상기 마이크로 프로세서를 위한 레지스터와는 별도로 개별적인 메모리 회로로서 구현될 수도 있다. 메모리 장치(10)의 종류 또는 메모리 장치(10)가 사용하는 인터페이스의 종류에 따라 상기 마이크로 프로세서를 위한 레지스터에 주파수 정보(FQ), 상기 회로 설정 정보 등을 기입할 수 있는 예비(Reserved) 공간이 있는 경우에는 예비 공간을 이용할 수 있다.
도 3a, 도 3b, 도 3c 및 도 3d는 도 1의 프론트-엔드부의 예들을 나타낸다.
도 3b는 하나의 전송 라인에 대한 프론트 엔드부(100)의 회로구성의 예를 나타내고, 도 3c 및 도 3d는 메모리 장치의 커맨드 신호 전송 라인(CMD1) 및 최하위 비트 데이터 신호 전송 라인(DAT1_0)에 대한 프론트-엔드부(100)의 예들을 각각 나타낸다.
도 3a를 참조하면, 프론트-엔드부(100a)는 저항 회로부(110) 및 캐패시터 회로부(110)를 포함할 수 있다. 저항 회로부(110)는 커맨드 신호(CMD1), 클럭 신호(CLK1) 및 데이터 신호(DAT1)의 통신을 위한 복수의 인터페이스 라인들(CMD, DAT, CLK) 각각에 직렬로 연결될 수 있다. 저항 회로부(110)는 주파수 적응 신호(FCNT)에 기초하여 복수의 인터페이스 라인들(CMD, DAT, CLK)의 저항 값들을 각각 제어하는 복수의 저항 회로들을 포함할 수 있다. 여기에서 상기 복수의 저항 회로들은 복수의 인터페이스 라인들(CMD, DAT, CLK)의 입력 저항을 조절하기 위하여 이용될 수 있다. 캐패시터 회로부(150)는 복수의 버스 라인들(CMD, DAT, CLK) 각각에 병렬로 연결될 수 있다. 캐패시터 회로부(150)는 주파수 적응 신호(FCNT)에 기초하여 복수의 인터페이스 라인들(CMD, DAT, CLK) 각각의 캐패시턴스 값들을 각각 제어하는 복수의 캐패시터 회로들을 포함할 수 있다. 여기에서 상기 복수의 캐패시터 회로들은 복수의 인터페이스 라인들(CMD, DAT, CLK)의 입력 캐패시턴스를 조절하기 위하여 이용될 수 있다.
주파수 적응 신호(FCNT)는 저항 제어 신호(RCNT) 및 캐패시터 제어 신호(CCNT)를 포함할 수 있다. 따라서, 저항 회로부(110)의 저항 값들, 즉 복수의 인터페이스 라인들(CMD, DAT, CLK)의 저항 값들은 저항 제어 신호(RCNT)에 기초하여 제어될 수 있고, 캐패시터 회로부(150)의 캐패시턴스 값들, 즉 복수의 인터페이스 라인들(CMD, DAT, CLK)의 캐패시턴스 값들은 캐패시터 제어 신호(CCNT)에 기초하여 제어될 수 있다.
복수의 인터페이스 라인들(CMD, DAT, CLK)은 커맨드 신호(CMD1)의 전송을 위한 커맨드 인터페이스 라인(CMD), 데이터 신호(DAT1)의 전송을 위한 데이터 인터페이스 라인(DAT) 및 클럭 신호(CLK1)의 송수신을 위한 클럭 인터페이스 라인(CLK)를 포함할 수 있다. 커맨드 인터페이스 라인(CMD), 데이터 인터페이스 라인(DAT) 및 클럭 인터페이스 라인(CLK) 각각은 복수의 커맨드 라인들, 복수의 데이터 라인들 및 복수의 클럭 라인들을 포함할 수 있다. 설명의 편의를 위하여, 하기에서는 커맨드 인터페이스 라인(CMD)은 하나의 커맨드 라인으로 구성되고, 클럭 인터페이스 라인은 하나의 클럭 라인으로 구성되는 경우에 대하여 기술한다.
도 3b를 참조하면, 하나의 전송 라인에 대한 프론트-엔드부(100)의 회로부(100b)는 저항 회로(111) 및 캐패시터 회로(151)를 포함할 수 있다. 저항 회로(111)는 외부로 연결된 인터페이스 라인(IN1) 및 제어부(200)과 연결된 인터페이스 라인(IN2) 사이에 연결될 수 있다. 캐패시터 회로(151)는 제어부(200)과 연결된 인터페이스 라인(IN2)와 접지 전압 사이에 연결 될 수 있다.
저항 회로(111)는 도 3a의 상기 복수의 저항 회로들의 중 하나의 저항 회로일 수 있다. 상기 하나의 전송 라인에 연결된 저항 회로(111)는 복수의 저항들(R1, ..., R4) 및 복수의 제1 스위치들(SC1, ..., SC4)을 포함할 수 있다. 복수의 저항들(R1, ..., R4)은 서로 병렬로 연결되고, 상기 복수의 저항 회로들의 각 저항 회로와 연결된 인터페이스 라인과 각각 직렬로 연결될 수 있다. 복수의 제1 스위치들(SC1, ..., SC4)은 복수의 저항들(R1, ..., R4)과 각각 직렬로 연결되고, 주파수 적응 신호(FCNT)를 기초로 하여 개폐가 제어될 수 있다. 도 3a을 참조하여 상술한 바와 같이, 주파수 적응 신호(FCNT)는 저항 제어 신호(RCNT) 및 캐패시터 제어 신호(CCNT)를 포함할 수 있다. 즉, 복수의 제1 스위치들(SC1, ..., SC4)에는 저항 제어 신호(RCNT01, RCNT02, RCNT03, RCNT04)가 인가 될 수 있다. 저항 제어 신호(RCNT) 중 제1 스위치에 인가되는 신호(RCNT01, RCNT02, RCNT03, RCNT04) 각각은 하나의 비트로 이루어진, 즉 하이 로직 레벨 및 로우 로직 레벨을 가지는 신호일 수 있다. 이 경우에, 상기 하이 로직 레벨의 신호 각 제1 스위치에 인가되는 경우에는 각 제1 스위치는 온 상태가 되고, 반대로 상기 로우 로직 레벨의 신호가 각 제1 스위치에 인가되는 경우에는 각 제1 스위치는 오프 상태가 될 수 있다.
캐패시터 회로(151)는 도 3a의 상기 복수의 캐패시터 회로들의 중 하나의 캐패시터 회로일 수 있다. 상기 하나의 전송 라인에 연결된 캐패시터 회로(111)는 복수의 캐패시터들(C1, ..., C4) 및 복수의 제2 스위치들(SC5, ..., SC8)을 포함할 수 있다. 복수의 캐패시터들(C1, ..., C4)은 서로 병렬로 연결되고, 상기 복수의 캐패시터 회로들의 각 캐패시터 회로와 연결된 인터페이스 라인과 각각 병렬로 연결될 수 있다. 복수의 제2 스위치들(SC5, ..., SC8)은 복수의 캐패시터들(C1, ..., C4)과 각각 직렬로 연결되고, 주파수 적응 신호(FCNT)를 기초로 하여 개폐가 제어될 수 있다. 복수의 제2 스위치들(SC5, ..., SC8)에는 캐패시터 제어 신호(CCNT01, CCNT02, CCNT03, CCNT04)가 인가 될 수 있다. 캐패시터 제어 신호(CCNT) 중 제2 스위치에 인가되는 신호(CCNT01, CCNT02, CCNT03, CCNT04) 각각은 하나의 비트로 이루어진, 즉 하이 로직 레벨 및 로우 로직 레벨을 가지는 신호일 수 있다. 이 경우에, 상기 하이 로직 레벨의 신호 각 제2 스위치에 인가되는 경우에는 각 제2 스위치는 온 상태가 되고, 반대로 상기 로우 로직 레벨의 신호가 각 제2 스위치에 인가되는 경우에는 각 제2 스위치는 오프 상태가 될 수 있다.
실시예에 따라, 상기 입력 임피던스에 대한 회로 설정 정보는 코드화된 디지털 데이터일 수 있다. 상기 입력 임피던스에 대한 회로 설정 정보는 프론트-엔드부(100)의 저항 및 캐패시터의 설정 정보일 수 있으며, 예를 들면, 도 3b의 복수의 제1 내지 제2 스위치들에 인가되는 주파수 적응 신호(FCNT)의 디지털화 된 신호 일 수 있다. 구체적으로, 스위치 SC1 및 SC5만 온 상태가 된 경우에 상기 회로 설정 정보는 {10001000}의 디지털 데이터 일 수 있다. 제어부(200)는 이와 같이 코드화된 디지털 데이터에 상응하는 임피던스 값을 포함하는 임피던스 테이블을 더 포함할 수 있고, 따라서 제어부(200)는 상기 회로 설정 정보를 이용하여 주파수 적응 신호(FCNT)를 생성할 수 있다.
도 3c를 참조하면, 커맨드 신호(CMD1)의 전송을 위한 커맨드 라인(CMD2)에 연결된 프론트-엔드부(100)의 회로부(100c)는 저항 회로(112) 및 캐패시터 회로(152)를 포함할 수 있다. 저항 회로(112)는 외부와 연결된 커맨드 라인(CMD1) 및 제어부(200)와 연결된 커맨드 라인(CMD2) 사이에 직렬로 연결될 수 있다. 캐패시터 회로(152)는 외부와 연결된 커맨드 라인(CMD1) 또는 제어부(200)와 연결된 커맨드 라인(CMD2)과 접지 전압 사이에 병렬로 연결될 수 있다. 저항 회로(112) 및 캐패시터 회로에 제공되는 커맨드 라인(CMD2)의 입력 임피던스를 조절하기 위한 주파수 적응 신호(FCNT_M0)는 저항 제어 신호(RCNT_M0) 및 캐패시터 제어 신호(CCNT_M0)를 포함할 수 있다. 저항 회로(112)는 커맨드 라인(CMD2)의 입력 저항을 조절하기 위한 저항 제어 신호(RCNT_M0)를 인가 받고, 저항 제어신호(RCNT_M0)에 기초하여 상기 입력 저항을 제어할 수 있다. 마찬가지로, 캐패시터 회로(152)는 커맨드 라인(CMD2)의 입력 캐패시턴스를 조절하기 위한 캐패시터 제어 신호(CCNT_M0)를 인가 받고, 캐패시터 제어신호(CCNT_M0)에 기초하여 상기 입력 저항을 제어할 수 있다.
커맨드 신호(CMD1)의 전송을 위한 커맨드 라인(CMD2_0)에 연결된 프론트-엔드부(100)의 회로부(100c)는 커맨드 라인(CMD2)이 풀업(Pull-up) 및 오픈 드레인(Open Drain) 모드로 동작 할 수 있도록 오픈 드레인 저항(ROD) 및 풀업 저항(RCMD)을 더 포함할 수 있다. 풀업 저항(RCMD)은 메모리 장치(10)의 제어 전압(VCCQ)과 커맨드 라인(CMD2) 사이에 연결 될 수 있다. 오픈 드레인 저항(ROD)은 메모리 장치(10)의 제어 전압(VCCQ)과 커맨드 라인(CMD2) 사이에 연결 될 수 있다. 오픈 드레인 저항(ROD)은 외부의 오픈 드레인 제어 신호(SWROD)에 의하여 커맨드 라인(CMD)과의 연결 상태가 제어 될 수 있다. 실시예에 따라, 메모리 장치(10)는 풀업 저항(RCMD) 및/또는 오픈 드레인 저항(ROD)을 커맨드 신호(CMD1) 또는 동작 주파수 정보(FQ)에 기초하여 가변적으로 조절하기 위하여 도 3c의 회로부(100c)와 같은 회로 구성을 프론트-엔드부(100)에 더 포함할 수 있다.
도 3d를 참조하면, 데이터 신호(DAT1)중 어느 하나의 비트 데이터 신호(DAT1_0)의 전송을 위한 데이터 라인(DAT2_0)에 연결된 프론트-엔드부(100)의 회로부(100d)는 저항 회로(113) 및 캐패시터 회로(153)를 포함할 수 있다. 저항 회로(113)는 외부와 연결된 데이터 라인(DAT1_0) 및 제어부(200)와 연결된 데이터 라인(DAT2_0) 사이에 직렬로 연결될 수 있다. 캐패시터 회로(153)는 외부와 연결된 데이터 라인(DAT1_0) 또는 제어부(200)와 연결된 데이터 라인(DAT2_0)과 접지 전압 사이에 병렬로 연결될 수 있다. 저항 회로(113) 및 캐패시터 회로에 제공되는 데이터 라인(DAT2_0)의 입력 임피던스를 조절하기 위한 주파수 적응 신호(FCNT_D0)는 저항 제어 신호(RCNT_D0) 및 캐패시터 제어 신호(CCNT_D0)를 포함할 수 있다. 저항 회로(113)는 데이터 라인(DAT2_0)의 입력 저항을 조절하기 위한 저항 제어 신호(RCNT_D0)를 인가 받고, 저항 제어신호(RCNT_D0)에 기초하여 상기 입력 저항을 제어할 수 있다. 마찬가지로, 캐패시터 회로(153)는 데이터 라인(DAT2_0)의 입력 캐패시턴스를 조절하기 위한 캐패시터 제어 신호(CCNT_D0)를 인가 받고, 캐패시터 제어신호(CCNT_D0)에 기초하여 상기 입력 저항을 제어할 수 있다.
데이터 신호(DAT1_0)의 전송을 위한 데이터 라인(DAT2_0)에 연결된 프론트-엔드부(100)의 회로부(100d)는 풀업 저항(RDAT)을 더 포함할 수 있다. 풀업 저항(RDAT)은 메모리 장치(10)의 제어 전압(VCCQ)과 데이터 라인(DAT2_0) 사이에 연결 될 수 있다. 실시예에 따라, 메모리 장치(10)는 풀업 저항(RCMD)을 커맨드 신호(CMD1) 또는 동작 주파수 정보에 기초하여 가변적으로 조절할 수 있다.
도 4는 도 2의 주파수 검출기의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 주파수 검출기(251)는 디지털 제어 발진기(Digital Controlled Oscillator; DCO)(261), 주파수 비교기(263) 및 디지털 제어기(265)를 포함할 수 있다. 주파수 검출기(251)는 디지털 제어기(265)를 통하여 일정 구간 동안 디지털 제어 발진기(261)를 동작시킬 수 있다. 디지털 제어 발진기(261)가 동작하는 동안, 주파수 비교기(263)는 매 동작 사이클 마다 디지털 제어 발진기(261)의 출력 주파수를 기준 클럭(REF_CLK)의 기준 주파수(Reference frequency)와 비교하여 상기 주파수 비교 출력, 예를 들면 상기 출력 주파수와 상기 기준 주파수간의 대소 정보 및 차이 정보를 디지털 제어기(265)에 제공할 수 있다. 상기 기준 주파수는 인터페이스부(301)가 수신하는 클럭 신호(CLK1)의 주파수일 수 있고, 또는 기준 클럭(REF_CLK)은 클럭 신호(CLK1)일 수 있다. 디지털 제어기(265)는 상기 주파수 비교 출력에 기초하여 디지털 제어 발진기(261)에 인가 되는 디지털 제어 코드를 업데이트 할 수 있다. 상기 디지털 제어코드가 일정 범위로 수렴하면, 디지털 제어기(265)는 판별된 주파수에 대한 주파수 코드를 출력할 수 있다. 따라서, 주파수 검출기(251)가 제공하는 동작 주파수 정보(FQ), 예를 들면 상기 주파수 코드는 적어도 하나의 비트로 이루진 디지털 코드일 수 있다.
도 5는 도 1의 메모리 장치의 입출력 신호의 일 예를 나타내는 파형도이다. 도 5의 각 파형도에 있어서 가로축은 시간(nsec)을 나타내고 세로축은 전압(V)을 나타낸다.
도 3b 및 도 5를 참조하면, 회로부(100b)의 복수의 스위치들(SC1, ..., SC9)이 모두 오픈 상태에서(즉, 프론트-엔드부(100)가 없는 상태와 같음) 도 5의 좌측과 같은 파형을 가지는 신호가 외부와 연결된 인터페이스 라인(IN1)에 인가 되는 경우, 복수의 스위치들(SC1, ..., SC8)의 개폐 제어를 제어하여 인터페이스 라인(IN1, IN2)의 입력 임피던스를 조절 함으로써, 제어부(200)과 연결된 인터페이스 라인(IN2)으로부터 제어부(200)가 제공받는 신호의 파형 특성이 개선된다. 도 3b의 복수의 스위치들(SC1, ..., SC8) 중 스위치 SC1 및 SC5가 온 상태인 경우(G1) 인터페이스 라인(IN2)으로 출력되는 신호의 파형도가 도 5의 우측 상단에 도시되어 있다. 도 3b의 복수의 스위치들(SC1, ..., SC8) 중 스위치 SC2 및 SC6가 온 상태인 경우(G2) 인터페이스 라인(IN2)으로 출력되는 신호의 파형도가 도 5의 우측 중간에 도시되어 있다. 도 3b의 복수의 스위치들(SC1, ..., SC8) 중 스위치 SC3 및 SC7이 온 상태인 경우(G3) 인터페이스 라인(IN2)으로 출력되는 신호의 파형도가 도 5의 우측 하단에 도시되어 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치 제어 방법을 나타내는 흐름도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 메모리 장치 제어 방법에 있어서, 동작 주파수를 감지하여 동작 주파수 정보(FQ)를 생성(S110)하고, 동작 주파수 정보(FQ)에 기초하여 주파수 적응 신호(FCNT)를 생성(S120)하고, 외부로부터 입력 받은 커맨드 신호(CMD1) 또는 동작 주파수 정보(FQ)에 기초하여 입력 임피던스를 내부적으로 조절(S130)한다.
일 실시예에서, 도 6의 단계들(S110, S120, S130)은 초기화 모드 전에 외부로부터 제공 받는 커맨드 없이 수행될 수 있다. 또한 다른 실시예에서, 도 6의 단계들(S110, S120, S130)은 데이터 전송 통신 모드 전에 수행될 수 있다. 실시예에 따라, 동작 주파수 정보(FQ)를 생성함에 있어서 호스트로부터 입력 받은 제1 커맨드에 응답하여 동작 주파수 정보(FQ)를 생성할 수 있다. 도 6의 단계들(S110, S120, S130)은 도 1의 메모리 장치(10), 후술하는 도 13 및 도 14의 메모리 시스템(30, 31)에 의하여 수행될 수 있으므로, 중복되는 설명은 생략한다. 단, 실시예에 따라 도 6의 단계(S120)는 도 14의 메모리 시스템(31)의 호스트(21)에서 수행될 수 있다.
도 7은 도 1의 메모리 장치의 다른 일 예를 나타내는 블록도이다.
도 7을 참조하면, 메모리 장치(12)는 인터페이스부(302) 및 메모리부(502)를 포함한다. 메모리부(502)는 메모리 코어 제어기(512) 및 메모리 코어(552)를 포함할 수 있다. 인터페이스부(302)는 프론트-엔드부(102) 및 제어부(202)를 포함할 수 있다. 제어부(202)는 인터페이스 제어기(212), 프론트-엔드 제어기(232) 및 주파수 검출기(251)를 포함할 수 있다. 인터페이스부(302)는 데이터 통신 모드 전에 전원 공급 시점을 감지하여 파워 온 신호(POS)를 발생하는 전원 감지기(272)를 더 포함할 수 있다. 제어부(202)는 파워 온 신호(POS)에 응답하여 주파수 적응 신호(FCNT)를 발생할 수 있다. 메모리 장치(12)는 초기화 모드 전에 외부 커맨드의 입력 없이 전원 감지기(272)를 통해 전원을 감지하여, 동작 주파수 정보(FQ)를 클럭 신호(CLK2)에 기초하여 생성할 수 있다. 따라서, 상기 외부 커맨드가 없이도 메모리 장치(12)에 전원을 공급함과 동시에 상기 주파수 정보(FQ)에 기초하여 메모리 장치(12)의 입력 임피던스를 가변적으로 조절할 수 있다. 도 7의 메모리 장치(12)는 전원 감지기(272)를 더 포함하는 것을 제외하고 도 2의 메모리 장치(11)와 유사하므로 중복되는 설명은 생략한다.
도 8은 도 6의 메모리 장치 제어 방법의 일 예를 나타내는 흐름도이다.
도 8을 참조하면, 동작 주파수 정보(FQ)를 생성(S110)함에 있어서, 전원을 감지(S210)하고, 클럭 신호(CLK2)에 기초하여 동작 주파수를 감지하고 상기 감지된 동작 주파수를 기초로 하여 동작 주파수 정보(FQ)를 생성(S220)하고, 생성된 동작 주파수 정보(FQ)를 제어부(200)의 레지스터에 저장(S230)할 수 있다. 동작 주파수 정보(FQ)는 메모리 장치(10)에서 생성될 수도 있고, 메모리 장치(10)의 외부에서, 예를 들면 후술하는 도 13의 호스트(20)에서 생성될 수 있다. 주파수 적응 신호(FCNT)를 생성(S120)함에 있어서, 동작 주파수 정보(FQ)에 기초하여 주파수 적응 신호(FCNT)를 생성(S240)할 수 있다. 주파수 적응 신호(FCNT)는 메모리 장치(10)에서 생성될 수도 있고, 메모리 장치(10)의 외부에서, 예를 들면 후술하는 도 13의 호스트(20)에서 생성될 수 있다. 메모리 장치(10)의 입력 임피던스를 가변적으로 조절함(S130)에 있어서, 주파수 적응 신호(FCNT)에 기초하여 상기 입력 임피던스를 가변적으로 조절(S250)하고, 입력 임피던스 설정 정보를 레지스터에 저장(S260)할 수 있다. 실시예에 따라, 메모리 장치 초기화 동작을 더 수행(S270)할 수 있다.
도 8의 단계를 수행하는 메모리 장치(10)가 eMMC 또는 MMC 메모리 장치인 경우, 도 8의 각 단계는 카드 식별 모드(card identification mode) 동안에 수행될 수 있다. 또한 입력 임피던스 설정 정보 및 동작 주파수 정보(FQ)는 메모리 장치(10)의 확장 CSD(Extended Card Specific Data) 레지스터의 예비(Reserved) 레지스터에 저장될 수 있다. 여기에서 확장 CSD 레지스터란, 인터페이스부(300)의 인터페이싱 방법인 MMC 메모리 장치 또는 eMMC 메모리 장치를 위한 JEDEC(Joint Electron Device Engineering Council) 표준(Standards)에 따라 정해진 확장 CSD 레지스터를 지칭한다. 따라서, 상기 확장 CSD 레지스터의 예비 레지스터란, 상기 JEDEC 표준에 따라 정해진 확장 CSD 레지스터의 영역 중 상기 JEDEC 표준에 의해 예비적으로 규약된 확장 CSD 레지스터의 영역을 지칭한다. 예를 들어 MMCA(MultiMediaCard Association) 표준 버전 4.41에 따르면, MMC 버스 커맨드들(CMD0, ..., CMD20, CMD23, ..., CMD31, CMD35, CMD36, CMD38, ..., CMD40, CMD42, CMD55, CMD56) 또는 다른 동작들을 위하여 미리 점유된 영역을 제외한 예비 확장 CSD 레지스터 슬라이스(slice)들([511:505], [501:247], [240], [237:236], [233], [227], [218], [216], [211], [204], [197], [195], [193], [190], [188], [186], [184], [182], [180], [176], [174], [172], [170], [165], [135], [133:0])이 상기 입력 임피던스 설정 정보 및 동작 주파수 정보(FQ)를 저장하기 위하여 사용될 수 있다. 이와 같은 예비 확장 CSD 레지스터 슬라이스들을 MMCA 표준상의 예비 확장 CSD 레지스터 영역으로 지칭될 수 있다. 즉, 입력 임피던스 설정 정보 및 동작 주파수 정보(FQ)는 상기 MMCA 표준상의 상기 예비 확장 CSD 레지스터 영역에 저장될 수 있다.
도 8의 각 단계는 도 1의 메모리 장치(10), 후술하는 도 13 및 도 14의 메모리 시스템(30, 31)에 의하여 수행될 수 있으므로, 중복되는 설명은 생략한다.
도 9는 도 6의 메모리 장치 제어 방법의 다른 일 예를 나타내는 흐름도이다.
도 9를 참조하면, 동작 주파수 정보(FQ)를 생성(S110)함에 있어서, 메모리 장치(10)의 초기화 동작을 수행(S310)을 수행하고, 외부(예를 들면, 호스트)의 제1 커맨드에 응답하여 클럭 신호(CLK2)에 응답하여 동작 주파수를 감지하여 동작 주파수 정보(FQ)를 생성(S320)하고, 동작 주파수 정보(FQ)를 레지스터에 저장(S330)할 수 있다.
주파수 적응 신호(FCNT)를 생성(S120)함에 있어서, 외부의 제2 커맨드에 응답하여 입력 임피던스를 결정하는 프론트-엔드부(100)의 회로 설정 정보를 제공(S340)하고, 외부로부터 새로운 회로 설정 정보를 수신한 경우(S350: YES), 상기 수신된 회로 설정 정보에 기초하여 주파수 적응 신호(FCNT)를 생성(S360)하고, 외부로부터 새로운 회로 설정 정보를 수신하지 않은 경우(S350: NO), 동작 주파수 정보(FQ)에 기초하여 주파수 적응 신호(FCNT)를 생성(S370)할 수 있다.
메모리 장치(10)의 입력 임피던스를 가변적으로 조절함(S130)에 있어서, 외부의 제3 커맨드에 응답하여 입력 임피던스를 가변적으로 조절(S380)하고, 조절된 입력 임피던스의 회로 설정 정보를 상기 레지스터에 저장(S390)하고, 외부의 제4 커맨드에 응답하여 상기 저장된 회로 설정 정보를 제공(S400)한다. 도 10를 참조하여 후술하는 바와 같이, 메모리 장치(10)는 제1 내지 제4 커맨드들 각각에 응답하여 외부, 예를 들면 도 13 및 도 14를 참조하여 후술하는 호스트에 동작 주파수 정보(FQ)와 같은 정보를 포함하는 응답(Response) 신호를 송신할 수 있다.
도 9의 각 단계는 도 1의 메모리 장치(10), 후술하는 도 13 및 도 14의 메모리 시스템(30, 31)에 의하여 수행될 수 있으므로, 중복되는 설명은 생략한다.
다시 도 6, 도 8 및 도 9를 참조하면, 도 1을 참조하여 상술한 바와 유사하게, 메모리 장치(10)는 도 8의 단계들(S210, ..., S270) 및/또는 도 9의 단계들(S310, ..., S400)을 수행할 수 있는 SD(Secure Digital) 카드, CF(Compact Flash) 카드, xD Picture 카드, 메모리 스틱(Memory Stick), 마이크로 드라이브(Micro Drive), SM 카드(SmartMedia Card), MMC(Multi Media Card), eMMC(embedded MMC), 마이크로 SD(Micro SD), MiniSD, SDHC(SD High Capacity), USB(Universal Serial Bus) 메모리 등과 같은 메모리 장치 일 수 있다.
도 10은 도 6의 메모리 장치 제어 방법의 또 다른 일 예를 나타내는 메시지 흐름도이다.
도 10을 참조하면, 메모리 장치(10)가 eMMC 또는 MMC 메모리 장치인 경우에, 메모리 장치(10)는 커맨드 신호(CMD1)를 통하여 입력 받은 적어도 하나의 인터페이스 초기화 커맨드(CMD49, CMD43, CMD45, CMD47)에 기초하여 데이터 전송 모드 전에 상기 입력 임피던스를 가변적으로 조절할 수 있다. 여기에서 상기 적어도 하나의 인터페이스 초기화 커맨드들은 인터페이스부(300)의 인터페이싱 방법인 MMC 메모리 장치 또는 eMMC 메모리 장치를 위한 JEDEC 표준에 따라 정해진 커맨드들 외의 커맨드들 이용하여 구현될 수 있다. 예를 들어 MMCA 표준 버전 4.41에 따르면, MMC 버스 커맨드들(CMD0, ..., CMD20, CMD23, ..., CMD31, CMD35, CMD36, CMD38, ..., CMD40, CMD42, CMD55, CMD56)을 제외한 예비 커맨드들(CMD21, CMD22, CMD32, CMD33, CMD34, CMD37, CMD41, CMD43, ..., CMD54)을 상기 적어도 하나의 인터페이스 초기화 커맨드를 구현하기 위하여 사용할 수 있다. 이와 같은 예비 커맨드들은 MMCA 표준상의 예비 커맨드(Reserved Command) 영역으로 지칭될 수 있다. 즉, 실시예에 따라, 적어도 하나의 인터페이스 초기화 커맨드(CMD49, CMD43, CMD45, CMD47)는 MMCA 표준상의 예비 커맨드 영역, 예를 들면 CMD49, CMD43, CMD45 또는 CMD 47 등을 이용하여 구현할 수 있다.
다시 도 9 및 도 10을 참조하면, 동작 주파수 정보(FQ)를 생성(S110)함에 있어서, 동작 주파수를 체크 하기 위한 제1 커맨드(CMD49)를 상기 호스트로부터 수신하고, 제1 커맨드(CMD49)에 응답하여 클럭 신호(CLK2)에 대한 동작 주파수를 감지하고 동작 주파수 정보(FQ)를 생성(S321)하고, 동작 주파수 정보(FQ)를 확장 CSD 레지스터에 저장(S331)할 수 있다. 제1 커맨드(CMD49)에 대한 응답(Response)을 동작 주파수 정보(FQ)와 함께 상기 호스트에 전송(S322) 할 수 있다.
주파수 적응 신호(FCNT)를 생성(S120)함에 있어서, 입력 임피던스를 결정하는 프론트-엔드부(100)의 회로 설정 정보를 독출하기 위한 제2 커맨드(CMD43)를 상기 호스트로부터 수신(S341)하고, 제2 커맨드(CMD43)에 대한 응답을 상기 회로 설정 정보와 함께 상기 호스트에 전송(S342)할 수 있다.
메모리 장치(10)의 입력 임피던스를 가변적으로 조절(S130)함에 있어서, 메모리 장치(10)의 입력 임피던스를 가변적으로 조절하기 위한 제3 커맨드(CMD45)를 수신(S381)하고, 제3 커맨드(CMD45)에 응답하여 상기 입력 임피던스를 가변적으로 조절(S380)하고, 상기 조절된 입력 임피던스의 회로 설정 정보를 상기 확장 CSD 레지스터에 저장(S390)하고, 제3 커맨드(CMD45)에 대한 응답을 상기 입력 임피던스 조절 성공 여부와 함께 상기 호스트에 전송(S382)할 수 있다. 현재의 회로 설정 정보를 제공 받기 위한 외부의 제4 커맨드(CMD47)를 수신(S401)하고, 제4 커맨드(CMD47)에 응답을 상기 저장된 회로 설정 정보와 함께 상기 호스트에 전송(S402)할 수 있다.
도 10의 각 메시지 송수신 단계는 메모리 장치(10)가 eMMC 또는 MMC 메모리 장치인 경우에, 각 커맨드에 응답하여 상기 호스트에 응답(Response) 신호를 전송한다는 점을 제외하면 도 9의 메모리 장치 제어 방법과 유사하므로, 중복되는 설명은 생략한다.
도 11 및 도 12는 도 1의 메모리 장치의 또 다른 예들을 나타내는 블록도들이다.
도 11을 참조하면, 메모리 장치(13)는 인터페이스부(303) 및 메모리부(503)를 포함한다. 메모리부(503)는 메모리 코어 제어기(513) 및 메모리 코어(553)를 포함할 수 있다. 인터페이스부(303)는 프론트-엔드부(103) 및 제어부(203)를 포함할 수 있다. 제어부(203)는 프론트-엔드 제어기(233) 및 인터페이스 제어기(213)를 포함할 수 있다.
인터페이스 제어기(213)는 프론트-엔드부(103)로부터 인가 받은 커맨드 신호(CMD1), 클럭 신호(CLK1) 및 상기 데이터에 기초하여 메모리부(503)를 제어할 수 있다. 인터페이스 제어기(213)는 커맨드 신호(CMD2)에 응답하여 상기 입력 임피던스 조절을 위한 주파수 적응 신호(FCNT)를 데이터 신호(DAT2)를 통하여 수신하고 프론트-엔드 제어기(233)에 제공할 수 있다. 또는, 인터페이스 제어기(213)는 커맨드 신호(CMD2)에 응답하여 상기 입력 임피던스 조절을 위한 주파수 적응 데이터를 데이터 신호(DAT2)를 통하여 수신할 수 있다. 인터페이스 제어기(213)는 상기 수신된 적응 데이터를 기초로 하여 주파수 적응 신호(FCNT)를 생성하고 프론트-엔드 제어기(233)에 제공하거나, 상기 수신된 적응 데이터를 프론트-엔드 제어기(233)에 제공할 수 있다.
프론트-엔드 제어기(233)는 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 통하여 클럭 신호(CLK1)에 대한 동작 주파수 정보(FQ)를 수신할 수 있다. 즉, 프론트-엔드 제어기(233)는 커맨드 신호(CMD1)에 응답하여 데이터 신호(DAT1)에 인가 되는 동작 주파수 정보(FQ)를 수신하는 동작으로 수행될 수 있다. 프론트-제어기(233)는 동작 주파수 정보(FQ)에 기초하여 주파수 적응 신호(FCNT)를 생성하고, 생성된 주파수 적응 신호(FCNT)를 프론트-엔드부(103)에 제공할 수 있다. 또는 실시예에 따라 프론트-엔드 제어기(233)는 인터페이스 제어기(213)으로부터 제공 받은 상기 입력 임피던스 조절을 위한 프론트-엔드부(103)의 회로 설정 정보를 기초로 하여 주파수 적응 신호(FCNT)를 생성하고 프론트 엔드부(103)에 제공할 수 있다.
메모리부(503)는 커맨드 신호(CMD2) 및 데이터 신호(DAT2)에 기초하여 메모리 코어 제어기(513)를 통하여 외부의 데이터를 메모리 코어(553)에 저장한다. 메모리부(503)는 인터페이스부(301)로부터 메모리 코어 제어기(513)를 통하여 외부의 데이터를 메모리 코어(553)에 저장하거나 독출하기 위한 메모리 제어 신호 및 메모리 데이터를 제공받을 수 있다. 인터페이스 제어기(213)는 프론트-엔드부(103)로부터 수신한 커맨드 신호(CMD2) 및 데이터 신호(DAT2)에 기초하여 상기 메모리 제어 신호 및 상기 메모리 데이터를 생성하여 메모리 코어 제어기(513)에 제공할 수 있다.
실시예에 따라, 인터페이스부(303)는 동작 주파수 정보(FQ)를 호스트로부터 제공받고, 동작 주파수 정보(FQ)에 기초하여 주파수 적응 신호(FCNT)를 생성하고, 상기 주파수 적응 신호(FCNT)에 기초하여 상기 입력 임피던스를 조절할 수 있다.
도 12를 참조하면, 메모리 장치(14)는 인터페이스부(304) 및 메모리부(504)를 포함한다. 메모리부(504)는 메모리 코어 제어기(514) 및 메모리 코어(554)를 포함할 수 있다. 인터페이스부(304)는 프론트-엔드부(104) 및 제어부(204)를 포함할 수 있다. 제어부(204)는 클럭 신호(CLK1)에 기초하여 주파수 동작 정보(FQ)를 생성할 수 있다. 프론트-엔드부(104)는 외부로부터 인가 받은 주파수 적응 신호(FCNT)에 기초하여 상기 입력 임피던스를 가변적으로 조절하고, 외부로부터 인가 받은 커맨드 신호(CMD1), 클럭 신호(CLK1) 및 데이터 신호(DAT1)를 제어부(204)로 제공할 수 있다.
제어부(204)는 주파수 검출기(254) 및 인터페이스 제어기(214)를 포함할 수 있다. 주파수 검출기(254)는 메모리 장치(14)의 동작 주파수 환경을 감지 하기 위하여 클럭 신호(CLK1)의 주파수를 검출하고, 상기 검출된 주파수를 기초로 하여 동작 주파수 정보(FQ)를 생성할 수 있다. 실시예에 따라 호스트로부터 커맨드 신호(CMD1), 클럭 신호(CLK1) 및 데이터 신호(DAT1)에 기초하여 동작 주파수 정보(FQ)를 수신할 수도 있다. 주파수 검출기(254)에서 생성된 동작 주파수 정보(FQ)는 인터페이스 제어기(214)로 제공되고, 메모리 공간, 예를 들면 레지스터(register)에 기입될 수 있다. 인터페이스 제어기(214)는 커맨드 신호(CMD1), 클럭 신호(CLK1) 및 데이터 신호(DAT1)에 기초하여 메모리부(504)를 제어할 수 있다. 일 실시예에서, 인터페이스 제어기(214)는 동작 주파수 정보(FQ)에 기초하여 상기 프론트-엔드부(104)의 회로 설정 정보, 즉 메모리 장치(14)의 입력 임피던스의 회로 설정 정보를 생성하여 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 통하여 상기 호스트로 제공할 수 있다. 상기 호스트가 상기 회로 설정 정보를 기초로 하여 주파수 적응 신호(FCNT)를 생성하면, 상기 프론트-엔드부(104)는 상기 호스트로부터 제공받은 주파수 적응 신호(FCNT)에 기초하여 메모리 장치(14)의 입력 입피던스를 가변적으로 조절할 수 있다. 또는 다른 실시예에서, 인터페이스 제어기(214)는 클럭 신호(CLK1)에 대한 동작 주파수 정보(FQ)를 호스트에 제공하고, 상기 커맨드 신호(CMD2)에 응답하여 상기 입력 임피던스 조절을 위한 주파수 적응 데이터를 데이터 신호(DAT2)를 통하여 수신할 수 있다. 인터페이스 제어기(214)는 상기 수신된 적응 데이터를 기초로 하여 주파수 적응 신호(FCNT)를 생성하고 데이터 신호(DAT1)를 통하여 호스트에 제공할 수 있다. 인터페이스 제어기(214)는 커맨드 신호(CMD2) 또는 제어부(204) 내부의 검출기 제어 신호(DCON)를 기초로 하여 주파수 검출기(254)를 제어할 수 있다.
실시예에 따라, 인터페이스부(304)는 클럭 신호(CLK1)에 대한 동작 주파수 정보(FQ)를 호스트에 제공할 수 있다. 인터페이스부(304)는 상기 호스트로부터 주파수 적응 신호(FCNT)에 기초하여 상기 입력 임피던스를 가변적으로 조절할 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 13을 참조하면, 메모리 시스템(30)은 메모리 장치(10) 및 호스트(20)를 포함한다. 메모리 장치(10)는 호스트(20)로부터 제공 받은 커맨드 신호(CMD1) 또는 클럭 신호(CLK1)에 기초하여 입력 임피던스를 내부적으로 조절한다. 호스트(20)는 메모리 장치(10)로의 신호 전달 특성을 조절하기 위한 가변적인 임피던스 회로 없이 동작 주파수 영역에서 메모리 장치(10)와 클럭 신호(CLK1), 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 통한 인터페이싱 동작을 수행한다.
도 1을 참조하여 메모리 장치(10)에 대하여 상술한 바와 같이, 호스트(20)는 메모리 장치(10)와 메모리 제어를 위한 인터페이스, 예를 들면 eMMC 인터페이스를 이용하여 통신할 수 있다. 호스트(20)는 메모리 장치(10)와의 인터페이스를 위한 클럭 라인(CLK), 커맨드 라인(CMD) 및 데이터 라인(DAT)를 구동하기 위한 인터페이스 구동회로 및 클럭 생성기를 더 포함할 수 있다. 호스트(210)는 상기 인터페이스를 통하여 클럭 신호(CLK1), 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 메모리 장치(10)에 제공한다. 즉, 호스트(20)는 클럭 신호(CLK1)에 동기하여 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 메모리 장치(10)에 제공한다. 동작 모드들(인터페이스 모드들), 예를 들면, 메모리 장치(10)를 초기화 하는 초기화 모드, 동작 모드를 선택하는 모드 선택 모드, 데이터 통신 모드에 따라 호스트(20)가 데이터 신호(DAT1)를 통하여 메모리 장치(10)에 제공하는 데이터가 달라 질 수 있다. 데이터 전송 모드에서, 호스트(20)는 메모리 장치(10)의 메모리부(500)에 데이터를 저장하기 위하여 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 메모리 장치(10)에 제공할 수 있다. 따라서, 호스트(20)는 메모리부(500) 또는 메모리부(500)의 메모리 코어(550)를 직접적으로 제어하지 않고 상기 인터페이스를 통하여 메모리부(500)에 데이터를 저장하거나 메모리부(500)로부터 데이터를 독출할 수 있다.
도 1 및 도 13를 참조하면, 메모리 장치(10)는 인터페이스부(300) 및 메모리부(500)를 포함할 수 있다. 인터페이스부(300)는 클럭 신호(CLK1), 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 통하여 호스트(20)와 인터페이싱하고, 동작 주파수 정보(FQ)를 생성하고, 커맨드 신호(CMD1) 또는 동작 주파수 정보(FQ)에 기초하여 입력 임피던스를 가변적으로 조절할 수 있다. 메모리부(500)는 데이터 신호(DAT1)를 통하여 호스트(20)로부터 제공된 데이터를 커맨드 신호(CMD1)에 기초하여 저장할 수 있다. 도 13의 메모리 장치(10)는 도 1의 메모리 장치(10)와 실질적으로 동일하므로 중복되는 설명은 생략한다.
도 14는 본 발명의 다른 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 14를 참조하면, 메모리 시스템(31)은 메모리 장치(10) 및 호스트(21)를 포함한다. 메모리 장치(10)는 데이터 전송 모드 전에 동작 주파수 정보에 기초하여 입력 임피던스를 가변적으로 조절한다. 호스트(21)는 메모리 장치(10)로의 신호 전달 특성을 조절하기 위한 가변적인 임피던스 회로 없이 동작 주파수 영역에서 메모리 장치(10)와 클럭 신호(CLK1), 커맨드 신호(CMD1) 및 데이터 신호(DAT1)를 통한 인터페이싱 동작을 수행한다. 도 14의 메모리 장치(10)는 도 1의 메모리 장치(10)와 실질적으로 동일하므로 중복되는 설명은 생략한다.
호스트(21)는 주파수 적응 신호(FCNT)를 메모리 장치(10)에 제공할 수 있다. 이 경우에, 호스트(21)가 주파수 적응 신호(FCNT)를 생성할 수도 있고, 메모리 장치(10)가 주파수 적응 신호(FCNT)를 생성하여 호스트(21)에 제공할 수 있다. 호스트(21)는 주파수 적응 신호(FCNT)를 메모리 장치(10)에 제공하기 위한 신호 전달 라인을 구동하기 위한 구동 회로를 더 포함할 수 있다. 이와 같은 점을 제외하면, 도 14의 호스트(21)는 도 13의 호스트(20)와 유사하므로 중복되는 설명은 생략한다.
이상 본 발명의 실시예들에 따른 메모리 장치 및 메모리 시스템에 대하여 설명의 편의를 위하여 총 인터페이스 라인의 개수, 메모리 코어의 개수, 프론트-엔드부의 저항 및 캐패시터의 개수를 제한하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 더 많은 수의 인터페이스 라인, 메모리 코어, 프론트-엔드부의 저항 및 캐패시터로 구성되고 동작할 수 있음을 이해하여야 할 것이다. 본 발명의 실시예들에 따른 메모리 장치 및 메모리 시스템에 대하여 주파수 환경에 대한 입력 임피던스를 적응적으로 조절하는 동작을 중점적으로 설명하였으나, 입력 임피던스 뿐만 아니라 수신되는 신호의 품질에 영향을 미지는 다른 수동 소자의 값을 적응적으로 조절하는 동작에도 적용될 수 있음을 이해하여야 할 것이다.
본 발명은 임의의 메모리 장치, 메모리를 포함하는 전자 장치 등 메모리를 포함하는 전자 제품에 유용하게 이용될 수 있다. 특히 본 발명은 한번 내장되면 메모리 장치의 인터페이스 라인의 전달 특성을 제어할 수 없는 내장형 메모리 장치 및 이를 이용한 디지털 멀티미디어 장치(예를 들면, MP3 플레이어, 디지털 캠코더, 디지털 카메라), 휴대 단말기(Personal Digital Assistant; PDA) 등의 다양한 전자 장치 및 소형 메모리 시스템 등에 더욱 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 클럭 신호, 커맨드 신호 및 데이터 신호를 수신하고, 상기 커맨드 신호 또는 상기 클럭 신호에 기초하여 입력 임피던스를 내부적으로 조절하는 인터페이스부; 및
    상기 커맨드 신호 및 상기 데이터 신호에 기초하여 데이터를 저장하는 메모리부를 포함하는 메모리 장치.
  2. 제1항에 있어서, 상기 인터페이스부는
    상기 커맨드 신호 또는 상기 클럭 신호에 기초하여 주파수 적응 신호를 제공하는 제어부; 및
    상기 제어부로부터 인가 받은 상기 주파수 적응 신호에 기초하여 상기 입력 임피던스를 가변적으로 조절하고, 외부로부터 인가 받은 상기 커맨드 신호, 상기 클럭 신호 및 상기 데이터 신호를 상기 제어부로 제공하는 프론트-엔드부를 포함하는 것을 특징으로 하는 메모리 장치.
  3. 제2항에 있어서, 상기 제어부는
    상기 클럭 신호의 주파수를 검출하고, 상기 검출된 주파수를 기초로 하여 동작 주파수 정보를 생성하는 주파수 검출기;
    상기 동작 주파수 정보에 기초하여 상기 주파수 적응 신호를 상기 프론트-엔드부에 제공하는 프론트-엔드 제어기; 및
    상기 프론트-엔드부로부터 인가 받은 상기 커맨드 신호, 상기 클럭 신호 및 상기 데이터 신호에 기초하여 상기 메모리부를 제어하는 인터페이스 제어기를 포함하는 것을 특징으로 하는 메모리 장치.
  4. 제2항에 있어서, 상기 프론트-엔드부는
    상기 커맨드 신호, 상기 클럭 신호 및 상기 데이터 신호의 통신을 위한 복수의 인터페이스 라인들 각각에 직렬로 연결되고, 상기 주파수 적응 신호에 기초하여 상기 복수의 인터페이스 라인들의 저항 값들을 각각 제어하는 복수의 저항 회로들을 구비하는 저항 회로부; 및
    상기 복수의 버스 라인들 각각에 병렬로 연결되고, 상기 주파수 적응 신호에 기초하여 상기 복수의 인터페이스 라인들 각각의 캐패시턴스 값들을 각각 제어하는 복수의 캐패시터 회로들을 구비하는 캐패시터 회로부를 포함하는 것을 특징으로 하는 메모리 장치.
  5. 제2항에 있어서, 상기 제어부는
    상기 커맨드 신호 및 상기 데이터 신호를 통하여 상기 클럭 신호에 대한 동작 주파수 정보를 수신하고, 상기 동작 주파수 정보에 기초하여 상기 주파수 적응 신호를 상기 프론트-엔드부에 제공하는 프론트-엔드 제어기; 및
    상기 프론트-엔드부로부터 인가 받은 상기 커맨드 신호, 상기 클럭 신호 및 상기 데이터에 기초하여 상기 메모리부를 제어하는 인터페이스 제어기를 포함하는 것을 특징으로 하는 메모리 장치.
  6. 제1항에 있어서, 상기 인터페이스부는
    상기 메모리 장치의 초기화 모드 전에 상기 커맨드 신호를 통한 외부 커맨드의 입력 없이 동작 주파수 정보를 상기 클럭 신호에 기초하여 생성하고, 상기 동작 주파수 정보에 기초하여 상기 입력 임피던스를 가변적으로 조절하는 것을 특징으로 하는 메모리 장치.
  7. 제6항에 있어서, 메모리 장치는 MMC(Multi-Media Card) 메모리 장치이고,
    상기 초기화 모드는 MMC 인터페이스의 카드 인식 모드(card identification mode)이고, 상기 동작 주파수 정보를 상기 인터페이스부의 확장 CSD(Card Specific Data) 레지스터의 예비 영역에 저장하는 것을 특징으로 하는 메모리 장치.
  8. 제1항에 있어서, 메모리 장치는 상기 커맨드 신호를 통하여 입력 받은 적어도 하나의 인터페이스 초기화 커맨드에 기초하여 데이터 통신 모드 전에 상기 입력 임피던스를 가변적으로 조절하는 것을 특징으로 하는 메모리 장치.
  9. 제8항에 있어서, 메모리 장치는 MMC(Multi-Media Card) 메모리 장치이고,
    상기 데이터 통신 모드는 MMC 인터페이스의 데이터 전송 모드(data transfer mode)이고, 상기 적어도 하나의 인터페이스 초기화 커맨드는 MMC 인터페이스의 예비 커맨드(reserved CMD) 영역을 이용하여 설정되고, 상기 입력 임피던스에 관한 회로 설정 정보를 상기 인터페이스부의 확장 CSD(Card Specific Data) 레지스터의 예비 영역에 저장하는 것을 특징으로 하는 메모리 장치.
  10. 클럭 신호, 커맨드 신호 및 데이터 신호를 제공하는 호스트; 및
    상기 호스트로부터 제공 받은 상기 커맨드 신호 또는 상기 클럭 신호에 기초하여 입력 임피던스를 내부적으로 조절하는 메모리 장치를 포함하고,
    상기 메모리 장치는
    상기 호스트로부터 클럭 신호, 커맨드 신호 및 데이터 신호를 수신하고, 상기 커맨드 신호 또는 상기 클럭 신호에 기초하여 입력 임피던스를 내부적으로 조절하는 인터페이스부; 및
    상기 커맨드 신호 및 상기 데이터 신호에 기초하여 데이터를 저장하는 메모리부를 포함하는 메모리 시스템.
KR1020100078834A 2010-08-16 2010-08-16 메모리 장치 및 이를 포함하는 메모리 시스템 KR101694804B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100078834A KR101694804B1 (ko) 2010-08-16 2010-08-16 메모리 장치 및 이를 포함하는 메모리 시스템
US13/210,591 US9218312B2 (en) 2010-08-16 2011-08-16 Memory device and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100078834A KR101694804B1 (ko) 2010-08-16 2010-08-16 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20120016462A true KR20120016462A (ko) 2012-02-24
KR101694804B1 KR101694804B1 (ko) 2017-01-11

Family

ID=45565615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100078834A KR101694804B1 (ko) 2010-08-16 2010-08-16 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US9218312B2 (ko)
KR (1) KR101694804B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035924A (ko) * 2016-12-09 2021-04-01 마이크론 테크놀로지, 인크. 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법
US11212142B2 (en) 2017-06-22 2021-12-28 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US11237579B2 (en) 2019-11-19 2022-02-01 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
US11728812B2 (en) 2017-10-30 2023-08-15 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343165B2 (en) * 2012-12-31 2016-05-17 Sandisk Technologies Inc. Dynamic drive strength optimization
CN104102600B (zh) * 2013-04-03 2018-01-12 慧荣科技股份有限公司 存储器控制器
JP2014241057A (ja) * 2013-06-12 2014-12-25 ソニー株式会社 インターフェース制御回路、メモリシステム、および、インターフェース制御回路の制御方法
KR20150043122A (ko) * 2013-10-14 2015-04-22 에스케이하이닉스 주식회사 반도체 장치
US10089835B2 (en) * 2013-11-26 2018-10-02 Ncr Corporation Compact point-of-sale system
KR102291505B1 (ko) 2014-11-24 2021-08-23 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102407439B1 (ko) * 2017-12-05 2022-06-10 삼성전자주식회사 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩
TWI715248B (zh) * 2019-07-10 2021-01-01 慧榮科技股份有限公司 主機輸出入命令的執行裝置及方法及電腦程式產品
US11158390B2 (en) * 2019-10-02 2021-10-26 Silicon Motion, Inc. Method and apparatus for performing automatic power control in a memory device with aid of associated detection during initialization phase

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048149A (ja) * 1998-07-29 2000-02-18 Fujitsu Ltd メモリカード
JP2004185273A (ja) * 2002-12-03 2004-07-02 Renesas Technology Corp メモリカード及び電子デバイス
KR100656470B1 (ko) * 2006-02-07 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 드라이버 제어장치 및 방법
KR20080065794A (ko) * 2007-01-10 2008-07-15 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041009A (ja) 2006-08-10 2008-02-21 Nec Saitama Ltd メモリ用インタフェース装置、これを用いた電子機器、メモリ通信方法、プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048149A (ja) * 1998-07-29 2000-02-18 Fujitsu Ltd メモリカード
JP2004185273A (ja) * 2002-12-03 2004-07-02 Renesas Technology Corp メモリカード及び電子デバイス
KR100656470B1 (ko) * 2006-02-07 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 드라이버 제어장치 및 방법
KR20080065794A (ko) * 2007-01-10 2008-07-15 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035924A (ko) * 2016-12-09 2021-04-01 마이크론 테크놀로지, 인크. 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법
US11482989B2 (en) 2016-12-09 2022-10-25 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US11916527B2 (en) 2016-12-09 2024-02-27 Lodestar Licensing Group Llc Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US11212142B2 (en) 2017-06-22 2021-12-28 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US11728812B2 (en) 2017-10-30 2023-08-15 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US11237579B2 (en) 2019-11-19 2022-02-01 Micron Technology, Inc. Apparatuses and methods for ZQ calibration

Also Published As

Publication number Publication date
KR101694804B1 (ko) 2017-01-11
US20120042116A1 (en) 2012-02-16
US9218312B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
KR101694804B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
JP4896450B2 (ja) 記憶装置
CN110534140B (zh) 存储器装置、存储器系统和存储器装置的操作方法
US7376773B2 (en) Multi-standard protocol storage devices and methods of operating the same
CN110176263B (zh) 基于外部电压确定操作模式的存储器装置及其操作方法
US8176215B2 (en) Semiconductor memory device and control method for semiconductor memory device
US9904651B2 (en) Operating method of controller for setting link between interfaces of electronic devices, and storage device including controller
US20200293199A1 (en) Memory device
US9444455B2 (en) Load impedance adjustment for an interface of a data storage device
US11082043B2 (en) Memory device
US11755255B2 (en) Memory device comprising a plurality of memories sharing a resistance for impedance matching
US9430423B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system
JP4588427B2 (ja) メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法
KR20150057397A (ko) 데이터 저장 장치
US20140082269A1 (en) EMBEDDED MULTIMEDIA CARD (eMMC), HOST CONTROLLING SAME, AND METHOD OF OPERATING eMMC SYSTEM
CN112612406A (zh) 存储设备和包括该存储设备的存储系统
CN106598899B (zh) 接收电路和包括接收电路的电子装置
US11593285B2 (en) Memory system
CN110827871B (zh) 输入/输出电路、存储器装置及其操作方法
US9251454B2 (en) Storage medium, transmittal system and control method thereof
CN108628774B (zh) 存储器控制电路单元、存储器存储装置及信号接收方法
US9128511B2 (en) Semiconductor device and operation method thereof
US20160218619A1 (en) Data pin reference voltage generation circuit and semiconductor device including the same
US9990983B2 (en) Memory control circuit unit, memory storage device and signal receiving method
KR20140115072A (ko) 데이터 처리 장치 및 데이터 처리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 4