JP2006100950A

JP2006100950A - 通信システム

Info

Publication number: JP2006100950A
Application number: JP2004281782A
Authority: JP
Inventors: Katsuya Sasahara; 克也笹原
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 2004-09-28
Filing date: 2004-09-28
Publication date: 2006-04-13
Also published as: US20060067319A1

Abstract

【課題】マスタ局のシリアルインターフェイスを使用し、複数のスレーブ局を接続する通信システムを提供する。
【解決手段】複数の拡張コネクタを有するマスタ局２１のシリアルポートの送信ラインは夫々送信回路３３〜３６を介して拡張コネクタの送信端子に接続され、マスタ局のシリアルポートの受信ラインは夫々受信回路４２〜４５を介して拡張コネクタの受信端子に接続され、各受信回路はワイヤードオア接続されるマスタ局と、拡張コネクタの送受信端子に自己の受信端子及び送信端子を接続可能なスレーブ局とを具備し、マスタ局とスレーブ局間で２バイトデータを１パケットとして送受し、１バイト目でデバイスＩＤ、アドレス、リード/ライトを指定し、２バイト目にデータを送信する第１の通信制御手段と、スレーブ局は１バイト目のデバイスＩＤが自己のＩＤと一致すると判定した場合には、リード或いはライト処理する第２の通信制御手段とを具備える。
【選択図】図１

Description

本発明は、マスタ局に複数のスレーブ局を接続可能な通信システムに関する。

マスタ局に複数のスレーブ局を接続する通信システムにおいて、通信ＡＳＩＣ１２，１３のうち、一方を通常型スレーブ局２間とのデータ伝送に使用し、他方を反転型スレーブ局３とのデータ伝送に使用するようにした通信システムが知られている（特許文献１）。
特開平１０−３１３３２８号公報

しかし、この特許文献１のものにおいては、通信ＡＳＩＣ１２，１３の２チャンネルを使用しているため、占有するチャンネル数が多いという問題があった。

本発明はマスタ局の１つシリアルインターフェイスを使用し、複数のスレーブ局を接続することができる通信システムを提供することにある。

本発明は、複数の拡張コネクタを有するマスタ局であって、このマスタ局のシリアルポートの送信ラインはそれぞれ送信回路を介して各拡張コネクタの送信端子に接続され、前記マスタ局のシリアルポートの受信ラインはそれぞれ受信回路を介して各拡張コネクタの受信端子に接続され、各受信回路は前記受信ラインにワイヤードオア接続されているマスタ局と、このマスタ局の拡張コネクタの送信端子及び受信端子に自己の受信端子及び送信端子をそれぞれ接続可能なスレーブ局とを具備し、前記マスタ局とスレーブ局間で２バイトのデータを１パケットとして送受し、マスタ局は１バイト目でデバイスＩＤ、アドレス、リード/ライトを指定し、２バイト目にデータを送信する第１の通信制御手段と、スレーブ局は受信データの１バイト目に設定されているデバイスＩＤが自己のデバイスＩＤと一致していると判定した場合には、リードあるいはライト処理する第２の通信制御手段とを具備したことを特徴とする。

本発明によれば、既存のシリアルインタフェースを使用して1つのマスタ局と複数のスレーブ局との通信を行うことができるので、コストダウンを図ることができる。

以下図面を参照して本発明の一実施の形態について説明する。図５において、１１はＭＦＰ本体、１２はＭＦＰ本体において画像が形成された用紙に対して後処理を行うフィニッシャ、１３はフィニッシャ１２のＣＰＵである。以降、このフィニッシャ１２をマスタ局という。マスタ局１２の一側面には、図６に示すように例えば４つの拡張コネクタ２１〜２４が設けられている。この拡張コネクタ２１〜２４には必要に応じてオプションデバイスとしてのスレーブ局２５を接続可能である。オプションデバイスとしては、サドル・スチッチャ、パンチャー、Ｚホルダー、インサーター等があり、各オプションデバイスは調歩同期式シリアルインターフェイスを備えている。

次に、図１を参照してマスタ局１２の要部構成について説明する。マスタ局１２には、図５を参照して説明した拡張コネクタ２１〜２４が備えられている。

３１は、ＣＰＵ１３のシリアルポートである。このシリアルポート３１の送信端子３１ｔは送信ライン３２、送信回路３３を介して拡張コネクタ２１の送信端子２１ｔに接続されると共に、送信回路３４を介して拡張コネクタ２２の送信端子２２ｔに接続されると共に、送信回路３５を介して拡張コネクタ２３の送信端子２３ｔに接続されると共に、送信回路３６を介して拡張コネクタ２４の送信端子２４ｔに接続される。

また、シリアルポート３１の受信端子３１ｒは、受信ライン４１、受信回路４２を介して拡張コネクタ２１の受信端子２１ｒに接続されると共に、受信回路４３を介して拡張コネクタ２２の受信端子２２ｒに接続されると共に、受信回路４４を介して拡張コネクタ２３の受信端子２３ｒに接続されると共に、受信回路４５を介して拡張コネクタ２３の受信端子２４ｒに接続される。つまり、シリアルポート３１の受信端子３１ｒに接続される受信ライン４１には、各受信回路４１〜４４がワイヤードオア接続されている。ここで、ワイヤード接続された位置Ａと受信端子３１ｒとの間の受信ライン４１はプルアップ抵抗ｒを介して電源に接続されている。

次に、図２を参照してマスタ局１２とスレーブ局２５間で送受されるコマンドのデータファーマットについて説明する。前述したように、マスタ局とスレーブ局間では２バイトのデータが１パケットとして送受される。

まず、図２（Ａ）を参照してマスタ局からスレーブ局に送信される２バイトのデータのうち１バイト目のデータフォーマットについて説明する。図２（Ａ）に示すように、最左ビット（ビット７）が“０”であれば、アドレスフェーズであることを示す。そして、ビット０，１でアドレス、ビット２〜４でデバイスＩＤ、ビット５で読み出し（リード）を指定するものか書き込み（ライト）を指定するかが示される。このビット５が“０”であればリード、“１”であればライトである。また、ビット６にデータ（Ｄ７）が設定される。

また、２バイト目のデータのデータフォーマットについて図２（Ｂ）を参照して説明する。まず、ビット７として“１”が設定されている。このビット７の“１”は、２バイト目にデータが記憶されていることを意味する。つまり、データフェーズであることを意味する。

そして、ビット０〜６にデータＤ０〜Ｄ６が記憶される（ライト時のみ）。つまり、マスタ局からスレーブ局にライトデータ（Ｄ０〜Ｄ７）を送信する場合に、データＤ７だけが１バイト目のビット６に記憶され、データＤ０〜Ｄ６が２バイト目に記憶される。

次に、スレーブ局２５からマスタ局１２に送信される２バイトのデータのデータフォーマットについて図２（Ｃ）及び（Ｄ）を参照して説明する。

まず、１バイト目のデータの最左ビット７に“０”が設定される。この“０”はアドレスフェーズであることが示される。

そして、ビット０，１でアドレス、ビット２〜４でデバイスＩＤ、ビット５でコマンドにより読み出し（リード）を指定するものか書き込み（ライト）を指定するかが示される。

このビット５が“０”であればリード、“１”であればライトである。また、ビット６にデータ（Ｄ７）が設定される。

また、２バイト目のデータのデータフォーマットについて図２（Ｄ）を参照して説明する。まず、ビット７として“１”が設定されている。このビット７の“１”は、２バイト目にデータが記憶されていることを意味する。つまり、データフェーズであることを意味する。

そして、ビット０〜６にデータＤ０〜Ｄ６が記憶される（リード時はリードされたデータ、ライト時はリードバック）。つまり、スレーブ局２５からマスタ局１２にリードデータ（Ｄ０〜Ｄ７）を送信する場合に、データＤ７だけが１バイト目のビット６に記憶され、データＤ０〜Ｄ６が２バイト目に記憶される。

次に、上記のように構成された本発明の一実施の形態について説明する。まず、マスタ局１２の拡張コネクタ２１〜２４のうち空いているコネクタに、スレーブ局２５のシリアルインターフェイスを接続する。ここで、スレーブ局は自己のデバイスＩＤを記憶している。

次に、マスタ局１２は、図２（Ａ）及び（Ｂ）に示す２バイトのデータをシリアルポート３１の送信端子３１ｔを介して送信されるこの２バイトのデータは送信回路３３〜３６を介して拡張コネクタ２１〜２４の送信端子２１ｔ〜２４ｔに出力される。従って、拡張コネクタ２１〜２４にスレーブ局２５のシリアルインターフェイスを接続されていると、その２バイトのデータはそのスレーブ局２５に送信される。

最初に、マスタ局１２の処理について図３のフローチャート(第１の通信制御手段)を参照しながら説明する。まず、アイドル（待機状態）（ステップＳ１）から送信エラー回数を計数するカウンタｎを「０」とする（ステップＳ２）。

そして、図２（Ａ）の１バイト目のデータにアドレス、デバイスＩＤ、リード／ライトの指定を設定して、拡張コネクタ２１〜２４の送信端子２１ｔ〜２４ｔに出力すると共にタイマをリセツトして起動させる（ステップＳ３）。

そして、１バイト目のデータが送信済みとなったかが判定される（ステップＳ４）。もし、ステップＳ３で起動したタイマがタイムアウトした場合には、上位機種へ異常通知がされる（ステップＳ５）。そして、異常終了される（ステップＳ６）。さらに、リセット UART
及びリセットSlaves（ステップＳ６ａ）が行われた後、前述したアイドル（ステップＳ１）に戻る。

なお、１バイト目のアドレスデータの送信が送信済みとなった場合には、図２（Ｂ）に示す２バイト目のデータに必要データを書き込んだ後送信され、タイマがリセットされた後に起動される（ステップＳ７）。

そして、２バイト目のデータが送信済みとなったかが判定される（ステップＳ８）。このステップＳ８の判定でタイマがタイムアウトしたと判定されると、ｎ＝ｎ＋１とされ（ステップＳ９）、「ｎ＜３」であるかが判定される（ステップＳ１０）。もし、エラー回数ｎが「３」となると、ステップＳ８で「ＮＯ」と判定されるため前述したステップＳ５以降のエラー処理が行われる。

一方、ステップＳ１０の判定で「ＹＥＳ」と判定された場合には、再度１バイト目の送信からやり直される。

ステップＳ８の判定でデータ送信が送信済みとなった場合には、ステップＳ１１以降の受信処理に移行する。この受信処理は、図４のスレーブ局２５での受信処理を説明した後に説明する。

次に、図４のフローチャート(第２の通信制御手段)を参照してスレーブ局２５での処理について説明する。まず、スレーブ局２５はアイドル状態となっている（ステップＳ２１）。そして、拡張コネクタの送信端子２１ｔ〜２４tを介して1バイトのデータを受信する(ステップＳ２２)。そして、この１バイトのデータの最左ビットが”０“であり、かつマスタ局から送信された送信データの1バイト目に記憶されているデバイスＩＤと自己のデバイスＩＤが一致するかが判定される(ステップＳ２３)。そして、タイマをリセットして起動する(ステップＳ２４)。

そして、アドレスが受信されたかが判定される(ステップＳ２５)。ここで、アドレスが受信する前にタイマがタイムアウトすると、エラー処理が行われる。つまり、上位層へ異常終了通知がなされる(ステップＳ２６)。

ところで、ステップＳ２５の判定でアドレスが受信されたと判定された場合には、２バイトのデータを受信する(ステップＳ２７)。そして、タイマをリセットして停止させる。

次に、２バイト目の受信データの最左ビットが“１”(データフェーズ)であるかが判定される(ステップＳ２８)。

そして、受信した1バイト目のデータのビット５が“１”(ライト)である場合には、Ｄ０〜Ｄ７をアドレス(Ａ１，Ａ０)に書き込む処理がなされる。一方、受信した1バイト目のデータのビット５が“０”(リード)である場合には、アドレス(Ａ１，Ａ０)のデータを読み出し、マスタ局に返信する２バイトのデータに設定する処理がなされる。そして、1バイト目のデータがマスタ局１２に送信される。そして、タイマが起動される(ステップＳ２９)。

1バイト目の送信が済んだかが判定される(ステップＳ３０)。このステップＳ３０の判定でタイマがタイムアウトしたと判定された場合には、前述したステップＳ２６に進んで、エラー処理がなされる。

一方、１バイト目の送信が済んだと判定された場合には、２バイト目の送信がされる(ステップＳ３１)。つまり、リード処理の場合には、リードしたデータがＤ０〜Ｄ７に設定される。また、ライトの場合には、ライトしたデータをリードしてＤ０〜Ｄ７に設定する。そして、タイマがリセットして起動される。
そして、２バイト目のデータの送信が済んだかが判定される(ステップＳ３２)。このステップＳ３２の判定で、タイマがタイムアウトしたと判定された場合には、前述したステップＳ２６のエラー処理がなされる。

ステップＳ３２の処理によりデータが送信済みであると判定された場合には、タイマがリセットされ、上位層へ正常終了を通知（ステップＳ３３）して前述したアイドル処理に戻る。

前述した図３のフローチャートのステップＳ１１以降のマスタ局１２での受信処理について説明する。マスタ局は受信回路４２〜４５を介してスレーブ局２５から送信されたデータを受信する。まず、１バイト目のデータを受信すると共に、タイマリセットして起動される(ステップＳ１１)。そして、その1バイト目のアドレス(Ａ１，Ａ０)を受信済みであるかが判定される(ステップＳ１２)。ここで、タイマがタイマアウトしたと判定されると、前述したステップＳ９以降の処理が行われる。

このステップＳ１２の判定でアドレス受信済みであると判定された場合には、タイマリセットして停止させ、２バイト目の受信処理が行われる(ステップＳ１３)。

そして、ベリファイが一致するかが判定される(ステップＳ１４)。このステップＳ１４の処理で「ＮＯ」と判定された場合には前述したステップＳ９以降の処理が行われる。

一方、このステップＳ１４の判定で「ＹＥＳ」と判定された場合には、リード時にはリードした入力データをマスタ局内で転送する処理がなされ、上位層へ正常終了する通知がなされる(ステップＳ１５)。

このようにして、一連の処理が終了する。

つまり、マスタ局１２の拡張コネクタ２１〜２４にスレーブ局２５を接続する場合に、空いている拡張コネクタに接続すれば良い。通常、スレーブ局２５は調歩同期式シリアルインターフェイスを備えているので、特にハード的には既存のインターフェイスを使用できるのでコスト削減を図ることができる。

また、マスタ局１２の拡張コネクタ２１〜２４には、送信回路３３〜３６と受信回路４２〜４５の４組の送受信回路を有することにより、スレーブ局２５のケーブルインピーダンスの影響を受けずに、高速且つ、安定した通信を確保することができる。

なお、上記した実施の形態では、フィニッシャ１２をマスタ局とし、このフィニッシャ１２に接続されるオプションデバイスをスレーブ局２５としたが、特にフィニッシャに限らず他の電子機器でも適用することができる。

本発明の一実施の形態に係る通信システムを説明するための図。同実施の形態の通信システムにおいて送受されるデータフォーマットを示す図。同実施の形態に係るマスタ局の動作を示すフローチャート。同実施の形態に係るスレーブ局の動作を示すフローチャート。同実施の形態に係る通信システムが搭載された画像形成装置を示す図。同実施の形態に係る拡張コネクタの設置位置を説明するための図。

符号の説明

２１〜２４…拡張コネクタ、３３〜３６…送信回路、４２〜４５…受信回路。

Claims

複数の拡張コネクタを有するマスタ局であって、このマスタ局のシリアルポートの送信ラインはそれぞれ送信回路を介して各拡張コネクタの送信端子に接続され、前記マスタ局のシリアルポートの受信ラインはそれぞれ受信回路を介して各拡張コネクタの受信端子に接続され、各受信回路は前記受信ラインにワイヤードオア接続されているマスタ局と、
このマスタ局の拡張コネクタの送信端子及び受信端子に自己の受信端子及び送信端子をそれぞれ接続可能なスレーブ局とを具備し、
前記マスタ局とスレーブ局間で２バイトのデータを１パケットとして送受し、マスタ局は１バイト目でデバイスＩＤ、アドレス、リード/ライトを指定し、２バイト目にデータを送信する第１の通信制御手段と、
スレーブ局は受信データの１バイト目に設定されているデバイスＩＤが自己のデバイスＩＤと一致していると判定した場合には、リードあるいはライト処理する第２の通信制御手段とを具備したことを特徴とする通信システム。
前記マスタ局とスレーブ局間で送受される２バイトのデータの1バイト目の最左ビットにより1バイト目かあるいは２バイト目のデータであることを判定していることを特徴とする請求項１記載の通信システム。
前記スレーブ局は前記マスタ局から受信した1バイト目のデータを最左ビットで判定し、その１バイト目に設定されているデバイスＩＤが自己のデバイスＩＤと一定しない場合には次の受信データの読み取りを開始することを特徴とする請求項１記載の通信システム。