JP2021132418A - スイッチング電源装置 - Google Patents

Abstract

【課題】サージ電圧の発生を抑えた高効率なスイッチング電源装置を提供する。【解決手段】スイッチング電源装置１００は、トランス１０と、スイッチング回路２０と、第１の回路と、第２の回路と、を備える。トランス１０は、一次巻線１１と、第１の二次巻線１２および第２の二次巻線１３と、を有する。スイッチング回路２０は、一次巻線１１に接続され、スイッチング素子を有する。第１の回路は、第１の二次巻線１２に接続され、少なくとも１つの整流素子を有し、第１の二次巻線１２の誘起電圧を整流する。第２の回路は、第２の二次巻線１３に接続され、少なくとも１つの整流素子を有し、第２の二次巻線１３の誘起電圧を整流する。【選択図】図１

Description

本発明は、スイッチング電源装置に関する。

電力変換装置には半導体のスイッチング素子を用いたスイッチング電源装置が用いられている。

スイッチング電源装置として、スイッチング素子のスイッチング損失を低減したソフトスイッチングが実用化されている。ソフトスイッチングを実現したスイッチング電源の例として、位相シフト方式のフルブリッジ回路やアクティブクランプ方式のフォワード型コンバータがある。これらの回路では、スイッチング素子に並列に形成される寄生容量と、トランスの一次巻線に直列に接続される共振インダクタとの共振を利用する。この共振により、スイッチング素子の両端電圧がゼロになったときにスイッチング素子をオンすることにより、ゼロ電圧スイッチングを実現している。

スイッチング電源装置に用いられるトランスの二次側の整流回路は、整流素子としてダイオードを有する。整流素子として用いられるダイオードの寄生容量は、等価的にトランスの二次巻線の寄生容量となる。トランスの二次巻線の寄生容量は、変成比の２乗倍で一次巻線の寄生容量に換算される。このため、トランスの一次巻線に直列に接続される共振インダクタと換算された一次巻線の寄生容量との間に共振が発生する。

共振インダクタと換算された一次巻線の寄生容量との間に発生する共振により、共振インダクタと換算された一次巻線の寄生容量の接続点にサージ電圧が発生し、過大な電圧が印加され、高周波ノイズが発生する。このため、共振インダクタと換算された一次巻線の寄生容量との間に発生する共振を抑制することが求められている。

共振インダクタと換算された一次巻線の寄生容量と間に発生する共振を抑制するアクティブクランプフォワード型ＤＣ−ＤＣコンバータが、引用文献１に開示されている。このアクティブクランプフォワード型ＤＣ−ＤＣコンバータは、一次巻線と二次巻線との間に一次巻線から引き出した巻線および二次巻線から引き出した巻線の少なくとも１つの巻線を、引き出された箇所以外に一次巻線および二次巻線に接触しないように配置するトランスを備える。引き出した巻線が抵抗となり、共振インダクタと換算された一次巻線の寄生容量の間に発生する共振を抑制する。

特開２０１７−０５１０５３号公報

特許文献１が開示するアクティブクランプフォワード型ＤＣ−ＤＣコンバータでは、一次巻線と二次巻線との間に配置された巻線による消費電力の増加により、スイッチング電源装置の効率の低下を生じるという問題がある。

同様の問題は、アクティブクランプフォワード型ＤＣ−ＤＣコンバータに限らず、トランスの一次側スイッチング素子を有するスイッチング電源装置に存在する。

本発明は、上記課題に鑑みてなされたものであり、サージ電圧の発生を抑えた高効率なスイッチング電源装置を提供することを目的とする。

上記目的を達成するため、本発明にかかるスイッチング装置は、
一次巻線と、第１の二次巻線および第２の二次巻線と、を有するトランスと、
前記一次巻線に接続され、スイッチング素子を有するスイッチング回路と、
前記第１の二次巻線に接続され、少なくとも１つの整流素子を有し、前記第１の二次巻線の誘起電圧を整流する第１の回路と、
前記第２の二次巻線に接続され、少なくとも１つの整流素子を有し、前記第２の二次巻線の誘起電圧を整流する第２の回路と、
を備える。

前記一次巻線に直列に接続され、前記スイッチング素子に形成された寄生容量と共振する共振インダクタを備えるとよい。

前記第１の回路の正極の出力ノードは、正極出力端子に接続され、
前記第１の回路の負極の出力ノードは、前記第２の回路の正極の出力ノードに接続され、
前記第２の回路の負極の出力ノードは、負極出力端子に接続されているとよい。

前記第１の回路は、前記第１の二次巻線に順方向に電圧が誘起されたときに電流が流れる前記整流素子と逆方向に電圧が誘起されたときに電流が流れる前記整流素子とを有する第１の整流回路であり、
前記第２の回路は、前記第２の二次巻線に順方向に電圧が誘起されたときに電流が流れる前記整流素子と逆方向に電圧が誘起されたときに電流が流れる前記整流素子とを有する第２の整流回路であるとよい。

前記第１の回路は、前記第１の二次巻線の一端と正極の出力ノードとの間に配置された前記整流素子と、前記第１の二次巻線の他端が接続された負極の出力ノードと前記正極の出力ノードとの間に配置されたコンデンサと、を有する第１の整流平滑回路であり、
前記第２の回路は、前記第２の二次巻線の一端と正極の出力ノードとの間に配置された前記整流素子と、前記第２の二次巻線の他端が接続された負極の出力ノードと前記正極の出力ノードとの間に配置されたコンデンサと、を有する第２の整流平滑回路であるとよい。

前記第１の回路は、前記第１の二次巻線に順方向に電圧が誘起されたときに電流が流れる直列に接続された複数の前記整流素子と逆方向に電圧が誘起されたときに電流が流れる直列に接続された複数の前記整流素子とを有する第１の整流回路であり、
前記第２の回路は、前記第２の二次巻線に順方向に電圧が誘起されたときに電流が流れる直列に接続された複数の前記整流素子と逆方向に電圧が誘起されたときに電流が流れる直列に接続された複数の前記整流素子とを有する第２の整流回路であるとよい。

出力インダクタと出力コンデンサを有し、前記第１の回路および前記第２の回路により整流された電圧を平滑化する平滑回路を備えるとよい。

少なくとも１つの整流素子を有する第３の回路をさらに備え、
前記トランスは、第３の二次巻線をさらに有し、
前記第３の回路は、前記第３の二次巻線に接続され、前記第３の二次巻線に流れる電流を整流するとよい。

前記第１の回路の正極の出力ノードは、正極出力端子に接続され、
前記第１の回路の負極の出力ノードは、前記第２の回路の正極の出力ノードに接続され、
前記第２の回路の負極の出力ノードは、前記第３の回路の正極の出力ノードに接続され、
前記第３の回路の負極の出力ノードは、負極出力端子に接続されているとよい。

前記整流素子は、ダイオード、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ若しくはＩＧＢＴ（Insulated Gate Bipolar Transistor）、またはＧａＮトランジスタ（Gallium Nitride Transistor）若しくはＳｉＣトランジスタ（Silicon Carbide Transistor）の素子のうち何れか１つまたはこれらの組み合わせを含むとよい。

上記構成を採用することにより、サージ電圧の発生を抑えた高効率なスイッチング電源装置を提供することができる。

本発明の実施の形態にかかるスイッチング電源装置の構成を示す図である。 本発明の実施の形態にかかるスイッチング電源装置の動作を説明する図である。 本発明の実施の形態にかかるスイッチング電源装置の動作を説明する図である。 本発明の実施の形態にかかるスイッチング電源装置の動作を説明する図である。 本発明の実施の形態にかかるスイッチング電源装置の動作を説明する図である。 比較例にかかるスイッチング電源装置の構成を示す図である。 本発明の変形例にかかるトランス、第１の整流回路および第２の整流回路の構成を示す図である。 本発明の変形例にかかるトランス、第１の整流平滑回路および第２の整流平滑回路の構成を示す図である。 本発明の変形例にかかるトランス、第１の整流回路、第２の整流回路および第３の整流回路の構成を示す図である。 本発明の変形例にかかるトランス、第１の整流回路および第２の整流回路の構成を示す図である。 本発明の変形例にかかるトランスおよび整流回路の構成を示す図である。

以下、本発明の実施の形態にかかるスイッチング電源装置を、図面を参照しつつ説明する。なお、以下の実施形態において、同一の構成部分および処理には同一の符号を付す。

実施の形態に係るスイッチング電源装置１００は、直流の入力電圧Ｖｉｎを直流の出力電圧Ｖｏｕｔに変換するアクティブクランプフォワード形ＤＣ−ＤＣコンバータである。スイッチング電源装置１００は、図１に示すように、トランス１０と、トランス１０の一次側に設けられたスイッチング回路２０と、共振インダクタ３０と、トランス１０の二次側に設けられた第１の整流回路４０および第２の整流回路５０と、制御部１１０と、を備える。負荷は、スマートフォン、パーソナルコンピュータ、電気自動車等の充電器、産業機器など、電力により動作する様々な装置であり、任意である。

トランス１０は、一次巻線１１と、第１の二次巻線１２と、第２の二次巻線１３と、を備える。一次巻線１１、第１の二次巻線１２および第２の二次巻線１３は、コアに巻き付けられている。一次巻線１１の一端は、共振インダクタ３０を介して、正極入力端子Ｔ１１に接続され、他端はスイッチング回路２０の接続点２４に接続されている。正極入力端子Ｔ１１は、直流電源の正極端子と接続される。一次巻線１１は、並列に形成される寄生容量Ｃｐを有する。第１の二次巻線１２は、第１の整流回路４０に接続されている。第２の二次巻線１３は、第２の整流回路５０に接続されている。ここで、一次巻線１１の巻数をＮｐ、第１の二次巻線１２の巻数をＮｓ１、第２の二次巻線１３の巻数をＮｓ２とし、第１の二次巻線１２の巻数Ｎｓ１と第２の二次巻線１３の巻数Ｎｓ２の和（Ｎｓ１＋Ｎｓ２）を２次巻線の巻数Ｎｓとする。第１の二次巻線１２と第２の二次巻線１３とを直列に接続した両端の電圧は、一次巻線１１の両端の電圧のＮｓ／Ｎｐ倍になる。トランス１０のコアの形状は、特に限定されず、Ｅ字形状コアとＩ字形状コアとを組み合わせた形状、または、二つのＥ字形状コアを組み合わせた形状、などを含む。直流電源は、電池、商用電源等を直流に変換した電源から構成される。

トランス１０の一次巻線１１の寄生容量Ｃｐは、以下のように算出される。後述する第１の整流回路４０に用いられるダイオード４１、４２と第２の整流回路５０に用いられるダイオード５１、５２の寄生容量Ｃｄは、等価的にトランス１０の第１の二次巻線１２と第２の二次巻線１３の寄生容量となる。なお、ここでは説明を簡略化するため４つの各ダイオード４１、４２、５１、５２の寄生容量Ｃｄは同じ容量値として説明する。トランス１０の第１の二次巻線１２と第２の二次巻線１３の寄生容量は、それぞれ変成比（Ｎｓ１／Ｎｐ）または（Ｎｓ２／Ｎｐ）の２乗倍で一次巻線１１の寄生容量Ｃｐに換算される。ここで２つの２次巻線数が等しい場合、一次巻線１１単体の寄生容量Ｃｐ_０とすると、本実施の形態では、一次巻線１１の寄生容量Ｃｐ＝Ｃｐ_０＋２×（（Ｎｓ／Ｎｐ）／２）^２Ｃｄ≒（Ｎｓ／Ｎｐ）^２Ｃｄ／２である。Ｃｐに比べてＣｐ_０は十分小さいので、Ｃｐ_０は、無視できるものとする。以降説明の簡略化のためＮｓ１＝Ｎｓ２＝Ｎｓ／２として説明する。

スイッチング回路２０は、主スイッチング素子２１と、補助スイッチング素子２２と、コンデンサ２３と、を備える。主スイッチング素子２１は、ｎ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から構成され、補助スイッチング素子２２は、ｐ型のＭＯＳＦＥＴから構成される。

主スイッチング素子２１のドレインは、接続点２４に接続され、主スイッチング素子２１のソースは、負極入力端子Ｔ１２に接続されている。負極入力端子Ｔ１２は、直流電源の負極端子と接続される。補助スイッチング素子２２は、トランスリセットに用いるものである。補助スイッチング素子２２のドレインは、コンデンサ２３を介して、接続点２４に接続され、補助スイッチング素子２２のソースは、負極入力端子Ｔ１２に接続されている。主スイッチング素子２１および補助スイッチング素子２２には、それぞれドレイン−ソース間に並列に素子寄生容量Ｃｄｓ１、Ｃｄｓ２が形成される。主スイッチング素子２１および補助スイッチング素子２２の制御端子であるゲートには制御部１１０からオン／オフ信号が入力され、そのオン／オフ信号に応じてトランス１０の一次巻線１１に電流が流れる。

共振インダクタ３０は、トランス１０の一次巻線１１の一端と正極入力端子Ｔ１１との間に直列に接続され、主スイッチング素子２１および補助スイッチング素子２２が有する素子寄生容量Ｃｄｓ１、Ｃｄｓ２と共振するものである。この共振により、接続点２４の電圧が変動する。接続点２４の電圧が０Ｖになるタイミングで、主スイッチング素子２１をオンすることにより、ゼロ電圧スイッチングが実現される。これにより、主スイッチング素子２１のスイッチング損失を低減できる。

第１の整流回路４０は、トランス１０の二次側に設けられる整流回路であり、ダイオード４１、４２を有し、第１の二次巻線１２の誘起電圧を整流する。第１の整流回路４０は、第１の回路の一例である。ダイオード４１は、第１の二次巻線１２に順方向に電圧が誘起されたときに電流が流れ、ダイオード４２は、逆方向に電圧が誘起されたときに電流が流れる。ダイオード４１、４２には、それぞれ並列に寄生容量Ｃｄが形成されている。ダイオード４１のアノードは、トランス１０の第１の二次巻線１２の一端に接続されている。ダイオード４１のカソードは、ダイオード４２のカソードと出力インダクタ６１の一端とに接続点（正極の出力ノード）４３で接続されている。ダイオード４２のアノードは、トランス１０の第１の二次巻線１２の他端に接続点（負極の出力ノード）４４で接続されている。出力インダクタ６１の他端は、出力コンデンサ６２の一端と正極出力端子Ｔ２１とに接続されている。

第２の整流回路５０は、トランス１０の二次側に設けられる整流回路であり、ダイオード５１、５２を有し、第２の二次巻線１３の誘起電圧を整流する。第２の整流回路５０は、第２の回路の一例である。ダイオード５１は、第２の二次巻線１３に順方向に電圧が誘起されたときに電流が流れ、ダイオード５２は、逆方向に電圧が誘起されたときに電流が流れる。ダイオード５１、５２には、それぞれ並列に寄生容量Ｃｄが形成されている。ダイオード５１のアノードは、トランス１０の第２の二次巻線１３の一端に接続されている。ダイオード５１のカソードは、ダイオード５２のカソードと接続点（正極の出力ノード）５３で接続されている。接続点５３は、第１の整流回路４０の接続点４４に接続されている。ダイオード５２のアノードは、トランス１０の第２の二次巻線１３の他端と接続点５４で接続されている。接続点（負極の出力ノード）５４は、出力コンデンサ６２の他方と負極出力端子Ｔ２２とに接続されている。ダイオード４１、４２、５１、５２に形成された寄生容量Ｃｄは同じであるとする。なお、出力インダクタ６１と出力コンデンサ６２とは、電圧を平滑化する平滑回路を形成する。

制御部１１０は、主スイッチング素子２１および補助スイッチング素子２２のオン／オフを制御するものであり、主スイッチング素子２１のゲート電圧Ｖｘにオンレベル／オフレベルおよび補助スイッチング素子２２のゲート信号Ｖｙにオンレベル／オフレベルの電圧を出力する。詳細には、制御部１１０は、以下のように時刻ｔ０から時刻ｔ４を１周期として主スイッチング素子２１および補助スイッチング素子２２のオン／オフを繰り返す。制御部１１０は、時刻ｔ０において、主スイッチング素子２１のゲート信号Ｖｘにオンレベルの電圧および補助スイッチング素子２２のゲート信号Ｖｙにオフレベルの電圧を出力した状態に制御している。時刻ｔ０から時刻ｔ１の間、主スイッチング素子２１がオンになっているため、パワーは二次側に移動する。つぎに、制御部１１０は、時刻ｔ１において、主スイッチング素子２１のゲート信号Ｖｘにオフレベルの電圧を出力し、補助スイッチング素子２２のゲート信号Ｖｙにオフレベルの電圧を維持する。これにより、トランス１０の一次側で共振が発生する。つぎに、制御部１１０は、時刻ｔ２において、主スイッチング素子２１のゲート信号Ｖｘをオフレベルの電圧に維持した状態で、補助スイッチング素子２２のゲート信号Ｖｙにオンレベルの電圧を出力する。これにより、一次側トランス１０がリセットされるアクティブ・クランプ状態になる。時刻ｔ２は、入力電圧とコンデンサ２３電圧の差の電圧が一次側トランス１０の一次巻線１１の両端に加わるタイミングである。つぎに、制御部１１０は、時刻ｔ３において、主スイッチング素子２１のゲート信号Ｖｘにオフレベルの電圧を維持した状態で、補助スイッチング素子２２のゲート信号Ｖｙにオフレベルの電圧を出力する。これにより、トランス１０の一次側で共振が発生する。制御部１１０は、時刻ｔ４において、主スイッチング素子２１のゲート信号Ｖｘにオンレベルの電圧を出力し、補助スイッチング素子２２のゲート信号Ｖｙにオフレベルの電圧を維持する。この後、スイッチング・サイクルは時刻ｔ０に戻り、時刻ｔ０→時刻t４の動作を繰り返す。

つぎに、上記構成を有するスイッチング電源装置１００の動作を説明する。

（１）時刻ｔ０→時刻ｔ１：パワーの移動
スイッチング電源装置１００の制御部１１０は、時刻ｔ０において、主スイッチング素子２１のゲート信号Ｖｘにオンレベルの電圧および補助スイッチング素子２２のゲート信号Ｖｙにオフレベルの電圧を出力した状態に制御している。時刻ｔ０から時刻ｔ１の間、主スイッチング素子２１がオンになっているため、図２に示すように、パワーは二次側に移動する。一次電流Ｉａは、主スイッチング素子２１のチャネル抵抗を流れ、トランス１０の励磁電流と二次側に導かれた電流の和で構成される。

一次巻線１１に一次電流Ｉａが流れると、トランス１０の第１の二次巻線１２および第２の二次巻線１３に電圧が誘起される。第２の二次巻線１３に誘起された電圧により、負極出力端子Ｔ２２、接続点５４、第２の二次巻線１３、ダイオード５１、接続点５３の順番に二次電流が流れる。同様に、第１の二次巻線１２に誘起された電圧により、接続点５３、接続点４４、第１の二次巻線１２、ダイオード４１、接続点４３、正極出力端子Ｔ２１の順番に二次電流が流れる。

（２）時刻ｔ１→時刻ｔ２：共振
つぎに、制御部１１０は、図３に示すように、時刻ｔ１において、主スイッチング素子２１のゲート信号Ｖｘにオフレベルの電圧を出力し、補助スイッチング素子２２のゲート信号Ｖｙにオフレベルの電圧を維持する。この状態は1つの全スイッチング・サイクル内で起こる２つの共振状態のうちの最初のものである。この状態では、主スイッチング素子２１はオフになり、一次電流Ｉｂは補助スイッチング素子２２のボディ・ダイオードに回生するため継続して流れる。二次側の負荷電流が自由に流れているため、一次側に導かれる電流はない。よって、補助スイッチング素子２２のボディ・ダイオードを流れる電流はトランスの励磁電流のみである。主スイッチング素子２１のターンオフと補助スイッチング素子２２のターンオンの間の遅延時間も、共振期間として利用される。

（３）時刻ｔ２→時刻ｔ３：アクティブ・クランプ
つぎに、制御部１１０は、時刻ｔ２において、主スイッチング素子２１のゲート信号Ｖｘにオフレベルの電圧を維持した状態で、補助スイッチング素子２２のゲート信号Ｖｙにオンレベルの電圧を出力する。この状態は、一次側トランス１０がリセットされるアクティブ・クランプ状態である。時刻ｔ２は、入力電圧とコンデンサ２３電圧の差の電圧が一次側トランス１０の一次巻線１１の両端に加わるタイミングに設定されている。図４で一次電流Ｉｃが即座に反転しているように示されているが、電流の正から負への移行は実際にはなだらかで、励磁電流が正の最大ピーク値に達した前回の状態時に始まっている。

（４）時刻ｔ３→時刻ｔ４：共振
この状態は1つの全スイッチング・サイクル内で起こる２つの共振状態のうちの２番目である。この状態で、制御部１１０は、時刻ｔ３において、主スイッチング素子２１のゲート信号Ｖｘにオフレベルの電圧を維持した状態で、補助スイッチング素子２２のゲート信号Ｖｙにオフレベルの電圧を出力する。これにより、図５に示すように、補助スイッチング素子２２はオフになり、一次電流Ｉｄは主スイッチング素子２１のボディ・ダイオードに転換するため継続して流れる。この場合もやはり、一次電流Ｉｄは負方向に流れているのが図示されているが、これは電流が実際に逆方向に変わり始める状態時のことである。主スイッチング素子２１のボディ・ダイオードは主スイッチング素子２１がオンになる状態を構築するよう導通し始める。時刻ｔ４において、制御部１１０は、主スイッチング素子２１のゲート信号Ｖｘにオンレベルの電圧を出力し、補助スイッチング素子２２のゲート信号Ｖｙにオフレベルの電圧を維持する。この後、スイッチング・サイクルは時刻ｔ０に戻り、時刻ｔ０→時刻t４の動作を繰り返す。

時刻ｔ０から時刻ｔ４の動作が繰り返されると、第１の整流回路４０の接続点４４と接続点４３との間に電圧Ｖｉｎ×（（Ｎｓ／Ｎｐ）／２）が誘起される。第２の整流回路５０の接続点５４と接続点５３の間に電圧Ｖｉｎ×（（Ｎｓ／Ｎｐ）／２）が誘起される。接続点５３と接続点４４は接続されているので、接続点５４と接続点４３の間の電圧は、接続点５４と接続点５３との間の電圧（Ｖｉｎ×（（Ｎｓ／Ｎｐ）／２））に接続点４４と接続点４３の間の電圧（Ｖｉｎ×（（Ｎｓ／Ｎｐ）／２））を加えた電圧であるＶｉｎ×（Ｎｓ／Ｎｐ）である。接続点５４は、負極出力端子Ｔ２２に接続され、接続点４３は、出力インダクタ６１を介して、正極出力端子Ｔ２１に接続されているので、負極出力端子Ｔ２２と正極出力端子Ｔ２１との間には、出力電圧Ｖｏｕｔ＝Ｄ×（Ｎｓ／Ｎｐ）×Ｖｉｎが発生する。ここでＤは１周期（ｔ０〜ｔ４）における主スイッチング素子２１がＯＮしている時間（ｔ０〜ｔ１）の時比率である。

以上のように、本実施の形態のスイッチング電源装置１００によれば、トランス１０が、変成比ｎ／２の第１の二次巻線１２と変成比ｎ／２の第２の二次巻線１３とを備えることにより、変成比ｎの１つの二次巻線を１つ備える場合と同様に、電圧を変換することができる。また、以下に説明するように、二次巻線を１つ備える場合に比べて、一次巻線１１の寄生容量Ｃｐを小さくでき、寄生容量Ｃｄと共振インダクタ３０とにより発生する共振を小さくできる。これにより、共振インダクタ３０と寄生容量Ｃｄによる電圧振動およびサージ電圧を小さくでき、高周波ノイズの発生を抑えることができる。また、スイッチング電源装置１００は、スナバ回路の消費電力を低減できるため、消費電力の増加を抑えることができ優れた効率を有する。

詳しく説明すると、トランス１０の第１の二次巻線１２と第２の二次巻線１３にそれぞれ接続された第１の整流回路４０と第２の整流回路５０を構成するダイオード４１、４２、５１、５２は、寄生容量Ｃｄを有する。寄生容量Ｃｄは、等価的にトランス１０の第１の二次巻線１２と第２の二次巻線１３の寄生容量となる。トランス１０の第１の二次巻線１２と第２の二次巻線１３の寄生容量は、それぞれ変成比（（Ｎｓ／Ｎｐ）／２）の２乗倍で一次巻線１１の寄生容量Ｃｐに換算される。本実施の形態では、前述のように、一次巻線１１の寄生容量Ｃｐ≒２×（（Ｎｓ／Ｎｐ）／２）^２Ｃｄ＝（Ｎｓ／Ｎｐ）^２Ｃｄ／２である。

つぎに、本実施の形態のスイッチング電源装置１００を、図６に示す比較例のスイッチング電源装置２００と比較する。スイッチング電源装置２００は、二次巻線２１２を１つ有するトランス２１０を備える点以外、スイッチング電源装置１００と同様である。一次巻線２１１の巻数をＮｐ、二次巻線２１２の巻数をＮｓとする。これにより、二次巻線２１２の両端の電圧は、一次巻線２１１の両端の電圧のＮｓ／Ｎｐ倍になり、スイッチング電源装置２００は、スイッチング電源装置１００が発生する出力電圧Ｖｏｕｔ＝Ｖｉｎ×Ｄ×（Ｎｓ／Ｎｐ）とおなじ出力電圧Ｖｏｕｔを発生させる。整流回路２４０を構成するダイオード２４１、２４２は、寄生容量Ｃｄ’を有する。スイッチング電源装置２００では、一次巻線２１１の寄生容量Ｃｐ’≒（Ｎｓ／Ｎｐ）^２Ｃｄ’である。寄生容量Ｃｄ’と、スイッチング電源装置１００のダイオード４１、４２、５１、５２の寄生容量Ｃｄと、が同じであるとすると、本実施の形態のスイッチング電源装置１００の一次巻線１１の寄生容量Ｃｐ≒（Ｎｓ／Ｎｐ）^２Ｃｄ／２の２倍である。

従って、本実施の形態のスイッチング電源装置１００は、二次巻線２１２を１つ有するスイッチング電源装置２００と比較して、一次巻線１１の寄生容量Ｃｐを２分の１にできることがわかる。この結果、定量的にも、共振インダクタ３０とダイオード４１、４２、５１、５２の寄生容量Ｃｄによる電圧振動を小さくでき、これによりサージ電圧を小さくできる。この結果、高周波ノイズの発生を抑えることができる。また、二次巻線を１つ有する場合に比べて、二次巻線の変成比を相対的に小さくすることができるので、ダイオード４１、４２、５１、５２の耐電圧の低いものを用いることができる。これにより、ダイオード４１、４２、５１、５２の順方向電圧降下が減少し、順方向導通損失が低減できる。また、第１の二次巻線１２と第２の二次巻線１３とが均等に電圧を発生するため、第１の整流回路４０と第２の整流回路５０とのそれぞれのダイオード４１、４２、５１、５２に均等に電圧が印加される。

（変形例）
上述の実施の形態では、第１の整流回路４０および第２の整流回路５０が、それぞれ整流素子としてダイオード４１、４２、５１、５２を用いる例について説明した。第１の整流回路４０および第２の整流回路５０が用いる整流素子は、電流の流れる向きを一方向に限定できるものであればよい。図７に示すように、第１の整流回路４０は、ダイオード４１、４２に代えてＭＯＳＦＥＴ４５、４６を有し、第２の整流回路５０は、ダイオード５１、５２に代えて、ＭＯＳＦＥＴ５５、５６を有してもよい。この場合、制御部１１０は、第１の二次巻線１２および第２の二次巻線１３に順方向に電圧が誘起されたタイミングでＭＯＳＦＥＴ４５、５５のゲートにオン信号Ｖａを出力し、ＭＯＳＦＥＴ４６、５６のゲートにオフ信号Ｖｂを出力する。また、制御部１１０は、第１の二次巻線１２および第２の二次巻線１３に逆方向に電圧が誘起されたタイミングでＭＯＳＦＥＴ４５、５５のゲートにオフ信号Ｖａを出力し、ＭＯＳＦＥＴ４６、５６のゲートにオン信号Ｖｂを出力する。これにより、整流素子としてダイオード４１、４２、５１、５２を用いた場合と同様の効果を得ることができる。また、二次巻線の変成比を相対的に小さくすることができるので、ＭＯＳＦＥＴ４５、４６、５５、５６の耐電圧の低いものを用いることができる。これにより、ＭＯＳＦＥＴ４５、４６、５５、５６オン抵抗が減少し、順方向導通損失が低減できる。また、整流素子として、バイポーラトランジスタ、若しくはＩＧＢＴ（Insulated Gate Bipolar Transistor）、またはＧａＮトランジスタ（Gallium Nitride Transistor）若しくはＳｉＣトランジスタ（Silicon Carbide Transistor）などの素子を用いてもよく、これらの素子を組み合わせてもよい。

上述の実施の形態では、第１の整流回路４０および第２の整流回路５０が、それぞれ整流素子を複数用いる例について説明した。第１の整流回路４０および第２の整流回路５０に代えて、図８に示すように、第１の整流平滑回路４０’および第２の整流平滑回路５０’を用いてもよい。第１の整流平滑回路４０’は、ダイオード４１とコンデンサ４７とを有する。第２の整流平滑回路５０’は、ダイオード５１とコンデンサ５７とを有する。ダイオード４１のアノードは、トランス１０の第１の二次巻線１２の一端に接続されている。ダイオード４１のカソードは、コンデンサ４７の一端に接続点４３で接続されている。コンデンサ４７の他端は、トランス１０の第１の二次巻線１２の他端に接続点４４で接続されている。ダイオード５１のアノードは、トランス１０の第２の二次巻線１３の一端に接続されている。ダイオード５１のカソードは、コンデンサ５７の一端に接続点５３で接続されている。接続点５３は、第１の整流平滑回路４０’の接続点４４に接続されている。コンデンサ５７の他端は、トランス１０の第２の二次巻線１３の他端と接続点５４で接続されている。この場合、出力インダクタ６１および出力コンデンサ６２を省くことができる。

上述の実施の形態では、トランス１０が、一次巻線１１と、第１の二次巻線１２と、第２の二次巻線１３と、を備える例について説明した。トランス１０は、第１の二次巻線１２と、第２の二次巻線１３と、を備えればよく、図９に示すように、第３の二次巻線１４をさらに備えてもよい。２つの２次巻線の時と同様に、一次巻線１１の巻数をＮｐ、第１の二次巻線１２の巻数をＮｓ１、第２の二次巻線１３の巻数をＮｓ２、第３の二次巻線１４の巻数をＮｓ３とし、第１の二次巻線１２の巻数Ｎｓ１と第２の二次巻線１３の巻数Ｎｓ２と第３の二次巻線１４の巻数Ｎｓ３はそれぞれ等しく、その和（Ｎｓ１＋Ｎｓ２＋Ｎｓ３）を２次巻線数Ｎｓとする。第１の二次巻線１２と第２の二次巻線１３と第３の二次巻線１４を直列に接続した両端の電圧は、一次巻線１１に印加された電圧のＮｓ／Ｎｐ倍に変換することができる。

この場合、スイッチング電源装置１００は、第３の整流回路７０をさらに備える。第３の整流回路７０は、ダイオード７１、７２を有する。第３の整流回路７０は、第３の回路の一例である。ダイオード７１のアノードは、トランス１０の第３の二次巻線１４の一端に接続される。ダイオード７１のカソードは、ダイオード７２のカソードと接続点（正極の出力ノード）７３で接続される。接続点７３は、第２の整流回路５０の接続点５４に接続される。ダイオード７２のアノードは、トランス１０の第３の二次巻線１４の他端と接続点（負極の出力ノード）７４で接続される。接続点７４は、出力コンデンサ６２の他方と負極出力端子Ｔ２２に接続される。

トランス１０の第１の二次巻線１２と第２の二次巻線１３と第３の二次巻線１４とにそれぞれ接続された第１の整流回路４０と第２の整流回路５０と第３の整流回路７０を構成するダイオード４１、４２、５１、５２、７１、７２は、寄生容量Ｃｄを有し、等価的にトランス１０の第１の二次巻線１２と第２の二次巻線１３と第３の二次巻線１４の寄生容量となる。トランス１０の第１の二次巻線１２と第２の二次巻線１３と第３の二次巻線１４との寄生容量は、それぞれ変成比（（Ｎｓ／Ｎｐ）／３）の２乗倍で一次巻線１１の寄生容量Ｃｐに換算される。二次巻線を３つ有する場合では、一次巻線１１の寄生容量Ｃｐ≒３×（（Ｎｓ／Ｎｐ）／３）^２Ｃｄ＝（Ｎｓ／Ｎｐ）^２Ｃｄ／３である。このように、トランス１０が、第１の二次巻線１２と第２の二次巻線１３との２つの二次巻線を有する場合のＣｐ≒２×（（Ｎｓ／Ｎｐ）／２）^２Ｃｄ＝（Ｎｓ／Ｎｐ）^２Ｃｄ／２に比べて、一次巻線１１の寄生容量Ｃｐをさらに小さくできる。また、トランス１０は、第４の二次巻線、第５の二次巻線・・・第Ｎの二次巻線をさらに備えてもよい。このようにすることで、一次巻線１１の寄生容量Ｃｐをより小さくすることができる。

上述の実施の形態では、第１の整流回路４０および第２の整流回路５０が、それぞれ二次巻線に順方向に電圧が誘起された場合に電流が流れる整流素子を１つずつ用いる例について説明した。図１０に示すように、第１の整流回路４０と第２の整流回路５０は、それぞれダイオード４１’、４２’、５１’、５２’をさらに有し、ダイオード４１と４１’、ダイオード４２と４２’、ダイオード５１と５１’、ダイオード５２と５２’がそれぞれ直列に接続されてもよい。このようにすることで、直列接続されたダイオード４１、４１’の寄生容量は、Ｃｄ／２である。ダイオード４２と４２’、ダイオード５１と５１’、ダイオード５２と５２’についても同様である。トランス１０の第１の二次巻線１２と第２の二次巻線１３の寄生容量は、それぞれ変成比（（Ｎｓ／Ｎｐ）／２）の２乗倍で一次巻線１１の寄生容量Ｃｐに換算される。この場合、Ｃｐ≒２×（（Ｎｓ／Ｎｐ）／２）^２（Ｃｄ／２）＝（Ｎｓ／Ｎｐ）^２Ｃｄ／４である。ダイオードを直列に接続しない場合のＣｐ≒２×（（Ｎｓ／Ｎｐ）／２）^２Ｃｄ＝（Ｎｓ／Ｎｐ）^２Ｃｄ／２に比べて、一次巻線１１の寄生容量Ｃｐをさらに小さくできる。ダイオードを３つ以上直列に接続することで、さらに寄生容量を小さくでき、これにより一次巻線１１の寄生容量Ｃｐをさらに小さくできる。この場合、直列接続されるダイオードの寄生容量Ｃｐは同じになるように選別されたものを用いることが好ましい。このようにすることで、直列接続されたそれぞれのダイオードに印加される電圧が均等になる。

また、ダイオードを３つ直列に接続すると、寄生容量は、Ｃｄ／３であり、さらに小さくすることができる。また、ダイオードを４つ以上直列に接続してもよい。また、ダイオード４１、４１’、４２、４２’、５１、５１’、５２、５２’に代えて、ＭＯＳＦＥＴなどの他の整流素子を用いてもよい。

上述の実施の形態では、スイッチング電源装置１００が、第１の二次巻線１２と第２の二次巻線１３とを有することにより、寄生容量Ｃｐを小さくする例について説明した。スイッチング電源装置１００は、一次巻線１１の寄生容量Ｃｐを小さくできればよく、図１１に示すように、一次巻線８１と１つの二次巻線８２を有するトランス８０と、ダイオード９１、９１’、ダイオード９２、９２’をそれぞれ直列に接続した整流回路９０を備え、直列接続されたダイオード９１、９１’およびダイオード９２、９２’の寄生容量を小さくしてもよい。この場合、トランス８０が（Ｎｓ／Ｎｐ）倍とするために、二次巻線８２の巻数を一次巻線８１の巻数の（Ｎｓ／Ｎｐ）倍とし、この場合、上述した場合と同様に、直列接続されたダイオード９１、９１’の寄生容量は、Ｃｄ／２である。ダイオード９２と９２’についても同様である。この場合、一次巻線８１の寄生容量Ｃｐ≒（Ｎｓ／Ｎｐ）^２Ｃｄ／２である。ダイオードを直列に接続することにより、一次巻線１１の寄生容量Ｃｐを小さくできる。この場合、直列接続されるダイオードの寄生容量Ｃｐは同じになるように選別されたものを用いることが好ましい。

また、ダイオードを３つ直列に接続すると、寄生容量は、Ｃｄ／３であり、さらに小さくすることができる。また、ダイオードを４つ以上直列に接続してもよい。また、ダイオード９１、９１’、９２、９２’に代えて、ＭＯＳＦＥＴなどの他の整流素子を用いてもよい。

また、スイッチング電源装置１００は、サージ電圧の発生をさらに抑えるため、スナバ回路などのサージ電圧を下げる回路をさらに接続してもよい。この場合、二次巻線を複数有するまたは整流素子が直列に接続されることで、一次巻線１１の寄生容量Ｃｐが小さいため、スナバ回路の消費電力を低減することが可能となる。これにより、変換効率の低下を抑制でき、部品温度の上昇による信頼性の低下を防ぐことができる。

また、主スイッチング素子２１および補助スイッチング素子２２として、ＭＯＳＦＥＴの代わりにバイポーラトランジスタ若しくはＩＧＢＴまたはＧａＮトランジスタ若しくはＳｉＣトランジスタ等の他の半導体スイッチング素子を使用したり、これらの２種類以上を組み合わせて使用してもよい。

本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、この発明の範囲内とみなされる。

１０ トランス
１１ 一次巻線
１２ 第１の二次巻線
１３ 第２の二次巻線
１４ 第３の二次巻線
２０ スイッチング回路
２１ 主スイッチング素子
２２ 補助スイッチング素子
２３ コンデンサ
２４ 接続点
３０ 共振インダクタ
４０ 第１の整流回路
４１、４１’、４２、４２’ ダイオード
４３、４４ 接続点
４５、４６ ＭＯＳＦＥＴ
４７ コンデンサ
５０ 第２の整流回路
５１、５１’、５２、５２’ ダイオード
５３、５４ 接続点
５５、５６ ＭＯＳＦＥＴ
５７ コンデンサ
６１ 出力インダクタ
６２ 出力コンデンサ
７０ 第３の整流回路
７１、７２ ダイオード
７３、７４ 接続点
８０ トランス
８１ 一次巻線
８２ 二次巻線
９０ 整流回路
９１、９１’、９２、９２’ ダイオード
１００ スイッチング電源装置
１１０ 制御部
２００ スイッチング電源装置
２１１ 一次巻線
２１２ 二次巻線

Claims (10)

1. 一次巻線と、第１の二次巻線および第２の二次巻線と、を有するトランスと、
   前記一次巻線に接続され、スイッチング素子を有するスイッチング回路と、
   前記第１の二次巻線に接続され、少なくとも１つの整流素子を有し、前記第１の二次巻線の誘起電圧を整流する第１の回路と、
   前記第２の二次巻線に接続され、少なくとも１つの整流素子を有し、前記第２の二次巻線の誘起電圧を整流する第２の回路と、
   を備えるスイッチング電源装置。
2. 前記一次巻線に直列に接続され、前記スイッチング素子に形成された寄生容量と共振する共振インダクタを備える、
   請求項１に記載のスイッチング電源装置。
3. 前記第１の回路の正極の出力ノードは、正極出力端子に接続され、
   前記第１の回路の負極の出力ノードは、前記第２の回路の正極の出力ノードに接続され、
   前記第２の回路の負極の出力ノードは、負極出力端子に接続されている、
   請求項１または２に記載のスイッチング電源装置。
4. 前記第１の回路は、前記第１の二次巻線に順方向に電圧が誘起されたときに電流が流れる前記整流素子と逆方向に電圧が誘起されたときに電流が流れる前記整流素子とを有する第１の整流回路であり、
   前記第２の回路は、前記第２の二次巻線に順方向に電圧が誘起されたときに電流が流れる前記整流素子と逆方向に電圧が誘起されたときに電流が流れる前記整流素子とを有する第２の整流回路である、
   請求項１から３の何れか１項に記載のスイッチング電源装置。
5. 前記第１の回路は、前記第１の二次巻線の一端と正極の出力ノードとの間に配置された前記整流素子と、前記第１の二次巻線の他端が接続された負極の出力ノードと前記正極の出力ノードとの間に配置されたコンデンサと、を有する第１の整流平滑回路であり、
   前記第２の回路は、前記第２の二次巻線の一端と正極の出力ノードとの間に配置された前記整流素子と、前記第２の二次巻線の他端が接続された負極の出力ノードと前記正極の出力ノードとの間に配置されたコンデンサと、を有する第２の整流平滑回路である、
   請求項１から３の何れか１項に記載のスイッチング電源装置。
6. 前記第１の回路は、前記第１の二次巻線に順方向に電圧が誘起されたときに電流が流れる直列に接続された複数の前記整流素子と逆方向に電圧が誘起されたときに電流が流れる直列に接続された複数の前記整流素子とを有する第１の整流回路であり、
   前記第２の回路は、前記第２の二次巻線に順方向に電圧が誘起されたときに電流が流れる直列に接続された複数の前記整流素子と逆方向に電圧が誘起されたときに電流が流れる直列に接続された複数の前記整流素子とを有する第２の整流回路である、
   請求項１から３の何れか１項に記載のスイッチング電源装置。
7. 出力インダクタと出力コンデンサを有し、前記第１の回路および前記第２の回路により整流された電圧を平滑化する平滑回路を備える、
   請求項１から６の何れか１項に記載のスイッチング電源装置。
8. 少なくとも１つの整流素子を有する第３の回路をさらに備え、
   前記トランスは、第３の二次巻線をさらに有し、
   前記第３の回路は、前記第３の二次巻線に接続され、前記第３の二次巻線に流れる電流を整流する、
   請求項１から７の何れか１項に記載のスイッチング電源装置。
9. 前記第１の回路の正極の出力ノードは、正極出力端子に接続され、
   前記第１の回路の負極の出力ノードは、前記第２の回路の正極の出力ノードに接続され、
   前記第２の回路の負極の出力ノードは、前記第３の回路の正極の出力ノードに接続され、
   前記第３の回路の負極の出力ノードは、負極出力端子に接続されている、
   請求項８に記載のスイッチング電源装置。
10. 前記整流素子は、ダイオード、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ若しくはＩＧＢＴ（Insulated Gate Bipolar Transistor）、またはＧａＮトランジスタ（Gallium Nitride Transistor）若しくはＳｉＣトランジスタ（Silicon Carbide Transistor）の素子のうち何れか１つまたはこれらの組み合わせを含む、
    請求項１から９の何れか１項に記載のスイッチング電源装置。

Images