JP2021125588A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021125588A
JP2021125588A JP2020018782A JP2020018782A JP2021125588A JP 2021125588 A JP2021125588 A JP 2021125588A JP 2020018782 A JP2020018782 A JP 2020018782A JP 2020018782 A JP2020018782 A JP 2020018782A JP 2021125588 A JP2021125588 A JP 2021125588A
Authority
JP
Japan
Prior art keywords
anode electrode
electrode
anode
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020018782A
Other languages
English (en)
Other versions
JP7378308B2 (ja
Inventor
幸隆 保利
Yukitaka Hori
幸隆 保利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020018782A priority Critical patent/JP7378308B2/ja
Priority to US17/136,906 priority patent/US11495667B2/en
Priority to DE102021100268.0A priority patent/DE102021100268A1/de
Priority to CN202110136167.0A priority patent/CN113224174A/zh
Publication of JP2021125588A publication Critical patent/JP2021125588A/ja
Application granted granted Critical
Publication of JP7378308B2 publication Critical patent/JP7378308B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】第１アノード電極と、その外側の第２アノード電極との間の放電を抑制可能な半導体装置を提供する。
【解決手段】半導体装置１００は、半導体基板１０と、第１アノード電極１と、第２アノード電極２とを備える。第１アノード電極１は半導体基板１０上に配置される。第２アノード電極２は半導体基板１０上に第１アノード電極１と間隔をあけてその周囲に配置される。第１アノード電極１の第２アノード電極２側の第１端部１Ｅ、および第２アノード電極２の第１アノード電極１側の第２端部２Ｅの少なくともいずれかはＳＩｎＳｉＮ膜３に覆われる。
【選択図】図３

Description

本開示は、半導体装置に関する。
たとえば特開２００２−３５９３７７号公報（特許文献１）には、半導体装置が開示されている。当該半導体装置は、半導体基板の一方の主表面上のアノード電極と、半導体基板の他方の主表面上のカソード電極とを備えている。アノード電極は第１アノード電極と、第２アノード電極とを含んでいる。第１アノード電極は、半導体基板の一方の主表面上の中央部に形成されている。第２アノード電極は、一方の主表面上にて第１アノード電極と間隔をあけてその外側に形成されている。第１アノード電極および第２アノード電極はいずれも当該半導体装置の通電部である。ただし第１アノード電極は当該半導体装置の活性領域に形成されているのに対し、第２アノード電極は、第１アノード電極の外側のモニター電極として形成されている。モニター電極は、半導体装置の通電特性を確認するために形成されている。
特開２００２−３５９３７７号公報
しかしながら、特開２００２−３５９３７７号公報の半導体装置においては、第１アノード電極と第２アノード電極との間で放電が発生する懸念がある。
本開示は上記の課題に鑑みなされたものである。その目的は、第１アノード電極と、その外側の第２アノード電極との間の放電を抑制可能な半導体装置を提供することである。
本開示に従った半導体装置は、半導体基板と、第１アノード電極と、第２アノード電極とを備える。第１アノード電極は半導体基板上に配置される。第２アノード電極は半導体基板上に第１アノード電極と間隔をあけてその周囲に配置される。第１アノード電極の第２アノード電極側の第１端部、および第２アノード電極の第１アノード電極側の第２端部の少なくともいずれかはＳＩｎＳｉＮ膜に覆われる。
本開示によれば、第１アノード電極と、その外側の第２アノード電極との間の放電を抑制可能な半導体装置を提供することができる。
実施の形態１の第１例の半導体装置の概略上面図である。 実施の形態１の第１例の半導体装置に含まれる半導体基板の部分の概略上面図である。 図１および図２のＩＩＩ−ＩＩＩ線に沿う部分における、実施の形態１の第１例の半導体装置の概略断面図である。 図１の点線で囲まれた領域ＩＶの概略拡大上面図である。 実施の形態１の第２例の半導体装置の概略断面図である。 実施の形態１の第３例の半導体装置の概略断面図である。 実施の形態１の半導体装置の作用効果を説明するための概略図である。 実施の形態２の半導体装置の概略断面図である。 実施の形態３の第１例の半導体装置の概略断面図である。 実施の形態３の第２例の半導体装置の概略断面図である。 実施の形態４における、図４と同領域の概略拡大上面図である。 図１１と同領域における、第１端面および第２端面の角部を示す概略拡大上面図である。
以下、本実施の形態について図に基づいて説明する。
実施の形態１．
まず本実施の形態の半導体装置の構成について図１〜図４を用いて説明する。なお、説明の便宜のため、Ｘ方向、Ｙ方向、Ｚ方向が導入されている。図１は、実施の形態１の第１例の半導体装置の概略上面図である。図２は、実施の形態１の第１例の半導体装置に含まれる半導体基板の部分の概略上面図である。図３は、図１および図２のＩＩＩ−ＩＩＩ線に沿う部分における、実施の形態１の第１例の半導体装置の概略断面図である。なお図１および図２に示すように、これら各図におけるＸ方向およびＹ方向のそれぞれは、図の左右方向および上下方向に対してたとえば約４５°傾いた方向である。これ以降の各図も、図１および図２と同様の方向で図面が描かれる場合がある。
図１、図２および図３を参照して、本実施の形態の第１例に係る半導体装置１００は、半導体基板１０を備えている。半導体基板１０にはダイオードが形成されている。具体的には、半導体基板１０は一方の主表面１０Ａと、その反対側に対向する他方の主表面１０Ｂとを有している。半導体基板１０はたとえばｎ型のシリコンにより形成される。一方の主表面１０Ａは各図のＺ方向上側に、他方の主表面１０Ｂは各図のＺ方向下側に配置される。
半導体基板１０は、ダイオード部１１と、モニター部１２とを有している。ダイオード部１１は半導体基板１０のうちダイオードが形成される領域である。ダイオード部１１は半導体基板１０の一方の主表面１０Ａを平面視したときのたとえば中央部に配置される。ダイオード部１１は、活性領域１１Ａと、外周領域１１Ｂとを有している。活性領域１１Ａは、ダイオード部１１のうちダイオードの本体が形成され、ダイオードによる通電がなされる領域である。外周領域１１Ｂは、活性領域１１Ａに形成されるダイオードの本体がある値以上の耐圧を有するものとするための領域である。外周領域１１Ｂは、半導体基板１０の一方の主表面１０Ａを平面視したときの活性領域１１Ａの外側に、たとえば活性領域１１Ａを囲むように配置される。
モニター部１２は半導体基板１０のうち、一方の主表面１０Ａを平面視したときのたとえばダイオード部１１の外側に、たとえばダイオード部１１を囲むように配置される。モニター部１２は図１および図２のように、たとえば平面視にて矩形の半導体基板１０の角部に形成されてもよい。あるいはモニター部１２は、図２のように、平面視にて矩形の半導体基板１０の左上の角部、およびこれの対角方向に対向する右下の角部のみに形成されてもよい。モニター部１２はダイオードの通電特性を確認するために形成された領域である。なお活性領域１１Ａと外周領域１１Ｂとモニター部１２とは互いに接触するように隣りあっていてもよい。
図４は、図１の点線で囲まれた領域ＩＶの概略拡大上面図である。図１〜図３および図４を参照して、ダイオード部１１の一方の主表面１０Ａ上には、第１アノード電極１が配置されている。モニター部１２の一方の主表面１０Ａ上には、第２アノード電極２が配置されている。第２アノード電極２は、半導体基板１０の一方の主表面１０Ａ上において、第１アノード電極１と互いに間隔をあけて、第１アノード電極１の周囲に配置されている。すなわち第２アノード電極２は、平面視における第１アノード電極１の外側に配置されている。
図３の例においては、第１アノード電極１は、活性部電極１Ａと、外周電極１Ｂとを含んでいる。活性部電極１Ａは、ダイオード部１１のうち活性領域１１Ａに形成された第１アノード電極である。したがって活性部電極１Ａはダイオードの本体のアノード電極として機能する。外周電極１Ｂは、ダイオード部１１のうち外周領域１１Ｂに形成された第１アノード電極である。外周電極１Ｂは、活性部電極１Ａと間隔をあけて、活性部電極１Ａの第２アノード電極２側すなわち外側に配置されている。言い換えれば、外周電極１Ｂは、一方の主表面１０Ａにおいて、図１のように活性部電極１Ａを囲むように形成されている。したがって外周電極１Ｂは、活性部電極１Ａを含むダイオードの耐圧を確保するためのいわゆるガードリングとして機能する。以上により、第２アノード電極２は、平面視において外周電極１Ｂの外側に、外周電極１Ｂと間隔をあけて配置されている。
Ｘ方向について、第１アノード電極１の第２アノード電極２側つまり外側の第１端部１Ｅを考える。第１アノード電極１は活性部電極１Ａとその外側の外周電極１Ｂとを有する図３の例では、第１端部１Ｅは外周電極１Ｂの第２アノード電極２側の端部である。また第２アノード電極２の第１アノード電極１側つまり内側の第２端部２Ｅを考える。ここで第１端部１Ｅおよび第２端部２Ｅは端面に限らず、それに隣接する図中点線で囲まれたやや広い範囲を含める。このとき、第１端部１Ｅおよび第２端部２Ｅは、いずれもＳＩｎＳｉＮ膜３に覆われる。図１および図３においては、第１端部１Ｅを含む外周電極１Ｂの、半導体基板１０側すなわちＺ方向下側を向く表面以外の表面上の全体と、活性部電極１Ａの表面の一部であるＸ方向右側の領域とを連なるように、ＳＩｎＳｉＮ膜３が形成されている。言い換えれば、図３のＳＩｎＳｉＮ膜３は、活性部電極１Ａと外周電極１Ｂとの双方の一部に接触するようにこれら双方に跨っている。
ＳＩｎＳｉＮ膜３（Semi-Insulated Silicon Nitride）は、半絶縁性のシリコン窒化膜である。図３のように、ＳＩｎＳｉＮ膜３は、第１端部１Ｅおよび第２端部２Ｅの全体を覆ってもよい。ＳＩｎＳｉＮ膜３は、第１端部１Ｅおよび第２端部２Ｅの少なくともいずれかの一部の領域のみを覆ってもよい。外周電極１Ｂの第１端部１Ｅ以外の表面は、その一部の領域のみにＳＩｎＳｉＮ膜３が形成されてもよいし、まったくＳＩｎＳｉＮ膜３が形成されなくてもよい。活性部電極１Ａの表面にはまったくＳＩｎＳｉＮ膜３が形成されなくてもよい。
また図３では、第２アノード電極２のＸ方向について第２端部２Ｅと反対側の第３端部２Ｇが、ＳＩｎＳｉＮ膜３に覆われる。このような構成であってもよい。図３のように、ＳＩｎＳｉＮ膜３は、第３端部２Ｇの全体を覆ってもよい。しかし第３端部２Ｇの一部のみにＳＩｎＳｉＮ膜３が形成されてもよい。あるいは第３端部２ＧにはまったくＳＩｎＳｉＮ膜３が形成されなくてもよい。
図３においては、第２端部２Ｅ上のＳＩｎＳｉＮ膜３と、第３端部２Ｇ以外のＳＩｎＳｉＮ膜３とは互いに別個のものとして形成されている。これにより第２アノード電極２の最上面の一部、すなわち中央部はＳＩｎＳｉＮ膜３に覆われず露出している。第２アノード電極２が露出した部分に、第２アノード電極２をモニター電極として機能させるための図示されないテストピンが設置される。
なお本実施の形態においては、ＳＩｎＳｉＮ膜３の代わりに、ポリイミド膜などの樹脂系の絶縁膜が用いられてもよい。あるいは第１端部１Ｅおよび第２端部２Ｅの少なくともいずれかを覆う膜は、ＳＩｎＳｉＮ膜３とポリイミド膜などの樹脂系の絶縁膜とが積層された２層構造であってもよい。
半導体基板１０の一方の主表面１０Ａには、第１アノード領域４と、第２アノード領域５とが形成されている。第１アノード領域４はダイオード部１１に、第２アノード領域５はモニター部１２に形成されている。第１アノード領域４は、第１アノード活性領域４Ａと、第１アノード外周領域４Ｂとを有している。第１アノード活性領域４Ａは活性領域１１Ａに、第１アノード外周領域４Ｂは外周領域１１Ｂに、形成されている。第１アノード活性領域４Ａ、第１アノード外周領域４Ｂおよび第２アノード領域５は、ｎ型である半導体基板１０内に、ｐ型の不純物領域として形成される。
第１アノード活性領域４Ａは、活性領域１１Ａの一方の主表面１０Ａの少なくとも一部の領域に形成されている。第１アノード外周領域４Ｂは、外周領域１１Ｂの一方の主表面１０Ａの少なくとも一部の領域に形成されている。第２アノード領域５は、モニター部１２の一方の主表面１０Ａの少なくとも一部の領域に形成されている。これにより第１アノード活性領域４Ａは、その少なくとも一部が活性部電極１Ａと平面視にて重なっている。第１アノード外周領域４Ｂは、その少なくとも一部が外周電極１Ｂと平面視にて重なっている。第２アノード領域５は、その少なくとも一部が第２アノード電極２と平面視にて重なっている。これにより一方の主表面１０Ａにて、第１アノード活性領域４Ａは活性部電極１Ａに、第１アノード外周領域４Ｂは外周電極１Ｂに、第２アノード領域５はモニター部１２に、接触している。
半導体基板１０の他方の主表面１０Ｂには、カソード領域６が形成されている。カソード領域６は、図３のように活性領域１１Ａ、外周領域１１Ｂおよびモニター部１２の他方の主表面１０Ｂのほぼ全体に形成されていてもよい。ただしカソード領域６は、活性領域１１Ａの他方の主表面１０Ｂの一部のみに形成されてもよい。カソード領域６は、ｎ型である半導体基板１０内に、半導体基板１０よりも不純物濃度の高いｎ型の不純物領域として形成される。
なお以上と逆に、半導体基板１０およびカソード領域６がｐ型、第１アノード領域４および第２アノード領域５がｎ型であってもよい。
半導体基板１０の他方の主表面１０Ｂ上には、カソード電極７が形成されている。カソード電極７は、カソード領域６と平面視において重なるように形成されることが好ましい。つまり図３においては、他方の主表面１０Ｂの全体にカソード領域６が形成されるため、その全体を覆うように、他方の主表面１０Ｂ上の全体にカソード電極７が形成されている。これにより他方の主表面１０Ｂにて、カソード領域６はカソード電極７に接触している。このためカソード電極７はカソード領域６に電気的に接続される。
さらに図３に示すように、半導体基板１０の一方の主表面１０Ａ上には、酸化膜８が形成されている。酸化膜８は、第１アノード活性領域４Ａおよび第１アノード外周領域４Ｂの双方に接するように、両者間を跨ぐように形成されている。また他の酸化膜８は、第１アノード外周領域４Ｂおよび第２アノード領域５の双方に接するように、両者間を跨ぐように形成されている。酸化膜８は、第１アノード活性領域４Ａ、第１アノード外周領域４Ｂおよび第２アノード領域５のそれぞれの一方の主表面１０Ａに接する部分の一部のみを覆うように形成されている。このため酸化膜８のＸ方向についての端面は、第１アノード活性領域４Ａ、第１アノード外周領域４Ｂおよび第２アノード領域５のそれぞれの一方の主表面１０Ａにて開口部８Ａを形成している。つまり開口部８Ａにおいて、第１アノード活性領域４Ａ、第１アノード外周領域４Ｂおよび第２アノード領域５のそれぞれは、酸化膜８に覆われないように酸化膜８から露出している。
第１アノード活性領域４Ａの酸化膜８からの開口部８Ａには、活性部電極１Ａが接触している。これにより第１アノード活性領域４Ａと活性部電極１Ａとが電気的に接続されている。同様に、第１アノード外周領域４Ｂの酸化膜８からの開口部８Ａには、外周電極１Ｂが接触している。これにより第１アノード外周領域４Ｂと外周電極１Ｂとが電気的に接続されている。さらに、第２アノード領域５の酸化膜８からの開口部８Ａには、第２アノード電極２が接触している。これにより第２アノード領域５と第２アノード電極２とが電気的に接続されている。
活性部電極１Ａ、外周電極１Ｂおよび第２アノード電極２は、その一部が酸化膜８の表面を覆うように配置されている。より具体的には、酸化膜８は、活性部電極１Ａと外周電極１Ｂとの双方の一部に接触するようにこれら双方に跨っている。また別の酸化膜８は、外周電極１Ｂと第２アノード電極２との双方の一部に接触するようにこれら双方に跨っている。
図５は、実施の形態１の第２例の半導体装置の概略断面図である。図５を参照して、本実施の形態の第２例に係る半導体装置１００は、同第１例に係る図３の半導体装置１００と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、特に差異点等がなければその説明を繰り返さない。ただし図５においては図３と比較して、第１アノード電極１および第１アノード領域４の構成に差異を有している。
具体的には、図５では第１アノード電極１が活性部電極１Ａと外周電極１Ｂとの２つに分かれておらず、図３でのこれらが一体となったような単一の第１アノード電極１としての活性部電極１Ａのみを有している。活性部電極１Ａは図３の活性部電極１Ａと外周電極１Ｂとが配置される領域、およびこれらの間の領域の全体に形成されている。また第１アノード領域４が第１アノード活性領域４Ａと第１アノード外周領域４Ｂとの２つに分かれておらず、図３でのこれらが一体となったような単一の第１アノード領域４としての第１アノード活性領域４Ａのみを有している。第１アノード活性領域４Ａは図３の第１アノード活性領域４Ａと第１アノード外周領域４Ｂとが配置される領域、およびこれらの間の領域の全体に形成されている。図５の半導体装置１００は、図示されない平面図においては、図１の半導体装置１００の活性部電極１Ａと外周電極１Ｂとが一体となり、単一の第１アノード電極１としての活性部電極１Ａの意味を有する態様となる。
図３の第１例における外周電極１Ｂは、活性部電極１Ａを含むダイオードをある値以上の耐圧を有する構成とする観点から設けられている。しかし上記ダイオードが大きな耐圧を確保できるのであれば、ガードリングとしての外周電極１Ｂは不要となる。その場合には、図５の第２例のような構成の半導体装置１００も、本実施の形態の１例として想定できる。
図６は、実施の形態１の第３例の半導体装置の概略断面図である。図６を参照して、本実施の形態の第３例に係る半導体装置１００は、同第１例に係る図３の半導体装置１００と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、特に差異点等がなければその説明を繰り返さない。ただし図６においては図３と比較して、ＳＩｎＳｉＮ膜３の構成に差異を有している。
具体的には、図６では第１アノード電極１の活性部電極１Ａおよび外周電極１Ｂのみに、図３と同様の態様を有するＳＩｎＳｉＮ膜３が形成されている。このため図６では第１端部１Ｅを覆うようにＳＩｎＳｉＮ膜３が形成されている。しかし図６では第２アノード電極２はＳＩｎＳｉＮ膜３に覆われていない。このため第２端部２Ｅ上にはＳＩｎＳｉＮ膜３が形成されていない。
本実施の形態においては、第１端部１Ｅおよび第２端部２Ｅの少なくともいずれかのみを覆うようにＳＩｎＳｉＮ膜３が形成されればよい。このため図６のように、第１アノード電極１の第１端部１Ｅのみを覆い、第２アノード電極２の第２端部２Ｅを覆わないようにＳＩｎＳｉＮ膜３が形成されてもよい。また図示されないが、図６と逆に、第２アノード電極２のみに図３と同様の態様で第２端部２Ｅを覆うＳＩｎＳｉＮ膜３が形成され、第１アノード電極１には第１端部１Ｅを覆うＳＩｎＳｉＮ膜３が形成されない構成であってもよい。またたとえば図５の第２例のように第１アノード電極１が活性部電極１Ａのみを有する構成において、第１端部１Ｅおよび第２端部２ＥのいずれかのみにＳＩｎＳｉＮ膜３が形成された構成としてもよい。これらの構成も、半導体装置１００の更なる変形例として想定される。
以上の図３、図５、図６において、活性領域１１Ａ、外周領域１１Ｂおよびモニター部１２間の境界をＺ方向に延びる点線で示している。ただしこの点線の位置は、上記各図における位置に対して左右方向に多少変化してもよい。たとえば図３、図６の左側の点線は、Ｘ方向について活性部電極１Ａと外周電極１Ｂとの間の任意の位置に配置されればよい。図３、図６の右側の点線は、Ｘ方向について外周電極１Ｂと第２アノード電極２との間の任意の位置に配置されればよい。
次に、図７を参照しながら、本実施の形態の作用効果を説明する。
本開示に従った半導体装置１００は、半導体基板１０と、第１アノード電極１と、第２アノード電極２とを備える。第１アノード電極１は半導体基板１０上に配置される。第２アノード電極２は半導体基板１０上に第１アノード電極１と間隔をあけてその周囲に配置される。第１アノード電極１の第２アノード電極２側の第１端部１Ｅ、および第２アノード電極２の第１アノード電極１側の第２端部２Ｅの少なくともいずれかはＳＩｎＳｉＮ膜３に覆われる。
半導体装置１００の駆動により、第１アノード電極１の第１端部１Ｅと第２アノード電極２の第２端部２Ｅとの間に電位差が生じる。このため第１アノード電極１と第２アノード電極２との間で放電が起こり得る状態となる。しかし半導体装置１００は半絶縁性、すなわち絶縁性を有するＳＩｎＳｉＮ膜３を有する。このため、たとえばＳＩｎＳｉＮ膜３を有さないが他はすべて半導体装置１００と同構成のものに比べて、第１端部１Ｅと第２端部２Ｅとの間の絶縁距離としての空間距離および沿面距離が延びる。このように沿面距離が延びることにより、半導体装置１００は、第１端部１Ｅを含む第１アノード電極１と、第２端部２Ｅを含む第２アノード電極２との間の放電を抑制できる。
図７は、実施の形態１の半導体装置の作用効果を説明するための概略図である。図７を参照して、同図の（Ｂ）および（Ｄ）は、図６の半導体装置１００の一方の主表面１０Ａ上の領域の一部を抜き取り示している。一方、（Ａ）は比較例であり、（Ｂ）に対してＳＩｎＳｉＮ膜３が形成されていない点において異なっているが、他は（Ｂ）と同様である。また（Ｃ）は比較例であり、（Ｄ）に対してＳＩｎＳｉＮ膜３が形成されていない点において異なっているが、他は（Ｄ）と同様である。なお図７においては酸化膜８、第１アノード領域４、第２アノード領域５は図示省略されている。また図７各図においては、外周電極１Ｂと第２アノード電極２とのＸ方向に沿う距離はＬとする。
ＳＩｎＳｉＮ膜３を有さない比較例（Ａ）において、外周電極１Ｂと第２アノード電極２との絶縁距離である空間距離は、図中矢印で示すように、第１端部１Ｅの最上点１Ｕと第２端部２Ｅの最上点２Ｕとの距離Ｌに等しい。これに対し、本実施の形態の第３例（Ｂ）において、外周電極１Ｂと第２アノード電極２との絶縁距離である沿面距離は、図中矢印で示すように、距離Ｌよりも大きくなる。（Ｂ）での沿面距離はＳＩｎＳｉＮ膜３の表面に沿って延び、ＳＩｎＳｉＮ膜３を超える必要がある分だけ、（Ａ）での空間距離よりも大きくなる。
上記と同様に、ＳＩｎＳｉＮ膜３を有さない比較例（Ｃ）において、外周電極１Ｂと第２アノード電極２との絶縁距離である空間距離は、図中矢印で示すように、第１端部１Ｅの最下点１Ｌと第２端部２Ｅの最下点２Ｌとの距離Ｌに等しい。これに対し、本実施の形態の態様である（Ｄ）において、外周電極１Ｂと第２アノード電極２との沿面距離は、図中矢印で示すように、距離Ｌよりも大きくなる。（Ｄ）での沿面距離はＳＩｎＳｉＮ膜３の表面に沿って延び、ＳＩｎＳｉＮ膜３を超える必要がある分だけ、（Ｃ）での空間距離よりも大きくなる。
なお図７においては図６の第３例を引用しているが、たとえば図３の第１例においては図７の（Ｂ），（Ｄ）よりもさらに沿面距離が大きくなる。第１アノード電極１の第１端部１Ｅに加え、モニター電極としての第２アノード電極２の第２端部２ＥにもＳＩｎＳｉＮ膜３が形成されるためである。
上記本開示に従った半導体装置１００は、ＳＩｎＳｉＮ膜３の代わりに、ポリイミド膜など樹脂系の絶縁膜を用いてもよい。すなわち上記の半導体装置１００は、半導体基板１０と、第１アノード電極１と、第２アノード電極２とを備える。第１アノード電極１は半導体基板１０上に配置される。第２アノード電極２は半導体基板１０上に第１アノード電極１と間隔をあけてその周囲に配置される。第１アノード電極１の第２アノード電極２側の第１端部１Ｅ、および第２アノード電極２の第１アノード電極１側の第２端部２Ｅの少なくともいずれかは、ポリイミド膜などの樹脂系の絶縁膜に覆われる。この場合の作用効果は上記と同様であるためその説明を繰り返さない。
上記半導体装置１００において、半導体基板１０上における第１アノード電極１は、活性部電極１Ａと、外周電極１Ｂとを含む。外周電極１Ｂは活性部電極１Ａと間隔をあけて活性部電極１Ａの第２アノード電極２側に配置される。第１端部１Ｅは、外周電極１Ｂの第２アノード電極２側の端部である。このような構成であることがより好ましい。このようにすれば、外周電極１Ｂがガードリングとして機能することにより、ダイオードの高い耐圧を確保できる。
上記半導体装置１００において、ＳＩｎＳｉＮ膜３は、活性部電極１Ａの表面の少なくとも一部と、第１端部１Ｅを含む外周電極１Ｂの半導体基板１０側を向く表面以外の表面上とを連なるように形成される。このような構成であることがより好ましい。なおここでは、ＳＩｎＳｉＮ膜３は、活性部電極１Ａの表面の少なくとも一部と、第１端部１Ｅを含む外周電極１Ｂの半導体基板１０側を向く表面以外の表面上の全体とを連なるように形成されることがより好ましい。つまりこの場合、第１アノード電極１において活性部電極１Ａと外周電極１Ｂとを跨ぐようにＳＩｎＳｉＮ膜３が形成される。これにより、たとえば半導体装置１００をパッケージ内に搭載する際に、Ｚ方向上側から加わる応力により、活性部電極１Ａと外周電極１Ｂとが潰され互いに接触し短絡することを抑制できる。またこれにより、活性部電極１Ａと外周電極１Ｂとの間での放電を抑制できる。
なおたとえば図３または図５において、第１アノード電極１を覆うＳＩｎＳｉＮ膜３と、第２アノード電極２を覆うＳＩｎＳｉＮ膜３とが一体となるように形成されてもよい。つまり当該ＳＩｎＳｉＮ膜３は、第１アノード電極１と第２アノード電極２とを跨ぐように形成されてもよい。
実施の形態２．
図８は、実施の形態２の半導体装置の概略断面図である。図８を参照して、本実施の形態に係る半導体装置１００は、実施の形態１の各例、たとえば第１例に係る図３の半導体装置１００と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、特に差異点等がなければその説明を繰り返さない。ただし図８においては図３と比較して、凸構造３０をさらに備える点において差異を有している。
具体的には、図８の半導体装置１００は、半導体基板１０上、すなわち一方の主表面１０Ａ上に、凸構造３０を有している。凸構造３０は一方の主表面１０Ａ上における第１アノード電極１の外周電極１Ｂと第２アノード電極２との間、および第２アノード電極２の第１アノード電極１と反対側に形成されている。より詳しくは、外周電極１Ｂの第１端部１Ｅを覆うＳＩｎＳｉＮ膜３と、第２アノード電極２の第２端部２Ｅを覆うＳＩｎＳｉＮ膜３との間に、これらと間隔をあけて、凸構造３０が形成されている。また第２アノード電極２の第３端部２Ｇを覆うＳＩｎＳｉＮ膜３と間隔をあけてＸ方向に隣り合うように、凸構造３０が形成されている。ただし凸構造３０は外周電極１Ｂおよび第２アノード電極２の間のみに形成されてもよい。
凸構造３０は、一方の主表面１０ＡからＺ方向上方に延びる柱状である。凸構造３０はＳＩｎＳｉＮ膜３により形成される。凸構造３０のＳＩｎＳｉＮ膜３は、第１アノード電極１および第２アノード電極２を覆うＳＩｎＳｉＮ膜３と同一の層として形成されたものであってもよいし、これとは異なる層として形成されたものであってもよい。凸構造３０のＳＩｎＳｉＮ膜３が第１アノード電極１などを覆うＳＩｎＳｉＮ膜３と同一の層であれば、凸構造３０のＺ方向の寸法は第１アノード電極１などを覆うＳＩｎＳｉＮ膜３の厚みとほぼ同一となる。したがって本実施の形態の凸構造３０は、第１アノード電極１および第２アノード電極２上にＳＩｎＳｉＮ膜３が形成された構造よりもＺ方向の寸法が小さくてもよい。
なお本実施の形態においても、実施の形態１と同様に、ＳＩｎＳｉＮ膜３の代わりに、ポリイミド膜などの樹脂系の絶縁膜が用いられてもよい。あるいはＳＩｎＳｉＮ膜３とポリイミド膜などとが積層されてもよい。
次に、本実施の形態の作用効果を説明する。本開示に従った半導体装置１００は、実施の形態１の半導体装置１００と同様の作用効果に加え、以下の作用効果を奏する。
本開示に従った半導体装置１００は、半導体基板１０上における第１アノード電極１と第２アノード電極２との間に、ＳＩｎＳｉＮ膜３を含む凸構造３０をさらに備える。凸構造３０により、これを有しない場合に比べて、第１アノード電極１と第２アノード電極２との間の放電を抑制する効果をさらに高めることができる。凸構造３０の外縁の長さの分だけ、第１アノード電極１と第２アノード電極２との間の沿面距離が、実施の形態１よりもさらに長くなるためである。
実施の形態３．
図９は、実施の形態３の第１例の半導体装置の概略断面図である。図９を参照して、本実施の形態に係る半導体装置１００は、実施の形態２に係る図８の半導体装置１００と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、特に差異点等がなければその説明を繰り返さない。ただし図９においては図８と比較して、凸構造３０の構成において差異を有している。
具体的には、本実施の形態においては、凸構造３０は、ＳＩｎＳｉＮ膜３と、それ以外の材質からなる他の材質部３１とを含んでいる。凸構造３０は、ＳＩｎＳｉＮ膜３と、他の材質部３１とが互いに積層された２層構造を有している。凸構造３０は、３層以上の複数層からなる構造であってもよい。
図９の凸構造３０においては、他の材質部３１が下層として形成され、その表面を覆うようにたとえば半絶縁性のＳＩｎＳｉＮ膜３が上層として形成されている。このため他の材質部３１はたとえば第１アノード電極１および第２アノード電極２と同一の層として、これらの電極と同一の導電材料として形成されてもよい。あるいは当該各電極と異なる層である薄膜としての他の材質部３１が形成されてもよい。その場合、他の材質部３１の半導体基板１０側つまり下側を向く表面以外の表面上を覆うように、ＳＩｎＳｉＮ膜３が形成されることで、凸構造３０が形成されている。ＳＩｎＳｉＮ膜３は、他の材質部３１の下側を向く表面以外の表面の全体を覆うように形成されることが好ましい。
図１０は、実施の形態３の第２例の半導体装置の概略断面図である。図１０を参照して、本実施の形態の第２例に係る半導体装置１００は、同第１例に係る図９の半導体装置１００と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、特に差異点等がなければその説明を繰り返さない。ただし図１０においては図９と比較して、凸構造３０のＺ方向の寸法が異なっている。
具体的には、図９においてはＳＩｎＳｉＮ膜３と他の材質部３１とを合わせた凸構造３０全体のＺ方向の寸法は、第１アノード電極１とその上に形成されたＳＩｎＳｉＮ膜３とを合わせた部分のＺ方向の寸法とほぼ等しい。これに対して図１０においては、ＳＩｎＳｉＮ膜３と他の材質部３１とを合わせた凸構造３０全体のＺ方向の寸法は、第１アノード電極１とその上に形成されたＳＩｎＳｉＮ膜３とを合わせた部分のＺ方向の寸法よりも大きい。図１０においては、凸構造３０を構成する他の材質部３１のＺ方向の寸法が、第１アノード電極１とその上に形成されたＳＩｎＳｉＮ膜３とを合わせた部分のＺ方向の寸法よりも大きい。このような構成であってもよい。
なお本実施の形態においても、実施の形態１，２と同様に、ＳＩｎＳｉＮ膜３の代わりに、ポリイミド膜などの樹脂系の絶縁膜が用いられてもよく、ＳＩｎＳｉＮ膜３とポリイミド膜などとが積層されてもよい。また本実施の形態の各例の構成は、実施の形態１の各例の特徴と組み合わせられてもよい。
次に、本実施の形態の作用効果を説明する。本開示に従った半導体装置１００は、実施の形態１，２の半導体装置１００と同様の作用効果に加え、以下の作用効果を奏する。
本開示に従った半導体装置１００は、上記凸構造３０は、ＳＩｎＳｉＮ膜３と、ＳＩｎＳｉＮ膜３の内側に配置されるＳＩｎＳｉＮ膜３以外の材質からなる他の材質部３１とを含む。このように本実施の形態の半導体装置１００の凸構造３０は複数層からなる構造となっている。このようにすれば、たとえば実施の形態２のようにＳＩｎＳｉＮ膜３のみからなる単層構造の凸構造３０に比べて、Ｚ方向の寸法が大きくなる。このため実施の形態２の凸構造３０を有する場合に比べて、第１アノード電極１と第２アノード電極２との間の沿面距離をさらに長くすることができる。このため実施の形態２に比べて、第１アノード電極１と第２アノード電極２との間の放電を抑制する効果をさらに高めることができる。
なお図１０のように凸構造３０のＺ方向の寸法を大きくすれば、凸構造３０による第１アノード電極１と第２アノード電極２との間の沿面距離をさらに長くすることができる。このため図９に比べて、第１アノード電極１と第２アノード電極２との間の放電を抑制する効果をさらに高めることができる。
実施の形態４．
図１１は、実施の形態４における、図４と同領域の概略拡大上面図である。図１１を参照して、本実施の形態にかかる半導体装置１００は、実施の形態１の第１例の半導体装置１００と基本的に同一の構成を有している。このため同一の構成要素には同一の符号を付し、特に差異点等がなければその説明を繰り返さない。ただし図１１においては図４と比較して、第１アノード電極１の外周電極１Ｂおよび第２アノード電極２の平面形状が異なっている。
具体的には、外周電極１Ｂの第１端部１Ｅの一部であり、第２アノード電極２の第２端部２Ｅと直接向かい合う表面である第１端面１Ｆを考える。また第２アノード電極２の第２端部２Ｅの一部であり、外周電極１Ｂの第１端部１Ｅと直接向かい合う表面である第２端面２Ｆを考える。図１１においては、第１端面１Ｆの角部、および第２端面２Ｆの角部に面取り部４０が形成されている。
図１２は、図１１と同領域における、第１端面および第２端面の角部を示す概略拡大上面図である。図１２を参照して、角部４１は、第１端面１Ｆおよび第２端面２Ｆが、その延びる方向についての端部にて、外側から見て凸状に屈曲した部分である。このため図１２においては、外周電極１Ｂに２つ、第２アノード電極２に４つの角部４１が形成されている。角部４１がなす角度は、たとえば直角であってもよいし、直角より大きい鈍角であってもよい。この角部４１に対し、元々平面状である第１端面１Ｆおよび第２端面２Ｆが曲面状、特にたとえば平面視にて円弧状となるように、面取り加工される。これにより図１２の角部４１は、図１１の面取り部４０のような態様とされる。
なお図１１においては、図１２の角部４１のすべてに対して曲面が形成され、面取り部４０が形成されている。しかし、図１２中の複数の角部４１のうち一部のみに対して曲面が形成され、面取り部４０が形成されてもよい。
面取り部４０がたとえば平面視にて円弧状である場合、当該円弧状の半径は、第１アノード電極１の方が第２アノード電極２よりも大きくなる。ただし当該円弧状の半径は第１アノード電極１と第２アノード電極２とでほぼ等しくてもよいし、逆に当該円弧状の半径は第２アノード電極２の方が第１アノード電極１よりも大きくてもよい。
なお本実施の形態においても、ＳＩｎＳｉＮ膜３の代わりに、ポリイミド膜などの樹脂系の絶縁膜が用いられてもよい。また本実施の形態の各例の構成は、実施の形態１〜３の各例の特徴と組み合わせられてもよい。
次に、本実施の形態の作用効果を説明する。本開示に従った半導体装置１００は、実施の形態１〜３の半導体装置１００と同様の作用効果に加え、以下の作用効果を奏する。
本開示に従った半導体装置１００は、第１端部１Ｅの第２端部２Ｅと向かい合う第１端面１Ｆの角部４１、および第２端部２Ｅの第１端部１Ｅと向かい合う第２端面２Ｆの角部４１に面取り部４０が形成されている。図１１の面取り部４０は、たとえば図１２の角部４１に比べて、外周電極１Ｂ内および第２アノード電極２内の電界集中を抑制できる。これにより、面取り部４０は、角部４１に比べて、第１端面１Ｆと第２端面２Ｆとの間での放電を抑制できる。
以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本実施の形態は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 第１アノード電極、１Ａ 活性部電極、１Ｂ 外周電極、１Ｅ 第１端部、１Ｆ 第１端面、１Ｌ，２Ｌ 最下点、１Ｕ，２Ｕ 最上点、２ 第２アノード電極、２Ｅ 第２端部、２Ｆ 第２端面、３ ＳＩｎＳｉＮ膜、４ 第１アノード領域、４Ａ 第１アノード活性領域、４Ｂ 第１アノード外周領域、５ 第２アノード領域、６ カソード領域、７ カソード電極、８ 酸化膜、８Ａ 開口部、１０ 半導体基板、１０Ａ 一方の主表面、１０Ｂ 他方の主表面、１１ ダイオード部、１１Ａ 活性領域、１１Ｂ 外周領域、１２ モニター部、３０ 凸構造、３１ 他の材質部、４０ 面取り部、４１ 角部、１００ 半導体装置。

Claims (6)

  1. 半導体基板と、
    前記半導体基板上に配置される第１アノード電極と、
    前記半導体基板上に前記第１アノード電極と間隔をあけてその周囲に配置される第２アノード電極とを備え、
    前記第１アノード電極の前記第２アノード電極側の第１端部、および前記第２アノード電極の前記第１アノード電極側の第２端部の少なくともいずれかはＳＩｎＳｉＮ膜に覆われる、半導体装置。
  2. 前記半導体基板上における前記第１アノード電極は、活性部電極と、前記活性部電極と間隔をあけて前記活性部電極の前記第２アノード電極側に配置される外周電極とを含み、
    前記第１端部は、前記外周電極の前記第２アノード電極側の端部である、請求項１に記載の半導体装置。
  3. 前記ＳＩｎＳｉＮ膜は、前記活性部電極の表面の少なくとも一部と、前記第１端部を含む前記外周電極の前記半導体基板側を向く表面以外の表面上とを連なるように形成される、請求項２に記載の半導体装置。
  4. 前記半導体基板上における前記第１アノード電極と前記第２アノード電極との間に、前記ＳＩｎＳｉＮ膜を含む凸構造をさらに備える、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記凸構造は、前記ＳＩｎＳｉＮ膜と、前記ＳＩｎＳｉＮ膜の内側に配置される前記ＳＩｎＳｉＮ膜以外の材質からなる他の材質部とを含む、請求項４に記載の半導体装置。
  6. 前記第１端部の前記第２端部と向かい合う第１端面の角部、および前記第２端部の前記第１端部と向かい合う第２端面の角部に面取り部が形成された、請求項１〜５のいずれか１項に記載の半導体装置。
JP2020018782A 2020-02-06 2020-02-06 半導体装置 Active JP7378308B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020018782A JP7378308B2 (ja) 2020-02-06 2020-02-06 半導体装置
US17/136,906 US11495667B2 (en) 2020-02-06 2020-12-29 Semiconductor device
DE102021100268.0A DE102021100268A1 (de) 2020-02-06 2021-01-11 Halbleitervorrichtung
CN202110136167.0A CN113224174A (zh) 2020-02-06 2021-02-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020018782A JP7378308B2 (ja) 2020-02-06 2020-02-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2021125588A true JP2021125588A (ja) 2021-08-30
JP7378308B2 JP7378308B2 (ja) 2023-11-13

Family

ID=76968738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020018782A Active JP7378308B2 (ja) 2020-02-06 2020-02-06 半導体装置

Country Status (4)

Country Link
US (1) US11495667B2 (ja)
JP (1) JP7378308B2 (ja)
CN (1) CN113224174A (ja)
DE (1) DE102021100268A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359377A (ja) * 2001-03-30 2002-12-13 Mitsubishi Electric Corp 半導体装置
JP2010267655A (ja) * 2009-05-12 2010-11-25 Mitsubishi Electric Corp 半導体装置
JP2014033053A (ja) * 2012-08-02 2014-02-20 Toyota Motor Corp 半導体装置及びその製造方法
WO2015104900A1 (ja) * 2014-01-10 2015-07-16 三菱電機株式会社 半導体装置
WO2016046872A1 (ja) * 2014-09-22 2016-03-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2016207732A (ja) * 2015-04-17 2016-12-08 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004428A (ja) * 2010-06-18 2012-01-05 Mitsubishi Electric Corp パワー半導体素子
CN102005475B (zh) * 2010-10-15 2012-07-25 无锡新洁能功率半导体有限公司 具有改进型终端的igbt及其制造方法
JP6194779B2 (ja) * 2013-12-09 2017-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法
US10541323B2 (en) * 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
JP6790908B2 (ja) * 2017-02-23 2020-11-25 株式会社デンソー 半導体装置
JP7113601B2 (ja) * 2017-08-10 2022-08-05 新電元工業株式会社 半導体装置及び半導体装置の製造方法
US20210399143A1 (en) * 2018-12-03 2021-12-23 Macom Technology Solutions Holdings, Inc. Pin diodes with multi-thickness intrinsic regions
WO2020176878A1 (en) * 2019-02-28 2020-09-03 Macom Technology Solutions Holdings, Inc. Monolithic multi-i region diode switches
JP7467918B2 (ja) * 2020-01-09 2024-04-16 富士電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359377A (ja) * 2001-03-30 2002-12-13 Mitsubishi Electric Corp 半導体装置
JP2010267655A (ja) * 2009-05-12 2010-11-25 Mitsubishi Electric Corp 半導体装置
JP2014033053A (ja) * 2012-08-02 2014-02-20 Toyota Motor Corp 半導体装置及びその製造方法
WO2015104900A1 (ja) * 2014-01-10 2015-07-16 三菱電機株式会社 半導体装置
WO2016046872A1 (ja) * 2014-09-22 2016-03-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2016207732A (ja) * 2015-04-17 2016-12-08 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11495667B2 (en) 2022-11-08
DE102021100268A1 (de) 2021-08-12
US20210249514A1 (en) 2021-08-12
CN113224174A (zh) 2021-08-06
JP7378308B2 (ja) 2023-11-13

Similar Documents

Publication Publication Date Title
JP4671814B2 (ja) 半導体装置
WO2015080162A1 (ja) 半導体装置
US20140327042A1 (en) Semiconductor electrostatic protection circuit device
US9214523B2 (en) Field-effect transistor
JP5633135B2 (ja) 半導体装置
JP2017005170A (ja) 半導体装置
US9257501B2 (en) Semiconductor device
WO2013038616A1 (ja) 半導体集積回路装置
JP2021125588A (ja) 半導体装置
JP7188230B2 (ja) 半導体装置
JP2020043200A (ja) 半導体装置
JP7177360B2 (ja) 発光素子及び発光装置
KR20130077477A (ko) 파워 반도체 소자 및 그 제조 방법
JP5549936B2 (ja) 半導体装置
WO2019225338A1 (ja) 半導体装置
CN107799515B (zh) 半导体装置
JP2011060883A (ja) 絶縁ゲートトランジスタ
JP2023181665A (ja) 半導体装置及び電子機器
WO2018061178A1 (ja) 半導体装置
WO2017203671A1 (ja) 半導体装置
JP7404601B2 (ja) 半導体集積回路
US20220302323A1 (en) Semiconductor integrated circuit
JP5655370B2 (ja) 半導体装置
JP2024071021A (ja) 半導体装置
CN115842052A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231031

R150 Certificate of patent or registration of utility model

Ref document number: 7378308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150