CN102005475B - 具有改进型终端的igbt及其制造方法 - Google Patents

Abstract

本发明涉及一种具有改进型终端的IGBT及其制造方法，其第二分压保护区包括至少一个第二导电类型注入区，第二导电类型注入区在第一导电类型漂移区内沿第一主面指向第二主面的方向延伸，相邻的第二导电类型注入区由第一导电类型漂移区相间隔；第二导电类型注入区内包括至少一个分压沟槽，分压沟槽位于第二导电类型注入区内，并沿第二导电类型注入区的轴线分布；分压沟槽内填充有第一绝缘介质层，第一绝缘介质层填充在分压沟槽内，并覆盖在半导体基板相应的第一主面上。本发明提高了器件的耐压可靠性，增大了器件设计尺寸和制造工艺波动的容宽窗口，缩小了器件终端保护区所占芯片整体面积的比重，从而降低了成本。

Description

具有改进型终端的IGBT及其制造方法

技术领域

本发明涉及一种功率半导体器件，尤其是一种具有改进型终端的IGBT及其制造方法。

背景技术

绝缘栅双极型晶体管IGBT（Insulated Gate Bipolar Transistor）的出现大大改善了传统金属-氧化物-半导体场效应晶体管MOSFET固有存在的器件耐压与导通电阻相互牵制的情况，这源于IGBT是一种结合了绝缘栅MOS晶体管与双极型晶体管的高电流密度特性的器件，导通电阻的大幅降低为IGBT器件合理有效地提升耐压带来巨大的操作空间。而确保IGBT获得较高耐压的一个重要前提条件就是所述IGBT器件必需具备一种优良的终端保护结构。现有的终端保护结构包括传统的场限环（FLR）结构、场限环加场板（FP）结构、场板结构、结终端延伸（JTE）结构、横向变掺杂（VLD）结构等。目前已知广泛使用于中高压IGBT的终端保护结构包括传统的场限环（FLR）结构、场限环加场板（FP）结构。

传统的场限环（FLR）结构26如图1所示。所述IGBT器件包含左侧的器件有源区和位于有源区右侧的器件终端保护区，所述IGBT器件的终端保护区包含多个互不接触，并且依照指定距离相邻排布的P型场限环14。当所述IGBT器件耐压工作时，所述P型场限环14沿着由器件有源区指向器件终端保护区的方向依次耗尽，并且形成的耗尽区依次相连通，所需耐压越高，P型场限环的数量则需越多。由此，使用上述终端保护结构存在以下不足：

1）、当所述IGBT器件工作在耐压状态时，其终端保护区的P型场限环14在远离有源区一侧的转角处产生局部高电场，过高电场的出现降低了器件耐压的可靠性。

2）、采用所述传统的场限环终端保护结构，器件所能承受的击穿电压以及器件发生击穿时的击穿点受P型场限环14间的距离影响极大，大大缩小了其设计和制造时的波动容宽、增加了生产难度。

3）、采用所述传统的场限环终端保护结构，以耐压值为1200V，电流值为10A~25A规格的IGBT器件为例，其器件终端保护区面积占芯片总面积的30%~40%，其占有比例较大，在保证器件有源区面积大小的同时，则芯片面积较大，芯片制造成本较高。

场限环加场板（FP）结构27如图2所示。所述IGBT器件包含左侧的器件有源区和位于有源区右侧的器件终端保护区，所述器件终端保护区包含多个互不接触，并且依照指定距离相邻排布的P型场限环14，所述每个P型场限环14上方设置有由导电多晶硅10和厚绝缘氧化层22构成的场板结构27；场板结构27上覆盖有绝缘介质层28。当所述IGBT器件耐压工作时，所述P型场限环14沿着由器件有源区指向器件终端保护区的方向依次耗尽，并且形成的耗尽区依次相连通，所需耐压越高，P型场限环和场板的数量则需越多。同样，采用所述场限环加场板的终端保护结构，其耐压可靠性较易受设计尺寸和制造工艺波动的影响，而且终端保护区占整体芯片面积的比重较大，制约了降低芯片成本的空间。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种具有改进型终端的IGBT及其制造方法，其提高了器件的耐压可靠性，增大了器件设计尺寸和制造工艺波动的容宽窗口，缩小了器件终端保护区所占芯片整体面积的比重，从而降低了成本。

按照本发明提供的技术方案，所述具有改进型终端的IGBT，在所述IGBT器件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外围；所述终端保护区包括位于其内圈的分压保护区及位于其外圈的截止保护区；所述分压保护区包括第一分压保护区与第二分压保护区，所述第一分压保护区环绕保护有源区，第二分压保护区位于第一分压保护区的外圈，并环绕包围第一分压保护区及有源区；其创新在于：

在所述IGBT器件的截面上，所述半导体基板具有两个相对的主面，所述主面包括第一主面与第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；第二分压保护区包括至少一个第二导电类型注入区，所述第二导电类型注入区在第一导电类型漂移区内沿第一主面指向第二主面的方向延伸，相邻的第二导电类型注入区由第一导电类型漂移区相间隔；

所述第二导电类型注入区内包括至少一个分压沟槽，所述分压沟槽位于第二导电类型注入区内，并沿由第一主面指向第二主面的方向在第二导电类型注入区内延伸；所述分压沟槽内填充有第一绝缘介质层，所述第一绝缘介质层填充在分压沟槽内，并覆盖在半导体基板相应的第一主面上。

在所述IGBT器件的截面上，分压沟槽的宽度及深度小于所述分压沟槽所在第二导电类型注入区相应的宽度及深度；第二分压保护区内的分压沟槽沿着有源区指向截止保护区的方向宽度逐渐变宽，并被相应第二导电类型注入区所包围；所述分压沟槽的宽度为0.4~6μm。在所述IGBT器件的截面上，所述有源区为沟槽型IGBT结构或平面型IGBT结构。

在所述IGBT器件的截面上，沟槽型IGBT结构包括元胞沟槽，所述元胞沟槽位于第二导电类型阱区，深度伸入第二导电类型阱区下方的第一导电类型漂移区；元胞沟槽内壁表面生长有绝缘氧化层，在所述内壁生长有绝缘氧化层的元胞沟槽内淀积导电多晶硅，有源区内的元胞通过位于元胞沟槽内的导电多晶硅并联成整体；元胞沟槽的外壁上方设有第一导电类型注入区，所述第一导电类型注入区与元胞沟槽的外壁相接触；元胞沟槽的槽口覆盖有第二绝缘介质层，所述第二绝缘介质层位于半导体基板的第一主面上，并覆盖在相应的第一分压保护区上；元胞沟槽两侧的上方均设有第一接触孔，所述第一接触孔内淀积有发射极金属，所述发射极金属覆盖在有源区上，并填充在第一分压保护区上方的第一接触孔内；发射极金属与有源区内的第二导电类型阱区、第一分压保护区相接触，并将有源区内的第二导电类型阱区与第一分压保护区连接成等电位。

所述第一分压保护区包括一个第二导电类型注入区，所述第二导电类型注入区与邻近分压保护区的元胞沟槽外壁相接处，并包围相应的第一导电类型注入区；第一分压保护区内的第二导电类型注入区与第二分压保护区内的第二导电类型注入区通过第一导电类型漂移区相间隔。

在所述IGBT器件的截面上，所述半导体基板的第二主面上设有第二导电类型集电区，半导体基板对应于设置第二导电类型集电区的第二主面上淀积有集电极金属。

在所述IGBT器件的截面上，所述截止保护区包括第二导电类型阱区，所述第二导电类型阱区位于第一导电类型漂移区内，并沿半导体基板的第一主面指向第二主面的方向在第一导电类型漂移区内延伸；截止保护区内的第二导电类型阱区的一端与半导体基板的第一主面相接触；第二导电类型阱区的上部设有第一导电类型注入区；第一绝缘介质层覆盖在截止保护区上，截止保护区对应于第一导电类型注入区的上方设有第二接触孔，所述第二接触孔内淀积有截止保护区金属，所述截止保护区金属并覆盖在第一绝缘介质层对应于邻近截止保护区的端部表面。

所述具有改进型终端的IGBT的制造方法包括如下步骤：

a、提供具有两个相对主面的第一导电类型的半导体基板，所述两个主面包括第一主面和第二主面；半导体基板的第一主面与第二主面间包括第一导电类型漂移区；b、在半导体基板的第一主面上，选择性地掩蔽和注入第二导电类型杂质离子，并通过高温推结形成第二导电类型注入区，从而得到第一分压保护区与第二分压保护区的第二导电类型注入区；c、在上述半导体基板的第一主面上淀积硬掩膜层；d、选择性的掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜；e、在上述半导体基板的第一主面上刻蚀形成沟槽，得到位于第二分压保护区中相应第二导电类型注入区内的分压沟槽；f、去除上述半导体基板的硬掩膜层；g、在半导体基板的第一主面上淀积第一绝缘介质层，所述第一绝缘介质层填充在相应的分压沟槽内，并覆盖在半导体基板的第一主面上；h、选择性的掩蔽和刻蚀第一主面上的第一绝缘介质层，得到分压沟槽内及相应分压保护区上的第一绝缘介质层；i、在上述半导体基板的第一主面上，通过常规半导体工艺，得到IGBT器件相对应的有源区及截止保护区，所述有源区为沟槽型IGBT结构或平面型IGBT结构；j、在上述半导体基板的第二主面上，注入第二导电类型杂质离子，通过高温推结形成第二导电类型集电区；k、在所述半导体基板的第二主面上淀积金属层，形成集电极金属。

所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相淀积二氧化硅或热氧化二氧化硅加氮化硅。

所述步骤i中，当所述IGBT器件的有源区采用沟槽结构时，包括如下步骤：i1、在步骤h得到半导体基板的第一主面上淀积硬掩膜层，并选择性地掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，所述沟槽包括元胞沟槽；i2、去除上述半导体基板第一主面上的硬掩膜层；i3、在上述元胞沟槽及半导体基板的第一主面上同时生长绝缘氧化层，得到位于元胞沟槽内壁上的绝缘氧化层；i4、在上述元胞沟槽内及半导体基板的第一主面上淀积导电多晶硅，刻蚀去除第一主面上的导电多晶硅，得到位于元胞沟槽内的导电多晶硅；i5、在上述半导体基板的第一主面上，自对准注入第二导电类型杂质离子，并通过高温推结形成第二导电类型阱区，所述第二导电类型阱区包括有源区及截止保护区内的第二导电类型阱区；i6、在上述半导体基板的第一主面上，进行源区光刻，并选择性的注入高度的第一导电类型的杂质离子，并通过高温推结形成第一导电类型注入区，得到有源区及截止保护区内的第一导电类型注入区；i7、在上述半导体基板的第一主面上淀积第二绝缘介质层，所述第二绝缘介质层覆盖元胞沟槽的槽口，并对上述第二绝缘介质层进行接触孔光刻刻蚀，同时得到第一接触孔和第二接触孔；i9、在上述半导体基板的第一主面上淀积金属层，并进行金属层光刻和刻蚀，形成发射极金属与截止保护区金属；所述发射极金属填充在第一接触孔，截止保护区金属填充第二接触孔。

所述“第一导电类型”和“第二导电类型”两者中，对于N型IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型IGBT器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。

本发明的优点：

1、本发明在所述第二分压保护区的第二导电类型注入区内设置分压沟槽，在IGBT器件处于反向耐压工作状态时，分压沟槽与第二导电类型注入区同时承担集电极与发射极之间的电压降，使得电场相对均匀的分布在分压沟槽内的第一绝缘介质层上以及由第二导电类型注入区所形成的耗尽层上，避免了电场局部集中过强，大大增强了器件的耐压可靠性。

2、由于器件的反向耐压同时由分压沟槽与第二导电类型注入区同时承担，因此增大了器件耐压能力和可靠性，提高了相邻第二导电类型注入区之间间距的设计尺寸与工艺波动的容宽，为设计和制造带来更大的窗口。

3、本发明在所述第二分压保护区的第二导电类型注入区内设置分压沟槽，在保证器件击穿电压性能的同时，可减小终端保护区15%~25%的尺寸，芯片面积可节省5%~10%，降低了器件的制造成本。

4、本发明所提供的具有改进型终端的IGBT制造方法，制造工艺简单，并且与现有IGBT成熟制造工艺相兼容。

附图说明

图1为现有采用场限环（FLR）终端保护结构的IGBT剖视图。

图2为现有采用场限环（FLR）加场板（FP）终端保护结构的IGBT剖视图。

图3为本发明的俯视图。

图4为图3中分压保护区的放大俯视平面示意图。

图5为本发明的一种剖视图。

图6~图13为图3的A-A向剖视的具体工艺实施剖面图，其中：

图6为半导体基板的结构视图。

图7为在半导体基板的第一主面上形成第二导电类型注入区的剖视图。

图8为在第二导电类型注入区内形成分压沟槽后的剖视图。

图9为在分压沟槽及半导体基板的第一主面上形成相应第一绝缘介质层后的剖视图。

图10为采用元胞沟槽结构时在半导体基板的第一主面上形成元胞沟槽后的剖视图。

图11为在半导体基板上形成第一导电类型注入区后的剖视图。

图12为在半导体基板的第一主面上形成第一接触孔与第二接触孔后的剖视图。

图13为在半导体基板的第二主面上形成集电极金属后的剖视图。

图14a为现有采用场限环终端结构的器件终端反向耐压时电势分布与击穿电流分布的仿真示意图。

图14b为现有采用场限环终端结构的器件终端反向耐压时电场分布的仿真示意图。

图15a为本发明终端结构反向耐压时电势分布与击穿电流分布的仿真示意图。

图15b为本发明器件终端结构反向耐压时电场分布的仿真示意图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图3~图13所示：以N型IGBT器件为例，本发明包括有源区1、终端保护区2、第一分压保护区3、第二分压保护区4、截止保护区5、分压沟槽6、发射极金属7、第二绝缘介质层8、N型注入区9、导电多晶硅10、第一接触孔11、第一分压保护区P型注入区12、第一绝缘介质层13、第二分压保护区P型注入区14、第二接触孔15、N型漂移区16、截止保护区金属17、P阱区18、集电极金属19、P型集电区20、元胞沟槽21、绝缘氧化层22、第一主面23、第二主面24及硬掩膜层25。

如图3所示：在所述IGBT器件的俯视图上，有源区1位于半导体基板的中心区，终端保护区2环绕包围有源区1。所述终端保护区2包括位于其内圈的分压保护区及位于其外圈的截止保护区5，所述分压保护区包括第一分压保护区3及第二分压保护区4；分压保护区邻近有源区1，截止保护区5远离有源区1，截止保护区5环绕并包围有源区1及分压保护区。为了清楚的表示有源区1与第一分压保护区3，在图3中，有源区1为小云曲线包围内的区域，第一分压保护区3为两个云曲线间的区域。

如图4所示：为图3中分压保护区的俯视放大图。在所述IGBT器件分压保护区的放大图上，分压保护区包括位于其内圈的第一分压保护区3与位于其外圈的第二分压保护区4；所述第一分压保护区3内包括一圈第一分压保护区P型注入区12，所述第二分压保护区4内包括至少一圈环绕第一分压保护区3的第二分压保护区P型注入区14；所述第二分压保护区4内相邻的第二分压保护区P型注入区14通过N型漂移区16相间隔，并且与第一分压保护区3内第一分压保护区P型注入区12通过N相外延层16相隔离；所述第二分压保护区4内设置有环绕第一分压保护区3的分压沟槽6，所述分压沟槽6位于第二分压保护区P型注入区14内，并且分压沟槽6的圈数不多于第二分压保护区4内第二分压保护区P型注入区14的圈数；所述分压沟槽6沿着由第一分压保护区3指向第二分压保护区4的方向逐渐增宽。所述分压沟槽6的深度及宽度均要小于相应第二分压保护区P型注入区的深度和宽度，分压沟槽6的宽度为0.4~6μm。

如图5所示：为本发明的结构示意图。在所述IGBT器件的截面上，半导体基板具有两个相对主面，所述两个相对主面包括第一主面23及第二主面24，半导体基板的第一主面23与第二主面24间为N型漂移区16。所述分压保护区包括第一分压保护区3及第二分压保护区4；所述第一分压保护区3包括一个第一分压保护区P型注入区12，第二分压保护区4包括至少一个第二分压保护区P型注入区14；所述第一分压保护区3与第二分压保护区4间通过N型漂移区16相间隔。第一分压保护区P型注入区12与第二分压保护区P型注入区14在N型外延层16内均沿第一主面23指向第二主面24的方向延伸，且为同一制造层。在第二分压保护区4内设有至少一个分压沟槽6，所述分压沟槽6位于第二分压保护区4内的第二分压保护区P型注入区14内，分压沟槽6的深度与宽度均小于相应第二分压保护区P型注入区14的深度及宽度。当第二分压保护区4内设有多个分压沟槽6时，第二分压保护区4内的分压沟槽6的宽度沿着有源区1指向截止保护区5的方向逐渐变宽。图5中，第二分压保护区4内设有五个第二分压保护区P型注入区14及四个分压沟槽6；相邻的第二分压保护区P型注入区14间通过N型漂移区16进行隔离。第二分压保护区4内的分压沟槽6也可以在第二分压保护区P型注入区14内间隔分布或其他形式的分布。分压沟槽6内淀积有第一绝缘介质层13，所述第一绝缘介质层13填充在相应的分压沟槽6内，并覆盖在半导体基板对应于第二分压保护区4的第一主面23上，同时第一绝缘介质层13也向第一分压保护区3与截止保护区5进行延伸。

在所述IGBT器件的截面上，截止保护区5包括P阱区18，所述P阱区18位于N型漂移区16的上部，P阱层18的一端与第一主面23相接触。截止保护区5内P阱区18的上部设有N型注入区9。截止保护区5对应于N型注入区9的上方设有第二接触孔15，所述第二接触孔15内淀积有截止保护区金属17，所述截止保护区金属17填充在第二接触孔15内，并覆盖在延伸到截止保护区5上的第一绝缘介质层13的端部。

在所述IGBT器件的截面上，有源区1采用沟槽结构，有源区1也可以采用平面型结构。有源区1包括N型漂移区16，所述N型漂移区16的上部设有P阱层18，有源区1内的P阱层18与截止保护区5内的P阱层18为同一制造层。元胞沟槽21位于P阱层18，深度伸入P阱层18下方的N型漂移区16。元胞沟槽21内壁生长有绝缘氧化层22，在所述生长有绝缘氧化层22的元胞沟槽21内淀积导电多晶硅10，所述导电多晶硅10填充整个元胞沟槽21；有源区1内的元胞通过元胞沟槽21内的导电多晶硅10并联成整体。元胞沟槽21的外壁侧上方设有N型注入区9，所述N型注入区9与元胞沟槽21的外壁相接触。元胞沟槽21的槽口由第二绝缘介质层8覆盖，第二绝缘介质层8覆盖在与有源区1相对应的半导体基板的第一主面23上，第二绝缘介质层8与第一绝缘介质层13共同覆盖在第一分压保护区3相对应的第一主面23上。元胞沟槽21对应于槽口的两侧均设有第一接触孔11，邻近第一分压保护区3的元胞沟槽21一侧的第一接触孔11位于第一分压保护区3上方，所述第一接触孔11从第二绝缘介质层8的表面延伸到半导体基板的第一主面23上。第一接触孔11内淀积有发射极金属7，所述发射极金属7填充在第一接触孔11内，并覆盖在相应的第二绝缘介质层8上。发射极金属7将元胞沟槽21两侧的P阱层18连接成等电位；同时将有源区1内的P阱层18与第一分压保护区3内的第一分压保护区P型注入区12连接成等电位。

第一分压保护区3内的第一分压保护区P型注入区12与邻近第一分压保护区3的元胞沟槽21外壁相接处，第一分压保护区P型注入区12包围相应的N型注入区9。有源区1内的N型注入区9与截止保护区5内的N型注入区9为同一制造层。

在所述IGBT器件的截面上，半导体基板的第二主面上设有P型集电区20，所述P型集电区20上淀积有集电极金属19；所述集电极金属19覆盖在P型集电区20的表面。

以有源区1采用沟槽型IGBT结构为例，上述结构的IGBT器件的制造方法包括如下步骤：

a、提供具有两个相对主面的N型半导体基板，半导体基板的材料包括硅；所述两个相对主面包括第一主面23与第二主面24；所述半导体基板的第一主面23与第二主面24间包括N型漂移区16，半导体基板对应于N型漂移区16的上表面为第一主面23，下表面为第二主面24，所述第一主面23与第二主面24相对应，如图6所示；

b、在上述第一主面23上选择性的掩蔽和注入P型杂质离子，然后通过高温推结形成P型注入区，所述P型注入区包括第一分压保护区P型注入区12和第二分压保护区P型注入区14，如图7所示；

c、在上述第一主面上淀积硬掩膜层25；所述硬掩膜层25可以采用LPTEOS（低压化学气相沉积四乙基原硅酸盐）、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅，其后通过选择性地掩蔽和刻蚀所述硬掩膜层25，形成沟槽刻蚀的硬掩膜，并在第一主面23上刻蚀形成沟槽，所述沟槽包括分压沟槽6；所述分压沟槽6的深度和宽度小于相应第二分压保护区P型注入区的深度和宽度，所述分压沟槽6的宽度沿着由第一分压保护区3指向第二分压保护区4的方向逐渐增加，如图8所示；

d、去除所述半导体基板第一主面23上的硬掩膜层25；

e、在上述半导体基板的第一主面23上及分压沟槽6内淀积第一绝缘介质层13；所述第一绝缘介质层13的厚度根据器件的耐压大小决定，其厚度通常为5000埃~18000埃；所述第一绝缘介质层13可以为硅玻璃（USG）或硼磷硅玻璃（BPSG）或磷硅玻璃（PSG）；

f、选择性的掩蔽和刻蚀所述第一绝缘介质层13，去除有源区1上的第一绝缘介质层13，并去除第一分压保护区3与截止保护区5上相应的第一绝缘介质层13，如图9所示；

g、在上述半导体基板第一主面23上淀积硬掩膜层25；所述硬掩膜25层可以采用LPTEOS（低压化学气相沉积四乙基原硅酸盐）、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅，其后通过选择性地掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，所述沟槽包括元胞沟槽21；

h、去除所述半导体基板第一主面23上的硬掩膜层；

i、在上述元胞沟槽21及半导体基板的第一主面23上，同时生长绝缘氧化层22；在内壁表面生长有绝缘氧化层22的元胞沟槽21内及半导体基板的第一主面23上淀积导电多晶硅10，刻蚀去除第一主面23上的导电多晶硅10，得到元胞沟槽21内的导电多晶硅10，如图10所示；

j、在上述第一主面23上，自对准注入P型杂质离子，并通过高温推结形成P阱区，所述P阱区包括有源区1内的P阱区18和截止保护区5内的P阱区18；

k、在上述第一主面23上，进行源区光刻，并选择性的注入高浓度的N型杂质离子，通过高温推结形成N型注入区，所述N型注入区包括有源区1内的N型注入区9和截止保护区5内的N型注入区9，如图11所示；

l、在上述第一主面23上，淀积第二绝缘介质层8，所述第二绝缘介质层8覆盖元胞沟槽21的槽口；在淀积有第二绝缘介质层8的第一主面23上，进行接触孔光刻和刻蚀，同时得到对应的接触孔，所述接触孔包括第一接触孔11、第二接触孔15；所述第一接触孔11位于元胞沟槽21槽口上方的两侧，第二接触孔15位于截止保护区5的上方；如图12所示；所述第二绝缘介质层8可以为硅玻璃（USG）或硼磷硅玻璃（BPSG）或磷硅玻璃（PSG）；

m、在上述半导体基板的第一主面23上方，淀积金属层，进行金属层光刻和刻蚀，形成发射极金属7、截止保护区金属17；所述发射极金属7填充第一接触孔11，所述截止保护区金属17填充第二接触孔15；

n、对所述半导体基板的第二主面24进行研磨，减薄半导体基板的厚度；

o、在上述半导体基板的第二主面24上注入P型杂质离子，通过退火形成P型集电区20；

p、在半导体基板对应于上述P型集电区20表面淀积金属层，形成集电极金属19，如图13所示；所述金属层的材料包括金、铝或铜。

如图5和图13所示，所述IGBT器件的耐压机理为：终端保护区2在有源区1的外围，它包含有位于其内圈的分压保护区和位于其外圈的截止保护区5；所述分压保护区包含第一分压保护区3和位于第一分压保护区3外圈的第二分压保护区4。图14a和图14b为现有结构在反向耐压时的电势分布图和电场分布图，图15a和图15b为本发明结构在反向耐压时的电势分布图和电场分布图，其中，32表示电势线，33表示电流线，34表示耗尽层，35表示第二分压保护区P型注入区14上的峰值电场，36表示第二分压保护区4内分压沟槽6的峰值电场。发射极金属7形成IGBT器件的发射极，集电极金属19形成IGBT器件的集电极；在本发明IGBT器件处于反向偏压状态时，其发射极为零电位，集电极为高电位，此时耗尽层同时向第一分压保护区3及第二分压保护区4内相应的P型注入区内和N型漂移区16内扩展。以耐压为1200V的IGBT器件产品为例，当集电极电压近似小于300V，发射极电压为0V时，第二分压保护区4内相应的第二分压保护区P型注入区14一侧的耗尽层宽度较窄，其耗尽层的边界未与分压沟槽6相接触，分压沟槽6的底部及侧面仍被相应的P型注入区所包围，此时分压沟槽6并不参与分压，反向电压由第一分压保护区3与第二分压保护区4内相应的P型注入区承受。随着集电极电压变大，耗尽层的宽度在P型注入区内和N型漂移区16内逐渐变宽；当集电极电压近似高于300V时，P型注入区内的耗尽层边界扩展到分压沟槽的底部，随着集电极电压的继续增加，分压沟槽6的底部逐渐被耗尽层包围，如图15a所示，P型注入区内的耗尽层被分压沟槽6隔离成两部分，分别用34a和34b表示，34a和34b分别位于分压沟槽的两侧，且邻近截止保护区一侧耗尽层34a的电势大于邻近有源区一侧耗尽层34b的电势，此时分压沟槽6开始收纳电势线、参与承受反向电压，分压沟槽6承受的反向电压大小为耗尽层34a和耗尽层34b之间的电势差值大小。

图14b和图15b是器件反向耐压时，在相同的集电极电压下，现有常规场限环结构和本发明结构的电场分布仿真示意图，所述仿真示意图中采用相同的标称值。现有常规场限环结构26在反向耐压时电场呈峰值分布，其峰值电场35分布在P型注入区的外侧下角；本发明结构电场虽然也呈峰值分布，但其峰值电场35和36分别分布在P型注入区外侧下角和分压沟槽6的底部，其峰值电场小，电场分布趋于均匀。

采用传统场限环终端结构的器件，其终端部分耐压由单一的PN结耗尽层承受，在场限环的外侧下角会出现较大的峰值电场。本发明改进了IGBT器件的终端结构，在器件处于反向耐压状态时，其终端部分由场限环和分压沟槽共同耐压，其分压保护区内的峰值电场小，且电场分布趋于均匀，提高了器件的可靠性和耐压性能。以耐压值为1200V，电流值为10A~25A规格的IGBT器件为例，在保证器件反向耐压值的前提下，本发明终端保护区尺寸可减小15%~25%，芯片面积可减小4.5%~10%，降低了芯片的制造成本。

本发明在所述终端保护区2内的第二分压保护区4内设置分压沟槽6，其反向电压由P型注入区和分压沟槽6共同承担，P型注入区之间的间距对击穿电压性能影响较小，增大了设计和制造窗口。

本发明所提供的具有改进型终端的IGBT制造方法与现有成熟制造工艺兼容，制造工艺简单。

Claims (10)

1.一种具有改进型终端的IGBT，在所述IGBT器件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外围；所述终端保护区包括位于其内圈的分压保护区及位于其外圈的截止保护区；所述分压保护区包括第一分压保护区与第二分压保护区，所述第一分压保护区环绕保护有源区，第二分压保护区位于第一分压保护区的外圈，并环绕包围第一分压保护区及有源区；其特征是：

在所述IGBT器件的垂直截面上，所述半导体基板具有两个相对的主面，所述主面包括第一主面与第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；第二分压保护区包括至少一个第二导电类型注入区，所述第二导电类型注入区在第一导电类型漂移区内沿第一主面指向第二主面的方向延伸，当所述第二导电类型注入区大于或等于两个时，相邻的第二导电类型注入区由第一导电类型漂移区相间隔；

所述第二导电类型注入区内包括至少一个分压沟槽，所述分压沟槽位于第二导电类型注入区内，并沿由第一主面指向第二主面的方向在第二导电类型注入区内延伸；所述分压沟槽内填充有第一绝缘介质层，所述第一绝缘介质层填充在分压沟槽内，并覆盖在半导体基板相应的第一主面上。

2.根据权利要求1所述的具有改进型终端的IGBT，其特征是：在所述IGBT器件的垂直截面上，分压沟槽的宽度及深度分别小于所述分压沟槽所在第二导电类型注入区相应的宽度及深度；第二分压保护区内的分压沟槽沿着有源区指向截止保护区的方向宽度逐渐变宽，并被相应第二导电类型注入区所包围；所述分压沟槽的宽度为0.4~6μm。

3.根据权利要求1所述的具有改进型终端的IGBT，其特征是：在所述IGBT器件的垂直截面上，所述有源区为沟槽型IGBT结构或平面型IGBT结构。

4.根据权利要求3所述的具有改进型终端的IGBT，其特征是：在所述IGBT器件的垂直截面上，沟槽型IGBT结构包括元胞沟槽，所述元胞沟槽位于第二导电类型阱区，深度伸入第二导电类型阱区下方的第一导电类型漂移区；元胞沟槽内壁表面生长有绝缘氧化层，在所述内壁生长有绝缘氧化层的元胞沟槽内淀积导电多晶硅，有源区内的元胞通过位于元胞沟槽内的导电多晶硅并联成整体；元胞沟槽的外壁上方设有第一导电类型注入区，所述第一导电类型注入区与元胞沟槽的外壁相接触；元胞沟槽的槽口覆盖有第二绝缘介质层，所述第二绝缘介质层位于半导体基板的第一主面上，并覆盖在相应的第一分压保护区上；元胞沟槽两侧的上方均设有第一接触孔，所述第一接触孔内淀积有发射极金属，所述发射极金属覆盖在有源区上，并填充在第一分压保护区上方的第一接触孔内；发射极金属与有源区内的第二导电类型阱区、第一分压保护区相接触，并将有源区内的第二导电类型阱区与第一分压保护区连接成等电位。

5.根据权利要求4所述的具有改进型终端的IGBT，其特征是：所述第一分压保护区包括一个第二导电类型注入区，所述第二导电类型注入区与邻近分压保护区的元胞沟槽外壁相接处，并包围相应的第一导电类型注入区；第一分压保护区内的第二导电类型注入区与第二分压保护区内的第二导电类型注入区通过第一导电类型漂移区相间隔。

6.根据权利要求1所述的具有改进型终端的IGBT，其特征是：在所述IGBT器件的垂直截面上，所述半导体基板的第二主面上设有第二导电类型集电区，半导体基板对应于设置第二导电类型集电区的第二主面上淀积有集电极金属。

7.根据权利要求1所述的具有改进型终端的IGBT，其特征是：在所述IGBT器件的垂直截面上，所述截止保护区包括第二导电类型阱区，所述第二导电类型阱区位于第一导电类型漂移区内，并沿半导体基板的第一主面指向第二主面的方向在第一导电类型漂移区内延伸；截止保护区内的第二导电类型阱区的一端与半导体基板的第一主面相接触；第二导电类型阱区的上部设有第一导电类型注入区；第一绝缘介质层覆盖在截止保护区上，截止保护区对应于第一导电类型注入区的上方设有第二接触孔，所述第二接触孔内淀积有截止保护区金属，所述截止保护区金属并覆盖在第一绝缘介质层对应于邻近截止保护区的端部表面。

8.一种具有改进型终端的IGBT的制造方法，其特征是：所述IGBT器件的制造方法包括如下步骤：

（a）、提供具有两个相对主面的第一导电类型的半导体基板，所述两个主面包括第一主面和第二主面；半导体基板的第一主面与第二主面间包括第一导电类型漂移区；

（b）、在半导体基板的第一主面上，选择性地掩蔽和注入第二导电类型杂质离子，并通过高温推结形成第二导电类型注入区，从而得到第一分压保护区与第二分压保护区的第二导电类型注入区；

（c）、在上述半导体基板的第一主面上淀积硬掩膜层；

（d）、选择性的掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜；

（e）、在上述半导体基板的第一主面上刻蚀形成沟槽，得到位于第二分压保护区中相应第二导电类型注入区内的分压沟槽；

（f）、去除上述半导体基板的硬掩膜层；

（g）、在半导体基板的第一主面上淀积第一绝缘介质层，所述第一绝缘介质层填充在相应的分压沟槽内，并覆盖在半导体基板的第一主面上；

（h）、选择性的掩蔽和刻蚀第一主面上的第一绝缘介质层，得到分压沟槽内及相应分压保护区上的第一绝缘介质层；

（i）、在上述半导体基板的第一主面上，得到IGBT器件相对应的有源区及截止保护区，所述有源区为沟槽型IGBT结构或平面型IGBT结构；

（j）、在上述半导体基板的第二主面上，注入第二导电类型杂质离子，通过高温推结形成第二导电类型集电区；

（k）、在所述半导体基板的第二主面上淀积金属层，形成集电极金属。

9.根据权利要求8所述的具有改进型终端的IGBT的制造方法，其特征是：所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相淀积二氧化硅或热氧化二氧化硅加氮化硅。

10.根据权利要求8所述的具有改进型终端的IGBT的制造方法，其特征是：所述步骤（i）中，当所述IGBT器件的有源区采用沟槽结构时，包括如下步骤：

（i1）、在步骤（h）得到半导体基板的第一主面上淀积硬掩膜层，并选择性地掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，所述沟槽包括元胞沟槽；

（i2）、去除上述半导体基板第一主面上的硬掩膜层；

（i3）、在上述元胞沟槽及半导体基板的第一主面上同时生长绝缘氧化层，得到位于元胞沟槽内壁上的绝缘氧化层；

（i4）、在上述元胞沟槽内及半导体基板的第一主面上淀积导电多晶硅，刻蚀去除第一主面上的导电多晶硅，得到位于元胞沟槽内的导电多晶硅；

（i5）、在上述半导体基板的第一主面上，自对准注入第二导电类型杂质离子，并通过高温推结形成第二导电类型阱区，所述第二导电类型阱区包括有源区及截止保护区内的第二导电类型阱区；

（i6）、在上述半导体基板的第一主面上，进行源区光刻，并选择性的注入高度的第一导电类型的杂质离子，并通过高温推结形成第一导电类型注入区，得到有源区及截止保护区内的第一导电类型注入区；

（i7）、在上述半导体基板的第一主面上淀积第二绝缘介质层，所述第二绝缘介质层覆盖元胞沟槽的槽口，并对上述第二绝缘介质层进行接触孔光刻刻蚀，同时得到第一接触孔和第二接触孔；

（i9）、在上述半导体基板的第一主面上淀积金属层，并进行金属层光刻和刻蚀，形成发射极金属与截止保护区金属；所述发射极金属填充在第一接触孔，截止保护区金属填充第二接触孔。

Images