JP2021100111A - インダクタ構成 - Google Patents

Abstract

【課題】 本発明は、インダクタ構成を提供する。【解決手段】 インダクタ構成であって、実質的に逆位相の磁場を生成するために駆動されるよう構成される被駆動インダクタの第１ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第１ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第１ペアと、実質的に逆位相の磁場を生成するために構成される被駆動インダクタの第２ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第２ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第２ペアと、を含み、前記被駆動インダクタのペアは、前記第１及び第２ヌルラインが互いに交差するよう、互いに対して配置され、前記被駆動インダクタの第１ペアは実質的に前記２ヌルライン上に配置され、前記被駆動インダクタの第２ペアは実質的に前記１ヌルライン上に配置される、インダクタ構成。【選択図】 図６

Description

本発明は、インダクタ構成に関する。

このようなインダクタ構成は、集積回路内に、例えばＩＣチップ上に実装されてよい。このようなインダクタ構成の中のインダクタは、適切な駆動信号により駆動されると変動する磁場を生成する。これは、磁気結合を通じて、インダクタ構成の中の他のインダクタを含む他の回路に影響を与え得る。

このようなインダクタ構成を実装し得る回路の速度の増大に伴い、及び半導体装置の対応する小型化に伴い、このような回路が正確に動作することへの圧力は益々高まっている。これは、不要な磁気結合の問題を解決することを含む。

本発明の第１の態様の実施形態によると、インダクタ構成であって、実質的に逆位相の磁場を生成するために駆動されるよう構成される被駆動インダクタの第１ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第１ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第１ペアと、実質的に逆位相の磁場を生成するために構成される被駆動インダクタの第２ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第２ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第２ペアと、を含み、前記被駆動インダクタのペアは、前記第１及び第２ヌルラインが互いに交差するよう、互いに対して配置され、前記被駆動インダクタの第１ペアは実質的に前記２ヌルライン上に配置され、前記被駆動インダクタの第２ペアは実質的に前記１ヌルライン上に配置される、インダクタ構成が提供される。

前記インダクタ構成は、被駆動インダクタの前記第１及び第２ペアの間の磁気結合を低減又は除去することを可能にする。

前記被駆動は、それらが駆動信号、例えば駆動電圧信号若しくは電流（例えばＡＣ駆動電流）により駆動されるよう構成されるという意味で、（例えば、駆動回路への接続を通じて）駆動される。

被駆動インダクタの前記第１ペアは、同じ第１駆動信号により一緒に駆動されるよう接続されてよい。被駆動インダクタの前記第２ペアは、同じ第２駆動信号により一緒に駆動されるよう接続されてよい。前記第１及び第２駆動信号の間の位相差は、実質的に９０又は２７０度であってよい。

前記第１及び第２ペアの前記被駆動インダクタは、前記第１ペアの前記インダクタにより生成される第１及び第３磁束がそれぞれ互いに等しく（且つ反対向きに）なるよう、及び前記第２ペアの前記インダクタにより生成される第２及び第４磁束がそれぞれ互いに等しく（且つ反対向きに）なるよう、（前記第１及び第２ヌルラインが直線であるよう）駆動されるよう構成されてよい。

被駆動インダクタの前記第１ペアは、前記第１ヌルラインが直線になるよう構成されてよい。被駆動インダクタの前記第２ペアは、前記第２ヌルラインが直線になるよう構成されてよい。

前記第１及び第２ペアの前記被駆動インダクタは、それぞれ１回以上の巻きを有してよい。前記第１及び第２ペアの前記被駆動インダクタは、螺旋インダクタであってよい。被駆動インダクタの前記第１ペアは、互いに同じサイズ及び巻き数を有してよい。被駆動インダクタの前記第２ペアは、互いに同じサイズ及び巻き数を有してよい。

前記被駆動インダクタの前記巻きの方向は、それらがそれぞれの磁場を生成するよう構成されてよい。被駆動インダクタの前記第１ペアは、該被駆動インダクタがそれらそれぞれの磁場を生成するよう一緒に接続されてよく、被駆動インダクタの前記第２ペアは、該被駆動インダクタがそれらそれぞれの磁場を生成するよう一緒に接続されてよい。

前記第１及び第２ペアの前記被駆動インダクタの位置は、菱形の４つの角を定めてよく、前記第１ペアの前記被駆動インダクタは、前記構成の中で互いに反対側にある。

前記第１及び第２ペアの前記被駆動インダクタは、差動インダクタであってよい。前記被駆動インダクタは、中央タップノードにおいて中央タップされてよい。前記第１ペアの前記被駆動インダクタの前記中央タップノードは、前記第１ヌルラインに関して互いに対称的に反対側に配置されてよく、前記第２ペアの前記被駆動インダクタの前記中央タップノードは、前記第２ヌルラインに関して互いに対称的に反対側に配置されてよい。

被駆動インダクタの前記第１ペアの前記中央タップノードは、実質的に前記第２ヌルライン上に位置してよく、被駆動インダクタの前記第２ペアの前記中央タップノードは、実質的に前記第１ヌルライン上に位置してよい。

前記第１ペアの前記被駆動インダクタの前記中央タップノードは一緒に接続されてよく、前記第２ペアの前記被駆動インダクタの前記中央タップノードは一緒に接続されてよい。

前記被駆動インダクタは、正及び負端子を有してよい。前記第１ペアの前記被駆動インダクタの前記正端子は一緒に接続されてよく、前記第１ペアの前記被駆動インダクタの前記負端子は一緒に接続されてよい。前記第２ペアの前記被駆動インダクタの前記正端子は一緒に接続されてよく、前記第２ペアの前記被駆動インダクタの前記負端子は一緒に接続されてよい。

前記第１ペアの前記被駆動インダクタの前記正端子は、互いに前記第２ヌルラインの同じ側に位置してよく、前記第１ペアの前記被駆動インダクタの前記負端子は、互いに前記第２ヌルラインの同じ側に位置してよい。前記第２ペアの前記被駆動インダクタの前記正端子は、互いに前記第１ヌルラインの同じ側に位置してよく、前記第２ペアの前記被駆動インダクタの前記負端子は、互いに前記第１ヌルラインの同じ側に位置してよい。

前記第１ペアの各被駆動インダクタの前記正及び負端子は、互いに前記第２ヌルラインの反対側に位置してよい。前記第２ペアの各被駆動インダクタの前記正及び負端子は、互いに前記第１ヌルラインの反対側に位置してよい。

インダクタの前記第１及び第２ペアの前記被駆動インダクタにより生成される前記磁場のそれぞれの位相は、実質的に直交してよい。

被駆動インダクタの前記第１ペアは、同じ第１駆動信号により一緒に駆動されるよう接続されてよい。被駆動インダクタの前記第２ペアは、同じ第２駆動信号により一緒に駆動されるよう接続されてよい。

前記第１ペアの前記被駆動インダクタは、それぞれ第１及び第３位相を有する磁場を生成するために駆動されるよう構成されてよく、前記第２ペアの前記被駆動インダクタは、それぞれ第２及び第４位相を有する磁場を生成するために駆動されるよう構成されてよく、前記第１乃至第４位相は実質的に直交してよい。

本発明の第２の態様の実施形態によると、インダクタ構成であって、実質的に逆位相の磁場を生成するよう互いに対して構成される、同じ第１駆動信号により駆動されるよう一緒に接続される被駆動インダクタの第１ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第１ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第１ペアと、実質的に逆位相の磁場を生成するよう互いに対して構成される、同じ第２駆動信号により駆動されるよう一緒に接続される被駆動インダクタの第２ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第２ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第２ペアと、を含み、前記被駆動インダクタのペアは、前記第１及び第２ヌルラインが互いに交差するよう、互いに対して配置され、前記被駆動インダクタの第１ペアは実質的に前記２ヌルライン上に配置され、前記被駆動インダクタの第２ペアは実質的に前記１ヌルライン上に配置される、インダクタ構成が提供される。

本発明の第３の態様の実施形態によると、インダクタ構成であって、被駆動磁場を生成するために駆動電流により駆動されるよう構成される被駆動インダクタと、閉（又は無限）ＡＣ及び／又はＤＣ電流路である補助ループと、目標回路と、を含み、前記補助ループは、前記被駆動インダクタと前記目標回路との間に配置される、インダクタ構成が提供される。

前記インダクタ構成は、被駆動インダクタから前記目標回路への磁気結合を低減又は除去することを可能にする。

前記補助ループは、インダクタとして実装されてよい。

前記補助ループは、その中に誘起されるＡＣ電流が該ループの周りを（完全に）循環するよう構成されてよい。

前記補助ループは、前記被駆動インダクタと前記目標回路との間の等距離の所にあってよい。前記被駆動インダクタ、前記補助ループ、及び前記目標回路は直線上のそれぞれの位置に位置してよい。

前記補助ループは、単一巻きのループ又は複数巻きのループであってよい。前記補助ループは、端が一緒に接続される細長い導体の形式であってよい。前記補助ループは、前記ループを形成するよう直列に接続される少なくとも１つの細長い導体及び少なくとも１つのキャパシタを含んでよい。前記１つ以上のキャパシタは、前記１つ以上の導体の端の間の切れ目又は間隙として実装されてよい。前記切れ目／間隙の数及び／又はサイズは、各補助磁場の強度を制御するよう構成されてよい。

前記補助ループは、電気的に駆動されなくてよい。前記補助ループは、ＡＣ電気信号により電気的に駆動されなくてよい。前記補助ループは、ＤＣ電圧源に電気的に接続されるよう構成されてよい（電気的接続は導電的接続であってよい）。

前記被駆動インダクタ、前記補助ループ、及び前記目標回路は、電流が前記被駆動磁場により前記補助ループ内に誘起され、前記誘起された電流が前記補助ループに前記被駆動磁場と反対の極性（又は逆位相）の補助磁場を生成させるよう、及び前記補助磁場が前記目標回路において前記被駆動磁場と弱め合い、前記被駆動インダクタから前記目標回路への磁気結合を低減するよう、互いに対して位置してよい。

前記被駆動インダクタは第１被駆動インダクタであってよく、前記駆動電流は第１駆動電流であってよく、前記被駆動磁場は第１被駆動磁場であってよく、前記目標回路は、第２被駆動磁場を生成するために第２駆動電流により駆動されるよう構成される第２被駆動インダクタであってよい。

前記インダクタ構成は、前記第１被駆動インダクタ及び前記第２被駆動インダクタの間の磁気結合を低減又は除去することを可能にする。

前記第１及び第２駆動電流は、それぞれ異なる第１及び第２位相を有するＡＣ成分を有してよい。前記第１及び第２位相は、逆位相でなくてよい。前記第１及び第２位相の間の位相差は、実質的に９０又は２７０度であってよい。

前記第１及び第２被駆動インダクタは、互いに同じサイズ及び巻き数を有してよい。前記第１及び第２被駆動インダクタは、螺旋インダクタであってよい。

前記第１被駆動インダクタ、前記補助ループ、及び前記第２被駆動インダクタは、電流が前記第２被駆動磁場により前記補助ループ内に誘起され、前記誘起された電流が前記補助ループに前記第２被駆動磁場と反対の極性（又は逆位相）の第２補助磁場を生成させるよう、及び前記第２補助磁場が前記第１被駆動インダクタにおいて前記第２被駆動磁場と弱め合い、前記第２被駆動インダクタから前記第１被駆動インダクタへの磁気結合を低減するよう、互いに対して位置してよい。

各被駆動インダクタ及び／又は前記補助ループは、１つ以上の平行面の中に実装されてよい。各被駆動インダクタ及び／又は前記補助ループは、平面コンポーネントであってよい。

各被駆動インダクタ及び前記補助ループは、それぞれ１つ以上の完全又は部分的巻きを有するコンポーネントであってよく、該巻きは該コンポーネントのコア軸を定める。前記被駆動インダクタのうちの少なくとも１つ及び前記補助ループの前記コア軸は、実質的に平行であってよい。

各被駆動インダクタ又は前記被駆動インダクタのうちの１つは、差動インダクタであってよい。

各被駆動インダクタの前記巻きの方向は、それ自体の磁場を生成するよう構成されてよい。各駆動電流は、対応する被駆動インダクタがそれ自体の磁場を生成するよう構成されてよい。

前記インダクタ構成は、１つ以上の層を有する集積回路内に実装されてよく、前記被駆動インダクタの各々及び前記補助ループは、それぞれ、１つのみの前記層の中に、又は複数の前記層に跨がり、形成されてよい。

本発明の第４の態様の実施形態によると、インダクタ構成であって、第１被駆動磁場を生成するために第１駆動電流により駆動されるよう構成される第１被駆動インダクタと、閉（又は無限）ＡＣ及び／又はＤＣ電流路である補助ループと、第２被駆動磁場を生成するために第２駆動電流により駆動されるよう構成される第２被駆動インダクタと、を含み、前記補助ループは、前記第１被駆動インダクタと前記第２被駆動インダクタとの間に配置される、インダクタ構成が提供される。

前記インダクタ構成は、前記第１被駆動インダクタ及び前記第２被駆動インダクタの間の磁気結合を低減又は除去することを可能にする。

本発明の第５の態様の実施形態によると、インダクタ構成であって、被駆動磁場を生成するために駆動電流により駆動されるよう構成される被駆動インダクタと、補助ループと、目標回路と、を含み、前記被駆動インダクタ、前記補助ループ、及び前記目標回路は、電流が前記被駆動磁場により前記補助ループ内に誘起され、前記誘起された電流が前記補助ループに前記被駆動磁場と反対の極性（又は逆位相）の補助磁場を生成させるよう、及び前記補助磁場が前記目標回路において前記被駆動磁場と弱め合い、前記被駆動インダクタから前記目標回路への磁気結合を低減するよう、互いに対して位置する、インダクタ構成が提供される。

前記インダクタ構成は、被駆動インダクタから前記目標回路への磁気結合を低減又は除去することを可能にする。

前記被駆動インダクタは第１被駆動インダクタであってよく、前記駆動電流は第１駆動電流であってよく、前記被駆動磁場は第１被駆動磁場であってよく、前記補助磁場は第１補助磁場であってよく、前記目標回路は、第２被駆動磁場を生成するために第２駆動電流により駆動されるよう構成される第２被駆動インダクタであってよい。

前記インダクタ構成は、前記第１被駆動インダクタ及び前記第２被駆動インダクタの間の磁気結合を低減又は除去することを可能にする。

前記第１被駆動インダクタ、前記補助ループ、及び前記第２被駆動インダクタは、電流が前記第２被駆動磁場により前記補助ループ内に誘起され、前記誘起された電流が前記補助ループに前記第２被駆動磁場と反対の極性の第２補助磁場を生成させるよう、及び前記第２補助磁場が前記第１被駆動インダクタにおいて前記第２被駆動磁場と弱め合い、前記第２被駆動インダクタから前記第１被駆動インダクタへの磁気結合を低減するよう、互いに対して位置してよい。

前記第１及び第２駆動電流は、それぞれ異なる第１及び第２位相を有するＡＣ成分を有してよい。前記第１及び第２位相は、逆位相でなくてよい。前記第１及び第２位相の間の位相差は、実質的に９０又は２７０度であってよい。

前記インダクタ構成は、各被駆動インダクタを駆動するよう構成される駆動回路を含んでよい。

前記インダクタ構成は、１つ以上の層を有する集積回路内に実装されてよく、前記インダクタの各々は、１つのみの前記層の中に、又は複数の前記層に跨がり、形成されてよい。

前記磁場は、変動する又は交互に生じる磁場であってよい。

本発明の第６の態様の実施形態によると、第１〜第５の態様のうちのいずれかのインダクタ構成を含む電圧制御型発振器回路のような発振器回路が提供される。

本発明の第７の態様の実施形態によると、第１〜第５の態様のうちのいずれかのインダクタ構成を含むＩ／Ｑクロックバッファ回路又はＩ／Ｑ電圧制御型発振器回路のようなＩ／Ｑ回路が提供される。

本発明の第８の態様の実施形態によると、第１〜第５の態様のうちのいずれかのインダクタ構成又は第６若しくは第７の態様の回路を含むＩＣチップのような集積回路が提供される。

上述の態様のうちのいずれかの特徴は、上述の態様の任意の他のものに適用されてよい。

例として、以下の添付の図面を参照する。
本発明を理解するために有用なインダクタ構成の概略図である。 本発明を理解するために有用なインダクタ構成の概略図である。 本発明を理解するために有用なインダクタ構成の概略図である。 本発明を理解するために有用なインダクタ構成の概略図である。 第１の例示的なインダクタ構成を示す概略図である。 第１の例示的なインダクタ構成を示す概略図である。 第１の例示的なインダクタ構成を示す概略図である。 第２の例示的なインダクタ構成を示す概略図である。 第２の例示的なインダクタ構成を示す概略図である。 第２の例示的なインダクタ構成を示す概略図である。 電圧制御型発振器（voltageーcontrolled oscillator (VCO)）又はクロックバッファ回路の概略図である。 集積回路の概略図である。 ＩＱ発振器回路の概略図である。

図１は、比較例としてのインダクタ構成１００の概略図である。インダクタ構成１００は、第１及び第２インダクタ１１０及び１２０を含む。インダクタ１１０及び１２０は、変圧器であり又はその部分であり得る。以下の説明はその場合に等しく適用されてよい。

インダクタ１１０及び１２０は、使用中、例えば他の回路（図示せず）により提供される駆動信号により駆動される。該駆動信号は、インダクタ内に電流を流し、該電流はインダクタ１１０及び１２０の内部及び周囲に磁場を生成する。言い換えると、インダクタ１１０及び１２０は、駆動されると、それぞれの磁場を生成する。インダクタ１１０及び１２０は、以下の詳細に説明するように、それらの磁場が互いに干渉するように、互いに非常に近くに位置付けられる。

図２は、インダクタ構成１００の概略図であり、対応する駆動信号が与えられた場合の、インダクタ１１０及び１２０により生成された磁場の（簡略化した概略的形式の）磁力線を示す。破線は、第１インダクタ１１０により生成された磁場を示す。実線は、第２インダクタ１２０により生成された磁場を示す。磁力線は、磁束線とも呼ばれてよい。磁束線は、インダクタ１１０及び１２０の軌道又は導体を囲む閉じた輪として表される。

インダクタ１１０及び１２０が非常に近くにあるので、第１インダクタ１１０からの相対的に強い磁力線は、図示のように第２インダクタ１２０に達する（及びそれと結合する）。つまり、第１インダクタ１１０により生成された磁場は、第２インダクタ１２０の場所に現れる。その結果、第１インダクタ１１０により生成された磁場は、第２インダクタ１２０において逆起電力（backーEMF）を生成する。この生成された逆起電力（backーEMF）は、第２インダクタ１２０を通じて流れる電流と干渉する（及び第２インダクタ１２０を駆動する駆動信号に影響を与え得る）。

同様に、第２インダクタ１２０からの相対的に強い磁力線は、図示のように第１インダクタ１１０に達する（及びそれと結合する）。つまり、第２インダクタ１２０により生成された磁場は、第１インダクタ１１０の場所に現れ、第１インダクタ１１０において逆起電力（backーEMF）を生成する。この逆起電力は第１インダクタ１１０を通じて流れる電流と干渉する（及び第１インダクタ１１０を駆動する駆動信号に影響を与え得る）。

インダクタ１１０及び１２０のうちの一方により生成された磁場の、他方のインダクタ１１０及び１２０を通じて流れる電流との干渉は、磁気結合と呼ばれてよく、周波数引き込み、スパー、歪み、及び位相引き込みを含む多くの望ましくない影響をもたらす。例えば、インダクタ１１０及び１２０は、位相のずれた（例えば、９０又は２７０度位相のずれた）それぞれの駆動信号（対応する電流を生じる）により駆動されてよい。このような場合には、磁気結合は、インダクタ１１０及び１２０により生成された磁場の位相（単にインダクタ１１０及び１２０の位相として表されてよい）を、望ましくない位相にし又はそれへ向かわせる。

インダクタ１１０及び１２０は、ＡＣ成分を有する電圧信号により駆動されてよく、ＡＣ電流（又はＡＣ成分を有する電流）をインダクタを通じて流し、各インダクタ１１０及び１２０が交互に生じる又は変動する磁場を生成するようにする。

例えば、インダクタ１１０及び１２０は、便宜上Ｉ、／Ｉ、Ｑ、／Ｑと表される直交電圧信号のセットにより駆動されてよい。ここで、これらはそれぞれ（相対）位相０、１８０、９０、及び２７０度を有する。本例では、Ｉ及び／Ｉ信号は、インダクタ１１０のそれぞれの端子に加えられてよく、Ｑ及び／Ｑは、インダクタ１２０のそれぞれの端子に加えられてよい。インダクタ１１０及び１２０は、例えば、図示しないが中央タップされてよい。

本例では、インダクタ１１０及び１２０内を流れる結果として生じる電流は、９０又は２７０度位相がずれていてよい。また、インダクタ１１０及び１２０により生成される結果として生じる磁場も、９０又は２７０度位相がずれていてよい。このような構成は、Ｉ／Ｑ構成と呼ばれてよい。

本例のインダクタ１１０及び１２０がＩ／Ｑ電圧制御型発振器（voltageーcontrolled oscillator (VCO)）内に実装されるとき、その一例は後述する図１３に示され、Ｉ／Ｑ ＶＣＯ内の直交位相関係は、磁気結合のために破壊され得る。つまり、磁場の位相は、それらの理想的な値から離れ、極端な場合には、Ｉ及びＱコアの両方が、最終的に同じ位相になり、又は９０又は２７０度の位相差の代わりに逆位相関係になってしまう。つまり、第１インダクタ１１０により生成された磁場の位相は、磁気結合により、例えば、第２インダクタ１２０により生成された磁場の位相と同じになる。

図３及び４は、比較例としての別のインダクタ構成２００の概略図である。図３はインダクタ構成２００のみを示すが、図４は更に磁力線を示す。インダクタ構成２００は、第１及び第２インダクタ２１０及び２２０を含む。図１及び２に示したインダクタ構成と関連する上述の説明は、図３及び４に示すインダクタ構成２００に同様に適用される。インダクタ構成２００のインダクタと、インダクタ構成１００のインダクタとの間の差は、インダクタ構成２００のインダクタが複数の巻きを有するよう示されることである（本例では、３回の巻き）。

図４と比べると、図３も、両方のインダクタに接続された発振器コア回路の概略表現（ボックスの形式）を含み、例えば、図１３におけるようなＩ／Ｑ電圧制御型発振器（ＶＣＯ）を形成する。

インダクタ１１０、１２０、２１０、及び２２０は、差動又は非差動インダクタであってよく、上述の説明はいずれの場合にも等しく適用される。

図５は、本発明を具現化する第１の例示的なインダクタ構成３００の概略図である。

インダクタ構成３００は、第１〜第４インダクタ３１０、３２０、３３０及び３４０を含む。第１及び第３インダクタ３１０及び３３０は、インダクタの第１ペアとして参照されてよい。第２及び第４インダクタ３２０及び３４０は、インダクタの第２ペアとして参照されてよい。インダクタ３１０、３２０、３３０及び３４０は、本例では差動インダクタである。第１〜第４インダクタ３１０、３２０、３３０及び３４０は、それぞれ第１〜第４中央タップノード３１３、３２３、３３３、及び３４３において中央タップされる（centreーtapped）。第１〜第４インダクタ３１０、３２０、３３０及び３４０は、それぞれの第１〜第４正ノード３１１、３２１、３３１、及び３４１（正端子）と、それぞれの第１〜第４負ノード３１２、３２２、３３２、及び３４２（負端子）と、を有する。

第１及び第３中央タップノード３１３及び３３３は一緒に接続され（これは、図５のラベル「ＴＡＰ１」により示される）、第２および第４中央タップノード３２３及び３４３は一緒に接続される（これは、図５のラベル「ＴＡＰ２」により示される）。

第１及び第３正ノード３１１及び３３１は一緒に接続され（これは、図５のラベル「Ｐ１」により示される）、第２および第４正ノード３２１及び３４１は一緒に接続される（これは、図５のラベル「Ｐ２」により示される）。第１及び第３負ノード３１２及び３３２は一緒に接続され（これは、図５のラベル「Ｎ１」により示される）、第２および第４負ノード３２２及び３４２は一緒に接続される（これは、図５のラベル「Ｎ２」により示される）。

インダクタ構成１００を参照した上述の例と同様に、インダクタ３１０、３２０、３３０及び３４０は、便宜上Ｉ、／Ｉ、Ｑ、／Ｑと表される直交電圧信号のセットにより駆動されてよい。ここで、これらはそれぞれ（相対）位相０、１８０、９０、及び２７０度を有する。本例では、例えば、Ｉ及び／Ｉ信号は、それぞれの端子Ｐ１及びＮ１に加えられてよく、Ｑ及び／Ｑ信号は、それぞれの端子Ｐ２及びＮ２に加えられてよい。

本例では、以上と同様に、インダクタ３１０及び３３０内を流れる結果として生じる電流は、インダクタ３２０及び３４０内を流れる結果として生じる電流と９０又は２７０度位相がずれていてよく、インダクタ３１０及び３３０により生成される結果として生じる磁場は、実質的に逆位相であり、インダクタ３２０及び３４０により生成される結果として生じる磁場は、実質的に逆位相であり、インダクタ３１０及び３３０により生成される結果として生じる磁場は、インダクタ３２０及び３４０により生成される結果として生じる磁場と９０又は２７０度位相がずれている。このような構成は、ここでも、Ｉ／Ｑ構成と呼ばれてよい。

Ｉ、／Ｉ、Ｑ、／Ｑ信号は、駆動電圧信号又は駆動信号と呼ばれてよい。インダクタを駆動する結果として生じる電流は、駆動電流又は駆動信号とも呼ばれてよい。インダクタ３１０、３２０、３３０、及び３４０は、それらそれぞれの磁場を生成するために駆動されるよう構成されるので、被駆動インダクタと呼ばれてよい。

上述の動作は、以下のように一層良好に理解され得る。

中央タップ、インダクタ３１０、３２０、３３０、及び３４０の正及び負ノードの接続により、第１ペアのインダクタ３１０及び３３０は、同じ電流又は駆動信号（例えば、Ｉ及び／Ｉの組み合わせに適用すると考えられてよい第１駆動信号）により駆動され、第２ペアのインダクタ３２０及び３４０は、同じ電流又は駆動信号（例えば、Ｑ及び／Ｑの組み合わせに適用すると考えられてよい第２駆動信号）により駆動される。

中央タップ、インダクタ３１０、３２０、３３０、３４０の正及び負ノードの間の接続により、及びインダクタの巻き線又は導体の方向により、第１インダクタ１１０により生成される磁場は、任意の瞬間に、第３インダクタ３３０により生成された磁場の位相と反対位相を有し又は逆位相であり（且つ磁場は反対極性を有し）、第２インダクタ３２０により生成された磁場は、任意の瞬間に、第４インダクタ３４０により生成された磁場の位相と反対位相を有し又は逆位相である（且つ磁場は反対極性を有する）。

更に、中央タップ、インダクタ３１０、３２０、３３０、３４０の正及び負ノードの間の接続により、及びインダクタのサイズ及び巻き数により、インダクタ３１０により生成された磁場は、第１ペアのインダクタ３１０及び３３０の間の対称線において、第３インダクタ３３０により生成された磁場と強さが等しく、第２インダクタにより生成された磁場は、第２ペアのインダクタ３２０及び３４０の間の対称線において、第４インダクタ３４０により生成された磁場と強さが等しい。つまり、第１インダクタ３１０内の電流は、第３インダクタ３３０内の電流により生成される第３インダクタ３３０内の磁束と等しい（且つ反対向きの）磁束を、第１インダクタ３１０において生成する。また、第２インダクタ３２０内の電流は、第４インダクタ３４０内の電流により生成される第４インダクタ３４０内の磁束と等しい（且つ反対向きの）磁束を、第２インダクタ３２０において生成する。インダクタ３１０、３２０、３３０、及び３４０における磁束は、本願明細書では等しく、インダクタ３１０、３２０、３３０、及び３４０により生成されると言える。言い換えると、第１ペアのインダクタ３１０及び３３０により生成される第１及び第３磁束は、それぞれ、互いに等しく（且つ反対向きであり）、第２ペアのインダクタにより生成される第２及び第４磁束は、それぞれ互いに等しい且つ反対向きである）。

勿論、インダクタは中央タップされたインダクタである必要はなく、この場合には中央タップノードＴＡＰ１及びＴＡＰ２が設けられないことが理解される。このような場合には、第１及び第３インダクタ３１０及び３３０は、中央タップノードＴＡＰ１で一緒に接続される必要がなく、第２及び第４インダクタ３２０及び３４０は中央タップノードＴＡＰ２において一緒に接続される必要がない。

第１インダクタ３１０により生成される磁場は、従って第３インダクタ３３０により生成される磁場と等しく且つ反対向きであり、これらの磁場は、第１及び第３インダクタ３１０及び３３０の間にあり且つそれらから等距離にある第１ヌルラインＮＬ１に沿って直接互いに打ち消し合う。同様に、第２インダクタ３２０により生成される磁場は、第４インダクタ３３０により生成される磁場と等しく且つ反対向きであり、これらの磁場は、第２及び第４インダクタ３２０及び３４０の間にあり且つそれらから等距離にある第２ヌルラインＮＬ２に沿って直接互いに打ち消し合う。ヌルラインＮＬ１及びＮＬ２は、勿論、いずれかの方向に延びており、簡単のために図５では比較的短く示されるだけである。

第１及び第３位相は、例えば、０及び１８０度であり得る。第２及び第４位相は、例えば、９０及び２７０度であり得る。この場合、第１〜第４位相は直交し、これはＩＱ回路内での使用に便利であるが、必須ではない。例えば、第１〜第４位相は、それぞれ０、４５、１８０、及び２２５度であり得る。第１及び第３位相は、実質的に、それぞれ第２及び第４位相と同じであり得る。第１〜第４位相について多数の可能な位相があり、上述のリストは包括的ではない。

インダクタ３１０及び３３０の第１ペアは、第２ヌルラインＮＬ２上に位置し（又は位置付けられ）、インダクタ３２０及び３４０の第２ペアは第１ヌルラインＮＬ１上に位置する。従って、第１インダクタ３１０により生成された磁場のインダクタ３２０及び３４０の第２ペア（の場所）における影響は、第３インダクタ３３０により生成される磁場のインダクタ３２０及び３４０の第２ペア（の場所）における影響により、実質的に打ち消され又は少なくとも低減される。同様に、第２インダクタ３２０により生成された磁場のインダクタ３１０及び３３０の第１ペア（の場所）における影響は、第４インダクタ３４０により生成される磁場のインダクタ３１０及び３３０の第１ペア（の場所）における影響により、実質的に打ち消され又は少なくとも低減される。これは、インダクタ３１０及び３３０の第１ペアと、インダクタ３２０及び３４０の第２ペアと、の間の結合を低減する。

図６は、図５に示した第１の例示的なインダクタ構成３００の概略図であり、第１ペアのインダクタ３１０及び３３０により生成された磁場の磁力線を更に示す。正、負、及び中央タップノードの参照符号は、図６を複雑にするのを回避するために、図６には示されない。

第１の例示的なインダクタ構成３００を理解するために有用な特定の実装では、第１インダクタ３１０を駆動する電流は、特定の時点で、反時計回り方向に第１インダクタ３１０内を流れる。その結果、その時点で第１インダクタ３１０により生成される磁場は、図６の紙面の外側に向けられる（磁力線により示される）。第３インダクタ３３０を駆動する電流は、その時点で、時計回り方向に第３インダクタ３３０内を流れる。従って、その時点で第３インダクタ３３０により生成される磁場は、図６の紙面の内側に向けられる（磁力線により示される）。磁場は反対位相／極性を有するので、それらは第２ペアのインダクタ３２０及び３４０の場所で、従ってヌルラインＮＬ１で、弱め合う。インダクタ３１０、３２０、３３０、及び３４０のそれぞれの相対的な場所は、第２ペアの各インダクタ３２０及び３４０が第１ペアのインダクタ３１０及び３３０の両方から等距離にあることを保証し、その結果、第１ペアのインダクタ３１０及び３３０の両方から等しい磁場の大きさ（又は強度又は強さ）をもたらす。結果として、磁気結合は有意に低減される（又は打ち消される）。

対応する説明が、第２ペアのインダクタ３２０及び３４０により生成される磁場の、第１ペアのインダクタ３１０及び３３０に及ぼす影響に対して適用されるが、簡単のために図６には図示されない。

図７は、第１の例示的なインダクタ構成３００の斜視図を示す概略図であり、図６に示した磁力線も示す。従って、図７は図６と同様であり、重複する説明は省略される。正、負、及び中央タップノードの参照符号及びラベルは、図７を複雑にするのを回避するために、図７にも示されない。

インダクタ構成１００と第１の例示的なインダクタ構成３００とを比較すると、インダクタ３１０及び３３０の第１ペアは、２つの並列インダクタに分割された第１インダクタ１１０を表すと考えられる。同様に、インダクタ３２０及び３４０の第２ペアは、２つの並列インダクタに分割された第２インダクタ１２０を表すと考えられる。

インダクタ構成３００では、インダクタ３１０、３２０、３３０、及び３４０は、それらの中央タップノード３１３、３２３、３３３、及び３４３が互いに反対を向くように、つまり「外側」を向くように、互いに対して位置付けられる。第１の例示的なインダクタ構成３００の変形では、インダクタの各ペアは、所与のペアについて、中央タップノードがそれらのヌルラインに関して互いに対称的に反対に配置されるように、位置付けられる。つまり、第１ペアのインダクタ３１０及び３３０の中央タップノード３１３及び３３３は、第１ヌルラインＮＬ１に関して互いに対称的に反対側に配置され、第２ペアのインダクタ３２０及び３４０の中央タップノード３２３は、第２ヌルラインＮＬ２に関して互いに対称的に反対側に配置される。

第１の例示的なインダクタ構成３００の変形では、第１ペアのインダクタ３１０及び３３０の正端子は、互いに第２ヌルラインＮＬ２の同じ側に位置し、第１ペアのインダクタ３１０及び３３０の負端子は、互いに第２ヌルラインＮＬ２の同じ側に位置する。代替として又は追加で、第２ペアのインダクタ３２０及び３４０の正端子は、互いに第１ヌルラインＮＬ１の同じ側に位置し、第２ペアのインダクタ３２０及び３４０の負端子は、互いに第１ヌルラインＮＬ１の同じ側に位置する。

インダクタ構成３００では、インダクタ３１０、３２０、３３０、及び３４０は、中央タップを有する差動インダクタとして示され説明された。第１の例示的なインダクタ構成３００の変形では、インダクタ３１０、３２０、３３０、及び３４０は、中央タップを有しない差動インダクタである。第１の例示的なインダクタ構成３００の更なる変形では、インダクタ３１０、３２０、３３０、及び３４０は、非差動インダクタである。インダクタ３１０、３２０、３３０、及び３４０の間の低減された結合に関する上述の説明は、いずれの場合にも等しく適用される。

例示的な構成３００では、インダクタ３１０、３２０、３３０、及び３４０は、それらの中心が正方形の４つの角を定めるよう、互いに対して位置するよう示され説明された。第１の例示的なインダクタ構成３００の変形では、インダクタ３１０、３２０、３３０、及び３４０は、第１及び第２ヌルラインＮＬ１及びＮＬ２が交差するよう、及び第１ペアのインダクタ３１０及び３３０が実質的に第２ヌルラインＮＬ２上に位置し、且つ第２ペアのインダクタ３２０及び３４０が実質的に第１ヌルラインＮＬ１上に位置するよう、互いに対して位置する（しかし、必ずしも、それらの中心が正方形の４つの角を定めなくてよい）。インダクタ３１０、３２０、３３０、及び３４０は、それらの中心が例えば菱形の４つの角を定めるよう位置してよい。

例示的な構成３００では、インダクタ３１０、３２０、３３０、及び３４０は、「理想的」であり（つまり、互いに同じサイズ及びまき数を有する）、同じ電流（つまり、同じ大きさの電流）により「駆動」されると考えられる。第１の例示的なインダクタ構成３００の変形では、第１ペアのインダクタ３１０及び３３０は、互いに同じであり、同じ電流により駆動され、第２ペアのインダクタ３２０及び３４０は互いに同じであり、互いに同じ電流により駆動されるが、第１ペアのインダクタ３１０及び３３０は、第２ペアのインダクタ３２０及び３４０と同じではなく及び／又は同じ電流により駆動されない。第１の例示的なインダクタ構成３００の更なる変形では、所与のペアのインダクタは、互いに同じではなく、同じ電流により駆動されないが、しかしながら、ペアの一方のインダクタ３１０、３２０、３３０、及び３４０により生成された磁場が、ペアの他方のインダクタ３１０、３２０、３３０、及び３４０により生成された磁場と同じ強度を有するように磁場を生成する。この場合、上述のように磁場が互いに同じ強度（及び／又は空間分布）を有するので、該所与のペアのインダクタ３１０、３２０、３３０、及び３４０の間のヌルラインは直線である。

第１の例示的なインダクタ構成３００の変形では、ペアの一方のインダクタ３１０、３２０、３３０、及び３４０により生成された磁場は、ペアの他方のインダクタ３１０、３２０、３３０、及び３４０により生成された磁場と異なる強度を有する。この場合、該所与のペアのインダクタ３１０、３２０、３３０、及び３４０の間のヌルラインは直線ではない。しかしながら、このような変形された例示的な構成の中のインダクタ３１０、３２０、３３０、及び３４０は、依然として、第１ペアのインダクタ３１０及び３３０が実質的に第２ヌルラインＮＬ２上に位置し、第２ペアのインダクタ３２０及び３４０が実質的に第１ヌルラインＮＬ１上に位置するよう、互いに位置する。従って、磁気結合の影響が低減される。

インダクタ３１０、３２０、３３０、及び３４０により生成される磁場の位相は、該磁場を生成するインダクタの巻き線の方向に、及び該インダクタを駆動する電流に依存する。インダクタ構成３００が駆動でき、及び／又は、第１の例示的なインダクタ構成３００に関して上述したように各ペアのインダクタが一緒に接続されるか否かに関わらず、インダクタ巻き線方向は、上述の位相により磁場を生じるために相応して設定できる。インダクタ３１０、３２０、３３０、及び３４０は、それぞれ単一の巻き（turn、ターン）を有するように示される。インダクタ３１０、３２０、３３０、及び３４０は、複数の巻きを有し得る。インダクタ３１０、３２０、３３０、及び３４０により生成される磁場の各々の強度（強さ）は、インダクタ３１０、３２０、３３０、及び３４０のサイズ及び巻き数、及びインダクタ３１０、３２０、３３０、及び３４０を駆動する電流に依存する。該電流は、特定の強度で磁場を生成するために相応して設定できる。

第１の例示的なインダクタ構成３００及びその関連する変形のうちのいずれかでは、所与のペア（又は両方のペア）のインダクタ３１０、３２０、３３０、及び３４０は、上述のように接続されなくてよい。インダクタ３１０、３２０、３３０、及び３４０が上述のように接続されるか否かに関わらず、インダクタを駆動する電流は、上述のものと同じ又は異なるよう設定され得る。

図８は、本発明を具現化する第２の例示的なインダクタ構成４００の概略図である。

インダクタ構成４００は、第１被駆動インダクタ４１０、第２被駆動インダクタ４３０、及び補助ループ４５０を含む。第１及び第２被駆動インダクタ４１０及び４３０は、第１及び第２駆動信号（これは、対応する駆動電流を該インダクタを通じて流す）によりそれぞれ駆動されるよう構成される。

つまり、第１及び第２被駆動インダクタ４１０及び４２０は（本願明細書の他の被駆動インダクタと同様に）、駆動回路（図示せず）により、つまり磁気誘導によるのではなく、該インダクタへの（容量性接続を可能にする）伝導的接続により、電気的に駆動されるよう構成される。本願明細書に開示されるインダクタ構成は、このような駆動回路を含むと理解され得る（又は駆動回路は、インダクタ構成への接続のために別個に設けられ得る）。駆動電流の特定の発生源は、インダクタ構成が実装される回路に依存し、本開示の目的にとって重要ではない。

上述のように、駆動信号（電圧／電流）は、ＡＣ成分を有してよく、その結果、生成される磁場もＡＣ成分を有する。

補助ループ４５０は、一緒に接続される端子を有すると考えられてよい。特に、補助ループ４５０は、閉ＡＣ及び／又はＤＣ電流路であり又はそれを定める。補助ループ４５０は、その中に誘起されたＡＣ及び／又はＤＣ電流が補助ループ４５０のループの周りを循環するという意味で、無限ＡＣ及び／又はＤＣ電流路とも呼ばれてよい。補助ループ４５０は、閉ループを形成し、閉ループとして又はループとして又はループ構造として呼ばれてよく、本例ではリング又はループ形状を形成する。補助ループ４５０は、インダクタとして実装されてよく、この意味で、閉ループインダクタ又はループインダクタ又はインダクタ構造と呼ばれてよい。

補助ループ４５０は、被駆動インダクタの意味で、ＡＣ駆動電流により駆動されるよう構成されない。つまり、補助ループ４５０は、第１及び第２被駆動インダクタにより生成される磁場による場合を除いて、ＡＣ電流により駆動されない（以下に詳細に完全に記載される、つまり誘導による）。言い換えると、補助ループ４５０は、図８に示されない回路により提供されるいかなるＡＣ電流によっても駆動されず、電気的に駆動されないと説明できる。この意味で、補助ループ４５０は「駆動されない（undriven）」ものであり、インダクタとして実装されるとき、駆動されないインダクタ又は電気的に駆動されないインダクタと呼ばれてよい。補助ループ４５０は、その電圧を「浮遊」させるのではなくバイアスするよう、ＤＣ電圧現に接続されてよい。補助ループ４５０は、浮遊させ又は固定電位に接続されたままにされてよい。補助ループ４５０は、磁気トラップ又は導電性リング若しくはループと呼ばれてよい。

上述と同様に、インダクタ４１０及び４２０は、便宜上Ｉ、／Ｉ、Ｑ、／Ｑと表される直交電圧信号のセットにより駆動されてよい。ここで、これらはそれぞれ（相対）位相０、１８０、９０、及び２７０度を有する。本例では、Ｉ及び／Ｉ信号は、インダクタ４１０のそれぞれの端子に加えられてよく、Ｑ及び／Ｑは、インダクタ４２０のそれぞれの端子に加えられてよい。インダクタ４１０及び４２０は、例えば、図示しないが中央タップされてよい。

本例では、インダクタ４１０及び４２０を流れる結果として生じる電流は、９０又は２７０度位相がずれていてよい。従って、インダクタ４１０及び４２０により生成される結果として生じる磁場も、９０又は２７０度位相がずれていてよい。このような構成は、Ｉ／Ｑ構成と呼ばれてよい。

図８は、第１被駆動インダクタ４１０により生成された第１被駆動磁場の磁力線を示す。第１被駆動磁場は、図８の磁力線により示されるように、第２被駆動インダクタ４２０及び補助ループ４５０の場所に現れる。第１被駆動磁場は、補助ループ４５０内に電流を誘起する。これは、第１補助電流と呼ばれてよい。つまり、第１被駆動磁場の磁束は、補助ループ４５０と結合して、補助ループ４５０内に逆起電力（backーEMF）を生じ、これは、第１補助電流を補助ループ４５０内に流す。補助ループ４５０により誘起された第１補助電流は、次に、補助ループ４５０内に第１補助磁場を生じ又は生成する。つまり、補助ループ４５０は、第１被駆動磁場により誘起された、補助ループ４５０内を流れる第１補助電流に起因する第１補助磁場を生成する。

レンツの法則によると、補助ループ４５０により生成された第１補助磁場は、第１被駆動磁場と反対極性を有する（つまり、第１被駆動磁場及び第１補助磁場は反対位相を有する）。従って、第１被駆動磁場及び第１補助磁場は、第２被駆動インダクタ４２０（の場所）において弱め合う。従って、第１被駆動インダクタ４１０から第２被駆動インダクタ４２０への結合に起因する影響は、低減される。インダクタ４１０、４２０、及び４５０の寸法、及びそれらの互いに対する相対位置は、第２被駆動インダクタ４２０（の場所）における第１被駆動磁場の影響が、第２被駆動インダクタ４２０（の場所）における第１補助磁場の影響により、少なくとも部分的に取り消されるように（及び望ましくは可能な限り取り消されるように）、設定される。

図９は、第２の例示的なインダクタ構成４００の概略図である。図９は図８と同様であるが、図９が第１補助磁場の磁力線を追加で示すことが異なる。

図１０は、第２の例示的なインダクタ構成４００の概略図である。図１０は、第２被駆動磁場の磁力線、及び第２補助磁場の磁力線を示す。第２被駆動磁場は、第２被駆動インダクタ４２０を駆動する第２駆動電流に起因して、第２被駆動インダクタ４２０により生成される。第１被駆動磁場及び第１補助磁場の上述の説明と同様に、第２被駆動磁場は、補助ループ４５０内に第２補助電流を誘起し、これは第２補助磁場を生成する。つまり、補助ループ４５０は、第２被駆動インダクタ４２０により生成される第２被駆動磁場により、及びそれにより第２補助磁場を生成する、補助ループ４５０を通る第２補助電流を誘起させるよう構成される。第２補助磁場及び第２被駆動磁場は、互いに反対極性、つまり反対位相を有し、従って、第１被駆動インダクタ４１０（の場所）において弱め合う。従って、第２被駆動インダクタ４２０から第１被駆動インダクタ４１０への結合に起因する影響は、低減される。インダクタ４１０、４２０、及び４５０の寸法、及びそれらの互いに対する相対位置は、第１被駆動インダクタ４１０（の場所）における第２被駆動磁場の影響が、第１被駆動インダクタ４１０（の場所）における第２補助磁場の影響により、少なくとも部分的に取り消されるように（及び望ましくは可能な限り取り消されるように）、設定される。

第１及び第２被駆動磁場並びに第１及び第２補助磁場の上述の説明において、駆動信号及び電流がＡＣ成分を有するので、磁場が交互に生じる又は変動することが理解される。従って、図８〜１０（及び方向を有する磁力線を示す他の図）では、磁力線の方向が時間と共に交互に生じることが理解される。

過度に複雑にすることを回避するために図８〜１０に示されないが、第１及び第２被駆動磁場及び第１及び第２補助磁場は、同時に存在し（しかしながら、前述のように第１被駆動及び補助磁場は、第２被駆動及び補助磁場と９０又は２７０度位相がずれていてよい）、それにより第１及び第２被駆動インダクタ４１０及び４２０の間の結合が（相互に）低減され又は取り消される。第１被駆動及び補助磁場は、第２被駆動及び補助磁場と９０又は２７０度位相がずれている必要がないことが理解される。

図１０に示す補助ループ４５０は、その導体内に切れ目又は間隙４５１及び４５２を含み、これは、導体の部分と直列の又は導体に沿って直列のキャパシタに対応する。これらの切れ目の数及び／又はサイズは、第１及び第２補助磁場の強度（つまり強さ）を制御するよう、例えば第１及び第２被駆動インダクタ４１０及び４２０の間の磁気結合を低減するよう、設定できる（制御できる）。切れ目の数及び／又はサイズを制御することは、直列キャパシタンス、従ってＡＣ性能を制御することと等価である。

第２の例示的なインダクタ構成４００は、２つの被駆動インダクタ４１０及び４２０を含むとして説明された。第２の例示的な構成４００の変形では、第２被駆動インダクタ４２０は目標回路である。この場合、目標回路４２０（の場所）における第１被駆動磁場の影響は、目標回路４２０（の場所）における第１補助磁場の影響により取り消される。従って、動作が磁場（例えば、第１被駆動磁場からの結合）により望ましくない影響を受ける可能性のある目標回路４２０は、該磁場による影響を実質的に受けずに（又はそれからの低減された影響で）動作できる。目標回路４２０はインダクタであってよい。目標回路４２０は、上述のような被駆動インダクタであってよいが、第１被駆動インダクタ４１０において目標回路４２０により生成された磁場の影響は、幾つかの用途では重要でない場合がある。簡単に言うと、第１被駆動インダクタ４１０における、第２被駆動インダクタ４２０により生成される第２被駆動磁場の影響は、幾つかの状況では重要でない場合がある。第１及び第２被駆動インダクタ４１０及び４２０、及び補助ループ４５０の相対位置及びサイズは、従って相応して設定されてよい。

第２の例示的なインダクタ構成４００では、補助ループ４５０は、第１及び第２被駆動インダクタ４１０及び４２０の間にそれらから等距離に位置し、第１及び第２被駆動インダクタ４１０、４２０及び補助ループ４５０は、直線に沿うそれぞれの位置に位置する。第１及び第２被駆動インダクタ４１０、４２０及び補助ループ４５０の互いに対する相対位置は、第２の例示的な構成４００の変形では、図８〜１０に示した位置と異なってよい。例えば、補助ループ４５０は、第１及び第２被駆動インダクタ４１０及び４２０の間に位置してよいが、第１及び第２被駆動インダクタ４１０、４２０及び補助ループ４５０は、直線に沿うそれぞれの位置に位置しなくてよい。代替又は追加で、補助ループ４５０は、第１及び第２被駆動インダクタ４１０及び４２０から等距離でなくてよい（例えば、第１及び第２被駆動インダクタ４１０及び４２０が互いに同じでないとき）。

目標回路４５０を含む変形例（又は第１被駆動インダクタ４１０における、第２被駆動インダクタ４２０により生成される第２被駆動磁場の影響が重要でない変形例）では、相対位置はあまり制限されない。

第２の例示的なインダクタ構成４００では、補助ループは切れ目４５１及び４５２を含む。第２の例示的なインダクタ構成４００の変形では、補助ループ４５０の導体は、切れ目を有しなくてよく、又は任意の数の切れ目を有してよい。上述のように、補助ループ４５０は、閉（又は無限）ＡＣ及び／又はＤＣ電流路である。より具体的には、補助ループ４５０がその導体の中に１つ以上の切れ目又は間隙４５１及び４５２を含むとき、補助ループ４５０は閉（又は無限）ＡＣ電流路である。補助ループ４５０がその導体の中に切れ目又は間隙４５１及び４５２を含まないとき（つまりキャパシタを有しない）、補助ループ４５０は閉（又は無限）ＡＣ及び／又はＤＣ電流路である。

第１及び第２被駆動磁場の強さ（強度及び／又は磁界分布）は、第１及び第２駆動電流、及び第１及び第２被駆動インダクタ４１０及び４２０の巻き数及び数を含む多数の要因に依存する。第１及び第２補助磁場の強さ（強度）は、第１及び第２駆動電流、第１及び第２被駆動インダクタ４１０及び４２０の及び補助ループ４５０の巻き数及びサイズ、及び第１及び第２被駆動インダクタ４１０及び４２０及び補助ループ４５０の相対位置を含む多数の要因に依存する。第２の例示的なインダクタ構成４００の要素の正確な寸法及び相対位置は、実際には、最適性能についてのシミュレーションを実行することにより設定されてよい。

幾つかの実装では、第１及び第２被駆動磁場の位相の間の位相差は、前述のようにＩＱ動作では実質的に９０又は２７０度である。第１及び第２被駆動磁場の位相は互いに同じであってよい。勿論、他の位相差が可能である。

第２の例示的なインダクタの変形では、第１及び第２被駆動インダクタ４１０及び４２０は、差動インダクタである。

第１及び第２被駆動インダクタ４１０及び４２０は、複数の巻きを有するとして図８〜１０に示される。第１及び第２被駆動インダクタ４１０及び４２０は、（１回を含む）任意の巻き数を有し、それらは互いに異なる巻き数を有し得る。第１及び第２被駆動磁場の強さ（強度及び／又は磁界分布）は互いに同じ又は異なってよい。

第１又は第２の例示的なインダクタ構成３００又は４００（又は任意の関連する変形）は、図１１に示すように、振器（例えばＶＣＯ）又はクロックバッファ回路８００内に実装され得る。ＶＣＯ又はクロックバッファ回路８００は、Ｉ／Ｑ回路であってよい。

本発明の回路は、例えばフリップチップのようなＩＣチップ上に、集積回路として実装されてよい。本発明は、上述のように集積回路及びＩＣ、このようなＩＣチップを含む回路基板、及びこのような回路基板を含む通信ネットワーク（例えば、インターネット光ファイバネットワーク及び無線ネットワーク）及びこのようなネットワークのネットワーク機器、へと拡張する。

図１２は、ＶＣＯ又はクロックバッファ回路８００を含む集積回路９００の概略図である。

図１３は、本発明の可能な適用を良好に理解するために役立つ、インダクタ構成３００又は４００を含むＩ／Ｑ発振器回路１００（これは、ＶＣＯとして実装されてよいが、明示的に示されない）の概略図である。前述の例との一貫性のために、直交電圧信号のセットは、便宜上Ｉ、／Ｉ、Ｑ、／Ｑとして参照され、回路１００の出力ノードに示され、従って、前述のように構成３００又は４００のインダクタの端子に適用される。当業者は、２つの発振器セルの末端（tail）ノードに結合する変圧器がＩＱ動作を可能にすることを理解する。Ｉ／Ｑ回路１００は、従って、第２の例示的なインダクタ構成４００の第１及び第２被駆動インダクタ４１０及び４２０を（図示しない補助ループ４５０と一緒に）、又は、インダクタ３１０及び３３０、３２０及び３４０の第１及び第２ペアを（各ペアは、２つの並列インダクタに分割される１つのインダクタとして考えられることが理解される）含む。図１３は、概略的であり、図５及び８に示した相対位置に対応する、インダクタの真の相対位置を示さない。

更なる実施形態は、本願明細書に開示される本発明の精神及び範囲の中で提供されてよい。

３００、４００ インダクタ構成
３１０、３３０、３２０、３４０、４１０、４２０ 被駆動インダクタ
４５０ 補助ループ
４５１、４５２ 切れ目

Claims (15)

1. インダクタ構成であって、
   実質的に逆位相の磁場を生成するために駆動されるよう構成される被駆動インダクタの第１ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第１ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第１ペアと、
   実質的に逆位相の磁場を生成するために構成される被駆動インダクタの第２ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第２ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第２ペアと、
   を含み、
   前記被駆動インダクタのペアは、前記第１及び第２ヌルラインが互いに交差するよう、互いに対して配置され、前記被駆動インダクタの第１ペアは実質的に前記２ヌルライン上に配置され、前記被駆動インダクタの第２ペアは実質的に前記１ヌルライン上に配置される、インダクタ構成。
2. 前記被駆動インダクタの第１ペアは、同じ第１駆動信号によい駆動されるよう一緒に接続され、及び／又は、
   前記被駆動インダクタの第２ペアは、同じ第２駆動信号により駆動されるよう一緒に接続され、
   任意で、前記第１及び第２駆動信号の間の位相差は、実質的に９０又は２７０度である、請求項１に記載のインダクタ構成。
3. 前記第１及び第２ペアの前記被駆動インダクタは、それぞれ１回以上の巻きを有し、任意でスパイラルインダクタであり、及び／又は、
   前記被駆動インダクタの第１ペアは、互いに同じサイズおよび巻き数を有し、前記被駆動インダクタの第２ペアは、互いに同じサイズおよび巻き数を有する、請求項１又は２に記載のインダクタ構成。
4. 前記第１及び第２ペアの前記被駆動インダクタの位置は、菱形又は正方形の４つの角を定め、前記第１ペアの前記被駆動インダクタは、前記構成の中で互いに反対側にある、請求項１〜３のいずれかに記載のインダクタ構成。
5. 前記第１及び第２ペアの前記被駆動インダクタは、差動インダクタであり、任意で、前記被駆動インダクタは中央タップノードにおいて中央タップされる、請求項１〜４のいずれかに記載のインダクタ構成。
6. 前記被駆動インダクタは、正及び負端子を有し、
   前記第１ペアの前記被駆動インダクタの前記正端子は一緒に接続され、前記第１ペアの前記被駆動インダクタの前記負端子は一緒に接続され、及び／又は、
   前記第２ペアの前記被駆動インダクタの前記正端子は一緒に接続され、前記第２ペアの前記被駆動インダクタの前記負端子は一緒に接続され、及び／又は、
   前記第１ペアの前記被駆動インダクタの前記正端子は、前記第２ヌルラインの互いに同じ側に配置され、前記第１ペアの前記被駆動インダクタの前記負端子は、前記第２ヌルラインの互いに同じ側に配置され、及び／又は、
   前記第２ペアの前記被駆動インダクタの前記正端子は、前記第１ヌルラインの互いに同じ側に配置され、前記第２ペアの前記被駆動インダクタの前記負端子は、前記第１ヌルラインの互いに同じ側に配置され、及び／又は、
   前記第１ペアの各被駆動インダクタの前記正及び負端子は、前記第２ヌルラインの互いに反対側に配置され、及び／又は、
   前記第２ペアの各被駆動インダクタの前記正及び負端子は、前記第２ヌルラインの互いに反対側に配置される、
   請求項１〜５のいずれかに記載のインダクタ構成。
7. インダクタ構成であって、
   被駆動磁場を生成するために駆動電流により駆動されるよう構成される被駆動インダクタと、
   閉ＡＣ及び／又はＤＣ電流路である補助ループと、
   目標回路と、
   を含み、前記補助ループは、前記被駆動インダクタと前記目標回路との間に配置される、インダクタ構成。
8. 前記補助ループは、前記被駆動インダクタと前記目標回路との間の等距離の所にあり、及び／又は、
   前記被駆動インダクタ、前記補助ループ、及び前記目標回路は、直線上のそれぞれの位置に配置される、請求項７に記載のインダクタ構成。
9. 前記補助ループは、単一巻きのループ又は複数巻きのループであり、及び／又は、
   前記補助ループは、端が一緒に接続される細長い導体で形成され、及び／又は、
   前記補助ループは、前記ループを形成するために直列に接続される少なくとも１つの長細い導体及び少なくとも１つのキャパシタを有し、任意で、前記１つ以上のキャパシタは、前記１つ以上の導体の端の間の切れ目又は間隙として実装される、請求項７又は８に記載のインダクタ構成。
10. 前記被駆動インダクタは第１被駆動インダクタであり、前記駆動電流は第１駆動電流であり、前記被駆動磁場は第１被駆動磁場であり、
    前記目標回路は、第２被駆動磁場を生成するために第２駆動電流により駆動されるよう構成される第２被駆動インダクタである、請求項７〜９のいずれかに記載のインダクタ構成。
11. 前記第１及び第２駆動電流は、異なる第１及び第２位相をそれぞれ有するＡＣ成分を有し、
    任意で、
    前記第１及び第２位相は逆位相ではなく、及び／又は、
    前記第１及び第２位相の間の位相差は、実質的に９０又は２７０度である、請求項１０に記載のインダクタ構成。
12. 前記被駆動インダクタの各々及び／又は前記補助ループは、
    １つ以上の平行面の中に実装され、及び／又は、
    平面コンポーネントである、請求項７〜１１のいずれかに記載のインダクタ構成。
13. 前記被駆動インダクタの各々及び前記補助ループは、それぞれ１つ以上の完全又は部分的な巻きを含むコンポーネントであり、該巻きは該コンポーネントの軸を定め、前記被駆動インダクタ及び前記補助ループのうちの少なくとも１つのコア軸は、実質的に平行である、請求項７〜１２のいずれかに記載のインダクタ構成。
14. Ｉ／Ｑ回路であって、請求項１〜１３のいずれかに記載のインダクタ構成を含むＩ／Ｑクロックバッファ回路又はＩ／Ｑ電圧制御型発振器回路のようなＩ／Ｑ回路。
15. 集積回路であって、請求項１〜１３のいずれかに記載のインダクタ構成又は請求項１４に記載の回路を含むＩＣチップのような集積回路。
    

Images