JP2021100111A - インダクタ構成 - Google Patents
インダクタ構成 Download PDFInfo
- Publication number
- JP2021100111A JP2021100111A JP2020206090A JP2020206090A JP2021100111A JP 2021100111 A JP2021100111 A JP 2021100111A JP 2020206090 A JP2020206090 A JP 2020206090A JP 2020206090 A JP2020206090 A JP 2020206090A JP 2021100111 A JP2021100111 A JP 2021100111A
- Authority
- JP
- Japan
- Prior art keywords
- driven
- inductor
- inductors
- pair
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 description 25
- 238000010168 coupling process Methods 0.000 description 25
- 238000005859 coupling reaction Methods 0.000 description 25
- 230000004907 flux Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 102100030346 Antigen peptide transporter 1 Human genes 0.000 description 4
- 108010023335 Member 2 Subfamily B ATP Binding Cassette Transporter Proteins 0.000 description 4
- 102100030343 Antigen peptide transporter 2 Human genes 0.000 description 3
- 101800000849 Tachykinin-associated peptide 2 Proteins 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 238000010584 magnetic trap Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/343—Preventing or reducing surge voltages; oscillations
- H01F27/345—Preventing or reducing surge voltages; oscillations using auxiliary conductors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/346—Preventing or reducing leakage fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Coils Or Transformers For Communication (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Coils Of Transformers For General Uses (AREA)
- Regulation Of General Use Transformers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 本発明は、インダクタ構成を提供する。【解決手段】 インダクタ構成であって、実質的に逆位相の磁場を生成するために駆動されるよう構成される被駆動インダクタの第1ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第1ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第1ペアと、実質的に逆位相の磁場を生成するために構成される被駆動インダクタの第2ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第2ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第2ペアと、を含み、前記被駆動インダクタのペアは、前記第1及び第2ヌルラインが互いに交差するよう、互いに対して配置され、前記被駆動インダクタの第1ペアは実質的に前記2ヌルライン上に配置され、前記被駆動インダクタの第2ペアは実質的に前記1ヌルライン上に配置される、インダクタ構成。【選択図】 図6
Description
本発明は、インダクタ構成に関する。
このようなインダクタ構成は、集積回路内に、例えばICチップ上に実装されてよい。このようなインダクタ構成の中のインダクタは、適切な駆動信号により駆動されると変動する磁場を生成する。これは、磁気結合を通じて、インダクタ構成の中の他のインダクタを含む他の回路に影響を与え得る。
このようなインダクタ構成を実装し得る回路の速度の増大に伴い、及び半導体装置の対応する小型化に伴い、このような回路が正確に動作することへの圧力は益々高まっている。これは、不要な磁気結合の問題を解決することを含む。
本発明の第1の態様の実施形態によると、インダクタ構成であって、実質的に逆位相の磁場を生成するために駆動されるよう構成される被駆動インダクタの第1ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第1ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第1ペアと、実質的に逆位相の磁場を生成するために構成される被駆動インダクタの第2ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第2ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第2ペアと、を含み、前記被駆動インダクタのペアは、前記第1及び第2ヌルラインが互いに交差するよう、互いに対して配置され、前記被駆動インダクタの第1ペアは実質的に前記2ヌルライン上に配置され、前記被駆動インダクタの第2ペアは実質的に前記1ヌルライン上に配置される、インダクタ構成が提供される。
前記インダクタ構成は、被駆動インダクタの前記第1及び第2ペアの間の磁気結合を低減又は除去することを可能にする。
前記被駆動は、それらが駆動信号、例えば駆動電圧信号若しくは電流(例えばAC駆動電流)により駆動されるよう構成されるという意味で、(例えば、駆動回路への接続を通じて)駆動される。
被駆動インダクタの前記第1ペアは、同じ第1駆動信号により一緒に駆動されるよう接続されてよい。被駆動インダクタの前記第2ペアは、同じ第2駆動信号により一緒に駆動されるよう接続されてよい。前記第1及び第2駆動信号の間の位相差は、実質的に90又は270度であってよい。
前記第1及び第2ペアの前記被駆動インダクタは、前記第1ペアの前記インダクタにより生成される第1及び第3磁束がそれぞれ互いに等しく(且つ反対向きに)なるよう、及び前記第2ペアの前記インダクタにより生成される第2及び第4磁束がそれぞれ互いに等しく(且つ反対向きに)なるよう、(前記第1及び第2ヌルラインが直線であるよう)駆動されるよう構成されてよい。
被駆動インダクタの前記第1ペアは、前記第1ヌルラインが直線になるよう構成されてよい。被駆動インダクタの前記第2ペアは、前記第2ヌルラインが直線になるよう構成されてよい。
前記第1及び第2ペアの前記被駆動インダクタは、それぞれ1回以上の巻きを有してよい。前記第1及び第2ペアの前記被駆動インダクタは、螺旋インダクタであってよい。被駆動インダクタの前記第1ペアは、互いに同じサイズ及び巻き数を有してよい。被駆動インダクタの前記第2ペアは、互いに同じサイズ及び巻き数を有してよい。
前記被駆動インダクタの前記巻きの方向は、それらがそれぞれの磁場を生成するよう構成されてよい。被駆動インダクタの前記第1ペアは、該被駆動インダクタがそれらそれぞれの磁場を生成するよう一緒に接続されてよく、被駆動インダクタの前記第2ペアは、該被駆動インダクタがそれらそれぞれの磁場を生成するよう一緒に接続されてよい。
前記第1及び第2ペアの前記被駆動インダクタの位置は、菱形の4つの角を定めてよく、前記第1ペアの前記被駆動インダクタは、前記構成の中で互いに反対側にある。
前記第1及び第2ペアの前記被駆動インダクタは、差動インダクタであってよい。前記被駆動インダクタは、中央タップノードにおいて中央タップされてよい。前記第1ペアの前記被駆動インダクタの前記中央タップノードは、前記第1ヌルラインに関して互いに対称的に反対側に配置されてよく、前記第2ペアの前記被駆動インダクタの前記中央タップノードは、前記第2ヌルラインに関して互いに対称的に反対側に配置されてよい。
被駆動インダクタの前記第1ペアの前記中央タップノードは、実質的に前記第2ヌルライン上に位置してよく、被駆動インダクタの前記第2ペアの前記中央タップノードは、実質的に前記第1ヌルライン上に位置してよい。
前記第1ペアの前記被駆動インダクタの前記中央タップノードは一緒に接続されてよく、前記第2ペアの前記被駆動インダクタの前記中央タップノードは一緒に接続されてよい。
前記被駆動インダクタは、正及び負端子を有してよい。前記第1ペアの前記被駆動インダクタの前記正端子は一緒に接続されてよく、前記第1ペアの前記被駆動インダクタの前記負端子は一緒に接続されてよい。前記第2ペアの前記被駆動インダクタの前記正端子は一緒に接続されてよく、前記第2ペアの前記被駆動インダクタの前記負端子は一緒に接続されてよい。
前記第1ペアの前記被駆動インダクタの前記正端子は、互いに前記第2ヌルラインの同じ側に位置してよく、前記第1ペアの前記被駆動インダクタの前記負端子は、互いに前記第2ヌルラインの同じ側に位置してよい。前記第2ペアの前記被駆動インダクタの前記正端子は、互いに前記第1ヌルラインの同じ側に位置してよく、前記第2ペアの前記被駆動インダクタの前記負端子は、互いに前記第1ヌルラインの同じ側に位置してよい。
前記第1ペアの各被駆動インダクタの前記正及び負端子は、互いに前記第2ヌルラインの反対側に位置してよい。前記第2ペアの各被駆動インダクタの前記正及び負端子は、互いに前記第1ヌルラインの反対側に位置してよい。
インダクタの前記第1及び第2ペアの前記被駆動インダクタにより生成される前記磁場のそれぞれの位相は、実質的に直交してよい。
被駆動インダクタの前記第1ペアは、同じ第1駆動信号により一緒に駆動されるよう接続されてよい。被駆動インダクタの前記第2ペアは、同じ第2駆動信号により一緒に駆動されるよう接続されてよい。
前記第1ペアの前記被駆動インダクタは、それぞれ第1及び第3位相を有する磁場を生成するために駆動されるよう構成されてよく、前記第2ペアの前記被駆動インダクタは、それぞれ第2及び第4位相を有する磁場を生成するために駆動されるよう構成されてよく、前記第1乃至第4位相は実質的に直交してよい。
本発明の第2の態様の実施形態によると、インダクタ構成であって、実質的に逆位相の磁場を生成するよう互いに対して構成される、同じ第1駆動信号により駆動されるよう一緒に接続される被駆動インダクタの第1ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第1ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第1ペアと、実質的に逆位相の磁場を生成するよう互いに対して構成される、同じ第2駆動信号により駆動されるよう一緒に接続される被駆動インダクタの第2ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第2ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第2ペアと、を含み、前記被駆動インダクタのペアは、前記第1及び第2ヌルラインが互いに交差するよう、互いに対して配置され、前記被駆動インダクタの第1ペアは実質的に前記2ヌルライン上に配置され、前記被駆動インダクタの第2ペアは実質的に前記1ヌルライン上に配置される、インダクタ構成が提供される。
本発明の第3の態様の実施形態によると、インダクタ構成であって、被駆動磁場を生成するために駆動電流により駆動されるよう構成される被駆動インダクタと、閉(又は無限)AC及び/又はDC電流路である補助ループと、目標回路と、を含み、前記補助ループは、前記被駆動インダクタと前記目標回路との間に配置される、インダクタ構成が提供される。
前記インダクタ構成は、被駆動インダクタから前記目標回路への磁気結合を低減又は除去することを可能にする。
前記補助ループは、インダクタとして実装されてよい。
前記補助ループは、その中に誘起されるAC電流が該ループの周りを(完全に)循環するよう構成されてよい。
前記補助ループは、前記被駆動インダクタと前記目標回路との間の等距離の所にあってよい。前記被駆動インダクタ、前記補助ループ、及び前記目標回路は直線上のそれぞれの位置に位置してよい。
前記補助ループは、単一巻きのループ又は複数巻きのループであってよい。前記補助ループは、端が一緒に接続される細長い導体の形式であってよい。前記補助ループは、前記ループを形成するよう直列に接続される少なくとも1つの細長い導体及び少なくとも1つのキャパシタを含んでよい。前記1つ以上のキャパシタは、前記1つ以上の導体の端の間の切れ目又は間隙として実装されてよい。前記切れ目/間隙の数及び/又はサイズは、各補助磁場の強度を制御するよう構成されてよい。
前記補助ループは、電気的に駆動されなくてよい。前記補助ループは、AC電気信号により電気的に駆動されなくてよい。前記補助ループは、DC電圧源に電気的に接続されるよう構成されてよい(電気的接続は導電的接続であってよい)。
前記被駆動インダクタ、前記補助ループ、及び前記目標回路は、電流が前記被駆動磁場により前記補助ループ内に誘起され、前記誘起された電流が前記補助ループに前記被駆動磁場と反対の極性(又は逆位相)の補助磁場を生成させるよう、及び前記補助磁場が前記目標回路において前記被駆動磁場と弱め合い、前記被駆動インダクタから前記目標回路への磁気結合を低減するよう、互いに対して位置してよい。
前記被駆動インダクタは第1被駆動インダクタであってよく、前記駆動電流は第1駆動電流であってよく、前記被駆動磁場は第1被駆動磁場であってよく、前記目標回路は、第2被駆動磁場を生成するために第2駆動電流により駆動されるよう構成される第2被駆動インダクタであってよい。
前記インダクタ構成は、前記第1被駆動インダクタ及び前記第2被駆動インダクタの間の磁気結合を低減又は除去することを可能にする。
前記第1及び第2駆動電流は、それぞれ異なる第1及び第2位相を有するAC成分を有してよい。前記第1及び第2位相は、逆位相でなくてよい。前記第1及び第2位相の間の位相差は、実質的に90又は270度であってよい。
前記第1及び第2被駆動インダクタは、互いに同じサイズ及び巻き数を有してよい。前記第1及び第2被駆動インダクタは、螺旋インダクタであってよい。
前記第1被駆動インダクタ、前記補助ループ、及び前記第2被駆動インダクタは、電流が前記第2被駆動磁場により前記補助ループ内に誘起され、前記誘起された電流が前記補助ループに前記第2被駆動磁場と反対の極性(又は逆位相)の第2補助磁場を生成させるよう、及び前記第2補助磁場が前記第1被駆動インダクタにおいて前記第2被駆動磁場と弱め合い、前記第2被駆動インダクタから前記第1被駆動インダクタへの磁気結合を低減するよう、互いに対して位置してよい。
各被駆動インダクタ及び/又は前記補助ループは、1つ以上の平行面の中に実装されてよい。各被駆動インダクタ及び/又は前記補助ループは、平面コンポーネントであってよい。
各被駆動インダクタ及び前記補助ループは、それぞれ1つ以上の完全又は部分的巻きを有するコンポーネントであってよく、該巻きは該コンポーネントのコア軸を定める。前記被駆動インダクタのうちの少なくとも1つ及び前記補助ループの前記コア軸は、実質的に平行であってよい。
各被駆動インダクタ又は前記被駆動インダクタのうちの1つは、差動インダクタであってよい。
各被駆動インダクタの前記巻きの方向は、それ自体の磁場を生成するよう構成されてよい。各駆動電流は、対応する被駆動インダクタがそれ自体の磁場を生成するよう構成されてよい。
前記インダクタ構成は、1つ以上の層を有する集積回路内に実装されてよく、前記被駆動インダクタの各々及び前記補助ループは、それぞれ、1つのみの前記層の中に、又は複数の前記層に跨がり、形成されてよい。
本発明の第4の態様の実施形態によると、インダクタ構成であって、第1被駆動磁場を生成するために第1駆動電流により駆動されるよう構成される第1被駆動インダクタと、閉(又は無限)AC及び/又はDC電流路である補助ループと、第2被駆動磁場を生成するために第2駆動電流により駆動されるよう構成される第2被駆動インダクタと、を含み、前記補助ループは、前記第1被駆動インダクタと前記第2被駆動インダクタとの間に配置される、インダクタ構成が提供される。
前記インダクタ構成は、前記第1被駆動インダクタ及び前記第2被駆動インダクタの間の磁気結合を低減又は除去することを可能にする。
本発明の第5の態様の実施形態によると、インダクタ構成であって、被駆動磁場を生成するために駆動電流により駆動されるよう構成される被駆動インダクタと、補助ループと、目標回路と、を含み、前記被駆動インダクタ、前記補助ループ、及び前記目標回路は、電流が前記被駆動磁場により前記補助ループ内に誘起され、前記誘起された電流が前記補助ループに前記被駆動磁場と反対の極性(又は逆位相)の補助磁場を生成させるよう、及び前記補助磁場が前記目標回路において前記被駆動磁場と弱め合い、前記被駆動インダクタから前記目標回路への磁気結合を低減するよう、互いに対して位置する、インダクタ構成が提供される。
前記インダクタ構成は、被駆動インダクタから前記目標回路への磁気結合を低減又は除去することを可能にする。
前記被駆動インダクタは第1被駆動インダクタであってよく、前記駆動電流は第1駆動電流であってよく、前記被駆動磁場は第1被駆動磁場であってよく、前記補助磁場は第1補助磁場であってよく、前記目標回路は、第2被駆動磁場を生成するために第2駆動電流により駆動されるよう構成される第2被駆動インダクタであってよい。
前記インダクタ構成は、前記第1被駆動インダクタ及び前記第2被駆動インダクタの間の磁気結合を低減又は除去することを可能にする。
前記第1被駆動インダクタ、前記補助ループ、及び前記第2被駆動インダクタは、電流が前記第2被駆動磁場により前記補助ループ内に誘起され、前記誘起された電流が前記補助ループに前記第2被駆動磁場と反対の極性の第2補助磁場を生成させるよう、及び前記第2補助磁場が前記第1被駆動インダクタにおいて前記第2被駆動磁場と弱め合い、前記第2被駆動インダクタから前記第1被駆動インダクタへの磁気結合を低減するよう、互いに対して位置してよい。
前記第1及び第2駆動電流は、それぞれ異なる第1及び第2位相を有するAC成分を有してよい。前記第1及び第2位相は、逆位相でなくてよい。前記第1及び第2位相の間の位相差は、実質的に90又は270度であってよい。
前記インダクタ構成は、各被駆動インダクタを駆動するよう構成される駆動回路を含んでよい。
前記インダクタ構成は、1つ以上の層を有する集積回路内に実装されてよく、前記インダクタの各々は、1つのみの前記層の中に、又は複数の前記層に跨がり、形成されてよい。
前記磁場は、変動する又は交互に生じる磁場であってよい。
本発明の第6の態様の実施形態によると、第1〜第5の態様のうちのいずれかのインダクタ構成を含む電圧制御型発振器回路のような発振器回路が提供される。
本発明の第7の態様の実施形態によると、第1〜第5の態様のうちのいずれかのインダクタ構成を含むI/Qクロックバッファ回路又はI/Q電圧制御型発振器回路のようなI/Q回路が提供される。
本発明の第8の態様の実施形態によると、第1〜第5の態様のうちのいずれかのインダクタ構成又は第6若しくは第7の態様の回路を含むICチップのような集積回路が提供される。
上述の態様のうちのいずれかの特徴は、上述の態様の任意の他のものに適用されてよい。
例として、以下の添付の図面を参照する。
本発明を理解するために有用なインダクタ構成の概略図である。
本発明を理解するために有用なインダクタ構成の概略図である。
本発明を理解するために有用なインダクタ構成の概略図である。
本発明を理解するために有用なインダクタ構成の概略図である。
第1の例示的なインダクタ構成を示す概略図である。
第1の例示的なインダクタ構成を示す概略図である。
第1の例示的なインダクタ構成を示す概略図である。
第2の例示的なインダクタ構成を示す概略図である。
第2の例示的なインダクタ構成を示す概略図である。
第2の例示的なインダクタ構成を示す概略図である。
電圧制御型発振器(voltageーcontrolled oscillator (VCO))又はクロックバッファ回路の概略図である。
集積回路の概略図である。
IQ発振器回路の概略図である。
図1は、比較例としてのインダクタ構成100の概略図である。インダクタ構成100は、第1及び第2インダクタ110及び120を含む。インダクタ110及び120は、変圧器であり又はその部分であり得る。以下の説明はその場合に等しく適用されてよい。
インダクタ110及び120は、使用中、例えば他の回路(図示せず)により提供される駆動信号により駆動される。該駆動信号は、インダクタ内に電流を流し、該電流はインダクタ110及び120の内部及び周囲に磁場を生成する。言い換えると、インダクタ110及び120は、駆動されると、それぞれの磁場を生成する。インダクタ110及び120は、以下の詳細に説明するように、それらの磁場が互いに干渉するように、互いに非常に近くに位置付けられる。
図2は、インダクタ構成100の概略図であり、対応する駆動信号が与えられた場合の、インダクタ110及び120により生成された磁場の(簡略化した概略的形式の)磁力線を示す。破線は、第1インダクタ110により生成された磁場を示す。実線は、第2インダクタ120により生成された磁場を示す。磁力線は、磁束線とも呼ばれてよい。磁束線は、インダクタ110及び120の軌道又は導体を囲む閉じた輪として表される。
インダクタ110及び120が非常に近くにあるので、第1インダクタ110からの相対的に強い磁力線は、図示のように第2インダクタ120に達する(及びそれと結合する)。つまり、第1インダクタ110により生成された磁場は、第2インダクタ120の場所に現れる。その結果、第1インダクタ110により生成された磁場は、第2インダクタ120において逆起電力(backーEMF)を生成する。この生成された逆起電力(backーEMF)は、第2インダクタ120を通じて流れる電流と干渉する(及び第2インダクタ120を駆動する駆動信号に影響を与え得る)。
同様に、第2インダクタ120からの相対的に強い磁力線は、図示のように第1インダクタ110に達する(及びそれと結合する)。つまり、第2インダクタ120により生成された磁場は、第1インダクタ110の場所に現れ、第1インダクタ110において逆起電力(backーEMF)を生成する。この逆起電力は第1インダクタ110を通じて流れる電流と干渉する(及び第1インダクタ110を駆動する駆動信号に影響を与え得る)。
インダクタ110及び120のうちの一方により生成された磁場の、他方のインダクタ110及び120を通じて流れる電流との干渉は、磁気結合と呼ばれてよく、周波数引き込み、スパー、歪み、及び位相引き込みを含む多くの望ましくない影響をもたらす。例えば、インダクタ110及び120は、位相のずれた(例えば、90又は270度位相のずれた)それぞれの駆動信号(対応する電流を生じる)により駆動されてよい。このような場合には、磁気結合は、インダクタ110及び120により生成された磁場の位相(単にインダクタ110及び120の位相として表されてよい)を、望ましくない位相にし又はそれへ向かわせる。
インダクタ110及び120は、AC成分を有する電圧信号により駆動されてよく、AC電流(又はAC成分を有する電流)をインダクタを通じて流し、各インダクタ110及び120が交互に生じる又は変動する磁場を生成するようにする。
例えば、インダクタ110及び120は、便宜上I、/I、Q、/Qと表される直交電圧信号のセットにより駆動されてよい。ここで、これらはそれぞれ(相対)位相0、180、90、及び270度を有する。本例では、I及び/I信号は、インダクタ110のそれぞれの端子に加えられてよく、Q及び/Qは、インダクタ120のそれぞれの端子に加えられてよい。インダクタ110及び120は、例えば、図示しないが中央タップされてよい。
本例では、インダクタ110及び120内を流れる結果として生じる電流は、90又は270度位相がずれていてよい。また、インダクタ110及び120により生成される結果として生じる磁場も、90又は270度位相がずれていてよい。このような構成は、I/Q構成と呼ばれてよい。
本例のインダクタ110及び120がI/Q電圧制御型発振器(voltageーcontrolled oscillator (VCO))内に実装されるとき、その一例は後述する図13に示され、I/Q VCO内の直交位相関係は、磁気結合のために破壊され得る。つまり、磁場の位相は、それらの理想的な値から離れ、極端な場合には、I及びQコアの両方が、最終的に同じ位相になり、又は90又は270度の位相差の代わりに逆位相関係になってしまう。つまり、第1インダクタ110により生成された磁場の位相は、磁気結合により、例えば、第2インダクタ120により生成された磁場の位相と同じになる。
図3及び4は、比較例としての別のインダクタ構成200の概略図である。図3はインダクタ構成200のみを示すが、図4は更に磁力線を示す。インダクタ構成200は、第1及び第2インダクタ210及び220を含む。図1及び2に示したインダクタ構成と関連する上述の説明は、図3及び4に示すインダクタ構成200に同様に適用される。インダクタ構成200のインダクタと、インダクタ構成100のインダクタとの間の差は、インダクタ構成200のインダクタが複数の巻きを有するよう示されることである(本例では、3回の巻き)。
図4と比べると、図3も、両方のインダクタに接続された発振器コア回路の概略表現(ボックスの形式)を含み、例えば、図13におけるようなI/Q電圧制御型発振器(VCO)を形成する。
インダクタ110、120、210、及び220は、差動又は非差動インダクタであってよく、上述の説明はいずれの場合にも等しく適用される。
図5は、本発明を具現化する第1の例示的なインダクタ構成300の概略図である。
インダクタ構成300は、第1〜第4インダクタ310、320、330及び340を含む。第1及び第3インダクタ310及び330は、インダクタの第1ペアとして参照されてよい。第2及び第4インダクタ320及び340は、インダクタの第2ペアとして参照されてよい。インダクタ310、320、330及び340は、本例では差動インダクタである。第1〜第4インダクタ310、320、330及び340は、それぞれ第1〜第4中央タップノード313、323、333、及び343において中央タップされる(centreーtapped)。第1〜第4インダクタ310、320、330及び340は、それぞれの第1〜第4正ノード311、321、331、及び341(正端子)と、それぞれの第1〜第4負ノード312、322、332、及び342(負端子)と、を有する。
第1及び第3中央タップノード313及び333は一緒に接続され(これは、図5のラベル「TAP1」により示される)、第2および第4中央タップノード323及び343は一緒に接続される(これは、図5のラベル「TAP2」により示される)。
第1及び第3正ノード311及び331は一緒に接続され(これは、図5のラベル「P1」により示される)、第2および第4正ノード321及び341は一緒に接続される(これは、図5のラベル「P2」により示される)。第1及び第3負ノード312及び332は一緒に接続され(これは、図5のラベル「N1」により示される)、第2および第4負ノード322及び342は一緒に接続される(これは、図5のラベル「N2」により示される)。
インダクタ構成100を参照した上述の例と同様に、インダクタ310、320、330及び340は、便宜上I、/I、Q、/Qと表される直交電圧信号のセットにより駆動されてよい。ここで、これらはそれぞれ(相対)位相0、180、90、及び270度を有する。本例では、例えば、I及び/I信号は、それぞれの端子P1及びN1に加えられてよく、Q及び/Q信号は、それぞれの端子P2及びN2に加えられてよい。
本例では、以上と同様に、インダクタ310及び330内を流れる結果として生じる電流は、インダクタ320及び340内を流れる結果として生じる電流と90又は270度位相がずれていてよく、インダクタ310及び330により生成される結果として生じる磁場は、実質的に逆位相であり、インダクタ320及び340により生成される結果として生じる磁場は、実質的に逆位相であり、インダクタ310及び330により生成される結果として生じる磁場は、インダクタ320及び340により生成される結果として生じる磁場と90又は270度位相がずれている。このような構成は、ここでも、I/Q構成と呼ばれてよい。
I、/I、Q、/Q信号は、駆動電圧信号又は駆動信号と呼ばれてよい。インダクタを駆動する結果として生じる電流は、駆動電流又は駆動信号とも呼ばれてよい。インダクタ310、320、330、及び340は、それらそれぞれの磁場を生成するために駆動されるよう構成されるので、被駆動インダクタと呼ばれてよい。
上述の動作は、以下のように一層良好に理解され得る。
中央タップ、インダクタ310、320、330、及び340の正及び負ノードの接続により、第1ペアのインダクタ310及び330は、同じ電流又は駆動信号(例えば、I及び/Iの組み合わせに適用すると考えられてよい第1駆動信号)により駆動され、第2ペアのインダクタ320及び340は、同じ電流又は駆動信号(例えば、Q及び/Qの組み合わせに適用すると考えられてよい第2駆動信号)により駆動される。
中央タップ、インダクタ310、320、330、340の正及び負ノードの間の接続により、及びインダクタの巻き線又は導体の方向により、第1インダクタ110により生成される磁場は、任意の瞬間に、第3インダクタ330により生成された磁場の位相と反対位相を有し又は逆位相であり(且つ磁場は反対極性を有し)、第2インダクタ320により生成された磁場は、任意の瞬間に、第4インダクタ340により生成された磁場の位相と反対位相を有し又は逆位相である(且つ磁場は反対極性を有する)。
更に、中央タップ、インダクタ310、320、330、340の正及び負ノードの間の接続により、及びインダクタのサイズ及び巻き数により、インダクタ310により生成された磁場は、第1ペアのインダクタ310及び330の間の対称線において、第3インダクタ330により生成された磁場と強さが等しく、第2インダクタにより生成された磁場は、第2ペアのインダクタ320及び340の間の対称線において、第4インダクタ340により生成された磁場と強さが等しい。つまり、第1インダクタ310内の電流は、第3インダクタ330内の電流により生成される第3インダクタ330内の磁束と等しい(且つ反対向きの)磁束を、第1インダクタ310において生成する。また、第2インダクタ320内の電流は、第4インダクタ340内の電流により生成される第4インダクタ340内の磁束と等しい(且つ反対向きの)磁束を、第2インダクタ320において生成する。インダクタ310、320、330、及び340における磁束は、本願明細書では等しく、インダクタ310、320、330、及び340により生成されると言える。言い換えると、第1ペアのインダクタ310及び330により生成される第1及び第3磁束は、それぞれ、互いに等しく(且つ反対向きであり)、第2ペアのインダクタにより生成される第2及び第4磁束は、それぞれ互いに等しい且つ反対向きである)。
勿論、インダクタは中央タップされたインダクタである必要はなく、この場合には中央タップノードTAP1及びTAP2が設けられないことが理解される。このような場合には、第1及び第3インダクタ310及び330は、中央タップノードTAP1で一緒に接続される必要がなく、第2及び第4インダクタ320及び340は中央タップノードTAP2において一緒に接続される必要がない。
第1インダクタ310により生成される磁場は、従って第3インダクタ330により生成される磁場と等しく且つ反対向きであり、これらの磁場は、第1及び第3インダクタ310及び330の間にあり且つそれらから等距離にある第1ヌルラインNL1に沿って直接互いに打ち消し合う。同様に、第2インダクタ320により生成される磁場は、第4インダクタ330により生成される磁場と等しく且つ反対向きであり、これらの磁場は、第2及び第4インダクタ320及び340の間にあり且つそれらから等距離にある第2ヌルラインNL2に沿って直接互いに打ち消し合う。ヌルラインNL1及びNL2は、勿論、いずれかの方向に延びており、簡単のために図5では比較的短く示されるだけである。
第1及び第3位相は、例えば、0及び180度であり得る。第2及び第4位相は、例えば、90及び270度であり得る。この場合、第1〜第4位相は直交し、これはIQ回路内での使用に便利であるが、必須ではない。例えば、第1〜第4位相は、それぞれ0、45、180、及び225度であり得る。第1及び第3位相は、実質的に、それぞれ第2及び第4位相と同じであり得る。第1〜第4位相について多数の可能な位相があり、上述のリストは包括的ではない。
インダクタ310及び330の第1ペアは、第2ヌルラインNL2上に位置し(又は位置付けられ)、インダクタ320及び340の第2ペアは第1ヌルラインNL1上に位置する。従って、第1インダクタ310により生成された磁場のインダクタ320及び340の第2ペア(の場所)における影響は、第3インダクタ330により生成される磁場のインダクタ320及び340の第2ペア(の場所)における影響により、実質的に打ち消され又は少なくとも低減される。同様に、第2インダクタ320により生成された磁場のインダクタ310及び330の第1ペア(の場所)における影響は、第4インダクタ340により生成される磁場のインダクタ310及び330の第1ペア(の場所)における影響により、実質的に打ち消され又は少なくとも低減される。これは、インダクタ310及び330の第1ペアと、インダクタ320及び340の第2ペアと、の間の結合を低減する。
図6は、図5に示した第1の例示的なインダクタ構成300の概略図であり、第1ペアのインダクタ310及び330により生成された磁場の磁力線を更に示す。正、負、及び中央タップノードの参照符号は、図6を複雑にするのを回避するために、図6には示されない。
第1の例示的なインダクタ構成300を理解するために有用な特定の実装では、第1インダクタ310を駆動する電流は、特定の時点で、反時計回り方向に第1インダクタ310内を流れる。その結果、その時点で第1インダクタ310により生成される磁場は、図6の紙面の外側に向けられる(磁力線により示される)。第3インダクタ330を駆動する電流は、その時点で、時計回り方向に第3インダクタ330内を流れる。従って、その時点で第3インダクタ330により生成される磁場は、図6の紙面の内側に向けられる(磁力線により示される)。磁場は反対位相/極性を有するので、それらは第2ペアのインダクタ320及び340の場所で、従ってヌルラインNL1で、弱め合う。インダクタ310、320、330、及び340のそれぞれの相対的な場所は、第2ペアの各インダクタ320及び340が第1ペアのインダクタ310及び330の両方から等距離にあることを保証し、その結果、第1ペアのインダクタ310及び330の両方から等しい磁場の大きさ(又は強度又は強さ)をもたらす。結果として、磁気結合は有意に低減される(又は打ち消される)。
対応する説明が、第2ペアのインダクタ320及び340により生成される磁場の、第1ペアのインダクタ310及び330に及ぼす影響に対して適用されるが、簡単のために図6には図示されない。
図7は、第1の例示的なインダクタ構成300の斜視図を示す概略図であり、図6に示した磁力線も示す。従って、図7は図6と同様であり、重複する説明は省略される。正、負、及び中央タップノードの参照符号及びラベルは、図7を複雑にするのを回避するために、図7にも示されない。
インダクタ構成100と第1の例示的なインダクタ構成300とを比較すると、インダクタ310及び330の第1ペアは、2つの並列インダクタに分割された第1インダクタ110を表すと考えられる。同様に、インダクタ320及び340の第2ペアは、2つの並列インダクタに分割された第2インダクタ120を表すと考えられる。
インダクタ構成300では、インダクタ310、320、330、及び340は、それらの中央タップノード313、323、333、及び343が互いに反対を向くように、つまり「外側」を向くように、互いに対して位置付けられる。第1の例示的なインダクタ構成300の変形では、インダクタの各ペアは、所与のペアについて、中央タップノードがそれらのヌルラインに関して互いに対称的に反対に配置されるように、位置付けられる。つまり、第1ペアのインダクタ310及び330の中央タップノード313及び333は、第1ヌルラインNL1に関して互いに対称的に反対側に配置され、第2ペアのインダクタ320及び340の中央タップノード323は、第2ヌルラインNL2に関して互いに対称的に反対側に配置される。
第1の例示的なインダクタ構成300の変形では、第1ペアのインダクタ310及び330の正端子は、互いに第2ヌルラインNL2の同じ側に位置し、第1ペアのインダクタ310及び330の負端子は、互いに第2ヌルラインNL2の同じ側に位置する。代替として又は追加で、第2ペアのインダクタ320及び340の正端子は、互いに第1ヌルラインNL1の同じ側に位置し、第2ペアのインダクタ320及び340の負端子は、互いに第1ヌルラインNL1の同じ側に位置する。
インダクタ構成300では、インダクタ310、320、330、及び340は、中央タップを有する差動インダクタとして示され説明された。第1の例示的なインダクタ構成300の変形では、インダクタ310、320、330、及び340は、中央タップを有しない差動インダクタである。第1の例示的なインダクタ構成300の更なる変形では、インダクタ310、320、330、及び340は、非差動インダクタである。インダクタ310、320、330、及び340の間の低減された結合に関する上述の説明は、いずれの場合にも等しく適用される。
例示的な構成300では、インダクタ310、320、330、及び340は、それらの中心が正方形の4つの角を定めるよう、互いに対して位置するよう示され説明された。第1の例示的なインダクタ構成300の変形では、インダクタ310、320、330、及び340は、第1及び第2ヌルラインNL1及びNL2が交差するよう、及び第1ペアのインダクタ310及び330が実質的に第2ヌルラインNL2上に位置し、且つ第2ペアのインダクタ320及び340が実質的に第1ヌルラインNL1上に位置するよう、互いに対して位置する(しかし、必ずしも、それらの中心が正方形の4つの角を定めなくてよい)。インダクタ310、320、330、及び340は、それらの中心が例えば菱形の4つの角を定めるよう位置してよい。
例示的な構成300では、インダクタ310、320、330、及び340は、「理想的」であり(つまり、互いに同じサイズ及びまき数を有する)、同じ電流(つまり、同じ大きさの電流)により「駆動」されると考えられる。第1の例示的なインダクタ構成300の変形では、第1ペアのインダクタ310及び330は、互いに同じであり、同じ電流により駆動され、第2ペアのインダクタ320及び340は互いに同じであり、互いに同じ電流により駆動されるが、第1ペアのインダクタ310及び330は、第2ペアのインダクタ320及び340と同じではなく及び/又は同じ電流により駆動されない。第1の例示的なインダクタ構成300の更なる変形では、所与のペアのインダクタは、互いに同じではなく、同じ電流により駆動されないが、しかしながら、ペアの一方のインダクタ310、320、330、及び340により生成された磁場が、ペアの他方のインダクタ310、320、330、及び340により生成された磁場と同じ強度を有するように磁場を生成する。この場合、上述のように磁場が互いに同じ強度(及び/又は空間分布)を有するので、該所与のペアのインダクタ310、320、330、及び340の間のヌルラインは直線である。
第1の例示的なインダクタ構成300の変形では、ペアの一方のインダクタ310、320、330、及び340により生成された磁場は、ペアの他方のインダクタ310、320、330、及び340により生成された磁場と異なる強度を有する。この場合、該所与のペアのインダクタ310、320、330、及び340の間のヌルラインは直線ではない。しかしながら、このような変形された例示的な構成の中のインダクタ310、320、330、及び340は、依然として、第1ペアのインダクタ310及び330が実質的に第2ヌルラインNL2上に位置し、第2ペアのインダクタ320及び340が実質的に第1ヌルラインNL1上に位置するよう、互いに位置する。従って、磁気結合の影響が低減される。
インダクタ310、320、330、及び340により生成される磁場の位相は、該磁場を生成するインダクタの巻き線の方向に、及び該インダクタを駆動する電流に依存する。インダクタ構成300が駆動でき、及び/又は、第1の例示的なインダクタ構成300に関して上述したように各ペアのインダクタが一緒に接続されるか否かに関わらず、インダクタ巻き線方向は、上述の位相により磁場を生じるために相応して設定できる。インダクタ310、320、330、及び340は、それぞれ単一の巻き(turn、ターン)を有するように示される。インダクタ310、320、330、及び340は、複数の巻きを有し得る。インダクタ310、320、330、及び340により生成される磁場の各々の強度(強さ)は、インダクタ310、320、330、及び340のサイズ及び巻き数、及びインダクタ310、320、330、及び340を駆動する電流に依存する。該電流は、特定の強度で磁場を生成するために相応して設定できる。
第1の例示的なインダクタ構成300及びその関連する変形のうちのいずれかでは、所与のペア(又は両方のペア)のインダクタ310、320、330、及び340は、上述のように接続されなくてよい。インダクタ310、320、330、及び340が上述のように接続されるか否かに関わらず、インダクタを駆動する電流は、上述のものと同じ又は異なるよう設定され得る。
図8は、本発明を具現化する第2の例示的なインダクタ構成400の概略図である。
インダクタ構成400は、第1被駆動インダクタ410、第2被駆動インダクタ430、及び補助ループ450を含む。第1及び第2被駆動インダクタ410及び430は、第1及び第2駆動信号(これは、対応する駆動電流を該インダクタを通じて流す)によりそれぞれ駆動されるよう構成される。
つまり、第1及び第2被駆動インダクタ410及び420は(本願明細書の他の被駆動インダクタと同様に)、駆動回路(図示せず)により、つまり磁気誘導によるのではなく、該インダクタへの(容量性接続を可能にする)伝導的接続により、電気的に駆動されるよう構成される。本願明細書に開示されるインダクタ構成は、このような駆動回路を含むと理解され得る(又は駆動回路は、インダクタ構成への接続のために別個に設けられ得る)。駆動電流の特定の発生源は、インダクタ構成が実装される回路に依存し、本開示の目的にとって重要ではない。
上述のように、駆動信号(電圧/電流)は、AC成分を有してよく、その結果、生成される磁場もAC成分を有する。
補助ループ450は、一緒に接続される端子を有すると考えられてよい。特に、補助ループ450は、閉AC及び/又はDC電流路であり又はそれを定める。補助ループ450は、その中に誘起されたAC及び/又はDC電流が補助ループ450のループの周りを循環するという意味で、無限AC及び/又はDC電流路とも呼ばれてよい。補助ループ450は、閉ループを形成し、閉ループとして又はループとして又はループ構造として呼ばれてよく、本例ではリング又はループ形状を形成する。補助ループ450は、インダクタとして実装されてよく、この意味で、閉ループインダクタ又はループインダクタ又はインダクタ構造と呼ばれてよい。
補助ループ450は、被駆動インダクタの意味で、AC駆動電流により駆動されるよう構成されない。つまり、補助ループ450は、第1及び第2被駆動インダクタにより生成される磁場による場合を除いて、AC電流により駆動されない(以下に詳細に完全に記載される、つまり誘導による)。言い換えると、補助ループ450は、図8に示されない回路により提供されるいかなるAC電流によっても駆動されず、電気的に駆動されないと説明できる。この意味で、補助ループ450は「駆動されない(undriven)」ものであり、インダクタとして実装されるとき、駆動されないインダクタ又は電気的に駆動されないインダクタと呼ばれてよい。補助ループ450は、その電圧を「浮遊」させるのではなくバイアスするよう、DC電圧現に接続されてよい。補助ループ450は、浮遊させ又は固定電位に接続されたままにされてよい。補助ループ450は、磁気トラップ又は導電性リング若しくはループと呼ばれてよい。
上述と同様に、インダクタ410及び420は、便宜上I、/I、Q、/Qと表される直交電圧信号のセットにより駆動されてよい。ここで、これらはそれぞれ(相対)位相0、180、90、及び270度を有する。本例では、I及び/I信号は、インダクタ410のそれぞれの端子に加えられてよく、Q及び/Qは、インダクタ420のそれぞれの端子に加えられてよい。インダクタ410及び420は、例えば、図示しないが中央タップされてよい。
本例では、インダクタ410及び420を流れる結果として生じる電流は、90又は270度位相がずれていてよい。従って、インダクタ410及び420により生成される結果として生じる磁場も、90又は270度位相がずれていてよい。このような構成は、I/Q構成と呼ばれてよい。
図8は、第1被駆動インダクタ410により生成された第1被駆動磁場の磁力線を示す。第1被駆動磁場は、図8の磁力線により示されるように、第2被駆動インダクタ420及び補助ループ450の場所に現れる。第1被駆動磁場は、補助ループ450内に電流を誘起する。これは、第1補助電流と呼ばれてよい。つまり、第1被駆動磁場の磁束は、補助ループ450と結合して、補助ループ450内に逆起電力(backーEMF)を生じ、これは、第1補助電流を補助ループ450内に流す。補助ループ450により誘起された第1補助電流は、次に、補助ループ450内に第1補助磁場を生じ又は生成する。つまり、補助ループ450は、第1被駆動磁場により誘起された、補助ループ450内を流れる第1補助電流に起因する第1補助磁場を生成する。
レンツの法則によると、補助ループ450により生成された第1補助磁場は、第1被駆動磁場と反対極性を有する(つまり、第1被駆動磁場及び第1補助磁場は反対位相を有する)。従って、第1被駆動磁場及び第1補助磁場は、第2被駆動インダクタ420(の場所)において弱め合う。従って、第1被駆動インダクタ410から第2被駆動インダクタ420への結合に起因する影響は、低減される。インダクタ410、420、及び450の寸法、及びそれらの互いに対する相対位置は、第2被駆動インダクタ420(の場所)における第1被駆動磁場の影響が、第2被駆動インダクタ420(の場所)における第1補助磁場の影響により、少なくとも部分的に取り消されるように(及び望ましくは可能な限り取り消されるように)、設定される。
図9は、第2の例示的なインダクタ構成400の概略図である。図9は図8と同様であるが、図9が第1補助磁場の磁力線を追加で示すことが異なる。
図10は、第2の例示的なインダクタ構成400の概略図である。図10は、第2被駆動磁場の磁力線、及び第2補助磁場の磁力線を示す。第2被駆動磁場は、第2被駆動インダクタ420を駆動する第2駆動電流に起因して、第2被駆動インダクタ420により生成される。第1被駆動磁場及び第1補助磁場の上述の説明と同様に、第2被駆動磁場は、補助ループ450内に第2補助電流を誘起し、これは第2補助磁場を生成する。つまり、補助ループ450は、第2被駆動インダクタ420により生成される第2被駆動磁場により、及びそれにより第2補助磁場を生成する、補助ループ450を通る第2補助電流を誘起させるよう構成される。第2補助磁場及び第2被駆動磁場は、互いに反対極性、つまり反対位相を有し、従って、第1被駆動インダクタ410(の場所)において弱め合う。従って、第2被駆動インダクタ420から第1被駆動インダクタ410への結合に起因する影響は、低減される。インダクタ410、420、及び450の寸法、及びそれらの互いに対する相対位置は、第1被駆動インダクタ410(の場所)における第2被駆動磁場の影響が、第1被駆動インダクタ410(の場所)における第2補助磁場の影響により、少なくとも部分的に取り消されるように(及び望ましくは可能な限り取り消されるように)、設定される。
第1及び第2被駆動磁場並びに第1及び第2補助磁場の上述の説明において、駆動信号及び電流がAC成分を有するので、磁場が交互に生じる又は変動することが理解される。従って、図8〜10(及び方向を有する磁力線を示す他の図)では、磁力線の方向が時間と共に交互に生じることが理解される。
過度に複雑にすることを回避するために図8〜10に示されないが、第1及び第2被駆動磁場及び第1及び第2補助磁場は、同時に存在し(しかしながら、前述のように第1被駆動及び補助磁場は、第2被駆動及び補助磁場と90又は270度位相がずれていてよい)、それにより第1及び第2被駆動インダクタ410及び420の間の結合が(相互に)低減され又は取り消される。第1被駆動及び補助磁場は、第2被駆動及び補助磁場と90又は270度位相がずれている必要がないことが理解される。
図10に示す補助ループ450は、その導体内に切れ目又は間隙451及び452を含み、これは、導体の部分と直列の又は導体に沿って直列のキャパシタに対応する。これらの切れ目の数及び/又はサイズは、第1及び第2補助磁場の強度(つまり強さ)を制御するよう、例えば第1及び第2被駆動インダクタ410及び420の間の磁気結合を低減するよう、設定できる(制御できる)。切れ目の数及び/又はサイズを制御することは、直列キャパシタンス、従ってAC性能を制御することと等価である。
第2の例示的なインダクタ構成400は、2つの被駆動インダクタ410及び420を含むとして説明された。第2の例示的な構成400の変形では、第2被駆動インダクタ420は目標回路である。この場合、目標回路420(の場所)における第1被駆動磁場の影響は、目標回路420(の場所)における第1補助磁場の影響により取り消される。従って、動作が磁場(例えば、第1被駆動磁場からの結合)により望ましくない影響を受ける可能性のある目標回路420は、該磁場による影響を実質的に受けずに(又はそれからの低減された影響で)動作できる。目標回路420はインダクタであってよい。目標回路420は、上述のような被駆動インダクタであってよいが、第1被駆動インダクタ410において目標回路420により生成された磁場の影響は、幾つかの用途では重要でない場合がある。簡単に言うと、第1被駆動インダクタ410における、第2被駆動インダクタ420により生成される第2被駆動磁場の影響は、幾つかの状況では重要でない場合がある。第1及び第2被駆動インダクタ410及び420、及び補助ループ450の相対位置及びサイズは、従って相応して設定されてよい。
第2の例示的なインダクタ構成400では、補助ループ450は、第1及び第2被駆動インダクタ410及び420の間にそれらから等距離に位置し、第1及び第2被駆動インダクタ410、420及び補助ループ450は、直線に沿うそれぞれの位置に位置する。第1及び第2被駆動インダクタ410、420及び補助ループ450の互いに対する相対位置は、第2の例示的な構成400の変形では、図8〜10に示した位置と異なってよい。例えば、補助ループ450は、第1及び第2被駆動インダクタ410及び420の間に位置してよいが、第1及び第2被駆動インダクタ410、420及び補助ループ450は、直線に沿うそれぞれの位置に位置しなくてよい。代替又は追加で、補助ループ450は、第1及び第2被駆動インダクタ410及び420から等距離でなくてよい(例えば、第1及び第2被駆動インダクタ410及び420が互いに同じでないとき)。
目標回路450を含む変形例(又は第1被駆動インダクタ410における、第2被駆動インダクタ420により生成される第2被駆動磁場の影響が重要でない変形例)では、相対位置はあまり制限されない。
第2の例示的なインダクタ構成400では、補助ループは切れ目451及び452を含む。第2の例示的なインダクタ構成400の変形では、補助ループ450の導体は、切れ目を有しなくてよく、又は任意の数の切れ目を有してよい。上述のように、補助ループ450は、閉(又は無限)AC及び/又はDC電流路である。より具体的には、補助ループ450がその導体の中に1つ以上の切れ目又は間隙451及び452を含むとき、補助ループ450は閉(又は無限)AC電流路である。補助ループ450がその導体の中に切れ目又は間隙451及び452を含まないとき(つまりキャパシタを有しない)、補助ループ450は閉(又は無限)AC及び/又はDC電流路である。
第1及び第2被駆動磁場の強さ(強度及び/又は磁界分布)は、第1及び第2駆動電流、及び第1及び第2被駆動インダクタ410及び420の巻き数及び数を含む多数の要因に依存する。第1及び第2補助磁場の強さ(強度)は、第1及び第2駆動電流、第1及び第2被駆動インダクタ410及び420の及び補助ループ450の巻き数及びサイズ、及び第1及び第2被駆動インダクタ410及び420及び補助ループ450の相対位置を含む多数の要因に依存する。第2の例示的なインダクタ構成400の要素の正確な寸法及び相対位置は、実際には、最適性能についてのシミュレーションを実行することにより設定されてよい。
幾つかの実装では、第1及び第2被駆動磁場の位相の間の位相差は、前述のようにIQ動作では実質的に90又は270度である。第1及び第2被駆動磁場の位相は互いに同じであってよい。勿論、他の位相差が可能である。
第2の例示的なインダクタの変形では、第1及び第2被駆動インダクタ410及び420は、差動インダクタである。
第1及び第2被駆動インダクタ410及び420は、複数の巻きを有するとして図8〜10に示される。第1及び第2被駆動インダクタ410及び420は、(1回を含む)任意の巻き数を有し、それらは互いに異なる巻き数を有し得る。第1及び第2被駆動磁場の強さ(強度及び/又は磁界分布)は互いに同じ又は異なってよい。
第1又は第2の例示的なインダクタ構成300又は400(又は任意の関連する変形)は、図11に示すように、振器(例えばVCO)又はクロックバッファ回路800内に実装され得る。VCO又はクロックバッファ回路800は、I/Q回路であってよい。
本発明の回路は、例えばフリップチップのようなICチップ上に、集積回路として実装されてよい。本発明は、上述のように集積回路及びIC、このようなICチップを含む回路基板、及びこのような回路基板を含む通信ネットワーク(例えば、インターネット光ファイバネットワーク及び無線ネットワーク)及びこのようなネットワークのネットワーク機器、へと拡張する。
図12は、VCO又はクロックバッファ回路800を含む集積回路900の概略図である。
図13は、本発明の可能な適用を良好に理解するために役立つ、インダクタ構成300又は400を含むI/Q発振器回路100(これは、VCOとして実装されてよいが、明示的に示されない)の概略図である。前述の例との一貫性のために、直交電圧信号のセットは、便宜上I、/I、Q、/Qとして参照され、回路100の出力ノードに示され、従って、前述のように構成300又は400のインダクタの端子に適用される。当業者は、2つの発振器セルの末端(tail)ノードに結合する変圧器がIQ動作を可能にすることを理解する。I/Q回路100は、従って、第2の例示的なインダクタ構成400の第1及び第2被駆動インダクタ410及び420を(図示しない補助ループ450と一緒に)、又は、インダクタ310及び330、320及び340の第1及び第2ペアを(各ペアは、2つの並列インダクタに分割される1つのインダクタとして考えられることが理解される)含む。図13は、概略的であり、図5及び8に示した相対位置に対応する、インダクタの真の相対位置を示さない。
更なる実施形態は、本願明細書に開示される本発明の精神及び範囲の中で提供されてよい。
300、400 インダクタ構成
310、330、320、340、410、420 被駆動インダクタ
450 補助ループ
451、452 切れ目
310、330、320、340、410、420 被駆動インダクタ
450 補助ループ
451、452 切れ目
Claims (15)
- インダクタ構成であって、
実質的に逆位相の磁場を生成するために駆動されるよう構成される被駆動インダクタの第1ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第1ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第1ペアと、
実質的に逆位相の磁場を生成するために構成される被駆動インダクタの第2ペアであって、該被駆動インダクタの磁場が、該被駆動インダクタの間の第2ヌルラインにおいて実質的に互いに打ち消し合うよう互いに対して配置される、被駆動インダクタの第2ペアと、
を含み、
前記被駆動インダクタのペアは、前記第1及び第2ヌルラインが互いに交差するよう、互いに対して配置され、前記被駆動インダクタの第1ペアは実質的に前記2ヌルライン上に配置され、前記被駆動インダクタの第2ペアは実質的に前記1ヌルライン上に配置される、インダクタ構成。 - 前記被駆動インダクタの第1ペアは、同じ第1駆動信号によい駆動されるよう一緒に接続され、及び/又は、
前記被駆動インダクタの第2ペアは、同じ第2駆動信号により駆動されるよう一緒に接続され、
任意で、前記第1及び第2駆動信号の間の位相差は、実質的に90又は270度である、請求項1に記載のインダクタ構成。 - 前記第1及び第2ペアの前記被駆動インダクタは、それぞれ1回以上の巻きを有し、任意でスパイラルインダクタであり、及び/又は、
前記被駆動インダクタの第1ペアは、互いに同じサイズおよび巻き数を有し、前記被駆動インダクタの第2ペアは、互いに同じサイズおよび巻き数を有する、請求項1又は2に記載のインダクタ構成。 - 前記第1及び第2ペアの前記被駆動インダクタの位置は、菱形又は正方形の4つの角を定め、前記第1ペアの前記被駆動インダクタは、前記構成の中で互いに反対側にある、請求項1〜3のいずれかに記載のインダクタ構成。
- 前記第1及び第2ペアの前記被駆動インダクタは、差動インダクタであり、任意で、前記被駆動インダクタは中央タップノードにおいて中央タップされる、請求項1〜4のいずれかに記載のインダクタ構成。
- 前記被駆動インダクタは、正及び負端子を有し、
前記第1ペアの前記被駆動インダクタの前記正端子は一緒に接続され、前記第1ペアの前記被駆動インダクタの前記負端子は一緒に接続され、及び/又は、
前記第2ペアの前記被駆動インダクタの前記正端子は一緒に接続され、前記第2ペアの前記被駆動インダクタの前記負端子は一緒に接続され、及び/又は、
前記第1ペアの前記被駆動インダクタの前記正端子は、前記第2ヌルラインの互いに同じ側に配置され、前記第1ペアの前記被駆動インダクタの前記負端子は、前記第2ヌルラインの互いに同じ側に配置され、及び/又は、
前記第2ペアの前記被駆動インダクタの前記正端子は、前記第1ヌルラインの互いに同じ側に配置され、前記第2ペアの前記被駆動インダクタの前記負端子は、前記第1ヌルラインの互いに同じ側に配置され、及び/又は、
前記第1ペアの各被駆動インダクタの前記正及び負端子は、前記第2ヌルラインの互いに反対側に配置され、及び/又は、
前記第2ペアの各被駆動インダクタの前記正及び負端子は、前記第2ヌルラインの互いに反対側に配置される、
請求項1〜5のいずれかに記載のインダクタ構成。 - インダクタ構成であって、
被駆動磁場を生成するために駆動電流により駆動されるよう構成される被駆動インダクタと、
閉AC及び/又はDC電流路である補助ループと、
目標回路と、
を含み、前記補助ループは、前記被駆動インダクタと前記目標回路との間に配置される、インダクタ構成。 - 前記補助ループは、前記被駆動インダクタと前記目標回路との間の等距離の所にあり、及び/又は、
前記被駆動インダクタ、前記補助ループ、及び前記目標回路は、直線上のそれぞれの位置に配置される、請求項7に記載のインダクタ構成。 - 前記補助ループは、単一巻きのループ又は複数巻きのループであり、及び/又は、
前記補助ループは、端が一緒に接続される細長い導体で形成され、及び/又は、
前記補助ループは、前記ループを形成するために直列に接続される少なくとも1つの長細い導体及び少なくとも1つのキャパシタを有し、任意で、前記1つ以上のキャパシタは、前記1つ以上の導体の端の間の切れ目又は間隙として実装される、請求項7又は8に記載のインダクタ構成。 - 前記被駆動インダクタは第1被駆動インダクタであり、前記駆動電流は第1駆動電流であり、前記被駆動磁場は第1被駆動磁場であり、
前記目標回路は、第2被駆動磁場を生成するために第2駆動電流により駆動されるよう構成される第2被駆動インダクタである、請求項7〜9のいずれかに記載のインダクタ構成。 - 前記第1及び第2駆動電流は、異なる第1及び第2位相をそれぞれ有するAC成分を有し、
任意で、
前記第1及び第2位相は逆位相ではなく、及び/又は、
前記第1及び第2位相の間の位相差は、実質的に90又は270度である、請求項10に記載のインダクタ構成。 - 前記被駆動インダクタの各々及び/又は前記補助ループは、
1つ以上の平行面の中に実装され、及び/又は、
平面コンポーネントである、請求項7〜11のいずれかに記載のインダクタ構成。 - 前記被駆動インダクタの各々及び前記補助ループは、それぞれ1つ以上の完全又は部分的な巻きを含むコンポーネントであり、該巻きは該コンポーネントの軸を定め、前記被駆動インダクタ及び前記補助ループのうちの少なくとも1つのコア軸は、実質的に平行である、請求項7〜12のいずれかに記載のインダクタ構成。
- I/Q回路であって、請求項1〜13のいずれかに記載のインダクタ構成を含むI/Qクロックバッファ回路又はI/Q電圧制御型発振器回路のようなI/Q回路。
- 集積回路であって、請求項1〜13のいずれかに記載のインダクタ構成又は請求項14に記載の回路を含むICチップのような集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP19219092.4 | 2019-12-20 | ||
EP19219092.4A EP3839991B1 (en) | 2019-12-20 | 2019-12-20 | Integrated circuitry comprising inductor arrangements |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021100111A true JP2021100111A (ja) | 2021-07-01 |
Family
ID=69005456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020206090A Pending JP2021100111A (ja) | 2019-12-20 | 2020-12-11 | インダクタ構成 |
Country Status (4)
Country | Link |
---|---|
US (1) | US12080475B2 (ja) |
EP (1) | EP3839991B1 (ja) |
JP (1) | JP2021100111A (ja) |
CN (1) | CN113012912A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114446623B (zh) * | 2022-02-09 | 2023-01-17 | 北京力通通信有限公司 | 电感器组件和集成电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7151430B2 (en) * | 2004-03-03 | 2006-12-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method of and inductor layout for reduced VCO coupling |
US7955886B2 (en) * | 2005-03-30 | 2011-06-07 | Silicon Laboratories Inc. | Apparatus and method for reducing interference |
US7535330B2 (en) | 2006-09-22 | 2009-05-19 | Lsi Logic Corporation | Low mutual inductance matched inductors |
JP5139469B2 (ja) * | 2010-04-27 | 2013-02-06 | 株式会社日本自動車部品総合研究所 | コイルユニットおよび非接触給電システム |
US9276056B2 (en) * | 2010-05-27 | 2016-03-01 | Texas Instruments Incorporated | Baluns for RF signal conversion and impedance matching |
JP5967989B2 (ja) * | 2012-03-14 | 2016-08-10 | ソニー株式会社 | 検知装置、受電装置、送電装置及び非接触給電システム |
EP2648193B1 (en) * | 2012-04-03 | 2015-07-29 | Telefonaktiebolaget L M Ericsson (publ) | An inductor layout, and a voltage-controlled oscillator (VCO) system |
US20140140028A1 (en) * | 2012-11-21 | 2014-05-22 | Cambridge Silicon Radio Limited | Magnetic Coupling and Cancellation Arrangement |
EP2849022B1 (en) | 2013-09-12 | 2016-05-25 | Socionext Inc. | Circuitry useful for clock generation and distribution |
KR102211330B1 (ko) * | 2014-10-30 | 2021-02-04 | 삼성전자주식회사 | 인덕터 장치 |
US9912307B2 (en) * | 2015-03-19 | 2018-03-06 | Qorvo Us, Inc. | Decoupling loop for reducing undesired magnetic coupling between inductors, and related methods and devices |
US20170243690A1 (en) * | 2016-02-22 | 2017-08-24 | Mediatek Inc. | Composite inductor structure |
US10461695B2 (en) * | 2017-05-31 | 2019-10-29 | Qualcomm Incorporated | Planar differential inductor with fixed differential and common mode inductance |
TWI632661B (zh) * | 2017-09-20 | 2018-08-11 | 瑞昱半導體股份有限公司 | 積體電感裝置 |
CN110379797B (zh) * | 2019-06-13 | 2020-12-29 | 浙江大学 | 一种同侧输入输出梅花形电感及由其制成的变压器 |
-
2019
- 2019-12-20 EP EP19219092.4A patent/EP3839991B1/en active Active
-
2020
- 2020-11-03 US US17/088,379 patent/US12080475B2/en active Active
- 2020-12-11 JP JP2020206090A patent/JP2021100111A/ja active Pending
- 2020-12-11 CN CN202011440586.5A patent/CN113012912A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US12080475B2 (en) | 2024-09-03 |
EP3839991A1 (en) | 2021-06-23 |
EP3839991B1 (en) | 2024-06-12 |
US20210193378A1 (en) | 2021-06-24 |
CN113012912A (zh) | 2021-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11587726B2 (en) | Coupled inductor structure | |
JP5160059B2 (ja) | 集積回路に形成される、交差結合されたインダクター | |
US7199692B2 (en) | Noise suppressor | |
JP2010165953A (ja) | コイル部品及びこれを用いた差動伝送回路用lcフィルタ | |
US9653202B2 (en) | Power converter and device integrating inductors in parallel of the same | |
US8648664B2 (en) | Mutual inductance circuits | |
US20190311846A1 (en) | Transformer | |
JP6113292B2 (ja) | ノイズフィルタ | |
JP6864014B2 (ja) | 磁気部品、コンバータ及びインダクタ | |
JP2021185722A (ja) | 半導体装置及び通信システム | |
JP2021100111A (ja) | インダクタ構成 | |
CN115833773A (zh) | 一种串行接口共模噪声抑制电路和电子设备 | |
RU2328051C2 (ru) | Трансформатор | |
US8994305B2 (en) | Filtering reactor stage and variable-frequency driving system using the same | |
JP4424476B2 (ja) | ノイズ抑制回路 | |
JP2020021885A (ja) | トランス | |
TW201833950A (zh) | 積體電感及其製造方法 | |
JP2022052756A (ja) | 一体型コア本体を有する三相磁気アセンブリ | |
US11615915B2 (en) | Low-height coupled inductors | |
JP2006186620A (ja) | ラインフィルタ | |
JP2018061103A (ja) | コモンモードノイズフィルタ | |
JP2004288882A (ja) | ノイズフィルタ | |
JP6327158B2 (ja) | 電力変換回路 | |
JP2019186709A (ja) | 複合フィルタ部品、及び、電力重畳回路 | |
JP3159459B2 (ja) | 電気機器における感電を防止するラインフィルター |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240828 |