JP2021100107A - 成膜装置、成膜方法及び電子デバイスの製造方法 - Google Patents

成膜装置、成膜方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2021100107A
JP2021100107A JP2020195343A JP2020195343A JP2021100107A JP 2021100107 A JP2021100107 A JP 2021100107A JP 2020195343 A JP2020195343 A JP 2020195343A JP 2020195343 A JP2020195343 A JP 2020195343A JP 2021100107 A JP2021100107 A JP 2021100107A
Authority
JP
Japan
Prior art keywords
substrate
adsorption
film forming
peripheral edge
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020195343A
Other languages
English (en)
Other versions
JP7078696B2 (ja
Inventor
石井 博
Hiroshi Ishii
石井  博
一史 柏倉
Kazufumi Kashiwakura
一史 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to CN202011518651.1A priority Critical patent/CN113088870B/zh
Publication of JP2021100107A publication Critical patent/JP2021100107A/ja
Application granted granted Critical
Publication of JP7078696B2 publication Critical patent/JP7078696B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12Organic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】静電チャックからの基板の分離をより効果的に行うこと。【解決手段】 成膜装置は、マスクを介して基板に成膜材料を成膜する成膜装置であって、チャンバ内に配置され、前記基板の第1の辺の周縁部を支持する第1基板支持部と、前記チャンバ内に配置され、前記基板の前記第1の辺に対向する第2の辺の周縁部を支持する第2基板支持部と、前記チャンバ内の前記第1及び第2基板支持部の上方に配置され、前記基板を吸着するための基板吸着手段と、制御部と、を備え、前記制御部は、前記基板吸着手段からの前記基板の分離時に、前記第1基板支持部及び前記第2基板支持部を順次に下降させるように制御することを特徴とする【選択図】図5

Description

本発明は、成膜装置、成膜方法及び電子デバイスの製造方法に関するものである。
有機EL表示装置(有機ELディスプレイ)の製造においては、有機EL表示装置を構成する有機発光素子(有機EL素子;OLED)を形成する際に、成膜装置の蒸発源から蒸発した蒸着材料を、画素パターンが形成されたマスクを介して、基板に蒸着させることで、有機物層や金属層を形成する。
上向蒸着方式(デポアップ)の成膜装置において、蒸発源は成膜装置の真空容器の下部に設けられ、基板は真空容器の上部に配置され、基板の下面に蒸着される。このような上向蒸着方式の成膜装置において、基板は成膜面である下面に形成された有機物層/電極層に損傷を与えないように下面の周縁を基板ホルダの支持部によって支持する。この場合、基板のサイズが大きくなるにつれて、基板ホルダの支持部で支持されていない基板の中央部が基板の自重によって撓み、これが蒸着精度を落とす一つの要因となっている。上向蒸着方式以外の方式の成膜装置においても、また、基板の自重による撓みは生じる可能性がある。
基板の自重による撓みを低減するための方法として、静電チャックを使う技術が検討されている。つまり、基板の上部に静電チャックを設置し、基板ホルダの支持部によって支持された基板の上面を静電チャックに吸着させることで、基板の中央部が静電チャックの静電引力によって引っ張られるようになり、基板のたわみを低減することができる。
しかし、このように、静電チャックを使って基板を吸着する方法においては、成膜の後、静電チャックから基板を分離する際に、基板が破損したり、分離に時間がかかって全体的な工程時間(tact time)が増加するなどの問題があり得る。
例えば、図9に示すように、基板S分離時に、基板ホルダの支持部220を基板Sから離隔させた状態で静電チャック240に印加されていた吸着電圧をオフ(OFF)にすると、静電チャック240から分離された基板Sが支持部220に落下する際に、基板Sに衝撃が加えられ、基板Sが破損する恐れがある。一方、このような破損防止のため、分離時に、基板支持部220を基板Sに実質的に接触させた状態にしておくと、基板Sが拘束され、基板分離にかかる時間が増加する。
そこで、本発明は、前記の課題に鑑み、静電チャックからの基板の分離をより効果的に行うことを目的とする。
本発明の一実施形態による成膜装置は、マスクを介して基板に成膜材料を成膜する成膜装置であって、チャンバ内に配置され、前記基板の第1の辺の周縁部を支持する第1基板支持部と、前記チャンバ内に配置され、前記基板の前記第1の辺に対向する第2の辺の周縁部を支持する第2基板支持部と、前記チャンバ内の前記第1及び第2基板支持部の上方に配置され、前記基板を吸着するための基板吸着手段と、制御部と、を備え、前記制御部は、前記基板吸着手段からの前記基板の分離時に、前記第1基板支持部及び前記第2基板支持部を順次に下降させるように制御することを特徴とする。
本発明の一実施形態による成膜方法は、成膜装置のチャンバ内で、基板に成膜材料を成膜する成膜方法であって、基板吸着手段に吸着された前記基板にマスクを介して成膜材料を成膜する成膜工程と、前記成膜工程の後に、前記基板の第1の辺の周縁部から前記基板の前記第1の辺に対向する第2の辺の周縁部に向かって、順次に、前記基板を前記基板吸着手段から分離する分離工程と、前記第1の辺の周縁部及び前記第2の辺の周縁部の分離が行われるタイミングに合わせて、前記第1の辺の周縁部を支持する第1基板支持部及び前記第2の辺の周縁部を支持する第2基板支持部を順次に下降させる下降工程と、を有することを特徴とする。
本発明の一実施形態による電子デバイスの製造方法は、前記成膜方法を用いて電子デバイスを製造することを特徴とする。
本発明によれば、静電チャックからの基板の分離をより効果的に行うことができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
図1は、電子デバイスの製造装置の一部の模式図である。 図2は、本発明の一実施形態による成膜装置の模式図である。 図3は、本発明の一実施形態による基板支持ユニットを鉛直方向(Z方向)上方から見た平面図である。 図4aは、本発明の一実施形態による静電チャックの吸着部の構成を説明する図である。 図4bは、本発明の一実施形態による静電チャックの吸着部の構成を説明する図である。 図4cは、本発明の一実施形態による静電チャックの吸着部の構成を説明する図である。 図5は、本発明の一実施形態による基板分離工程を示す図である。 図6は、本発明の他の実施形態による基板分離工程を示す図である。 図7は、基板吸着時の偏り現象を模式的に示す概念図である。 図8は、電子デバイスを示す模式図である。 図9は、従来の基板分離工程を示す図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板の表面に各種材料を堆積させて成膜を行う装置に適用することができ、真空蒸着によって所望のパターンの薄膜(材料層)を形成する装置に望ましく適用することができる。基板の材料としては、ガラス、高分子材料のフィルム、金属などの任意の材料を選択することができ、基板は、例えば、ガラス基板上にポリイミドなどのフィルムが積層された基板であってもよい。また、蒸着材料としても、有機材料、金属性材料(金属、金属酸化物など)などの任意の材料を選択してもいい。なお、以下の説明において説明する真空蒸着装置以外にも、スパッタ装置やCVD(Chemical Vapor Deposition)装置を含む成膜装置にも、本発明を適用することができる。本発明の技術は、具体的には、有機電子デバイス(例えば、有機発光素子、薄膜太陽電池)、光学部材などの製造装置に適用可能である。その中でも、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機発光素子を形成する有機発光素子の製造装置は、本発明の好ましい適用例の一つである。
<電子デバイスの製造装置>
図1は、電子デバイスの製造装置の一部の構成を模式的に示す平面図である。
図1の製造装置は、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、4.5世代の基板(約700mm×約900mm)や6世代のフルサイズ(約1500mm×約1850mm)又はハーフカットサイズ(約1500mm×約925mm)の基板に、有機EL素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルに製作する。
電子デバイスの製造装置は、一般的に、複数のクラスタ装置1と、クラスタ装置の間を繋ぐ中継装置とを含む。
クラスタ装置1は、基板Sに対する処理(例えば、成膜)を行う複数の成膜装置11と、使用前後のマスクMを収納する複数のマスクストック装置12と、その中央に配置される搬送室13と、を具備する。搬送室13は、図1に示すように、複数の成膜装置11およびマスクストック装置12のそれぞれと接続されている。
搬送室13内には、基板およびマスクを搬送する搬送ロボット14が配置されている。搬送ロボット14は、上流側に配置された中継装置のパス室15から成膜装置11へと基板Sを搬送する。また、搬送ロボット14は、成膜装置11とマスクストック装置12との間でマスクMを搬送する。搬送ロボット14は、例えば、多関節アームに、基板S又はマスクMを保持するロボットハンドが取り付けられた構造を有するロボットである。
成膜装置11(蒸着装置とも呼ぶ)では、蒸発源に収納された蒸着材料がヒータによって加熱されて蒸発し、マスクを介して基板上に蒸着される。搬送ロボット14との基板Sの受け渡し、基板SとマスクMの相対位置の調整(アライメント)、マスクM上への基板Sの固定、成膜(蒸着)などの一連の成膜プロセスは、成膜装置11によって行われる。
マスクストック装置12には、成膜装置11での成膜工程に使われる新しいマスクと、使用済みのマスクとが、二つのカセットに分けて収納される。搬送ロボット14は、使用済みのマスクを成膜装置11からマスクストック装置12のカセットに搬送し、マスクストック装置12の他のカセットに収納された新しいマスクを成膜装置11に搬送する。
クラスタ装置1には、基板Sの流れ方向において上流側からの基板Sを当該クラスタ装置1に伝達するパス室15と、当該クラスタ装置1で成膜処理が完了した基板Sを下流側の他のクラスタ装置に伝えるためのバッファー室16が連結される。搬送室13の搬送ロボット14は、上流側のパス室15から基板Sを受け取って、当該クラスタ装置1内の成膜装置11の一つ(例えば、成膜装置11a)に搬送する。また、搬送ロボット14は、当該クラスタ装置1での成膜処理が完了した基板Sを複数の成膜装置11の一つ(例えば、成膜装置11b)から受け取って、下流側に連結されたバッファー室16に搬送する。
バッファー室16とパス室15との間には、基板の向きを変える旋回室17が設置される。旋回室17には、バッファー室16から基板Sを受け取って基板Sを180°回転させ、パス室15に搬送するための搬送ロボット18が設けられる。これにより、上流側のクラスタ装置と下流側のクラスタ装置で基板Sの向きが同じくなり、基板処理が容易になる。
パス室15、バッファー室16、旋回室17は、クラスタ装置間を連結する、いわゆる中継装置であり、クラスタ装置の上流側及び/又は下流側に設置される中継装置は、パス室、バッファー室、旋回室のうち少なくとも1つを含む。
成膜装置11、マスクストック装置12、搬送室13、バッファー室16、旋回室17などは、有機発光素子の製造の過程で、高真空状態に維持される。パス室15は、通常低真空状態に維持されるが、必要に応じて高真空状態に維持されてもいい。
本実施例では、図1を参照して、電子デバイスの製造装置の構成について説明したが、本発明はこれに限定されず、他の種類の装置やチャンバを有してもよく、これらの装置やチャンバ間の配置が変わってもいい。
以下、成膜装置11の具体的な構成について説明する。
<成膜装置>
図2は、成膜装置11の構成を示す模式図である。以下の説明においては、鉛直方向をZ方向とするXYZ直交座標系を用いる。成膜時に基板Sが水平面(XY平面)と平行となるよう固定された場合、基板Sの短手方向(短辺に平行な方向)をX方向、長手方向(長辺に平行な方向)をY方向とする。また、Z軸まわりの回転角をθで表す。
成膜装置11は、真空雰囲気又は窒素ガスなどの不活性ガス雰囲気に維持される真空容器21と、真空容器21の内部に設けられる、基板支持ユニット22と、マスク支持ユニット23と、静電チャック24と、蒸発源25とを含む。
基板支持ユニット22は、搬送室13に設けられた搬送ロボット14が搬送して来る基板Sを受取って保持する手段であり、基板ホルダとも呼ばれる。基板支持ユニット22は、基板の下面の周縁部を支持する支持部を含む。基板支持ユニット22の支持部の詳細構成については後述する。
基板支持ユニット22の下方には、マスク支持ユニット23が設けられる。マスク支持ユニット23は、搬送室13に設けられた搬送ロボット14が搬送して来るマスクMを受取って保持する手段であり、マスクホルダとも呼ばれる。
マスクMは、基板S上に形成する薄膜パターンに対応する開口パターンを有し、マスク支持ユニット23の上に載置される。特に、スマートフォン用の有機EL素子を製造するのに使われるマスクは、微細な開口パターンが形成された金属製のマスクであり、FMM(Fine Metal Mask)とも呼ぶ。
基板支持ユニット22の上方には、基板を静電引力によって吸着し固定するための静電チャック24が設けられる。静電チャック24は、誘電体(例えば、セラミック材質)マトリックス内に金属電極などの電気回路が埋設された構造を有する。静電チャック24は、クーロン力タイプの静電チャックであってもよいし、ジョンソン・ラーベック力タイプの静電チャックであってもよいし、グラジエント力タイプの静電チャックであってもよい。静電チャック24は、グラジエント力タイプの静電チャックであることが好ましい。静電チャック24がグラジエント力タイプの静電チャックであることによって、基板Sが絶縁性基板である場合であっても、静電チャック24によって良好に吸着することができる。静電チャック24がクーロン力タイプの静電チャックである場合には、金属電極にプラス(+)及びマイナス(−)の電位が印加されると、誘電体マトリックスを通じて基板Sなどの被吸着体に金属電極と反対極性の分極電荷が誘導され、これら間の静電引力によって基板Sが静電チャック24に吸着固定される。
静電チャック24は、一つのプレートで形成されてもよく、複数のサブプレートを有するように形成されてもいい。また、一つのプレートで形成される場合にも、その内部に複数の電気回路を含み、一つのプレート内で位置によって静電引力が異なるように制御してもいい。つまり、静電チャックは、埋設された電気回路の構造によって、複数の吸着部モジュールに分けることができる。静電チャック24の吸着部の構成及び吸着電圧印加の制御方式の詳細についても、基板支持ユニット22の支持部の動作制御と共に後述する。
静電チャック24の上部には、示してないが、成膜時にマスクMに磁力を印加し、マスクMを基板S側に引き寄せて基板Sに密着させるための磁力印加手段を設置することができる。磁力印加手段としてのマグネットは、永久磁石または電磁石からなることができ、複数のモジュールに区画されることができる。
また、図2には図示しなかったが、静電チャック24の吸着面とは反対側に基板Sの温度上昇を抑える冷却機構(例えば、冷却板)を設けることで、基板S上に堆積された有機材料の変質や劣化を抑制するようにしてもよい。冷却板は、前記マグネットと一体に形成されることもできる。
蒸発源25は、基板に成膜される蒸着材料が収納されるるつぼ(不図示)、るつぼを加熱するためのヒータ(不図示)、蒸発源からの蒸発レートが一定になるまで蒸着材料が基板に飛散することを阻むシャッタ(不図示)などを含む。蒸発源25は、点(point)蒸発源や線状(linear)蒸発源など、用途に従って多様な構成を有することができる。
図2に図示しなかったが、成膜装置11は、基板に蒸着された膜の厚さを測定するための膜厚モニタ(不図示)及び膜厚算出ユニット(不図示)を含む。
真空容器21の上部外側(大気側)には、基板Zアクチュエータ26、マスクZアクチュエータ27、静電チャックZアクチュエータ28、位置調整機構29などが設けられる。これらのアクチュエータと位置調整機構は、例えば、モータとボールねじ、或いはモータとリニアガイドなどで構成される。基板Zアクチュエータ26は、基板支持ユニット22を昇降(Z方向移動)させるための駆動手段である。基板Zアクチュエータ26の駆動による基板支持ユニット22の昇降制御の詳細については後述する。マスクZアクチュエータ27は、マスク支持ユニット23を昇降(Z方向移動)させるための駆動手段である。静電チャックZアクチュエータ28は、静電チャック24を昇降(Z方向移動)させるための駆動手段である。
位置調整機構29は、静電チャック24と基板S、および/または基板SとマスクM間の、位置ずれを調整(アライメント)するための駆動手段である。つまり、位置調整機構29は、基板支持ユニット22及びマスク支持ユニット23に対して、静電チャック24を水平面に平行な面内でX方向、Y方向、θ方向のうちの少なくとも一つの方向に相対的に移動/回転させるための水平駆動機構である。なお、本実施形態では、基板支持ユニット22及びマスク支持ユニット23の水平面内での移動は固定し、静電チャック24をX、Y、θ方向に移動させるように位置調整機構を構成しているが、本発明はこれに限定されず、静電チャック24の水平方向への移動は固定し、基板支持ユニット22とマスク支持ユニット23をXYθ方向に移動させるように位置調整機構を構成してもよい。
真空容器21の外側上面には、上述した駆動機構の他に、真空容器21の上面に設けられた透明窓を介して、基板S及びマスクMに形成されたアライメントマークを撮影するためのアライメント用カメラ20a、20bが設置される。アライメント用カメラ20a、20bによって撮影された画像から基板S上のアライメントマークとマスクM上のアライメントマークを認識することで、それぞれのXY位置やXY面内での相対ずれを計測することができる。
基板SとマスクMとの間のアライメントは、大まかに位置合わせを行う第1位置調整工程である第1アライメント(「ラフアライメント(rough alignment)」とも称す)と、高精度に位置合わせを行う第2位置調整工程である第2アライメント(「ファインアライメント(fine alignment)」とも称す)の2段階のアライメントを実施することできる。この場合、低解像度だが広視野の第1アライメント用のカメラ20aと、狭視野だが高解像の第2アライメント用のカメラ20bの2種類のカメラを用いるとよい。基板Sとマスク120のそれぞれについて、対向する一対の辺の2箇所に付されたアライメントマークを2台の第1アライメント用カメラ20aで測定し、基板S及びマスク120の四隅に付されたアライメントマークを4台の第2アライメント用カメラ20bで測定する。アライメントマーク及びその測定用カメラの数は、特に限定されず、例えば、ファインアライメントの場合、基板S及びマスク120の対向する二隅に付されたマークを2台のカメラで測定するようにしても良い。
成膜装置11は、制御部(不図示)を具備する。制御部は、基板Sの搬送及びアライメント、蒸発源25の制御、成膜の制御などの機能を有する。制御部は、例えば、プロセッサ、メモリー、ストレージ、I/Oなどを持つコンピューターによって構成可能である。この場合、制御部の機能はメモリーまたはストレージに格納されたプログラムをプロセッサが実行することにより実現される。コンピューターとしては、汎用のパーソナルコンピューターを使用してもよく、組込み型のコンピューターまたはPLC(programmable logic controller)を使用してもよい。または、制御部の機能の一部または全部をASICやFPGAのような回路で構成してもよい。また、成膜装置ごとに制御部が設置されていてもよく、一つの制御部が複数の成膜装置を制御するように構成してもよい。
<基板支持ユニット>
基板支持ユニット22は、基板の下面の周縁部を支持する支持部を含む。図3は、基板支持ユニット22を鉛直方向(Z方向)上方から見た平面図であり、理解の便宜のために、基板Sが基板支持ユニット22上に載置され支持される様子を示しており、その他、基板S上部に配置される静電チャック24や基板Zアクチュエータ26などの駆動機構などは図示を省略している。
示すように、基板支持ユニット22を構成する支持部は、それぞれ独立して昇降制御可能な支持部221、222を含み、これらの支持部221、222は、基板Sの対向する二つの辺の周縁部を支持するように設けられる。具体的に、基板Sの対向する二つの辺のうち一側辺(例えば、第1長辺)に沿って第1の支持部221が設置され、他側辺(第2長辺)に沿って第2の支持部222が設置される。図3には、第1の支持部221及び第2の支持部222が、それぞれ当該辺の方向に長く延びる一つの支持部材からなる構成を図示したが、第1の支持部221及び第2の支持部222は、当該辺の方向に沿って複数の支持部材が配置されて、それぞれ、第1の支持部221及び第2の支持部222を構成するようにしても良い。
基板支持ユニット22をZ軸方向に昇降駆動するための駆動機構である前述した基板Zアクチュエータ26は、これらの各基板支持部221、222に対応して設置される。つまり、基板Sの対向する二つの長辺に対応する位置に2つの基板Zアクチュエータが設置され、それぞれ対応する基板支持部221、222に連結される。そして、これら各基板Zアクチュエータは、制御部により、対応する各基板支持部221,222をそれぞれ独立して昇降可能に制御される。
<静電チャック24の吸着部の構成>
図4a〜図4cを参照して本発明の一実施形態による静電チャックの吸着部の構成について説明する。
図4aは、本実施形態の静電チャックシステム30の概念的なブロック図であり、図4bは、静電チャック24の模式的断面図であり、図4cは、静電チャック24の模式的な平面図である。
本実施形態の静電チャックシステム30は、図4aに示したように、静電チャック24と、電圧印加部31と、電圧制御部32とを含む。
電圧印加部31は、静電チャック24の電極部に静電引力を発生させるための電圧を印加する。
電圧制御部32は、静電チャックシステム30の吸着及び分離工程または成膜装置11の成膜工程の進行に応じて、電圧印加部31により電極部に加えられる電圧の大きさ、電圧の印加開始時点、電圧の維持時間、電圧の印加順番などを制御する。電圧制御部32は、例えば、静電チャック24の電極部に含まれる複数のサブ電極部241〜249への電圧印加をサブ電極部別に独立的に制御することができる。本実施形態では、電圧制御部32が成膜装置11の制御部とは別途に具現されるが、本発明はこれに限定されず、成膜装置11の制御部に統合されてもいい。
静電チャック24は、吸着面に被吸着体(例えば、基板S)を吸着するための静電吸着力を発生させる電極部を含み、電極部は複数のサブ電極部241〜249を含むことができる。例えば、本実施形態の静電チャック24は、図4cに示したように、静電チャック24の長手方向(Y方向)および/または、静電チャック24の短手方向(X方向)に沿って、分割された複数のサブ電極部241〜249を含む。
各々のサブ電極部は、静電吸着力を発生させるためにプラス(第1極性)及びマイナス(第2極性)の電位が印加される電極対33を含む。例えば、それぞれの電極対33は、基板吸着電圧としてプラス電位が印加される第1電極331と、基板吸着電圧としてマイナス電位が印加される第2電極332とを含む。基板分離電圧を印加するとは、基板吸着電圧と同じ極性で絶対値が小さい電圧、または、基板吸着電圧とは異なる極性の電圧を、第1電極331と第2電極332とに印加することである。第1電極331と第2電極332との電位差を0とすることも、基板分離電圧を印加することの一例である。この場合を、基板吸着電圧をオフするとも呼ぶ。
第1電極331及び第2電極332は、図4cに図示したように、それぞれ櫛形状を有する。例えば、第1電極331及び第2電極332は、それぞれ複数の櫛歯部と、複数の櫛歯部に連結される基部とを含む。各電極331,332の基部は櫛歯部に電位を供給し、複数の櫛歯部は、被吸着体との間で静電吸着力を生じさせる。一つのサブ電極部において、第1電極331の各櫛歯部は、第2電極332の各櫛歯部と対向するように、交互に配置される。このように、各電極331,332の各櫛歯部が対向しかつ互いに入り組んだ構成とすることで、異なる電位が印加される電極間の間隔を狭くすることができ、大きな不平等電界を形成し、グラジエント力によって基板Sを吸着することができる。
本実施例においては、静電チャック24のサブ電極部241〜249の各電極331,332が櫛形状を有すると説明したが、本発明はそれに限定されず、被吸着体との間で静電引力を発生させることができる限り、多様な形状を持つことができる。
本実施形態の静電チャック24は、複数のサブ電極部に対応する複数の吸着部を有する。例えば、本実施例の静電チャック24は、図4cに図示したように、9つのサブ電極部241〜249に対応する9つの吸着部を有するが、これに限定されず、基板Sの吸着をより精緻に制御するため、他の個数の吸着部を有してもいい。
複数の吸着部は、物理的に一つのプレートが複数の電極部を持つことで具現されてもよく、物理的に分割された複数のプレートそれぞれが一つまたはそれ以上の電極部を持つことで具現されてもいい。図4cに示した実施例において、複数の吸着部それぞれが複数のサブ電極部それぞれに対応するように具現されてもよく、一つの吸着部が複数のサブ電極部を含むように具現されてもいい。
例えば、電圧制御部32によるサブ電極部241〜249への電圧の印加を制御することで、後述するように、基板Sの吸着進行方向(X方向)と交差する方向(Y方向)に配置された3つのサブ電極部241、244、247が一つの吸着部を成すようにすることができる。すなわち、3つのサブ電極部241、244、247それぞれは、独立的に電圧制御が可能であるが、これら3つのサブ電極部241、244、247に同時に電圧が印加されるように制御することで、これら3つの電極部241、244、247が一つの吸着部として機能するようにすることができる。複数の吸着部それぞれに独立的に基板の吸着が行われることができる限り、その具体的な物理的構造及び電気回路的構造は変わり得る。
<静電チャック24からの基板S分離工程>
以下、図5を参照して、本発明の一実施形態に係る基板分離の構成を説明する。
本発明は、静電チャックから基板を分離する際に、静電チャックに印加されていた吸着電圧を吸着領域別に順次にオフ(OFF)(または、分離電圧を吸着領域別に印加)させ、かつ、この静電チャックの吸着領域の制御と基板支持部の駆動制御を相互連動させることを特徴とする。具体的には、基板支持部を基板に接触させた状態で静電チャックの吸着領域を制御することによって一側の領域から部分的に分離が開始するようにし、この分離タイミングに合わせて、分離し始めた側から基板支持部も順次に下降させることを特徴とする。
図5は、このような静電チャックの吸着領域の制御と基板支持部の駆動制御との相互連動に基づいて、基板Sを一側の周縁部から対向する他側の周縁部に向かって順次に分離していく詳細工程を図示する。ここでは、静電チャック24の長辺方向(Y方向)に沿って配置される3つのサブ電極部241、244、247が第1の吸着部(C1)を構成し、静電チャック24の中央部の3つのサブ電極部242、245、248が第2の吸着部(C2)を構成し、残りの3つのサブ電極部243、246、249が第3の吸着部(C3)を構成することを前提として説明する。
静電チャック24の全吸着領域(第1吸着部C1、第2吸着部C2、第3吸着部C3)に基板吸着電圧(ΔV1)が印加されて基板Sの全面が静電チャック24に吸着され、両側の基板支持部221、222も両方とも上昇し基板Sの両側周縁部と接触している状態で(図5a)、電圧制御部32は、第1の支持部221に対応する位置に配置された静電チャック24のサブ電極部、すなわち、第1の吸着部(C1)を構成する3つのサブ電極部241、244,247に印加されていた基板吸着電圧(ΔV1)をオフさせる(図5b)。これにより、第1吸着部(C1)に対応する基板Sの一側周縁部から部分的に分離が開始する。この分離開始タイミングに合わせて、基板Sの当該周縁部を支持する第1の支持部221を下降させる。
続いて、電圧制御部32は、第2吸着部(C2)を構成する静電チャック24の中央部の3つのサブ電極部242、245、248に印加されていた基板吸着電圧(ΔV1)をオフさせるように制御し、これにより、一側周縁部から始まった基板分離が、対向する他側周縁部に向かって基板Sの中央部を含む基板Sの概略半分に該当する領域まで行われる(図5c)。
最後に、電圧制御部32は、第3吸着部(C3)を構成する3つのサブ電極部243、246、249に印加されていた基板吸着電圧(ΔV1)をオフさせるように制御し、これにより、第3吸着部(C3)に対応する他側周縁部での基板分離が開始するタイミングに合わせて、基板Sの他側周縁部を支持する第2の支持部222を下降させる(図5d)。これにより、基板分離が完了する。
図5の各左側図面は、以上の分離進行過程を示す断面図であり、図5の各右側図面は、以上の各電圧印加段階での基板Sの分離状態を概念的に示した上面図(静電チャック24側から見た上面図)である。各段階での基板吸着領域を斜線で示している。
このように、本発明の一実施形態では、静電チャックから基板を分離する際に、静電チャックの吸着領域と基板支持部の駆動を相互連動させて制御することによって、基板を破損しないようにスムーズに分離させることができ、分離にかかる時間も短縮することが可能となる。
図6は、本発明の他の一実施形態による基板分離の構成を説明するための図である。
本実施形態では、以上説明した基板分離時の静電チャックの吸着領域および基板支持部の駆動制御を、基板吸着時の吸着進行方向と関連付けて設定する。
つまり、前述した実施形態では、基板分離工程について主に説明したが、基板吸着の際にも、同様に、静電チャックの吸着領域の制御、または基板支持部の駆動制御、またはこれら両方の制御を通じて、一側の領域から他側の領域に向かって順次に基板を吸着させていくことができる。
例えば、基板Sを静電チャック24に吸着させる際に、静電チャック24に吸着電圧を印加した状態で、基板支持部221、222のうち第1の支持部221を先に上昇させて第1の支持部221によって支持された基板Sの一側周縁部から先に吸着が開始するようにし、続いて、対向する他側の第2の支持部222を上昇させ、吸着が基板Sの中央部を経て他側周縁部に向かって進行するようにすることができる。
また、基板分離時と同様に、静電チャック24に印加される基板吸着電圧を各吸着領域(第1吸着部C1、第2吸着部C2、第3吸着部C3)別に順次に印加することによって、基板Sの一側から他側に向かって順次に吸着が行われるようにすることもでき、このような吸着電圧の領域別印加と、前述した基板支持部の駆動制御とを連動させることもできる。
図6a〜図6cは、このような過程を通じて、基板Sの一側周縁部(第1吸着部C1)で吸着が開始され(図6a)、基板Sの中央部(第2の吸着部C2)を経て(図6b)、反対側の他側周縁部(第3吸着部C3)まで吸着が行われていく(図6c)工程を示している。
図6d〜図6fは、こうして吸着が完了した基板Sに対して成膜を行った後、基板Sを静電チャック24から再び分離する工程を図示したもので、前述の実施形態で説明したように、静電チャック24に印加されていた基板吸着電圧(ΔV1)をオフさせる制御を吸着領域別に順次に制御するとともに、この基板分離のタイミングに合わせて、分離が開始する側の基板支持部を先に降下させ、その後、他側の基板支持部を下降させるように制御する。
この基板分離時の静電チャック24の吸着領域の制御およびこれと連動した基板支持部221、222の駆動制御の基本動作は、前述した実施形態と同様なので、その詳細については説明を省略する。本実施形態で注目されたいことは、基板分離時の静電チャックの吸着領域および基板支持部の駆動制御の進行方向を、基板吸着時の吸着進行方向と逆方向に設定する点である。すなわち、図6d〜図6fに示すように、基板分離時には、図6a〜図6cの吸着進行方向(第1の支持部221によって支持された基板Sの一側領域から第2の支持部222によって支持された基板Sの他側領域に向かう方向)とは反対方向(第2の支持部222によって支持された基板Sの他側領域から第1の支持部221によって支持された基板Sの一側領域に向かう方向)に分離が行われるように、各吸着領域および基板支持部の駆動制御を行う。
基板を吸着する際に、静電チャックの吸着領域の制御、または基板支持部の順次駆動により一側の領域から他方の領域に向かって順次に基板を吸着させていく場合には、基板中央部に存在するたわみの影響で基板が吸着進行方向に偏った状態で静電チャックに吸着されることがあり得る。図7は、このような偏り現象を模式的に示した概念図である。基板の位置にこのような偏りが発生すると、次の工程であるマスクとのアライメント工程での移動量が増加したり、偏りが過度な場合には、以降の工程への搬送過程などで基板が落下する恐れもある。
本実施形態では、基板分離時の吸着領域および基板支持部の駆動制御を、吸着進行と逆方向にすることで、基板吸着時に発生し得る基板の偏りを解消することができる。つまり、分離を吸着と逆方向にし、静電チャック24への吸着時に発生した吸着進行方向への偏りを、分離時に逆方向に還元させることによって、静電チャックから分離された基板が基板支持部に偏りなく元の位置に載置することができる。したがって、本実施形態によると、基板の偏りによるアライメント移動量の増加、基板落下などを防止することができる。
<成膜プロセス>
以下、本実施形態による成膜装置を用いた成膜方法について説明する。
真空容器21内のマスク支持ユニット23にマスクMが支持された状態で、基板Sが真空容器21内に搬入される。以上説明した基板吸着工程を 通じて、静電チャック24に基板Sを吸着させる。次いで、基板SとマスクMのアライメントを行った後、基板SとマスクMの相対位置ずれ量が所定の閾値より小さくなると、磁力印加手段を下降させ、基板SとマスクMを密着させた後、成膜材料を基板Sに成膜する。所望の厚さに成膜した後、磁力印加手段を上昇させて、マスクMを分離し、以上説明した基板分離工程を通じて静電チャック24から基板Sを分離した後、搬出する。
<電子デバイスの製造方法>
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。
まず、製造する有機EL表示装置について説明する。図8(a)は有機EL表示装置60の全体図、図8(b)は1画素の断面構造を表している。
図8(a)に示すように、有機EL表示装置60の表示領域61には、発光素子を複数備える画素62がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域61において所望の色の表示を可能とする最小単位を指している。本実施例にかかる有機EL表示装置の場合、互いに異なる発光を示す第1発光素子62R、第2発光素子62G、第3発光素子62Bの組合せにより画素62が構成されている。画素62は、赤色発光素子と緑色発光素子と青色発光素子の組合せで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも1色以上であれば特に制限されるものではない。
図8(b)は、図8(a)のA−B線における部分断面模式図である。画素62は、基板63上に、陽極64と、正孔輸送層65と、発光層66R、66G、66Bのいずれかと、電子輸送層67と、陰極68と、を備える有機EL素子を有している。これらのうち、正孔輸送層65、発光層66R、66G、66B、電子輸送層67が有機層に当たる。また、本実施形態では、発光層66Rは赤色を発する有機EL層、発光層66Gは緑色を発する有機EL層、発光層66Bは青色を発する有機EL層である。発光層66R、66G、66Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。また、陽極64は、発光素子ごとに分離して形成されている。正孔輸送層65と電子輸送層67と陰極68は、複数の発光素子62R、62G、62Bと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、陽極64と陰極68とが異物によってショートするのを防ぐために、陽極64間に絶縁層69が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層70が設けられている。
図8(b)では正孔輸送層65や電子輸送層67が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、陽極64と正孔輸送層65との間には陽極64から正孔輸送層65への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、陰極68と電子輸送層67の間にも電子注入層が形成されることができる。
次に、有機EL表示装置の製造方法の例について具体的に説明する。
まず、有機EL表示装置を駆動するための回路(不図示)および陽極64が形成された基板63を準備する。
陽極64が形成された基板63の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、陽極64が形成された部分に開口が形成されるようにパターニングし絶縁層69を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層69がパターニングされた基板63を第1の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて基板を保持し、正孔輸送層65を、表示領域の陽極64の上に共通する層として成膜する。正孔輸送層65は真空蒸着により成膜される。実際には正孔輸送層65は表示領域61よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層65までが形成された基板63を第2の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて保持する。基板とマスクとのアライメントを行い、基板をマスク上に載置して、基板63の赤色を発する素子を配置する部分に、赤色を発する発光層66Rを成膜する。
発光層66Rの成膜と同様に、第3の有機材料成膜装置により緑色を発する発光層66Gを成膜し、さらに第4の有機材料成膜装置により青色を発する発光層66Bを成膜する。発光層66R、66G、66Bの成膜が完了した後、第5の成膜装置により表示領域61の全体に電子輸送層67を成膜する。電子輸送層67は、3色の発光層66R、66G、66Bに共通の層として形成される。
電子輸送層67まで形成された基板を金属性蒸着材料成膜装置で移動させて陰極68を成膜する。
その後プラズマCVD装置に移動して保護層70を成膜して、有機EL表示装置60が完成する。
絶縁層69がパターニングされた基板63を成膜装置に搬入してから保護層70の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機EL材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
前記実施例は本発明の一例を現わしたことで、本発明は前記実施例の構成に限定されないし、その技術思想の範囲内で適宜に変形しても良い。
11:成膜装置、22:基板支持ユニット、221、222:支持部、23:マスク支持ユニット、24:静電チャック、241〜249:サブ電極部

Claims (17)

  1. マスクを介して基板に成膜材料を成膜する成膜装置であって、
    チャンバ内に配置され、前記基板の第1の辺の周縁部を支持する第1基板支持部と、
    前記チャンバ内に配置され、前記基板の前記第1の辺に対向する第2の辺の周縁部を支持する第2基板支持部と、
    前記チャンバ内の前記第1及び第2基板支持部の上方に配置され、前記基板を吸着するための基板吸着手段と、
    制御部と、を備え、
    前記制御部は、前記基板吸着手段からの前記基板の分離時に、前記第1基板支持部及び前記第2基板支持部を順次に下降させるように制御することを特徴とする成膜装置。
  2. 前記制御部は、前記第1の辺の周縁部から前記第2の辺の周縁部に向かって順次に分離が行われるように前記基板吸着手段を制御するとともに、前記第1の辺の周縁部で分離が行われるタイミングに合わせて前記第1基板支持部を先に下降させ、その後、前記第2の辺の周縁部で分離が行われるタイミングに合わせて前記第2基板支持部を下降させるように制御することを特徴とする請求項1に記載の成膜装置。
  3. 前記基板吸着手段は、吸着領域に印加される吸着電圧によって前記基板を吸着する静電チャックであり、前記吸着領域として、前記吸着電圧の印加状態を独立して制御可能な分割された複数の吸着領域を有し、
    前記制御部は、前記基板の分離時、前記複数の吸着領域に印加されていた前記吸着電圧が前記第1の辺の周縁部から前記第2の辺の周縁部に向かう方向に順次にオフされるように制御することを特徴とする請求項1に記載の成膜装置。
  4. 前記制御部は、前記基板吸着手段への前記基板の吸着時、前記第2の辺の周縁部から前記第1の辺の周縁部に向かって順次に吸着が行われるように前記基板吸着手段または前記第1及び第2基板支持部を制御することを特徴とする請求項1に記載の成膜装置。
  5. 前記基板吸着手段は、吸着領域に印加される吸着電圧によって前記基板を吸着する静電チャックであり、前記吸着領域として、前記吸着電圧の印加状態を独立して制御可能な分割された複数の吸着領域を有し、
    前記制御部は、前記基板の吸着時、前記複数の吸着領域に前記第2の辺の周縁部から前記第1の辺の周縁部に向かう方向に順次に前記吸着電圧が印加されるように制御することを特徴とする請求項4に記載の成膜装置。
  6. 前記制御部は、前記基板の吸着時、前記第2基板支持部、前記第1基板支持部の順に上昇させて、前記第2基板支持部が前記第1基板支持部よりも先に前記基板吸着手段に近接するように制御することを特徴とする請求項4に記載の成膜装置。
  7. マスクを介して基板に成膜材料を成膜する成膜装置であって、
    チャンバ内に配置され、前記基板の第1の辺の周縁部を支持する第1基板支持部と、
    前記チャンバ内に配置され、前記基板の前記第1の辺に対向する第2の辺の周縁部を支持する第2基板支持部と、
    前記チャンバ内の前記第1及び第2基板支持部の上方に配置され、静電気力によって前記基板を吸着するための基板吸着手段と、を備え、
    前記基板吸着手段は、前記第1の辺の周縁部を吸着する第1吸着電極部と、前記第2の辺の周縁部を吸着する第2吸着電極部と、を含み、
    前記基板吸着手段からの前記基板の分離時に、前記第1吸着電極部に分離電圧が印加され、かつ、前記第2吸着電極部に吸着電圧が印加された第1分離状態において、前記第1基板支持部を前記第2基板支持部に対して独立に下降させることを特徴とする成膜装置。
  8. 前記第1吸着電極部及び前記第2吸着電極部のそれぞれは、前記吸着電圧としてプラスの電圧が印加される第1電極と、前記吸着電圧としてマイナスの電圧が印加される第2電極と、を含み、
    前記分離電圧が印加された状態は、前記第1電極に、マイナスの電圧または前記吸着電圧より絶対値の小さいプラスの電圧が印加され、前記第2電極に、プラスの電圧または前記吸着電圧より絶対値の小さいマイナスの電圧が印加された状態、及び、前記第1電極と前記第2電極との間に電位差がない状態を含むことを特徴とする請求項7に記載の成膜装置。
  9. 前記第1基板支持部が降下した後に、前記第1吸着電極部及び前記第2吸着電極部の両方に前記分離電圧が印加された第2分離状態において、前記第2基板支持部を下降させることを特徴とする請求項7または請求項8に記載の成膜装置。
  10. 前記第1分離状態となる前に、前記第1吸着電極部及び前記第2吸着電極部の両方に前記吸着電圧が印加された吸着状態において、前記第1基板支持部及び前記第2基板支持部のそれぞれが前記基板吸着手段に吸着された前記基板に接していることを特徴とする請求項7乃至請求項9のいずれか一項に記載の成膜装置。
  11. 前記基板吸着手段への前記基板の吸着時に、前記第2吸着電極部に前記吸着電圧を印加し、その後に、前記第1吸着電極部に前記吸着電圧を印加することを特徴とする請求項7乃至請求項10のいずれか一項に記載の成膜装置。
  12. 前記第2吸着電極部に前記吸着電圧を印加した後であって、前記第1吸着電極部に前記吸着電圧を印加する前に、前記第2基板支持部を前記基板第1支持部に対して独立に上昇させることを特徴とする請求項10に記載の成膜装置。
  13. 前記第1吸着電極部に前記吸着電圧を印加した後に、前記第1基板支持部を上昇させることを特徴とする請求項12に記載の成膜装置。
  14. 前記基板吸着手段は、前記第1吸着電極部と前記第2吸着電極部との間に配置された少なくとも1つの第3吸着電極部を含むことを特徴とする請求項7乃至請求項13のいずれか一項に記載の成膜装置。
  15. 成膜装置のチャンバ内で、基板に成膜材料を成膜する成膜方法であって、
    基板吸着手段に吸着された前記基板にマスクを介して成膜材料を成膜する成膜工程と、
    前記成膜工程の後に、前記基板の第1の辺の周縁部から前記基板の前記第1の辺に対向する第2の辺の周縁部に向かって、順次に、前記基板を前記基板吸着手段から分離する分離工程と、
    前記第1の辺の周縁部及び前記第2の辺の周縁部の分離が行われるタイミングに合わせて、前記第1の辺の周縁部を支持する第1基板支持部及び前記第2の辺の周縁部を支持する第2基板支持部を順次に下降させる下降工程と、を有することを特徴とする成膜方法。
  16. 成膜装置のチャンバ内で、基板に成膜材料を成膜する成膜方法であって、
    基板吸着手段の有する、前記基板の第1の辺の周縁部を吸着する第1吸着電極部と、前記基板の前記第1の辺に対向する第2の辺の周縁部を吸着する第2吸着電極部とに吸着電圧を印加することで、前記基板を前記基板吸着手段に吸着する吸着工程と、
    前記吸着工程の後に、前記基板吸着手段に吸着された前記基板にマスクを介して成膜材料を成膜する成膜工程と、
    前記成膜工程の後に、前記第1吸着電極部に分離電極を印加する、または、前記第1吸着電極部に電圧を印加しない状態とする分離工程と、
    前記分離工程の後に、前記第1の辺の周縁部を支持する第1基板支持部を、前記第2の辺の周縁部を支持する第2基板支持部に対して独立して下降させる下降工程と、を有することを特徴とする成膜方法。
  17. 請求項15または請求項16に記載の成膜方法を用いて、電子デバイスを製造することを特徴とする電子デバイスの製造方法。
JP2020195343A 2019-12-23 2020-11-25 成膜装置、成膜方法及び電子デバイスの製造方法 Active JP7078696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011518651.1A CN113088870B (zh) 2019-12-23 2020-12-21 成膜装置、成膜方法及电子器件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0172754 2019-12-23
KR1020190172754A KR20210080802A (ko) 2019-12-23 2019-12-23 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법

Publications (2)

Publication Number Publication Date
JP2021100107A true JP2021100107A (ja) 2021-07-01
JP7078696B2 JP7078696B2 (ja) 2022-05-31

Family

ID=76541385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020195343A Active JP7078696B2 (ja) 2019-12-23 2020-11-25 成膜装置、成膜方法及び電子デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP7078696B2 (ja)
KR (2) KR20210080802A (ja)
CN (1) CN113088870B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017220537A (ja) * 2016-06-07 2017-12-14 株式会社Screenラミナテック キャリア基板と樹脂層からなるワークの分離方法および分離装置
JP2019102801A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置及びそれを用いた有機el表示装置の製造方法
JP2019099912A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置、成膜方法、及び有機el表示装置の製造方法
JP2019117926A (ja) * 2017-12-27 2019-07-18 キヤノントッキ株式会社 静電チャック、成膜装置、基板吸着方法、基板剥離方法、成膜方法、及び電子デバイスの製造方法
JP2019216230A (ja) * 2018-06-11 2019-12-19 キヤノントッキ株式会社 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948325B2 (ja) * 2002-04-02 2007-07-25 松下電器産業株式会社 フィルム基板処理方法
KR102039233B1 (ko) * 2017-12-26 2019-11-26 캐논 톡키 가부시키가이샤 정전척, 이를 포함하는 성막장치, 기판의 보유지지 및 분리방법, 이를 포함하는 성막방법, 및 이를 사용하는 전자 디바이스의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017220537A (ja) * 2016-06-07 2017-12-14 株式会社Screenラミナテック キャリア基板と樹脂層からなるワークの分離方法および分離装置
JP2019102801A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置及びそれを用いた有機el表示装置の製造方法
JP2019099912A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置、成膜方法、及び有機el表示装置の製造方法
JP2019117926A (ja) * 2017-12-27 2019-07-18 キヤノントッキ株式会社 静電チャック、成膜装置、基板吸着方法、基板剥離方法、成膜方法、及び電子デバイスの製造方法
JP2019216230A (ja) * 2018-06-11 2019-12-19 キヤノントッキ株式会社 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法

Also Published As

Publication number Publication date
JP7078696B2 (ja) 2022-05-31
CN113088870B (zh) 2023-09-12
CN113088870A (zh) 2021-07-09
KR20210080802A (ko) 2021-07-01
KR20240011213A (ko) 2024-01-25

Similar Documents

Publication Publication Date Title
JP7278541B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7190997B2 (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
JP7336867B2 (ja) 吸着システム、成膜装置、吸着方法、成膜方法、及び電子デバイスの製造方法
JP7069280B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP2020070491A (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP7078694B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP2020021926A (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7007688B2 (ja) 吸着装置、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7187415B2 (ja) 吸着装置、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7271242B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7253367B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7078696B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP7024044B2 (ja) 成膜装置、これを用いた成膜方法及び電子デバイスの製造方法
JP2020070490A (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
JP2020050952A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
CN113005398B (zh) 成膜装置、成膜方法及电子器件的制造方法
CN113005403B (zh) 成膜装置、使用其的成膜方法及电子器件的制造方法
KR102481907B1 (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법
JP7224172B2 (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP7224167B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
CN113005397B (zh) 成膜装置、成膜方法及电子器件的制造方法
JP2020050951A (ja) 静電チャックシステム、成膜装置、吸着及び分離方法、成膜方法及び電子デバイスの製造方法
JP2020053684A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020053662A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201125

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220519

R150 Certificate of patent or registration of utility model

Ref document number: 7078696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150