JP2021096674A - レギュレータ用半導体集積回路およびファンモータシステム - Google Patents

Abstract

【課題】モータドライバが故障したような場合にもファンモータの回転ロック状態を検出することができるレギュレータ用半導体集積回路を提供する。【解決手段】直流電圧が入力される電圧入力端子と外部の負荷が接続された出力端子との間に接続された電圧制御用トランジスタ（Ｑ１）と、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路（１１）とを備え、モータを回転駆動する駆動回路（２３）へ動作電圧を供する電源装置を構成するためのレギュレータ用半導体集積回路において、前記電圧制御用トランジスタに流れる電流が予め設定された回転ロック検出電流値よりも小さくなった際に、回転ロック検出信号を出力もしくは異常を示すフラグを立てるように構成した。【選択図】図１

Description

本発明は、直流電源装置さらには直流電圧を変換する例えばシリーズレギュレータのような電圧レギュレータを構成する半導体集積回路（レギュレータ用ＩＣ）およびそれを用いたファンモータシステムに利用して有効な技術に関する。

直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータ（以下、レギュレータと略す）がある。かかるレギュレータの用途として、例えば自動車やコンピュータに実装されるデバイス冷却用の送風装置（ファンモータシステム）に直流電源を供給するための電源装置がある。
送風装置は、ファンを回転させるモータとドライバＩＣ（モータドライバ）とを備えており、レギュレータはドライバＩＣに電源電圧を供給する。ファンの回転数制御方式には、レギュレータの出力電圧（電源電圧）を変化させる方式や、ドライバ回路をＰＷＭ（パルス幅変調）パルスで制御する方式がある。

送風装置においては、ドライバ回路に電源電圧が供給されている状態でファンの回転が停止するいわゆる回転ロック状態が発生すると、冷却されるデバイスが異常に発熱し破損するおそれがある。そこで、従来、ロック状態を検出した場合にモータの駆動信号を一定時間停止させる保護信号を出力するロック検出回路を備えたモータドライバに関する発明が提案されている（例えば特許文献１）。また、ホール素子やエンコーダからの信号により回転制御用コントローラが回転ロック状態を検出するようにしたモータシステムも提案されている。
一方、従来、レギュレータに関しては、出力端子のショート状態を検出する機能や過電流保護機能を備えたものはあるが、モータのロック状態を検出する回路を備えたものは提案されていなかった。なお、ショート異常検出機能および過電流保護機能（カレントリミット回路）を備えたレギュレータＩＣに関する発明としては、例えば特許文献２に記載されているものがある。

特開２０１５−７０７２７号公報 特開２０１７−４５０９６号公報

特許文献１に記載されているロック検出回路を備えたモータドライバを使用したモータシステムにおいては、モータドライバが故障すると電源装置側ではそれを検知することができないため、デバイスの異常な発熱を回避することができないという課題がある。
また、ホール素子やエンコーダからの信号により回転制御用コントローラ（マイコン）が回転ロック状態を検出可能なモータシステムを構成する場合には、ホール素子やエンコーダを備えたモータを使用するとともに、モータ側からの信号をマイコンへ入力させるための配線を設ける必要があるため、コストアップを招くという課題が生じる。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、シリーズレギュレータのような直流電源装置を構成する半導体集積回路（レギュレータ用ＩＣ）において、モータロック検出機能を有するモータドライバが故障したような場合にもモータの回転ロック状態を検出することができるようにすることにある。
本発明の他の目的は、コストアップを招くことなく、回転ロック状態を検出可能なモータシステムを構成することができるレギュレータ用ＩＣを提供することにある。

上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路とを備えたレギュレータ用半導体集積回路において、
前記電圧制御用トランジスタと並列に設けられ前記電圧制御用トランジスタに流れる電流に縮小比例した電流が流れる第１トランジスタと、
前記第１トランジスタに流れる電流と所定の電流値の大小を判定する第１比較回路と、
前記第１比較回路による判定結果を外部へ出力するための第１出力端子と、
を備え、予め設定された回転ロック検出電流値よりも小さな電流が前記第１トランジスタに流れるようになった際に前記第１比較回路の出力が反転するように構成した。

本出願の他の発明は、
直流電圧が入力される電圧入力端子と外部の負荷が接続された出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路とを備え、モータを回転駆動する駆動回路へ動作電圧を供する電源装置を構成するためのレギュレータ用半導体集積回路において、
前記電圧制御用トランジスタに流れる電流が予め設定された回転ロック検出電流値よりも小さくなった際に、異常を示すフラグを立てるように構成したものである。

上記のような構成を有するレギュレータ用半導体集積回路によれば、出力端子に負荷としてモータドライバが接続されている場合に、モータドライバの回転ロック状態を検出して外部へ検出信号（フラグ）を出力することができるため、モータドライバが故障した場合にも、システムを制御するマイコンのような制御装置（ＣＰＵ）がモータの回転ロック状態の発生を認知することができる。

ここで、望ましくは、前記第１トランジスタに流れる電流を電圧に変換する第１電流−電圧変換素子を接続するための第１外部端子を備え、
前記第１比較回路は、前記第１外部端子に接続された前記第１電流−電圧変換素子により変換された電圧と前記所定の電流値に相当する電圧とを比較するように構成する。
かかる構成によれば、電圧制御用トランジスタに流れる電流に比例した電流を電圧に変換する素子（抵抗）を接続する外部端子を備えるため、回転ロック状態の判断の基準となる電流値を、システムに応じて任意かつ高精度に設定することができる。

また、望ましくは、前記第１外部端子には、前記第１電流−電圧変換素子と並列に第１容量素子が接続されているように構成する。
かかる構成によれば、出力端子に負荷としてモータドライバが接続されている場合に、モータドライバの定常状態でモータの駆動に伴い出力電流に現れる変動（ノイズ）の影響で第１比較回路の出力が誤って反転するのを防止することができる。

さらに、望ましくは、前記電圧制御用トランジスタおよび前記第１トランジスタと並列に設けられ前記電圧制御用トランジスタに流れる電流に縮小比例した電流が流れる第２トランジスタと、
前記第２トランジスタに流れる電流を電圧に変換する第２電流−電圧変換素子と、
前記第２電流−電圧変換素子により変換された電圧と、予め設定されたショート異常検出電流値を電流−電圧変換した電圧に相当する第２比較電圧とを比較して大小を判定する第２比較回路と、を備え、予め設定された前記ショート異常検出電流値よりも大きな電流が前記第２トランジスタに流れるようになった際に前記第２比較回路の出力が反転するように構成する。
かかる構成によれば、出力端子に接続される負荷（モータドライバ）のショート状態を検出して外部へ検出信号を出力することができる。

さらに、望ましくは、前記第２比較回路の出力を遅延する遅延回路を備え、前記第１比較回路の出力信号と前記遅延回路で遅延した信号の論理和をとった信号を、異常検出信号として前記第１出力端子より出力可能に構成する。
かかる構成によれば、電源投入時のラッシュ電流によって第２比較回路の出力が反転するのを防止することができるとともに、回転ロック検出信号とショート異常検出信号を共通の出力端子より出力するためＩＣに設ける外部端子の数を減らすことができ、チップサイズを小さくすることができる。

さらに、望ましくは、前記遅延回路を構成する第２容量素子を接続するための第２外部端子を備えているように構成する。
かかる構成によれば、遅延回路の遅延時間を、システムに応じて任意かつ高精度に設定することができる。

本発明によれば、シリーズレギュレータのような直流電源装置を構成する半導体集積回路（レギュレータ用ＩＣ）において、モータロック検出機能を有するモータドライバが故障したような場合にもモータの回転ロック状態を検出することができる。また、コストアップを招くことなく、回転ロック状態を検出可能なモータシステムを構成することができるレギュレータ用ＩＣを実現できるという効果がある。

本発明に係るレギュレータ用ＩＣの一実施形態を示す回路構成図である。 図１のレギュレータをモータドライバの電源装置として使用したファンモータシステムの構成例を示す機能ブロック図である。 図２のファンモータシステムにおいて、モータの回転ロックが発生した際のレギュレータ用ＩＣの出力電流と出力電圧の変化を示すタイミングチャートである。 モータの回転ロックが発生した際のレギュレータ用ＩＣの出力電流と出力電圧およびＩＣの外部端子の電圧変化を示すタイミングチャートである。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した直流電源装置としてのシリーズレギュレータの一実施形態を示す。なお、図１において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（レギュレータＩＣ）１０として形成され、該レギュレータＩＣ１０の出力端子ＯＵＴにコンデンサＣｏが接続されて安定な直流電圧を供給する直流電源装置（ＬＤＯ）として機能する。

本実施形態のレギュレータＩＣ１０おいては、図１に示すように、直流電圧Ｖｉｎが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間に、ＰＮＰバイポーラ・トランジスタからなる電圧制御用のトランジスタＱ１が接続され、出力端子ＯＵＴと接地電位ＧＮＤが印加されるグランドラインとの間には、出力電圧Ｖｏｕｔを分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。

このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用のトランジスタＱ１のベース端子を制御する制御回路としての誤差アンプ（増幅回路）１１の非反転入力端子にフィードバックされている。そして、誤差アンプ１１は出力のフィードバック電圧ＶFBと所定の参照電圧Ｖｒｅｆとの電位差に応じて電圧制御用のトランジスタＱ１を制御して、出力電圧Ｖｏｕｔが所望の電位になるように制御する。

また、本実施形態のレギュレータＩＣ１０には、上記誤差アンプ１１の反転入力端子に印加される参照電圧Ｖｒｅｆを発生するための基準電圧回路１２と、誤差アンプ１１や基準電圧回路１２に動作電流を流すバイアス回路１３と、上記電圧制御用トランジスタＱ１のベース端子に接続され出力電流を制限するための過電流保護回路（カレントリミッタ）１４とが設けられている。

基準電圧回路１２は、直列の抵抗およびツェナーダイオード、バイポーラの場合はバンドギャップ回路、ＣＭＯＳの場合はＣＭＯＳ基準電圧回路（例えばデプレッション型ＭＯＳＦＥＴ＋エンハンスメント型ＭＯＳＦＥＴ）などで構成することができる。バイアス回路１３には、チップ外部のマイコン（ＣＰＵ）などから外部端子ＣＮＴに入力されるオン・オフ制御信号Ｃｏｎｔに応じて、誤差アンプ１１へのバイアス電流を供給したり遮断したりする機能が設けられている。過電流保護回路１４は、負荷の異常などで出力電流が増加して出力電圧が低下し誤差アンプ１１がトランジスタＱ１により多くの電流を流すようにベース電圧を下げようとしたときに、所定以上にベース電流が大きくならないようにクランプをかけることで出力電流を制限する。

さらに、本実施形態のレギュレータＩＣ１０においては、上記電圧制御用のトランジスタＱ１と並列に設けられ、Ｑ１とカレントミラー回路を構成するＰＮＰバイポーラ・トランジスタＱ２，Ｑ３，Ｑ４が設けられ、これらのトランジスタＱ２，Ｑ３，Ｑ４の制御端子としてのベース端子に、電圧制御用のトランジスタＱ１のベース端子に印加される電圧と同一の電圧が印加されている。これにより、Ｑ２，Ｑ３，Ｑ４には、素子のサイズ比Ｎに応じて、Ｑ１のコレクタ電流に比例した電流（１／Ｎの電流）が流れるようにされている。トランジスタＱ１を同一サイズのトランジスタをＮ個だけ並列形態に接続して構成し、例えばＱ２，Ｑ３，Ｑ４はそれぞれ１個のトランジスタで構成する場合には、素子の個数に比例した電流が流れるように設定される。

また、本実施形態のレギュレータＩＣ１０には、チップの外部にて電流−電圧変換する抵抗Ｒlkを接続するための外部端子Ｐ１と、コンデンサＣｄを接続するための外部端子Ｐ２と、プルアップ抵抗Ｒｐを接続するための外部端子Ｐ３とが設けられ、上記カレントミラー・トランジスタＱ２のコレクタ端子は外部端子Ｐ１に接続されている。
レギュレータＩＣ１０は、上記外部端子Ｐ１に反転入力端子が接続され非反転入力端子に参照電圧Ｖref1が印加された回転ロック検出用のコンパレータ１５と、上記トランジスタＱ３と直列をなす抵抗Ｒ３およびＲ３とＱ３との接続ノードの電位が反転入力端子に印加されたコンパレータＣＭＰ１を備え出力端子のショート異常を検出するショート検出回路１６と、ショート検出回路１６の出力（ショート異常検出信号）を遅延するための遅延回路１７とを備える。

さらに、レギュレータＩＣ１０には、上記遅延回路１７の出力と上記コンパレータ１５の出力との論理和をとるＯＲゲート１８と、ＯＲゲート１８の出力電圧がベース端子に印加されコレクタ端子が上記外部端子Ｐ３に接続されたオープンコレクタ形式のＮＰＮトランジスタＱ５が設けられている。外部端子Ｐ２に接続されたコンデンサＣｄは、遅延回路１７の遅延時間を設定する。
上記回転ロック検出用のコンパレータ１５の出力またはショート検出回路１６（コンパレータＣＭＰ１）の出力がハイレベルに変化すると、トランジスタＱ５がオン状態にされてプルアップ抵抗Ｒｐに電流が流されて、外部端子Ｐ３の電圧がロウレベルに変化し、これが異常検出信号ＥｒｒとしてＣＰＵへ供給される。

ショート検出回路１６は、出力端子がショートしてトランジスタＱ１およびＱ３に大きな電流が流れると、抵抗Ｒ３の電圧降下量が多くなる。そして、コンパレータＣＭＰ１の反転入力端子の電位が非反転入力端子に印加された参照電圧Ｖref2よりも高くなると、コンパレータＣＭＰ１の出力がロウレベルに変化するように構成されている。
遅延回路１７は、定電流源ＩＣ０と、該定電流源ＩＣ０と接地点との間に直列に接続された抵抗Ｒ４と、該抵抗Ｒ４と並列に接続されたスイッチ・トランジスタＱｓと、コンパレータＣＭＰ２と、コンパレータＣＭＰ２の出力と前記ショート異常検出用のコンパレータＣＭＰ１の出力をインバータＩＮＶで反転した信号を入力とするＡＮＤゲートＧ１とから構成されており、トランジスタＱｓのベース端子にショート異常検出用のコンパレータＣＭＰ１の出力電圧が入力されている。

この遅延回路１７は、ショート異常検出用のコンパレータＣＭＰ１の出力がロウレベルである通常の動作状態では、トランジスタＱｓのベース端子にハイレベルが印加されていてオンの状態にあり、コンデンサＣｄは放電された状態になっている。そして、コンパレータＣＭＰ１が出力端子のショート状態に伴う大きな電流を検出して、出力がハイレベルに変化するとトランジスタＱｓがオフされる。
すると、外部端子Ｐ１のコンデンサＣｄが徐々に充電されて、接続ノードＮ１の電位が次第に上昇して行く。そして、所定の時間が経過して接続ノードＮ１の電位がコンパレータＣＭＰ２の参照電圧Ｖref3よりも高くなると、コンパレータＣＭＰ２の出力がロウレベルからハイレベルに変化する。これにより、ショート異常を検出したときは、トランジスタＱ５がオンにされて、プルアップ抵抗Ｒｐに電流が流れて外部端子Ｐ３の電位がハイレベルからロウレベルに変化し、ショート異常検出信号をＣＰＵへ出力することとなる。

なお、遅延回路１７の遅延時間は、電源立ち上がり時にラッシュ電流が流れる期間よりも若干長い時間に設定される。上記のような遅延回路１７を設けることで、ラッシュ電流の検出に伴う誤検出パルスが出ないようにすることができる。
また、定電流源ＩＣ０と抵抗Ｒ４との接続ノードＮ１に前記外部端子Ｐ２の外付け容量Ｃｄを接続することによりチップサイズを増加させることなく遅延時間を大きくすることができる。

上記外部端子Ｐ１の外付け抵抗Ｒlkは、例えば図２に示すように、ファンを回転させるモータ２１と、該モータ２１を回転駆動するドライバ（モータ駆動用ＩＣ）２２と、該ドライバ回路へ動作電圧としての電源電圧を供給する電源装置（ＬＤＯ＋Ｃｏ）１０とからなるファンモータシステムにおいて、モータ２１にて回転ロックが発生してドライバ２２に流れる電流が例えば数ｍＡのような小さな電流値以下に下がったときに、レギュレータＩＣ１０の外付け抵抗Ｒlkの両端子間電圧が参照電圧Ｖref1以下の電圧となるように抵抗値が設定される。

なお、図２のファンモータシステムにおいては、ドライバ２２として回転ロック検出機能を有するＩＣを使用しても良い。これにより、ドライバとＬＤＯによる２重の保護が可能となり、システムの安全性が向上するという利点がある。また、モータ２１とドライバ２２は、別々の部品でも良いし、１つの筐体に収納された製品（モータドライバ）２０として構成されていても良い。

上記のように、本実施形態では、外付け抵抗Ｒlkで回転ロックを検出する電流値を設定するため、使用するシステムに応じて検出電流値（しきい値）を任意に設定できる。また、外部端子Ｐ１を設けて抵抗Ｒlkを外付け素子とすることで、抵抗値の精度が高く温度依存性を向上させることができ、検出電流値を高精度に設定することができる。
ただし、抵抗ＲlkおよびコンデンサＣｋをＩＣに内蔵させて外部端子Ｐ１を省略することも可能である。これにより、ＩＣの外部端子（ピン）数を減らすことができる。

また、上記外部端子Ｐ１には、上記外付け抵抗Ｒlkと並列にコンデンサＣlｋが接続されている。本実施例のレギュレータの出力が供給される負荷がモータドライバの場合、レギュレータＩＣ１０から出力される電流Ｉｏｕｔは、モータの回転に伴い図３（Ｂ）の期間Ｔ１，Ｔ２のように上下に変動し、それに応じてトランジスタＱ２および抵抗Ｒlkに流れる電流も変動してＶlockにヒゲ状のノイズが発生し、それによってコンパレータ１５が誤検出するおそれがあるが、抵抗Ｒlkと並列に上記コンデンサＣlｋが設けられていることにより、ヒゲ状のノイズを吸収してコンパレータ１５の誤検出動作を防止することができる。なお、図３において、ｔ１は回転ロックが開始したタイミング、ｔ２は回転ロックが終了したタイミングである。

また、本実施形態のレギュレータにおいては、ショート検出回路１６の後段に遅延回路１７を設けることにより、ショート検出回路１６が、ＩＣの電源投入時に出力端子ＯＵＴに接続されたコンデンサＣｏへ向けて流れ込むラッシュ電流を検出して、出力（ショート異常検出信号）がハイレベルへ変化して外部端子Ｐ３より異常検出信号Ｅｒｒが出力されるのを防止できるように構成されている。なお、遅延時間を設定するためのコンデンサＣｄをＩＣに内蔵、あるいはラッシュ電流の遅延はＣＰＵ（ソフト）で設定できるのでコンデンサＣｄを削除して外部端子Ｐ２を省略することも可能である。これにより、ＩＣの外部端子（ピン）数を減らすことができる。

過電流保護回路１４は、カレントミラー・トランジスタＱ４のコレクタ電流に基づいて過電流状態を検出すると、出力制御用トランジスタＱ１に流れる電流を制限することで過電流保護機能が働く。このような機能を有する過電流保護回路は、従前より種々の回路形式のものが提案されており、本実施例においては従来と同様な回路形式の過電流保護回路を使用することができるので、詳細な構成の説明は省略する。
なお、図１の実施例のレギュレータＩＣにおいては、コンパレータ１５が回転ロックを検出した際に出力される信号とショート検出回路１６がショート異常を検出した際に出力される信号を共通の端子Ｐ３より出力するように構成されているが、２つの外部端子を設けて、別々の検出信号（フラグ）として出力するように構成しても良い。また、図１では、ショート検出回路１６と過電流保護回路１４を別々の回路として構成しているが、ショート検出回路１６のコンパレータ（ＣＭＰ１）を、過電流保護回路１４で代用する構成とすることも可能であり、それにより回路の簡略化ができる。

次に、本実施形態のレギュレータＩＣ１０の動作について、図４のタイミングチャートを用いて説明する。なお、図４は、電源が投入されてレギュレータの動作を開始した後しばらくの間は定常の動作をした後に回転ロック状態が発生して定常動作状態に戻り、その後ショート状態が発生し、再び定常動作状態に復帰した場合のタイミングを示す。

図４に示すように、タイミングｔ11で入力電圧Ｖｉｎが立ち上がり、タイミングｔ12で外部から制御端子ＣＮＴの信号Ｃｏｎｔがハイレベルに変化されると、レギュレータＩＣ１０が動作を開始し、出力電圧Ｖｏｕｔが立ち上がって所定の電圧になるように制御される。なお、出力電圧Ｖｏｕｔが立ち上がるまでの過渡期においては、出力端子に接続されているコンデンサＣｏに向かってラッシュ電流（突入電流）が流れるが、その後、負荷の状態に応じて定常電流が流れるようになる（期間Ｔａ）。

本実施例のレギュレータにおいては、電源投入直後の期間Ｔ１に定常電流よりも大きなラッシュ電流が流れることで、ショート検出回路１６からショート検出信号が出力されるが、遅延回路１７が設けられているため、トランジスタＱ５のオンすなわち異常検出信号Ｅｒｒがロウレベルに変化するのが防止される。

一方、定常動作状態で不可としてのモータでロック状態が発生したとすると、期間Ｔ２のように、出力電流Ｉｏｕｔが急激に減少する（タイミングｔ13）。すると、カレントミラー・トランジスタＱ２に流れる電流も同様に減少するため、外部端子Ｐ１の電圧Ｖlockがロック検出しきい値（Ｖref1）よりも下がり、コンパレータ１５がこれを検出してその出力がハイレベルに変化する。その結果、トランジスタＱ５がオンされて外部端子Ｐ３から出力される信号Ｅｒｒがロウレベルに変化して、この信号を受けるＣＰＵが、回転ロックが発生したことを検知することができる。そして、回転ロックを検知すると、ファンにより冷却されるデバイスまたはセット全体の動作を止めるか動作を制限することによって事故を回避することができる。
その後、タイミングｔ14でロック状態が解消すると、レギュレータＩＣ１０が定常動作を再開し、出力電流Ｉｏｕｔが増加することとなる。

また、タイミングｔ15で、出力端子や負荷回路においてショートが発生したとすると、出力電流ＩｏｕｔおよびトランジスタＱ３の電流Ｉｓｃが増大してショート検出回路１６がこれを検出し、コンパレータＣＭＰ１の出力が反転してトランジスタＱｓをオフさせる。そのため、遅延回路１７内の定電流源ＣＩ０によって外部端子Ｐ２の外付けコンデンサＣｄが充電されてノードＮ１の電位Ｖｃｄが徐々に増加し、遅延しきい値（Ｖref3）を越えるとコンパレータＣＭＰ２の出力がハイレベルに変化する（タイミングｔ16）。そして、このときインバータＩＮＶの出力がハイレベル（コンパレータＣＭＰ１の出力がロウレベル）であることを条件に、ＡＮＤゲートＧ１の出力がハイレベルに変化し、トランジスタＱ５がオンされて外部端子Ｐ３から出力される信号Ｅｒｒがロウレベルに変化して異常を検出したことをＣＰＵへ知らせることとなる。

なお、本実施形態のレギュレータＩＣ１０は、前述したように、レギュレータＩＣ１０の動作が開始された直後にラッシュ電流が流れ、このラッシュ電流によってショート検出回路１６の出力がハイレベルに変化してトランジスタＱ５をオンさせ、異常検出信号Ｅｒｒがロウレベルに変化するのを、遅延回路１７を設けることで防止しているが、ラッシュ電流に関しては、ソフトスタート回路を設けてラッシュ電流を制限する技術が知られており、ソフトスタート回路を設ける場合には、上記遅延回路１７および外部端子Ｐ２は不要である。また、異常検出信号Ｅｒｒを受けるＣＰＵの側において、電源投入直後のショート検出パルスは無視する処理を行なう不感帯プログラムを実行することで対応することも可能である。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、前記実施形態においては、外部端子ＣＮＴに入力されるオン・オフ制御信号Ｃｏｎｔによって、レギュレータＩＣ１０をオン・オフ制御するように構成されているが、例えば特開２０１９−１８５７３２号公報に記載されているような公知の出力電圧変更回路をレギュレータＩＣ内に設けて、出力電圧可変型電源装置を構成できるようにしても良い。

また、前記実施形態においては、回転ロック状態を検出した場合に異常検出信号を外部出力端子より出力するように構成しているが、ＩＣ内部にステータスレジスタのような一時記憶手段を設けて、回転ロック状態を検出した場合に何らかの情報を記憶させるフラグを立て、ＣＰＵがそのフラグを読み込むことで回転ロックの発生を認知できるように構成しても良い。さらに、前記実施形態においては、過電流保護回路（カレントリミット回路）１４とショート検出回路１６を別々の回路として構成しているが、特開２０１７−４５０９６号公報にも記載されているように、共通の回路として構成しても良い。

また、前記実施例においては、電圧制御用トランジスタＱ１やカレントミラー・トランジスタＱ２〜Ｑ４としてバイポーラ・トランジスタを使用したものを示したが、バイポーラ・トランジスタの代わりにＭＯＳＦＥＴを使用するようにしてもよい。また、前記実施例では、出力電圧を分圧するブリーダ抵抗Ｒ１，Ｒ２をチップ内部に設けているが、外付け抵抗からなる分圧回路を設けて、チップ外部で分圧された電圧を外部端子から誤差アンプ１１へ入力させるように構成することも、ブリーダ抵抗Ｒ１，Ｒ２のうちＲ２のみを外付け抵抗として接続するように構成することも可能である。

１０…レギュレータＩＣ、１１…誤差アンプ（制御回路）、１２…基準電圧回路、１３…バイアス回路、１４…過電流保護回路、１５…回転ロック検出用コンパレータ、１６…ショート検出回路、１７…遅延回路、１８…ＯＲゲート、ＣＭＰ１…ショート検出用コンパレータ、Ｑ１…電圧制御用トランジスタ、Ｑ２，Ｑ３，Ｑ４…カレントミラー・トランジスタ

Claims (9)

1. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路とを備えたレギュレータ用半導体集積回路であって、
   前記電圧制御用トランジスタと並列に設けられ前記電圧制御用トランジスタに流れる電流に縮小比例した電流が流れる第１トランジスタと、
   前記第１トランジスタに流れる電流と所定の電流値の大小を判定する第１比較回路と、
   前記第１比較回路による判定結果を外部へ出力するための第１出力端子と、
   を備え、予め設定された回転ロック検出電流値よりも小さな電流が前記第１トランジスタに流れるようになった際に前記第１比較回路の出力が反転するように構成されていることを特徴とするレギュレータ用半導体集積回路。
2. 前記第１トランジスタに流れる電流を電圧に変換する第１電流−電圧変換素子を接続するための第１外部端子を備え、
   前記第１比較回路は、前記第１外部端子に接続された前記第１電流−電圧変換素子により変換された電圧と前記所定の電流値に相当する電圧とを比較するように構成されていることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。
3. 前記第１外部端子には、前記第１電流−電圧変換素子と並列に第１容量素子が接続されていることを特徴とする請求項２に記載のレギュレータ用半導体集積回路。
4. 前記電圧制御用トランジスタおよび前記第１トランジスタと並列に設けられ前記電圧制御用トランジスタに流れる電流に縮小比例した電流が流れる第２トランジスタと、
   前記第２トランジスタに流れる電流を電圧に変換する第２電流−電圧変換素子と、
   前記第２電流−電圧変換素子により変換された電圧と、予め設定されたショート異常検出電流値を電流−電圧変換した電圧に相当する第２比較電圧とを比較して大小を判定する第２比較回路と、
   を備え、予め設定された前記ショート異常検出電流値よりも大きな電流が前記第２トランジスタに流れるようになった際に前記第２比較回路の出力が反転するように構成されていることを特徴とする請求項１〜３のいずれかに記載のレギュレータ用半導体集積回路。
5. 前記第２比較回路の出力を遅延する遅延回路を備え、前記第１比較回路の出力信号と前記遅延回路で遅延した信号の論理和をとった信号を、異常検出信号として前記第１出力端子より出力可能に構成されていることを特徴とする請求項４に記載のレギュレータ用半導体集積回路。
6. 前記遅延回路を構成する第２容量素子を接続するための第２外部端子を備えていることを特徴とする請求項５に記載のレギュレータ用半導体集積回路。
7. 直流電圧が入力される電圧入力端子と外部の負荷が接続された出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路とを備え、モータを回転駆動する駆動回路へ動作電圧を供する電源装置を構成するためのレギュレータ用半導体集積回路であって、
   前記電圧制御用トランジスタに流れる電流が予め設定された回転ロック検出電流値よりも小さくなった際に、異常を示すフラグを立てるように構成されていることを特徴とするレギュレータ用半導体集積回路。
8. 前記電圧制御用トランジスタに流れる電流が前記回転ロック検出電流値よりも小さくなったことを検出する回転ロック検出回路と、
   前記回転ロック検出回路の検出結果を出力する外部端子と、
   を備え、前記回転ロック検出回路が回転ロック状態を検出した場合に、前記外部端子より異常信号を出力するように構成されていることを特徴とする請求項７に記載のレギュレータ用半導体集積回路。
9. ファンを回転させるモータと、
   前記モータを回転駆動する駆動回路と、
   前記駆動回路の動作電圧を供給する請求項１〜８のいずれかに記載のレギュレータ用半導体集積回路と、を備えたことを特徴とするファンモータシステム。

Images