JP5949420B2 - 電源回路 - Google Patents

Description

本発明は、複数の電源電圧を出力する電源回路に関する。

車両用ＥＣＵは、例えばマイコン用の電源（ＶＯＭ）やセンサ用の電源（ＶＲＥＦ）等の各種電源を利用して動作する。例えばこれらの電源出力は要求される出力電流などの仕様が異なるため、互いに異なる出力端子を通じてそれぞれ電源電圧を出力することが望まれている。なお、本願に関連する技術として、基準電圧と電源電圧とを電圧比較し、この比較結果に基づきフィードバック制御し電源電圧を出力する技術が供されている（例えば、特許文献１、２参照）。

特開平０５−２８２０５３号公報 特開平０９−２８８５１９号公報

例えば、前述のマイコン用電源とセンサ用電源の電圧を互いに同一にする場合には、各電源電圧の目標値を予め設定し、その設定目標値になるように両端子の出力電圧をトリミング等で合わせ込む方法がある。しかし、複数の電源電圧を出力するときには、生成元電源電圧変化の依存性、温度変化の依存性、負荷電流変化の依存性の観点から考慮すれば、互いに同一の精度を得ることが困難になってしまう。

本発明の目的は、生成元電源電圧変化の依存性、環境温度変化依存性、負荷電流変化の依存性を良好に保ちながら第１および第２の電源電圧を出力できるようにした電源回路を提供することにある。

請求項１記載の発明によれば、第１電源電圧生成手段は環境温度下において動作し生成元電源電圧を入力して基準電圧生成手段の基準電圧に応じて第１電源電圧を生成し、第２電源電圧生成手段は環境温度下において動作し生成元電源電圧を入力して第２電源電圧を生成するが、電圧比較手段は第２電源電圧生成手段により生成される第２電源電圧に比例した電圧と第１電源電圧に比例した電圧とを比較する。そして、論理回路ブロックは、判定回路により電源電圧比較手段の比較結果に基づいて第１及び第２電源電圧の何れが高いか判定し、当該電源電圧から負荷に電流が供給されるときに、判定回路により上昇方向／下降方向の何れかに調整するか判定し、電圧比較手段の２つの比較対象電圧を互いに同一とするように、第２電源電圧生成手段により生成される第２電源電圧を調整制御する。

よって、生成元電源電圧が変化したとしても、第２電源電圧を第１電源電圧に合わせて調整制御できるため、当該生成元電源電圧変化に対する依存性を良好にできる。また、環境温度が変化したとしても同様に、第２電源電圧を第１電源電圧に合わせて調整制御できるため、環境温度変化依存性を良好に保つことができる。また、負荷電流が変化したとしても同様に、第２電源電圧を第１電源電圧に合わせて調整制御できるため、負荷電流依存性を良好に保つことができる。

請求項２記載の発明によれば、論理回路ブロックが、微調整制御回路により予め定められた複数の所定回数だけ第１ステップ電圧毎に第２電源電圧生成手段の第２電源電圧を微調整制御しても電圧比較手段の比較結果が反転しないときには、第１ステップ電圧よりも大きい第２ステップ電圧の粗調整に切替えて、粗調整制御回路により第２電源電圧生成手段の第２電源電圧を調整制御する。このため、前述の微調整制御、粗調整制御を繰り返し行うことで、第２電源電圧を調整制御できる。

請求項３記載の発明によれば、強制電圧固定手段は、判定手段により何らかの異常を生じたことが判定されると、論理回路ブロックが調整制御する第２電源電圧生成手段の第２電源電圧に代えて固定電圧を強制的に出力する。このため、たとえ第１電源電圧の出力端子が短絡したとしても第２電源電圧の出力を保持できる。

本発明の第１実施形態を概略的に示す電気的構成図 各電源電圧の時間変化を示すタイミングチャート バンドギャップ電圧出力から得られる基準電圧を双方のオペアンプの非反転入力端子に接続した回路構成 図３に示す回路の温度特性図 本発明の第２実施形態を概略的に示す図１相当図 要部の詳細回路例 本発明の第３実施形態を示す任意電圧短絡検出回路の構成例 本発明の第４実施形態を示す図６相当図 本発明の第５実施形態を概略的に示す図１の一部相当図（その１） 図１の一部相当図（その２） 図１の一部相当図（その３） 図１の一部相当図（その４） 図１の一部相当図（その５）

（第１実施形態）
以下、本発明の第１実施形態について図１〜図４を参照しながら説明する。
図１に示す電源回路１は、例えば基準電圧回路２、バッファ３，４、コンパレータ５、論理回路ブロック６、Ｄ／Ａ変換器７、を図示のように接続して構成され、例えば１２Ｖのバッテリ電圧ＶＢを生成元として用いて所定（５Ｖ）の直流電圧を出力するように構成されている。電源回路１は、互いに異なる端子から２つの正電源電圧Ｖout1，Ｖout2を出力する。

基準電圧回路２は、例えばバンドギャップリファレンス（ＢＧＲ）回路を用いて構成されバンドギャップ基準電圧ＶＢＧを生成する。バッファ３は、オペアンプＯＰ２、抵抗Ｒ７およびＲ８を図示形態で接続して構成されている。バッファ３の出力電圧は第１電源電圧Ｖout1として出力される。第１電源電圧Ｖout1は電圧比較手段となるコンパレータ５の非反転入力端子に与えられる。コンパレータ５の出力は論理回路ブロック６に与えられる。

論理回路ブロック６は、基準クロック生成器８から基準クロック信号が入力されることに応じて動作する。調整制御手段となる論理回路ブロック６は、判定回路６ａ、カウンタ６ｂ、粗調整制御回路６ｃ、微調整制御回路６ｄなどの構成を備える。

他方、バッファ（第２電源電圧生成手段）４は、例えばオペアンプＯＰ３、抵抗Ｒ９およびＲ１０を接続して構成される。バッファ４の出力は第２電源電圧Ｖout2として出力される。第２電源電圧Ｖout2は、コンパレータ５、論理回路ブロック６、Ｄ／Ａ変換器７およびバッファ４によるフィードバックループを通じて、第１電源電圧Ｖout1とほぼ同一電圧に調整制御される。判定回路６ａは、コンパレータ５による比較結果に基づいて第１および第２電源電圧Ｖout1およびＶout2の何れが高いか判定し、第２電源電圧Ｖout2を第１電源電圧Ｖout1と同一電圧とするため上昇方向／下降方向の何れに調整するか判定する。

カウンタ６ｂは、判定回路６ａの過去および現在の判定結果に応じて、上昇方向又は下降方向の何れかの方向に方向制御が継続するときにカウントアップし、過去と現在の方向制御が互いに逆方向になるときにカウントクリア（０）し、再び１からカウントアップする。

微調整制御回路６ｄは、微調整用の所定の第１ステップ電圧毎に第２電源電圧Ｖout2を上昇又は下降させるため、Ｄ／Ａ変換器７に当該第１ステップ電圧毎に変化したデジタル信号を出力し、バッファ４を通じて第２電源電圧Ｖout2を上昇方向又は下降方向に微調整制御する。

粗調整制御回路６ｃは、粗調整用の所定の第２ステップ電圧毎に第２電源電圧Ｖout2を上昇又は下降させるため、Ｄ／Ａ変換器７に指令信号を出力し、バッファ４を通じて第２電源電圧Ｖout2を上昇方向又は下降方向に粗調整制御する。

図２のタイミングチャートに示すように、起動時の初期状態では、論理回路ブロック６内で粗調整制御回路６ｃがアクティブにされ、微調整制御回路６ｄがノンアクティブにされる。起動時には粗調整制御回路６ｃが第２電源電圧Ｖout2を上昇方向に比較的大きなステップ電圧（第２ステップ電圧に相当）で粗調整制御する（図２の（１）のタイミング参照）。この間、コンパレータ５は第１電源電圧Ｖout1と第２電源電圧Ｖout2とを比較する。

判定回路６ａは、基準クロック生成器８の基準クロックの立上りタイミングでコンパレータ５の比較結果を参照する。第２電源電圧Ｖout2が第１電源電圧Ｖout1より高いときにはコンパレータ５は「Ｈ」を出力するため、判定回路６ａは次回の第２電源電圧Ｖout2の制御方向を下降方向に切替える（図２の（２）のタイミング参照）。

このとき、論理回路ブロック６は第１電源電圧Ｖout1が第２電源電圧Ｖout2に近接していると見做し、粗調整制御回路６ｃをノンアクティブ化すると共に微調整制御回路６ｄをアクティブ化し、微調整制御回路６ｄが次回の下降方向の制御電圧のステップを比較的小さなステップ電圧（第１ステップ電圧に相当）で微調整制御する。

微調整制御回路６ｄが第２電源電圧Ｖout2を下降方向に微調整制御すると、やがて第１電源電圧Ｖout1より第２電源電圧Ｖout2が下回る。すると、コンパレータ５は「Ｌ」を出力する。基準クロック生成器８の出力クロックの立上りタイミングにおいて、コンパレータ５が「Ｌ」を出力すると、このタイミングで微調整制御回路６ｄが次回の制御方向を上昇方向に切り替える（図２の（３）のタイミング参照）。

このようにして微調整制御回路６ｄが第２電源電圧Ｖout2の上昇制御／下降制御を繰り返す（図２の（４）の時間範囲参照）。カウンタ６ｂは、前述したように上昇方向の制御が継続するとカウントアップし、上昇制御／下降制御が切替わるとカウントクリアし再び１からカウントアップし直す（図２の（ｄ）欄を参照）。

しかし、何らかの異常状態を生じたときや負荷電力を大きく消費したときなどには、第２電源電圧Ｖout2が大幅に低下することがある。第２電源電圧Ｖout2が大幅に低下したときには、微調整制御回路６ｄが第２電源電圧Ｖout2を上昇方向に複数回微調整したとしても第１電源電圧Ｖout1まで復帰、上昇しない（図２の（５）のタイミング参照）。

すると、論理回路ブロック６は、カウンタ６ｂのカウント値を参照し、このカウント値が所定値になったことを条件として、微調整制御回路６ｄをノンアクティブにすると共に粗調整制御回路６ｃをアクティブにする。これにより、粗調整制御回路６ｃが比較的大きなステップ電圧で上昇方向に第２電源電圧Ｖout2を制御できる（図２の（６）のタイミング参照）。

図２の（６）に示すタイミングでは、カウンタ６ｂのカウント数が所定回数（例えば３）になると、粗調整制御回路６ｃによる制御に切換わり、これにより、第２電源電圧Ｖout2を大幅に上昇させている。これにより第２電源電圧Ｖout2を第１電源電圧Ｖout1に素早く近接させることができる。その後の制御については、前述と同様の制御を行うため、その説明を省略する。

図３はバンドギャップ電圧ＶＢＧの出力から得られる基準電圧を、オペアンプＯＰ２及びＯＰ３の非反転入力端子に接続した回路構成例を示し、図４はその温度特性を示す。標準温度２７℃にて合わせ込んで制御したとしても、例えば素子値のバラつき等に応じて第１電源電圧Ｖout1と第２電源電圧Ｖout2の出力電圧の温度変化勾配が異なる場合には、例えば車載機器に必要な温度条件（−４０℃≦Ｔｊ≦１５０℃）の全温度範囲において、第１電源電圧Ｖout1と第２電源電圧Ｖout2の電圧差の精度要求を満たすことが困難である。

本実施形態によれば、コンパレータ５が、比較対象電圧となる２つの第１電源電圧Ｖout1と第２電源電圧Ｖout2とを直接比較した比較結果を論理回路ロジック６に出力し、論理回路ロジック６がコンパレータ５の比較結果に応じて第２電源電圧Ｖout2について第１電源電圧Ｖout1を目標電圧として調整制御している。このため、このような電源回路を例えば過酷な温度変化に曝される車載機器に組み込んだとしても、第１電源電圧Ｖout1に第２電源電圧Ｖout2を同一とするように制御でき、全温度範囲で当該２つの電源電圧Ｖout1及びＶout2間の電圧差の精度要求を満たすことができる。

また、図３に示す回路を採用すると、素子値のバラつきなどを考慮し全数保証可能な構成とするためには、第１電源電圧Ｖout1を精度良く生成するためトリミング用の抵抗Ｒ８ａを設ける必要があると共に、第２電源電圧Ｖout2を精度よく生成するためにトリミング用の抵抗Ｒ１０ａを設ける。

すなわち、トリミング用の抵抗Ｒ８ａ、Ｒ１０ａを各バッファ３ａ、４ａ（本実施形態のバッファ３，４にそれぞれ対応）に設ける必要がある。この回路構成ではトリミングしなければならない部分が多くなる。この場合、製造時の工数が多くなってしまう。また、このようにトリミングする工程を多くしてしまうと、その後の製造工程においてパッケージングしたときには応力変動を生じてしまい、トリミング後の抵抗値がさらに変動してしまう。

本実施形態においては、第１電源電圧生成回路３、第２電源電圧生成回路４にトリミング抵抗Ｒ８ａ、Ｒ１０ａを設ける必要がなくなり、当該抵抗Ｒ８ａ、Ｒ１０ａによる抵抗値の調整箇所を少なくできる。このため製造時の工数を低減でき、これに伴いパッケージングに係る応力変動に伴う抵抗値変動の影響を軽減できる。

また、生成元電源となる電源電圧ＶＢが変動したとしても、第１電源電圧Ｖout1と第２電源電圧Ｖout2を同一電圧にできるため、電源電圧依存性も良好にできる。また、第１電源電圧Ｖout1、第２電源電圧Ｖout2の電力供給対象となる負荷が互いに異なるものであったとしても、第１電源電圧Ｖout1と第２電源電圧Ｖout2を同一電圧にできるため、負荷電流依存性も良好にできる。

（第２実施形態）
図５〜図６は、本発明の第２実施形態を示すもので、前述実施形態と異なるところは、第１電源電圧生成手段の第１電源電圧が電源又はグランドの端子（生成元電源端子に相当）に短絡したか否かを判定し、第１電源電圧がグランドに短絡したことが判定されると、第２電源電圧を強制的に固定電圧にするところにある。前述実施形態と同一又は類似の部分については同一又は類似符号を付して説明を省略し、以下異なる部分を中心に説明する。

図５は図１に代わる電気的構成であり、図１と異なる部分を中心に説明する。第１電源電圧Ｖout1の出力端子Ｏ１には、電源／グランド短絡判定回路９が接続されている。この電源／グランド短絡判定回路９は、第１電源電圧Ｖout1の出力端子Ｏ１の電圧がバッテリ電圧ＶＢに短絡したか、または、グランドレベル（０Ｖ）に短絡したか否かを判定し、この結果を出力する。電源／グランド短絡判定回路９は、この判定結果を処置回路１０に出力する。この処置回路１０は、電源又はグランドに短絡したと判定されたときにこの異常状態に対処する回路を示す。

図６に回路の詳細例を示すように、電源／グランド短絡判定回路９は、例えば、コンパレータＣＰ１、ＣＰ２、抵抗Ｒ１１〜Ｒ１４、フィルタ回路１１及び１２、ＮＯＴゲート１３、ＯＲゲート１４を接続したハードウェアにより構成される。コンパレータＣＰ１及びＣＰ２の非反転入力端子は第１電源電圧Ｖout1の出力端子Ｏ１に接続される。コンパレータＣＰ１の反転入力端子には抵抗Ｒ１１及びＲ１２の共通接続点が接続されている。

抵抗Ｒ１１及びＲ１２はバッテリ電圧ＶＢ供給端子とグランドレベル端子との間に接続されバッテリ電圧ＶＢの分圧電圧Ｖt1を出力する。これらの抵抗Ｒ１１及びＲ１２の分圧電圧Ｖt1は、第１電源電圧Ｖout1の出力最大値よりも大きく、且つバッテリ電圧ＶＢより小さくするように設定される閾値電圧である。また、コンパレータＣＰ２の反転入力端子には抵抗Ｒ１３及びＲ１４の共通接続点が接続されている。

抵抗Ｒ１３及びＲ１４もまたバッテリ電圧ＶＢ供給端子とグランドレベル端子との間に接続されバッテリ電圧ＶＢの分圧電圧Ｖt2を出力する。この分圧電圧Ｖt2はグランドレベルよりも大きく、第１電源電圧Ｖout1の出力最小値よりも小さく設定される閾値電圧である。

フィルタ回路１１はコンパレータＣＰ１の出力論理レベル変化時の急峻な電圧変化を抑える低周波通過フィルタであり高調波をカットする。フィルタ回路１２も同様にコンパレータＣＰ２の出力論理レベル変化時の急峻な電圧変化を抑制する低周波通過フィルタであり高調波をカットする。ＯＲゲート１４はこれらのフィルタ回路１１の出力とフィルタ回路１２のＮＯＴゲート１３による否定出力とを論理和し、処置回路１０に出力する。

仮に、何らかの影響により、例えば第１電源電圧Ｖout1の出力端子がバッテリ電圧ＶＢ端子（生成元電源端子に相当）に短絡してしまうと、第１電源電圧Ｖout1の出力端子はバッテリ電圧ＶＢに近い電圧になるため、コンパレータＣＰ１は通常の「Ｌ」出力から「Ｈ」に出力論理レベルを変化させることでＯＲゲート１４は「Ｈ」を出力する。

逆に何らかの影響により例えば第１電源電圧Ｖout1の出力端子がグランドレベル端子（生成元電源端子に相当）に短絡してしまうと、第１電源電圧Ｖout1の出力端子がグランドレベルになるため、コンパレータＣＰ２は通常の「Ｈ」出力から「Ｌ」に出力論理レベルを変化させ、ＮＯＴゲート１３が「Ｈ」を出力するため、ＯＲゲート１４は「Ｈ」を出力する。

よって、電源／グランド短絡判定回路９は、第１電源電圧Ｖout1がバッテリ電圧ＶＢを僅かに下回る閾値電圧Ｖt1よりも上昇したかを判定し、さらに０Ｖを僅かに超える閾値電圧Ｖt2よりも低下したか否かを判定し、この何れか少なくとも一方の判定が正しいときに「Ｈ」を処置回路１０に出力する。

参照図面を図５に戻して説明を行う。処置回路１０は、例えばＤ／Ａ変換器７とオペアンプＯＰ３の非反転入力端子との間に介在して構成され、通常時においてはＤ／Ａ変換器７のアナログ出力をオペアンプＯＰ３の非反転入力端子に入力させる。

処置回路１０は、判定回路９により出力電圧Ｖout1がバッテリ電圧ＶＢ又はグランドレベルに近接していると判定されたときには、Ｄ／Ａ変換器７から与えられる信号の如何に関わらず固定的なアナログ値を出力する。このとき例えば、処置回路１０は、強制的に基準電圧回路２が生成したアナログ電圧を固定電圧としてオペアンプＯＰ３の非反転入力端子に出力する。

図６に詳細な回路例を示すように、処置回路１０は、アナログスイッチＳＷ１、ＳＷ２、ＮＯＴゲート１５〜１７を組み合わせた所謂マルチプレクサを備える。処置回路１０は、通常時においてＯＲゲート１４の出力が「Ｌ」となるときに、ＮＯＴゲート１５及び１６の作用に応じてアナログスイッチＳＷ１がオンし、ＮＯＴゲート１７の作用に応じてアナログスイッチＳＷ２がオフする。したがって、Ｄ／Ａ変換器７の出力がオペアンプＯＰ３の非反転入力端子に与えられる。

逆に、処置回路１０は、電源／グランド短絡異常時においてＯＲゲート１４の出力が「Ｈ」となるときにはＮＯＴゲート１５及び１６の作用に応じてアナログスイッチＳＷ１がオフし、ＮＯＴゲート１７の作用に応じてアナログスイッチＳＷ２がオンする。したがって、基準電圧回路２が生成した基準電圧がオペアンプＯＰ３の非反転入力端子に与えられる。すると、バッファ４は基準電圧回路２から処置回路１０を通じて入力される基準電圧によって、安定した第２電源電圧Ｖout2を出力できる。

このような異常時においては、コンパレータ５の出力は常時「Ｌ」となり、論理回路ブロック６が第２電源電圧Ｖout2を上昇させるための制御を行うものの、処置回路１０がこの出力を無効とし、強制的に基準電圧回路２が生成した基準電圧をオペアンプＯＰ３の非反転入力端子に与えることでバッファ４は第２電源電圧Ｖout2を出力できるため、第２電源電圧Ｖout2を継続して出力できる。

本実施形態によれば、第１電源電圧Ｖout1の出力端子Ｏ１が電源短絡又はグランド短絡した場合であっても第２電源電圧Ｖout2に代えて固定電圧（例えば基準電圧回路２の出力電圧（分圧電圧））を強制的に出力できるため、少なくとも第２電源電圧Ｖout2の出力を保持できる。よって第２電源電圧Ｖout2の供給対象回路の動作を持続できる。

（第３実施形態）
図７は、本発明の第３実施形態を示すもので前述実施形態と異なるところは、電源電圧とグランド電圧との間の任意電圧に短絡したことを検出する任意電圧短絡検出回路を設けたところにある。前述実施形態と同一又は類似部分については同一又は類似符号を付して説明を省略し、異なる部分を中心に説明する。

任意電圧短絡検出回路９ａは、例えば、コンパレータＣＰ３、ＣＰ４、抵抗Ｒ１５〜Ｒ１７、フィルタ回路１８及び１９、ＡＮＤゲート２０を接続したハードウェアにより構成される。抵抗Ｒ１５〜Ｒ１７はバッテリ電圧ＶＢ端子とグランドとの間に直列接続され比較用の分圧電圧Ｖt3およびＶt4（但しＶt3＞Ｖt4）を出力する。

抵抗Ｒ１５及びＲ１６の共通接続点の分圧電圧Ｖt3はコンパレータＣＰ３の非反転入力端子に与えられる。また、抵抗Ｒ１６及びＲ１７の共通接続点の分圧電圧Ｖt4はコンパレータＣＰ４の反転入力端子に与えられる。そして、第１電源電圧Ｖout1の出力端子Ｏ１は、コンパレータＣＰ３の反転入力端子とコンパレータＣＰ４の非反転入力端子とに接続されている。コンパレータＣＰ３及びＣＰ４並びに抵抗Ｒ１５〜Ｒ１７はウィンドウコンパレータ２１を構成する。

また、フィルタ回路１８はコンパレータＣＰ３の出力論理レベル変化時の急峻な電圧変化を抑える低周波通過フィルタであり高調波をカットする。フィルタ回路１９も同様にコンパレータＣＰ４の出力論理レベル変化時の急峻な電圧変化を抑制する低周波通過フィルタであり高調波をカットする。フィルタ回路１８、１９の出力はＡＮＤゲート２０に接続され、このＡＮＤゲート２０の出力信号が処置回路１０に与えられる。

任意電圧短絡検出回路９ａは、何らかの影響により第１電源電圧Ｖout1が任意電圧範囲（Ｖt4＜Ｖout1＜Ｖt3）の条件を満たしたときに処置回路１０に異常信号「Ｈ」を出力する回路であり、本実施形態において、処置回路１０は第１電源電圧Ｖout1が任意電圧範囲（Ｖt4＜Ｖout1＜Ｖt3）となるときに、スイッチＳＷ１をオフすると共にスイッチＳＷ２をオンすることで固定電圧（基準電圧回路２の生成基準電圧の分圧電圧）を強制的に出力するように処置を行っている。

本実施形態によれば、任意電圧短絡検出回路９ａが設けられているため、第１電源電圧Ｖout1の出力端子Ｏ１が何らかの影響により任意電圧範囲（Ｖt4＜Ｖout1＜Ｖt3）となる場合であっても第２電源電圧Ｖout2に代えて固定電圧（例えば基準電圧回路２の出力電圧（分圧電圧））を強制的に出力できるため、少なくとも第２電源電圧Ｖout2の出力を保持できる。よって第２電源電圧Ｖout2の供給対象回路の動作を持続できる。

（第４実施形態）
図８は、本発明の第４実施形態を示すもので前述実施形態と異なるところは、電源回路の電源供給対象回路の過電流を検出する過電流検出回路、当該対象回路の過熱を検出する過熱検出回路、電源グランド短絡判定回路の判定結果、任意電圧短絡検出回路の検出結果を利用して第２電源電圧Ｖout2を出力しているところにある。前述実施形態と同一又は類似部分については同一又は類似符号を付して説明を省略し、異なる部分を中心に説明する。

図８に示すように、各種判定回路及び検出回路９、９ａ、９ｂおよび９ｃがＯＲゲート２２を介して処置回路１０の前段に接続されている。電源／グランド短絡判定回路９、任意電圧短絡検出回路９ａは前述実施形態に示した回路を示す。

過電流検出回路９ｂは、電源供給対象回路内に例えばトランジスタなどのスイッチング素子などを構成したときに当該スイッチング素子の過電流を検出する回路であり、具体的には当該スイッチング素子に通電する通電電流を検出し当該通電電流が所定値よりも上回っているか判定し、過電流となっていれば「Ｈ」を出力する。

過熱検出回路９ｃは、電源供給対象回路内に例えばトランジスタなどのスイッチング素子などを構成したときに当該スイッチング素子の過熱状態を検出する回路であり、具体的には当該スイッチング素子に発生した熱を検出し、その温度が所定値よりも上回っているか判定し、当該過熱状態となっていれば「Ｈ」を出力する。

ＯＲゲート２２は、判定回路９及び検出回路９ａ〜９ｃの何れか一つでも「Ｈ」を出力しているときに「Ｈ」を出力する。したがって、この場合には処置回路１０は固定電圧（例えば基準電圧回路２の出力電圧）を強制的に出力する。

本実施形態に示すように、様々な異常要因が生じた場合であっても、第２電源電圧Ｖout2に代えて固定電圧を強制的に出力でき、前述実施形態と同様に、少なくとも第２電源電圧Ｖout2の出力を保持でき、第２電源電圧Ｖout2の供給対象回路の動作を持続できる。

（第５実施形態）
図９〜図１３は、本発明の第５実施形態を示すもので前述実施形態と異なるところは、第１電源電圧と第２電源電圧とを互いに異なる電源電圧に設定しているところにある。前述実施形態と同一または類似部分については同一または類似符号を付して説明を省略し、以下異なる部分について中心に説明する。

図９に示すように、第２電源電圧Ｖout2の出力端子Ｏ２はコンパレータ５の非反転入力端子に接続されている。また、第１電源電圧Ｖout1の出力端子Ｏ１とグランドレベル端子との間には抵抗Ｒ１８及びＲ１９が直列接続されており、これらの抵抗Ｒ１８及びＲ１９による分圧回路２３の分圧電圧がコンパレータ５の反転入力端子に与えられる。すなわち、コンパレータ５は、分圧回路２３による第１電源電圧Ｖout1の分圧電圧と第２電源電圧Ｖout2とを比較し、この比較結果を論理回路ブロック６に出力する。

前述したように論理回路ブロック６は、コンパレータ５の両入力端子電圧を等しくするようにフィードバック制御しているため、第１電源電圧Ｖout1の分圧電圧と第２電源電圧Ｖout2とが等しくなるように制御される。すなわち、第１電源電圧Ｖout1を第２電源電圧Ｖout2よりも高く制御できる。例えば、抵抗Ｒ１８及びＲ１９の抵抗分圧比を１：１とすれば、第２電源電圧Ｖout2を第１電源電圧Ｖout1の１／２倍の電圧に調整制御できる。

図１０に示すように、第１電源電圧Ｖout1の出力端子Ｏ１はコンパレータ５の反転入力端子に接続されている。また、第２電源電圧Ｖout2の出力端子Ｏ２とグランドレベル端子との間には抵抗Ｒ２０及びＲ２１が直列接続されており分圧回路２４を構成している。この分圧回路２４の分圧電圧がコンパレータ５の非反転入力端子に与えられている。

すなわち、コンパレータ５は、分圧回路２４による第２電源電圧Ｖout2の分圧電圧と第１電源電圧Ｖout1とを比較し、この比較結果を論理回路ブロック６に出力する。
前述したように論理回路ブロック６は、コンパレータ５の両入力端子電圧を等しくするようにフィードバック制御しているため、第２電源電圧Ｖout2の分圧電圧と第１電源電圧Ｖout1とが等しくなるように制御される。これにより、第２電源電圧Ｖout2を第１電源電圧Ｖout1より高く制御できる。抵抗Ｒ２０及びＲ２１の抵抗分圧比を１：１とすれば、第２電源電圧Ｖout2を第１電源電圧Ｖout1の２倍の電圧に調整制御できる。

図９および図１０に示すように、第１電源電圧Ｖout1に比例した分圧電圧と第２電源電圧Ｖout2とを比較しても、第１電源電圧Ｖout1と第２電源電圧Ｖout2に比例した分圧電圧とを比較しても、前述実施形態とほぼ同様の作用効果を得ることができる。

図１１〜図１３は、第１電源電圧Ｖout1にオフセット電圧を加減算して電圧比較手段に入力させているところを特徴としている。図１１に示すように、第１電源電圧Ｖout1の出力端子Ｏ１にオフセット電圧Ｖoffsetを直列接続してコンパレータ５の非反転入力端子に入力させても良い。

このときのコンパレータ５の非反転入力端子の入力電圧Ｖinは、
Ｖin ＝ Ｖout1 ＋ Ｖoffset …（１）
となり、オフセット電圧Ｖoffsetを加算した電圧となる。

また、図１２に示すように、抵抗分圧回路２５を設けても良い。抵抗分圧回路２５は、抵抗Ｒ２２及びＲ２３を直列接続すると共に、基準電圧ＶＣ１の供給端子と第１電源電圧Ｖout1の出力端子Ｏ１との間に直列接続し、この分圧電圧をコンパレータ５の非反転入力端子に入力させている。ここで、基準電圧ＶＣ１は、基準電圧回路２の発生電圧に応じて得られる電圧を示している。

このときのコンパレータ５の非反転入力端子の入力電圧Ｖinは、
Ｖin ＝Ｖout1＋（ＶＣ１−Ｖout1）×（Ｒ２３／（Ｒ２２＋Ｒ２３）） …（２）
で表すことができ、このような回路を構成しても、オフセット電圧を加算した電圧をコンパレータ５の比較対象電圧にすることができる。

また、図１３に示すように、ＰＮＰトランジスタＭ３および抵抗Ｒ２４による直列接続回路２６を構成しても良い。この直列接続回路２６はバッテリ電圧ＶＢの供給端子と第１電源電圧Ｖout１の出力端子Ｏ１との間に抵抗Ｒ２４とトランジスタＭ３のエミッタ−ベース間を接続すると共に、トランジスタＭ３のコレクタをグランドに接続して構成されている。また抵抗Ｒ２４とトランジスタＭ３のエミッタとの共通接続点をコンパレータ５の非反転入力端子に入力させている。

このとき、コンパレータ５の非反転入力端子の入力電圧Ｖinは、
Ｖin ＝ Ｖout1 ＋ Ｖｆ …（３）
（但し、ＶｆはＰＮ順方向電圧）で表すことができ、このような回路を構成しても、オフセット電圧を加算した電圧をコンパレータ５の比較対象電圧にできる。
本実施形態の図９〜図１３に示したように、第１電源電圧Ｖout1と第２電源電圧Ｖout2とを互いに異なる電源電圧に設定したとしても、当該両電源電圧を安定出力できる。

（他の実施形態）
本発明は、前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
第１電源電圧Ｖout1、第２電源電圧Ｖout2に一般化して説明したが、これらは、例えば車載電子制御装置（ＥＣＵ）内のマイクロコンピュータの電源電圧（ＶＯＭ）と、アクチュエータに供給する電源電圧（ＶＲＥＦ）との関係に置き換えることができる。すなわち、両電源電圧を一致させる等するときに、前述実施形態の回路構成を適用すると良い。

図面中、１は電源回路、２は基準電圧回路（基準電圧生成手段）、３はバッファ（第１電源電圧生成手段）、４はバッファ（第２電源電圧生成手段）、５はコンパレータ（電圧比較手段）、６は論理回路ブロック（調整制御手段）、９は電源／グランド短絡判定回路（判定手段）、１０は処置回路（強制電圧出力手段）を示す。

Claims (7)

1. 負荷に電流を供給する電源回路であって、
   基準電圧を生成する基準電圧生成手段と、
   環境温度下において動作し生成元電源電圧を入力して前記基準電圧生成手段の基準電圧に応じて第１電源電圧を生成する第１電源電圧生成手段と、
   前記環境温度下において動作し前記生成元電源電圧を入力して第２電源電圧を生成する第２電源電圧生成手段と、
   前記第１電源電圧生成手段により生成される第１電源電圧に応じた電圧と前記第２電源電圧生成手段により生成される第２電源電圧に応じた電圧とを比較する電圧比較手段と、
   前記電圧比較手段の比較結果に基づいて前記第１及び第２電源電圧の何れが高いか判定する判定回路を備え、前記第１又は／及び第２電源電圧から前記負荷に電流が供給されるときに、前記電圧比較手段の２つの比較対象電圧を互いに同一とするため、前記第２電源電圧生成手段により生成される第２電源電圧について、前記判定回路により上昇方向／下降方向の何れかに調整するか判定し、この判定結果に応じて前記第２電源電圧を調整制御する論理回路ブロックと、を備えることを特徴とする電源回路。
2. 前記論理回路ブロックは、
   所定の第１ステップ電圧毎に前記電圧比較手段の比較結果を同一とするように前記第２電源電圧を微調整制御する微調整制御回路と、予め定められた複数の所定回数だけ第１ステップ電圧毎に前記第２電源電圧生成手段の第２電源電圧を微調整制御しても前記電圧比較手段の比較結果が反転しないときには、前記第１ステップ電圧より絶対値が大きい第２ステップ電圧の粗調整制御に切替えて前記第２電源電圧生成手段の第２電源電圧を調整制御する粗調整制御回路と、を備えることを特徴とする請求項１記載の電源回路。
3. 前記第１電源電圧生成手段の第１電源電圧の供給端子が短絡したり、電源供給対象回路内に過電流、過熱などの異常を生じたか否かを判定する判定手段と、
   前記論理回路ブロックと前記第２電源電圧生成手段との間に介在して設けられ、前記判定手段により異常判定されると、前記論理回路ブロックにより調整制御される前記第２電源電圧生成手段の第２電源電圧に代えて固定電圧を強制的に出力させる強制電圧出力手段と、を備えることを特徴とする請求項１または２記載の電源回路。
4. 前記強制電圧出力手段が出力する固定電圧は、前記基準電圧生成手段の基準電圧であることを特徴とする請求項３記載の電源回路。
5. 前記電圧比較手段が前記第１電源電圧生成手段の第１電源電圧に応じた電圧と前記第２電源電圧生成手段の第２電源電圧に応じた電圧とを比較するときには、前記第１電源電圧と前記第２電源電圧とを直接比較するコンパレータを備えることを特徴とする請求項１〜４の何れかに記載の電源回路。
6. 前記電圧比較手段が前記第１電源電圧生成手段の第１電源電圧に応じた電圧と前記第２電源電圧生成手段の第２電源電圧に応じた電圧とを比較するときには、前記第１電源電圧と前記第２電源電圧の分圧電圧とを比較するか、または、前記第１電源電圧の分圧電圧と前記第２電源電圧とを比較するコンパレータを備えることを特徴とする請求項１〜４の何れかに記載の電源回路。
7. 前記電圧比較手段が前記第１電源電圧生成手段の第１電源電圧に応じた電圧と前記第２電源電圧生成手段の第２電源電圧に応じた電圧とを比較するときには、前記第１電源電圧又はその比例した電圧にオフセット電圧を加入した電圧と前記第２電源電圧又はその分圧電圧とを比較するか、または、前記第１電源電圧又はその分圧電圧と前記第２電源電圧又はその比例した電圧にオフセット電圧を加入した電圧とを比較するコンパレータを備えることを特徴とする請求項１〜４の何れかに記載の電源回路。

Images