JP2021093495A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2021093495A
JP2021093495A JP2019224655A JP2019224655A JP2021093495A JP 2021093495 A JP2021093495 A JP 2021093495A JP 2019224655 A JP2019224655 A JP 2019224655A JP 2019224655 A JP2019224655 A JP 2019224655A JP 2021093495 A JP2021093495 A JP 2021093495A
Authority
JP
Japan
Prior art keywords
coupling agent
silane coupling
concentration
layer
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019224655A
Other languages
English (en)
Other versions
JP7115461B2 (ja
Inventor
賢 中野
Tadashi Nakano
賢 中野
諭 村松
Satoshi Muramatsu
諭 村松
梨沙 北條
Risa Hojo
梨沙 北條
善行 野村
Yoshiyuki Nomura
善行 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019224655A priority Critical patent/JP7115461B2/ja
Priority to CN202011413259.0A priority patent/CN112992544B/zh
Priority to US17/119,263 priority patent/US11728096B2/en
Publication of JP2021093495A publication Critical patent/JP2021093495A/ja
Application granted granted Critical
Publication of JP7115461B2 publication Critical patent/JP7115461B2/ja
Priority to US18/212,809 priority patent/US20230352242A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】フラックス実装による耐湿信頼性の低下が抑制された積層セラミックコンデンサを提供する。【解決手段】本発明の積層セラミックコンデンサは、誘電体層及び内部電極層を含む積層体と、上記積層体の表面に設けられた外部電極と、を備える。上記積層体の表面のうちの少なくとも実装面には、シランカップリング剤層が設けられている。第1の態様において、上記シランカップリング剤層は、フッ素系シランカップリング剤からなり、上記実装面におけるシランカップリング剤濃度は、0.1以上365以下であり、かつ、上記実装面の対向面におけるシランカップリング剤濃度よりも高い。第2の態様において、上記シランカップリング剤層は、炭素系シランカップリング剤からなり、上記実装面におけるシランカップリング剤濃度は、0.91以上38.10以下であり、かつ、上記実装面の対向面におけるシランカップリング剤濃度よりも高い。【選択図】図1

Description

本発明は、積層セラミックコンデンサに関する。
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化が進んでいる。電子機器には、積層セラミックコンデンサなどの積層セラミック電子部品が多数搭載されているが、電子機器の小型化に伴って、基板に内蔵されたり、基板表面に実装されたりして電子機器に搭載される積層セラミック電子部品についても小型化や薄型化が進んできている。このような積層セラミック電子部品の薄型化に伴い、積層セラミック電子部品の強度の確保が課題となってきている。
特許文献1には、低背型の積層セラミック電子部品として、セラミック素体と、第1外部電極と、第2外部電極と、を具備する積層セラミック電子部品が開示されている。上記セラミック素体は、第1軸方向を向いた第1及び第2主面と、上記第1軸に直交する第2軸方向を向いた第1及び第2端面と、上記第1端面に引き出された第1内部電極と、上記第1内部電極に対向し、上記第2端面に引き出された第2内部電極と、を有し、上記第1及び第2軸に直交する第3軸方向に長尺に形成されている。上記第1外部電極は、上記第1端面を覆う第1被覆部と、上記第1被覆部から上記第2主面に延出する第1延出部と、を有する。上記第2外部電極は、上記第2端面を覆う第2被覆部と、上記第2被覆部から上記第2主面に延出する第2延出部と、を有する。特許文献1に記載の積層セラミック電子部品では、上記セラミック素体の上記第1軸方向の寸法をTとし、上記第1及び第2延出部の上記第1方向の寸法をTとすると、Tが80μm以下であり、かつT/(T+T)が0.32以下である。
特許文献1によれば、セラミック素体の長手方向に沿って第1及び第2外部電極が設けられているため、第1及び第2外部電極によってセラミック素体が補強されている。さらに、積層セラミック電子部品の厚さ(T+T)に対する第1及び第2延出部の厚さTの比率を0.32以下とすることにより、セラミック素体及び外部電極の全体として長手方向における高い抗折強度を得ることができるとされている。
特開2018−121010号公報
積層セラミックコンデンサなどの電子部品を基板に実装する際、従来は、導体を含有する半田ペーストを基板のランド上へ塗布した後、電子部品を搭載し、リフローを行うことで、基板と電子部品との間で電気的接続を得る。
一方、積層セラミックコンデンサ以外の電子部品を基板に実装する方法として、導体を含有する半田ペーストの代わりに、導体を含有しない熱硬化性樹脂のフラックスを使用して電子部品を基板に実装する、フラックス実装と呼ばれる方法がある。この方法では、リフローを通じて、電子部品が備える外部電極の溶融物がランドと外部電極との間を接続することにより電気的接続が取れる。また、フラックス自体は、フラックスに含有される有機酸によるランド表面や外部電極上の酸化物の除去や、電子部品とランドとの間の固着力の向上に寄与する。
導体を含有しない熱硬化性樹脂のフラックスを使用したフラックス実装では、導体を含有する半田ペーストを使用した半田実装と比較して、実装厚みの低減、及び、耐熱衝撃性の向上という効果が期待できる。
しかしながら、特許文献1に記載されているような積層セラミックコンデンサに対してフラックス実装を用いた場合には、積層セラミックコンデンサが腐食されてしまい、耐湿信頼性が低下するという問題が生じることが判明した。
本発明は、上記の問題を解決するためになされたものであり、フラックス実装による耐湿信頼性の低下が抑制された積層セラミックコンデンサを提供することを目的とする。
本発明の積層セラミックコンデンサは、積層された複数の誘電体層及び複数の内部電極層を含む積層体と、上記積層体の表面に設けられ、上記内部電極層に電気的に接続された外部電極と、を備える。上記積層体の表面のうちの少なくとも実装面には、シランカップリング剤層が設けられている。
第1の態様において、上記シランカップリング剤層は、フッ素系シランカップリング剤からなり、上記積層体上のF原子のBa原子に対する濃度比F/Baをシランカップリング剤濃度としたとき、上記実装面におけるシランカップリング剤濃度は、0.1以上365以下であり、かつ、上記実装面の対向面におけるシランカップリング剤濃度よりも高い。
第2の態様において、上記シランカップリング剤層は、炭素系シランカップリング剤からなり、上記積層体上のSi原子のBa原子に対する濃度比Si/Baをシランカップリング剤濃度としたとき、上記実装面におけるシランカップリング剤濃度は、0.91以上38.10以下であり、かつ、上記実装面の対向面におけるシランカップリング剤濃度よりも高い。
本発明によれば、フラックス実装による耐湿信頼性の低下が抑制された積層セラミックコンデンサを提供することができる。
図1は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。 図2は、図1に示す積層セラミックコンデンサのII−II線に沿った断面図である。 図3は、図1に示す積層セラミックコンデンサのIII−III線に沿った断面図である。 図4は、本発明の積層セラミックコンデンサを構成する外部電極の別の一例を模式的に示す断面図である。 図5A、図5B、図5C及び図5Dは、XPSによる分析箇所を説明するための平面図である。 図6A、図6B及び図6Cは、半田実装を説明するための模式図である。 図7A、図7B及び図7Cは、フラックス実装を説明するための模式図である。 図8は、本発明の積層セラミックコンデンサの製造方法の一例を説明するためのフローチャートである。
以下、本発明の積層セラミックコンデンサについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
本発明の積層セラミックコンデンサとしては、例えば、2個の外部電極を備える2端子型の積層セラミックコンデンサや、3端子以上の多端子型の積層セラミックコンデンサ等が挙げられる。また、本発明の積層セラミックコンデンサは、ビア導体を備える積層セラミックコンデンサ、底面電極を備える積層セラミックコンデンサ等であってもよい。
図1は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。図2は、図1に示す積層セラミックコンデンサのII−II線に沿った断面図である。図3は、図1に示す積層セラミックコンデンサのIII−III線に沿った断面図である。
図1に示す積層セラミックコンデンサ10は、直方体状の積層体12と、第1の外部電極14と、第2の外部電極15とを備える。
積層体12は、積層方向xに相対する第1の主面12a及び第2の主面12bと、積層方向xに直交する長さ方向yに相対する第1の側面12c及び第2の側面12dと、積層方向x及び長さ方向yに直交する幅方向zに相対する第3の側面12e及び第4の側面12fとを有する。第1の主面12a及び第2の主面12bは、各々、長さ方向y及び幅方向zに沿って延在する。第1の側面12c及び第2の側面12dは、各々、積層方向x及び幅方向zに沿って延在する。第3の側面12e及び第4の側面12fは、各々、積層方向x及び長さ方向yに沿って延在する。
本明細書においては、積層セラミックコンデンサ10又は積層体12の長さ方向y及び積層方向xに沿う面をLT面といい、長さ方向y及び幅方向zに沿う面をLW面といい、積層方向x及び幅方向zに沿う面をWT面という。
図1に示す積層セラミックコンデンサ10を基板に実装する際、積層体12の第1の主面12aが実装面、第2の主面12bが対向面とされる。
積層体12は、角部及び稜線部に丸みが付けられていることが好ましい。ここで、角部は、積層体12の3面が交わる部分であり、稜線部は、積層体12の2面が交わる部分である。
図2及び図3に示すように、積層体12は、積層方向xに積層された複数の誘電体層16と、複数の第1の内部電極層18aと、複数の第2の内部電極層18bとを含む。
誘電体層16は、外層部16aと有効層部16bとを含む。外層部16aは、積層体12の第1の主面12a側及び第2の主面12b側に位置し、第1の主面12aと最も第1の主面12aに近い内部電極層(図2では第2の内部電極層18b)との間に位置する誘電体層16、及び、第2の主面12bと最も第2の主面12bに近い内部電極層(図2では第2の内部電極層18b)との間に位置する誘電体層16である。片側の外層部16aの厚みは、3μm以上25μm以下であることが好ましく、3μm以上13μm以下であることがより好ましく、3μm以上9μm以下であることがさらに好ましい。そして、両外層部16aに挟まれた領域が有効層部16bである。すなわち、有効層部16bは、第1の内部電極層18a及び第2の内部電極層18bが積層されている領域である。
誘電体層16は、例えば、誘電体材料により形成することができる。誘電体材料としては、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムカルシウム、又は、ジルコン酸カルシウムなどの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層セラミックコンデンサ10の特性に応じて、例えば、Mg化合物、Mn化合物、Si化合物、Al化合物、V化合物、Ni化合物、希土類化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
第1の内部電極層18a及び第2の内部電極層18bに挟まれた誘電体層16の平均厚みは、0.4μm以上1.0μm以下であることが好ましく、0.4μm以上0.8μm以下であることがより好ましく、0.4μm以上0.6μm以下であることがさらに好ましい。
積層体12内においては、第1の内部電極層18a及び第2の内部電極層18bが、誘電体層16を介して交互に積層されている。
第1の内部電極層18aは、誘電体層16の表面に配置される。第1の内部電極層18aは、第1の引出部22aによって積層体12の第1の側面12cに引き出される。第1の内部電極層18aは、積層体12の第2の側面12d、第3の側面12e及び第4の側面12fには露出していない。
第2の内部電極層18bは、第1の内部電極層18aが配置される誘電体層16と異なる誘電体層16の表面に配置される。第2の内部電極層18bは、第2の引出部22bによって積層体12の第2の側面12dに引き出される。第2の内部電極層18bは、積層体12の第1の側面12c、第3の側面12e及び第4の側面12fには露出していない。
図2に示すように、積層体12は、第2の内部電極層18bの長さ方向yの一端と第1の側面12cとの間、及び、第1の内部電極層18aの長さ方向yの他端と第2の側面12dとの間に形成される積層体12の側部(Lギャップ)24aを含む。積層体12の側部(Lギャップ)24aの長さ方向yの平均長さは、10μm以上70μm以下であることが好ましく、10μm以上30μm以下であることがより好ましく、10μm以上20μm以下であることがさらに好ましい。
図3に示すように、積層体12は、第1の内部電極層18a及び第2の内部電極層18bの幅方向zの一端と第3の側面12eとの間、及び、第1の内部電極層18a及び第2の内部電極層18bの幅方向zの他端と第4の側面12fとの間に形成される積層体12の側部(Wギャップ)24bを含む。積層体12の側部(Wギャップ)24bの幅方向zの平均長さは、10μm以上70μm以下であることが好ましく、10μm以上30μm以下であることがより好ましく、10μm以上20μm以下であることがさらに好ましい。
第1の内部電極層18a及び第2の内部電極層18bの材料としては、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の一種を含む例えばAg−Pd合金などの合金により構成することができる。第1の内部電極層18a及び第2の内部電極層18bは、さらに、誘電体層16に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。第1の内部電極層18a及び第2の内部電極層18bの積層枚数は、合計で10枚以上80枚以下であることが好ましい。第1の内部電極層18a及び第2の内部電極層18bの平均厚みは、各々、0.3μm以上1.0μm以下であることが好ましく、0.6μm以上1.0μm以下であることがより好ましい。
積層体12の第1の側面12cには、第1の外部電極14が設けられている。第1の外部電極14は、第1の内部電極層18aの第1の引出部22aに電気的に接続されている。
第1の外部電極14は、第1の側面12cにおいて第1の引出部22aを覆うように配置され、第1の主面12a及び第2の主面12bの一部を覆うように配置されている。なお、第1の外部電極14は、第2の主面12bに配置されていなくてもよい。また、第1の外部電極14は、第3の側面12e及び第4の側面12fの一部を覆うように配置されていてもよい。
積層体12の第2の側面12dには、第2の外部電極15が設けられている。第2の外部電極15は、第2の内部電極層18bの第2の引出部22bに電気的に接続されている。
第2の外部電極15は、第2の側面12dにおいて第2の引出部22bを覆うように配置され、第1の主面12a及び第2の主面12bの一部を覆うように配置されている。なお、第2の外部電極15は、第2の主面12bに配置されていなくてもよい。また、第2の外部電極15は、第3の側面12e及び第4の側面12fの一部を覆うように配置されていてもよい。
積層体12内においては、第1の内部電極層18aと第2の内部電極層18bとが誘電体層16を介して対向することにより、電気特性(例えば、静電容量)が発生する。そのため、第1の内部電極層18aが電気的に接続された第1の外部電極14と第2の内部電極層18bが電気的に接続された第2の外部電極15との間に、静電容量を得ることができる。したがって、積層セラミックコンデンサ10は、コンデンサとして機能する。
積層体12の表面のうち、実装面である第1の主面12aには、シランカップリング剤層26が設けられている。シランカップリング剤層26は、第1の主面12aにおいて、第1の外部電極14及び第2の外部電極15が配置されない部分の全体又は一部に設けられていることが好ましい。
積層セラミックコンデンサ10では、シランカップリング剤層26は、積層体12の表面のうち、少なくとも実装面に設けられていればよい。しかし、シランカップリング剤層26は、積層体12の表面のうち、実装面の対向面に設けられていてもよい。すなわち、シランカップリング剤層26は、第1の主面12aに加えて、第2の主面12bに設けられていてもよい。この場合、シランカップリング剤層26は、第2の主面12bにおいて、第1の外部電極14及び第2の外部電極15が配置されない部分の全体又は一部に設けられていることが好ましい。
さらに、積層セラミックコンデンサ10では、シランカップリング剤層26は、積層体12の表面のうち、実装面及び対向面以外の表面に設けられていてもよい。すなわち、シランカップリング剤層26は、第1の主面12a及び第2の主面12bに加えて、第1の側面12c、第2の側面12d、第3の側面12e及び第4の側面12fに設けられていてもよい。この場合、シランカップリング剤層26は、第1の側面12c、第2の側面12d、第3の側面12e及び第4の側面12fにおいて、第1の外部電極14及び第2の外部電極15が配置されない部分の全体又は一部に設けられていることが好ましい。
第1の外部電極14及び第2の外部電極15は、各々、積層体12側から順に、下地電極層28と、めっき層30とを含むことが好ましい。
下地電極層28のうち、第1の側面12c及び第2の側面12dに形成される側面用の下地電極層は、焼付け電極層であることが好ましい。焼付け電極層は、ガラス及び金属を含む。焼付け電極層の金属としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。焼付け電極層は、複数層であってもよい。焼付け電極層は、ガラス及び金属を含む導電性ペーストを積層体12に塗布して焼き付けることにより形成される。焼付け電極層は、誘電体層16、第1の内部電極層18a及び第2の内部電極層18bと同時に焼成したものでもよく、誘電体層16、第1の内部電極層18a及び第2の内部電極層18bを焼成した後に焼き付けたものでもよい。焼付け電極層の厚み(積層方向xと直交する方向の厚み、最も厚い部分の厚み)は、1μm以上6μm以下であることが好ましい。
下地電極層28のうち、第1の主面12a及び第2の主面12bに形成される主面用の下地電極層は、例えば、スパッタによりスパッタ電極として形成される。スパッタ電極の金属としては、例えば、Ni、Cr、Cuを含有する。スパッタ電極の積層方向xの厚みは、50nm以上400nm以下であることが好ましく、50nm以上130nm以下であることがより好ましい。なお、主面用の下地電極層は、焼付け電極層であってもよい。その場合、主面用の下地電極層は、例えば、Niを主成分とする外部電極ペーストをスクリーン印刷することによって形成される。主面上の焼付け電極層の積層方向xの厚みは、1μm以上5μm以下であることが好ましい。
めっき層30は、例えば、Ni、Sn、Cu、Ag、Pd、Ag−Pd合金、Auなどから選ばれる少なくとも1つを含む。めっき層30は、複数層であってもよい。
図2に示す例では、めっき層30は、下地電極層28側から順に、Cuめっき層31と、Niめっき層32と、Snめっき層33とを含む。この場合、Cuめっき層31とNiめっき層32との間にシランカップリング剤層26が設けられていることが好ましい。
Niめっき層32は、下地電極層28が積層セラミックコンデンサ10を実装する際の半田によって侵食されることを抑制することができる。Snめっき層33は、積層セラミックコンデンサ10を実装する際の半田の濡れ性を向上させ、実装を容易にすることができる。
Cuめっき層31の平均厚みは、5μm以上8μm以下であることが好ましい。Niめっき層32の平均厚みは、2μm以上4μm以下であることが好ましい。Snめっき層33の平均厚みは、2μm以上4μm以下であることが好ましい。
図4は、本発明の積層セラミックコンデンサを構成する外部電極の別の一例を模式的に示す断面図である。
図4に示す積層セラミックコンデンサ10Aでは、第1の外部電極14A及び第2の外部電極15Aは、各々、下地電極層28を含まず、めっき層30を含む。めっき層30は、積層体12側から順に、Cuめっき層31と、Niめっき層32と、Snめっき層33とを含む。この場合、Cuめっき層31とNiめっき層32との間にシランカップリング剤層26が設けられていることが好ましい。
シランカップリング剤層26は、フッ素系シランカップリング剤又は炭素系シランカップリング剤からなる。
シランカップリング剤層がフッ素系シランカップリング剤からなる場合、積層体上のF原子のBa原子に対する濃度比F/Baをシランカップリング剤濃度としたとき、実装面におけるシランカップリング剤濃度は、0.1以上365以下であり、かつ、上記実装面の対向面におけるシランカップリング剤濃度よりも高いことを特徴とする。
一方、シランカップリング剤層が炭素系シランカップリング剤からなる場合、積層体上のSi原子のBa原子に対する濃度比Si/Baをシランカップリング剤濃度としたとき、実装面におけるシランカップリング剤濃度は、0.91以上38.10以下であり、かつ、上記実装面の対向面におけるシランカップリング剤濃度よりも高いことを特徴とする。
積層体の実装面にシランカップリング剤層を設けることにより、外部から積層体への水分やフラックスなどの浸入を防止することができる。したがって、フラックス実装時において、フラックスに含有される有機酸による腐食を抑制することができるため、耐湿信頼性の低下を抑制することができる。
その一方で、実装面におけるシランカップリング剤濃度が高くなるほど、外部電極のめっき付き性は低下する。そこで、実装面におけるシランカップリング剤濃度を上記の範囲にすることにより、耐湿信頼性の低下を抑制しつつ、めっき付き性の低下を抑制することができる。
また、実装面におけるシランカップリング剤濃度が対向面におけるシランカップリング剤濃度よりも高いということは、例えば、実装面のみにシランカップリング剤を塗布することでも効果が発現することを意味している。その場合、積層体の全面にシランカップリング剤を塗布する必要がなくなるため、積層体に負荷が掛からない塗布プロセス(例えば、積層体を支持体に固定した後の浸漬、スプレーコート、インクジェット、スピンコート等)を選定することが可能となる。
以上の理由により、フラックス実装が可能となるため、積層セラミックコンデンサを低背化することができ、さらに、耐熱衝撃性を向上させることができる。
シランカップリング剤層がフッ素系シランカップリング剤からなる場合、実装面におけるシランカップリング剤濃度は、0.1以上293以下であることが好ましい。実装面におけるシランカップリング剤濃度を上記の範囲にすることにより、めっき付き不良を確実に抑えることができる。
シランカップリング剤層がフッ素系シランカップリング剤又は炭素系シランカップリング剤からなる場合、実装面におけるシランカップリング剤濃度をA、対向面におけるシランカップリング剤濃度をBとしたとき、シランカップリング剤の濃度比B/Aは、0.50以下であることが好ましい。このように、実装面に対して対向面におけるシランカップリング剤の濃度が低くても、上述した効果が発現する。
各原子濃度は、X線光電子分光法を用いた分析(以下、XPS分析ともいう)により測定することができる。
シランカップリング剤層がフッ素系シランカップリング剤からなる場合、実装面におけるシランカップリング剤濃度A、及び、対向面におけるシランカップリング剤濃度Bは、シランカップリング剤由来のF原子と積層体由来のBa原子の濃度比から、以下の式(1)及び(2)により算出される。さらに、(2)/(1)の比により、上記シランカップリング剤の濃度比B/Aが算出される。
A=(実装面上のF原子濃度)/(実装面上のBa原子濃度)・・・(1)
B=(対向面上のF原子濃度)/(対向面上のBa原子濃度)・・・(2)
シランカップリング剤層が炭素系シランカップリング剤からなる場合、実装面におけるシランカップリング剤濃度A、及び、対向面におけるシランカップリング剤濃度Bは、シランカップリング剤由来のSi原子と積層体由来のBa原子の濃度比から、以下の式(3)及び(4)により算出される。さらに、(4)/(3)の比により、上記シランカップリング剤の濃度比B/Aが算出される。
A=(実装面上のSi原子濃度)/(実装面上のBa原子濃度)・・・(3)
B=(対向面上のSi原子濃度)/(対向面上のBa原子濃度)・・・(4)
後述の実施例においては、X線光電子分光装置として、アルバック・ファイ社製Quantum2000が用いられる。この場合、測定領域としては、直径50μm、分析深さ数nmの領域とする。X線源はAlKα線である。サーベイ積算回数は30回である。サーベイエネルギー範囲は0eV以上1200eV以下である。
図5A、図5B、図5C及び図5Dは、XPSによる分析箇所を説明するための平面図である。
実装面及び対向面のそれぞれにおいて、以下の3点でXPS分析を行い、各元素比(各原子比)の平均値を算出する。
1.外部電極14及び15を外した積層体12上の黒色の点線で囲まれた四角形の重心
2.上記四角形の隣り合う二辺の交点と重心との中点に位置し、同一対角線上に位置する二点
シランカップリング剤層に含まれるフッ素系シランカップリング剤は、
CF−(CFn1−R−Si(O−R’)
(ただし、n1は、0以上の整数であり、Rは、SiまたはOを含む置換基あるいはアルキレン基であり、R’は、アルキル基である)
で表されるシランカップリング剤であることが好ましい。例えば、n1は0以上7以下の整数であってよい。R’はメチル基あるいはエチル基であってよい。
上記シランカップリング剤は、反応性基であるアルコキシ基を少なくとも1つ備える。また、上記シランカップリング剤は、パーフルオロアルキル基を1つ以上備える。
フッ素系シランカップリング剤としては、例えば、
CF(CF(CHSi(OCH
CF(CF(CHSi(OCH
CF(CF(CHSi(OC
CF(CF(CHSi(OCH
CFCHO(CH15Si(OCH
CF(CHSi(CH(CH15Si(OCH
CF(CF(CHSi(CH(CHSi(OCH
CFCOO(CH15Si(OCH
CF(CF(CHSi(OC
CF(CF(CHSi(CH(CHSi(OC
CF(CF(CHSi(CH(CHSi(OC
CF(CF(CHSi(OC
CFCHO(CH15Si(OC
CFCOO(CH15Si(OC
CF(CFCONH(CHSi(OCH
CF(CFCONH(CHSi(OCH
CF(CFCONH(CHSi(OC、または、
CF(CFCONH(CHSi(OC
を用いることができる。
シランカップリング剤層に含まれる炭素系シランカップリング剤は、
(RO)Si−(CHn2−CH
(ただし、n2は0以上17以下の整数であり、Rはメチル基あるいはエチル基である)
で表されるシランカップリング剤であることが好ましい。
炭素系シランカップリング剤としては、例えば、
信越化学:KBM−3103C(デシルトリメトキシシラン)、KBM−13(メチルトリメトキシシラン)、KBE−13(メチルトリエトキシシラン)、KBM−3033(n−プロピルトリメトキシシラン)、KBE−3033(n−プロピルトリエトキシシラン)、KBM−3063(ヘキシルトリメトキシシラン)、KBE−3063(ヘキシルトリエトキシシラン)、または、
東京化成工業(TCI):オクタデシルトリメトキシシラン
を用いることができる。
上記以外の炭素系シランカップリング剤としては、以下のシランカップリング剤を用いることもできる。
信越化学:KBM−103(フェニルメトキシシラン)、KBM−3066(1,6−ビス(トリメトキシシリル)ヘキサン)、KBM−9659(トリス−(トリメトキシシリルプロピル)イソシアヌレート)
図2に示すように、積層体12の第1の主面12aへ回り込んだ第1の外部電極14の端部から積層体12の第1の側面12cまでの距離をEA1、積層体12の第2の主面12bへ回り込んだ第1の外部電極14の端部から積層体12の第1の側面12cまでの距離をEB1としたとき、主面へ回り込んだ第1の外部電極の長さ比EB1/EA1は、0以上0.5以下であることが好ましい。さらに、積層体12の第1の主面12aへ回り込んだ第2の外部電極15の端部から積層体12の第2の側面12dまでの距離をEA2、積層体12の第2の主面12bへ回り込んだ第2の外部電極15の端部から積層体12の第2の側面12dまでの距離をEB2としたとき、主面へ回り込んだ第2の外部電極の長さ比EB2/EA2は、0以上0.5以下であることが好ましい。図4に示す第1の外部電極14A及び第2の外部電極15Aにおいても同様である。EB1/EA1の比及びEB2/EA2の比を上記の範囲とすることにより、フラックス実装時におけるツームストーンの発生を抑制することができる。そのため、基板との接続性が良好になる。なお、ツームストーンとは、基板に実装される際に積層セラミックコンデンサの一端側が浮き上がる現象である。
積層セラミックコンデンサの積層方向xの寸法Tは、50μm以上200μm以下であることが好ましい。積層セラミックコンデンサの強度の確保が課題となる寸法Tの上記の範囲において、フラックス実装による効果を充分に得ることができる。
なお、寸法T、寸法L及び寸法Wは、いずれも、積層体及び外部電極を含む寸法である。
上述したように、本発明の積層セラミックコンデンサは、フラックス実装を行うことが可能な構造を有しているが、従来の半田実装を行うことも可能である。
図6A、図6B及び図6Cは、半田実装を説明するための模式図である。
半田実装では、図6Aに示すように基板100のランド110上へ半田ペースト120を塗布した後、図6Bに示すように積層セラミックコンデンサ10を搭載する。その後、図6Cに示すようにリフローを行うことで、基板100と積層セラミックコンデンサ10との間で電気的接続が取れる。
図7A、図7B及び図7Cは、フラックス実装を説明するための模式図である。
フラックス実装では、図7Aに示すように基板100のランド110上へ熱硬化性樹脂のフラックス130を塗布した後、図7Bに示すように積層セラミックコンデンサ10を搭載する。その後、図7Cに示すようにリフローを行うことで、積層セラミックコンデンサ10が備える外部電極の溶融物がランド110と外部電極との間を接続することにより、基板100と積層セラミックコンデンサ10との間で電気的接続が取れる。
以下、本発明の積層セラミックコンデンサの製造方法の一例について説明する。
図8は、本発明の積層セラミックコンデンサの製造方法の一例を説明するためのフローチャートである。
まず、セラミックグリーンシートと、内部電極用の導電性ペーストとを準備する(ステップS1、S2)。セラミックグリーンシートや内部電極用の導電性ペーストは、バインダ(例えば、公知の有機バインダなど)及び溶剤(例えば、有機溶剤など)を含む。
次に、セラミックグリーンシート上に、例えば、スクリーン印刷やグラビア印刷などによって、所定のパターンで導電性ペーストを印刷し、内部電極パターンを形成する(ステップS3)。具体的には、セラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷やグラビア印刷などの方法で塗布することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、例えば、金属粉末に有機バインダ及び有機溶剤が加えられたものである。また、内部電極パターンが印刷されていない外層用のセラミックグリーンシートも作製する。
内部電極パターンが形成されていない外層用のセラミックグリーンシートを積層し、その上に第1の内部電極層18aに対応する内部電極パターンが形成されたセラミックグリーンシートと第2の内部電極層18bに対応する内部電極パターンが形成されたセラミックグリーンシートとを交互に積層し、さらに内部電極パターンが形成されていない外層用のセラミックグリーンシートを積層することによって、積層シートを作製する(ステップS4)。
作製した積層シートを静水圧プレスなどの手段により積層方向xにプレスして、積層ブロックを作製する(ステップS5)。
続いて、積層ブロックを所定のサイズにカットすることにより積層チップを作製する(ステップS6)。このとき、バレル研磨などにより、積層チップの角部及び稜線部に丸みが付けられてもよい(ステップS7)。積層チップは、未焼成の状態にある積層体12である。
作製した積層チップに、未焼成の下地電極層28を形成する(ステップS8)。具体的には、積層チップの第1の側面12c上にNiを主成分とする外部電極ペーストをローラー転写により塗布し、必要に応じて、積層チップの第1の主面12a及び第2の主面12bなどの一部に回り込むように塗布する。同様に、積層チップの第2の側面12d上にNiを主成分とする外部電極ペーストをローラー転写により塗布し、必要に応じて、積層チップの第1の主面12a及び第2の主面12bなどの一部に回り込むように塗布する。
その後、積層チップを焼成することにより、積層体12を作製する(ステップS9)。焼成温度は、セラミックや内部電極の材料にもよるが、900℃以上1300℃以下であることが好ましい。この焼成により、導電性ペーストは焼き付けられて、内部電極層18a及び18bが形成される。また、外部電極ペーストは焼き付けられて、下地電極層28が形成される。
そして、下地電極層28の表面を覆うように、Cuめっき層31を形成する(ステップS10)。
Cuめっき層31までが形成された積層体12にシランカップリング剤層26を形成する(ステップS11)。
まず、シランカップリング剤溶液を準備する。シランカップリング剤溶液は、シランカップリング剤と、必要に応じて溶媒とを混合することにより準備することができる。
シランカップリング剤としては、上述したフッ素系シランカップリング剤又は炭素系シランカップリング剤を用いる。
溶媒は、例えば、メタノール、エタノール、またはイソプロパノールであってよい。
シランカップリング剤溶液中のシランカップリング剤の濃度は、例えば0.1体積%以上5体積%以下であってよい。
そして、このように準備したシランカップリング剤溶液を、Cuめっき層31までが形成された積層体12に付着させる。シランカップリング剤溶液を積層体12に付着させる方法は、積層体12を発泡剥離シート等の支持体へ固定した状態での浸漬や、塗布、スピンコーティングやスプレー法であってよい。この際、積層体12の支持体と反対側の面が実装面、支持体側の面が対向面となる。その後、シランカップリング剤溶液が付着した積層体12を加熱することにより、積層体12上にシランカップリング剤層26を形成することができる。加熱温度は、60℃以上150℃以下であってよい。加熱時間は60分以上120分以下であってよい。
シランカップリング剤層26を形成した後、Niめっき層32を形成する(ステップS12)。その後、Niめっき層32の表面にSnめっき層33を形成する(ステップS13)。これにより、Cuめっき層31、Niめっき層32及びSnめっき層を含むめっき層30が形成される。その結果、下地電極層28及びめっき層30を含む、第1の外部電極14及び第2の外部電極15が形成される。
以上のようにして、図1に示す積層セラミックコンデンサ10が製造される。
なお、図4に示す積層セラミックコンデンサ10Aを製造する際には、ステップS8を省略すればよい。すなわち、下地電極層28が形成されていない積層チップを焼成して積層体12を作製し、積層体12にCuめっき層31を形成すればよい。これにより、めっき層30を含む、第1の外部電極14A及び第2の外部電極15Aが形成される。
以下、本発明の積層セラミックコンデンサをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
(実施例1)
図2に示す構造の外部電極を備える積層セラミックコンデンサ(EB1/EA1=0、EB2/EA2=0)を対象に、個片化された積層セラミックコンデンサを発泡剥離シートの支持体に固定した後、シランカップリング剤溶液に浸漬するシランカップリング剤処理を行った。シランカップリング剤の種類や濃度、シランカップリング剤溶液への浸漬回数を制御することにより、表1に示すように、実装面及び対向面に種々のシランカップリング剤濃度を有するサンプルを作製した。
(実施例2)
図4に示す構造の外部電極を備える積層セラミックコンデンサ(EB1/EA1=0、EB2/EA2=0)を対象に、個片化された積層セラミックコンデンサを発泡剥離シートの支持体に固定した後、シランカップリング剤溶液に浸漬するシランカップリング剤処理を行った。シランカップリング剤の種類や濃度、シランカップリング剤溶液への浸漬回数を制御することにより、表2に示すように、実装面及び対向面に種々のシランカップリング剤濃度を有するサンプルを作製した。
フッ素系シランカップリング剤の代表例として、CF(CF(CHSi(OCH(表1中、フッ素系1(F5)と示す)及びCF(CFCONH(CHSi(OCH(表1中、フッ素系2(F4)と示す)を用いた。また、炭素系シランカップリング剤の代表例として、(CHO)Si−CH(表1中、炭素系1(C1)と示す)及び(CHO)Si−(CH17−CH(表1中、炭素系2(C18)と示す)を用いた。
[シランカップリング剤濃度の算出]
上述した方法により、実装面におけるシランカップリング剤濃度A、及び、対向面におけるシランカップリング剤濃度Bを算出した。得られたシランカップリング剤濃度A及びBから、シランカップリング剤の濃度比B/Aを算出した。
[めっき付き性及び耐湿信頼性の評価]
各サンプルについて、めっき付き性を評価するとともに、耐湿負荷試験を実施して耐湿信頼性を評価した。いずれの評価項目についても、各サンプルの試料数を100個とした。評価用基板への実装は熱硬化性樹脂からなるフラックス(NCX PRL−507)を使用し、リフロー条件はスズの融点以上である250℃、3min、N雰囲気下で実装を行った。
めっき付き性については、顕微鏡観察により、めっき不着が認められたサンプルをNG(不良)と判定し、めっき不着数を計数した。
耐湿信頼性については、温度125℃、湿度95%の状態で3.2V以下を72時間キープする耐湿負荷試験を実施した。耐湿負荷試験後の絶縁抵抗値が1MΩ未満となった試料をNG(不良)と判定し、不良数を計数した。
めっき不着数が5/100以下かつ耐湿信頼性での不良数が0/100である条件をG(良)、その他をNG(不良)と判定した。
Figure 2021093495
Figure 2021093495
表1及び表2に示すように、シランカップリング剤としてフッ素系シランカップリング剤を用いた場合には、実装面におけるシランカップリング剤濃度A(F/Ba)が0.1以上365以下の範囲においてGとなり、炭素系シランカップリング剤を用いた場合には、実装面におけるシランカップリング剤濃度A(Si/Ba)が0.91以上38.10以下の範囲においてGとなっている。
シランカップリング剤としてフッ素系シランカップリング剤を用いた場合、実装面におけるシランカップリング剤濃度A(F/Ba)が0.1以上293以下の範囲において、めっき不着が検出されることがなく、特に良い結果が得られている。
また、いずれのシランカップリング剤を用いた場合でも、対向面に対して実装面のカップリング剤濃度が高い結果となっており、シランカップリング剤の濃度比B/Aが0.50以下の範囲で良い結果が得られている。
一方、シランカップリング剤処理を施していないサンプルからは、いずれも耐湿信頼性の劣化が確認された。これは、フラックスに含有される有機酸による腐食が原因であると考えられる。
(実施例3)
[ランドとの電気的接続性の評価]
B1/EA1及びEB2/EA2が0、0.5又は1である電極構造を有する積層セラミックコンデンサを使用して、半田実装及びフラックス実装をそれぞれ行い、ランド−コンデンサ間の電気的接続性を比較した。評価対象の試料数をそれぞれ100個とし、容量測定により電気的接続性を確認した。結果を表3に示す。
Figure 2021093495
表3に示すように、EB1/EA1及びEB2/EA2が0.5を超える領域では、フラックス実装において一部接続不良が確認された。断面観察から、原因はツームストーンであると考えられる。一方、EB1/EA1及びEB2/EA2が0.5以下の領域では、ツームストーンの発生は確認されず、接続不良も確認されなかった。
(実施例4)
[耐熱衝撃性の評価]
B1/EA1及びEB2/EA2が0である電極構造を有する積層セラミックコンデンサを使用して、半田実装及びフラックス実装をそれぞれ行い、耐熱衝撃性を比較した。評価対象の試料数をそれぞれ30個とし、各実装方法で四層基板へ実装した試料に対して、−55℃から125℃の温度範囲での熱衝撃試験を100サイクル行った。内部構造の欠陥について、LT面を主面上の外部電極の幅方向1/2の位置まで研磨し、クラックの発生の有無を調べた。半田実装を行った場合、30個中5個の試料からクラックが検出された。一方、フラックス実装を行った場合、クラックが検出された試料は30個中0個であった。以上の結果から、フラックス実装を行うことで、半田実装と比較して耐熱衝撃性が向上することが確認できた。
(実施例5)
[実装厚み低減効果の評価]
B1/EA1及びEB2/EA2が0である電極構造を有する積層セラミックコンデンサを使用して、半田実装及びフラックス実装をそれぞれ行い、フラックス実装による実装厚み低減効果を確認した。対象試料としては、素体強度が特に課題となる寸法Tが50μmである積層セラミックコンデンサを使用して評価を行った。実装厚みの計測は、LT面を主面上の外部電極の幅方向1/2の位置まで研磨を行い、断面を観察した。フラックス実装を行った試料は、半田実装を行った試料と比較して実装厚みが29%低減できた。以上の結果から、寸法Tが50μmである場合においても、フラックス実装を行うことで、半田実装に比べて実装厚みを低減できることが確認できた。実装厚みが低減される分だけ、素体の厚みを増加させることが可能であるため、抗折強度を向上させることが可能となる。同様の評価を、寸法Tが200μmである積層セラミックコンデンサに対して行った場合においても、同様の効果が確認できた。
10、10A 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第3の側面
12f 第4の側面
14、14A 第1の外部電極
15、15A 第2の外部電極
16 誘電体層
16a 外層部
16b 有効層部
18a 第1の内部電極層
18b 第2の内部電極層
22a 第1の引出部
22b 第2の引出部
24a 側部(Lギャップ)
24b 側部(Wギャップ)
26 シランカップリング剤層
28 下地電極層
30 めっき層
31 Cuめっき層
32 Niめっき層
33 Snめっき層
100 基板
110 ランド
120 半田ペースト
130 フラックス

Claims (6)

  1. 積層された複数の誘電体層及び複数の内部電極層を含む積層体と、
    前記積層体の表面に設けられ、前記内部電極層に電気的に接続された外部電極と、を備える積層セラミックコンデンサであって、
    前記積層体の表面のうちの少なくとも実装面には、シランカップリング剤層が設けられており、
    前記シランカップリング剤層は、フッ素系シランカップリング剤からなり、
    前記積層体上のF原子のBa原子に対する濃度比F/Baをシランカップリング剤濃度としたとき、前記実装面におけるシランカップリング剤濃度は、0.1以上365以下であり、かつ、前記実装面の対向面におけるシランカップリング剤濃度よりも高い、積層セラミックコンデンサ。
  2. 前記実装面におけるシランカップリング剤濃度は、0.1以上293以下である、請求項1に記載の積層セラミックコンデンサ。
  3. 積層された複数の誘電体層及び複数の内部電極層を含む積層体と、
    前記積層体の表面に設けられ、前記内部電極層に電気的に接続された外部電極と、を備える積層セラミックコンデンサであって、
    前記積層体の表面のうちの少なくとも実装面には、シランカップリング剤層が設けられており、
    前記シランカップリング剤層は、炭素系シランカップリング剤からなり、
    前記積層体上のSi原子のBa原子に対する濃度比Si/Baをシランカップリング剤濃度としたとき、前記実装面におけるシランカップリング剤濃度は、0.91以上38.10以下であり、かつ、前記実装面の対向面におけるシランカップリング剤濃度よりも高い、積層セラミックコンデンサ。
  4. 前記実装面におけるシランカップリング剤濃度をA、前記対向面におけるシランカップリング剤濃度をBとしたとき、シランカップリング剤の濃度比B/Aは、0.50以下である、請求項1〜3のいずれか1項に記載の積層セラミックコンデンサ。
  5. 前記積層体は、積層方向に相対する第1の主面及び第2の主面と、前記積層方向に直交する長さ方向に相対する第1の側面及び第2の側面と、前記積層方向及び前記長さ方向に直交する幅方向に相対する第3の側面及び第4の側面とを有し、
    前記積層体の第1の主面が実装面、第2の主面が対向面とされ、
    前記外部電極は、前記積層体の第1の側面に設けられた第1の外部電極と、前記積層体の第2の側面に設けられた第2の外部電極とを含み、
    前記積層体の第1の主面へ回り込んだ前記第1の外部電極の端部から前記積層体の第1の側面までの距離をEA1、前記積層体の第2の主面へ回り込んだ前記第1の外部電極の端部から前記積層体の第1の側面までの距離をEB1としたとき、主面へ回り込んだ第1の外部電極の長さ比EB1/EA1は、0以上0.5以下であり、
    前記積層体の第1の主面へ回り込んだ前記第2の外部電極の端部から前記積層体の第2の側面までの距離をEA2、前記積層体の第2の主面へ回り込んだ前記第2の外部電極の端部から前記積層体の第2の側面までの距離をEB2としたとき、主面へ回り込んだ第2の外部電極の長さ比EB2/EA2は、0以上0.5以下である、請求項1〜4のいずれか1項に記載の積層セラミックコンデンサ。
  6. 前記積層セラミックコンデンサの積層方向の寸法Tは、50μm以上200μm以下である、請求項1〜5のいずれか1項に記載の積層セラミックコンデンサ。
JP2019224655A 2019-12-12 2019-12-12 積層セラミックコンデンサ Active JP7115461B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019224655A JP7115461B2 (ja) 2019-12-12 2019-12-12 積層セラミックコンデンサ
CN202011413259.0A CN112992544B (zh) 2019-12-12 2020-12-03 层叠陶瓷电容器
US17/119,263 US11728096B2 (en) 2019-12-12 2020-12-11 Multilayer ceramic capacitor
US18/212,809 US20230352242A1 (en) 2019-12-12 2023-06-22 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019224655A JP7115461B2 (ja) 2019-12-12 2019-12-12 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2021093495A true JP2021093495A (ja) 2021-06-17
JP7115461B2 JP7115461B2 (ja) 2022-08-09

Family

ID=76312747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019224655A Active JP7115461B2 (ja) 2019-12-12 2019-12-12 積層セラミックコンデンサ

Country Status (3)

Country Link
US (2) US11728096B2 (ja)
JP (1) JP7115461B2 (ja)
CN (1) CN112992544B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024090008A1 (ja) * 2022-10-28 2024-05-02 株式会社村田製作所 積層セラミックコンデンサ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7003889B2 (ja) * 2018-10-10 2022-01-21 株式会社村田製作所 積層セラミック電子部品およびその実装構造
KR102293305B1 (ko) * 2019-09-18 2021-08-25 삼성전기주식회사 적층형 전자 부품
JP2022125514A (ja) * 2021-02-17 2022-08-29 太陽誘電株式会社 セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2022142214A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142213A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033237A (ja) * 2000-07-14 2002-01-31 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
JP2016063079A (ja) * 2014-09-18 2016-04-25 株式会社村田製作所 抵抗素子およびその製造方法
JP2017135239A (ja) * 2016-01-27 2017-08-03 株式会社村田製作所 電子部品の製造方法
JP2018014447A (ja) * 2016-07-22 2018-01-25 株式会社村田製作所 積層セラミック電子部品
JP2018121010A (ja) * 2017-01-27 2018-08-02 太陽誘電株式会社 積層セラミック電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999026260A1 (en) 1997-11-18 1999-05-27 Matsushita Electric Industrial Co., Ltd. Laminate and capacitor
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5459487B2 (ja) * 2010-02-05 2014-04-02 株式会社村田製作所 積層型電子部品およびその製造方法
JP5768471B2 (ja) * 2010-05-19 2015-08-26 株式会社村田製作所 セラミック電子部品の製造方法
JP5397341B2 (ja) * 2010-07-23 2014-01-22 株式会社村田製作所 バリスタ機能付き積層型半導体セラミックコンデンサ
JP5811114B2 (ja) * 2013-02-28 2015-11-11 株式会社村田製作所 電子部品
US9390858B2 (en) * 2014-04-03 2016-07-12 Murata Manufacturing Co., Ltd. Electronic component, method of manufacturing the same, and mount structure of electronic component
KR102097333B1 (ko) * 2014-08-05 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터
JP6852326B2 (ja) * 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品
JP7051283B2 (ja) * 2016-10-17 2022-04-11 太陽誘電株式会社 積層セラミックコンデンサ
CN109721894A (zh) * 2018-12-27 2019-05-07 中国科学院福建物质结构研究所 应用于电容器的陶瓷复合介电膜及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033237A (ja) * 2000-07-14 2002-01-31 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
JP2016063079A (ja) * 2014-09-18 2016-04-25 株式会社村田製作所 抵抗素子およびその製造方法
JP2017135239A (ja) * 2016-01-27 2017-08-03 株式会社村田製作所 電子部品の製造方法
JP2018014447A (ja) * 2016-07-22 2018-01-25 株式会社村田製作所 積層セラミック電子部品
JP2018121010A (ja) * 2017-01-27 2018-08-02 太陽誘電株式会社 積層セラミック電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024090008A1 (ja) * 2022-10-28 2024-05-02 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
CN112992544A (zh) 2021-06-18
CN112992544B (zh) 2022-11-01
US20230352242A1 (en) 2023-11-02
US11728096B2 (en) 2023-08-15
US20210183581A1 (en) 2021-06-17
JP7115461B2 (ja) 2022-08-09

Similar Documents

Publication Publication Date Title
JP2021093495A (ja) 積層セラミックコンデンサ
JP6806035B2 (ja) 積層セラミックコンデンサ
US10840021B2 (en) Multilayer ceramic electronic component
US10615327B2 (en) Monolithic ceramic electronic component
US9911537B2 (en) Ceramic electronic component
US10276307B2 (en) Multilayer ceramic electronic component
US10586653B2 (en) Multilayer ceramic electronic component including organic layers
US20180174753A1 (en) Multilayer ceramic capacitor
US10395838B2 (en) Multilayer ceramic electronic component including an organic layer
US11062848B2 (en) Multilayer ceramic electronic component
US10541085B2 (en) Multilayer ceramic electronic component including an organic layer
JP2020088190A (ja) 積層セラミック電子部品
JP2021052129A (ja) 積層セラミック電子部品
JP2021093494A (ja) 積層セラミックコンデンサ
JP2023122670A (ja) 積層セラミックコンデンサ
JP2022093198A (ja) 積層セラミック電子部品および樹脂電極用導電性ペースト

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220711

R150 Certificate of patent or registration of utility model

Ref document number: 7115461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150