JP2021082580A - 導電基板の製造方法、および、表示パネル用基板の製造方法 - Google Patents
導電基板の製造方法、および、表示パネル用基板の製造方法 Download PDFInfo
- Publication number
- JP2021082580A JP2021082580A JP2020156982A JP2020156982A JP2021082580A JP 2021082580 A JP2021082580 A JP 2021082580A JP 2020156982 A JP2020156982 A JP 2020156982A JP 2020156982 A JP2020156982 A JP 2020156982A JP 2021082580 A JP2021082580 A JP 2021082580A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transparent electrode
- cleaning
- electrode film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Materials For Photolithography (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
【課題】透明導電膜の形成の際のパターニング不良を回避することを目的とする。【解決手段】アレイ基板(導電基板)10の製造方法は、ガラス基板(下地層)11上に、表面に水酸基を吸着する性質を有する透明電極膜(透明導電膜)12を成膜する成膜工程と、透明電極膜12の表面を水酸基の供給源となる水酸基供給液で洗浄して透明電極膜12の表面に水酸基を吸着させる第1洗浄工程と、透明電極膜12の表面を洗浄して異物を除去する第2洗浄工程と、第1洗浄工程および第2洗浄工程後の透明電極膜12の表面にフォトレジスト膜13を成膜してパターニングするフォトレジスト膜形成工程と、フォトレジスト膜13をマスクとしてエッチングを行うことで透明電極膜12をパターニングするエッチング工程と、エッチング工程後のフォトレジスト膜13を除去する剥離工程と、を含む。【選択図】図1C
Description
本発明は、導電基板の製造方法、および、表示パネル用基板の製造方法に関する。
例えば、液晶表示パネル用の基板上に、フォトリソグラフィ法を利用して、所定のパターンを有する透明導電膜を形成する方法が知られている。その形成工程は、以下のようである。まず、基板上に透明導電膜を成膜する。次に、透明導電膜上にフォトレジスト膜を成膜し、フォトマスクを介してこのフォトレジスト膜を露光・現像することによりレジストパターンを形成する。次いで、このレジストパターンをマスクとして透明導電膜をエッチングする。最後に、レジストパターンを除去すると、所望のパターン形状にパターニングされた透明電極が得られる(特許文献1参照)。
上記のようなフォトリソグラフィ法では、現像によってフォトレジスト膜の不要部分を除去する工程において、不要なレジスト残渣(スカム)が残存する場合がある。このような場合には、その後のエッチング工程においてパターニング不良が生じることとなる。
本発明は上記のような事情に基づいて完成されたものであって、透明導電膜の形成の際のパターニング不良を回避することを目的とする。
(1)本発明の一実施形態は、下地層上に、表面に水酸基を吸着する性質を有する透明導電膜を成膜する成膜工程と、前記透明導電膜の表面を水酸基の供給源となる水酸基供給液で洗浄して前記透明導電膜の表面に前記水酸基を吸着させる第1洗浄工程と、前記透明導電膜の表面を洗浄して異物を除去する第2洗浄工程と、前記第1洗浄工程および前記第2洗浄工程後の前記透明導電膜の表面にフォトレジスト膜を成膜してパターニングするフォトレジスト膜形成工程と、前記フォトレジスト膜をマスクとしてエッチングを行うことで前記透明導電膜をパターニングするエッチング工程と、前記エッチング工程後の前記フォトレジスト膜を除去する剥離工程と、を含む、導電基板の製造方法である。
(2)また、本発明のある実施形態は、上記(1)の構成に加え、前記水酸基供給液が過酸化水素を含む、導電基板の製造方法である。
(3)また、本発明のある実施形態は、上記(1)または上記(2)の構成に加え、前記透明導電膜が酸化インジウムスズまたはインジウム酸化亜鉛を含む材料により形成されている、導電基板の製造方法である。
(4)また、本発明のある実施形態は、上記(1)から上記(3)のいずれか1つの構成を含む、表示パネル用基板の製造方法である。
本発明によれば、透明導電膜の形成の際のパターニング不良を回避できる。
本発明の実施形態を、図1Aから図2Cを参照しつつ説明する。本実施形態では、液晶表示装置に備えられる液晶パネル用のアレイ基板10(導電基板、表示パネル用基板の一例)について例示する。アレイ基板10は、ほぼ透明で優れた透光性を有するガラス基板11(下地層の一例)の一面に、TFT(Thin Film Transistor:薄膜トランジスタ)、画素電極及び共通電極を含む各種構造物が設けられた部材である。ガラス基板11の一面には、複数の透明電極膜12(透明導電膜の一例)、複数の金属膜、ゲート絶縁膜、半導体膜、層間絶縁膜等の薄膜が積層形成されている。TFTは、複数の金属膜に備えられるゲート電極、ソース電極、ドレイン電極、半導体膜に備えられるチャネル部などによって構成されている。画素電極および共通電極は、それぞれ透明電極膜12によって構成されている。なお、各図では、透明電極膜12以外の薄膜を省略して示している。
透明電極膜12は、透光性を有する導電膜であって、例えばITO(Indium Tin Oxide:酸化インジウムスズ)やIZO(Indium Zinc Oxide:インジウム酸化亜鉛)などの透光性を有する金属酸化物によって形成される。複数の金属膜は、それぞれ銅、チタン、アルミニウム、モリブデン、タングステンなどの中から選択される1種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金によって形成される。ゲート絶縁膜および層間絶縁膜は、例えば窒化ケイ素や酸化ケイ素などの無機材料やアクリル樹脂などの有機材料によって形成される。半導体膜は、例えばアモルファスシリコン、低温多結晶シリコン等で形成されたシリコン薄膜や、酸化物半導体の一種であるインジウム、ガリウム及び亜鉛を含む酸化物薄膜等によって形成される。
次に、上記のように構成されたアレイ基板10の製造方法を説明する。アレイ基板10の製造方法は、成膜工程と、レジスト形成工程と、エッチング工程と、剥離工程とを含んでおり、これらの工程が繰り返し行われることで、ガラス基板11上に複数の薄膜パターンが順次積層される。以下には、透明電極膜12を形成する手順について説明する。
ガラス基板11の一面には、あらかじめ、透明電極膜12よりも下層に配される金属膜やゲート絶縁膜、半導体膜等の、必要な薄膜パターンが形成されている。
このガラス基板11の一面に、図1Aに示すように、まず、全面にわたって透明電極膜12を成膜する(成膜工程)。本実施形態では、液晶パネル用の透明電極膜12を成膜するため、材料として、ITOやIZO等の透光性を有する金属酸化物が用いられる。成膜方法としては、プラズマCVD法、スパッタリング法、真空蒸着法等が挙げられる。成膜された透明電極膜12は、表面に水酸基を吸着する性質を有している。
次に、図1Bに示すように、成膜された透明電極膜12の表面に、水酸基の供給源となる水酸基供給液を供給して、透明電極膜12の表面を洗浄する(第1洗浄工程)。水酸基供給液は、例えば、過酸化水素を含む液である。水酸基供給液の供給は、例えばノズルNから水酸基供給液を吐出することにより行われる。水酸基供給液は、透明電極膜12の形成に悪影響を及ぼさない範囲で、過酸化水素以外の他の成分を含んでいても構わない。
次に、図1Cに示すように、第1洗浄工程後の透明電極膜12をブラシ洗浄する。具体的には、透明電極膜12の表面に対して洗浄液を供給しつつ、ブラシBを回転させて透明電極膜12の表面に摺接させ、表面に付着した異物を除去する(第2洗浄工程)。
次に、透明電極膜12の上に、フォトリソグラフィ法によりフォトレジスト膜13を形成する。まず、スピンコーティング法などによって、感光性材料からなるフォトレジストを塗布することで、図1Dに示すように、透明電極膜12上にフォトレジスト膜13を成膜する。次に、フォトマスクを用いて露光した後に現像することにより、図1Eに示すように、所定のパターン形状にパターニングされたフォトレジスト膜13を形成する(レジスト形成工程)。フォトレジストとしては、例えば東京応化工業製のTFRシリーズ(登録商標)等が用いられる。
次に、透明電極膜12を除去対象とする条件下でドライエッチング又はウェットエッチングを行って、図1Fに示すように、フォトレジスト膜13で覆われていない部分の透明電極膜12を選択的に除去し、所定のパターン形状にパターニングされた透明電極膜12を得る(エッチング工程)。
最後に、アッシングまたは薬液を使った剥離方法により、図1Gに示すように、フォトレジスト膜13を除去する。このようにして、透明電極膜12の形成が完了する。
ここで、透明電極膜12の表面には、水酸基が化学的に吸着されているが、第2洗浄工程において、ブラシBによる物理的な干渉により、一部の水酸基が除去されてしまう。
この状態で、次のレジスト形成工程を行うと、図2Aおよび図2Bに示すように、透明電極膜12の表面において、水酸基が除去された箇所で、スカム13Sと呼ばれる不要なレジスト残渣が残存しやすくなる。この原因は、フォトリソグラフィに用いられるフォトレジストは加水分解によって現像液に可溶となるが、水酸基が欠乏している箇所ではフォトレジストの加水分解が促進されず、現像液への可溶性が低下するためであると考えられる。
スカム13Sが発生すると、次のエッチング工程において、図2Cに示すように、透明電極膜12のスカム13Sに覆われた箇所が除去されず、パターニング不良が生じてしまう。
そこで、本実施形態では、成膜工程の後、第2洗浄工程の前に、透明電極膜12の表面を、水酸基の供給源となる水酸基供給液で洗浄する第1洗浄工程を実行する。この工程により、透明電極膜12の表面において、水酸基が豊富に吸着され、透明電極膜12の表面全体に水酸基が豊富に保有されることとなるから、次の第2洗浄工程において、水酸基が多少除去されてしまったとしても、透明電極膜12の表面には、十分な量の水酸基が残留する。これにより、次のエッチング工程におけるスカム13Sの残存が抑制され、透明電極膜12のパターニング不良が回避される。
以上のように本実施形態によれば、アレイ基板10の製造方法は、ガラス基板11上に、表面に水酸基を吸着する透明電極膜12を成膜する成膜工程と、透明電極膜12の表面を水酸基の供給源となる水酸基供給液で洗浄して透明電極膜12の表面に水酸基を吸着させる第1洗浄工程と、透明電極膜12の表面を洗浄して異物を除去する第2洗浄工程と、第1洗浄工程および第2洗浄工程後の透明電極膜12の表面にフォトレジスト膜13を成膜してパターニングするフォトレジスト膜形成工程と、フォトレジスト膜13をマスクとしてエッチングを行うことで透明電極膜12をパターニングするエッチング工程と、エッチング工程後のフォトレジスト膜13を除去する剥離工程と、を含む。
上記の構成によれば、第1洗浄工程により、透明電極膜12の表面において、水酸基が豊富に吸着され、透明電極膜12の表面全体に水酸基が豊富に保有されることとなるから、第2洗浄工程において、水酸基が多少除去されてしまったとしても、透明電極膜12の表面には、十分な量の水酸基が残留する。これにより、次のエッチング工程におけるスカム13Sの残存が抑制され、透明電極膜12のパターニング不良が回避される。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記実施形態では、第2洗浄工程について、ブラシBを用いる洗浄方法を例示したが、第2洗浄工程における洗浄方法は、ブラシ洗浄以外の方法であっても構わない。特に、透明導電膜の表面に洗浄のための部材が物理的に干渉するような方法で洗浄が行われる場合に、水酸基が除去されやすいため、第1洗浄工程を行うことが効果的である。
(2)上記実施形態では、導電基板が液晶パネル用のアレイ基板10であったが、導電基板は、例えば、液晶パネル用の対向基板であってもよく、有機ELパネル用の基板であっても構わない。
(3)上記実施形態では、第1洗浄工程の後に第2洗浄工程を行ったが、第2洗浄工程の後に第1洗浄工程を行っても構わない。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記実施形態では、第2洗浄工程について、ブラシBを用いる洗浄方法を例示したが、第2洗浄工程における洗浄方法は、ブラシ洗浄以外の方法であっても構わない。特に、透明導電膜の表面に洗浄のための部材が物理的に干渉するような方法で洗浄が行われる場合に、水酸基が除去されやすいため、第1洗浄工程を行うことが効果的である。
(2)上記実施形態では、導電基板が液晶パネル用のアレイ基板10であったが、導電基板は、例えば、液晶パネル用の対向基板であってもよく、有機ELパネル用の基板であっても構わない。
(3)上記実施形態では、第1洗浄工程の後に第2洗浄工程を行ったが、第2洗浄工程の後に第1洗浄工程を行っても構わない。
10…アレイ基板(導電基板、表示パネル用基板)、11…ガラス基板(下地層)、12…透明電極膜(透明導電膜)、13…フォトレジスト膜
Claims (4)
- 下地層上に、表面に水酸基を吸着する性質を有する透明導電膜を成膜する成膜工程と、
前記透明導電膜の表面を水酸基の供給源となる水酸基供給液で洗浄して前記透明導電膜の表面に前記水酸基を吸着させる第1洗浄工程と、
前記透明導電膜の表面を洗浄して異物を除去する第2洗浄工程と、
前記第1洗浄工程および前記第2洗浄工程後の前記透明導電膜の表面にフォトレジスト膜を成膜してパターニングするフォトレジスト膜形成工程と、
前記フォトレジスト膜をマスクとしてエッチングを行うことで前記透明導電膜をパターニングするエッチング工程と、
前記エッチング工程後の前記フォトレジスト膜を除去する剥離工程と、を含む、導電基板の製造方法。 - 前記水酸基供給液が過酸化水素を含む、請求項1に記載の導電基板の製造方法。
- 前記透明導電膜が酸化インジウムスズまたはインジウム酸化亜鉛を含む材料により形成されている、請求項1または請求項2に記載の導電基板の製造方法。
- 請求項1から請求項3のいずれか1項に記載の工程を含む、表示パネル用基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962937469P | 2019-11-19 | 2019-11-19 | |
US62/937,469 | 2019-11-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021082580A true JP2021082580A (ja) | 2021-05-27 |
Family
ID=75966331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020156982A Pending JP2021082580A (ja) | 2019-11-19 | 2020-09-18 | 導電基板の製造方法、および、表示パネル用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021082580A (ja) |
-
2020
- 2020-09-18 JP JP2020156982A patent/JP2021082580A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588740B2 (ja) | Tft−lcdアレイ基板およびその製造方法 | |
JP4740203B2 (ja) | 薄膜トランジスタlcd画素ユニットおよびその製造方法 | |
JP5129228B2 (ja) | アレイ基板及びこれの製造方法 | |
WO2013104228A1 (zh) | Tft阵列基板的制造方法 | |
JP2007318144A (ja) | Tft−lcdアレイ基板構造及びその製造方法 | |
WO2013155840A1 (zh) | 阵列基板及其制造方法和显示装置 | |
WO2018090482A1 (zh) | 阵列基板及其制备方法、显示装置 | |
US20150357356A1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
WO2014015628A1 (zh) | 阵列基板及其制作方法、显示装置 | |
US7772050B2 (en) | Method of manufacturing flat panel display | |
WO2016008197A1 (zh) | 阵列基板及其制造方法 | |
JP2007027768A (ja) | 薄膜トランジスタ基板の製造方法 | |
KR100875801B1 (ko) | 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 | |
US7648865B1 (en) | Method for manufacturing pixel structure | |
TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
US7816159B2 (en) | Method for fabricating pixel structure | |
WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
JP2021082580A (ja) | 導電基板の製造方法、および、表示パネル用基板の製造方法 | |
CN115547927A (zh) | 阵列基板的制备方法、阵列基板及显示面板 | |
KR101127574B1 (ko) | 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법 | |
KR100864209B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
JP2006202961A (ja) | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 | |
WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
TWI466298B (zh) | 畫素結構的製作方法 |