JP2021072420A - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP2021072420A
JP2021072420A JP2019200116A JP2019200116A JP2021072420A JP 2021072420 A JP2021072420 A JP 2021072420A JP 2019200116 A JP2019200116 A JP 2019200116A JP 2019200116 A JP2019200116 A JP 2019200116A JP 2021072420 A JP2021072420 A JP 2021072420A
Authority
JP
Japan
Prior art keywords
resistor
chip
manufacturing
dividing groove
partition line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019200116A
Other languages
English (en)
Inventor
和久 牛山
Kazuhisa Ushiyama
和久 牛山
夏希 井口
Natsuki Iguchi
夏希 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2019200116A priority Critical patent/JP2021072420A/ja
Publication of JP2021072420A publication Critical patent/JP2021072420A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】電極と端面電極の導通信頼性を確保した上で、高信頼性と高精度化に両方対応することができるチップ抵抗器の製造方法を提供する。【解決手段】マトリックス状に延びる1次分割溝11と2次分割溝12が形成された大判基板10を準備し、この大判基板10の表面に、2次分割溝12を介して隣り合うチップ領域間で独立し、かつ1次分割溝11を介して隣り合うチップ領域間に跨る表電極3を形成すると共に、チップ領域内で対向する表電極3に接続する抵抗体4を形成し、その後、2次分割溝12を介して隣り合う表電極3間に位置するように絶縁性ガラス13を形成してから、レーザトリミングにより抵抗体4の抵抗値調整を行い、しかる後、保護コート層8の形成工程と大判基板10の分割工程を順次行うようにした。【選択図】図3

Description

本発明は、大判基板をマトリックス状に延びる1次分割溝と2次分割溝に沿って分割して得られるチップ抵抗器の製造方法に関する。
一般的にチップ抵抗器は、平面視矩形状の絶縁基板と、絶縁基板上に所定間隔を存して設けられた一対の電極と、対をなす電極どうしを橋絡する抵抗体と、抵抗体を被覆する絶縁性の保護コート等によって主に構成されており、抵抗体には抵抗値調整用のトリミング溝が形成されている。
通常、このようなチップ抵抗器を製造する場合、シート状の大判基板の片面または両面に予めマトリックス状(格子状)に延びる1次分割溝と2次分割溝を形成しておき、この大判基板の片面に電極や抵抗体や保護コート等を一括して形成した後、大判基板を1次分割溝に沿って短冊状基板に1次分割し、この短冊状基板に端面電極を形成してから2次分割溝に沿って2次分割することにより、個片化された多数のチップ抵抗器を完成するようにしている。
かかるチップ抵抗器の製造過程で、大判基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の膜厚のばらつきや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の抵抗値にばらつきを生じることは避け難いため、大判基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値に設定するという抵抗値調整作業が行われる。
この抵抗値調整作業では、抵抗体に接続する一対の電極に測定用のプローブを接触させて抵抗値を測定しながら、抵抗体にレーザー光を照射してトリミング溝を形成することにより、抵抗値を切り上げて目標の抵抗値にするのが一般的である。その際、対をなす電極は2次分割溝を介して隣り合う電極と離間しているが、1次分割溝に跨るように電極材料を印刷する際に、1次分割溝に沿って電極材料が流れてしまうことがあり、最悪の場合、2次分割溝を介して隣り合う電極どうしが導通してしまう事態が発生し、抵抗値調整作業ができなくなってしまう。
そこで従来より、特許文献1に記載されているように、大判基板に形成される電極を中央に凹状部を有するH型形状とし、この凹状部を1次分割溝上に位置させることにより、2次分割溝を介して隣り合う電極どうしの間隔を広くするようにした技術が提案されている。かかる従来技術によれば、2次分割溝を介して隣り合う電極どうしの間隔が、凹状部によって1次分割溝上で部分的に広がるため、電極材料が1次分割溝に沿って多少流れたとしても、2次分割溝を介して隣り合う電極の離間距離が所望の間隔より狭くなってしまうことを抑制できる。
特開昭59−75607号公報
特許文献1に記載された従来技術では、1次分割溝に沿って電極材料が流れたとしても、2次分割溝を介して隣り合う電極の離間距離が所望の間隔より狭くなってしまうことを抑制できるが、電極に凹状部を形成することで電極自体の面積が小さくなってしまうため、抵抗値調整時にプローブを電極に接触させることが困難になるという問題があった。また、大判基板を1次分割溝に沿って短冊状基板に分割する際に、凹状部によって狭くなった部分の電極が短冊状基板の分割面に露出するため、その後の工程で短冊状基板の分割面に形成される端面電極の電極に対する導通の信頼性が低下するという問題もあった。
さらに、近年では、電気特性の高信頼性や抵抗値の高精度化の要求が高くなってきており、電気特性の高信頼性においては、抵抗体面積を広く確保して抵抗体と接続される電極部分(特許文献1では1次分割溝上以外の凸状部)をできるだけ広くしたいため、2次分割溝を介して隣り合う電極の間隔は狭くする必要がある。一方、抵抗値の高精度化においては、例えば高抵抗のチップ抵抗器における抵抗値調整作業等では、レーザトリミング時の測定電流が隣接する電極にリークするのを防止するために、2次分割溝を介して隣り合う電極の間隔は全体に亘って広くする必要がある。このように、電気特性の高信頼性と抵抗値の高精度化という観点から見ると、2次分割溝を介して隣り合う電極どうしに必要とされる間隔は逆の関係になるが、特許文献1に記載された従来技術では、2次分割溝を介して隣り合う電極の間隔を1次分割溝上の凹状部では広くすることができるものの、2次分割溝の全体に亘って広くすることができないため、高信頼性と高精度化に両方対応することは難しい。
本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、電極と端面電極の導通信頼性を確保した上で、高信頼性と高精度化に両方対応することができるチップ抵抗器の製造方法を提供することにある。
上記目的を達成するために、本発明によるチップ抵抗器の製造方法は、1つの部品に相当する長方形のチップ領域がマトリックス状に延びる1次区画ラインと2次区画ラインによって画成されると共に、少なくとも前記1次区画ラインに沿って延びる1次分割溝が予め設けられている大判基板を準備する基板準備工程と、前記大判基板の主面に、前記2次区画ラインを介して隣り合う前記チップ領域間で独立し、かつ前記1次分割溝を介して隣り合う前記チップ領域間に跨る電極を形成することにより、前記チップ領域の長手方向両端部に所定間隔を存して対抗する一対の電極を形成する電極形成工程と、前記チップ領域内で対向する前記電極間に抵抗体を形成する抵抗体形成工程と、前記2次区画ラインを介して隣り合う前記チップ領域間で独立する前記電極間に絶縁性ガラスを形成するガラス形成工程と、前記ガラス形成工程の後に前記抵抗体にトリミング溝を形成して抵抗値を調整する抵抗値調整工程と、前記抵抗値調整工程の後に前記抵抗体を覆う保護コート層を形成する保護コート層形成工程と、前記保護コート層形成工程の後に前記大判基板を前記1次分割溝に沿って分割して短冊状基板を得る1次分割工程と、前記短冊状基板の分割面に前記電極に接続する端面電極を形成する端面電極形成工程と、前記端面電極形成工程の後に前記短冊状基板を前記2次区画ラインに沿って分割して多数のチップ単体を得る2次分割工程と、を含むことを特徴としている。
このように工程によって製造されたチップ抵抗器では、抵抗値調整前の大判基板に絶縁性ガラスが2次区画ラインを介して隣り合うチップ領域間で独立する電極間に形成されており、この絶縁性ガラスによって2次区画ラインを介して隣り合う電極間の絶縁性が高められているため、その後に行われるレーザトリミングによる抵抗値調整時に、測定電流が隣接する電極へリークすることを抑制でき、精度良く抵抗値を測定・調整することができる。また、2次区画ラインを介して隣り合う電極間を狭くすることができるため、抵抗体の有効面積を広く形成して電気特性を向上させることができ、さらに、抵抗値調整時に測定用のプローブを電極に容易に接触させることができると共に、電極と端面電極の導通信頼性を確保することができる。
上記したチップ抵抗器の製造方法において、絶縁性ガラスは、少なくとも2次区画ラインを介して隣り合う電極間に形成されていれば良いが、2次区画ラインに重なる位置に帯状に形成されていると、2次区画ラインを介して隣り合う電極間の絶縁性がより効果的に高められ、さらに側面からの水分が抵抗体側に入り込みにくくなるため、マイグレーションの発生を抑制することができる。
また、上記したチップ抵抗器の製造方法において、絶縁性ガラスが2次区画ラインを介して離間する2位置にそれぞれ帯状に形成されていると、2次区画ライン上に絶縁性ガラスが存在しない状態で良好に2次分割を行うことができる。
この場合において、絶縁性ガラスは、2次区画ラインを介して離間する2位置に別々に形成しても良いが、2次区画ラインに重なる位置に幅広な帯状ガラスを形成した後、この帯状ガラスをレーザー光の照射等により2次区画ラインに沿って2分割すると、2次区画ラインを跨いで平行に延びる2本の絶縁性ガラスを容易に形成することができる。
また、上記したチップ抵抗器の製造方法において、共通のガラス形成工程で抵抗体を覆うプリコート層と絶縁性ガラスとを同時に形成した後、抵抗値調整工程でプリコート層の上からトリミング溝を形成すると、トリミング時に抵抗体へのダメージを軽減することができる。
また、上記したチップ抵抗器の製造方法において、予め大判基板に1次分割溝と2次分割溝の両方を設けておいても良いが、1次分割溝だけが設けられた大判基板を用い、1次分割工程前の大判基板に2次区画ラインに沿って延びる2次分割溝を形成した後、1次分割工程で大判基板を1次分割溝に沿って短冊状基板に1次分割し、しかる後、2次分割工程で短冊状基板を2次分割溝に沿って2次分割することも可能である。
本発明によるチップ抵抗器の製造方法によれば、電極と端面電極の導通信頼性を確保した上で、高信頼性と高精度化に両方対応することができる。
本発明の実施形態に係るチップ抵抗器の平面図である。 図1のII−II線に沿う断面図である。 当該チップ抵抗器の製造方法を示すフローチャートである。 当該チップ抵抗器の製造方法を示す平面図である。 当該チップ抵抗器の製造方法を示す平面図である。 当該チップ抵抗器の製造方法における絶縁性ガラスの変形例を示す説明図である。 当該チップ抵抗器の製造方法における絶縁性ガラスの他の変形例を示す説明図である。 当該チップ抵抗器の他の製造方法を示す平面図である。
以下、発明の実施の形態について図面を参照しながら説明すると、図1は本発明の実施形態に係るチップ抵抗器の平面図、図2は図1のII−II線に沿う断面図である。
図1と図2に示すように、本実施形態に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面の長手方向両端部に設けられた一対の表電極3と、これら両表電極3の間を橋絡する抵抗体4と、抵抗体4上に形成されたプリコート層5と、絶縁基板2の裏面の長手方向両端部に設けられた一対の裏電極6と、絶縁基板2の長手方向両端面に設けられた一対の端面電極7と、プリコート層5を覆うように形成された保護コート層8とを備えて構成されており、絶縁基板2の表面における四隅には絶縁性ガラス13が形成されている。
絶縁基板2は、後述する大判基板を縦横にマトリックス状(格子状)に延びる1次分割溝と2次分割溝に沿って分割して多数個取りされたものであり、大判基板の主成分はアルミナを主成分とするセラミックス基板である。
一対の表電極3は銀を主成分とする銀系ペーストをスクリーン印刷して乾燥・焼成したものであり、これら表電極3は所定間隔を存して対向するように絶縁基板2の長手方向両端部に矩形状に形成されている。一対の裏電極6も銀を主成分とする銀系ペーストをスクリーン印刷して乾燥・焼成したものであり、これら裏電極6は絶縁基板2の表面側の表電極3と対応する位置に形成されている。
抵抗体4は酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成したものであり、この抵抗体4は両端部が表電極3に重なるように矩形状に形成されている。抵抗体4にはトリミング溝9が形成されており、このトリミング溝9によって抵抗体4の抵抗値が所定値になるように調整されている。トリミング溝9はレーザー光の照射によって抵抗体4にできる切込み(スリット)であり、本実施形態では、Lカット形状のトリミング溝9を形成して抵抗体4の抵抗値を調整している。ただし、トリミング溝9の本数は1つに限定されず、複数本のトリミング溝9を用いて抵抗値調整するようにしても良く、また、トリミング溝9の形状もLカットに限定されず、Iカット形状のトリミング溝を形成したり、LカットとIカットを組み合わせたトリミング溝を形成したりするようにしても良い。
プリコート層5はガラスペーストをスクリーン印刷して乾燥・焼成したものであり、トリミング溝9はプリコート層5の上からレーザー光を照射して形成されるが、その際に、抵抗体4はガラス材料からなるプリコート層5によってレーザー光の熱から保護される。
端面電極7は絶縁基板2の端面にNi/Crをスパッタリングすることにより形成され、この端面電極7によって対応する表電極3と裏電極6とが橋絡されている。なお、図示は省略するが、この端面電極7と裏電極6およびチップ抵抗器1の表面に露出する表電極3の表面はメッキ層で被覆されている。
保護コート層8はエポキシやポリイミド等の樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この保護コート層8によってトリミング溝9を有する抵抗体4は湿度や腐食ガス等の外部環境から保護される。
絶縁性ガラス13はガラスペーストをスクリーン印刷して乾燥・焼成したものであり、この絶縁性ガラス13は絶縁基板2の表面の四隅に島状に形成されている。後述するように、これら絶縁性ガラス13とプリコート層5は、共通のガラス形成工程で同時に形成されるようになっている。
次に、このチップ抵抗器1の製造工程について、図3に示すフローチャートおよび図4,5に示す平面図を用いて説明する。なお、図4(a)〜(h)はこの製造工程で用いられる大判基板の1次分割前までの工程を示し、図5(a)〜(c)は大判基板の1次分割後の工程を示している。
まず、図3のステップS1において、図4(a)に示すように、絶縁基板2が多数個取りされる大判基板10を準備する(基板準備工程)。この大判基板10には、図の上下方向に延びる1次区画ラインに沿って形成された断面V状の1次分割溝11と、図の左右方向に延びる2次区画ラインに沿って形成された断面V状の2次分割溝12とがマトリックス状に配設されており、両分割溝11,12によって区切られたマス目の1つ1つが1個分のチップ抵抗器1に相当する長方形のチップ領域となる。両分割溝11,12は、焼成前のグリーンシートに金型のスリット刃を押し当て形成したり、焼成後のセラミックス基板にレーザー光を照射して形成したものであり、本実施形態では、大判基板10に1次分割溝11と2次分割溝12の両方が予め設けられている。ここで、図4には複数個分のチップ領域に相当する大判基板10が代表して示されているが、実際は多数個分のチップ領域に相当する大判基板10に対して以下に説明する各工程が一括して行われる。
次に、図3のステップS2において、この大判基板10の表面にAg系ペーストをスクリーン印刷して乾燥・焼成することにより、図4(b)に示すように、2次分割溝12を介して隣り合うチップ領域間で独立し、かつ1次分割溝11を介して隣り合うチップ領域間に跨る矩形状の表電極3を形成する。また、これと同時あるいは前後して、大判基板10の裏面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、一対の表電極3に対応する裏電極(不図示)を形成する(電極形成工程)。
次に、図3のステップS3において、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図4(c)に示すように、チップ領域内で対向する表電極3に両端部を重ね合わせた抵抗体4を形成する(抵抗体形成工程)。
次に、図3のステップS4において、抵抗体4の上にガラスペーストをスクリーン印刷した後、このガラスペーストを乾燥・焼成することにより、図4(d)に示すように、抵抗体4の全体を覆うプリコート層5を形成する。それと同時に、図3のステップS5において、2次分割溝12の上からガラスペーストをスクリーン印刷した後、このガラスペーストを乾燥・焼成することにより、2次分割溝12を介して隣り合うチップ領域間で独立する表電極3の間に島状の絶縁性ガラス13を形成する。すなわち、共通のスクリーン印刷工程によりプリコート層5と絶縁性ガラス13を一括して同時に形成する(ガラス形成工程)。なお、絶縁性ガラス13は、プリコート層5から露出する表電極3の2次分割溝12を介して隣り合う表電極間全体に亘って形成されている。
次に、図3のステップS6において、一対の表電極3に測定用のプローブ(不図示)を接触させて抵抗値を測定しながらプリコート層5の上からレーザー光を照射することにより、図4(e)に示すように、抵抗体4にトリミング溝9を形成して目標抵抗値となるように抵抗値調整する(抵抗値調整工程)。かかる抵抗値調整時において、絶縁性ガラス13が2次分割溝12内に島状に充填されているため、表電極3に2次分割溝12までの距離を近づける印刷の滲みがあったとしても、2次分割溝12を介して隣り合う表電極3間の絶縁性が絶縁性ガラス13によって高められている。したがって、測定電流が隣接する表電極3にリークして流れ込んでしまうことを抑制でき、精度良く抵抗体4の抵抗値を測定・調整することができる。
次に、図3のステップS7において、1次分割溝11を挟んで離間する長方形状の領域にエポキシやポリイミド等の樹脂ペーストをスクリーン印刷し、この樹脂ペーストを加熱硬化することにより、図4(f)に示すように、プリコート層5の全体と表電極3の一部を覆う保護コート層8を形成する(保護コート層形成工程)。
これまでの工程は大判基板10に対する一括処理であるが、次に、図3のステップS8において、大判基板10を1次分割溝11に沿って1次分割(ブレイク)することにより、図5(a)に示すように、大判基板10から複数の短冊状基板10Aを得る(1次分割工程)。
次に、図3のステップS9において、複数の短冊状基板10Aを上下方向に重ね合わせた後、この状態で各短冊状基板10Aの分割面にNi/Crをスパッタリングすることにより、図5(b)に示すように、表電極3と不図示の裏電極とを橋絡する端面電極7を形成する(端面電極形成工程)。
次に、図3のステップS10において、短冊状基板10Aを2次分割溝12に沿って2次分割(ブレイク)することにより、図5(c)に示すように、チップ抵抗器1と同等の大きさの個片(チップ単体10B)を得る(2次分割工程)。
最後に、図3のステップS11において、個片化されたチップ単体10Bに対して電解メッキを施すことにより、端面電極7と裏電極および保護コート層8から露出する表電極3の一部を被覆するメッキ層(不図示)を形成し(メッキ層形成工程)、図1,2に示すチップ抵抗器1が完成する。
以上説明したように、本実施形態に係るチップ抵抗器1の製造方法では、抵抗値調整工程前の大判基板10の2次分割溝12内にガラス材料を充填して絶縁性ガラス13を形成することにより、2次分割溝12を介して隣り合うチップ領域間で独立する表電極3間の絶縁性が高められているため、その後に行われるレーザトリミングによる抵抗値調整時に、測定電流が隣接する表電極3へリークしてしまうことが抑制され、精度良く抵抗体4の抵抗値を測定・調整することができる。
また、本実施形態に係るチップ抵抗器1の製造方法では、表電極3を矩形状にして面積を大きくしても、2次分割溝12を介して隣り合う表電極3間の絶縁性が絶縁性ガラス13によって高められているため、抵抗値調整時にプローブを表電極3に容易に接触させることができ、さらに、抵抗体4の有効面積を広く形成することができ、電気特性の信頼性を向上させることができる。しかも、大判基板10を1次分割溝11に沿って短冊状基板10Aにブレイクする際に、矩形状の表電極3が分断されて短冊状基板10Aの分割面に露出するため、その後の工程で短冊状基板10Aの分割面に形成される端面電極7を表電極3に確実に接続させることができ、チップ抵抗器1の導通信頼性を高めることができる。
また、本実施形態に係るチップ抵抗器1の製造方法では、プリコート層5から露出する表電極3の2次分割溝12を介して隣り合う表電極間全体に亘って絶縁性ガラス13が形成されているため、レーザトリミングによる抵抗値調整時に、測定電流が隣接する表電極3へリークしてしまうことを確実に抑制することができる。
なお、上記実施形態に係るチップ抵抗器1の製造方法では、絶縁性ガラス13を2次分割溝12上に所定間隔を存して点在するように島状に形成しているが、図6に示すように、絶縁性ガラス13を2次分割溝12に沿って帯状に形成するようにして良い。このようにすると、絶縁性ガラス13が2次分割溝12を介して隣り合うチップ領域間全体に亘って形成されるため、2次分割溝12を介して隣り合う表電極3間の絶縁性をより効果的に高めることができ、さらに側面からの水分が抵抗体4側に入り込みにくくなるため、マイグレーションの発生をすることが抑制できる。
また、上記実施形態に係るチップ抵抗器1の製造方法では、絶縁性ガラス13を2次分割溝12上に重なる位置に形成しているが、図7(a)に示すように、2本の絶縁性ガラス13を2次分割溝12から離間する位置に帯状に形成するようにして良い。このように2本の絶縁性ガラス13を2次分割溝12から離間した位置に形成すると、2次分割溝12内に絶縁性ガラス13が充填されなくなるため、2次分割工程で短冊状基板10Aを2次分割溝12に沿って良好に分割することができる。
この場合において、2次分割溝12から離間する位置にガラスペーストをスクリーン印刷した後、このガラスペーストを乾燥・焼成して2本の絶縁性ガラス13を形成することも可能であるが、図7(b)に示すように、2次分割溝12に重なる位置に幅広な帯状ガラス13Aを形成した後、この帯状ガラス13Aの上から2次分割溝12に沿ってレーザー光を照射することにより、帯状ガラス13Aを分断して2本の絶縁性ガラス13を形成するようにしても良い。
また、上記実施形態に係るチップ抵抗器1の製造方法では、1次分割溝11と2次分割溝12が予め1次区画ラインと2次区画ラインに沿ってそれぞれ設けられている大判基板10を使用しているが、図8に示す変形例のように、予め1次分割溝11だけが設けられている大判基板10を使用し、大判基板10に設定された2次区画ライン上に絶縁性ガラス13を形成した後、1次分割工程の前に絶縁性ガラス13の上から2次区画ラインに沿って2次分割溝12を形成するようにしても良い。
図8は、このような大判基板10を用いたチップ抵抗器1の製造方法を示す平面図であり、図4に対応する部分には同一符号を付してある。
図8(a)に示すように、まず、1次分割溝11だけが設けられている大判基板10を準備する(基板準備工程)。この時点で大判基板10に2次分割溝12は設けられておらず、大判基板10には、予め形成された1次分割溝11と図中の2点鎖線で示す2次区画ライン12Aとによってチップ領域が画成されている。なお、2次区画ライン12Aは大判基板10に設定された仮想線であり、2次分割溝12は2次区画ライン12Aに沿って後工程で大判基板10に形成される。
次に、この大判基板10の表面にAg系ペーストをスクリーン印刷して乾燥・焼成することにより、図8(b)に示すように、2次区画ライン12Aを介して隣り合うチップ領域間で独立し、かつ1次分割溝11を介して隣り合うチップ領域間に跨る矩形状の表電極3を形成する(電極形成工程)。また、これと同時あるいは前後して、大判基板10の裏面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、一対の表電極3に対応する裏電極(不図示)を形成する。
次に、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図8(c)に示すように、チップ領域内で対向する表電極3に両端部を重ね合わせた抵抗体4を形成する(抵抗体形成工程)。
次に、抵抗体4の上にガラスペーストをスクリーン印刷した後、このガラスペーストを乾燥・焼成することにより、図8(d)に示すように、抵抗体4の全体を覆うプリコート層5を形成する。それと同時に、2次区画ライン12Aに重なるようにガラスペーストをスクリーン印刷した後、このガラスペーストを乾燥・焼成することにより、2次区画ライン12Aを介して隣り合うチップ領域間で独立する表電極3の間に帯状の絶縁性ガラス13を形成する。すなわち、同じスクリーン印刷工程によりプリコート層5と絶縁性ガラス13を一括して同時に形成する(ガラス形成工程)。
次に、一対の表電極3に測定用のプローブを接触させて抵抗値を測定しながらプリコート層5の上からレーザー光を照射することにより、図8(e)に示すように、抵抗体4にトリミング溝9を形成して目標抵抗値となるように抵抗値調整する(抵抗値調整工程)。かかる抵抗値調整時において、2次区画ライン12Aを介して隣り合う表電極3の間に絶縁性ガラス13が介在するため、表電極3に2次区画ライン12Aまでの距離を近づける印刷の滲みがあったとしても、2次区画ライン12Aを介して隣り合う表電極3間の絶縁性が絶縁性ガラス13によって高められている。したがって、測定電流が隣接する表電極3にリークして流れ込んでしまうことを抑制でき、精度良く抵抗体4の抵抗値を測定・調整することができる。
次に、絶縁性ガラス13の上から2次区画ライン12Aに沿ってレーザー光を照射することにより、図8(f)に示すように、絶縁性ガラス13を分断して大判基板10に達する2次分割溝12を形成する(2次分割溝形成工程)。すなわち、この時点で大判基板10にマトリックス状に延びる1次分割溝11と2次分割溝12が形成される。
図示省略されているが、以後は前述した図3〜図5に示す工程と同様に、プリコート層5の全体と表電極3の一部を覆う保護コート層8を形成(保護コート層形成工程)した後、大判基板10を1次分割溝11に沿って短冊状基板に1次分割する(1次分割工程)。次に、短冊状基板の分割面にNi/Crをスパッタリングして端面電極を形成(端面電極形成工程)した後、短冊状基板10Aを2次分割溝12に沿ってチップ単体に2次分割(2次分割工程)し、最後に、チップ単体に対して電解メッキを施すことにより、端面電極と裏電極および表電極を被覆するメッキ層を形成(メッキ層形成工程)する。
このように、予め大判基板10に1次分割溝11だけを設けておき、1次分割工程前の大判基板10に2次区画ライン12Aに沿って延びる2次分割溝12を形成した後、1次分割工程で大判基板10を1次分割溝11に沿って短冊状基板に1次分割し、しかる後、2次分割工程で短冊状基板を2次分割溝12に沿って2次分割することも可能である。なお、2次区画ライン12Aに沿って2次分割溝12を形成する2次分割溝形成工程は、保護コート層形成工程前の代わりに抵抗値調整工程前に行うようにしても良く、すなわち、図8(e)に示す抵抗値調整工程と図8(f)に示す2次分割溝形成工程の順番を逆にしても良い。
1 チップ抵抗器
2 絶縁基板
3 表電極
4 抵抗体
5 プリコート層
6 裏電極
7 端面電極
8 保護コート層
9 トリミング溝
10 大判基板
10A 短冊状基板
10B チップ単体
11 1次分割溝
12 2次分割溝
12A 2次区画ライン
13 絶縁性ガラス
13A 帯状ガラス

Claims (6)

  1. 1つの部品に相当する長方形のチップ領域がマトリックス状に延びる1次区画ラインと2次区画ラインによって画成されると共に、少なくとも前記1次区画ラインに沿って延びる1次分割溝が予め設けられている大判基板を準備する基板準備工程と、
    前記大判基板の主面に、前記2次区画ラインを介して隣り合う前記チップ領域間で独立し、かつ前記1次分割溝を介して隣り合う前記チップ領域間に跨る電極を形成することにより、前記チップ領域の長手方向両端部に所定間隔を存して対抗する一対の電極を形成する電極形成工程と、
    前記チップ領域内で対向する前記電極間に抵抗体を形成する抵抗体形成工程と、
    前記2次区画ラインを介して隣り合う前記チップ領域間で独立する前記電極間に絶縁性ガラスを形成するガラス形成工程と、
    前記ガラス形成工程の後に前記抵抗体にトリミング溝を形成して抵抗値を調整する抵抗値調整工程と、
    前記抵抗値調整工程の後に前記抵抗体を覆う保護コート層を形成する保護コート層形成工程と、
    前記保護コート層形成工程の後に前記大判基板を前記1次分割溝に沿って分割して短冊状基板を得る1次分割工程と、
    前記短冊状基板の分割面に前記電極に接続する端面電極を形成する端面電極形成工程と、
    前記端面電極形成工程の後に前記短冊状基板を前記2次区画ラインに沿って分割して多数のチップ単体を得る2次分割工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
  2. 請求項1に記載のチップ抵抗器の製造方法において、
    前記絶縁性ガラスは、前記2次区画ラインに重なる位置に帯状に形成されていることを特徴とするチップ抵抗器の製造方法。
  3. 請求項1に記載のチップ抵抗器の製造方法において、
    前記絶縁性ガラスは、前記2次区画ラインを介して離間する2位置にそれぞれ帯状に形成されていることを特徴とするチップ抵抗器の製造方法。
  4. 請求項3に記載のチップ抵抗器の製造方法において、
    前記絶縁性ガラスは、前記2次区画ラインに重なる位置に幅広な帯状ガラスを形成した後、該帯状ガラスを前記2次区画ラインに沿って2分割されたものであることを特徴とするチップ抵抗器の製造方法。
  5. 請求項1に記載のチップ抵抗器の製造方法において、
    前記ガラス形成工程で前記抵抗体を覆うプリコート層と前記絶縁性ガラスとを同時に形成した後、前記抵抗値調整工程で前記プリコート層の上から前記トリミング溝を形成することを特徴とするチップ抵抗器の製造方法。
  6. 請求項1に記載のチップ抵抗器の製造方法において、
    前記1次分割工程前の前記大判基板に前記2次区画ラインに沿って延びる2次分割溝を形成し、前記2次分割工程で前記短冊状基板を前記2次分割溝に沿って分割することを特徴とするチップ抵抗器の製造方法。
JP2019200116A 2019-11-01 2019-11-01 チップ抵抗器の製造方法 Pending JP2021072420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019200116A JP2021072420A (ja) 2019-11-01 2019-11-01 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019200116A JP2021072420A (ja) 2019-11-01 2019-11-01 チップ抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JP2021072420A true JP2021072420A (ja) 2021-05-06

Family

ID=75713475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019200116A Pending JP2021072420A (ja) 2019-11-01 2019-11-01 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP2021072420A (ja)

Similar Documents

Publication Publication Date Title
JP6373723B2 (ja) チップ抵抗器
JPH10289803A (ja) 抵抗器およびその製造方法
JP6479361B2 (ja) チップ抵抗器
JP2015070166A (ja) チップ抵抗器およびその製造方法
US11821864B2 (en) Sulfurization detection sensor
JP2021072420A (ja) チップ抵抗器の製造方法
JP2015230922A (ja) チップ抵抗器の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP4227821B2 (ja) チップ抵抗器の製造方法
JP6453599B2 (ja) チップ抵抗器の製造方法
JP5820294B2 (ja) チップ抵抗器用集合基板およびチップ抵抗器の製造方法
JP6170726B2 (ja) チップ抵抗器の製造方法
JP6393484B2 (ja) チップ抵抗器
JP7333726B2 (ja) チップ抵抗器の製造方法
JP2022159796A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6453598B2 (ja) チップ抵抗器
JP2019201139A (ja) チップ抵抗器の製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP2022109695A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP7352436B2 (ja) チップ抵抗器の製造方法
JP2016225572A (ja) チップ抵抗器およびその製造方法
JP2021005683A (ja) チップ抵抗器
JP2015008189A (ja) 薄膜チップ抵抗器の製造方法
TW202249039A (zh) 晶片電阻器及晶片電阻器之製造方法
JP2022109674A (ja) チップ抵抗器およびその製造方法