JP2021061641A - 固体撮像素子及びこれを用いた撮像装置 - Google Patents

Abstract

【課題】撮像領域のうちの所望の複数の部分領域を高速に読み出す。【解決手段】固体撮像素子は、複数の光電変換部ＰＤと、前記光電変換部ＰＤで光電変換された電荷による信号が出力される信号線２７と、前記光電変換部ＰＤと前記信号線２７の間に設けられ、選択された前記光電変換部ＰＤの前記信号を出力する第１選択部ＳＥＬと、前記第１選択部ＳＥＬと前記信号線２７の間に設けられ、前記第１選択部ＳＥＬから出力された前記光電変換部ＰＤの前記信号を前記信号線２７に出力する第２選択部ＡＳＥＬと、を有する。【選択図】図４

Description

本発明は、固体撮像素子及びこれを用いた撮像装置に関するものである。

撮像装置において任意の領域を選択する領域選択技術が知られている。領域選択技術では、撮像領域のうちの複数の領域を読み出すことはできなかった。

特開平９−４６６００号公報

第１の態様による固体撮像素子は、複数の光電変換部と、前記光電変換部で光電変換された電荷による信号が出力される信号線と、前記光電変換部と前記信号線の間に設けられ、選択された前記光電変換部の前記信号を出力する第１選択部と、前記第１選択部と前記信号線の間に設けられ、前記第１選択部から出力された前記光電変換部の前記信号を前記信号線に出力する第２選択部と、を有するものである。

第２の態様による固体撮像素子は、前記第１の態様において、前記複数の光電変換部が配置されている撮像領域のうちの部分領域の前記第１選択部又は前記第２選択部を選択する領域設定部を備えるものである。

第３の態様による固体撮像素子は、前記第２の態様において、前記撮像領域は予め定められた複数の領域に分けられ、前記領域設定部は、前記予め定められた複数の領域の各々毎に、当該領域の前記第１選択部又は前記第２選択部を一括して選択又は非選択するための選択制御信号を供給し、前記部分領域は、前記予め定められた複数の領域の１つ以上からなるものである。

第４の態様による固体撮像素子は、前記第２の態様において、前記領域設定部は、前記第１選択部又は前記第２選択部を選択又は非選択するための選択制御信号を保持する保持部と、書き込み制御信号に応じて前記選択制御信号を前記保持部に書き込む書込み部と、前記書込み部に前記書き込み制御信号を供給する書き込み制御部とを有するものである。

第５の態様による固体撮像素子は、前記第２乃至第４のいずれかの態様において、前記部分領域が複数あり、前記複数の部分領域の各行の前記第２選択部又は前記第１選択部を選択しつつ、前記第２選択部又は前記第１選択部が選択された行に対して読み出し制御を行う制御部を備えるものである。

第６の態様による固体撮像素子は、複数の光電変換部と、前記光電変換部で光電変換された電荷による信号が出力される信号線と、前記光電変換部と前記信号線の間に設けられ、選択された前記光電変換部の前記信号を出力する選択部と、前記光電変換部と前記信号線の間に前記選択部と直列に設けられ、前記光電変換部の前記信号を出力する増幅部と、前記増幅部の電源電圧として、前記増幅部の動作に有効である有効電圧レベル又は前記動作に有効ではない非有効電圧レベルを選択的に供給する給電制御手段と、を有するものである。

第７の態様による固体撮像素子は、複数の光電変換部と、前記光電変換部で光電変換された電荷による信号が出力される信号線と、前記複数の光電変換部のうちの２つ以上の光電変換部に共通して設けられ、選択された前記２つ以上の光電変換部の前記信号を出力する第１選択部と、前記第１選択部と前記信号線の間に設けられ、前記第１選択部から出力された前記光電変換部の前記信号を前記信号線に出力する第２選択部と、を有するものである。

第８の態様による固体撮像素子は、前記第７の態様において、前記複数の光電変換部が配置されている撮像領域のうちの部分領域の前記第１選択部又は前記第２選択部を選択する領域設定部を備えるものである。

第９の態様による固体撮像素子は、前記第８の態様において、前記撮像領域は予め定められた複数の領域に分けられ、前記領域設定部は、前記予め定められた複数の領域の各々毎に、当該領域の前記第１選択部又は前記第２選択部を一括して選択又は非選択するための選択制御信号を供給し、前記部分領域は、前記予め定められた複数の領域の１つ以上からなるものである。

第１０の態様による固体撮像素子は、前記第８の態様において、前記領域設定部は、前記第１選択部又は前記第２選択部を選択又は非選択するための選択制御信号を保持する保持部と、書き込み制御信号に応じて前記選択制御信号を前記保持部に書き込む書込み部と、前記書込み部に前記書き込み制御信号を供給する書き込み制御部とを有するものである。

第１１の態様による固体撮像素子は、前記第８乃至第１０のいずれかの態様において、前記部分領域が複数あり、前記複数の部分領域の各行の前記第２選択部又は前記第１選択部を選択しつつ、前記第２選択部又は前記第１選択部が選択された行に対して読み出し制御を行う制御部を備えるものである。

第１２の態様による固体撮像素子は、複数の光電変換部と、前記光電変換部で光電変換された電荷による信号が出力される信号線と、前記複数の光電変換部のうちの２つ以上の光電変換部に共通して設けられ、選択された前記２つ以上の光電変換部の前記信号を出力する選択部と、前記２つ以上の光電変換部と前記信号線の間に前記選択部と直列に設けられ、前記２つ以上の光電変換部の前記信号を出力する増幅部と、前記増幅部の電源電圧として、前記増幅部の動作に有効である有効電圧レベル又は前記動作に有効ではない非有効電圧レベルを選択的に供給する給電制御手段と、を有するものである。

第１３の態様による撮像装置は、前記第２乃至第５及び第８乃至第１１のいずれかの態様による固体撮像素子と、使用者が前記部分領域を指令するためのユーザインターフェースと、を備え、前記ユーザインターフェースによる指示に応じて前記部分領域が設定されるものである。

第１４の態様による撮像装置は、前記第２乃至第５及び第８乃至第１１のいずれかの態様による固体撮像素子と、前記固体撮像素子からの画像信号に基づいて、前記撮像領域における複数の撮像対象の位置を検出する検出部と、を備え、前記検出部により検出された前記位置に応じて前記部分領域が設定されるものである。

本発明によれば、撮像領域のうちの所望の複数の部分領域を高速に読み出すことができる固体撮像素子及びこれを用いた撮像装置を提供することができる。

本発明の第１の実施の形態による電子カメラを示す概略ブロック図である。 図１中の固体撮像素子の概略構成を示す回路図である。 図１中の固体撮像素子を模式的に示す概略平面図である。 図１中の固体撮像素子の撮像領域の一部をなす既定部分領域を示す回路図である。 図４に示す回路を抽象化して示す回路図である。 図１中の固体撮像素子の撮像領域のうちの読み出す部分領域の設定例を模式的に示す図である。 図１中の固体撮像素子において図６に示す設定例を実現する選択制御信号を示す図である。 図１中の固体撮像素子の部分領域撮影モード時の読み出し制御の一例を示すタイミングチャートである。 図１中の固体撮像素子の撮像領域のうちの読み出す部分領域の他の設定例を模式的に示す図である。 図１中の固体撮像素子において図９に示す設定例を実現する選択制御信号を示す図である。 図１中の固体撮像素子の撮像領域のうちの読み出す部分領域の更に他の設定例を模式的に示す図である。 図１１に示す設定例を実現する選択制御信号を示す図である。 図１中の固体撮像素子の部分領域撮影モード時の読み出し制御の他の例を示すタイミングチャートである。 図１中の固体撮像素子の全領域撮影モード時の読み出し制御の一例を示すタイミングチャートである。 図１に示す電子カメラの第１の部分領域撮影モード時の動作の一例を示す概略フローチャートである。 図１に示す電子カメラの第２の部分領域撮影モード時の動作の一例を示す概略フローチャートである。 本発明の第２の実施の形態による電子カメラで用いられる固体撮像素子の概略構成を示す回路図である。 図１７に示す固体撮像素子の撮像領域の一部をなす既定部分領域を示す回路図である。 図１８に示す回路を抽象化して示す回路図である。 図１７に示す固体撮像素子において図６に示す設定例と同じ設定を実現する電源電圧信号を示す図である。 本発明の第３の実施の形態による電子カメラで用いられる固体撮像素子の概略構成を示す回路図である。 図２１に示す固体撮像素子の撮像領域の一部をなす既定部分領域を示す回路図である。 図２１に示す固体撮像素子の部分領域撮影モード時の読み出し制御の一例を示すタイミングチャートである。 本発明の第４の実施の形態による電子カメラで用いられる固体撮像素子の概略構成を示す回路図である。 図２４に示す固体撮像素子の撮像領域の一部をなす既定部分領域を示す回路図である。 図２５に示す回路を抽象化して示す回路図である。 図２４に示す固体撮像素子の部分領域撮影モード時の読み出し制御の一例を示すタイミングチャートである。 本発明の第５の実施の形態による電子カメラで用いられる固体撮像素子の概略構成を示す回路図である。 図２８に示す固体撮像素子の撮像領域の一部を示す回路図である。 図２８に示す固体撮像素子においてコンデンサにＨ信号を書き込む場合及びＬ信号を書き込む場合の書き込み制御信号を示すタイミングチャートである。 図２８に示す固体撮像素子において図６に示す設定例と同じ設定を実現する書き込み制御信号を示すタイミングチャートである。 本発明の第６の実施の形態による電子カメラで用いられる固体撮像素子の概略構成を示す回路図である。 図３２に示す固体撮像素子の撮像領域の一部を示す回路図である。 本発明の第７の実施の形態による電子カメラで用いられる固体撮像素子の概略構成を示す回路図である。 図３４に示す固体撮像素子の撮像領域の一部を示す回路図である。 本発明の第８の実施の形態による電子カメラで用いられる固体撮像素子の概略構成を示す回路図である。 図３６に示す固体撮像素子の１つの画素を示す回路図である。 図３６に示す固体撮像素子において図６に示す設定例と同じ設定を実現する書き込み制御信号を示すタイミングチャートである。

以下、本発明による固体撮像素子及び撮像装置について、図面を参照して説明する。

［第１の実施の形態］

図１は、本発明の第１の実施の形態による撮像装置としての電子カメラ１を示す概略ブロック図である。

本実施の形態による電子カメラ１は、例えば一眼レフのデジタルカメラとして構成されるが、本発明による撮像装置は、これに限らず、コンパクトカメラなどの他の電子カメラや、携帯電話に搭載された電子カメラや、動画を撮像するビデオカメラ等の電子カメラや、監視用の動画を撮像する監視カメラや、顕微鏡に組み込まれ顕微鏡像を撮像する撮像装置や、望遠鏡に組み込まれ望遠鏡像を撮像する撮像装置などの種々の撮像装置に適用することができる。

電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部３によってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子４の撮像面が配置される。

固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。静止画撮影時などでは、撮像制御部５は、例えば、全画素を同時にリセットするいわゆるグローバルリセット後に、図示しないメカニカルシャッタで露光した後に、所定の読み出し動作を行うように固体撮像素子４を制御する。また、電子ビューファインダーモード時や動画撮影時（後述する第１及び第２の部分領域撮影モード時や全領域撮影モード時等）などでは、撮像制御部５は、例えばいわゆるローリング電子シャッタを行いつつ所定の読み出し動作を行うように固体撮像素子４を制御する。デジタル信号処理部６は、固体撮像素子４から出力されるデジタルの画像信号に対して、デジタル増幅、色補間処理、ホワイトバランス処理などの画像処理等を行う。デジタル信号処理部６による処理後の画像信号は、メモリ７に一旦蓄積される。メモリ７は、バス８に接続されている。バス８には、レンズ制御部３、撮像制御部５、ＣＰＵ９、液晶表示パネル等の表示部１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。ＣＰＵ９には、レリーズ釦などの操作部１４が接続される。記録部１１には記録媒体１１ａが着脱自在に装着される。

電子カメラ１内のＣＰＵ９は、操作部１４の操作により電子ビューファインダーモードや動画撮影や静止画撮影などが指示されると、それに合わせて撮像制御部５を駆動する。このとき、レンズ制御部３によって、フォーカスや絞りが適宜調整される。固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。固体撮像素子４からのデジタルの画像信号は、デジタル信号処理部６で処理された後に、メモリ７に蓄積される。ＣＰＵ９は、電子ビューファインダーモード時にはその画像信号を表示部１０に画像表示させ、動画撮影時にはその画像信号を記録媒体１１ａに記録する。静止画撮影時などの場合は、ＣＰＵ９は、固体撮像素子４からのデジタルの画像信号がデジタル信号処理部６で処理されてメモリ７に蓄積された後に、操作部１４の指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部１１に処理後の信号を出力させ記録媒体１１ａに記録する。

図２は、図１中の固体撮像素子４の概略構成を示す回路図である。本実施の形態では、固体撮像素子４は、ＣＭＯＳ型の固体撮像素子として構成されているが、例えば、他のＸＹアドレス型固体撮像素子として構成してもよい。

固体撮像素子４は、撮像領域２１においてＮ行Ｍ列に２次元マトリクス状に配置された画素ＰＸと、垂直走査回路２２と、領域設定回路２３と、画素ＰＸの行毎に設けられた制御線２４〜２６と、画素ＰＸの列毎に設けられ対応する列の画素ＰＸからの信号を受け取る複数の（Ｍ本の）垂直信号線２７と、各垂直信号線２７に設けられた定電流源２８と、各垂直信号線２７に対応して設けられたカラムアンプ２９、ＣＤＳ回路（相関２重サンプリング回路）３０及びＡ／Ｄ変換器３１と、水平読み出し回路３２と、撮像領域２１の既定部分領域ＡＲ（後述する図３参照）毎に設けられた制御線３３とを有している。既定部分領域ＡＲは、撮像領域２１の予め定められた一部の領域（部分領域）である。

なお、カラムアンプ２９として、アナログ増幅器を用いてもよいし、いわゆるスイッチトキャパシタアンプを用いてもよい。また、カラムアンプ２９は、必ずしも設けなくてもよい。

図３は、図１中の固体撮像素子４（特にその撮像領域２１）を模式的に示す概略平面図である。本実施の形態では、図３に示すように、固体撮像素子４の撮像領域２１は、マトリクス状に配置され予め定められたＪ行Ｋ列のＪ×Ｋ個の既定部分領域ＡＲに分けられている。各既定部分領域ＡＲを区別する場合、ｊ行目かつｋ列目の既定部分領域ＡＲは符号ＡＲ（ｊ，ｋ）で示す。各既定部分領域ＡＲは、図４及び図５に示すように、Ａ行Ｂ列のＡ×Ｂ個（Ａは２以上の整数、Ｂは１以上の整数）の画素ＰＸからなる。本実施の形態では、各既定部分領域ＡＲの大きさ（画素ＰＸの行数Ａ及び列数Ｂ）は互いに同じになっているが、本発明ではこれに限らない。ただし、各既定部分領域ＡＲの画素ＰＸの行数Ａは互いに同じであることが好ましい。

図４は、図１中の固体撮像素子４の撮像領域２１の一部をなす既定部分領域ＡＲを示す回路図である。図４では、ｊ行目かつｋ列目の既定部分領域ＡＲ（ｊ，ｋ）と、これに隣接するｊ−１行目かつｋ列目の既定部分領域ＡＲ（ｊ−１，ｋ）の一部を示している。既定部分領域ＡＲ（ｊ，ｋ）は、ｎ行目から（ｎ＋Ａ−１）行目までに並んだＡ行かつＢ列のＡ×Ｂ個の画素ＰＸからなる。図４では、図面表記の便宜上、各制御線２４〜２６，３３及び後述する給電線３４の接続状態は示していないが、各制御線２４〜２６は画素ＰＸの行毎に共通に接続され、制御線３３は既定部分領域ＡＲ毎に共通に接続され、給電線３４は全画素ＰＸに共通に接続されている。

本実施の形態では、いずれの画素ＰＸも同一の回路構成を有している。本実施の形態では、各画素ＰＸは、一般的なＣＭＯＳイメージセンサと異なり、当該画素ＰＸを選択するための選択トランジスタを２つ（ＳＥＬ，ＡＳＥＬ）有しているが、各画素ＰＸのその他の構成は、一般的なＣＭＯＳイメージセンサと同様である。

すなわち、各画素ＰＸは、図４に示すように、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部としてのフローティング容量部ＦＤと、フローティング容量部ＦＤの電位に応じた信号を当該画素ＰＸの出力信号として出力する増幅部としての増幅トランジスタＡＭＰと、フォトダイオードＰＤからフローティング容量部ＦＤに電荷を転送する転送トランジスタＴＸと、フローティング容量部ＦＤの電位をリセットするリセットトランジスタＲＳＴと、当該画素ＰＸを選択するための第１の選択部としての選択スイッチをなす選択トランジスタＳＥＬと、当該画素ＰＸを選択するための第２の選択部としての選択スイッチをなす選択トランジスタＡＳＥＬを有し、図４に示すように接続されている。本実施の形態では、全画素ＰＸの増幅トランジスタＡＭＰのドレイン（図４中のｂ点）は、給電線３４により共通に接続され、そこには、増幅トランジスタＡＭＰの電源電圧として、増幅トランジスタＡＭＰの動作に有効である有効電圧レベルＶＤＤが固定的に供給される。この有効電圧レベルＶＤＤは、給電線３４により、各画素ＰＸのリセットトランジスタＲＳＴのドレインにも供給されている。なお、図２において、給電線３４の図示は省略している。

本実施の形態では、各画素ＰＸの出力信号は、当該画素ＰＸの前記第１及び第２の選択部が両方とも選択状態である場合にのみ、当該画素ＰＸの出力信号及び当該画素ＰＸに対して列方向に並んだ画素ＰＸの出力信号を受け取る垂直信号線２７に出力される。これは、具体的には、本実施の形態では、各画素ＰＸにおいて、増幅トランジスタＡＭＰのソースと当該画素ＰＸに対応する垂直信号線２７との間に、選択トランジスタＳＥＬ，ＡＳＥＬが直列に接続されることによって、実現されている。選択トランジスタＳＥＬ，ＡＳＥＬが両方ともオンしている（選択状態である）場合にのみ、当該画素ＰＸの出力信号が垂直信号線２７に出力される。なお、増幅トランジスタＡＭＰと垂直信号線２７との間における選択トランジスタＳＥＬ及び選択トランジスタＡＳＥＬの接続順序は、図４に示す順序と逆でもよい。

図面には示していないが、本実施の形態では、各々の画素ＰＸのフォトダイオードＰＤの光入射側には、それぞれが異なる色成分の光を透過させる複数種類のカラーフィルタが、所定の色配列（例えば、ベイヤー配列）で配置されている。画素ＰＸは、カラーフィルタでの色分解によって各色に対応する電気信号を出力する。

なお、本実施の形態では、トランジスタＴＸ，ＡＭＰ，ＲＳＴ，ＳＥＬ，ＡＳＥＬは、全てｎＭＯＳトランジスタである。

転送トランジスタＴＸのゲートは画素ＰＸの行毎に制御線２５に共通に接続され、そこには、制御信号φＴＸが垂直走査回路２２から供給される。リセットトランジスタＲＳＴのゲートは画素ＰＸの行毎に制御線２４に共通に接続され、そこには、制御信号φＲＳＴが垂直走査回路２２から供給される。選択トランジスタＳＥＬのゲートは行毎に制御線２６に共通に接続され、そこには、制御信号φＳＥＬが垂直走査回路２２から供給される。各制御信号φＴＸを行毎に区別する場合、ｎ行目の画素ＰＸの転送トランジスタＴＸのゲートに供給される制御信号φＴＸは符号φＴＸ（ｎ）で示す。この点は、他の制御信号φＲＳＴ，φＳＥＬについても同様である。

選択トランジスタＡＳＥＬのゲート（図４中のａ点）は既定部分領域ＡＲ毎に制御線３３に共通に接続され、そこには、制御信号φＡＳＥＬが領域設定回路２３から供給される。図５は、図４に示す回路を、制御線３３による各既定部分領域ＡＲの選択トランジスタＡＳＥＬのゲート（ａ点）の接続関係に着目して抽象化して示したものである。各制御信号φＡＳＥＬを既定部分領域ＡＲ毎に区別する場合、ｊ行目かつｋ列目の既定部分領域ＡＲ（ｊ，ｋ）の画素ＰＸの選択トランジスタＡＳＥＬのゲートに供給される制御信号φＡＳＥＬは符号φＡＳＥＬ（ｊ，ｋ）で示す。なお、領域設定回路２３の配置や制御線３３の実際の配置（引き回す経路等）は、何ら限定されるものではない。

領域設定回路２３は、図１中の撮像制御部５による制御下で、撮像領域２１のうちの既定部分領域ＡＲの各々毎に、当該既定部分領域ＡＲの画素ＰＸの前記第２の選択部としての選択トランジスタＡＳＥＬを一括して選択状態又は非選択状態にするための選択制御信号としての制御信号φＡＳＥＬを供給する。これにより、領域設定回路２３は、撮像領域２１のうちの画素ＰＸの出力信号を読み出す領域として、選択トランジスタＡＳＥＬを選択状態にした既定部分領域ＡＲを、設定する。

垂直走査回路２２は、図１中の撮像制御部５による制御下で、画素ＰＸの行毎に、制御信号φＴＸ，φＲＳＴ，φＳＥＬをそれぞれ出力し、領域設定回路２３による領域設定動作と相俟って、静止画読み出し動作や、後述する第１及び第２の部分領域撮影モード等の動画読み出し動作などを実現する。この制御によって、領域設定回路２３により設定された領域の画素ＰＸの信号（アナログ信号）が、それに対応する垂直信号線２７に供給される。

垂直信号線２７に読み出された信号は、各列毎に、カラムアンプ２９で増幅され更にＣＤＳ回路３０にて光信号（画素ＰＸで光電変換された光情報を含む信号）と暗信号（光信号から差し引くべきノイズ成分を含む差分用信号）との差分を得る処理が施された後に、Ａ／Ｄ変換器３１にてデジタル信号に変換され、そのデジタル信号はＡ／Ｄ変換器３１に保持される。各Ａ／Ｄ変換器３１に保持されたデジタルの画像信号は、水平読み出し回路３２によって水平走査され、必要に応じて所定の信号形式に変換されて、外部（図１中のデジタル信号処理部６）へ出力される。

なお、ＣＤＳ回路３０は、図１中の撮像制御部５による制御下でタイミング発生回路（図示せず）から暗信号サンプリング信号φＤＡＲＫＣを受け、φＤＡＲＫＣがハイレベル（Ｈ）からローレベル（Ｌ）に切り換わるタイミングでカラムアンプ２９の出力信号を暗信号としてサンプリングするとともに、図１中の撮像制御部５による制御下で前記タイミング発生回路から光信号サンプリング信号φＳＩＧＣを受け、φＳＩＧＣがハイレベルからローレベルに切り換わるタイミングでカラムアンプ２９の出力信号を光信号としてサンプリングする。そして、ＣＤＳ回路３０は、前記タイミング発生回路からのクロックやパルスに基づいて、サンプリングした暗信号と光信号との差分に応じた信号を出力する。このようなＣＤＳ回路３０の構成としては、公知の構成を採用することができる。

図６は、部分領域撮影モードにおいて、固体撮像素子４の撮像領域２１のうちの読み出す部分領域の設定例を模式的に示す図である。部分領域撮影モードは、固体撮像素子４の撮像領域２１のうちの所望の１つ又は所望の複数の部分領域の画素ＰＸの出力信号を選択的に読み出す動作モードである。理解を容易にするため、図６では、Ｎ＝９、Ｍ＝１２、Ａ＝３及びＢ＝３であるものとし、撮像領域２１が９行１２列の９×１２個の画素ＰＸからなり、各既定部分領域ＡＲが３行３列の画素ＰＸからなるものとしている。Ｎ，Ｍ，Ａ，Ｂの値が他の値であっても、以下の説明は同様に適合する。

図６において、読み出す４つの部分領域として設定された既定部分領域ＡＲ（３，１），ＡＲ（１，２），ＡＲ（２，３），ＡＲ（１，４）には、ハッチングを付している。本例では、読み出す各１つの部分領域は、１つの既定部分領域ＡＲからなる。

図７は、図１中の固体撮像素子４において図６に示す設定例を実現する選択制御信号φＡＳＥＬを示している。既定部分領域ＡＲ（３，１），ＡＲ（１，２），ＡＲ（２，３），ＡＲ（１，４）の選択トランジスタＡＳＥＬのゲートに供給される選択制御信号φＡＳＥＬ（３，１），φＡＳＥＬ（１，２），φＡＳＥＬ（２，３），φＡＳＥＬ（１，４）はハイレベル（Ｈ）に維持され、他の選択制御信号φＡＳＥＬはローレベル（Ｌ）に維持される。これにより、既定部分領域ＡＲ（３，１），ＡＲ（１，２），ＡＲ（２，３），ＡＲ（１，４）の選択トランジスタＡＳＥＬがオンに維持される一方で、他の既定部分領域ＡＲの選択トランジスタＡＳＥＬはオフに維持される。

本実施の形態では、部分領域撮影モードにおいて、読み出す部分領域が図６に示すように設定される場合には、例えば、図８に示すように読み出し制御が行われる。図８は、図１中の固体撮像素子４の部分領域撮影モード時の読み出し制御の一例を示すタイミングチャートである。

図８に示す例では、垂直走査回路２２によって、期間Ｔ１において、各既定部分領域ＡＲにおける１行目の画素ＰＸの行に相当する撮像領域２１における１行目、４行目及び７行目の画素ＰＸの行について同時に読み出し制御が行われ、その次の期間Ｔ２において、各既定部分領域ＡＲにおける２行目の画素ＰＸの行に相当する撮像領域２１における２行目、５行目及び８行目の画素ＰＸの行について同時に読み出し制御が行われ、その次の期間Ｔ３において、各既定部分領域ＡＲにおける３行目の画素ＰＸの行に相当する撮像領域２１における３行目、６行目及び９行目の画素ＰＸの行について同時に読み出し制御が行われ、これにより１フレーム分の読み出しが終了する。期間Ｔ１〜Ｔ３を順次繰り返すことで、複数のフレームがローリング電子シャッタにより読み出される。例えば、１行目の画素ＰＸの露光期間は、１行目の制御信号φＴＸ（１）が前回ハイレベルからローレベルになった時点から制御信号φＴＸ（１）が今回ハイレベルからローレベルになった時点までの期間となる。各期間Ｔ１〜Ｔ３の読み出し制御について、以下に詳述する。

各期間Ｔ１〜Ｔ３の開始直前には、全ての行の画素ＰＸのトランジスタＳＥＬ，ＲＳＴ，ＴＸはオフしている。

期間Ｔ１において、１行目のφＳＥＬ（１）、４行目のφＳＥＬ（４）及び７行目のφＳＥＬ（７）がハイレベルにされ、１行目、４行目及び７行目の画素ＰＸの選択トランジスタＳＥＬ（１），ＳＥＬ（４），ＳＥＬ（７）がオンにされ、１行目、４行目及び７行目の画素ＰＸが選択される。ところが、今は図６に示す設定例が実現されるように選択制御信号φＡＳＥＬが図７に示すようになっているので、１行目の画素ＰＸのうちのハッチングが付されている列（４列目乃至６列目、１０列目乃至１２列目）の画素ＰＸの選択トランジスタＡＳＥＬがオンし、１行目の画素ＰＸのうちのハッチングが付されていない列（１列目乃至３列目、７列目乃至９列目）の画素ＰＸの選択トランジスタＡＳＥＬがオフしている。また、４行目の画素ＰＸのうちのハッチングが付されている列（７列目乃至９列目）の画素ＰＸの選択トランジスタＡＳＥＬがオンし、４行目の画素ＰＸのうちのハッチングが付されていない列（１列目乃至６列目、１０列目乃至１２列目）の画素ＰＸの選択トランジスタＡＳＥＬがオフしている。さらに、７行目の画素ＰＸのうちのハッチングが付されている列（１列目乃至３列目）の画素ＰＸの選択トランジスタＡＳＥＬがオンし、７行目の画素ＰＸのうちのハッチングが付されていない列（４列目乃至１２列目）の画素ＰＸの選択トランジスタＡＳＥＬがオフしている。

したがって、期間Ｔ１において、選択トランジスタＳＥＬ，ＡＳＥＬの両方がオンしている画素ＰＸ（１行目における４列目乃至６列目及び１０列目乃至１２列目の画素ＰＸ、４行目における７列目乃至９列目の画素ＰＸ、７行目における１列目乃至３列目の画素ＰＸ）のみの出力信号が、対応する垂直信号線２７に出力し得る状態となっている。

期間Ｔ１の開始直後から一定時間だけ、１行目、４行目及び７行目の制御信号φＲＳＴ（１），φＲＳＴ（４），φＲＳＴ（７）がハイレベルにされ、１行目、４行目及び７行目の画素ＰＸのリセットトランジスタＲＳＴが一旦オンにされ、フローティング容量部ＦＤの電位（増幅トランジスタＡＭＰのゲートの電位）が一旦電圧レベルＶＤＤにリセットされる。

期間Ｔ１中のその後の時点ｔ１から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがハイレベルにされることによって、１行目における４列目乃至６列目及び１０列目乃至１２列目の画素ＰＸ、４行目における７列目乃至９列目の画素ＰＸ、及び、７行目における１列目乃至３列目の画素ＰＸの増幅トランジスタＡＭＰのゲートに現れる電位が、当該画素ＰＸの増幅トランジスタＡＭＰで増幅された後に当該画素ＰＸの選択トランジスタＳＥＬ，ＡＳＥＬを経由して、当該画素ＰＸに対応する垂直信号線２７に出力され、カラムアンプ２９で増幅された後に、暗信号としてＣＤＳ回路３０によりサンプリングされる。

期間Ｔ１中のその後の時点ｔ２から一定期間だけ、１行目、４行目及び７行目の制御信号φＴＸ（１），φＴＸ（４），φＴＸ（７）がハイレベルにされて１行目、４行目及び７行目の画素ＰＸの転送トランジスタＴＸがオンにされる。これにより、１行目、４行目及び７行目の画素ＰＸのフォトダイオードＰＤに蓄積されていた信号電荷が、１行目、４行目及び７行目の画素ＰＸのフローティング容量部ＦＤにそれぞれ転送される。１行目、４行目及び７行目の画素ＰＸのフローティング容量部ＦＤの電位（増幅トランジスタＡＭＰのゲートの電位）は、ノイズ成分を除くと、この各信号電荷の量と１行目、４行目及び７行目の画素ＰＸのフローティング容量部ＦＤの各容量値の逆数とに比例した値となる。

期間Ｔ１中のその後の時点ｔ３から一定期間だけ、光信号サンプリング信号φＳＩＧＣがハイレベルにされることによって、１行目における４列目乃至６列目及び１０列目乃至１２列目の画素ＰＸ、４行目における７列目乃至９列目の画素ＰＸ、及び、７行目における１列目乃至３列目の画素ＰＸの増幅トランジスタＡＭＰのゲートに現れる電位が、当該画素ＰＸの増幅トランジスタＡＭＰで増幅された後に当該画素ＰＸの選択トランジスタＳＥＬ，ＡＳＥＬを経由して、当該画素ＰＸに対応する垂直信号線２７に出力され、カラムアンプ２９で増幅された後に、光信号としてＣＤＳ回路３０によりサンプリングされる。

その後にφＳＩＧＣがローレベルになった時点の後に、ＣＤＳ回路３０は、先程サンプリングした暗信号と先程サンプリングした光信号との差分に応じた信号を出力する。Ａ／Ｄ変換器３１は、この差分に応じた信号をデジタル信号に変換して保持する。各Ａ／Ｄ変換器３１に保持されたデジタルの画像信号は、水平読み出し回路３２によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。

期間Ｔ１後の期間Ｔ２において、２行目のφＳＥＬ（２）、５行目のφＳＥＬ（５）及び８行目のφＳＥＬ（８）がハイレベルにされ、２行目、５行目及び８行目の画素ＰＸの選択トランジスタＳＥＬ（２），ＳＥＬ（５），ＳＥＬ（８）がオンにされ、２行目、５行目及び８行目の画素ＰＸが選択される。ところが、今は図６に示す設定例が実現されるように選択制御信号φＡＳＥＬが図７に示すようになっているので、２行目の画素ＰＸのうちのハッチングが付されている列（４列目乃至６列目、１０列目乃至１２列目）の画素ＰＸの選択トランジスタＡＳＥＬがオンし、２行目の画素ＰＸのうちのハッチングが付されていない列（１列目乃至３列目、７列目乃至９列目）の画素ＰＸの選択トランジスタＡＳＥＬがオフしている。また、５行目の画素ＰＸのうちのハッチングが付されている列（７列目乃至９列目）の画素ＰＸの選択トランジスタＡＳＥＬがオンし、５行目の画素ＰＸのうちのハッチングが付されていない列（１列目乃至６列目、１０列目乃至１２列目）の画素ＰＸの選択トランジスタＡＳＥＬがオフしている。さらに、８行目の画素ＰＸのうちのハッチングが付されている列（１列目乃至３列目）の画素ＰＸの選択トランジスタＡＳＥＬがオンし、８行目の画素ＰＸのうちのハッチングが付されていない列（４列目乃至１２列目）の画素ＰＸの選択トランジスタＡＳＥＬがオフしている。

したがって、期間Ｔ２において、選択トランジスタＳＥＬ，ＡＳＥＬの両方がオンしている画素ＰＸ（２行目における４列目乃至６列目及び１０列目乃至１２列目の画素ＰＸ、５行目における７列目乃至９列目の画素ＰＸ、８行目における１列目乃至３列目の画素ＰＸ）のみの出力信号が、対応する垂直信号線２７に出力し得る状態となっている。

期間Ｔ２の開始直後から一定時間だけ、２行目、５行目及び８行目の制御信号φＲＳＴ（２），φＲＳＴ（５），φＲＳＴ（８）がハイレベルにされ、２行目、５行目及び８行目の画素ＰＸのリセットトランジスタＲＳＴが一旦オンにされ、フローティング容量部ＦＤの電位（増幅トランジスタＡＭＰのゲートの電位）が一旦電圧レベルＶＤＤにリセットされる。

期間Ｔ２中のその後の時点から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがハイレベルにされることによって、２行目における４列目乃至６列目及び１０列目乃至１２列目の画素ＰＸ、５行目における７列目乃至９列目の画素ＰＸ、及び、８行目における１列目乃至３列目の画素ＰＸの増幅トランジスタＡＭＰのゲートに現れる電位が、当該画素ＰＸの増幅トランジスタＡＭＰで増幅された後に当該画素ＰＸの選択トランジスタＳＥＬ，ＡＳＥＬを経由して、当該画素ＰＸに対応する垂直信号線２７に出力され、カラムアンプ２９で増幅された後に、暗信号としてＣＤＳ回路３０によりサンプリングされる。

期間Ｔ２中のその後の時点から一定期間だけ、２行目、５行目及び８行目の制御信号φＴＸ（２），φＴＸ（５），φＴＸ（８）がハイレベルにされて２行目、５行目及び８行目の画素ＰＸの転送トランジスタＴＸがオンにされる。これにより、２行目、５行目及び８行目の画素ＰＸのフォトダイオードＰＤに蓄積されていた信号電荷が、２行目、５行目及び８行目の画素ＰＸのフローティング容量部ＦＤにそれぞれ転送される。２行目、５行目及び８行目の画素ＰＸのフローティング容量部ＦＤの電位（増幅トランジスタＡＭＰのゲートの電位）は、ノイズ成分を除くと、この各信号電荷の量と２行目、５行目及び８行目の画素ＰＸのフローティング容量部ＦＤの各容量値の逆数とに比例した値となる。

期間Ｔ２中のその後の時点から一定期間だけ、光信号サンプリング信号φＳＩＧＣがハイレベルにされることによって、２行目における４列目乃至６列目及び１０列目乃至１２列目の画素ＰＸ、５行目における７列目乃至９列目の画素ＰＸ、及び、８行目における１列目乃至３列目の画素ＰＸの増幅トランジスタＡＭＰのゲートに現れる電位が、当該画素ＰＸの増幅トランジスタＡＭＰで増幅された後に当該画素ＰＸの選択トランジスタＳＥＬ，ＡＳＥＬを経由して、当該画素ＰＸに対応する垂直信号線２７に出力され、カラムアンプ２９で増幅された後に、光信号としてＣＤＳ回路３０によりサンプリングされる。

その後にφＳＩＧＣがローレベルになった時点の後に、ＣＤＳ回路３０は、先程サンプリングした暗信号と先程サンプリングした光信号との差分に応じた信号を出力する。Ａ／Ｄ変換器３１は、この差分に応じた信号をデジタル信号に変換して保持する。各Ａ／Ｄ変換器３１に保持されたデジタルの画像信号は、水平読み出し回路３２によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。

期間Ｔ２後の期間Ｔ３において、３行目のφＳＥＬ（３）、６行目のφＳＥＬ（６）及び９行目のφＳＥＬ（９）がハイレベルにされ、３行目、６行目及び９行目の画素ＰＸの選択トランジスタＳＥＬ（３），ＳＥＬ（６），ＳＥＬ（９）がオンにされ、３行目、６行目及び９行目の画素ＰＸが選択される。ところが、今は図６に示す設定例が実現されるように選択制御信号φＡＳＥＬが図７に示すようになっているので、３行目の画素ＰＸのうちのハッチングが付されている列（４列目乃至６列目、１０列目乃至１２列目）の画素ＰＸの選択トランジスタＡＳＥＬがオンし、３行目の画素ＰＸのうちのハッチングが付されていない列（１列目乃至３列目、７列目乃至９列目）の画素ＰＸの選択トランジスタＡＳＥＬがオフしている。また、６行目の画素ＰＸのうちのハッチングが付されている列（７列目乃至９列目）の画素ＰＸの選択トランジスタＡＳＥＬがオンし、６行目の画素ＰＸのうちのハッチングが付されていない列（１列目乃至６列目、１０列目乃至１２列目）の画素ＰＸの選択トランジスタＡＳＥＬがオフしている。さらに、８行目の画素ＰＸのうちのハッチングが付されている列（１列目乃至３列目）の画素ＰＸの選択トランジスタＡＳＥＬがオンし、９行目の画素ＰＸのうちのハッチングが付されていない列（４列目乃至１２列目）の画素ＰＸの選択トランジスタＡＳＥＬがオフしている。

したがって、期間Ｔ３において、選択トランジスタＳＥＬ，ＡＳＥＬの両方がオンしている画素ＰＸ（３行目における４列目乃至６列目及び１０列目乃至１２列目の画素ＰＸ、６行目における７列目乃至９列目の画素ＰＸ、９行目における１列目乃至３列目の画素ＰＸ）のみの出力信号が、対応する垂直信号線２７に出力し得る状態となっている。

期間Ｔ３の開始直後から一定時間だけ、３行目、６行目及び９行目の制御信号φＲＳＴ（３），φＲＳＴ（６），φＲＳＴ（９）がハイレベルにされ、３行目、６行目及び９行目の画素ＰＸのリセットトランジスタＲＳＴが一旦オンにされ、フローティング容量部ＦＤの電位（増幅トランジスタＡＭＰのゲートの電位）が一旦電圧レベルＶＤＤにリセットされる。

期間Ｔ３中のその後の時点から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがハイレベルにされることによって、３行目における４列目乃至６列目及び１０列目乃至１２列目の画素ＰＸ、６行目における７列目乃至９列目の画素ＰＸ、及び、９行目における１列目乃至３列目の画素ＰＸの増幅トランジスタＡＭＰのゲートに現れる電位が、当該画素ＰＸの増幅トランジスタＡＭＰで増幅された後に当該画素ＰＸの選択トランジスタＳＥＬ，ＡＳＥＬを経由して、当該画素ＰＸに対応する垂直信号線２７に出力され、カラムアンプ２９で増幅された後に、暗信号としてＣＤＳ回路３０によりサンプリングされる。

期間Ｔ３中のその後の時点から一定期間だけ、３行目、６行目及び９行目の制御信号φＴＸ（３），φＴＸ（６），φＴＸ（９）がハイレベルにされて３行目、６行目及び９行目の画素ＰＸの転送トランジスタＴＸがオンにされる。これにより、３行目、６行目及び９行目の画素ＰＸのフォトダイオードＰＤに蓄積されていた信号電荷が、３行目、６行目及び９行目の画素ＰＸのフローティング容量部ＦＤにそれぞれ転送される。３行目、６行目及び９行目の画素ＰＸのフローティング容量部ＦＤの電位（増幅トランジスタＡＭＰのゲートの電位）は、ノイズ成分を除くと、この各信号電荷の量と３行目、６行目及び９行目の画素ＰＸのフローティング容量部ＦＤの各容量値の逆数とに比例した値となる。

期間Ｔ３中のその後の時点から一定期間だけ、光信号サンプリング信号φＳＩＧＣがハイレベルにされることによって、３行目における４列目乃至６列目及び１０列目乃至１２列目の画素ＰＸ、６行目における７列目乃至９列目の画素ＰＸ、及び、９行目における１列目乃至３列目の画素ＰＸの増幅トランジスタＡＭＰのゲートに現れる電位が、当該画素ＰＸの増幅トランジスタＡＭＰで増幅された後に当該画素ＰＸの選択トランジスタＳＥＬ，ＡＳＥＬを経由して、当該画素ＰＸに対応する垂直信号線２７に出力され、カラムアンプ２９で増幅された後に、光信号としてＣＤＳ回路３０によりサンプリングされる。

その後にφＳＩＧＣがローレベルになった時点の後に、ＣＤＳ回路３０は、先程サンプリングした暗信号と先程サンプリングした光信号との差分に応じた信号を出力する。Ａ／Ｄ変換器３１は、この差分に応じた信号をデジタル信号に変換して保持する。各Ａ／Ｄ変換器３１に保持されたデジタルの画像信号は、水平読み出し回路３２によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。

このようにして、図６に示すように設定された複数の部分領域の画素ＰＸの出力信号が読み出される。

図９は、部分領域撮影モードにおいて、固体撮像素子４の撮像領域２１のうちの読み出す部分領域の他の設定例を模式的に示す図であり、図６に対応している。図１０は、図１中の固体撮像素子４において図９に示す設定例を実現する選択制御信号φＡＳＥＬを示しており、図７に対応している。

図９において、読み出す２つの部分領域として設定された既定部分領域ＡＲ（１，１），ＡＲ（１，２），ＡＲ（２，３），ＡＲ（２，４）には、ハッチングを付している。本例では、読み出す１つの部分領域は、２つの既定部分領域ＡＲ（１，１），ＡＲ（１，２）からなり、読み出す他の１つの部分領域は、２つの既定部分領域ＡＲ（２，３），ＡＲ（２，４）からなる。

このように、本実施の形態では、読み出す１つ以上の部分領域の各々は、１つの既定部分領域ＡＲからなるものでもよいし、複数の既定部分領域ＡＲからなるものでもよい。また、本実施の形態では、複数の部分領域を読み出す場合、各部分領域は必ずしも同数の既定部分領域ＡＲからなる必要はなく、読み出す１つの部分領域を構成する既定部分領域ＡＲの数は、読み出す他の１つの部分領域を構成する既定部分領域ＡＲの数と異なっていてもよい。

本実施の形態では、部分領域撮影モードにおいて、読み出す部分領域が図９に示すように設定される場合にも、例えば、読み出す部分領域が図６に示すように設定される場合と同じく図８に示すように読み出し制御が行われる。

図１１は、部分領域撮影モードにおいて、固体撮像素子４の撮像領域２１のうちの読み出す部分領域の更に他の設定例を模式的に示す図であり、図６に対応している。図１２は、図１中の固体撮像素子４において図１１に示す設定例を実現する選択制御信号φＡＳＥＬを示しており、図７に対応している。

図１１において、読み出す４つの部分領域として設定された既定部分領域ＡＲ（３，１），ＡＲ（１，１），ＡＲ（２，３），ＡＲ（１，４）には、ハッチングを付している。図６に示す設定例及び図９に示す設定例では、既定部分領域ＡＲのいずれの列においても、２つ以上の既定部分領域ＡＲは読み出す領域として設定されていないのに対し、図１１に示す設定例では、既定部分領域ＡＲの１列目において、２つの既定部分領域ＡＲ（３，１），ＡＲ（１，１）が、読み出す部分領域として設定されている。

したがって、本実施の形態では、部分領域撮影モードにおいて、読み出す部分領域が図１１に示すように設定される場合にも、図８に示すように読み出し制御が行われるとすれば、２つ以上の画素ＰＸの出力信号が同時に同じ垂直信号線２７に読み出されて両者の信号が干渉してしまい、画素ＰＸの出力信号を適切に読み出すことができない。具体的には、図８中の期間Ｔ１において、１行目における１列目乃至３列目の画素ＰＸの出力信号と７行目における１列目乃至３列目の画素ＰＸの出力信号とが同時に同じ垂直信号線２７にそれぞれ読み出されて両者の信号が干渉してしまい、図８中の期間Ｔ２において、２行目における１列目乃至３列目の画素ＰＸの出力信号と８行目における１列目乃至３列目の画素ＰＸの出力信号とが同時にそれぞれ同じ垂直信号線２７に読み出されて両者の信号が干渉してしまい、図８中の期間Ｔ３において、３行目における１列目乃至３列目の画素ＰＸの出力信号と９行目における１列目乃至３列目の画素ＰＸの出力信号とが同時にそれぞれ同じ垂直信号線２７に読み出されて両者の信号が干渉してしまう。

そこで、本実施の形態では、部分領域撮影モードにおいて、読み出す部分領域が図１１に示すように設定されることも許容する場合には、垂直走査回路２２は、図８に示す読み出し制御に代えて、例えば図１３に示す読み出し制御を行えばよい。図１３は、図１中の固体撮像素子４の部分領域撮影モード時の読み出し制御の他の例を示すタイミングチャートであり、図８に対応している。

図１３に示す例では、垂直走査回路２２は、読み出す図１１に示す部分領域の設定に応じて、２つ以上の画素ＰＸの出力信号が同時に同じ垂直信号線２７に読み出されることがないこと必要条件として、可能な限り多くの画素行について同時に読み出し制御が行われるように、読み出し制御を行う。

具体的には、図１３に示す例では、垂直走査回路２２によって、期間Ｔ１において、撮像領域２１における１行目及び４行目の画素ＰＸの行について同時に読み出し制御が行われ、その次の期間Ｔ２において、撮像領域２１における２行目及び５行目の画素ＰＸの行について同時に読み出し制御が行われ、その次の期間Ｔ３において、撮像領域２１における３行目及び６行目の画素ＰＸの行について同時に読み出し制御が行われ、その次の期間Ｔ４において、撮像領域２１における７行目の画素ＰＸの行について読み出し制御が行われ、その次の期間Ｔ５において、撮像領域２１における８行目の画素ＰＸの行について読み出し制御が行われ、その次の期間Ｔ６において、撮像領域２１における９行目の画素ＰＸの行について読み出し制御が行われ、これにより１フレーム分の読み出しが終了する。期間Ｔ１〜Ｔ６を順次繰り返すことで、複数のフレームがローリング電子シャッタにより読み出される。

本実施の形態では、領域設定回路２３は、部分領域撮影モードにおいて、読み出す部分領域の設定に際して、既定部分領域ＡＲのいずれの列においても、２つ以上の既定部分領域ＡＲは読み出す領域として同時に設定しないという制約の下で、読み出す領域を任意に設定し得るようにしておき、垂直走査回路２２は、部分領域撮影モードにおいて常に図８に示す読み出し制御を行うように構成してもよい。以下の説明では、このような構成を「制約有り部分領域設定の構成」と呼ぶ。この場合には、図６に示すような領域設定や図９に示すような領域設定は許容されるが、図１１に示すような領域設定は許容されない。このような垂直走査回路２２は、例えば、垂直シフトレジスタやスイッチ等を用いて構成したり、メモリ等を用いたデコーダ回路を用いて構成したりすることができる。

あるいは、本実施の形態では、領域設定回路２３は、部分領域撮影モードにおいて、読み出す部分領域の設定に際して、何らの制約もなく読み出す領域を任意に設定し得るようにしておき、垂直走査回路２２は、部分領域撮影モードにおいて、部分領域の設定に応じて、２つ以上の画素ＰＸの出力信号が同時に同じ垂直信号線２７に読み出されることがないこと必要条件として、可能な限り多くの画素行について同時に読み出し制御が行われるような読み出し制御を行うように構成してもよい。以下の説明では、このような構成を「制約無し部分領域設定の構成」と呼ぶ。この場合には、図６に示すような領域設定や図９に示すような領域設定のみならず、図１１に示すような領域設定も許容される。垂直走査回路２２は、図６に示すような領域設定や図９に示すような領域設定の場合には、例えば、図８に示す読み出し制御を行い、図１１に示すような領域設定の場合には、例えば、図１３に示すような読み出し制御を行う。このような垂直走査回路２２は、その都度必要な行選択を実現するように、例えば、メモリ等を用いたデコーダ回路を用いて構成することができる。

先の説明からわかるように、本実施の形態では、領域設定回路２３は、撮像領域２１のうちの所望の複数の部分領域の画素ＰＸの選択トランジスタＡＳＥＬを選択状態する領域設定部を構成している。また、本実施の形態では、垂直走査回路２２は、前記複数の部分領域の各行の画素ＰＸの選択トランジスタＳＥＬを選択状態にしつつ、選択トランジスタＳＥＬが選択状態にされた行の画素ＰＸに対して読み出し制御を行う制御部を構成している。

そして、垂直走査回路２２は、図６に示すような領域設定や図９に示すような領域設定の場合において図８に示す読み出し制御を行う場合や、図１１に示すような領域設定の場合において図１１に示す読み出し制御を行う場合には、前記複数の部分領域（読み出し領域として設定される複数の部分領域）のうちの少なくとも１つの部分領域の１つの行の画素ＰＸの選択トランジスタＳＥＬ、及び、前記複数の部分領域のうちの他の少なくとも１つの部分領域の、前記１つの行と異なる１つの行の画素ＰＸの選択トランジスタＳＥＬを、同時に選択状態にしつつ、これらの行の画素ＰＸに対して読み出し制御を行うことになる。ここで、前記少なくとも１つの部分領域の画素ＰＸの出力信号を受け取るいずれの垂直信号線２７も、前記他の少なくとも１つ部分領域の画素ＰＸの出力信号を受け取るいずれの垂直信号線２７とも異なる。

また、垂直走査回路２２は、図６に示すような領域設定や図９に示すような領域設定の場合において図８に示す読み出し制御を行う場合には、前記複数の部分領域（読み出し領域として設定される複数の部分領域）の各部分領域の１つの行の画素ＰＸの選択トランジスタＳＥＬを同時に選択状態にしつつこれらの行の画素ＰＸに対して読み出し制御を行い、この制御を前記複数の部分領域の各部分領域の残りの行の前記画素について順次繰り返すことになる。ここで、前記複数の部分領域の画素ＰＸの行数が互いに同一である。また、前記複数の部分領域のうちの少なくとも１つの部分領域の画素ＰＸのいずれの行も、前記複数の部分領域のうちの他の少なくとも１つの部分領域の画素ＰＸのいずれの行とも異なる。さらに、前記複数の部分領域の各部分領域の画素ＰＸの出力信号を受け取るいずれの垂直信号線２７も、前記複数の部分領域のうちの当該部分領域以外の部分領域の画素ＰＸの出力信号を受け取るいずれの垂直信号線２７とも異なる。

図１４は、図１中の固体撮像素子４の全領域撮影モード時の読み出し制御の一例を示すタイミングチャートであり、図８及び図１３に対応している。全領域撮影モードは、固体撮像素子４の撮像領域２１の全領域の画素ＰＸの出力信号を読み出す動作モードである。

全領域撮影モード時には、全ての既定部分領域ＡＲの選択トランジスタＡＳＥＬのゲートに供給されるいずれの選択制御信号φＡＳＥＬも、ハイレベル（Ｈ）に維持される。これにより、撮像領域２１の全領域（全ての既定部分領域ＡＲ）の選択トランジスタＡＳＥＬがオンに維持される。

本実施の形態では、全領域撮影モードでは、例えば、図１４に示すように読み出し制御が行われる。図１４に示す例では、垂直走査回路２２によって、期間Ｔ１〜Ｔ９の各期間において、撮像領域２１における１行目の画素ＰＸの行から９行目の画素ＰＸの行まで１行ずつについて順次読み出し制御が行われ、これにより１フレーム分の読み出しが終了する。静止画撮影時の全領域撮影モードでは、全画素ＰＸを同時にリセットするいわゆるグローバルリセット後にメカニカルシャッタ（図示せず）により露光が行われ、その後に期間Ｔ１〜Ｔ９が１回行われる。動画撮影時の全領域撮影モードでは、期間Ｔ１〜Ｔ９が順次繰り返され、複数のフレームがローリング電子シャッタにより読み出される。

本実施の形態では、固体撮像素子４の各画素ＰＸが選択トランジスタＳＥＬの他に選択トランジスタＡＳＥＬも有しているので、部分領域撮影モードにおいて、読み出す領域として例えば図６、図９及び図１１に示すように複数の部分領域を設定する場合、図８及び図１３に示すように読み出し制御を行うことができ、複数の異なる行の画素ＰＸを同時に読み出すことができる。したがって、本実施の形態によれば、１フレーム分の画像信号を読み出すのに要する時間を短縮することができ、所望の複数の部分領域を高速に読み出すことができる。具体的には、１フレーム分の画像信号を読み出すためには、全領域撮影モードでは図１４に示すように期間Ｔ１〜Ｔ９を要するのに対し、部分領域撮影モードでは、図８に示す場合には期間Ｔ１〜Ｔ３しか要しないとともに、図１３に示す場合には期間Ｔ１〜Ｔ６しか要しない。

なお、前記特許文献１に開示された撮像装置では、複数の異なる行の画素ＰＸを同時に読み出すことができないので、部分領域撮影モードにおいて、読み出す領域として複数の部分領域を設定する場合、１フレーム分の画像信号を読み出すのに本実施の形態に比べて長時間を要してしまう。例えば、前記特許文献１に開示された撮像装置では、部分領域撮影モードにおいて、読み出す領域として例えば図６及び図１１に示すように複数の部分領域を設定する場合、結局、全領域撮影モード時の図１４に示す読み出し制御と同様の読み出し制御を行わざるを得ず、１フレーム分の画像信号を読み出すのに長時間を要してしまう。

本実施の形態による電子カメラ１は、使用者が操作部１４を介して第１の部分領域撮影モードを指令すると、図１５に示す動作を行う。図１５は、図１に示す電子カメラ１の第１の部分領域撮影モード時の動作の一例を示す概略フローチャートである。

ＣＰＵ９は、操作部１４により第１の部分領域撮影モードが指令されると、まず、自動露光制御（ＡＥ）及び自動焦点制御（ＡＦ）を実現する（ステップＳ１）。ステップＳ１におけるＡＥは、例えば、ＣＰＵ９が固体撮像素子４とは別に設けられた自動露光用測光センサ（図示せず）からの測光信号に基づいて最適な露光量を演算し、撮影レンズ２の絞りがこの露光量に応じた絞りとなるようにレンズ制御部３を制御することによって、実現される。また、ステップＳ１におけるＡＦは、例えば、ＣＰＵ９が固体撮像素子４とは別に設けられた焦点検出センサ（図示せず）からの信号に基づいて、デフォーカス量を演算し、このデフォーカス量に応じてレンズ制御部３が撮影レンズ２の焦点駆動して撮影レンズ２を合焦させることによって、実現される。なお、固体撮像素子４の画素ＰＸの出力信号を読み出してその信号を自動露光用測光信号として用いてもよい。また、固体撮像素子４を焦点検出用信号も得られるように構成し、その信号を用いてＡＦを実現してもよい。

なお、ステップＳ１や後述するステップＳ６でＡＥ及びＡＦを行う代わりに、前記絞りや焦点合わせ等は、予め使用者によりいわゆる手動設定しておくものとしてもよい。

次に、ＣＰＵ９は、撮像制御部５を介して領域設定回路２３を制御して、領域設定回路２３から全ての既定部分領域ＡＲの選択トランジスタＡＳＥＬのゲートに供給される全ての選択制御信号φＡＳＥＬをハイレベルにし、撮像領域２１の全領域を読み出し領域として設定する（ステップＳ２）。

この状態で、ＣＰＵ９は、撮像制御部５を介して垂直走査回路２２等を制御して、図１４に示す全領域撮影モード時の読み出し制御を実現し、１フレーム分の全領域の画像データを得てメモリ７に一旦格納する（ステップＳ３）。なお、ここでは、図１４中の期間Ｔ１に先立って、全画素ＰＸを同時にリセットするいわゆるグローバルリセット後に、図示しないメカニカルシャッタで露光しておく。

次いで、ＣＰＵ９は、ステップＳ３で得られた画像を表示部１０に表示させ（ステップＳ４）、使用者に撮影しようとする所望の部分領域の指定を促す。なお、ＣＰＵ９は、前記制約有り部分領域設定の構成が採用されている場合には許容される領域指定のみを受け付け、前記制約無し部分領域設定の構成が採用されている場合には、制約無しに領域指定を受け付ける。使用者が表示された画像を見ながら操作部１４によって自身が望む部分領域を指定する入力を行い、ＣＰＵ９がその指定を受け付けると、ＣＰＵ９は、撮像制御部５を介して領域設定回路２３を制御して、その指定による１つ又は複数の部分領域に該当する既定部分領域ＡＲの選択トランジスタＡＳＥＬのゲートに供給される選択制御信号φＡＳＥＬを選択的にハイレベルにし、１つ又は複数の既定部分領域ＡＲを読み出し領域として選択的に設定する（ステップＳ５）。本実施の形態では、ＣＰＵ９、表示部１０及び操作部１４のこれらの機能によって、撮像領域２１のうちの所望の１又は複数の部分領域を指令するためのユーザインターフェースが構築されている。

引き続いて、ＣＰＵ９は、ステップＳ１と同様にＡＥ及びＡＦを行わせる（ステップＳ６）。ただし、ステップＳ６では、ステップＳ１と異なり、ステップＳ５で設定された部分領域について露光及び焦点合わせが最適化されるように行われる。

次に、ＣＰＵ９は、撮像制御部５を介して垂直走査回路２２等を制御して、前述した部分領域撮影モード時の読み出し制御を実現し、１フレーム分の部分領域の画像データを得てメモリ７に一旦格納し、記録部１１によりこの画像を部分領域の動画像として記録媒体１１ａに記録させる（ステップＳ７）。なお、図１５に示す動作によってステップＳ７が繰り返されることにより、ローリング電子シャッタが実現される。

その後、ＣＰＵ９は、操作部１４から部分領域動画撮影終了の指令が得られたか否かを判定し（ステップＳ８）、その指令がなければステップＳ７へ戻る一方、その指令があれば第１の部分領域撮影モードの一連の動作を終了する。

この第１の部分領域撮影モードでは、このようにして、使用者が任意に設定した所望の１つ又は複数の部分領域の動画像を取得することができる。そして、本実施の形態によれば、前述したように所望の複数の部分領域の１フレーム分の画像信号を読み出すのに要する時間を短縮することができ、所望の複数の部分領域を高速に読み出すことができるので、使用者が任意に設定した所望の複数の部分領域の動画像を高フレームレートで取得することができる。

したがって、この第１の部分領域撮影モードでは、使用者が任意の複数の着目対象をそれぞれ含む所望の複数の部分領域を指定することで、視野中の複数の着目対象の変化（例えば、形状や大きさや向きや色などの変化）の過程を細かく捕らえた動画像を取得することができ、その動画像によって、視野中の複数の着目対象の変化を見逃さずに観察することができる。例えば、本実施の形態による電子カメラ１が顕微鏡に組み込まれ顕微鏡像を撮像する撮像装置である場合には、細胞を培養しているシャーレを視野とする場合、複数の細胞の変化の過程（例えば、細胞分裂の様子や、心筋細胞の拍動の様子など）を細かく捕らえた動画像を取得することができる。

本実施の形態による電子カメラ１は、使用者が操作部１４を介して第２の部分領域撮影モードを指令すると、図１６に示す動作を行う。図１６は、図１に示す電子カメラ１の第２の部分領域撮影モード時の動作の一例を示す概略フローチャートである。前記第１の部分領域撮影モードは、部分領域が使用者が指定した領域に固定されるモードであるのに対し、第２の部分領域撮影モードは、撮影される部分領域が着目対象の移動に自動的に追従していくモードである。

ＣＰＵ９は、操作部１４により第２の部分領域撮影モードが指令されると、図１５中のステップＳ１〜Ｓ３とそれぞれ同じステップＳ１１〜Ｓ１３を行う。

次に、ＣＰＵ９は、ステップＳ１３でメモリ７に格納された画像に対して公知の画像認識手法による画像認識処理を行い、所望の着目対象（例えば、人の全身、人の顔、移動体、細胞など）を認識し、画像上の位置や大きさ等を検出する（ステップＳ１４）。

次いで、ＣＰＵ９は、ステップＳ１４により着目対象が認識されたか否かを判定し（ステップＳ１５）、着目対象が認識されればステップＳ１６へ移行する一方で、着目対象が認識されなければステップＳ２７へ移行する。ステップＳ２７において、ＣＰＵ９は、操作部１４から部分領域動画撮影終了の指令が得られたか否かを判定し、その指令がなければステップＳ１１へ戻る一方、その指令があれば第２の部分領域撮影モードの一連の動作を終了する。

ステップＳ１６において、ＣＰＵ９は、撮像制御部５を介して領域設定回路２３を制御して、ステップＳ１４の認識結果に応じて、１つ又は複数の既定部分領域ＡＲを読み出し領域として選択的に設定する。具体的には、ＣＰＵ９は、撮像制御部５を介して領域設定回路２３を制御して、ステップＳ１４で認識された各着目対象及びそのある程度の周囲を含む１つ又は複数の部分領域に該当する既定部分領域ＡＲの選択トランジスタＡＳＥＬのゲートに供給される選択制御信号φＡＳＥＬを選択的にハイレベルにする。

引き続いて、ＣＰＵ９は、ステップＳ１１と同様にＡＥ及びＡＦを行わせる（ステップＳ１７）。ただし、ステップＳ１７では、ステップＳ１１と異なり、ステップＳ１６で設定された部分領域について露光及び焦点合わせが最適化されるように行われる。

その後、ＣＰＵ９は、カウント値ｑをゼロにリセットする（ステップＳ１８）。このカウント値ｑは、部分領域を最新に設定した後に撮影したフレーム数を示すものである。

次に、ＣＰＵ９は、撮像制御部５を介して垂直走査回路２２等を制御して、前述した部分領域撮影モード時の読み出し制御を実現し、１フレーム分の部分領域の画像データを得てメモリ７に一旦格納し、記録部１１によりこの画像を現在設定されている部分領域の動画像として記録媒体１１ａに記録させる（ステップＳ１９）。なお、図１６に示す動作によってステップＳ１９が繰り返されることにより、ローリング電子シャッタが実現される。

次いで、ＣＰＵ９は、カウント値ｑを１だけインクリメントした（ステップＳ２０）後、操作部１４から部分領域動画撮影終了の指令が得られたか否かを判定し（ステップＳ２１）、その指令がなければステップＳ２２へ移行一方、その指令があれば第２の部分領域撮影モードの一連の動作を終了する。

ステップＳ２２において、ＣＰＵ９は、現在のカウント値ｑが値Ｑ以上であるか否かを判定し、ｑ≧ＱでなければステップＳ１９へ戻る一方、ｑ≧ＱであればステップＳ２３へ移行する。この値Ｑは、第２の部分領域撮影モードの開始前に、予め使用者により操作部１４を介して任意に設定された１以上の値である。値Ｑは、部分領域の再設定のタイミングを決める値である。以下の説明からわかるように、一旦設定した部分領域で撮影したフレーム数が値Ｑに達したときに、部分領域が再設定されることになる。着目対象の移動速度が高い場合には、着目対象に対する追従性を高めるべく値Ｑは比較的小さい値に設定され、着目対象の移動速度が低い場合には、ステップＳ２３，Ｓ２６などの時間を低減して総合的なフレームレートを高めるべく値Ｑは比較的大きい値に設定される。

ステップＳ２３において、ステップＳ１９でメモリ７に最新に格納されたフレームの各部分領域の画像に対して公知の画像認識手法による画像認識処理を行い、所望の着目対象を認識し、画像上の位置や大きさ等を検出する。

引き続いて、ＣＰＵ９は、ステップＳ２３により着目対象が認識されたか否かを判定し（ステップＳ２４）、着目対象が認識されればステップＳ２５へ移行する一方で、着目対象が認識されなければステップＳ２７へ移行する。

ステップＳ２５において、ＣＰＵ９は、撮像制御部５を介して領域設定回路２３を制御して、ステップＳ２３の認識結果に応じて、１つ又は複数の既定部分領域ＡＲを読み出し領域として選択的に設定する。

その後、ＣＰＵ９は、ステップＳ１７と同様にＡＥ及びＡＦを行わせた（ステップＳ２６）後に、ステップＳ１８へ戻る。ただし、ステップＳ２６では、ステップＳ１７と異なり、ステップＳ２５で最新に設定された部分領域について露光及び焦点合わせが最適化されるように行われる。

この第２の部分領域撮影モードでは、このようにして、着目対象の移動に自動的に追従して設定された複数の部分領域の動画像を取得することができる。そして、本実施の形態によれば、前述したように所望の複数の部分領域の１フレーム分の画像信号を読み出すのに要する時間を短縮することができ、所望の複数の部分領域を高速に読み出すことができるので、着目対象の移動に自動的に追従して設定された部分領域の動画像を高フレームレートで取得することができるとともに、着目対象の移動速度が高くてもＡＦ等に要する時間を確保することができることから合焦状態の動画像を得ることができて追従性が高まる。

したがって、この第２の部分領域撮影モードは、例えば、着目対象を人の全身や顔とした監視カメラとして利用する場合などに有効である。複数人の全身又は顔の変化の過程を細かく撮影することができると、複数人の姿勢変化や表情の変化や唇の動きの変化の過程を細かく知ることができ、監視対象から高度な情報を得ることができる。例えば、複数人の格闘の様子を子細に知ることができたり、読唇術を利用して複数人の会話の内容を知ることができたりする。

また、前記第２の部分領域撮影モードは、例えば、本実施の形態による電子カメラ１が顕微鏡に組み込まれ顕微鏡像を撮像する撮像装置である場合においても、有効である。着目対象として細胞や微生物等を観察する場合において、その移動速度が極低速であったとしても、当該着目対象が移動し得る場合には、前記第１の部分領域撮影モードでは、長時間経過した後には、使用者が設定した部分領域から着目対象が外れてしまう可能性がある。これに対し、前記第２の部分領域撮影モードは、着目対象の移動に自動的に追従して設定された複数の部分領域の動画像を取得することができるので、このような着目対象であっても、長時間に渡って高フレームレートで撮像することができる。

なお、本実施の形態による電子カメラ１は、使用者が操作部１４を介して静止画撮影モードを指令すると、通常の電子カメラと同様の静止画撮影動作が行われ、使用者が操作部１４を介して動画撮影時の全領域撮影モードを指令するとその動作が行われるが、ここではその説明は省略する。

［第２の実施の形態］

図１７は、本発明の第２の実施の形態による電子カメラで用いられる固体撮像素子４１の概略構成を示す回路図であり、図２に対応している。図１８は、図１７に示す固体撮像素子４１の撮像領域２１の一部をなす既定部分領域ＡＲを示す回路図であり、図４に対応している。図１９は、図１８に示す回路を抽象化して示す回路図であり、図５に対応している。図２０は、図１７に示す固体撮像素子４１において図６に示す設定例と同じ設定を実現する電源電圧信号φＶＤＤを示す図であり、図７に対応している。

図１７乃至図１９において、図２、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点である。

本実施の形態では、前記第１の実施の形態による電子カメラ１において、固体撮像素子４に代えて固体撮像素子４１が用いられている。

前記第１の実施の形態では、撮像領域２１の各画素ＰＸにおいて選択トランジスタＡＳＥＬ設けられているのに対し、本実施の形態では、撮像領域２１の各画素ＰＸにおいて、選択トランジスタＡＳＥＬ及び制御線３３が取り除かれ、選択トランジスタＳＥＬのソースが、当該画素ＰＸに対応する垂直信号線２７に接続されている。

前記第１の実施の形態では、全画素ＰＸの増幅トランジスタＡＭＰのドレイン（図４中のｂ点）は、給電線３４により共通に接続され、そこには、増幅トランジスタＡＭＰの電源電圧として、増幅トランジスタＡＭＰの動作に有効である有効電圧レベルＶＤＤが固定的に供給される。これに対し、本実施の形態では、給電線３４は各既定部分領域ＡＲ毎に電気的に分離され、各画素ＰＸの増幅トランジスタＡＭＰのドレイン（図１８中のｂ点）は、既定部分領域ＡＲ毎に給電線３４により共通に接続され、そこには、増幅トランジスタＡＭＰの電源電圧として電源電圧信号φＶＤＤが領域設定回路２３から供給される。なお、各画素ＰＸのリセットトランジスタＲＳＴのドレインは、給電線３４により、当該画素ＰＸの増幅トランジスタＡＭＰのドレイン（図１８中のｂ点）に接続されている。

図１９は、図１８に示す回路を、給電線３４による各既定部分領域ＡＲの増幅トランジスタＡＭＰのドレイン（ｂ点）の接続関係に着目して抽象化して示したものである。各電源電圧信号φＶＤＤを既定部分領域ＡＲ毎に区別する場合、ｊ行目かつｋ列目の既定部分領域ＡＲ（ｊ，ｋ）の画素ＰＸの増幅トランジスタＡＭＰのドレインに供給される電源電圧信号φＶＤＤは符号φＶＤＤ（ｊ，ｋ）で示す。なお、給電線３４の実際の配置（引き回す経路等）は、何ら限定されるものではない。

本実施の形態では、領域設定回路２３は、撮像制御部５による制御下で、各制御信号φＡＳＥＬに代えて、各電源電圧信号φＶＤＤを出力する給電制御回路として構成されている。各電源電圧信号φＶＤＤは、増幅トランジスタＡＭＰの動作に有効である有効電圧レベルＶＤＤ、又は、増幅トランジスタＡＭＰの動作に有効ではない非有効電圧レベル（ここでは、０Ｖとするが、必ずしも０Ｖに限らない。）となり、領域設定回路２３は、各画素ＰＸの増幅トランジスタＡＭＰの電源電圧としてＶＤＤ又は０Ｖを選択的に供給する。

本実施の形態において、各画素ＰＸにおいて電源電圧信号φＶＤＤがＶＤＤとなって増幅トランジスタＡＭＰが有効に動作する状態及び電源電圧信号φＶＤＤが０Ｖとなって増幅トランジスタＡＭＰが有効に動作しない状態は、各画素ＰＸの出力信号の垂直信号線２７への出力の可否に関して、前記第１の実施の形態において、各画素ＰＸにおいて制御信号φＡＳＥＬがハイレベルになって選択トランジスタＡＳＥＬがオンした状態及び制御信号φＡＳＥＬがローレベルになって選択トランジスタＡＳＥＬがオフした状態と、それぞれ実質的に同じになる。

したがって、本実施の形態では、各画素ＰＸの出力信号は、当該画素ＰＸの選択トランジスタＳＥＬが選択状態（オン状態）であるとともに当該画素ＰＸの増幅トランジスタＡＭＰの電源電圧として供給される電源電圧信号φＶＤＤが有効電圧レベルＶＤＤである場合にのみ、当該画素ＰＸの出力信号及び当該画素ＰＸに対して列方向に並んだ画素ＰＸの出力信号を受け取る垂直信号線２７に出力される。

本実施の形態では、領域設定回路２３が、前記第１の実施の形態において各φＡＳＥＬとしてハイレベル信号を供給する代わりに各電源電圧信号φＶＤＤとして有効電圧レベルＶＤＤを供給し、前記第１の実施の形態において各φＡＳＥＬとしてローレベル信号を供給する代わりに各電源電圧信号φＶＤＤとして０Ｖを供給することによって、前記第１の実施の形態と同様の動作が実現される。例えば、本実施の形態において、図６に示す領域設定例と同じ設定を実現する場合には、領域設定回路２３は図２０に示す各電源電圧信号φＶＤＤを出力すればよい。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。また、本実施の形態では、各画素ＰＸにおいて選択トランジスタＡＳＥＬが設けられていないので、各画素ＰＸの構成が簡単となる。

［第３の実施の形態］

図２１は、本発明の第３の実施の形態による電子カメラで用いられる固体撮像素子５１の概略構成を示す回路図であり、図２に対応している。図２２は、図２１に示す固体撮像素子５１の撮像領域２１の一部をなす既定部分領域ＡＲを示す回路図であり、図４に対応している。図２３は、図２１に示す固体撮像素子５１の部分領域撮影モード時の読み出し制御の一例を示すタイミングチャートであり、図８に対応している。

図２１乃至図２３において、図２、図４及び図８中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点である。

本実施の形態では、前記第１の実施の形態による電子カメラ１において、固体撮像素子４に代えて固体撮像素子５１が用いられている。

前記第１の実施の形態では、撮像領域２１の各画素ＰＸにおいて選択トランジスタＳＥＬ設けられているのに対し、本実施の形態では、撮像領域２１の各画素ＰＸにおいて、選択トランジスタＳＥＬ及び接続線２６が取り除かれ、選択トランジスタＡＳＥＬのドレインが、当該画素ＰＸの増幅トランジスタＡＭＰのソースに接続されている。

前記第１の実施の形態では、全画素ＰＸの増幅トランジスタＡＭＰのドレイン（図４中のｂ点）は、給電線３４により共通に接続され、そこには、増幅トランジスタＡＭＰの電源電圧として、増幅トランジスタＡＭＰの動作に有効である有効電圧レベルＶＤＤが固定的に供給される。これに対し、本実施の形態では、給電線３４は画素ＰＸの行毎に電気的に分離され、各画素ＰＸの増幅トランジスタＡＭＰのドレイン（図２２中のｂ点）は、画素ＰＸの行毎に給電線３４により共通に接続され、そこには、増幅トランジスタＡＭＰの電源電圧として電源電圧信号φＶＤＤが、給電制御回路５２から供給される。各電源電圧信号φＶＤＤを画素ＰＸの行毎に区別する場合、ｎ行目の画素ＰＸの増幅トランジスタＡＭＰのドレインに供給される電源電圧信号φＶＤＤは符号φＶＤＤ（ｎ）で示す。なお、各画素ＰＸのリセットトランジスタＲＳＴのドレインは、給電線３４により、当該画素ＰＸの増幅トランジスタＡＭＰのドレイン（図２２中のｂ点）に接続されている。

本実施の形態では、給電制御回路５２は、垂直走査回路２２の一部として設けられ、撮像制御部５による制御下で、各制御信号φＳＥＬに代えて各電源電圧信号φＶＤＤを出力する。各電源電圧信号φＶＤＤは、増幅トランジスタＡＭＰの動作に有効である有効電圧レベルＶＤＤ、又は、増幅トランジスタＡＭＰの動作に有効ではない非有効電圧レベル（ここでは、０Ｖとするが、必ずしも０Ｖに限らない。）となり、給電制御回路５２は、各画素ＰＸの増幅トランジスタＡＭＰの電源電圧としてＶＤＤ又は０Ｖを選択的に供給する。

本実施の形態において、各画素ＰＸにおいて電源電圧信号φＶＤＤがＶＤＤとなって増幅トランジスタＡＭＰが有効に動作する状態及び電源電圧信号φＶＤＤが０Ｖとなって増幅トランジスタＡＭＰが有効に動作しない状態は、各画素ＰＸの出力信号の垂直信号線２７への出力の可否に関して、前記第１の実施の形態において、各画素ＰＸにおいて制御信号φＳＥＬがハイレベルになって選択トランジスタＳＥＬがオンした状態及び制御信号φＳＥＬがローレベルになって選択トランジスタＳＥＬがオフした状態と、それぞれ実質的に同じになる。

したがって、本実施の形態では、各画素ＰＸの出力信号は、当該画素ＰＸの選択トランジスタＡＳＥＬが選択状態（オン状態）であるとともに当該画素ＰＸの増幅トランジスタＡＭＰの電源電圧として供給される電源電圧信号φＶＤＤが有効電圧レベルＶＤＤである場合にのみ、当該画素ＰＸの出力信号及び当該画素ＰＸに対して列方向に並んだ画素ＰＸの出力信号を受け取る垂直信号線２７に出力される。

本実施の形態では、給電制御回路５２が、前記第１の実施の形態において各φＳＥＬとしてハイレベル信号を供給する代わりに各電源電圧信号φＶＤＤとして有効電圧レベルＶＤＤを供給し、前記第１の実施の形態において各φＳＥＬとしてローレベル信号を供給する代わりに各電源電圧信号φＶＤＤとして０Ｖを供給することによって、前記第１の実施の形態と同様の動作が実現される。例えば、本実施の形態において、部分領域撮影モードにおいて、読み出す部分領域が図６に示すように設定される場合には、垂直走査回路２２は、図２３に示すように読み出し制御を行えばよい。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。また、本実施の形態では、各画素ＰＸにおいて選択トランジスタＳＥＬが設けられていないので、各画素ＰＸの構成が簡単となる。

［第４の実施の形態］

図２４は、本発明の第４の実施の形態による電子カメラで用いられる固体撮像素子６１の概略構成を示す回路図であり、図２に対応している。図２５は、図２４に示す固体撮像素子６１の撮像領域２１の一部をなす既定部分領域ＡＲを示す回路図であり、図４に対応している。図２６は、図２５に示す回路を抽象化して示す回路図であり、図５に対応している。図２７は、図２４に示す固体撮像素子６１の部分領域撮影モード時の読み出し制御の一例を示すタイミングチャートであり、図８に対応している。図２４乃至図２７において、図２、図４、図５及び図８中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態では、前記第１の実施の形態による電子カメラ１において、固体撮像素子４に代えて固体撮像素子６１が用いられている。

本実施の形態が前記第１の実施の形態と異なる所は、列方向に隣り合う２つの画素ＰＸ毎に、当該２つの画素ＰＸが１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬ，ＡＳＥＬを共有している点と、垂直走査回路２２が、図８に示すような制御信号φＳＥＬ，φＲＳＴ，φＴＸに代えて、図２７に示すような制御信号φＳＥＬ，φＲＳＴ，φＴＸＡ，φＴＸＢを出力するように構成されている点である。

図２４乃至図２６では、１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬ，ＡＳＥＬを共有する２つの画素ＰＸを、画素ブロックＢＬとして示している。また、図２４及び図２５では、画素ブロックＢＬ内の下側の画素ＰＸのフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＡ，ＴＸＡで示し、画素ブロックＢＬ内の上側の画素ＰＸのフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＢ，ＴＸＢで示し、両者を区別している。また、転送トランジスタＴＸＡのゲートに供給される制御信号をφＴＸＡとし、転送トランジスタＴＸＢのゲート電極に供給される制御信号をφＴＸＢとし、両者を区別している。

図２及び図４ではＮ，ｎ等は画素行を示しているが、図２４及び図２５ではＮ，ｎ等は画素ブロックＢＬの行を示している。画素ブロックＢＬの１行は、画素ＰＸの２行に相当している。図４及び図５では、各既定部分領域ＡＲはＡ行Ｂ列のＡ×Ｂ個の画素ＰＸからなるが、図２５及び図２６では、各既定部分領域ＡＲはＡ行Ｂ列のＡ×Ｂ個の画素ブロックＢＬ（２×Ａ×Ｂ個の画素ＰＸ）からなる。なお、各既定部分領域ＡＲを構成するフォトダイオードＰＤの行数は２以上でかつフォトダイオードＰＤの列数は１以上であればよく、本実施の形態では、１つの画素ブロックＢＬが２つのフォトダイオードＰＤを有しているので、各既定部分領域ＡＲを構成する画素ブロックＢＬの行数は１以上でかつ画素ブロックＢＬの列数は１以上であればよい。

本実施の形態では、部分領域撮影モードにおいて、読み出す部分領域が図６や図９に示すように設定される場合には、例えば、図８に示す読み出し制御に代えて、図２７に示す読み出し制御が行われる。なお、ここでは、図６及び図９中のｎは画素ブロックＢＬの行を示し、図６及び図９中のｍは画素ブロックＢＬの列を示すものとする。

図２７に示す例では、垂直走査回路２２によって、期間Ｔ１において、各既定部分領域ＡＲにおける１行目の画素ブロックＢＬの行に相当する撮像領域２１における１行目、４行目及び７行目の画素ブロックＢＬの行について同時に読み出し制御が行われ、その次の期間Ｔ２において、各既定部分領域ＡＲにおける２行目の画素ブロックＢＬの行に相当する撮像領域２１における２行目、５行目及び８行目の画素ブロックＢＬの行について同時に読み出し制御が行われ、その次の期間Ｔ３において、各既定部分領域ＡＲにおける３行目の画素ブロックＢＬの行に相当する撮像領域２１における３行目、６行目及び９行目の画素ブロックＢＬの行について同時に読み出し制御が行われ、これにより１フレーム分の読み出しが終了する。期間Ｔ１〜Ｔ３を順次繰り返すことで、複数のフレームがローリング電子シャッタにより読み出される。

本実施の形態では、部分領域撮影モードにおいて、読み出す部分領域が図１１に示すように設定されることも許容する場合には、垂直走査回路２２は、図２７に示す読み出し制御に代えて、例えば、図８に示す読み出し制御を図２７に示す読み出し制御に変形したのと同様に図１３に示す読み出し制御を変形した読み出し制御を行えばよい。なお、ここでは、図１１中のｎは画素ブロックＢＬの行を示し、図１１中のｍは画素ブロックＢＬの列を示すものとする。

この例では、垂直走査回路２２は、読み出す図１１に示す部分領域の設定に応じて、２つ以上の画素ＰＸの出力信号が同時に同じ垂直信号線２７に読み出されることがないこと必要条件として、可能な限り多くの画素ブロックＢＬの行について同時に読み出し制御が行われるように、読み出し制御を行う。

本実施の形態では、領域設定回路２３は、部分領域撮影モードにおいて、読み出す部分領域の設定に際して、既定部分領域ＡＲのいずれの列においても、２つ以上の既定部分領域ＡＲは読み出す領域として同時に設定しないという制約の下で、読み出す領域を任意に設定し得るようにしておき、垂直走査回路２２は、部分領域撮影モードにおいて常に図２７に示す読み出し制御を行うように構成してもよい。以下の説明では、このような構成を「制約有り部分領域設定の構成」と呼ぶ。この場合には、図６に示すような領域設定や図９に示すような領域設定は許容されるが、図１１に示すような領域設定は許容されない。

あるいは、本実施の形態では、領域設定回路２３は、部分領域撮影モードにおいて、読み出す部分領域の設定に際して、何らの制約もなく読み出す領域を任意に設定し得るようにしておき、垂直走査回路２２は、部分領域撮影モードにおいて、部分領域の設定に応じて、２つ以上の画素ＰＸの出力信号が同時に同じ垂直信号線２７に読み出されることがないこと必要条件として、可能な限り多くの画素ブロックＢＬの行について同時に読み出し制御が行われるような読み出し制御を行うように構成してもよい。以下の説明では、このような構成を「制約無し部分領域設定の構成」と呼ぶ。この場合には、図６に示すような領域設定や図９に示すような領域設定のみならず、図１１に示すような領域設定も許容される。垂直走査回路２２は、図６に示すような領域設定や図９に示すような領域設定の場合には、例えば、図２７に示す読み出し制御を行い、図１１に示すような領域設定の場合には、例えば、図８に示す読み出し制御を図２７に示す読み出し制御に変形したのと同様に図１３に示す読み出し制御を変形した読み出し制御を行う。

本実施の形態では、全領域撮影モードでは、例えば、図８に示す読み出し制御を図２７に示す読み出し制御に変形したのと同様に図１４に示す読み出し制御を変形した読み出し制御が行われる。この例では、垂直走査回路２２によって、撮像領域２１における１行目の画素ブロックＢＬの行から９行目の画素ブロックＢＬの行まで１行ずつについて順次読み出し制御が行われ、これにより１フレーム分の読み出しが終了する。静止画撮影時の全領域撮影モードでは、全画素ＰＸを同時にリセットするいわゆるグローバルリセット後にメカニカルシャッタ（図示せず）により露光が行われ、その後に１行目から９行目までの各行の画素ブロックＢＬの読み出しが行われる。動画撮影時の全領域撮影モードでは、１行目から９行目までの各行の画素ブロックＢＬの読み出しが順次繰り返され、複数のフレームがローリング電子シャッタにより読み出される。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。なお、本実施の形態では、列方向に隣り合う２つの画素ＰＸ毎に、当該２つの画素ＰＸが１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬ，ＡＳＥＬを共有しているが、本発明では、例えば、列方向に隣り合う３つ以上の所定数の画素ＰＸ毎に、当該所定数の画素ＰＸが１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬ，ＡＳＥＬを共有するようにしてもよい。また、本発明では、前記第１の実施の形態を本実施の形態に変形したのと同様の変形を、前記第２及び第３の実施の形態に適用してもよい。

［第５の実施の形態］

図２８は、本発明の第５の実施の形態による電子カメラで用いられる固体撮像素子７１の概略構成を示す回路図であり、図２に対応している。図２９は、図２８に示す固体撮像素子７１の撮像領域２１の一部を示す回路図であり、図４に対応している。

図２８及び図２９において、図２及び図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点である。

本実施の形態では、前記第１の実施の形態による電子カメラ１において、固体撮像素子４に代えて固体撮像素子７１が用いられている。

本実施の形態では、撮像領域２１は各既定部分領域ＡＲには分けられていない。また、本実施の形態では、領域設定回路２３に代えて、行書込み制御回路７２及び列書込み制御回路７３が設けられている。

さらに、本実施の形態では、各画素ＰＸにおいて、コンデンサＨＣ及び書き込みトランジスタＷＴが追加されている。各画素ＰＸのコンデンサＨＣは、接地と当該画素ＰＸの選択トランジスタＡＳＥＬのゲートとの間に接続され、当該画素ＰＸの選択トランジスタＡＳＥＬを選択状態又は非選択状態にするための選択制御信号を保持する保持部を構成している。各画素ＰＸの書き込みトランジスタＷＴは、書き込み制御信号φＷＴＲ，φＷＴＣに応じて前記選択制御信号を当該画素ＰＸの前記保持部としてのコンデンサＨＣに書き込む書込み部を構成している。

本実施の形態では、書き込みトランジスタＷＴはｎＭＯＳトランジスタである。各画素ＰＸの書き込みトランジスタＷＴのソースは、当該画素ＰＸの選択トランジスタＡＳＥＬのゲートに接続されている。各画素ＰＸの書き込みトランジスタＷＴのゲートは、画素ＰＸの行毎に制御線７４により共通に接続され、そこには、行書込み制御回路７２から第１の書き込み制御信号φＷＴＲが供給される。各画素ＰＸの書き込みトランジスタＷＴのドレインは、画素ＰＸの列毎に共通に接続され、そこには、列書込み制御回路７３から第２の書き込み制御信号φＷＴＣが供給される。各画素ＰＸの書き込みトランジスタＷＴは、そのゲートに供給される第１の書き込み制御信号φＷＴＲと、そのドレインに供給される第２の書き込み制御信号φＷＴＣとのアンドをとってそのアンド出力をそのソースに出力するアンド回路を構成している。前記書込み部として、書き込みトランジスタＷＴに代えて、例えば他のアンド回路を用いてもよい。

各第１の書き込み制御信号φＷＴＲを画素ＰＸの行毎に区別する場合、ｎ行目の画素ＰＸの書き込みトランジスタＷＴのゲートに供給される第１の書き込み制御信号φＷＴＲは符号φＷＴＲ（ｎ）で示す。各第２の書き込み制御信号φＷＴＣを画素ＰＸの列毎に区別する場合、ｍ列目の画素ＰＸの書き込みトランジスタＷＴのドレインに供給される第２の書き込み制御信号φＷＴＣは符号φＷＴＣ（ｍ）で示す。

図３０（ａ）は、図２８に示す固体撮像素子７１において、ｎ行目かつｍ列目の画素ＰＸのコンデンサＨＣにハイレベル信号（Ｈ信号）を書き込む場合の書き込み制御信号φＷＴＲ（ｎ），φＷＴＣ（ｍ）を示す図である。時点ｔ２１でｎ行目の書き込み制御信号φＷＴＲ（ｎ）をハイレベルに立ち上げ、その後の時点ｔ２２でｍ列目の書き込み制御信号φＷＴＣ（ｍ）をハイレベルに立ち上げ、その後の時点ｔ２３で書き込み制御信号φＷＴＲ（ｎ）をローレベルに立ち下げ、その後の時点ｔ２４で書き込み制御信号φＷＴＣを立ち下げる。これにより、ｎ行目かつｍ列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれて保持される。その結果、ｎ行目かつｍ列目の画素ＰＸの選択トランジスタＡＳＥＬがオン状態（選択状態）に保持される。

図３０（ｂ）は、図２８に示す固体撮像素子７１において、ｎ行目かつｍ列目の画素ＰＸのコンデンサＨＣにローレベル信号（Ｌ信号）を書き込む場合の書き込み制御信号φＷＴＲ（ｎ），φＷＴＣ（ｍ）を示す図である。ｍ列目の書き込み制御信号φＷＴＣ（ｍ）をローレベルに維持したまま、時点ｔ２１でｎ行目の書き込み制御信号φＷＴＲ（ｎ）をハイレベルに立ち上げ、その後の時点ｔ２３で書き込み制御信号φＷＴＲ（ｎ）をローレベルに立ち下げる。これにより、ｎ行目かつｍ列目の画素ＰＸのコンデンサＨＣにローレベル信号が書き込まれて保持される。その結果、ｎ行目かつｍ列目の画素ＰＸの選択トランジスタＡＳＥＬがオフ状態（非選択状態）に保持される。

行書込み制御回路７２は、図１中の撮像制御部５による制御下で、画素ＰＸの行毎に第１の書き込み制御信号φＷＴＲを供給する。列書込み制御回路７３は、図１中の撮像制御部５による制御下で、画素ＰＸの列毎に第２の書き込み制御信号φＷＴＣを供給する。行書込み制御回路７２及び列書込み制御回路７３は、全体として、各画素ＰＸの書込み部としての書き込みトランジスタＷＴに書き込み制御信号φＷＴＲ，φＷＴＣを供給する書き込み制御部を構成している。

本実施の形態では、行書込み制御回路７２、列書込み制御回路７３、並びに、各画素ＰＸの書き込みトランジスタＷＴ及びコンデンサＨＣは、全体として、撮像領域２１のうちの読み出す所望の１つ又は複数の部分領域の画素ＰＸの選択トランジスタＡＳＥＬを選択状態（オン状態）にする領域設定部を構成している。

図３１は、図２８に示す固体撮像素子７１において図６に示す領域設定例と同じ設定を実現する書き込み制御信号φＷＴＲ，φＷＴＣを示すタイミングチャートである。ここでは、図６において、各既定部分領域ＡＲには分けられていないものとするが、ハッチングを付した４つの部分領域を、読み出す４つの部分領域とする。

図３１に示す例では、まず、全画素ＰＸのコンデンサＨＣにローレベル信号を書き込んだ後に、１行ずつの画素ＰＸを順次選びつつ、当該行のうちの必要な画素ＰＸのコンデンサＨＣにハイレベル信号を書き込むことによって、図６においてハッチングを付した４つの部分領域を、読み出す領域として設定する。

具体的には、領域設定期間（読み出す領域を設定する期間）が開始すると、まず、期間ｔ３１−ｔ３２において、φＷＴＲ（１）〜φＷＴＲ（９）がハイレベルにされる一方で、φＷＴＣ（１）〜φＷＴＣ（１２）がローレベルにされる。これにより、図３０（ｂ）から理解できるように、全画素ＰＸのコンデンサＨＣにローレベル信号が書き込まれる。

次に、期間ｔ３３−ｔ３５においてφＷＴＲ（１）がハイレベルにされ、期間ｔ３４−ｔ３６においてφＷＴＣ（４）〜φＷＴＣ（６），φＷＴＣ（１０）〜φＷＴＣ（１２）がハイレベルにされる。これにより、図３０（ａ）から理解できるように、１行目の画素ＰＸのうちの４〜６列目及び１０〜１２列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれる。

次いで、期間ｔ３６−ｔ３８においてφＷＴＲ（２）がハイレベルにされ、期間ｔ３７−ｔ３９においてφＷＴＣ（４）〜φＷＴＣ（６），φＷＴＣ（１０）〜φＷＴＣ（１２）がハイレベルにされる。これにより、２行目の画素ＰＸのうちの４〜６列目及び１０〜１２列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれる。

引き続いて、期間ｔ３９−ｔ４１においてφＷＴＲ（３）がハイレベルにされ、期間ｔ４０−ｔ４２においてφＷＴＣ（４）〜φＷＴＣ（６），φＷＴＣ（１０）〜φＷＴＣ（１２）がハイレベルにされる。これにより、３行目の画素ＰＸのうちの４〜６列目及び１０〜１２列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれる。

その後、期間ｔ４２−ｔ４４においてφＷＴＲ（４）がハイレベルにされ、期間ｔ４３−ｔ４５においてφＷＴＣ（７）〜φＷＴＣ（９）がハイレベルにされる。これにより、４行目の画素ＰＸのうちの７〜９列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれる。

次に、期間ｔ４５−ｔ４７においてφＷＴＲ（５）がハイレベルにされ、期間ｔ４６−ｔ４８においてφＷＴＣ（７）〜φＷＴＣ（９）がハイレベルにされる。これにより、５行目の画素ＰＸのうちの７〜９列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれる。

次いで、期間ｔ４８−ｔ５０においてφＷＴＲ（６）がハイレベルにされ、期間ｔ４９−ｔ５１においてφＷＴＣ（７）〜φＷＴＣ（９）がハイレベルにされる。これにより、６行目の画素ＰＸのうちの７〜９列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれる。

引き続いて、期間ｔ５１−ｔ５３においてφＷＴＲ（７）がハイレベルにされ、期間ｔ５２−ｔ５４においてφＷＴＣ（１）〜φＷＴＣ（３）がハイレベルにされる。これにより、７行目の画素ＰＸのうちの１〜３列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれる。

その後、期間ｔ５４−ｔ５６においてφＷＴＲ（８）がハイレベルにされ、期間ｔ５５−ｔ５７においてφＷＴＣ（１）〜φＷＴＣ（３）がハイレベルにされる。これにより、８行目の画素ＰＸのうちの１〜３列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれる。

最後に、期間ｔ５７−ｔ５９においてφＷＴＲ（９）がハイレベルにされ、期間ｔ５８−ｔ６０においてφＷＴＣ（１）〜φＷＴＣ（３）がハイレベルにされる。これにより、９行目の画素ＰＸのうちの１〜３列目の画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれる。

このようにして、図６中のハッチングが付された画素ＰＸのコンデンサＨＣにハイレベル信号が書き込まれて、当該画素ＰＸの選択トランジスタＡＳＥＬがオン状態に維持され、図６中のハッチングが付されていない画素ＰＸのコンデンサＨＣにローレベル信号が書き込まれて、当該画素ＰＸの選択トランジスタＡＳＥＬがオフ状態に維持され、図６に示す領域設定が実現される。

本実施の形態では、例えば、図３１と同様に、まず、全画素ＰＸのコンデンサＨＣにローレベル信号を書き込んだ後に、１行ずつの画素ＰＸを順次選びつつ、当該行のうちの所望の画素ＰＸのコンデンサＨＣにハイレベル信号を書き込むことによって、撮像領域２１のうちの所望の任意の１つ又は複数の部分領域、あるいは、撮像領域２１の全領域を、読み出す領域として設定することができる。

なお、一旦領域設定期間を行った後に、その領域設定を変更することなく長時間に渡って次回の領域設定期間を行わない場合には、コンデンサＨＣに書き込まれたハイレベル信号が低下してしまって適切に保持されないおそれがある。そこで、領域設定を変更しない場合であっても、一旦領域設定期間を行った後に一定時間内に領域設定期間を行い、コンデンサＨＣに書き込まれた信号をリフレッシュすることが好ましい。

読み出し制御については、本実施の形態においても前記第１の実施の形態と同様である。また、本実施の形態においても、前記第１の実施の形態における制約有り部分領域設定の構成と同様の構成を採用してもよいし、前記第１の実施の形態における制約無し部分領域設定の構成と同様の構成を採用してもよい。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。また、前記第１の実施の形態では、読み出す領域に各既定部分領域ＡＲを含めるか否かによって、撮像領域２１のうちの読み出す領域の設定を行うのに対し、本実施の形態では、読み出す領域に各画素ＰＸを含めるか否かによって、撮像領域２１のうちの読み出す領域の設定を行う。したがって、本実施の形態によれば、各画素ＰＸにおいて書き込みトランジスタＷＴ及びコンデンサＨＣを要するものの、前記第１の実施の形態に比べて、撮像領域２１のうちの読み出す領域の設定の自由度が高まる。

［第６の実施の形態］

図３２は、本発明の第６の実施の形態による電子カメラで用いられる固体撮像素子８１の概略構成を示す回路図であり、図２８に対応している。図３３は、図３２に示す固体撮像素子８１の撮像領域２１の一部を示す回路図であり、図２９に対応している。

図３２及び図３３において、図２８及び図２９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第５の実施の形態と異なる所は、以下に説明する点である。

本実施の形態では、前記第５の実施の形態による電子カメラにおいて、固体撮像素子７１に代えて固体撮像素子８１が用いられている。

前記第５の実施の形態では、撮像領域２１の各画素ＰＸにおいて選択トランジスタＳＥＬ設けられているのに対し、本実施の形態では、撮像領域２１の各画素ＰＸにおいて、選択トランジスタＳＥＬ及び接続線２６が取り除かれ、選択トランジスタＡＳＥＬのドレインが、当該画素ＰＸの増幅トランジスタＡＭＰのソースに接続されている。

前記第５の実施の形態では、全画素ＰＸの増幅トランジスタＡＭＰのドレイン（図２９中のｂ点）は、給電線３４により共通に接続され、そこには、増幅トランジスタＡＭＰの電源電圧として、増幅トランジスタＡＭＰの動作に有効である有効電圧レベルＶＤＤが固定的に供給される。これに対し、本実施の形態では、給電線３４は画素ＰＸの行毎に電気的に分離され、各画素ＰＸの増幅トランジスタＡＭＰのドレイン（図３３中のｂ点）は、画素ＰＸの行毎に給電線３４により共通に接続され、そこには、増幅トランジスタＡＭＰの電源電圧として電源電圧信号φＶＤＤが、給電制御回路５２から供給される。各電源電圧信号φＶＤＤを画素ＰＸの行毎に区別する場合、ｎ行目の画素ＰＸの増幅トランジスタＡＭＰのドレインに供給される電源電圧信号φＶＤＤは符号φＶＤＤ（ｎ）で示す。なお、各画素ＰＸのリセットトランジスタＲＳＴのドレインは、給電線３４により、当該画素ＰＸの増幅トランジスタＡＭＰのドレイン（図３３中のｂ点）に接続されている。

本実施の形態では、給電制御回路５２は、垂直走査回路２２の一部として設けられ、撮像制御部５による制御下で、各制御信号φＳＥＬに代えて各電源電圧信号φＶＤＤを出力する。各電源電圧信号φＶＤＤは、増幅トランジスタＡＭＰの動作に有効である有効電圧レベルＶＤＤ、又は、増幅トランジスタＡＭＰの動作に有効ではない非有効電圧レベル（ここでは、０Ｖとするが、必ずしも０Ｖに限らない。）となり、給電制御回路５２は、各画素ＰＸの増幅トランジスタＡＭＰの電源電圧としてＶＤＤ又は０Ｖを選択的に供給する。

本実施の形態において、各画素ＰＸにおいて電源電圧信号φＶＤＤがＶＤＤとなって増幅トランジスタＡＭＰが有効に動作する状態及び電源電圧信号φＶＤＤが０Ｖとなって増幅トランジスタＡＭＰが有効に動作しない状態は、各画素ＰＸの出力信号の垂直信号線２７への出力の可否に関して、前記第５の実施の形態において、各画素ＰＸにおいて制御信号φＳＥＬがハイレベルになって選択トランジスタＳＥＬがオンした状態及び制御信号φＳＥＬがローレベルになって選択トランジスタＳＥＬがオフした状態と、それぞれ実質的に同じになる。

したがって、本実施の形態では、各画素ＰＸの出力信号は、当該画素ＰＸの選択トランジスタＡＳＥＬが選択状態（オン状態）であるとともに当該画素ＰＸの増幅トランジスタＡＭＰの電源電圧として供給される電源電圧信号φＶＤＤが有効電圧レベルＶＤＤである場合にのみ、当該画素ＰＸの出力信号及び当該画素ＰＸに対して列方向に並んだ画素ＰＸの出力信号を受け取る垂直信号線２７に出力される。

本実施の形態では、給電制御回路５２が、前記第５の実施の形態において各φＳＥＬとしてハイレベル信号を供給する代わりに各電源電圧信号φＶＤＤとして有効電圧レベルＶＤＤを供給し、前記第５の実施の形態において各φＳＥＬとしてローレベル信号を供給する代わりに各電源電圧信号φＶＤＤとして０Ｖを供給することによって、前記第５の実施の形態と同様の動作が実現される。

本実施の形態によっても、前記第５の実施の形態と同様の利点が得られる。また、本実施の形態では、各画素ＰＸにおいて選択トランジスタＡＳＥＬが設けられていないので、各画素ＰＸの構成が簡単となる。

［第７の実施の形態］

図３４は、本発明の第７の実施の形態による電子カメラで用いられる固体撮像素子９１の概略構成を示す回路図であり、図２８に対応している。図３５は、図３４に示す固体撮像素子９１の撮像領域２１の一部を示す回路図であり、図２９に対応している。図３４及び図３５において、図２８及び図２９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態では、前記第５の実施の形態による電子カメラにおいて、固体撮像素子７１に代えて固体撮像素子９１が用いられている。

本実施の形態が前記第５の実施の形態と異なる所は、列方向に隣り合う２つの画素ＰＸ毎に、当該２つの画素ＰＸが１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬ，ＡＳＥＬ、書き込みトランジスタＷＴ及びコンデンサＨＣを共有している点と、垂直走査回路２２が、図８に示すような制御信号φＳＥＬ，φＲＳＴ，φＴＸに代えて、図２７に示すような制御信号φＳＥＬ，φＲＳＴ，φＴＸＡ，φＴＸＢを出力するように構成されている点である。

図３４及び図３５では、１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬ，ＡＳＥＬ、書き込みトランジスタＷＴ及びコンデンサＨＣを共有する２つの画素ＰＸを、画素ブロックＢＬとして示している。また、図３４及び図３５では、画素ブロックＢＬ内の下側の画素ＰＸのフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＡ，ＴＸＡで示し、画素ブロックＢＬ内の上側の画素ＰＸのフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＢ，ＴＸＢで示し、両者を区別している。また、転送トランジスタＴＸＡのゲートに供給される制御信号をφＴＸＡとし、転送トランジスタＴＸＢのゲート電極に供給される制御信号をφＴＸＢとし、両者を区別している。

図２８及び図２９ではＮ，ｎ等は画素行を示しているが、図３４及び図３５ではＮ，ｎ等は画素ブロックＢＬの行を示している。画素ブロックＢＬの１行は、画素ＰＸの２行に相当している。

読み出し制御については、本実施の形態においても前記第４の実施の形態と同様である。また、本実施の形態においても、前記第４の実施の形態における制約有り部分領域設定の構成と同様の構成を採用してもよいし、前記第４の実施の形態における制約無し部分領域設定の構成と同様の構成を採用してもよい。

本実施の形態によっても、前記第５の実施の形態と同様の利点が得られる。なお、本実施の形態では、列方向に隣り合う２つの画素ＰＸ毎に、当該２つの画素ＰＸが１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬ，ＡＳＥＬ、書き込みトランジスタＷＴ及びコンデンサＨＣを共有しているが、本発明では、例えば、列方向に隣り合う３つ以上の所定数の画素ＰＸ毎に、当該所定数の画素ＰＸが１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬ，ＡＳＥＬ、書き込みトランジスタＷＴ及びコンデンサＨＣを共有するようにしてもよい。また、本発明では、前記第５の実施の形態を本実施の形態に変形したのと同様の変形を、前記第６の実施の形態に適用してもよい。

［第８の実施の形態］

図３６は、本発明の第８の実施の形態による電子カメラで用いられる固体撮像素子１０１の概略構成を示す回路図であり、図２８に対応している。図３７は、図３６に示す固体撮像素子１０１の１つの画素ＰＸ（ｎ行目かつｍ列目の画素ＰＸ）を示す回路図であり、図２９中の一部に対応している。図３８は、図３６に示す固体撮像素子１０１において図６に示す設定例と同じ設定を実現する書き込み制御信号を示すタイミングチャートであり、図３１に対応している。

図３６乃至図３８において、図２８、図２９及び図３１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第５の実施の形態と異なる所は、以下に説明する点である。

本実施の形態では、前記第５の実施の形態による電子カメラにおいて、固体撮像素子７１に代えて固体撮像素子１０１が用いられている。

本実施の形態では、各画素ＰＸにおいて、当該画素ＰＸの選択トランジスタＡＳＥＬを選択状態又は非選択状態にするための選択制御信号を保持する保持部として、コンデンサＨＣに代えて、ＳＲラッチ回路１０３が設けられている。また、本実施の形態では、固体撮像素子１０１において、ＳＲラッチ回路１０３のリセット入力部Ｒに書き込み制御信号の一部をなすリセット信号φＷＴＲＳＴを供給するリセット書き込み制御回路１０２が追加されている。ＳＲラッチ回路１０３は、例えば、１組のたすきがけになったＮＯＲゲートで構成することができるが、これに限らない。

全画素ＰＸのＳＲラッチ回路１０３のリセット入力部Ｒは制御線１０４により共通に接続され、そこには、リセット書き込み制御回路１０２からのリセット信号φＷＴＲＳＴが供給される。各画素ＰＸのＳＲラッチ回路１０３のセット入力部Ｓは、当該画素ＰＸの書き込みトランジスタＷＴのソースに接続されている。各画素ＰＸのＳＲラッチ回路１０３の出力部Ｑは、当該画素ＰＸの選択トランジスタＡＳＥＬのゲートに接続されている。

図３８と図３１との比較からわかるように、本実施の形態では、期間ｔ３１−ｔ３２において、全画素ＰＸの選択トランジスタＡＳＥＬのゲートに保持される信号としてローレベル信号を書き込むために、φＷＴＲ（１）〜φＷＴＲ（９）がハイレベルにされる一方でφＷＴＣ（１）〜φＷＴＣ（１２）がローレベルにされて全画素ＰＸのＳＲラッチ回路１０３のセット入力部Ｓにハイレベルを供給するだけでなく、全画素ＰＸのＳＲラッチ回路１０３のリセット入力部Ｒに供給されるリセット信号φＷＴＲＳＴがハイレベルにされる。他の期間においては、リセット信号φＷＴＲＳＴは、ローレベルに維持される。

本実施の形態では、行書込み制御回路７２、列書込み制御回路７３及びリセット書き込み制御回路１０２は、全体として、各画素ＰＸの書込み部としての書き込みトランジスタＷＴに書き込み制御信号φＷＴＲ，φＷＴＣ，φＷＴＲＳＴを供給する書き込み制御部を構成している。

本実施の形態では、行書込み制御回路７２、列書込み制御回路７３、リセット書き込み制御回路１０２、並びに、各画素ＰＸの書き込みトランジスタＷＴ及びラッチ回路１０３が、撮像領域２１のうちの読み出す所望の１つ又は複数の部分領域の画素ＰＸの選択トランジスタＡＳＥＬを選択状態（オン状態）にする領域設定部を構成している。

本実施の形態によっても、前記第５の実施の形態と同様の利点が得られる。なお、本実施の形態では、前記第５の実施の形態において説明したリフレッシュの動作は不要である。

なお、本発明では、前記第５の実施の形態を本実施の形態に変形したのと同様の変形を、前記第６及び第７の実施の形態に適用してもよい。また、前記保持部として、コンデンサＨＣやＳＲラッチ回路１０３に代えて、他のラッチ回路やその他のメモリを用いてもよい。さらに、前記保持部として不揮発性メモリを用いてもよい。この場合、電源遮断時に、全画素ＰＸの当該不揮発性メモリに当該画素を読み出し領域とする情報に記憶させるようにしておくことで、電源投入直後から初期的に、撮像領域２１の全領域を読み出し領域とする状態にすることができる。そうすることで、例えば、電源投入直後に静止画撮影を行うような場合に、その静止画撮影を迅速に開始することができ、シャッターチャンスを逃さずにすむ。

以上、本発明の各実施の形態及びそれらの変形例について説明したが、本発明はこれらに限定されるものではない。

例えば、前記各実施の形態において、列方向に隣り合う各２つの画素ＰＸ又は列方向に隣り合う各２つの画素ブロックＢＬの増幅トランジスタＡＭＰのゲート間をオンオフ（電気的に接続及び遮断）する各連結スイッチを設けてもよい。

また、前記各実施の形態では、同じ列に並んだ画素ＰＸの出力信号は同じ垂直信号線２７に出力されるように構成されているが、同じ列に並んだ画素ＰＸを複数のグループに分け、そのグループ毎に異なる垂直信号線２７に画素出力信号が出力されるように構成してもよい。

さらに、本発明では、固体撮像素子は、単一のチップで構成されたものに限らず、複数のチップを接合した構造を有していてもよい。

なお、本発明では、前記各実施の形態及びそれらの変形例の各事項は適宜組み合わせてもよい。

１ 電子カメラ
４ 固体撮像素子
２１ 撮像領域
２２ 垂直走査回路
２３ 領域設定回路
７２ 行書込み制御回路
７３ 列書込み制御回路
ＰＸ 画素
ＰＤ フォトダイオード
ＴＸ 転送トランジスタ
ＡＭＰ 増幅トランジスタ
ＲＳＴ リセットトランジスタ
ＦＤ フローティング容量部
ＳＥＬ，ＡＳＥＬ 選択トランジスタ
ＡＲ 既定部分領域
ＢＬ 画素ブロック
ＷＴ 書き込みトランジスタ
ＨＣ コンデンサ

Claims (11)

1. 第１方向及び第２方向に設けられ、光を電荷に光電変換する複数の光電変換部と、
   前記光電変換部で光電変換された電荷による信号が出力される信号線と、
   前記光電変換部と前記信号線との間に接続され、前記信号を出力するための第１出力部と、
   第１領域及び前記第１領域と異なる第２領域において前記第１方向及び前記第２方向に複数設けられ、前記第１出力部と前記信号線との間に接続され、前記第１出力部から出力された前記信号を前記信号線に出力するための第２出力部と、
   前記第１方向に設けられた複数の前記第１出力部に接続され、前記第１出力部を制御するための第１制御線と、
   前記第１方向及び前記第２方向に設けられた複数の前記第２出力部に接続され、前記第２出力部を制御するための第２制御線と、
   前記第１領域に設けられた前記第２出力部及び前記第２領域に設けられた前記第２出力部の少なくとも１方から前記信号を出力させるための設定を行う設定部と、
   を有する撮像素子。
2. 請求項１に記載の撮像素子において、
   前記第１制御線は、前記第１方向に設けられた複数の前記第１出力部に共通して設けられ、
   前記第２制御線は、前記第１方向及び前記第２方向に設けられた複数の前記第２出力部に共通して設けられる撮像素子。
3. 第１方向及び第２方向に設けられ、光を電荷に光電変換する複数の光電変換部と、
   前記光電変換部で光電変換された電荷による信号が出力される信号線と、
   前記光電変換部と前記信号線との間に設けられ、前記光電変換部で光電変換された電荷による信号を出力する第１出力部と、
   前記第１出力部と前記信号線との間に設けられ、前記第１出力部から出力された前記信号を前記信号線に出力するための第２出力部と、
   前記第１方向に設けられた複数の前記第１出力部に接続され、前記第１出力部の電源電圧を供給するための給電線と、
   前記第１方向及び前記第２方向に設けられた複数の前記第２出力部に接続され、前記第２出力部を制御するための制御線と、
   を有する撮像素子。
4. 請求項３に記載の撮像素子において、
   前記給電線は、前記第１方向に設けられた複数の前記第１出力部に共通して設けられ、
   前記制御線は、前記第１方向及び前記第２方向に設けられた複数の前記第２出力部に共通して設けられる撮像素子。
5. 第１方向及び第２方向に設けられ、光を電荷に光電変換する複数の光電変換部と、
   前記光電変換部で光電変換された電荷による信号が出力される信号線と、
   前記光電変換部と前記信号線との間に接続され、前記光電変換部で光電変換された電荷による信号を出力する第１出力部と、
   第１領域及び前記第１領域と異なる第２領域において、前記第１方向及び前記第２方向に複数設けられ、前記第１出力部と前記信号線との間に接続され、前記第１出力部から出力された前記信号を前記信号線に出力するための第２出力部と、
   前記第１方向及び前記第２方向に設けられた複数の前記第１出力部に接続され、前記第１出力部の電源電圧を供給するための給電線と、
   前記第１方向に設けられた複数の前記第２出力部に接続され、前記第２出力部を制御するための制御線と、
   前記第１領域に設けられた前記第２出力部及び前記第２領域に設けられた前記第２出力部の少なくとも１方から前記信号を出力させるための設定を行う設定部と、
   を有する撮像素子。
6. 請求項５に記載の撮像素子において、
   前記給電線は、前記第１方向及び前記第２方向に設けられた複数の前記第１出力部に共通して設けられ、
   前記制御線は、前記第１方向に設けられた複数の前記第２出力部に共通して設けられる撮像素子。
7. 請求項１から請求項６のいずれか一項に記載の撮像素子において、
   前記第１出力部は、２つ以上の光電変換部に共通して設けられる撮像素子。
8. 請求項１から請求項７のいずれか一項に記載の撮像素子において、
   前記第２出力部に信号を出力させるための制御信号を保持する保持部を有する撮像素子。
9. 請求項８に記載の撮像素子において、
   前記保持部は、前記第２出力部毎に設けられる撮像素子。
10. 請求項１から９のいずれか一項に記載の撮像素子と、
    前記第１領域及び前記第２領域の少なくとも１つを指定可能な指定部と、
    を備え、
    前記設定部は、前記指定部で指定された前記第１領域及び前記第２領域の少なくとも１方から前記信号を出力させるための設定を行う撮像装置。
11. 請求項１から９のいずれか一項に記載の撮像素子と、
    前記撮像素子からの前記信号に基づいて、被写体を検出する検出部と、
    を備え、
    前記設定部は、前記検出部により検出された被写体の位置に基づいて、前記第１領域及び前記第２領域の少なくとも１方から前記信号を出力させるための設定を行う撮像装置。

Images