JP2021057538A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021057538A
JP2021057538A JP2019181794A JP2019181794A JP2021057538A JP 2021057538 A JP2021057538 A JP 2021057538A JP 2019181794 A JP2019181794 A JP 2019181794A JP 2019181794 A JP2019181794 A JP 2019181794A JP 2021057538 A JP2021057538 A JP 2021057538A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
gate electrode
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019181794A
Other languages
English (en)
Other versions
JP7446076B2 (ja
Inventor
明紘 花田
Akihiro Hanada
明紘 花田
拓生 海東
Takuo Kaito
拓生 海東
創 渡壁
So Watakabe
創 渡壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019181794A priority Critical patent/JP7446076B2/ja
Priority to PCT/JP2020/035034 priority patent/WO2021065506A1/ja
Priority to CN202080065097.8A priority patent/CN114467184A/zh
Publication of JP2021057538A publication Critical patent/JP2021057538A/ja
Priority to US17/657,168 priority patent/US20220223707A1/en
Application granted granted Critical
Publication of JP7446076B2 publication Critical patent/JP7446076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

【課題】酸化物半導体ＴＦＴを用いた半導体装置において、金属電極によって酸化物半導体膜の酸素が奪われることによるＴＦＴの特性変動を防止する。【解決手段】ゲート電極１０４の上にゲート絶縁膜１０５が形成され、前記ゲート絶縁膜１０５の上に酸化物半導体膜１０６が形成されたＴＦＴを有する半導体装置であって、前記酸化物半導体膜１０６は、チャネル領域１０６１、ドレイン領域１０６３、ソース領域１０６４を有し、平面で視て、前記ゲート電極の上面で、前記酸化物半導体膜１０６の前記チャネル領域１０６１と対向する部分には、金属窒化膜１０が形成され、前記ゲート電極１０４の上面の一部は前記金属窒化膜１０が存在していないことを特徴とする半導体装置。【選択図】図４

Description

本発明は、酸化物半導体によるＴＦＴを用いた表示装置や光センサ装置を含む半導体装置に関する。
酸化物半導体を用いたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、ポリシリコンを用いたＴＦＴに比べてＯＦＦ抵抗を大きくでき、ａ-Ｓｉ（アモルファスシリコン）を用いたＴＦＴに比べて移動度を大きくできるので、液晶表示装置や有機ＥＬ表示装置等の表示装置、あるいは、センサ等の半導体装置に用いることが出来る。
ＴＦＴを用いた半導体装置では、ＴＦＴのドレイン電極、ソース電極、映像信号線、走査線等にＡｌ配線が多用される。配線抵抗を低くできるからである。しかし、Ａｌ配線は、エレクトロマイグレーション現象やストレスマイグレーションによって断線等が生じやすい。これを防止するために、特許文献１にはＡｌ配線の周囲を窒化チタン（ＴｉＮ）で覆う構成が記載されている。
また、上記のような半導体装置では、Ａｌ配線とともに、透明金属酸化物導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が用いられる。ＩＴＯとＡｌ配線を直接接続させると、ＡｌがＩＴＯの酸素を奪い、Ａｌ配線とＩＴＯの接続が取れなくなる。これを防止するために、特許文献２の比較例には、Ａｌ配線をＴｉ、Ａｌ、ＴｉＮの三層構造とする構成が記載されている。
特開平６−２９１１１９号公報 特開２０１２−４３８２１号公報
酸化物半導体は、酸素が抜かれると金属化し、導電化する。また、酸化物半導体を用いたＴＦＴにおいて、チャネル領域から酸素が抜かれるとＴＦＴが導通化し、ＴＦＴとしての動作ができなくなる。
一方、ＴＦＴを用いた半導体装置では、ＴＦＴのゲート電極、ドレイン電極、ソース電極等に金属が使用される。金属は酸素を奪う性質がある。ボトムゲートタイプの酸化物半導体ＴＦＴでは、ゲート電極の上にゲート絶縁膜が存在し、その上に酸化物半導体膜が存在している。このような構成では、金属であるゲート電極がゲート絶縁膜を介して酸化物半導体から酸素を奪い、酸化物半導体ＴＦＴが動作しなくなる現象が生ずる。
本発明の課題は、酸化物半導体ＴＦＴにおいて、特にチャネル領域を構成する酸化物半導体から酸素が奪われることによって、酸化物半導体ＴＦＴが動作しなくなる現象を防止することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
（１）ゲート電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に酸化物半導体膜が形成されたＴＦＴを有する半導体装置であって、前記酸化物半導体膜は、チャネル領域、ドレイン領域、ソース領域を有し、平面で視て、前記ゲート電極の上面で、前記酸化物半導体膜の前記チャネル領域と対向する部分には、金属窒化膜が形成され、前記ゲート電極の上面の一部は前記金属窒化膜が存在していないことを特徴とする半導体装置。
（２）平面で視て、前記ゲート電極の上面の、前記酸化物半導体膜の前記ドレイン領域、前記ソース領域に対応する部分には、前記金属窒化膜は存在しないことを特徴とする（１）に記載の半導体装置。
（３）前記酸化物半導体膜は、前記チャネル領域と前記ドレイン領域の間、及び、前記チャネル領域と前記ソース領域の間に中間抵抗領域を有し、前記ゲート電極の上面の、前記酸化物半導体膜の前記中間抵抗領域に対応する部分には前記金属窒化膜は形成されておらず、前記酸化物半導体膜の前記ドレイン領域及び前記ソース領域に対応する部分には、前記金属窒化膜が形成されていることを特徴とする（１）に記載の半導体装置。
（４）前記ゲート電極の側面にも前記金属窒化膜が形成されていることを特徴とする（１）に記載の半導体装置。
（５）前記金属窒化膜の代わりに金属酸化膜が形成されていることを特徴とする（１）乃至（４）に記載の半導体装置。
（６）前記金属窒化膜の代わりに絶縁性金属酸化膜が形成されていることを特徴とする（１）乃至（４）に記載の半導体装置。
液晶表示装置の平面図である。 液晶表示装置の表示領域の平面図である。 液晶表示装置の表示領域の断面図である。 実施例１の第１の形態によるＴＦＴ付近の断面図である。 実施例１によるゲート電極の断面構造の例である。 実施例１の第２の形態によるＴＦＴ付近の断面図である。 実施例１の第３の形態によるＴＦＴ付近の断面図である。 実施例１の第４の形態によるＴＦＴ付近の断面図である。 実施例２の第１の形態によるＴＦＴ付近の断面図である。 実施例２の第２の形態によるＴＦＴ付近の断面図である。 実施例２の第３の形態によるＴＦＴ付近の断面図である。 実施例２の第４の形態によるＴＦＴ付近の断面図である。 実施例３の第１の形態によるＴＦＴ付近の断面図である。 実施例３の第２の形態によるＴＦＴ付近の断面図である。 実施例３の第３の形態によるＴＦＴ付近の断面図である。 実施例３の第４の形態によるＴＦＴ付近の断面図である。 実施例４の第１の形態によるＴＦＴ付近の断面図である。 実施例４の第２の形態によるＴＦＴ付近の断面図である。 比較例におけるＴＦＴ付近の断面図である。 比較例の詳細断面図である。 比較例の他の詳細断面図である。
以下、液晶表示装置を例にとって本発明の内容を詳細に説明する。図１は、本発明が適用される例としての液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１６によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１４が形成されている。
ＴＦＴ基板１００の表示領域１４には、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。走査線１１と映像信号線１２に囲まれた領域が画素１３になっている。
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域１５となっている。端子領域１５にはフレキシブル配線基板１７が接続している。液晶表示装置を駆動するドライバＩＣはフレキシブル配線基板１７に搭載されている。
液晶は、自らは発光しないので、ＴＦＴ基板１００の背面にバックライトを配置している。液晶表示パネルはバックライトからの光を画素毎に制御することによって画像を形成する。フレキシブル配線基板１７は、バックライトの背面に折り曲げられることによって、液晶表示装置全体としての外形を小さくする。
本発明の液晶表示装置では、表示領域１４に用いるＴＦＴには、リーク電流の少ない酸化物半導体を用いたＴＦＴが使用されている。また、シール材付近の額縁部分には、例えば、走査線駆動回路が形成されており、走査線駆動回路には、移動度の大きい、ポリシリコン半導体を用いたＴＦＴが使用されることが多いが、酸化物半導体によるＴＦＴを使用することも出来る。
図２は、表示領域における画素の平面図である。図２は、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式における、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｔｉｃｈｉｎｇ）と呼ばれる方式の液晶表示装置である。図２では、酸化物半導体１０６を用いたボトムゲートタイプのＴＦＴが使用されている。酸化物半導体ＴＦＴはリーク電流が小さいので、スイッチングＴＦＴとして好適である。
図２において、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在し、横方向に配列している。走査線１１と映像信号線１２に囲まれた領域に画素電極１１６が形成されている。図２において、映像信号線１２と画素電極１１６との間に酸化物半導体１０６を有する酸化物半導体ＴＦＴが形成されている。酸化物半導体ＴＦＴにおいて、映像信号線１２がドレイン電極１０７を構成し、走査線１１が分岐して酸化物半導体ＴＦＴのゲート電極１０４を構成している。酸化物半導体ＴＦＴのソース電極１０８は画素電極１１６側に延在し、スルーホール１１２を介して画素電極１１６と接続している。
画素電極１１６は櫛歯状に形成されている。画素電極１１６はスリット１１６１を有している。画素電極１１６の下側には、容量絶縁膜を介してコモン電極１１３が平面状に形成されている。コモン電極１１３は各画素に連続して共通に形成されている。画素電極１１６に映像信号が供給されると、画素電極１１６とコモン電極１１３との間に液晶層を通過する電気力線が発生し、液晶分子を回転させることによって画像を形成する。
図３は、図２に対応する液晶表示装置の断面図の例である。図３では、酸化物半導体膜１０６を用いたボトムゲートタイプのＴＦＴが使用されている。酸化物半導体ＴＦＴはリーク電流が小さいので、スイッチングＴＦＴとして好適である。
酸化物半導体には、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。本実施例では、酸化物半導体としてＩＧＺＯを使用している。
図３において、ガラス基板９０の上にポリイミド基板１００が形成されている。工程の最後において、ガラス基板９０がポリイミド基板１００から剥離されると、液晶表示装置は、フレキシブル液晶表示装置になる。ポリイミド基板１００の上に、酸化シリコン（ＳｉＯ）で形成された第１下地膜１０１、窒化シリコン（ＳｉＮ）で形成された第２下地膜１０２、酸化シリコン（ＳｉＯ）で形成された第３下地膜１０３の３層からなる下地膜が形成されている。
第３下地膜１０３の上にゲート電極１０４が形成されている。ゲート電極１０４は、Ｔｉ及びＡｌの積層構造である。ゲート電極１０４を覆ってゲート絶縁膜１０５がＳｉＯで形成され、ゲート絶縁膜１０５の上に酸化物半導体膜１０６が形成されている。酸化物半導体膜１０６の一方の端にはドレイン電極１０７が積層し、酸化物半導体１０６の他方の端にはソース電極１０８が積層している。ドレイン電極１０７、ソース電極１０８のいずれも金属あるいは合金で形成されている。
酸化物半導体１０６、ドレイン電極１０７、ソース電極１０８を覆って、ＳｉＯによる第１層間絶縁膜１０９が形成され、その上にＳｉＮによる第２層間絶縁膜１１０が形成されている。第１層間絶縁膜１０９をＳｉＯで形成する理由は、ＳｉＯから酸素を酸化物半導体１０６のチャネル領域に供給するためである。
第２層間絶縁膜１１０の上に有機パッシベーション膜１１１が例えばアクリル樹脂によって形成される。有機パッシベーション膜１１１は、平坦化膜としての役割を有しているので２μｍ程度と厚く形成される。有機パッシベーション膜１１１には、ソース電極１０８と画素電極１１６の導通をとるために、スルーホール１１２が形成されている。
有機パッシベーション膜１１１の上にコモン電極１１３が平面状に形成され、その上に容量絶縁膜１１４が形成され、その上に画素電極１１６が形成されている。画素電極１１６とソース電極１０８との導通をとるために、容量絶縁膜１１４には、有機パッシベーション膜１１１のスルーホール１１２内においてスルーホール１１５が形成されている。画素電極１１６を覆って液晶分子を初期配向させるための配向膜１１７が形成されている。
液晶層３００を挟んで、画素電極１１６等と対向して対向基板２００が配置している。対向基板２００の内側にはカラーフィルタ２０１とブラックマトリクス２０２が形成されている。ブラックマトリクス２０２は、ＴＦＴ及びスルーホール１１２を覆い、光もれを防止している。カラーフィルタ２０１及びブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、その上に配向膜２０４が形成されている。
図３において、画素電極１１６に電圧が印加されると液晶層３００を通過する電気力線が発生し、これによって液晶分子３０１が回転し、液晶層３００の光透過率を変化させる。画素毎に液晶層３００の光透過率を変えることによって画像を形成する。
図３に示すように、金属で形成されたゲート電極１０４が、ゲート絶縁膜１０５を挟んで酸化物半導体１０６と対向している。ゲート電極１０４は金属であるために、ゲート絶縁膜１０５を介して、酸化物半導体１０６から酸素を抜き取る作用がある。そうすると、酸化物半導体１０６の抵抗が低下し、ＴＦＴが正常に動作しなくなる。
図１９は、これを対策する、比較例としてのＴＦＴ付近の断面図である。図１９において、左側が酸化物半導体１０６を用いたＴＦＴ付近の断面図であり、右側が、ＴＦＴと同時に形成される、容量を形成するための、容量配線１２０及び容量電極１２２である。
図１９の層構成は図３で説明したとおりである。図１９が図３と異なる点は、ゲート電極１０４と酸化物半導体膜１０６の間のゲート絶縁膜１０５として、ＳｉＮで形成された第１ゲート絶縁膜１０５１とＳｉＯで形成された第２ゲート絶縁膜１０５２が存在していることである。ＳｉＯ膜１０５２が酸化物半導体膜１０６と接触している。
図２０は、図１９におけるＳｉＮで形成された第１ゲート絶縁膜１０５１の作用を示す断面図である。ＳｉＮ膜１０５１は酸素をブロックする性質を有している。図２０において、金属で形成されたゲート電極１０４は、第２ゲート絶縁膜１０５２であるＳｉＯ膜や酸化物半導体膜１０６から酸素を引き寄せようとするが、図２０に示すように、第１ゲート絶縁膜１０５１であるＳｉＮ膜によって酸素の移動がブロックされ、酸化物半導体１０６から酸素が抜かれることを防止することが出来る。図２０における矢印に付されたＸのマークは、酸素がＳｉＮ膜１０５１によってブロックされることを示している。
図２１は図１９の構成の問題点を示す断面図である。第１ゲート絶縁膜１０５１を構成するＳｉＮ膜は、酸素をブロックする一方、水素を放出する。この水素が酸化物半導体膜１０６に達すると、酸化物半導体が還元され、すなわち、酸素を奪われ、酸化物半導体膜１０６が導通してしまう。
したがって、図１９の構成では、十分な対策にならない。以下に示す実施例１乃至４は、このような問題点を生じないようにしつつ、酸化物半導体層１０６から酸素が奪われる現象を対策する構成を与えるものである。
図４は実施例１の第１の形態を示す断面図である。図４の層構成は図３で説明したのと同様である。図５に示すように、ゲート電極１０４は、Ａｌ膜１０４２がベースメタル１０４１であるＴｉ膜とキャップメタル１０４３であるＴｉ膜によってサンドイッチされた構成である。図４及び図５の特徴は、ゲート電極１０４の上に金属窒化膜１０である窒化チタン（ＴｉＮ）を形成している点である。窒化チタン膜１０の上にＳｉＯ膜によるゲート絶縁膜１０５が形成され、ゲート絶縁膜１０６の上に酸化物半導体膜１０６が形成されている。
窒化チタン膜１０はスパッタリングによって形成するが、これは、キャップメタル１０４３であるＴｉ膜のスパッタリングと同じチャンバで連続して行うことが出来る。すなわち、Ｔｉ膜１０４３をスパッタリングで形成した後、窒素ガスを導入し、反応性スパッタリングによってＴｉＮ膜１０を形成することが出来る。
図５において、ベースメタル１０４１の膜厚は例えば５０ｎｍ、Ａｌ膜１０４２の膜厚は例えば３００ｎｍ、キャップメタル１０４３の膜厚は例えば５０ｎｍである。ＴｉＮ膜１０の膜厚は例えば１０ｎｍであるが、５ｎｍ乃至３０ｎｍ程度であればよい。ＳｉＯで形成されたゲート絶縁膜１０５の膜厚は例えば３００ｎｍ乃至５００ｎｍ、酸化物半導体１０６の膜厚は例えば５０ｎｍである。なお、図５におけるベースメタル１０４１は省略されることもある。
図４において、ゲート電極１０４の上に形成された窒化チタン膜１０によって酸化物半導体１０６から酸素がゲート電極１０４に吸収されるのを阻止することが出来る。したがって、酸化物半導体ＴＦＴの特性が変化することを防止することが出来る。
図４において、窒化チタン膜１０は、ゲート電極１０４の上面全面ではなく、一部形成されていない領域であるホール存在している。このホールは、酸化物半導体膜１０６における中間抵抗領域（これはＬＤＤ領域とも呼ばれている）１０６２を形成するためである。すなわち、ホールが形成されている部分では、酸化物半導体膜１０６から酸素がゲート電極１０４によって抜かれるので、この部分では酸化物半導体１０６の抵抗が低下し、中間抵抗領域１０６２が形成される。中間抵抗領域１０６２は、ホットキャリアの生成を抑え、酸化物半導体ＴＦＴの特性を安定化させる。
なお、ドレイン電極１０７あるいはソース電極１０８が酸化物半導体１０６に積層されている領域１０６３、１０６４では、酸化物半導体１０６３、１０６４から、金属であるドレイン電極１０７あるいはソース電極１０８によって酸素が大量に抜かれるので、酸化物半導体１０６３、１０６４は導電性となっている。一方、酸化物半導体のチャネル領域１０６１は窒化チタン膜１０の存在によって酸化物半導体１０６１内に酸素が維持されるので、高抵抗が維持され、ＴＦＴの特性を維持することが出来る。したがって、酸化物半導体ＴＦＴの信頼性を維持することが出来る。
図４の右側において、ゲート電極１０４と同時に形成される容量配線１２０の上にも窒化チタン膜１０が形成されている。しかし、窒化チタン膜１０は導電性なので、容量配線１２０と容量電極１２１の導通が損なわれることはない。
図６は実施例１の第２の形態を示す断面図である。図６が図４と異なる点は、ゲート電極１０４の上に形成された窒化チタン膜１０が、酸化物半導体１０６のチャネル領域１０６１に対応する部分にのみ形成されていることである。すなわち、酸化物半導体１０６のチャネル領域１０６１では、窒化チタン膜１０によって酸素が抜かれることを阻止されるので高抵抗を維持することが出来る。
しかし、ゲート電極１０４の上に窒化チタン膜１０が形成されている部分以外に対応する酸化物半導体１０６からは、ゲート電極１０４によって酸素が奪われるので酸化物半導体１０６の抵抗は低下する。ところで、ドレイン電極１０７及びソース電極１０８が積層している酸化物半導体１０６の領域、すなわち、ドレイン領域１０６３及びソース領域１０６４は、ドレイン電極１０７及びソース電極１０８によって、大量に酸素が抜かれるので抵抗が大きく低下する。これに対して、チャネル領域１０６１とドレイン領域１０６３との間、あるいは、チャネル領域１０６１とソース領域１０６４との間はゲート電極１０４から、ゲート絶縁膜１０５を介して酸素が抜かれるだけなので、酸化物半導体１０６の抵抗値はドレイン領域１０６３やソース領域１０６４に比べて、大きく低下することは無い。すなわち、図６の構成においても、中間抵抗領域（ＬＤＤ領域）は形成される。したがって、図６の構成においても、特性の安定した酸化物半導体ＴＦＴを形成することが出来る。
図７は、実施例１の第３の形態を示す断面図である。図７が第１の実施形態である図４と異なる点は、ゲート電極１０４の側面にも窒化チタン膜１０が形成されていることである。これによって、ゲート電極１０４による、酸化物半導体１０６からの酸素の吸収をより効率的に阻止することが出来る。
ゲート電極１０４の側面にも窒化チタン膜１０を形成するために、ゲート電極１０４の側面のテーパは急峻でないほうがよい。この目的のためには、ゲート電極１０４の側面のテーパ角θは好ましくは、４０度乃至６０度である。
図８は、実施例１の第４の形態を示す断面図である。図８が第２の実施形態である図６と異なる点は、ゲート電極１０４の側面にも窒化チタン膜１０が形成されていることである。これによって、ゲート電極１０４による、酸化物半導体１０６からの酸素の吸収をより効率的に阻止することが出来る。図８のその他の構成は図６及び図７で説明したのと同様である。
以上の説明では、金属窒化膜１０として窒化チタンを例にとって説明したが、金属窒化膜１０は、これには限らない。例えば窒化タンタル（ＴａＮｘ）等も使用することが出来る。
実施例２の構成が実施例１の構成と異なる点は、液晶表示装置の基板がポリイミド基板１００ではなく、ガラス基板９０であるということである。図９は実施例２の第１の形態を示す断面図である。図９が実施例１の図４と異なる点は、ポリイミド基板と第１乃至第３下地膜が存在せず、ガラス基板９０の上に直接ゲート電極１０４が形成されている点である。
一般には、ガラス基板９０はノンアルカリガラスが使用される。また、酸化物半導体１０６に対する、ガラス基板９０からの不純物の影響は金属であるゲート電極１０４によって阻止される。しかし、ガラス基板９０からの不純物の影響が残る場合は、図３で説明したような第１乃至第３下地膜１０１、１０２、１０３を形成すればよい。図９におけるその他の層構造は、図４と同様であるので、説明を省略する。
図１０は実施例２の第２の形態を示す断面図である。図１０が実施例１の図６と異なる点は、ポリイミド基板と第１乃至第３下地膜が存在せず、ガラス基板９０の上に直接ゲート電極１０４が形成されている点である。この差については、図９で説明したのと同じなので省略する。
図１１は実施例２の第３の形態を示す断面図である。図１１が実施例１の図７と異なる点は、ポリイミド基板と第１乃至第３下地膜が存在せず、ガラス基板９０の上に直接ゲート電極１０４が形成されている点である。この差については、図９で説明したのと同じなので省略する。
図１２は実施例２の第４の形態を示す断面図である。図１２が実施例１の図８と異なる点は、ポリイミド基板と第１乃至第３下地膜が存在せず、ガラス基板９０の上に直接ゲート電極１０４が形成されている点である。この差については、図９で説明したのと同じなので省略する。
図１３は実施例３の第１の形態を示す断面図である。図１３が実施例１の図４と異なる点は、ゲート電極１０４の上に、金属窒化膜ではなく、金属酸化膜２０が形成されていることである。金属酸化膜２０も、ゲート電極１０４が酸化物半導体１０６から酸素を抜くことを阻止することが出来る。つまり、金属酸化膜２０の作用は、実施例１の図４において、金属窒化膜について説明したのと同様である。
金属酸化物２０の種類としては、先に説明した種々の酸化物半導体、ＩＴＯ等の金属酸化物導電体、アルミナ（ＡｌＯｘ）等の絶縁金属酸化物等がある。なお、他の金属酸化物導電体としては、ＡＺＯ（Ａｌｕｍｉｎｕｍ ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等がある。金属酸化膜２０の膜厚は、金属窒化膜の場合と同様、好ましくは５ｎｍ乃至３０ｎｍである。
金属酸化物は絶縁物の場合もあるので、図１３において、容量配線１２０の上に形成された金属酸化膜２０には、容量配線１２０が容量電極１２１と接続する部分にはスルーホールが形成されている。図１３のその他の構成及び作用は実施例１の図４で説明したのと同様であるので省略する。
図１４は実施例３の第２の形態を示す断面図である。図１４が実施例１の図６と異なる点は、金属窒化膜の代わりに金属酸化膜２０が形成されている点である。図１４における金属酸化膜２０の作用は図６における金属窒化膜２０の作用と同様であるので説明は省略する。
図１５は、実施例３の第３の形態を示す断面図である。図１５において、ゲート電極１０４の側面は金属酸化膜２０によって覆われている。図１５が実施例１の図７と異なる点は、金属窒化膜の代わりに金属酸化膜２０が形成されている点である。図１５における金属酸化膜２０の作用は図７における金属窒化膜２０の作用と同様であるので説明は省略する。
図１６は、実施例３の第４の形態を示す断面図である。図１６において、ゲート電極１０４の側面は金属酸化膜２０によって覆われている。図１６が実施例１の図８と異なる点は、金属窒化膜の代わりに金属酸化膜２０が形成されている点である。図１６における金属酸化膜２０の作用は図８における金属窒化膜の作用と同様であるので説明は省略する。
図１７は、実施例４の第１の形態を示す断面図である。図１７では、ゲート電極１０４の上に絶縁膜である金属酸化膜２０が形成されている。絶縁膜である金属酸化膜２０としは、例えば、アルミナ（ＡｌＯｘ）膜を挙げることが出来る。アルミナ（ＡｌＯｘ）膜３０の厚さは、実施例１における金属窒化膜と同様５ｎｍ乃至３０ｎｍである。
アルミナ（ＡｌＯｘ）膜３０の作用も実施例１の図４あるいは図７等で説明した金属窒化膜の作用と同様である。アルミナ（ＡｌＯｘ）膜３０は絶縁膜なので、ゲート電極１０４あるいは容量配線１２０の上のみでなく、基板全面を覆うことが出来る。これによって、アルミナ（ＡｌＯｘ）膜３０に対して、ガラス基板９０やポリイミド基板１００等からの不純物を阻止するためのブロック膜としての作用を持たせることも出来る。
図１８は実施例４の第２の形態を示す断面図である。図１８が実施例２の図１２と異なる点は、ゲート電極１０４の上に、金属窒化膜ではなく、アルミナ（ＡｌＯｘ）膜３０が形成されていることと、アルミナ（ＡｌＯｘ）膜３０がゲート電極１０４及び容量配線１２０の上のみでなく、基板全面に形成されている点である。アルミナ（ＡｌＯｘ）膜３０の作用等は、図１７等で説明したのと同様であるので省略する。
以上のように、本発明によれば、酸化物半導体膜からの酸素の消失を効果的に防止することが出来、安定した酸化物半導体ＴＦＴを形成することが出来る。
なお、以上は、酸化物半導体を液晶表示装置に適用した例で説明したが、本発明は、有機ＥＬ表示装置等の他の表示装置、２次元光センサ等、他の酸化物半導体を用いた装置にも使用することが出来る。
１０…金属窒化膜、 １１…走査線、 １２…映像信号線、 １３…画素、 １４…表示領域、 １５…端子領域、 １６…シール材、 １７…フレキシブル配線基板、 ２０…金属酸化物、 ３０…アルミナ（ＡｌＯｘ）膜、 ９０…ガラス基板、 １００…ポリイミド基板、 １０１…第１下地膜、 １０２…第２下地膜、 １０３…第３下地膜、 １０４…ゲート電極、 １０５…ゲート絶縁膜、 １０６…酸化物半導体膜、 １０７…ドレイン電極、 １０８…ソース電極、 １０９…第１層間絶縁膜、 １１０…第2層間絶縁膜、 １１１…有機パッシベーション膜、 １１２…スルーホール、 １１３…コモン電極、 １１４…容量絶縁膜、 １１５…スルーホール、 １１６…画素電極、 １１７…配向膜、 １２０…容量配線、 １２１…スルーホール、 １２２…容量電極、 １３６…スルーホール、 １５０…下部電極、 １５１…有機ＥＬ層、 １５２…カソード、 １５３…保護層、 １５４…粘着材、 １５５…偏光板、 １６０…バンク、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２０４…配向膜、 ３００…液晶層、 ３０１…液晶分子、 １０４１…ベースメタル、 １０４２…Ａｌ膜、 １０４３…キャップメタル、 １０５１…ＳｉＮ膜、 １０５２…ＳｉＯ膜、 １０６１…チャネル領域、 １０６２…中間抵抗領域（ＬＤＤ領域）、 １０６３…ドレイン領域、 １０６４…ソース領域、 １１６１…画素電極スリット

Claims (18)

  1. ゲート電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に酸化物半導体膜が形成されたＴＦＴを有する半導体装置であって、
    前記酸化物半導体膜は、チャネル領域、ドレイン領域、ソース領域を有し、
    平面で視て、前記ゲート電極の上面で、前記酸化物半導体膜の前記チャネル領域と対向する部分には、金属窒化膜が形成され、
    前記ゲート電極の上面の一部は前記金属窒化膜が存在していないことを特徴とする半導体装置。
  2. 平面で視て、前記ゲート電極の上面の、前記酸化物半導体膜の前記ドレイン領域、前記ソース領域に対応する部分には、前記金属窒化膜は存在しないことを特徴とする請求項１に記載の半導体装置。
  3. 前記酸化物半導体膜は、前記チャネル領域と前記ドレイン領域の間、及び、前記チャネル領域と前記ソース領域の間に中間抵抗領域を有し、
    前記ゲート電極の上面の、前記酸化物半導体膜の前記中間抵抗領域に対応する部分には前記金属窒化膜は形成されておらず、前記酸化物半導体膜の前記ドレイン領域及び前記ソース領域に対応する部分には、前記金属窒化膜が形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記ゲート電極の側面にも前記金属窒化膜が形成されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記金属窒化膜は窒化チタン（ＴｉＮ）であることを特徴とする請求項１に記載の半導体装置。
  6. 前記ゲート電極は、Ａｌ層の上にＴｉ層が形成された構成であることを特徴とする請求項１に記載の半導体装置。
  7. ゲート電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に酸化物半導体膜が形成されたＴＦＴを有する半導体装置であって、
    前記酸化物半導体膜は、チャネル領域、ドレイン領域、ソース領域を有し、
    平面で視て、前記ゲート電極の上面で、前記酸化物半導体膜の前記チャネル領域と対向する部分には、金属酸化膜が形成され、
    前記ゲート電極の上面の一部は前記金属酸化膜が存在していないことを特徴とする半導体装置。
  8. 平面で視て、前記ゲート電極の上面の、前記酸化物半導体膜の前記ドレイン領域、前記ソース領域に対応する部分には、前記金属酸化膜は存在しないことを特徴とする請求項７に記載の半導体装置。
  9. 前記酸化物半導体膜は、前記チャネル領域と前記ドレイン領域の間、及び、前記チャネル領域と前記ソース領域の間に中間抵抗領域を有し、
    前記ゲート電極の上面の、前記酸化物半導体膜の前記中間抵抗領域に対応する部分には前記金属酸化膜は形成されておらず、前記酸化物半導体膜の前記ドレイン領域及び前記ソース領域に対応する部分には、前記金属酸化膜が形成されていることを特徴とする請求項７に記載の半導体装置。
  10. 前記ゲート電極の側面にも前記金属酸化膜が形成されていることを特徴とする請求項７に記載の半導体装置。
  11. 前記金属酸化膜は導電性の金属酸化膜であることを特徴とする請求項７に記載の半導体装置。
  12. 前記金属酸化膜はＩＴＯであることを特徴とする請求項７に記載の半導体装置。
  13. 前記金属酸化膜は、前記酸化物半導体膜とは別に形成された酸化物半導体膜であることを特徴とする請求項７に記載の半導体装置。
  14. ゲート電極の上にゲート絶縁膜が形成され、前記ゲート絶縁膜の上に酸化物半導体膜が形成されたＴＦＴを有する半導体装置であって、
    前記酸化物半導体膜は、チャネル領域、ドレイン領域、ソース領域を有し、
    平面で視て、前記ゲート電極の上面で、前記酸化物半導体膜の前記チャネル領域と対向する部分には、絶縁性金属酸化膜が形成され、
    前記ゲート電極の上面の一部は前記絶縁性金属酸化膜が存在していないことを特徴とする半導体装置。
  15. 平面で視て、前記ゲート電極の上面の、前記酸化物半導体膜の前記ドレイン領域、前記ソース領域に対応する部分には、前記絶縁性金属酸化膜は存在しないことを特徴とする請求項１４に記載の半導体装置。
  16. 前記酸化物半導体膜は、前記チャネル領域と前記ドレイン領域の間、及び、前記チャネル領域と前記ソース領域の間に中間抵抗領域を有し、
    前記ゲート電極の上面の、前記酸化物半導体の前記中間抵抗領域に対応する部分には前記絶縁性金属酸化膜は形成されておらず、前記酸化物半導体膜の前記ドレイン領域及び前記ソース領域に対応する部分には、前記絶縁性金属酸化膜が形成されていることを特徴とする請求項１４に記載の半導体装置。
  17. 前記ゲート電極の側面にも前記絶縁性金属酸化膜が形成されていることを特徴とする請求項１４に記載の半導体装置。
  18. 前記絶縁性金属酸化膜はアルミナ（ＡｌＯｘ）膜であることを特徴とする請求項１４に記載の半導体装置。
JP2019181794A 2019-10-02 2019-10-02 半導体装置 Active JP7446076B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019181794A JP7446076B2 (ja) 2019-10-02 2019-10-02 半導体装置
PCT/JP2020/035034 WO2021065506A1 (ja) 2019-10-02 2020-09-16 半導体装置
CN202080065097.8A CN114467184A (zh) 2019-10-02 2020-09-16 半导体装置
US17/657,168 US20220223707A1 (en) 2019-10-02 2022-03-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019181794A JP7446076B2 (ja) 2019-10-02 2019-10-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2021057538A true JP2021057538A (ja) 2021-04-08
JP7446076B2 JP7446076B2 (ja) 2024-03-08

Family

ID=75271546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019181794A Active JP7446076B2 (ja) 2019-10-02 2019-10-02 半導体装置

Country Status (4)

Country Link
US (1) US20220223707A1 (ja)
JP (1) JP7446076B2 (ja)
CN (1) CN114467184A (ja)
WO (1) WO2021065506A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit

Also Published As

Publication number Publication date
JP7446076B2 (ja) 2024-03-08
WO2021065506A1 (ja) 2021-04-08
US20220223707A1 (en) 2022-07-14
CN114467184A (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
US10459304B2 (en) Display device
CN107479267B (zh) 液晶显示面板及具有该液晶显示面板的液晶显示装置
JP7370375B2 (ja) 表示装置及び半導体装置
JP6655417B2 (ja) 表示装置
JP7350903B2 (ja) Ｔｆｔ回路基板
US20230144213A1 (en) Display device
WO2020021938A1 (ja) 表示装置
WO2013021607A1 (ja) 液晶表示装置、および液晶表示装置の製造方法
US20140284574A1 (en) Display apparatus and method of manufacturing the same
JP7250558B2 (ja) 表示装置及び半導体装置
JP2018170325A (ja) 表示装置
US20220262825A1 (en) Display device and manufacturing method thereof
US9703152B2 (en) Liquid crystal display device
WO2019244636A1 (ja) 半導体装置
JP7029907B2 (ja) 表示装置
JP7109902B2 (ja) 表示装置及びその製造方法
JP7274627B2 (ja) 表示装置
WO2021065506A1 (ja) 半導体装置
US20210320158A1 (en) Display device and semiconductor device
KR100641000B1 (ko) 액정표시소자 및 그 제조방법
KR100675926B1 (ko) 액정표시소자와 그 제조방법
JP2019016640A (ja) 表示装置
KR20080048620A (ko) 박막 트랜지스터 기판 및 이를 갖는 액정표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240227

R150 Certificate of patent or registration of utility model

Ref document number: 7446076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150