JP2021051150A - 表示装置の補修方法及び表示装置 - Google Patents

表示装置の補修方法及び表示装置 Download PDF

Info

Publication number
JP2021051150A
JP2021051150A JP2019173057A JP2019173057A JP2021051150A JP 2021051150 A JP2021051150 A JP 2021051150A JP 2019173057 A JP2019173057 A JP 2019173057A JP 2019173057 A JP2019173057 A JP 2019173057A JP 2021051150 A JP2021051150 A JP 2021051150A
Authority
JP
Japan
Prior art keywords
inorganic
inorganic light
defective
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019173057A
Other languages
English (en)
Inventor
耀博 小川
Akihiro Ogawa
耀博 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019173057A priority Critical patent/JP2021051150A/ja
Priority to PCT/JP2020/030487 priority patent/WO2021059783A1/ja
Priority to TW109132884A priority patent/TWI756839B/zh
Publication of JP2021051150A publication Critical patent/JP2021051150A/ja
Priority to US17/700,631 priority patent/US20220215784A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】不良が起きた場合にも、適切に使用可能とする。【解決手段】補修方法は、マトリクス状に並ぶ複数の無機発光体と、無機発光体が発光する光の進行方向側に設けられて、複数の無機発光体に接続される対向電極とを備える表示装置の補修方法である。補修方法は、不良となっている無機発光体である不良無機発光体を検出する検出ステップと、対向電極の、不良無機発光体に接続される部分と不良無機発光体に隣り合う前記無機発光体に接続される部分との間の部分を含む対象部分に対し、光を照射して、不良無機発光体を除去せずに残しつつ、対象部分を除去する除去ステップと、を含む。【選択図】図１１

Description

本発明は、表示装置の補修方法及び表示装置に関する。
近年、表示素子として微小サイズの発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いた表示装置が注目されている（例えば、特許文献１参照）。複数の発光ダイオードは、アレイ基板（特許文献１ではドライババックプレーン）に接続され、アレイ基板は、発光ダイオードを駆動するための画素回路（特許文献１では電子制御回路）を備える。
特表２０１７−５２９５５７号公報
しかし、発光ダイオードを用いた表示装置は、発光ダイオードのサイズが小さいなどの理由により、発光ダイオードの基板への搭載など、製造が難しく、発光ダイオードの不良を招き易い。不良が起きた表示装置を破棄するなどして使用しない場合、歩留りが低下する。そのため、発光ダイオードを用いた表示装置において、不良が起きた場合にも、適切に使用可能とすることが求められている。
本発明は、上記の課題に鑑みてなされたもので、不良が起きた場合にも、適切に使用可能な表示装置の補修方法及び表示装置を提供することを目的とする。
本発明の一態様による表示装置の補修方法は、マトリクス状に並ぶ複数の無機発光体と、前記無機発光体が発光する光の進行方向側に設けられて、複数の前記無機発光体に接続される対向電極とを備える表示装置の補修方法であって、不良となっている前記無機発光体である不良無機発光体を検出する検出ステップと、前記対向電極の、前記不良無機発光体に接続される部分と前記不良無機発光体に隣り合う前記無機発光体に接続される部分との間の部分を含む対象部分に対し、光を照射して、前記不良無機発光体を除去せずに残しつつ、前記対象部分を除去する除去ステップと、を含む。
本発明の一態様による表示装置は、マトリクス状に並ぶ複数の無機発光体と、前記無機発光体が発光する光の進行方向側に設けられて、複数の前記無機発光体に接続される対向電極と、を備え、前記対向電極は、前記光の進行方向側から見た場合に、前記無機発光体が設けられる部分と、その無機発光体に隣り合う前記無機発光体が設けられる部分において、開口が形成されている。
図１は、本実施形態に係る表示装置の構成例を示す平面図である。 図２は、複数の画素を示す平面図である。 図３は、表示装置の画素回路の構成例を示す回路図である。 図４は、図１のＩＶ−ＩＶ’断面図である。 図５は、本実施形態に係る無機発光体の構成例を示す断面図である。 図６は、表示装置の補修の例を示す模式図である。 図７は、表示装置の補修の例を示す模式図である。 図８は、表示装置の補修の例を示す模式図である。 図９は、表示装置の補修の他の例を示す模式図である。 図１０は、表示装置の補修の他の例を示す模式図である。 図１１は、本実施形態に係る表示装置の補修方法を説明するフローチャートである。 図１２は、表示装置の補修の具体例を説明する図である。 図１３は、表示装置の補修の具体例を説明する図である。 図１４は、表示装置の補修の具体例を説明する図である。 図１５は、表示装置の補修の具体例を説明する図である。
以下に、本発明の各実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（表示装置の構成）
図１は、本実施形態に係る表示装置の構成例を示す平面図である。図１に示すように、表示装置１は、アレイ基板２と、画素Ｐｉｘと、駆動回路１２と、駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０と、カソード配線６０と、を含む。アレイ基板２は、各画素Ｐｉｘを駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリクス基板とも呼ばれる。アレイ基板２は、基板１０、複数のトランジスタ、複数の容量及び各種配線等を有する。
図１に示すように、表示装置１は、表示領域ＡＡと、周辺領域ＧＡとを有する。表示領域ＡＡは、複数の画素Ｐｉｘが配置される領域であり、画像を表示する領域である。周辺領域ＧＡは、複数の画素Ｐｉｘと重ならない領域であり、表示領域ＡＡの外側に配置される。
複数の画素Ｐｉｘは、基板１０の表示領域ＡＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。なお、第１方向Ｄｘ及び第２方向Ｄｙは、アレイ基板２の基板１０の第１面１０ａ（図４参照）に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。第３方向Ｄｚは、例えば、基板１０の法線方向に対応する。以下、平面視とは、第３方向Ｄｚから見た場合の位置関係を示す。
駆動回路１２は、基板１０の周辺領域ＧＡに設けられる。駆動回路１２は、駆動ＩＣ２１０からの各種制御信号に基づいて複数のゲート線（例えば、発光制御走査線ＢＧ、リセット制御走査線ＲＧ、初期化制御走査線ＩＧ及び書込制御走査線ＳＧ（図３参照））を駆動する回路である。駆動回路１２は、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、駆動回路１２は、ゲート線に接続された複数の画素Ｐｉｘを選択する。
駆動ＩＣ２１０は、表示装置１の表示を制御する回路である。駆動ＩＣ２１０は、基板１０の周辺領域ＧＡにＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）として実装されてもよい。これに限定されず、駆動ＩＣ２１０は、基板１０の周辺領域ＧＡに接続された配線基板の上にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）として実装されてもよい。なお、基板１０に接続される配線基板は、例えば、フレキシブルプリント基板やリジット基板である。
カソード配線６０は、基板１０の周辺領域ＧＡに設けられる。カソード配線６０は、表示領域ＡＡの複数の画素Ｐｉｘ及び周辺領域ＧＡの駆動回路１２を囲んで設けられる。複数の無機発光体１００（図４参照）のカソード（カソード電極１１４（図４参照））は、共通のカソード配線６０に接続され、固定電位（例えば、グランド電位）が供給される。より具体的には、無機発光体１００のカソード電極１１４は、アレイ基板２上の対向カソード電極９０ｅを介して、カソード配線６０に接続される。なお、カソード配線１４は、一部にスリットを有し、基板１０上において、２つの異なる配線で形成されてもよい。
図２は、複数の画素を示す平面図である。図２に示すように、１つの画素Ｐｉｘは、複数の画素４９を含む。例えば、画素Ｐｉｘは、第１画素４９Ｒと、第２画素４９Ｇと、第３画素４９Ｂとを有する。第１画素４９Ｒは、第１色としての原色の赤色を表示する。第２画素４９Ｇは、第２色としての原色の緑色を表示する。第３画素４９Ｂは、第３色としての原色の青色を表示する。図２に示すように、１つの画素Ｐｉｘにおいて、第１画素４９Ｒと第３画素４９Ｂは第１方向Ｄｘで並ぶ。また、第２画素４９Ｇと第３画素４９Ｂは第２方向Ｄｙで並ぶ。なお、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。以下において、第１画素４９Ｒと、第２画素４９Ｇと、第３画素４９Ｂとをそれぞれ区別する必要がない場合、画素４９という。なお、１つの画素Ｐｉｘに含まれる画素４９は３つに限らず、４以上の画素４９が対応づけられていてもよい。例えば、第４色として白色が対応付けられた第４画素４９Ｗが含まれてもよい。また、複数の画素４９の配置は、図２に示す構成に限定されない。例えば、第１画素４９Ｒは第２画素４９Ｇと第１方向Ｄｘに隣り合っていてもよい。また、第１画素４９Ｒ、第２画素４９Ｇ、及び、第３画素４９Ｂが、この順で第１方向Ｄｘに繰り返し配列されてもよい。
画素４９は、それぞれ無機発光体１００を有する。表示装置１は、第１画素４９Ｒ、第２画素４９Ｇ及び第３画素４９Ｂにおいて、無機発光体１００ごとに異なる光を出射することで画像を表示する。無機発光体１００は、平面視で、数μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップであり、一般的には、一つのチップサイズが１００μｍ以上をミニＬＥＤ（ｍｉｎｉＬＥＤ）、１００μｍ未満〜数μｍのサイズをマイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）と呼ばれる。本発明ではいずれのサイズのＬＥＤも用いることができ、表示装置の画面サイズ（一画素の大きさ）に応じて使い分ければよい。各画素にマイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）を備える表示装置は、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、無機発光体１００の大きさを限定するものではない。
図３は、表示装置の画素回路の構成例を示す回路図である。図３に示す画素回路ＰＩＣＡは、第１画素４９Ｒ、第２画素４９Ｇ及び第３画素４９Ｂのそれぞれに設けられる。画素回路ＰＩＣＡは、基板１０に設けられ、駆動信号（電流）を無機発光体１００に供給する回路である。なお、図３において、画素回路ＰＩＣＡについての説明は、第１画素４９Ｒ、第２画素４９Ｇ及び第３画素４９Ｂのそれぞれが有する画素回路ＰＩＣＡに適用できる。
図３に示すように、画素回路ＰＩＣＡは、無機発光体１００と、５つのトランジスタと、２つの容量と、を含む。具体的には、画素回路ＰＩＣＡは、発光制御トランジスタＢＣＴ、初期化トランジスタＩＳＴ、書込トランジスタＳＳＴ、リセットトランジスタＲＳＴ及び駆動トランジスタＤＲＴを含む。一部のトランジスタは、隣接する複数の画素４９で共有されていてもよい。例えば、発光制御トランジスタＢＣＴは、共通配線を介して、３つの画素４９で共有されていてもよい。また、リセットトランジスタＲＳＴは、周辺領域ＧＡに設けられ、例えば画素４９の各行に１つ設けられていてもよい。この場合、リセットトランジスタＲＳＴは、共通配線を介して複数の駆動トランジスタＤＲＴのドレインに接続される。ただし、リセットトランジスタＲＳＴは、駆動トランジスタＤＲＴのソースに接続されていてもよい。
画素回路ＰＩＣＡが有する複数のトランジスタは、それぞれｎ型ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）で構成される。ただし、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。ｐ型ＴＦＴを用いる場合は、適宜電源電位や保持容量Ｃｓ１及び容量Ｃｓ２の接続を適合させてもよい。
発光制御走査線ＢＧは、発光制御トランジスタＢＣＴのゲートに接続される。初期化制御走査線ＩＧは、初期化トランジスタＩＳＴのゲートに接続される。書込制御走査線ＳＧは、書込トランジスタＳＳＴのゲートに接続される。リセット制御走査線ＲＧは、リセットトランジスタＲＳＴのゲートに接続される。
発光制御走査線ＢＧ、初期化制御走査線ＩＧ、書込制御走査線ＳＧ及びリセット制御走査線ＲＧは、それぞれ、駆動回路１２（図１参照）に接続される。駆動回路１２は、発光制御走査線ＢＧ、初期化制御走査線ＩＧ、書込制御走査線ＳＧ及びリセット制御走査線ＲＧに、それぞれ、発光制御信号Ｖｂｇ、初期化制御信号Ｖｉｇ、書込制御信号Ｖｓｇ及びリセット制御信号Ｖｒｇを供給する。
駆動ＩＣ２１０（図１参照）は、第１画素４９Ｒ、第２画素４９Ｇ及び第３画素４９Ｂのそれぞれの画素回路ＰＩＣＡに、時分割で映像信号Ｖｓｉｇを供給する。第１画素４９Ｒ、第２画素４９Ｇ及び第３画素４９Ｂの各列と、駆動ＩＣ２１０との間には、マルチプレクサ等のスイッチ回路が設けられる。映像信号Ｖｓｉｇは、映像信号線Ｌ２を介して書込トランジスタＳＳＴに供給される。また、駆動ＩＣ２１０は、リセット信号線Ｌ３を介して、リセット電源電位ＶｒｓｔをリセットトランジスタＲＳＴに供給する。駆動ＩＣ２１０は、初期化信号線Ｌ４を介して、初期化電位Ｖｉｎｉを初期化トランジスタＩＳＴに供給する。
発光制御トランジスタＢＣＴ、初期化トランジスタＩＳＴ、書込トランジスタＳＳＴ、及びリセットトランジスタＲＳＴは、２ノード間の導通と非導通とを選択するスイッチング素子として機能する。駆動トランジスタＤＲＴは、ゲートとドレインとの間の電圧に応じて、無機発光体１００に流れる電流を制御する電流制御素子として機能する。
無機発光体１００のカソード（カソード電極１１４）は、カソード電源線Ｌ１０に接続される。また、無機発光体１００のアノード（アノード電極１１２）は、駆動トランジスタＤＲＴ及び発光制御トランジスタＢＣＴを介してアノード電源線Ｌ１（第１電源線）に接続される。アノード電源線Ｌ１には、アノード電源電位ＰＶＤＤ（第１電位）が供給される。カソード電源線Ｌ１０には、カソード電源電位ＰＶＳＳ（第２電位）が供給される。アノード電源電位ＰＶＤＤは、カソード電源電位ＰＶＳＳよりも高い電位である。カソード電源線Ｌ１０は、カソード配線６０を含む。
また、画素回路ＰＩＣＡは、容量Ｃｓ１及び容量Ｃｓ２を含む。容量Ｃｓ１は、駆動トランジスタＤＲＴのゲートとソースとの間に形成される保持容量である。容量Ｃｓ２は、駆動トランジスタＤＲＴのソース及び無機発光体１００のアノードと、カソード電源線Ｌ１０との間に形成される付加容量である。
なお、画素回路ＰＩＣＡは、発光制御トランジスタＢＣＴと駆動トランジスタＤＲＴとの間に、トランジスタＣＣＴを設けてもよい。この場合、トランジスタＣＣＴのソースが発光制御トランジスタＢＣＴのドレインに接続され、トランジスタＣＣＴのドレインが駆動トランジスタＤＲＴのソースに接続される。そして、トランジスタＣＣＴのゲートには、トランジスタＣＣＴのゲートに電位を供給する配線ＣＧが接続される。配線ＣＧを介してトランジスタＣＣＴのゲートに電位が供給されることで、発光制御トランジスタＢＣＴのドレインと駆動トランジスタＤＲＴのソースとを導通状態にし、配線ＣＧを介してトランジスタＣＣＴのゲートに電位が供給されない場合に、発光制御トランジスタＢＣＴのドレインと駆動トランジスタＤＲＴのソースとを非導通状態にする。
表示装置１は、１行目の画素４９から最終行の画素４９まで駆動を行い１フレーム分の画像を１フレーム期間に表示する。
リセット期間では、駆動回路１２から供給される各制御信号により、発光制御走査線ＢＧの電位がＬ（ロウ）レベルとなり、リセット制御走査線ＲＧの電位がＨ（ハイ）レベルとなる。これにより、発光制御トランジスタＢＣＴがオフ（非導通状態）となり、リセットトランジスタＲＳＴがオン（導通状態）となる。
これにより、画素４９内に残留していた電荷が、リセットトランジスタＲＳＴを通じて外部に流れ、駆動トランジスタＤＲＴのソースがリセット電源電位Ｖｒｓｔに固定される。リセット電源電位Ｖｒｓｔは、カソード電源電位ＰＶＳＳに対して所定の電位差を有して設定される。この場合、リセット電源電位Ｖｒｓｔとカソード電源電位ＰＶＳＳとの電位差は、無機発光体１００が発光を開始する電位差よりも小さい。
次に、駆動回路１２から供給される各制御信号により、初期化制御走査線ＩＧの電位がＨレベルとなる。初期化トランジスタＩＳＴは、オンとなる。初期化トランジスタＩＳＴを介して駆動トランジスタＤＲＴのゲートが初期化電位Ｖｉｎｉに固定される。
次に、駆動回路１２から供給される各制御信号により、初期化制御走査線ＩＧの電位がＨレベルとなる。初期化トランジスタＩＳＴは、オンとなる。初期化トランジスタＩＳＴを介して駆動トランジスタＤＲＴのゲートが初期化電位Ｖｉｎｉに固定される。
また、駆動回路１２は、発光制御トランジスタＢＣＴをオンとし、リセットトランジスタＲＳＴをオフとする。駆動トランジスタＤＲＴは、ソース電位が（Ｖｉｎｉ−Ｖｔｈ）になるとオフになる。これにより、画素４９ごとに駆動トランジスタＤＲＴのしきい値電圧Ｖｔｈを取得することができ、画素４９ごとのしきい値電圧Ｖｔｈのばらつきがオフセットされる。
次に、映像信号書込動作期間では、駆動回路１２から供給される各制御信号により、発光制御トランジスタＢＣＴがオフになり、初期化トランジスタＩＳＴがオフになり、書込トランジスタＳＳＴがオンになる。１行に属する画素４９において、映像信号Ｖｓｉｇが駆動トランジスタＤＲＴのゲートに入力される。映像信号線Ｌ２は、第２方向Ｄｙに延在し、同列に属する複数行の画素４９に接続される。このため、映像信号書込動作期間は、１行ごとに実施される。
次に、発光動作期間では、駆動回路１２から供給される各制御信号により、発光制御トランジスタＢＣＴがオンになり、書込トランジスタＳＳＴがオフになる。アノード電源線Ｌ１から、発光制御トランジスタＢＣＴを介して駆動トランジスタＤＲＴにアノード電源電位ＰＶＤＤが供給される。駆動トランジスタＤＲＴは、ゲートソース間の電圧に応じた電流を、無機発光体１００に供給する。無機発光体１００は、この電流に応じた輝度で発光する。
なお、駆動回路１２は、１行ごとに画素４９を駆動してもよいし、２行の画素４９を同時に駆動してもよいし、３行分以上の画素４９を同時に駆動してもよい。
なお、上述した図３に示す画素回路ＰＩＣＡの構成はあくまで一例であり、適宜変更することができる。例えば１つの画素４９での配線の数及びトランジスタの数は異なっていてもよい。また、画素回路ＰＩＣＡはカレントミラー回路等の構成を採用することもできる。
図４は、図１のＩＶ−ＩＶ’断面図である。図４に示すように、表示装置１のアレイ基板２は、基板１０と、複数のトランジスタと、を備える。基板１０は、第１面１０ａと、第１面１０ａの反対側の第２面１０ｂとを有する。基板１０は、絶縁基板であり、例えば、ガラス基板、石英基板、又は、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、若しくは、ポリエチレンテレフタレート（ＰＥＴ）樹脂製のフレキシブル基板である。
なお、本明細書において、基板１０の表面に垂直な方向において、基板１０から無機発光体１００に向かう方向を「上側」又は単に「上」とする。また、無機発光体１００から基板１０に向かう方向を「下側」又は単に「下」とする。また、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
アンダーコート層２０は、基板１０の第１面１０ａ上に設けられる。なお、基板１０の第１面１０ａ上には、遮光層が設けられてもよい。この場合、アンダーコート層２０が、遮光層を覆う。遮光層は、光を遮断するものであれば任意の材料であってよいが、例えば、モリブデンタングステン合金膜であってよい。
複数のトランジスタは、アンダーコート層２０上に設けられる。例えば、基板１０の表示領域ＡＡには、複数のトランジスタとして、画素４９に含まれる駆動トランジスタＤＲＴ及び書込トランジスタＳＳＴがそれぞれ設けられている。基板１０の周辺領域ＧＡには、複数のトランジスタとして、駆動回路１２に含まれるトランジスタＴｒＣが設けられている。なお、複数のトランジスタのうち、駆動トランジスタＤＲＴ、書込トランジスタＳＳＴ、及び、トランジスタＴｒＣを示しているが、画素回路ＰＩＣＡに含まれる発光制御トランジスタＢＣＴ、初期化トランジスタＩＳＴ及びリセットトランジスタＲＳＴも、駆動トランジスタＤＲＴと同様の積層構造を有する。なお、以下の説明において、複数のトランジスタを区別して説明する必要が無い場合は、単にトランジスタＴｒと表す。
トランジスタＴｒは、例えば両面ゲート構造のＴＦＴである。トランジスタＴｒは、それぞれ、第１ゲート電極２１と、第２ゲート電極３１と、半導体層２５と、ソース電極４１ｓと、ドレイン電極４１ｄと、を有する。第１ゲート電極２１は、アンダーコート層２０上に設けられる。絶縁膜２４は、アンダーコート層２０上に設けられて第１ゲート電極２１を覆う。半導体層２５は、絶縁膜２４上に設けられる。半導体層２５は、例えば、ポリシリコンが用いられる。ただし、半導体層２５は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン等であってもよい。絶縁膜２９は、半導体層２５上に設けられる。第２ゲート電極３１は、絶縁膜２９上に設けられる。
アンダーコート層２０、絶縁膜２４、２９、４５は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などからなる。第３方向Ｄｚにおいて、第１ゲート電極２１と第２ゲート電極３１は、絶縁膜２４、半導体層２５及び絶縁膜２９を介して、対向している。絶縁膜２４、２９において、第１ゲート電極２１と第２ゲート電極３１とに挟まれた部分がゲート絶縁膜として機能する。また、半導体層２５において、第１ゲート電極２１と第２ゲート電極３１とに挟まれた部分がトランジスタＴｒのチャネル領域２７となる。半導体層２５において、ソース電極４１ｓと接続する部分がトランジスタＴｒのソース領域であり、ドレイン電極４１ｄと接続する部分がトランジスタＴｒのドレイン領域である。チャネル領域２７とソース領域との間及びチャネル領域２７とドレイン領域との間には、それぞれ低濃度不純物領域が設けられる。なお、トランジスタＴｒとして、ｎ型ＴＦＴのみ示しているが、ｐ型ＴＦＴを同時に形成しても良い。
ゲート線３１ａは、駆動トランジスタＤＲＴの第２ゲート電極３１に接続される。基板１０とゲート線３１ａとの間に絶縁膜２９が設けられ、ゲート線３１ａと基板１０との間に容量ＣＳが形成される。第１ゲート電極２１、第２ゲート電極３１及びゲート線３１ａは、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金膜で構成されている。
本実施形態において、トランジスタＴｒは両面ゲート構造に限定されるものではない。トランジスタＴｒは、ゲート電極が第１ゲート電極２１のみで構成されるボトムゲート型であってもよい。また、トランジスタＴｒは、ゲート電極が第２ゲート電極３１のみで構成されるトップゲート型であってもよい。また、アンダーコート層２０は無くてもよい。
表示装置１は、基板１０の第１面１０ａ上に設けられて複数のトランジスタＴｒを覆う絶縁膜３５を有する。ソース電極４１ｓは、絶縁膜３５上に設けられ、絶縁膜３５に設けられた貫通孔を介して複数のトランジスタＴｒの各ソースに接続される。ドレイン電極４１ｄは、絶縁膜３５上に設けられ、絶縁膜３５に設けられた貫通孔を介して複数のトランジスタＴｒの各ドレインに接続される。周辺領域ＧＡにおいてカソード配線６０は、絶縁膜３５上に設けられる。絶縁膜４２は、ソース電極４１ｓ、ドレイン電極４１ｄ及びカソード配線６０を覆う。絶縁膜３５は無機絶縁膜、絶縁膜４２は、有機絶縁膜である。ソース電極４１ｓ及びドレイン電極４１ｄは、チタンとアルミニウムとの積層構造であるＴｉＡｌＴｉ又はＴｉＡｌの積層膜で構成されている。また、絶縁膜４２は、感光性アクリル等の有機材料が用いられる。
ソース電極４１ｓの一部は、ゲート線３１ａと重なる領域に形成される。絶縁膜３５を介して対向するゲート線３１ａとソース電極４１ｓとで、容量Ｃｓ１が形成される。また、ゲート線３１ａは、半導体層２５の一部と重なる領域に形成される。容量Ｃｓ１は、絶縁膜２４を介して対向する半導体層２５とゲート線３１ａとで形成される容量も含む。
表示装置１は、ソース接続配線４３ｓと、ドレイン接続配線４３ｄと、絶縁膜４５と、対向アノード電極５０ｅと、絶縁膜７０と、平坦化膜８０と、対向カソード電極９０ｅと、カバー部９２と、を有する。ソース接続配線４３ｓは、絶縁膜４２上に設けられ、絶縁膜４２に設けられた貫通孔を介してソース電極４１ｓに接続される。ドレイン接続配線４３ｄは、絶縁膜４２上に設けられ、絶縁膜４２に設けられた貫通孔を介してドレイン電極４１ｄに接続される。絶縁膜４５は、絶縁膜４２上に設けられてソース接続配線４３ｓとドレイン接続配線４３ｄとを覆う。対向アノード電極５０ｅは、絶縁膜４５上に設けられ、絶縁膜４５に設けられた貫通孔を介して駆動トランジスタＤＲＴのドレイン接続配線４３ｄに接続される。無機発光体１００は、対向アノード電極５０ｅの上に設けられる、対向アノード電極５０ｅは、無機発光体１００のアノード電極１１２と接続されている。絶縁膜４５を介して対向する対向アノード電極５０ｅとソース接続配線４３ｓとの間に、容量Ｃｓ２が形成される。ソース接続配線４３ｓおよびドレイン接続配線４３ｄは、例えば、インジウムスズ酸化物（ＩＴＯ、Indium Tin Oxide）等の透明性導電体で形成される。
絶縁膜７０は、絶縁膜４５上に設けられて対向アノード電極５０ｅの側面を覆う。絶縁膜７０は、対向アノード電極５０ｅと重なる位置に、無機発光体１００を実装するための開口を有する。絶縁膜７０の開口の面積は、平面視において、無機発光体１００の対向アノード電極５０ｅとの接地面より大きい。また、対向アノード電極５０ｅは、平面視において、無機発光体１００の対向アノード電極５０ｅとの接地面より大きい。平坦化膜８０は、絶縁膜７０上に設けられて無機発光体１００の側面を覆う。対向カソード電極９０ｅは、平坦化膜８０上に設けられる。絶縁膜７０は、無機絶縁膜であり、例えば、シリコン窒化膜（ＳｉＮ）からなる。平坦化膜８０は、有機絶縁膜あるいは無機有機ハイブリッド絶縁膜（Ｓｉ−Ｏ主鎖に、たとえば有機基（メチル基あるいはフェニル基）が結合した材料）である。無機発光体１００の上面（カソード電極１１４；図５参照）は、平坦化膜８０から露出している。
対向カソード電極９０ｅは、無機発光体１００のカソード電極１１４に接続される。対向カソード電極９０ｅは、表示領域ＡＡの外側に設けられたコンタクトホールＨ１を介して、アレイ基板２側に設けられたカソード配線６０と接続される。具体的には、コンタクトホールＨ１は、平坦化膜８０及び絶縁膜４２に設けられ、コンタクトホールＨ１の底面にカソード配線１４が設けられる。カソード配線６０は、絶縁膜３５の上に設けられる。つまり、カソード配線６０は、ソース電極４１ｓ、ドレイン電極４１ｄと同層に設けられ、同じ材料で形成される。対向カソード電極９０ｅは、表示領域ＡＡから周辺領域ＧＡまで連続して設けられ、コンタクトホールＨ１の底部でカソード配線６０と接続される。カバー部９２は、対向カソード電極９０ｅ上に設けられる。カバー部９２は、例えばガラスなど、光を透過する部材で構成されるカバーである。ただし、カバー部９２は必須の構成ではない。
なお、本実施形態では、対向アノード電極５０ｅと無機発光体１００のアノード電極１１２とが直接接続されているが、対向アノード電極５０ｅとアノード電極１１２とは、接続層を介して接続されていてもよい。この場合、例えば、対向アノード電極５０ｅを覆う絶縁膜が、絶縁膜６６上に設けられ、この絶縁膜上に設けられた接続層が、絶縁膜６６に設けられた貫通孔を介して対向アノード電極５０ｅに接続される。そして、この接続層の上に、アノード電極が設けられる。この接続層は、導電性の部材である。
次に、無機発光体１００の構成について説明する。図５は、本実施形態に係る無機発光体の構成例を示す断面図である。図５に示すように、無機発光体１００は、無機発光素子１０２と、アノード電極１１２と、カソード電極１１４とを有している。
無機発光素子１０２は、発光を行う発光層である。無機発光素子１０２は、ｎ型クラッド層１０４と、ｐ型クラッド層１０６と、ｐ型クラッド層１０６とｎ型クラッド層１０４との間に設けられる発光層１０８と、を有する。本実施形態において、無機発光素子１０２は、上側に向かって、ｐ型クラッド層１０６、発光層１０８、ｎ型クラッド層１０４の順で積層されて構成される。無機発光素子１０２としては、窒化ガリウム（ＧａＮ）、アルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）あるいはアルミニウムガリウムヒ素（ＡｌＧａＡｓ）あるいはガリウムヒ素リン（ＧａＡｓＰ）等の化合物半導体が用いられる。さらに言えば、本実施形態において、ｐ型クラッド層１０６及びｎ型クラッド層１０４は、窒化ガリウム（ＧａＮ）などが用いられる。また、発光層１０８としては、窒化インジウムガリウム（ＩｎＧａＮ）などが用いられる。発光層１０８は、ＩｎＧａＮ、ＧａＮが積層された多量子井戸構造(ＭＱＷ)でもよい。
無機発光体１００は、上側に向かって、アノード電極１１２、ｐ型クラッド層１０６、発光層１０８、ｎ型クラッド層１０４、カソード電極１１４の順で積層されている。無機発光体１００の下には、対向アノード電極５０ｅが設けられ、無機発光体１００の上には、対向カソード電極９０ｅが設けられる。
対向アノード電極５０ｅは、導電性の部材、ここでは金属材料を含む。本実施形態では、対向アノード電極５０ｅは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とを含み、例えば、チタンの層とアルミニウムの層とが第３方向Ｄｚに沿って積層されている。対向アノード電極５０ｅは、画素電極として、無機発光体１００（画素４９）毎に設けられている。
アノード電極１１０は、対向アノード電極５０ｅの上に設けられる。アノード電極１１０は、透光性を有する導電性の部材であり、例えばインジウムスズ酸化物（ＩＴＯ、Indium Tin Oxide）である。アノード電極１１０は、対向アノード電極５０ｅに電気的に接続されている。アノード電極１１０の上には、ｐ型クラッド層１０６が設けられている。アノード電極１１０は、ｐ型クラッド層１０６と接続されている。
カソード電極１１４は、ｎ型クラッド層１０４の上に設けられる。カソード電極１１４は、透光性を有する導電性の部材であり、例えばＩＴＯである。カソード電極１１４は、対向カソード電極９０ｅに接続されている。
対向電極としての対向カソード電極９０ｅは、透光性を有する導電性の部材であり、例えばＩＴＯである。対向カソード電極９０ｅは、複数の（ここでは全ての）無機発光体１００（画素４９）に共通して設けられる共通電極であり、複数の（ここでは全ての）無機発光体１００のカソード電極１１４に接続されている。
（表示装置の補修）
以上のように構成される表示装置１は、複数の無機発光体１００の発光によって画像を表示する。無機発光体１００を備える表示装置１は、例えば無機発光体１００のサイズが小さいことによる搭載の困難性などが原因で、製造が難しく、不良を招く場合がある。不良とされた表示装置１を使用せず破棄処分にしたりすると、歩留りが低下してしまう。それに対し、本実施形態においては、不良とされた表示装置１を補修することで、不良となった表示装置１を使用可能な状態として、歩留りの低下を抑える。ここでの不良とは、表示装置１に搭載された少なくとも一部の無機発光体１００が適切に発光しないことを指す。無機発光体１００が適切に発光しない状態としては、滅点状態又は輝点状態が挙げられる。滅点状態とは、無機発光体１００を発光させるための電流を流した場合にも、その無機発光体１００が発光しない状態を指す。本実施形態では、無機発光体１００を発光させるための電流を流した場合とは、発光動作期間に、アノード電源線Ｌ１から駆動トランジスタＤＲＴを介して、無機発光体１００に表示階調に応じた電流が供給された場合を指す。この場合、通常であれば、駆動トランジスタＤＲＴから、ドレイン接続配線４３ｄ及び対向アノード電極５０ｅを介して、無機発光体１００のアノード電極１１２に、表示階調に応じた電流が供給され、無機発光体１００はこの電流により発光する。しかし、滅点状態においては、アノード電源線Ｌ１から駆動トランジスタＤＲＴを介して、無機発光体１００に電流が供給される状態とした場合においても、すなわち無機発光体１００を発光させるための電流を流した場合にも、無機発光体１００が発光しない。一方、輝点状態とは、無機発光体１００を発光させるための電流を流していない場合にも、その無機発光体１００が発光する状態を指す。すなわち、無機発光体１００を発光させるための電流を流していない場合、すなわちその無機発光体１００に接続される駆動トランジスタＤＲＴが本来オフになっていなければならない場合においても、その無機発光体１００が発光する状態が、輝点状態である。
滅点状態に考えられる不良モードとしては、アノード電源線Ｌ１から無機発光体１００までの間での断線、トランジスタの導通特性不良、対向カソード電極９０ｅの形成不良による実装不良、又は無機発光体１００自体の特性不良等が考えられる。この中で、対向カソード電極９０ｅの形成不良による実装不良については、後述する補修を通じて正常な状態を回復することが可能である。
輝点状態に考えられる不良モードとしては、アノード電源線Ｌ１から無機発光体１００までの間での、異物等による電源ショート、トランジスタのスイッチング特性不良が考えられる。つまり、輝点状態の場合は、基板側の問題となるため、補修によって正常な状態を回復することはできないが、後述する補修を通じて、滅点化することが可能である。滅点は不良であるが、デバイスの品質として見たとき、輝点不良よりも許容度があるため、輝点不良の滅点化は有効である。
本実施形態に係る表示装置１の補修方法においては、最初に、表示装置１に搭載された無機発光体１００のうちから、不良となっている無機発光体１００である不良無機発光体１００Ａを検出する。不良無機発光体１００Ａとは、輝点状態、又は滅点状態となっている無機発光体１００である。本実施形態では、例えば、アレイ基板２上に、対向アノード電極５０ｅ、無機発光体１００、及び対向カソード電極９０ｅを積層して、表示装置１を製造する。言い換えれば、表示装置１の、対向カソード電極９０ｅより下側の各部と、対向カソード電極９０ｅとを、形成する。そして、その表示装置１に対して点灯検査を行って、不良無機発光体１００Ａを検出する。点灯検査では、例えば、全ての無機発光体１００に対し、無機発光体１００を発光させるための電流を流して、発光しない無機発光体１００を、滅点状態の不良無機発光体１００Ａとして検出する。また、無機発光体１００のうち、その無機発光体１００を発光させるための電流を流していないのに発光している無機発光体１００を、輝点状態の不良無機発光体１００Ａとして検出する。
図６及び図７は、表示装置の補修の例を示す模式図である。本実施形態に係る表示装置１の補修方法においては、不良無機発光体１００Ａを検出したら、検出した不良無機発光体１００Ａの位置に基づき、対向カソード電極９０ｅの、これから除去する部分である対象部分ＡＲを、決定する。すなわち、本補修方法においては、不良無機発光体１００Ａの位置に基づき、対向カソード電極９０ｅの除去する部分を決める。図６は、上側から対向カソード電極９０ｅを見た場合の模式図であり、図７は、無機発光体１００の近傍の断面の模式図である。図６に示すように、本補修方法においては、対向カソード電極９０ｅの全域のうち、不良無機発光体１００Ａに接続されている部分ＡＲ１と、部分ＡＲ１の外周を囲う部分ＡＲ２とを、対象部分ＡＲとして決定する。
部分ＡＲ１は、対向カソード電極９０ｅの、不良無機発光体１００Ａのカソード電極１１４に接続されている部分であり、言い換えれば、平面視において、不良無機発光体１００Ａのカソード電極１１４に重なる部分である。部分ＡＲ２は、対向カソード電極９０ｅの、部分ＡＲ１の外周の全区間を、言い換えれば部分ＡＲ１の全周を、囲う部分であり、無機発光体１００に接続される部分は含まない。さらに言えば、平面視における不良無機発光体１００Ａの中心点を中心点Ａｘとして、平面視において中心点に近づく方向を放射方向内側とし、平面視において中心点に近づく方向を放射方向外側とする。この場合、部分ＡＲ２は、平面視において、部分ＡＲ１よりも放射方向外側であって、部分ＡＲ３よりも、放射方向内側に位置するといえる。部分ＡＲ３は、対向カソード電極９０ｅの、不良無機発光体１００Ａに隣り合う無機発光体１００Ａに接続される部分を指す。さらに詳しくは、部分ＡＲ２の外縁（外周）の全区間を外縁ＡＲ２ａとすると、本実施形態においては、対象部分ＡＲは、外縁ＡＲ２ａの放射方向内側の全域であるといえる。外縁ＡＲ２ａは、平面視において、部分ＡＲ１より放射方向外側であって、部分ＡＲ３よりも放射方向内側に位置する。なお、不良無機発光体１００Ａが複数選定された場合は、不良無機発光体１００Ａ毎に、対象部分ＡＲを決定する。
対象部分ＡＲの位置を決定したら、本実施形態においては、図７に示すように、光照射装置ＬＵによって、対向カソード電極９０ｅの対象部分ＡＲに対して、光ＬＩを照射する。対向カソード電極９０ｅの対象部分ＡＲは、光ＬＩが当たることによって、除去されて、空間ＡＲ０が形成される。空間ＡＲ０は、対向カソード電極９０ｅの対象部分ＡＲが除去されて形成された空間である。図６及び図７は、対象部分ＡＲが除去されて空間ＡＲ０が形成されている状態を示している。なお、本補修方法においては、対向カソード電極９０ｅの対象部分ＡＲに加え、無機発光体１００にも光ＬＩを当ててもよい。光ＬＩは、対向カソード電極９０ｅに当たった場合に対向カソード電極９０ｅを分解して除去するが、無機発光体１００に当たった場合にも無機発光体１００を分解しない。すなわち、無機発光体１００に光ＬＩを当てても、無機発光体１００は、光ＬＩによりダメージを受けず、例えば炭化しない。光ＬＩは、例えば紫外領域の波長の光であり、２１６ｎｍ以上３１６ｎｍ以下の波長の光であることが好ましく、２４０ｎｍ以上２８２ｎｍ以下であることがより好ましい。光ＬＩは、本実施形態では、例えばレーザ光である。本実施形態では、１つの対象部分ＡＲに対して、ワンショットでパルス状の光ＬＩを照射して、対象部分ＡＲを除去するが、例えば光ＬＩを走査することで、対向カソード電極９０ｅ上での光ＬＩの軌跡を動かして、対象部分ＡＲを除去してもよい。
本補修方法では、このようにして、対向カソード電極９０ｅの対象部分ＡＲを除去する。本補修方法では、不良無機発光体１００Ａについては、表示装置１から除去しないまま残す。すなわち、補修後の表示装置１は、対象部分ＡＲにおいて対向カソード電極９０ｅが設けられておらず（除去されており）、かつ、不良無機発光体１００Ａが残っている。言い換えれば、補修後の表示装置１は、対向カソード電極９０ｅと、対向カソード電極９０ｅに設けられる開口（空間ＡＲ０）と、不良無機発光体１００Ａとを含むといえる。この開口（空間ＡＲ０）は、上述で対象部分ＡＲの位置として説明した位置に、形成されているといえる。開口（空間ＡＲ０）は、例えば、平面視において、無機発光体１００（不良無機発光体１００Ａ）が設けられる部分ＡＲ１と、その無機発光体１００（不良無機発光体１００Ａ）に隣り合う無機発光体１００が設けられる部分ＡＲ３との間に、形成されている。
対象部分ＡＲは、対向カソード電極９０ｅの不良無機発光体１００Ａに接続された部分を含むため、対象部分ＡＲが除去されることで、不良無機発光体１００Ａは、対向カソード電極９０ｅと非接続となる。そのため、例えば不良無機発光体１００Ａが輝点状態であった場合には、不良無機発光体１００Ａから、対向カソード電極９０ｅを経てカソード配線６０に電流が流れなくなるため、不良無機発光体１００Ａが点灯しなくなり、輝点状態が解消される。なお、この場合は滅点状態となるが、滅点状態は、不要な際に点灯する輝点状態に比べて、不良が目立たないため、このように補修することにより、表示装置１を使用可能な状態にすることができる。
図８は、表示装置の補修の例を示す模式図である。本補修方法においては、例えば図８に示すように、対向カソード電極９０ｅの対象部分ＡＲが除去されて形成された空間ＡＲ０に、導電部材９４を設けてもよい。導電部材９４は、透光性を有する（無機発光体１００からの光を透過する）導電性の部材である。導電部材９４は、対向カソード電極９０ｅと別材料であることが好ましく、例えば、透光性及び導電性を有するポリマーが用いられる。本補修方法においては、空間ＡＲ０に導電部材９４を充填することで、導電部材９４が不良無機発光体１００Ａと対向カソード電極９０ｅとに接触して、導電部材９４を介して、不良無機発光体１００Ａと対向カソード電極９０ｅとを電気的に接続する。従って、例えば対向カソード電極９０ｅと不良無機発光体１００Ａとの接続不良により滅点となっていた場合に、導電部材９４によって、不良無機発光体１００Ａと対向カソード電極９０ｅとを接続することができるため、滅点を解消して、表示装置１を使用可能な状態にすることができる。なお、導電部材９４を設けても不良が解消されない可能性もあるため、本補修方法においては、導電部材９４を設けてよいか、すなわち不良無機発光体１００Ａと対向カソード電極９０ｅとが再接続可能であるかを判定することが好ましい。そして、導電部材９４を設けてよいと判定した場合に、導電部材９４を設け、導電部材９４を設けてよくないと判定した場合には、導電部材９４を設けない。導電部材９４を設けてよいと判定する判定基準は任意に決めてよいが、代表的には、対向カソード電極９０ｅの形成不良に起因するものであれば、導電部材９４を設けてよいと判断してよい。例えば後述の図１３に示すように対向カソード電極９０ｅと対向アノード電極５０ｅとが短絡している場合に、短絡している対向カソード電極９０ｅを除去し、露出した対向アノード電極５０ｅを被覆してから導電部材９４を設けてよいと判定してよい。このように導電部材９４を設けた場合、補修後の表示装置１は、対向カソード電極９０ｅと、対向カソード電極９０ｅに設けられる開口（空間ＡＲ０）と、その開口に設けられる導電部材９４と、不良無機発光体１００Ａとを含むといえる。この開口（空間ＡＲ０）は、上述で対象部分ＡＲの位置として説明した位置に、形成されているといえる。
なお、上述の説明では、対向カソード電極９０ｅの対象部分ＡＲは、不良無機発光体１００Ａに接続される部分ＡＲ１と、部分ＡＲ１の放射方向外側の部分ＡＲ２と、を含む。ただし、対象部分ＡＲは、部分ＡＲ１と部分ＡＲ２とを含むことに限られない。対象部分ＡＲは、部分ＡＲ１と部分ＡＲ３との、間の部分を含めばよい。図９から図１０は、表示装置の補修の他の例を示す模式図である。例えば図９に示すように、対象部分ＡＲは、部分ＡＲ１を含まず部分ＡＲ２を含んでいてもよい。図９に示す部分ＡＲ２は、対向カソード電極９０ｅの全域のうち、部分ＡＲ１の全周を囲い、平面視において、部分ＡＲ１よりも放射方向外側であって部分ＡＲ３よりも放射方向内側の部分となる。部分ＡＲ２の内縁（内周）を内縁ＡＲ２ｂとすると、内縁ＡＲ２ｂは、部分ＡＲ１の外周よりも放射方向外側であってもよい。言い換えれば、図９に示す部分ＡＲ２は、部分ＡＲ１に接続されておらず、部分ＡＲ２と部分ＡＲ１との間には、対向カソード電極９０ｅがあるといえる。ただし、例えば、内縁ＡＲ２ｂは、部分ＡＲ１の外周と同じ位置、又は部分ＡＲ１の外周より放射方向内側にあってよい。
また、この場合、図１０に示すように、対向カソード電極９０ｅの対象部分ＡＲ（部分ＡＲ２）に対して光ＬＩを照射することで、対象部分ＡＲ（部分ＡＲ２）を除去して、空間ＡＲ０を形成する。対象部分ＡＲが部分ＡＲ２のみを含む場合、すなわち対象部分ＡＲが枠状である場合、光ＬＩを走査することで、対向カソード電極９０ｅでの光ＬＩの軌跡を動かして、枠状の対象部分ＡＲを除去することが好ましい。
このように、対象部分ＡＲとして部分ＡＲ２を除去することにより、対向カソード電極９０ｅの不良無機発光体１００Ａに接続される部分ＡＲ１と、対向カソード電極９０ｅの対象部分ＡＲ（空間ＡＲ０）より放射方向外側の部分とは、非接続となる。そのため、不良無機発光体１００Ａは、対向カソード電極９０ｅの対象部分ＡＲ（空間ＡＲ０）よりも放射方向外側の部分と、非接続となる。そのため、例えば不良無機発光体１００Ａが輝点状態であった場合には、不良無機発光体１００Ａから、対象部分ＡＲより外側の対向カソード電極９０ｅに電流が流れなくなるため、不良無機発光体１００Ａが点灯しなくなり、輝点状態が解消される。この場合においては、空間ＡＲ０に導電部材９４を形成せず、部分ＡＲ１と対向カソード電極９０ｅの対象部分ＡＲ（空間ＡＲ０）より放射方向外側の部分とを、電気的に非接続のままとしてよい。
以上説明した表示装置１の補修方法を、フローチャートに基づき説明する。図１１は、本実施形態に係る表示装置の補修方法を説明するフローチャートである。図１１に示すように、本補修方法は、表示装置１の対向カソード電極９０ｅが形成されたら（ステップＳ１０）、すなわち、表示装置１の、対向カソード電極９０ｅより下側の各部と、対向カソード電極９０ｅとが形成されたら、点灯検査を実行して（ステップＳ１２）、不良無機発光体１００Ａがあるかを検出する（ステップＳ１４；検出ステップ）。不良無機発光体１００Ａが検出された場合（ステップＳ１４；Ｙｅｓ）、本補修方法においては、不良無機発光体１００Ａの位置に基づき、対向カソード電極９０ｅの対象部分ＡＲを決定する（ステップＳ１６）。例えば本実施形態においては、対向カソード電極９０ｅの不良無機発光体１００Ａに接続される部分ＡＲ１と、部分ＡＲ１の放射方向外側の部分ＡＲ２とを、対象部分ＡＲとして決定する。対象部分ＡＲを決定したら、対象部分ＡＲに光ＬＩを照射して、対向カソード電極９０ｅの対象部分ＡＲを除去して（ステップＳ１８）、空間ＡＲ０を形成する。これにより、不良無機発光体１００Ａと対向カソード電極９０ｅとが非接続となる。なお、不良無機発光体１００Ａが複数ある場合は、不良無機発光体１００Ａ毎に対象部分ＡＲを決定して、それぞれの対象部分ＡＲを除去する。対象部分ＡＲを除去したら、再接続可能か、すなわち空間ＡＲ０に導電部材９４を設けてよいかを、判定する(ステップＳ２０)。再接続が可能な場合（ステップＳ２０；Ｙｅｓ）、対向カソード電極９０ｅを除去した部分、すなわち空間ＡＲ０に、導電部材９４を充填する（ステップＳ２２）。これにより、不良無機発光体１００Ａと対向カソード電極９０ｅとが、導電部材９４を介して、接続される。不良無機発光体１００Ａが複数ある場合は、ステップＳ２０についても、それぞれの不良無機発光体１００Ａに対応する対象部分ＡＲ毎に、再接続可能かを判断して、導電部材９４を充填する。
ステップＳ２２で導電部材９４を充填した場合、再接続が不可能な場合（ステップＳ２０；Ｎｏ）、及び、不良無機発光体１００が検出されなかった場合（ステップＳ１４；Ｎｏ）には、本処理を終了する。なお、この場合、対向カソード電極９０ｅの上にカバー部９２を形成して、表示装置１を完成させてもよい。
（補修の具体例）
次に、表示装置１の補修の具体例について説明する。なお、以降で説明する捕集の例は、一例であるため、補修方法は、以降の例に限られない。
図１２から図１５は、表示装置の補修の具体例を説明する図である。表示装置１を製造する際には、無機発光体１００をアレイ基板２に積層した後、絶縁膜７０や平坦化膜８０を積層する。しかし、図１２のステップＳ３０に示すように、例えば無機発光体１００の近傍で絶縁膜７０や平坦化膜８０が適切に積層されない場合には、無機発光体１００の下の対向アノード電極５０ｅが、絶縁膜７０や平坦化膜８０に覆われず、露出する場合がある。この場合に、さらに対向カソード電極９０ｅを形成すると、対向カソード電極９０ｅが、露出した対向アノード電極５０ｅ上に形成され、対向カソード電極９０ｅと対向アノード電極５０ｅとが接続されてしまう場合がある。この場合、対向アノード電極５０ｅに流れた電流が、無機発光体１００に流れず、短絡して、対向カソード電極９０ｅに流れてしまう。この場合、無機発光体１００に電流が供給されないため、滅点状態となる。対向カソード電極９０ｅに短絡する対向アノード電極５０ｅに接続されている無機発光体１００が、不良無機発光体１００Ａになるといえる。
このように、対向カソード電極９０ｅと対向アノード電極５０ｅとが直接接触している場合、ステップＳ３２に示すように、対向カソード電極９０ｅの対向アノード電極５０ｅに接続されている部分を対象部分ＡＲに含めて、対象部分ＡＲに光ＬＩを照射して、対象部分ＡＲを除去する。対向カソード電極９０ｅの対象部分ＡＲを除去することで、対向アノード電極５０ｅが対象カソード電極９０ｅと非接続になり、短絡が解消される。なお、対向カソード電極９０ｅの対象部分ＡＲに加え、平坦化膜８０や絶縁膜７０にも光ＬＩを照射して、無機発光体１００Ａの周りの平坦化膜８０や絶縁膜７０を除去してもよい。
次に、光ＬＩによって除去した部分、すなわち空間ＡＲ０を、絶縁性の部材である絶縁部材９６で充填する。さらに言えば、この場合は、無機発光体１００の周囲の平坦化膜８０や絶縁膜７０が積層されていなかった箇所や、光ＬＩが照射されて除去された平坦化膜８０や絶縁膜７０が存在していた箇所も、絶縁部材９６で充填する。なお、図１２の場合、無機発光体１００Ａの滅点状態は解消されないが、対向アノード電極５０ｅと対向カソード電極９０ｅとの短絡を解消するため、短絡による悪影響を抑えて、表示装置１を使用可能な状態にすることができる。
また、図１３に示すように、空間ＡＲ０に導電部材９４を充填することで、対向アノード電極５０ｅと対向カソード電極９０ｅとの短絡を解消しつつ、無機発光体１００と対向カソード電極９０ｅとを接続させてもよい。この場合は、滅点も解消できる。具体的には、この場合は、図１３のステップＳ３４に示すように、不良無機発光体１００Ａのカソード電極１１４を露出したまま残るように、絶縁部材９６を充填する。言い換えれば、対向カソード電極９０ｅの不良無機発光体１００Ａに接続されていた部分ＡＲがあった空間には、絶縁部材９６を充填しない。
そして、ステップＳ３６に示すように、絶縁部材９６に覆われず露出しているカソード電極１１４の上の空間、対向カソード電極９０ｅの不良無機発光体１００Ａに接続されていた部分ＡＲがあった空間と、その周囲の空間とに、導電性部材９６を設ける。これにより、残っている対向カソード電極９０ｅと、不良無機発光体１００Ａのカソード電極１１４とが、導電性部材９６で接続される。以上の工程を実行することで、対向アノード電極５０ｅと対向カソード電極９０ｅとの短絡を解消しつつ、無機発光体１００と対向カソード電極９０ｅとを接続させることで、滅点状態も解消できる。
図１４のステップＳ４０は、不良の別の具体例を示している。図１４のステップＳ４０に示すように、例えば無機発光体１００を積層する際に、例えば無機発光体１００に余計な荷重がかかると、無機発光体１００の下の対向アノード電極５０ｅが、無機発光体１００に押し下げられる場合がある。この場合、対向アノード電極５０ｅの下の絶縁膜４５が破壊されて、対向アノード電極５０ｅと、絶縁膜４５の下の電極に接触して、その電極と対向アノード電極５０ｅとが短絡する場合がある。なお、図１４の例では、対向アノード電極５０ｅとソース接続配線４３ｓとが接触して短絡しているが、対向アノード電極５０ｅに接触する電極は、ソース接続配線４３ｓに限られず、例えば、対向アノード電極５０ｅと容量Ｃｓ２を形成する電極であればよい。このように対向アノード電極５０ｅと絶縁膜４５の下の電極とが短絡している状態で、その電極に高電位（例えばアノード電源電位ＰＶＤＤ）が印加されている場合は、その対向アノード電極５０ｅに接続される無機発光体１００（不良無機発光体１００Ａ）は、輝点状態となる。また、その電極に低電位（例えばカソード電源電位ＰＶＳＳ）が印加されている場合は、その対向アノード電極５０ｅに接続される無機発光体１００（不良無機発光体１００Ａ）は、滅点状態となる。
このように対向アノード電極５０ｅと絶縁膜４５の下の電極とが直接接触している場合、ステップＳ４２に示すように、対向カソード電極９０ｅの不良無機発光体１００Ａに接続されている部分ＡＲ１と、部分ＡＲ１の周囲の部分ＡＲ２とを、光ＬＩの照射により、対象部分ＡＲとして除去する。なお、ステップＳ４２では、不良無機発光体１００Ａの周囲の平坦化膜８０や絶縁膜７０も除去しているが、平坦化膜８０や絶縁膜７０の除去は必須ではない。
次に、ステップＳ４４に示すように、光ＬＩの照射により除去された部分(空間ＡＲ０)を、絶縁部材９６で充填する。このように処理することにより、不良無機発光体１００Ａと対向カソード電極９０ｅとを非接続にできるので、例えば輝点状態を解消できる。なお、対向アノード電極５０ｅと絶縁膜４５の下の電極とは短絡したままとなるため、発光動作期間において貫通電流が流れるが、値は小さいため放置しても問題無いといえる。
図１５は、対向アノード電極５０ｅと絶縁膜４５の下の電極とが直接接触している場合の、他の補修例を示している。対向アノード電極５０ｅと絶縁膜４５の下の電極とが直接接触している場合、図１５のステップＳ４６に示すように、不良無機発光体１００Ａに接続される対向アノード電極５０ｅの少なくとも一部に光ＬＩを照射して、除去する。より詳しくは、不良無機発光体１００Ａに接続される対向アノード電極５０ｅの、ドレイン接続配線４３ｄとの接続箇所に光ＬＩを照射して、対向アノード電極５０ｅのドレイン接続配線４３ｄとの接続箇所を除去する。この場合、対向アノード電極５０ｅの上側の平坦化膜８０、絶縁膜７０、及び対向カソード電極９０ｅの、対向アノード電極５０ｅの上側に対向する部分にも、光ＬＩが照射されるため、これらも除去される。この場合、平面視において、対向カソード電極９０ｅの、対向アノード電極５０ｅのドレイン接続配線４３ｄとの接続箇所に重畳する部分が、対象部分ＡＲであるといえる。この場合の対象部分ＡＲ（対向アノード電極５０ｅのドレイン接続配線４３ｄとの接続箇所に重畳する部分）は、不良無機発光体１００Ａに接続されている部分ＡＲ１を囲っていないが、部分ＡＲ１と、隣りの無機発光体１００Ａに接続される部分ＡＲ３との、間の部分であるといえる。また、この場合においても、部分ＡＲ１や、部分ＡＲ１の周囲の部分ＡＲ２も、対象部分ＡＲに含めてよい。言い換えれば、対向カソード電極９０ｅの、不良無機発光体１００Ａに接続する部分やその周囲の部分も、除去してよい。
対向アノード電極５０ｅのドレイン接続配線４３ｄとの接続箇所を除去したら、ステップＳ４８に示すように、光ＬＩの照射により除去された部分に、絶縁部材９６を充填する。このように対向アノード電極５０ｅのドレイン接続配線４３ｄとの接続箇所を除去することで、駆動トランジスタＤＲＴと対向アノード電極５０ｅとが非接続となり、対向アノード電極５０ｅに電流が供給されずに、輝点状態が解消されると共に、上述の貫通電流が抑えられる。
以上説明したように、本実施形態に係る表示装置１の補修方法においては、マトリクス状に並ぶ複数の無機発光体１００と、無機発光体１００が発光する光の進行方向側に設けられて、複数の無機発光体１００に接続される対向電極（対向カソード電極９０ｅ）とを備える表示装置１を補修する。本補修方法は、不良無機発光体１００Ａを検出する検出ステップと、対向電極（対向カソード電極９０ｅ）の対象部分ＡＲに対し光ＬＩを照射して、不良無機発光体１００Ａを除去せずに残しつつ、対象部分ＡＲを除去する除去ステップと、を含む。対象部分ＡＲは、対向電極（対向カソード電極９０ｅ）の、不良無機発光体１００Ａに接続される部分ＡＲ１と、不良無機発光体１００Ａに隣り合う無機発光体１００に接続される部分ＡＲ３との、間の部分を含む。
本実施形態に係る補修方法においては、対向カソード電極９０ｅの、部分ＡＲ１とＡＲ３との間の部分を除去するため、表示装置１の不良を改善して、不良が起きた場合にも、表示装置１を適切に使用可能にすることができる。また、不良無機発光体１００Ａを除去せず残すことで、不良無機発光体１００Ａを除去するプロセスが不要となり、容易に補修することが可能となる。また、例えば導電部材９４を設けることで、不良無機発光体１００Ａを取り替えることなく不良を解消して、適切に点灯させることもできる。
また、対象部分ＡＲは、対向電極（対向カソード電極９０ｅ）の部分ＡＲ１の外周を囲う部分ＡＲ２を含む。本実施形態に係る補修方法においては、除去ステップにおいて対象部分ＡＲを除去することで、不良無機発光体１００Ａを、対向電極（対向カソード電極９０ｅ）の対象部分ＡＲよりも外側の部分と、非接続にする。本実施形態に係る補修方法においては、不良無機発光体１００Ａを、外側の対向カソード電極９０ｅと非接続とすることで、不良無機発光体１００Ａから外側の対向カソード電極９０ｅに電流が流れることが抑えられて、例えば輝点状態を適切に解消できる。
また、対象部分ＡＲは、対向電極（対向カソード電極９０ｅ）の不良無機発光体１００Ａに接続されている部分ＡＲ１を含み、除去ステップにおいて対象部分ＡＲを除去することで、不良無機発光体１００Ａと対向電極（対向カソード電極９０ｅ）とを、非接続とする。本実施形態に係る補修方法においては、不良無機発光体１００Ａから対向カソード電極９０ｅに電流が流れることが抑えられて、例えば輝点状態を適切に解消できる。
また、除去ステップにおいて、さらに、無機発光体１００の対向電極（対向カソード電極９０ｅ）と反対側に接続されている電極の少なくとも一部に光を照射して、除去する。これにより、例えば、対向アノード電極５０ｅと絶縁膜４５の下の電極との短絡を抑えることができる。
また、本実施形態に係る補修方法は、除去ステップで対向電極（対向カソード電極９０ｅ）が除去されて形成された空間ＡＲ０に、導電性部材９４を設けて、不良無機発光体１００Ａと対向電極（対向カソード電極９０ｅ）とを、導電性部材９４を介して電気的に接続する再接続ステップをさらに含む。この場合、例えば滅点状態を適切に解消できる。
また、本実施形態に係る補修方法は、検出ステップにおいて、無機発光体１００を発光させるための電流を流した場合にも発光しない無機発光体１００と、無機発光体１００を発光させるための電流を流していない場合にも発光する無機発光体１００との、少なくともいずれかの無機発光体１００を、不良無機発光体１００Ａとして検出する。すなわち、滅点状態と輝点状態とを検出して、その状態の不良無機発光体１００Ａを補修するため、輝点状態や滅点状態であった場合でも、表示装置１を適切に使用可能にすることができる。
また、本実施形態に係る補修後の表示装置１は、マトリクス状に並ぶ複数の無機発光体１００と、無機発光体１００が発光する光の進行方向側に設けられて、複数の無機発光体１００に接続される対向電極（対向カソード電極９０ｅ）と、を備える。対向電極（対向カソード電極９０ｅ）は、無機発光体１００からの光の進行方向側から見た場合に、すなわち平面視において、無機発光体１００が設けられる部分と、その無機発光体１００に隣り合う無機発光体１００が設けられる部分において、開口（空間ＡＲ０）が形成されている。このような表示装置１は、例えば不良があった場合においても、適切に補修されているため、適切に使用可能である。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
１ 表示装置
５０ｅ 対向アノード電極
９０ｅ 対向カソード電極（対向電極）
１００ 無機発光体
１００Ａ 不良無機発光体
ＡＲ 対象部分
ＡＲ１、ＡＲ２、ＡＲ３ 部分
ＬＩ 光

Claims (7)

  1. マトリクス状に並ぶ複数の無機発光体と、前記無機発光体が発光する光の進行方向側に設けられて、複数の前記無機発光体に接続される対向電極とを備える表示装置の補修方法であって、
    不良となっている前記無機発光体である不良無機発光体を検出する検出ステップと、
    前記対向電極の、前記不良無機発光体に接続される部分と前記不良無機発光体に隣り合う前記無機発光体に接続される部分との間の部分を含む対象部分に対し、光を照射して、前記不良無機発光体を除去せずに残しつつ、前記対象部分を除去する除去ステップと、を含む、
    表示装置の補修方法。
  2. 前記対象部分は、前記対向電極の前記不良無機発光体に接続されている部分の外周を囲う部分を含み、前記除去ステップにおいて前記対象部分を除去することで、前記不良無機発光体を、前記対向電極の前記対象部分よりも外側の部分と、非接続にする、請求項１に記載の表示装置の補修方法。
  3. 前記対象部分は、前記対向電極の前記不良無機発光体に接続されている部分を含み、前記除去ステップにおいて前記対象部分を除去することで、前記不良無機発光体と前記対向電極とを、非接続とする、請求項１又は請求項２に記載の表示装置の補修方法。
  4. 前記除去ステップにおいて、さらに、前記無機発光体の前記対向電極と反対側に接続されている電極の少なくとも一部に光を照射して、除去する、請求項１から請求項３のいずれか１項に記載の表示装置の補修方法。
  5. 前記除去ステップで前記対向電極が除去されて形成された空間に、導電性部材を設けて、前記不良無機発光体と前記対向電極とを、前記導電性部材を介して電気的に接続する再接続ステップをさらに含む、請求項１から請求項４のいずれか１項に記載の表示装置の補修方法。
  6. 前記検出ステップにおいて、前記無機発光体を発光させるための電流を流した場合にも発光しない前記無機発光体と、前記無機発光体を発光させるための電流を流していない場合にも発光する前記無機発光体との、少なくともいずれかの前記無機発光体を、前記不良無機発光体として検出する、請求項１から請求項５のいずれか１項に記載の表示装置の補修方法。
  7. マトリクス状に並ぶ複数の無機発光体と、
    前記無機発光体が発光する光の進行方向側に設けられて、複数の前記無機発光体に接続される対向電極と、を備え、
    前記対向電極は、前記光の進行方向側から見た場合に、前記無機発光体が設けられる部分と、その無機発光体に隣り合う前記無機発光体が設けられる部分において、開口が形成されている、表示装置。
JP2019173057A 2019-09-24 2019-09-24 表示装置の補修方法及び表示装置 Pending JP2021051150A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019173057A JP2021051150A (ja) 2019-09-24 2019-09-24 表示装置の補修方法及び表示装置
PCT/JP2020/030487 WO2021059783A1 (ja) 2019-09-24 2020-08-07 表示装置の補修方法及び表示装置
TW109132884A TWI756839B (zh) 2019-09-24 2020-09-23 顯示裝置之修補方法及顯示裝置
US17/700,631 US20220215784A1 (en) 2019-09-24 2022-03-22 Method for repairing display device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019173057A JP2021051150A (ja) 2019-09-24 2019-09-24 表示装置の補修方法及び表示装置

Publications (1)

Publication Number Publication Date
JP2021051150A true JP2021051150A (ja) 2021-04-01

Family

ID=75157706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019173057A Pending JP2021051150A (ja) 2019-09-24 2019-09-24 表示装置の補修方法及び表示装置

Country Status (4)

Country Link
US (1) US20220215784A1 (ja)
JP (1) JP2021051150A (ja)
TW (1) TWI756839B (ja)
WO (1) WO2021059783A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4674453B2 (ja) * 2004-08-27 2011-04-20 ソニー株式会社 素子接続配線、画像表示装置及び配線切断方法
JP2006323032A (ja) * 2005-05-17 2006-11-30 Sony Corp フラットパネルディスプレイディバイスの欠陥画素リペア装置及びその欠陥画素リペア方法
KR101581368B1 (ko) * 2013-05-22 2015-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 리페어 방법
CN106684098B (zh) * 2017-01-06 2019-09-10 深圳市华星光电技术有限公司 微发光二极管显示面板及其修复方法
CN107145019A (zh) * 2017-07-03 2017-09-08 京东方科技集团股份有限公司 显示基板的修复方法、修复系统、显示基板及显示面板
CN109003996B (zh) * 2018-07-27 2021-07-09 上海天马微电子有限公司 显示面板、显示面板的检修方法及显示装置

Also Published As

Publication number Publication date
US20220215784A1 (en) 2022-07-07
TWI756839B (zh) 2022-03-01
TW202125667A (zh) 2021-07-01
WO2021059783A1 (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
US20100207106A1 (en) Structure for repairing pixel of organic light emitting display device and method of repairing the same
CN109994522B (zh) 显示装置
TWI612513B (zh) 光電裝置及具備其之電子機器
US20100051958A1 (en) Display device and manufacturing method thereof
TWI808248B (zh) 顯示裝置
US20210167266A1 (en) Display device and array substrate
TWI741805B (zh) 顯示裝置之修補方法
TW202121375A (zh) 顯示裝置
WO2021059783A1 (ja) 表示装置の補修方法及び表示装置
JP7438815B2 (ja) アレイ基板、表示装置及び表示装置の製造方法
KR20230117019A (ko) 표시 장치 및 그 제조 방법
JP7292138B2 (ja) 表示装置のリペアシステム
TWI757822B (zh) 顯示裝置及顯示裝置之製造方法
TWI753549B (zh) 顯示裝置之製造方法及顯示裝置
US20180287101A1 (en) Display device and method of manufacturing a display device
TW202119383A (zh) 顯示系統
JP2022001911A (ja) 表示装置
CN107799559B (zh) 显示装置及其制造方法
KR20230096476A (ko) 리페어 구조를 갖는 전계 발광 표시장치 및 그 제조 방법