JP2021047668A - 画像形成装置、データ通信方法 - Google Patents

画像形成装置、データ通信方法 Download PDF

Info

Publication number
JP2021047668A
JP2021047668A JP2019170099A JP2019170099A JP2021047668A JP 2021047668 A JP2021047668 A JP 2021047668A JP 2019170099 A JP2019170099 A JP 2019170099A JP 2019170099 A JP2019170099 A JP 2019170099A JP 2021047668 A JP2021047668 A JP 2021047668A
Authority
JP
Japan
Prior art keywords
data
transfer
processor
unit
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019170099A
Other languages
English (en)
Other versions
JP7327029B2 (ja
Inventor
杉山　裕一
Yuichi Sugiyama
裕一 杉山
英雄 谷井
Hideo Tanii
英雄 谷井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2019170099A priority Critical patent/JP7327029B2/ja
Priority to CN202010970494.1A priority patent/CN112527704B/zh
Priority to US17/024,562 priority patent/US11163513B2/en
Publication of JP2021047668A publication Critical patent/JP2021047668A/ja
Application granted granted Critical
Publication of JP7327029B2 publication Critical patent/JP7327029B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1293—Printer information exchange with computer
    • G06F3/1294—Status or feedback related to information exchange
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G06F21/608—Secure printing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/121—Facilitating exception or error detection and recovery, e.g. fault, media or consumables depleted
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1223—Dedicated interfaces to print systems specifically adapted to use a particular technique
    • G06F3/1229—Printer resources management or printer maintenance, e.g. device status, power levels
    • G06F3/1234—Errors handling and recovery, e.g. reprinting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Bioethics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Information Transfer Systems (AREA)
  • Facsimiles In General (AREA)

Abstract

【課題】データ転送時の第１プロセッサー又は第２プロセッサーの負荷を軽減するとともに、不当なデータ転送処理が行われた場合でも各プロセッサーの負荷を大きくすることなく、その異常を確実に判定することが可能な画像形成装置、データ通信方法を提供する。【解決手段】画像形成装置２において、転送対象データが制御データである場合だけ、当該制御データのチェックサムを生成するチェックサム生成処理（Ｓ１３）、及び整合性判定処理（Ｓ１８）が行われ、転送対象データが検出データである場合は前記チェックサム生成処理及び前記整合性判定処理が行われない。また、整合性判定処理によって整合性が有ると判定されたデータ転送処理について、当該データ転送処理が異常であるか否かを判定し（Ｓ１９）、異常である場合は差転送を行わずにエラー処理を実行する（Ｓ２１）。【選択図】図４

Description

本発明は、画像形成装置、及び画像形成装置におけるデータ通信方法に関する。
シリアルバスに接続されたスレーブデバイスごとに当該シリアルバスを介したデータ通信における通信プロトコルを切り替え可能なデータ通信装置が知られている（特許文献１参照）。
また、画像形成装置のメイン制御ボードに搭載されたＣＰＵと、画像形成部などの機能部を制御するＡＳＩＣと、前記ＣＰＵ及び前記ＡＳＩＣ間でデータを転送するデータ転送処理を実行するＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラーとを備える画像形成装置が知られている。ＡＳＩＣには、前記機能部に含まれるモーターなどの駆動部や、画像形成装置の種々の状態を検出するセンサーなどが接続されている。また、前記ＡＳＩＣは、ＣＰＵの指示に基づいて前記駆動部を制御可能であり、また、前記センサーによる検出結果を示す検出データを取得可能である。
前記画像形成装置では、前記ＣＰＵと前記ＡＳＩＣとがシリアルバスを介して通信可能に接続されている。前記ＣＰＵは、前記ＡＳＩＣと通信を行い当該ＡＳＩＣが取得した前記検出データを受信する。また、前記ＣＰＵは、前記ＡＳＩＣと通信を行い前記駆動部の制御に用いられる制御データを前記ＡＳＩＣに送信する。
従来、前記ＣＰＵ及び前記ＡＳＩＣは、それぞれの間で通信を行う際に、データの転送前にデータのチェックサムを生成して当該データに付加し、データ転送後に転送されたデータのチェックサムを生成して、転送されたデータに含まれるチェックサムと比較することにより、転送前後におけるデータの整合性を判定する整合性判定処理を実行する。
また、従来から、マスターデバイス及びスレーブデバイス間において、マスターデバイスのマスターコントロール回路が不正アドレスを受信すると、シリアル通信に用いるシリアルバスの動作状態を任意の状態に遷移する方法が知られている（特許文献２参照）。
特開２００５−１９６４８６号公報 特開平０７−８７１６１号公報
しかしながら、従来の画像形成装置では、画像形成装置のメイン制御ボードに搭載されたＣＰＵと、画像形成部などの機能部を制御するＡＳＩＣとの間で、既定アドレスとは異なるアドレスへのデータ転送処理が行われた場合、転送前後それぞれにおけるチェックサムは同じ値を示すため、当該データ転送処理が正当なものとして扱われるおそれがある。仮に、前掲の従来方法のように、データ通信中にＣＰＵがデータの照合を行うなどして当該データ転送処理が正当な処理がどうかを判定することは可能であるが、当該判定処理に前記ＣＰＵのリソースを割かざるを得ず、ＣＰＵの演算処理の負担が大きくなるという問題が生じ得る。
本発明の目的は、データ転送時の第１プロセッサー又は第２プロセッサーの負荷を軽減するとともに、不当なデータ転送処理が行われた場合でも各プロセッサーの負荷を大きくすることなく、その異常を確実に判定することが可能な画像形成装置、データ通信方法を提供することにある。
本発明の一の局面に係る画像形成装置は、第１プロセッサーと、第２プロセッサーと、データ転送部と、を備える。前記データ転送部は、バスによって前記第１プロセッサー及び前記第２プロセッサーと通信可能に接続されており、前記バスを介して前記バスに接続された記憶媒体及び前記第２プロセッサー間でデータを転送するデータ転送処理を実行する。前記画像形成装置は、整合性判定部と、異常判定部と、再送制御部と、異常処理部と、を備える。前記整合性判定部は、前記データ転送部による転送前のデータと転送後のデータとの整合性の有無を判定する。前記異常判定部は、前記整合性判定部によって前記整合性が有ると判定された場合に、当該データに対する前記データ転送処理が異常であるか否かを判定する。前記再送制御部は、前記整合性判定部によって前記整合性が無いと判定された場合に、転送対象の前記データを前記データ転送部に再送させる。前記異常処理部は、前記異常判定部によって前記データ転送処理が異常であると判定された場合は、前記再送制御部による再送を実行させずに、前記異常に対応する異常処理を行う。
本発明の他の局面に係るデータ通信方法は、第１プロセッサーと、第２プロセッサーと、バスによって前記第１プロセッサー及び前記第２プロセッサーと通信可能に接続されており、前記バスを介して前記バスに接続された記憶媒体及び前記第２プロセッサー間でデータを転送するデータ転送処理を実行するデータ転送部と、を備える画像形成装置において実行されるデータ通信方法である。前記データ通信方法は、整合性判定ステップと、異常判定ステップと、再送制御ステップと、異常処理ステップと、を備える。前記整合性判定ステップは、前記データ転送部による転送前のデータと転送後のデータとの整合性の有無を判定する。前記異常判定ステップは、前記整合性判定ステップによって前記整合性が有ると判定された場合に、当該データに対する前記データ転送処理が異常であるか否かを判定する。前記再送制御ステップは、前記整合性判定ステップによって前記整合性が無いと判定された場合に、転送対象の前記データを前記データ転送部に再送させる。前記異常処理ステップは、前記異常判定ステップによって前記データ転送処理が異常であると判定された場合は、前記再送制御ステップによる再送を実行せずに、前記異常に対応する異常処理を行う。
本発明によれば、データ転送時の第１プロセッサー又は第２プロセッサーの負荷を軽減するとともに、不当なデータ転送処理が行われた場合でも各プロセッサーの負荷を大きくすることなく、その異常を確実に判定することが可能である。
図１は、本発明の実施形態に係る画像形成装置の構成を示す図である。 図２は、本発明の実施形態に係る画像形成装置の構成を示す図である。 図３は、本発明の実施形態に係る画像形成装置で実行されるシリアル通信の処理手順を示す図である。 図４は、本発明の実施形態に係る画像形成装置で実行される通信制御処理の一例を示すフローチャートである。
以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。
まず、図１及び図２を参照して、本発明の実施形態に係る画像形成装置２の構成について説明する。図１は、画像形成装置２の構成を示すブロック図である。また、図２は画像形成装置２の構成を示す断面模式図である。
図１に示すように、画像形成装置２は、マスタープロセッサー４（本発明の第１プロセッサーの一例）と、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラー５（本発明のデータ転送部の一例）と、メモリー６（記憶媒体の一例）と、シリアルデータバス８（本発明におけるバスの一例）と、一つ又は複数の機能部１０と、スレーブプロセッサー１２（本発明の第２プロセッサーの一例）とを備える。マスタープロセッサー４、ＤＭＡコントローラー５、メモリー６、及びスレーブプロセッサー１２は、シリアルデータバス８を介して相互に通信可能に接続されている。なお、スレーブプロセッサー１２は、機能部１０に対応して設けられており、機能部１０に属するセンサー１６の信号を検出したり、モーターなどの駆動部１７を制御する。なお、機能部１０が複数設けられている場合は、複数の機能部１０に対応して、スレーブプロセッサー１２も複数設けられている。
機能部１０は、画像形成装置２が備える複数の機能のいずれかを実行する。例えば、画像形成装置２は画像形成機能を備えており、この場合、機能部１０の一例は画像形成部４３（図２参照）である。また、画像形成装置２は給紙機能を備えており、この場合、機能部１０の一例は給紙部４４（図２参照）である。なお、本実施形態では、後述するように、画像形成装置２は画像形成機能と、給紙機能とを備えるため、画像形成装置２は、これらの各機能に対応する２つの機能部１０（画像形成部４３及び給紙部４４）を備えるといえる。
画像形成部４３は、上述した機能部１０の具体例である。画像形成部４３は、電子写真方式によって、印刷用紙などのシートに画像を形成する機能、即ち画像形成機能を実行可能である。図２に示すように、画像形成部４３は、感光体ドラム５１、帯電装置５２、露光装置５３、現像装置５４、転写装置５５、及び定着装置５６を備える。帯電装置５２は、感光体ドラム５１の表面を所定の電位に帯電する。露光装置５３は、画像データに基づいて、感光体ドラム５１の表面にレーザー光を照射して露光する。現像装置５４は、露光装置５３によって形成された感光体ドラム５１上の静電潜像を現像する。転写装置５５は、現像装置５４によって感光体ドラム５１上に形成されたトナー像をシートに転写する。定着装置５６は、シートを加熱および加圧して、当該シートに転写されたトナー像を当該シートに定着させる。
給紙部４４は、上述した機能部１０の具体例である。給紙部４４は、画像形成部４３にシートを給紙する機能、即ち給紙機能を実行可能である。図２に示すように、給紙部４４は、給紙カセット６１、ピックアップローラー６２、及び複数の搬送ローラー６３を備える。給紙カセット６１は、印刷に用いられるシートを収容するとともに、当該シートをピックアップローラー６２との接触位置まで持ち上げる。ピックアップローラー６２は、給紙カセット６１に収容されたシートを画像形成装置２の内部に形成された搬送路６０へ搬送する。複数の搬送ローラー６３の各々は、搬送路６０に設けられており、搬送路６０に沿ってシートを搬送する。
図１に示すように、機能部１０は、複数の駆動部１７と、当該複数の駆動部１７に対応する複数のセンサー１６とを備える。なお、以下の説明では、機能部１０が二つの駆動部１７と二つのセンサー１６を備える例について説明するが、駆動部１７及びセンサー１６は、それぞれ三つ以上備えられていてもよく、また、一つずつ備えられていてもよい。
例えば、画像形成部４３が備える複数の駆動部１７は、感光体ドラム５１を回転させるドラムモーター、及び定着装置５６に設けられるヒーターである。また、画像形成部４３が備える複数のセンサー１６は、前記ドラムモーターの回転数を検出するロータリーエンコーダー、及び前記ヒーターの温度を検出する温度センサーである。画像形成部４３に設けられる駆動部１７が、本発明における駆動部の一例である。
また、給紙部４４が備える複数の駆動部１７は、給紙カセット６１の底面に設けられる昇降可能なリフト板を駆動するリフトモーター、及びピックアップローラー６２への回転駆動力の供給の有無を切り替えるクラッチである。また、給紙部４４が備える複数のセンサー１６は、前記リフト板の位置を検出可能なセンサー、及び前記搬送路における予め定められた位置でシートの有無を検出可能なシートセンサーである。給紙部４４に設けられる駆動部１７が、本発明における駆動部の一例である。
なお、センサー１６は、各駆動部１７に関係するものである必要はない。センサー１６は上述した例示に限定されず、例えば、画像形成装置２に設けられた扉又はカバーの開閉を検出するセンサーや、給紙カセット６１の装着状態を検出するセンサー、搬送路６０を搬送されるシートの有無を検出するセンサーなどのように、駆動部１７に対応しないものであってもよい。
なお、画像形成装置２は、原稿から画像データを読み取る画像読取機能を実行可能な画像読取部４２（図２参照）を備えていてもよい。また、画像形成装置２は、画像読取部４２によって読み取られる原稿を搬送する原稿搬送機能を実行可能な原稿搬送部４１（図２参照）を備えていてもよい。この場合、画像読取部４２及び原稿搬送部４１は、それぞれ、上述した機能部１０の具体例である。
スレーブプロセッサー１２には、複数の駆動部１７及び複数のセンサー１６が接続される。具体的に、図１に示すように、スレーブプロセッサー１２には、機能部１０に含まれる複数の駆動部１７及び複数のセンサー１６が接続される。スレーブプロセッサー１２は、マスタープロセッサー４の制御の下、当該スレーブプロセッサー１２に接続された複数の駆動部１７に制御データを出力して各駆動部１７を個別に制御可能である。また、スレーブプロセッサー１２は、当該スレーブプロセッサー１２に接続された複数のセンサー１６の各々から当該センサー１６による検出結果を示す検出データを取得可能である。スレーブプロセッサー１２は、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。
スレーブプロセッサー１２は、後述する整合性判定部１３と、異常判定部１５と、複数のレジスター１４とを備える。複数のレジスター１４には、それぞれ、レジスターアドレスが割り当てられている。複数のレジスター１４は、スレーブプロセッサー１２に接続された複数の駆動部１７に対応している。レジスター１４には、当該レジスター１４に対応する駆動部１７の制御に用いられる制御データが格納される。スレーブプロセッサー１２は、レジスター１４に格納された前記制御データに従って、当該制御データに対応する駆動部１７を制御する。
また、複数のレジスター１４は、スレーブプロセッサー１２に接続された複数のセンサー１６に対応している。レジスター１４には、当該レジスター１４に対応するセンサー１６によって取得された前記検出データが格納される。レジスター１４に格納された前記検出データは、後述のＤＭＡコントローラー５によって、メモリー６において予め定められたアドレスの記憶領域に転送される。前記記憶領域に前記検出データが転送されて記憶されると、マスタープロセッサー４は、当該検出データを必要に応じて処理する。なお、前記検出データが駆動部１７の制御に用いられる前記制御データを生成するために必要なものである場合は、マスタープロセッサー４は、前記検出データがメモリー６に転送されると、その検出データに基づいて、当該検出データの取得元のセンサー１６に対応する駆動部１７に用いられる前記制御データを生成する。
メモリー６は各種データを記憶する。例えば、メモリー６は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びフラッシュメモリーのような半導体メモリーである。メモリー６には、スレーブプロセッサー１２に送信される前記制御データが格納される。また、メモリー６には、スレーブプロセッサー１２から受信される前記検出データが格納される。
ＤＭＡコントローラー５は、シリアルデータバス８を介して、マスタープロセッサー４の指示の下で、メモリー６とスレーブプロセッサー１２との間でデータ転送処理を実行する。具体的には、ＤＭＡコントローラー５は、マスタープロセッサー４からの転送指示に応じて、シリアルデータバス８を介してメモリー６とスレーブプロセッサー１２との間でデータを転送するデータ転送処理を実行する。前記データ転送処理は、メモリー６に格納された前記制御データをスレーブプロセッサー１２に転送する第１転送処理を含む。また、前記データ転送処理は、スレーブプロセッサー１２のレジスター１４に格納された前記検出データをメモリー６に転送する第２転送処理を含む。
図１に示すように、メモリー６は、バッファー２４を備える。バッファー２４には、前記データ転送処理の実行要求（データ転送要求）を示す実行要求データが格納される。例えば、前記実行要求データは、転送対象データを識別する識別情報や、転送対象データに対するコマンドや、前記転送対象データの転送元を示す転送元情報（アドレス情報）、転送対象データの転送先を示す転送先情報（アドレス情報）、及び転送対象データのサイズ（データ量、データサイズ）を示すデータ量情報などを含む。前記転送元情報は、例えば、転送対象データが格納されているメモリー６上の記憶領域を示すアドレス情報である。転送先情報は、例えば、転送対象データが転送先のデバイスにおいて格納される記憶媒体上の記憶領域を示すアドレス情報である。
バッファー２４は、複数の前記実行要求データを格納可能な記憶容量を備える。画像形成装置２では、画像形成装置２の稼働中に発生した前記実行要求データがバッファー２４に蓄積される。
例えば、前記第１転送処理の実行要求を示す前記実行要求データ（第１実行要求データ）には、転送対象データである前記制御データが格納されているメモリーアドレスを示す前記転送元情報、前記制御データに対する前記コマンド、前記制御データが書き込まれるレジスターアドレスを示す前記転送先情報、及び当該制御データのデータ量を示す前記データ量情報が含まれる。
また、前記第２転送処理の実行要求を示す前記実行要求データ（第２実行要求データ）には、転送対象データである前記検出データが格納されているレジスターアドレスを示す前記転送元情報、前記検出データに対する前記コマンド、前記検出データが書き込まれるメモリーアドレスを示す前記転送先情報、及び当該検出データのデータ量を示す前記データ量情報が含まれる。
なお、前記実行要求データは、複数の転送対象データを連続して転送する前記データ転送処理の実行要求を示すものであってもよい。即ち、前記実行要求データは、複数の前記識別情報、複数の前記コマンド、複数の前記転送元情報、複数の前記転送先情報、及び複数の前記データ量情報を含んでいてもよい。また、バッファー２４は、メモリー６の外部に設けられていてもよい。
マスタープロセッサー４は、シリアルデータバス８に接続された通信機器との間でシリアル通信を実行する。ここで、シリアル通信は、電気通信において伝送路上を一度に１ビットずつ、逐次的に、転送対象データを含むシリアルデータを送る通信方式である。マスタープロセッサー４は、画像形成装置２に設定された通信プロトコルに従ってシリアル通信を行う。マスタープロセッサー４は、例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。
マスタープロセッサー４は、バッファー２４に格納される前記実行要求データに基づいて、ＤＭＡコントローラー５を介してスレーブプロセッサー１２との間でシリアル通信を実行する。なお、本実施形態では、マスタープロセッサー４とＤＭＡコントローラー５とが別々の構成を例示するが、例えば、マスタープロセッサー４が、ＤＭＡコントローラー５によるデータ転送機能（データ転送部）を備えていてもよい。この場合、マスタープロセッサー４は、自らがスレーブプロセッサー１２との間でシリアル通信を実行し、メモリー６とスレーブプロセッサー１２との間で上述したデータ転送処理を実行する。
ここで、図３を参照して、画像形成装置２で実行されるシリアル通信の処理手順について説明する。図３は、画像形成装置２で実行されるシリアル通信の処理手順がデータ処理主体及びクロック３０と共に示された図である。
マスタープロセッサー４は、バッファー２４を監視し、バッファー２４に前記実行要求データが格納された場合に、その実行要求データに基づいてシリアル通信を実行する。図３に示すように、マスタープロセッサー４は、シリアル通信を実行する前に、当該シリアル通信に対応する前処理を実行する。前記前処理では、シリアル通信で転送される転送対象データに対して画像形成装置２に設定された通信プロトコルに基づく制御情報が付加される。例えば、前記制御情報は、前記実行要求データ内の前記識別情報や、前記コマンド、前記転送先情報（アドレス情報）、前記転送対象データの前記データ量情報などを含む。
また、後述するように、メモリー６に格納された前記制御データをスレーブプロセッサー１２に転送する前記第１転送処理が実行される場合は、前記制御情報は、前記制御データを含む前記シリアルデータのチェックサム（本発明の固有値の一例）を更に含む。言い換えると、バッファー２４に格納された前記実行要求データが前記第１転送処理を実行するためのものである場合は、前記制御情報は、転送される前記シリアルデータのチェックサムを更に含む。つまり、この場合は、前記チェックサムが転送対象データ（前記制御データ）に付加される。
一方、スレーブプロセッサー１２のレジスター１４に格納された前記検出データをメモリー６に転送する前記第２転送処理が実行される場合は、前記制御情報は、データ転送処理前にスレーブプロセッサー１２に送信される。スレーブプロセッサー１２は、前記実行要求データを受信すると、前記制御情報内の前記送信元情報に基づいて転送対象データである前記検出データを読み出し、前記制御情報を前記検出データに付加する。このときの前記制御情報は転送される前記シリアルデータのチェックサムを含まない。言い換えると、バッファー２４に格納された前記実行要求データが前記第２転送処理を実行するためのものである場合は、前記制御情報は前記チェックサムを含まない。つまり、この場合は、チェックサムは転送対象データ（前記検出データ）に付加されない。
前記コマンドは、転送先デバイスに対する命令を含む。前記アドレス情報は、転送対象データの転送先又は格納先を示す情報である。前記データ量情報は、転送対象データのデータ量を示す情報である。前記アドレス情報及び前記データ量情報は、いずれも、前記実行要求データに含まれている情報である。
前記チェックサムは、誤り検出符号を含み、誤り検出に用いられる。即ち、前記チェックサムは、通信前後における転送対象データの整合性を確認するために用いられる。本実施形態では、前記チェックサムは、前記第１転送処理によって送信される前記制御データを含む前記シリアルデータの固有値である。このチェックサムは、転送対象データである前記制御データの転送前のタイミングでマスタープロセッサー４がチェックサム生成処理を行うことによって生成され、前記制御データの転送後のタイミングでスレーブプロセッサー１２がチェックサム生成処理を行うことによって生成される。具体的には、マスタープロセッサー４又はスレーブプロセッサー１２は、当該制御データを含む前記シリアルデータを予め定められた複数のブロックに区切り、各ブロックそれぞれを符号化して加算することによって前記シリアルデータのチェックサムを生成する。
シリアル通信では、前記制御情報及び転送対象データを含む前記シリアルデータが転送される。なお、前記前処理は、プリアンブル及びポストアンブルを前記シリアルデータに含める処理を含んでいてもよい。例えば、前記プリアンブルは、シリアル通信において前記シリアルデータの先頭に配置する区切りビット列である。また、前記ポストアンブルは、前記シリアルデータの末尾に含める区切りビット列である。
マスタープロセッサー４は、前記前処理の終了後に、前記実行要求データに基づいてＤＭＡコントローラー５に対して前記データ転送処理の実行を指示する。これにより、図３に示すように、ＤＭＡコントローラー５によって、マスタープロセッサー４が生成するクロック３０に同期したＤＭＡ転送、即ち前記データ転送処理が実行される。具体的に、マスタープロセッサー４からの指示を受けたＤＭＡコントローラー５は、前記シリアルデータを転送元デバイスから転送先デバイスに転送する。なお、前記データ転送処理の実行を指示した後、マスタープロセッサー４は当該データ転送処理が終了するまで解放される。
図３に示すように、ＤＭＡコントローラー５による前記データ転送処理が終了した後に、当該データ転送処理に対応する後処理が実行される。前記後処理は、画像形成装置２に設定された通信プロトコルに基づいて、マスタープロセッサー４又はスレーブプロセッサー１２が行う。前記後処理は、例えば、通信前後の前記転送対象データの整合性を判定する整合性判定処理や、受信した前記転送対象データのデータ転送処理が異常であるか否かを判定する転送異常判定処理、前記転送対象データを受信したことを示す応答信号を両者間で送受信する応答信号処理などを含む。
前記整合性判定処理は、ＤＭＡコントローラー５による転送前のデータと転送後のデータとの整合性の有無を判定する。具体的には、前記整合性判定処理は、転送前に生成されて前記シリアルデータに付加されるチェックサム（転送前チェックサム）と、前記シリアルデータが転送先デバイスに転送された後に前記転送先デバイスで改めて生成されたチェックサム（転送後チェックサム）とを比較し、前記転送前チェックサムと前記転送後チェックサムとが一致した場合に整合性有りと判定し、前記転送前チェックサムと前記転送後チェックサムとが不一致の場合に整合性無しと判定する。
本実施形態では、後述するように、前記整合性判定処理は、前記制御データをスレーブプロセッサー１２に転送する前記第１転送処理が実行される場合に実行される。一方、前記検出データをメモリー６に転送する前記第２転送処理が実行される場合は、前記整合性判定処理は実行されず、また、データ転送処理の前後で前記チェックサム生成処理が実行されることもない。
また、前記転送異常判定処理は、前記整合性判定処理によって前記整合性が有ると判定された場合に、前記転送対象データに対するデータ転送処理が異常であるか否かを判定する。具体的には、前記転送異常判定処理は、前記転送対象データの転送処理に関連する前記制御情報（本発明の関連情報の一例）に基づいて、前記転送対象データに対するデータ転送処理が異常であるか否かを判定する。
例えば、前記制御情報に前記転送対象データのデータ量を示す前記データ量情報が含まれる場合は、前記データ量情報が予め定められた基準データ量（本発明の基準値の一例）と比較され、前記基準データ量と異なる場合に、前記データ転送処理が異常であると判定される。また、前記制御情報に前記転送対象データが格納される記憶媒体のアドレスを示す前記アドレス情報が含まれる場合は、前記アドレス情報が予め定められた既定アドレス情報（本発明の基準値の一例）と比較され、前記既定アドレス情報と異なる場合に、前記データ転送処理が異常であると判定される。
転送先デバイスは、前記後処理の終了後に、受信した前記シリアルデータに含まれる前記コマンドや前記転送先情報に従って、転送対象データを指定されたアドレスに書き込む処理を実行する。
ところで、データ転送処理が行われるごとに前記整合性判定処理が行われると、マスタープロセッサー４は、データ転送処理ごとに、前記転送対象データを含む前記シリアルデータの前記チェックサムを生成する前記チェックサム生成処理、及び前記整合性判定処理を行う必要がある。そのため、データ転送処理前の前記前処理及びデータ転送処理後の前記後処理が行われるたびに、マスタープロセッサー４は、前記チェックサム生成処理を行い、前記後処理後に前記整合性判定処理を実行する必要があり、これらの各処理のために自身のリソースを割かざるを得ず、マスタープロセッサー４の負荷が大きくなる。
また、マスタープロセッサー４とスレーブプロセッサー１２との間で、既定アドレスとは異なるアドレスへのデータ転送処理が行われた場合、転送前後それぞれにおけるチェックサムは同じ値を示すため、当該データ転送処理が正当なものとして扱われるおそれがある。仮に、マスタープロセッサー４が通信中のデータを常時監視してデータの照合を行うなどして当該データ転送処理が正当な処理がどうかを判定することは可能であるが、当該判定処理にマスタープロセッサー４のリソースを割かざるを得ず、マスタープロセッサー４の演算処理の負担が大きくなるという問題が生じ得る。
これに対して、本実施形態では、データ転送時のマスタープロセッサー４又はスレーブプロセッサー１２の負荷を軽減するとともに、不当なデータ転送処理が行われた場合でも各プロセッサーの負荷を大きくすることなく、その異常を確実に判定することが可能である。
図１に示すように、マスタープロセッサー４は、通信処理部２５（本発明の再送制御部の一例）、及びエラー処理部２６（本発明の異常処理部の一例）を含む。また、スレーブプロセッサー１２は、整合性判定部１３（本発明の整合性判定部の一例）、及び異常判定部１５（本発明の異常判定部の一例）を含む。
マスタープロセッサー４及びスレーブプロセッサー１２は、不図示のＲＯＭに格納されている通信制御プログラムを実行する。これにより、マスタープロセッサー４は、通信処理部２５、エラー処理部２６として機能し、スレーブプロセッサー１２は整合性判定部１３、異常判定部１５として機能する。なお、前記通信制御プログラムは、ＣＤ、ＤＶＤ、フラッシュメモリーなどのコンピューター読み取り可能な記録媒体に記録されており、前記記録媒体から読み取られて画像形成装置２に設けられる不揮発性の記憶装置にインストールされてもよい。
通信処理部２５は、前記制御データをメモリー６からスレーブプロセッサー１２に送信させる第１通信処理、及び、スレーブプロセッサー１２によって取得される前記検出データを当該スレーブプロセッサー１２からメモリー６に送信させる第２通信処理を実行する。ここで、前記第１通信処理及び前記第２通信処理は、ＤＭＡコントローラー５によるデータ転送処理の前に行われる前記前処理、ＤＭＡコントローラー５にデータ転送処理を実行させる処理（実行指示処理）、ＤＭＡコントローラー５によるデータ転送処理の後に行われる前記後処理を含む。
通信処理部２５は、バッファー２４を監視し、バッファー２４に前記実行要求データが格納された場合に、その実行要求データに基づいて前記第１通信処理又は前記第２通信処理によるシリアル通信を実行する。
具体的には、通信処理部２５は、前記実行要求データを参照して、転送対象である前記制御データを示す識別情報が前記実行要求データに含まれている場合に、当該実行要求が前記第１通信処理（第１転送処理を含む）の実行要求を示す前記第１実行要求データであると判定する。そして、通信処理部２５は、その実行要求データ内の前記転送元情報（アドレス情報）が示すメモリー６の記憶領域に前記制御データが含まれているかどうかを判定する。そして、通信処理部２５は、前記制御データがメモリー６に含まれている場合に、前記第１通信処理を実行する。
また、同様にして、通信処理部２５は、前記実行要求データを参照して、転送対象である前記検出データを示す識別情報が前記実行要求データに含まれている場合に、当該実行要求が前記第２通信処理（第２転送処理を含む）の実行要求を示す前記第２実行要求データであると判定する。そして、通信処理部２５は、その実行要求データ内の前記転送元情報（アドレス情報）が示すレジスター１４の記憶領域に前記検出データが含まれているかどうかを判定する。そして、通信処理部２５は、前記検出データがレジスター１４に含まれている場合に、前記第２通信処理を実行する。
また、通信処理部２５は、整合性判定部１３によって前記整合性が無いと判定された場合に、通信異常が生じたと判定して、前記整合性が無いと判定された前記通信処理を再度実行する。具体的には、整合性判定部１３によって前記整合性が無いと判定されて、そのことを示す後述の不整合情報をスレーブプロセッサー１２から受信すると、通信処理部２５は、転送対象データを再送する。この場合、スレーブプロセッサー１２において前記整合性が無いと判定されたデータは、スレーブプロセッサー１２が削除する。
整合性判定部１３は、予め定められた条件を満たした場合に、ＤＭＡコントローラー５による転送前のデータと転送後のデータとの整合性を判定する前記整合性判定処理を実行する。
本実施形態では、整合性判定部１３は、通信処理部２５によって前記第１通信処理が実行される場合に、つまり、前記制御データに対するデータ転送処理が実行される場合に、前記整合性判定処理を実行する。例えば、整合性判定部１３は、前記通信処理部２５によってメモリー６に前記制御データ又は前記識別情報が含まれていると判定された場合に、前記整合性判定処理を実行する。一方、通信処理部２５によって前記第２通信処理が実行される場合、つまり、前記検出データに対するデータ転送処理が実行される場合は、整合性判定部１３は、前記整合性判定処理を実行しない。
すなわち、整合性判定部１３は、前記制御データをメモリー６からスレーブプロセッサー１２に転送する前記第１転送処理が実行された場合に前記整合性判定処理を実行し、前記検出データをスレーブプロセッサー１２からメモリー６に転送する前記第２転送処理が実行された場合は、前記整合性判定処理を実行せず、データ転送処理の前後で前記チェックサム生成処理を実行することもない。
ここで、前記制御データは、駆動部１７を制御するためのデータであり、本発明の第１タイプのデータに相当する。また、前記検出データは、センサー１６の検出結果を示すデータであり、本発明の第２タイプのデータに相当する。すなわち、整合性判定部１３は、転送対象データのデータタイプが駆動部１７の制御に用いられる制御系タイプ（第１タイプ）である場合に、前記整合性判定処理を実行する。また、整合性判定部１３は、転送対象データのデータタイプが駆動部１７の制御に用いられない非制御系タイプ（第２タイプ）である場合に、前記整合性判定処理を実行しない。
前記制御データは、駆動部１７を駆動して画像形成動作や給紙動作を実行させるためのものである。そのため、前記制御データが転送前後においてノイズなどの影響により整合性を失った場合、画像形成動作や給紙動作が正常に行われなくなる。したがって、本実施形態では、このような不具合が生じないようにするために、転送対象データが前記制御データである場合は、マスタープロセッサー４やスレーブプロセッサー１２に演算負荷が掛かるが、転送前後において前記チェックサム生成処理が行われ、転送後に前記整合性判定処理が行われる。
これに対して、前記検出データは、スレーブプロセッサー１２によってセンサー１６から一定時間（例えば数ｍｓ）毎に連続して取得されるデータである。このように連続して取得される前記検出データは、必ずしも一つの検出データが完全である必要はなく、例えば、連続して取得される複数の検出データのうち所定の閾値範囲から外れた極端値（外れ値）を除去して、残りの検出データの平均値を求めるなどにより、正確な検出データを得ることができる。或いは、前記複数の検出データから最頻値や中央値を正確な検出データとして得てもよい。このように、マスタープロセッサー４は、スレーブプロセッサー１２から連続してメモリー６に転送されてきた複数の前記検出データに対して、ノイズなどの影響を受けた検出データを除去する処理（除去処理）などを行っている。従って、仮に、前記検出データが転送前後においてノイズなどの影響により整合性を失ったとしても、不整合な検出データは前記除去処理によって除去される。そのため、前記検出データの整合性を判定する必要性は低い。従って、本実施形態では、転送対象データが前記検出データである場合は、マスタープロセッサー４やスレーブプロセッサー１２に掛かる演算負荷を軽減するために、転送前後において前記チェックサム生成処理は行われず、前記整合性判定処理も行われない。
マスタープロセッサー４は、前記第１通信処理が実行されると判定した場合、つまり、前記制御データの転送処理が行われると判定した場合に、前記制御データの転送前の前記前処理において、前記チェックサム生成処理を実行して前記制御データのチェックサム（転送前チェックサム）を生成する。そして、その転送前チェックサムを含む前記制御情報を転送対象データである前記制御データに付加して前記シリアルデータを生成する。その後に前記転送前チェックサム及び前記制御データを含む前記シリアルデータがＤＭＡコントローラー５による前記第１転送処理によってスレーブプロセッサー１２に転送される。スレーブプロセッサー１２に前記シリアルデータが受信されると、スレーブプロセッサー１２は、前記制御データの転送後の前記後処理において、前記チェックサム生成処理を実行して転送後の前記制御データのチェックサム（転送後チェックサム）を生成する。
その後、整合性判定部１３は、スレーブプロセッサー１２によって受信された前記シリアルデータに含まれる前記転送前チェックサムと、スレーブプロセッサー１２に転送された後に改めて生成された前記転送後チェックサムとを比較し、前記転送前チェックサムと前記転送後チェックサムとが一致した場合に整合性有りと判定する。一方、整合性判定部１３は、前記転送前チェックサムと前記転送後チェックサムとが不一致の場合に整合性無しと判定する。
また、前記制御データが転送される場合であっても、画像形成装置２の保守メンテナンス時に作業者が誤ってマスタープロセッサー４の通信制御プログラムを書き換えてしまった場合は、正当なデータ転送処理が行われなくなる。また、画像形成装置２対して外部から不正アクセスされたことによりマスタープロセッサー４の通信制御プログラムが不正に書き換えられる場合もある。この場合も、正当なデータ転送処理が行われなくなる。異常なデータ転送処理としては、例えば、予め定められた前記既定アドレス情報とは異なるアドレス先に前記転送対象データ（制御データ）を転送する処理や、前記データ量情報が予め定められた前記基準データ量と異なる前記転送対象データ（制御データ）を転送する処理などが挙げられる。このような異常なデータ転送処理が行われた場合、転送前後における前記転送対象データのチェックサムは同じ値を示すため、当該データ転送処理が正当なものとして扱われるおそれがある。このため、本実施形態では、スレーブプロセッサー１２に異常判定部１５が設けられている。
また、整合性判定部１３により前記整合性が無いと判定されると、スレーブプロセッサー１２は、前記整合性が無いことを示す不整合情報（エラー情報）をマスタープロセッサー４に送信する。
異常判定部１５は、前記整合性判定処理によって前記整合性が有ると判定された場合に、前記転送対象データに対するデータ転送処理が異常であるか否かを判定する転送異常判定処理を実行する。
本実施形態では、異常判定部１５は、前記転送対象データの転送処理に関連する前記制御情報（本発明の関連情報の一例）に基づいて、前記転送対象データに対するデータ転送処理が正当であるか異常であるか否かを判定する。例えば、前記制御情報に前記転送対象データのデータ量を示す前記データ量情報が含まれる場合は、前記データ量情報が予め定められた基準データ量（本発明の基準値の一例）と比較され、当該基準データ量と同じ場合に前記転送処理が正当と判定され、前記基準データ量と異なる場合に前記データ転送処理が異常であると判定される。また、前記制御情報に前記転送対象データが格納される記憶媒体のアドレスを示す前記アドレス情報が含まれる場合は、前記アドレス情報が予め定められた既定アドレス情報（本発明の基準値の一例）と比較され、当該既定アドレス情報と同じ場合に前記データ転送処理が正当と判定され、前記既定アドレス情報と異なる場合に、前記データ転送処理が異常であると判定される。なお、前記基準データ量や前記既定アドレス情報は、スレーブプロセッサー１２が備える内部メモリーなどに予め記憶されている。
また、異常判定部１５により、前記データ転送処理が異常であると判定されると、スレーブプロセッサー１２は、データ転送処理が異常であることを示す転送異常情報（エラー情報）をマスタープロセッサー４に送信する。
エラー処理部２６は、異常判定部１５によって前記データ転送処理が異常であると判定された場合に、通信処理部２５によるデータの再送を実行させずに、当該異常に対応するエラー処理（異常処理）を実行する。具体的には、異常判定部１５によって前記データ転送処理が異常であると判定され、そのことを示す前記転送異常情報をスレーブプロセッサー１２から受信すると、エラー処理部２６は、所定のエラー処理を実行する。前記エラー処理は、画像形成装置２の表示部に重度の通信エラーが生じたことを示すエラーメッセージを表示する処理、画像形成装置２における各種動作を停止させる処理などである。
［通信制御処理］
以下、図４を参照しつつ、画像形成装置２においてマスタープロセッサー４及びスレーブプロセッサー１２により実行される通信制御処理の手順とともに、当該通信制御処理において行われる本発明のデータ通信方法について説明する。ここで、ステップＳ１１、Ｓ１２・・・は、マスタープロセッサー４及びスレーブプロセッサー１２により実行される処理手順（ステップ）の番号を表している。なお、前記通信制御処理において、ステップＳ１２〜Ｓ１４の各処理は上述した前処理に相当し、ステップＳ１６〜Ｓ１９は上述した後処理に相当する。また、前記通信制御処理は、例えば、画像形成装置２において前記画像形成機能及び前記給紙機能が実行される場合に実行される。
＜ステップＳ１１＞
まず、ステップＳ１１において、マスタープロセッサー４は、データ転送要求があるかどうかを判定する。マスタープロセッサー４は、バッファー２４を監視し、バッファー２４に新たに前記実行要求データが格納された場合に、前記データ転送要求があると判定し、前記バッファー２４に新たな実行要求データが格納されなかった場合は、前記データ転送要求がないと判定する。マスタープロセッサー４は、前記データ転送要求があると判定すると（Ｓ１１のＹｅｓ）、ステップＳ１２以降の手順に従って、バッファー２４内の実行要求データに基づいてシリアル通信を実行する。一方、マスタープロセッサー４は、前記データ転送要求がないと判定すると（Ｓ１１のＮｏ側）、前記データ転送要求を待ち受ける。
なお、ステップＳ１１の判定処理は上述の処理例に限られない。例えば、ＤＭＡコントローラー５がバッファー２４に新たに前記実行要求データが格納されたか否かを判定し、その判定結果をマスタープロセッサー４に通知することにより、マスタープロセッサー４は、データ転送要求があるかどうかを判定してもよい。
＜ステップＳ１２＞
ステップＳ１２において、マスタープロセッサー４は、前記実行要求データを参照して、前記転送対象データが前記制御データであるか、或いはそれ以外のデータ（検出データ）であるかを判定する。本実施形態では、マスタープロセッサー４は、前記実行要求データを参照して、前記実行要求データに含まれる前記識別情報に基づいて、前記転送対象データのデータタイプを判定する。具体的にはマスタープロセッサー４は、前記実行要求データに含まれている前記識別情報に基づいて、転送対象データが制御系タイプの前記制御データであるか、或いは、前記制御データとは異なる非制御系タイプの前記検出データ（非制御系データ）であるかを判定する。ここで、前記制御データを示す前記識別情報が含まれていると判定されると（Ｓ１２のＹｅｓ）、処理はステップＳ１３に進み、前記制御データを示す前記識別情報が含まれていないと判定されると（Ｓ１２のＮｏ）、処理はステップＳ１４に進む。
＜ステップＳ１３＞
ステップＳ１２において前記転送対象データが前記制御データであると判定されると、次のステップＳ１３では、マスタープロセッサー４は、前記制御データを転送する前に、前記制御データのチェックサム（転送前チェックサム）を生成する。その後、処理はステップＳ１４に進む。
＜ステップＳ１４＞
ステップＳ１４では、マスタープロセッサー４は、前記制御情報及び前記転送対象データを含む前記シリアルデータ（図３参照）を生成する処理を行う。ここで、前記転送対象データが前記制御データである場合は、ステップＳ１３で生成された前記転送前チェックサムが前記制御情報に含められ、その制御情報が前記制御データに付加された前記シリアルデータが生成される。一方、前記転送対象データが前記検出データ（非制御系データ）である場合は、マスタープロセッサー４は、前記制御情報をスレーブプロセッサー１２へ送信し、スレーブプロセッサー１２に、当該制御情報が前記検出データ（非制御系データ）に付加された前記シリアルデータを生成させる。
＜ステップＳ１５＞
ステップＳ１５では、マスタープロセッサー４は、ＤＭＡコントローラー５に対して転送指示を出力する。ＤＭＡコントローラー５は、前記転送指示を受けると、前記シリアルデータバス８を介してメモリー６とスレーブプロセッサー１２との間で前記シリアルデータを転送するデータ転送処理を実行する。このデータ転送処理は、マスタープロセッサー４は関与しないので、このデータ転送処理の間、マスタープロセッサー４は当該データ転送処理とは別の処理を行うことができる。
＜ステップＳ１６＞
ステップＳ１６では、マスタープロセッサー４は、ステップＳ１５のデータ転送処理が終了したか否かを判定する。前記シリアルデータがスレーブプロセッサー１２に転送されると、スレーブプロセッサー１２はマスタープロセッサー４に前記シリアルデータを受信したことを示す応答信号を送信する。マスタープロセッサー４は、前記応答信号を受信することにより、前記データ転送処理が終了したか否かを判定する。また、前記シリアルデータがスレーブプロセッサー１２からメモリー６に転送されてその転送が完了すると、スレーブプロセッサー１２は、送信が終了したことを示す終了信号を送信する。マスタープロセッサー４は、前記終了を受信することにより、前記データ転送処理が終了したか否かを判定する。
＜ステップＳ１７＞
前記データ転送処理が終了したと判定されると、次のステップＳ１７において、データを受信したマスタープロセッサー４又はスレーブプロセッサー１２は、前記シリアルデータ内の前記制御情報を参照して、当該制御情報に前記転送前チェックサムが含まれているか否かを判定する。前記転送対象データが前記制御データである場合は、スレーブプロセッサー１２がステップＳ１７の判定処理を行い、前記転送対象データが前記検出データである場合は、マスタープロセッサー４がステップＳ１７の判定処理を行う。
ステップＳ１７において、前記転送前チェックサムが前記制御情報に含まれていると判定されると（Ｓ１７のＹｅｓ）、ステップＳ１８において、スレーブプロセッサー１２は上述した前記整合性判定処理を実行する。一方、前記転送前チェックサムが前記制御情報に含まれていないと判定されると（Ｓ１７のＮｏ）、ステップＳ２２に進み、前記整合性判定処理が実行されないまま、前記実行要求データを削除する処理が行われる。
なお、ステップＳ１７の判定処理は上述の処理例に限られない。例えば、マスタープロセッサー４は、前記シリアルデータ内の前記転送対象データが前記識別情報に基づいて前記制御データであると判定した場合に、前記制御情報に前記転送前チェックサムが含まれていると判定してもよい。一方、前記転送対象データが前記識別情報に基づいて前記検出データであると判定した場合に、前記制御情報に前記転送前チェックサムが含まれていないと判定してもよい。
＜ステップＳ１８＞
ステップＳ１８では、スレーブプロセッサー１２は、上述した前記整合性判定処理を実行して、データ転送処理の前後において、転送対象データ間に整合性があるか否かを判定する処理を行う。つまり、スレーブプロセッサー１２は、前記制御データをスレーブプロセッサー１２に転送する前記第１転送処理が実行された場合に前記整合性判定処理を実行する。ステップＳ１８は、本発明の整合性判定ステップの一例である。
具体的には、スレーブプロセッサー１２は、スレーブプロセッサー１２に転送された前記制御データのチェックサム（転送後チェックサム）を生成するチェックサム生成処理を行う。その後、転送前に生成されて前記シリアルデータに含まれる前記転送前チェックサムと、スレーブプロセッサー１２が生成した前記転送後チェックサムとを比較する。そして、スレーブプロセッサー１２は、前記転送前チェックサムと前記転送後チェックサムとが一致した場合に転送前と転送後の各データに整合性が有ると判定し、前記転送前チェックサムと前記転送後チェックサムとが不一致の場合に整合性が無いと判定する。ステップＳ１８においてデータの整合性があると判定された場合は、処理はステップＳ１９に進み、整合性が無いと判定された場合は、処理はステップＳ２３に進む。
＜ステップＳ２３＞
ステップＳ１８において、整合性が無いと判定された場合は、データ転送前後において、転送対象データである前記制御データが壊れていることを意味する。そのため、ステップＳ２３では、スレーブプロセッサー１２は、転送前後の各データに対して整合性が無いことを示す前記不整合情報をマスタープロセッサー４に送信する。前記不整合情報を受信したマスタープロセッサー４は、その後、データを再転送するために、ステップＳ１１に戻り、ステップＳ１１以降の処理が繰り返される。なお、ステップＳ２３からステップＳ１１に戻り再びデータを転送するステップが本発明の再送制御ステップの一例である。
＜ステップＳ１９＞
ステップＳ１９では、ステップＳ１８においてデータの整合性があると判定された場合に、スレーブプロセッサー１２は、前記転送対象データに付加された前記制御情報に基づいて、ステップＳ１５におけるデータ転送処理が異常であるか否かを判定する。本実施形態では、スレーブプロセッサー１２は、前記制御情報に含まれる前記データ量情報と上述した基準データ量とを比較して、前記データ量情報と前記基準データ量とが異なる場合に、前記データ転送処理が異常であると判定する。また、前記データ量情報と前記基準データ量とが同じ場合は、前記データ転送処理が正常であると判定する。なお、ステップＳ１９は、本発明の異常判定ステップの一例である。
また、ステップＳ１９において、スレーブプロセッサー１２は、前記制御情報に含まれる前記転送先情報と上述した既定アドレス情報とを比較して、前記転送先情報と前記既定アドレス情報とが異なる場合に、前記データ転送処理が異常であると判定し、前記転送先情報と前記既定アドレス情報とが同じ場合に、前記データ転送処理が正常であると判定する。
なお、ステップＳ１９において、前記データ量情報と前記基準データ量とが一致し、且つ、前記転送先情報と前記既定アドレス情報とが一致した場合に限り、前記データ転送処理が正常であると判定し、それ以外の場合は前記データ転送処理が異常であると判定してもよい。
ステップＳ１９において前記データ転送処理が異常であると判定された場合は、処理はステップＳ２０に進み、前記データ転送処理が正常であると判定された場合は、処理はステップＳ２２に進む。
＜ステップＳ２０−Ｓ２１＞
ステップＳ１９において、ステップＳ１５のデータ転送処理が異常であると判定された場合は、転送対象データは壊れていないが、適切なデータが転送されているのか不明であることを意味する。そのため、ステップＳ２０では、スレーブプロセッサー１２は、データ転送処理が異常であることを示す前記転送異常情報（エラー情報）をマスタープロセッサー４に送信する。前記転送異常情報を受信したマスタープロセッサー４は、その後、ステップＳ２１において前記エラー処理を実行して、一連のデータ通信処理が終了する。なお、ステップＳ２１は、本発明の異常処理ステップの一例である。
＜ステップＳ２２＞
次のステップＳ２２では、スレーブプロセッサー１２は、マスタープロセッサー４に、整合性があることを示す信号とともに、前記実行要求データを削除するコマンドを送信する。このコマンドを受けることにより、マスタープロセッサー４は、バッファー２４内の当該通信制御処理に対応する前記実行要求データを削除する。また、ステップＳ１７においてチェックサムが無いと判定された場合に、マスタープロセッサー４は、当該通信制御処理に対応する前記実行要求データを削除する。これにより、一連のデータ通信処理が終了する。
このように、画像形成装置２では、転送対象データが前記制御データである場合だけ、当該制御データのチェックサムを生成するチェックサム生成処理、及び前記整合性判定処理が行われ、転送対象データが前記検出データである場合は前記チェックサム生成処理及び前記整合性判定処理が行われない。したがって、前記チェックサム生成処理及び前記整合性判定処理が実行されなかった分だけマスタープロセッサー４又はスレーブプロセッサー１２の負荷を軽減することが可能である。
また、整合性判定部１３によって転送前後のデータに対して前記整合性が有ると判定された場合に、異常判定部１５が前記データ転送処理が異常であるか否かを判定し、前記データ転送処理が異常であると判定された場合は、データの再転送を実行せずに上述したエラー処理が実行される。このため、各プロセッサーの負荷軽減を実現しつつ、異常なデータ転送処理が行われた場合でも各プロセッサーの負荷を大きくすることなく、その異常を確実に判定することができる。
なお、上述の実施形態では、整合性判定部１３がスレーブプロセッサー１２に設けられた構成を例示したが、例えば、整合性判定部１３は、マスタープロセッサー４に設けられていてもよい。この場合、マスタープロセッサー４が前記整合性判定処理を行うために、前記制御データの転送前に生成された前記転送前チェックサムをマスタープロセッサー４のレジスターに記憶させておき、また、前記制御データの転送後に生成された前記転送後チェックサムをスレーブプロセッサー１２からマスタープロセッサー４に転送させる処理が行われる。
また、上述の実施形態では、本発明の記憶媒体の一例としてメモリー６を例示して、メモリー６とスレーブプロセッサー１２との間のデータ転送処理について例示したが、本発明はこの処理例に限られない。例えば、マスタープロセッサー４のレジスターとスレーブプロセッサー１２との間で行われるデータ転送処理についても本発明は適用可能である。この場合、マスタープロセッサー４のレジスターが本発明の記憶媒体の一例である。
２ ：画像形成装置
４ ：マスタープロセッサー
５ ：ＤＭＡコントローラー
６ ：メモリー
８ ：シリアルデータバス
１０ ：機能部
１２ ：スレーブプロセッサー
１３ ：整合性判定部
１４ ：レジスター
１５ ：異常判定部
１６ ：センサー
１７ ：駆動部
２４ ：バッファー
２５ ：通信処理部
２６ ：エラー処理部
３０ ：クロック
４１ ：原稿搬送部
４２ ：画像読取部
４３ ：画像形成部
４４ ：給紙部
５１ ：感光体ドラム
５２ ：帯電装置
５３ ：露光装置
５４ ：現像装置
５５ ：転写装置
５６ ：定着装置
６０ ：搬送路
６１ ：給紙カセット
６２ ：ピックアップローラー
６３ ：搬送ローラー

Claims (8)

  1. 第１プロセッサーと、
    第２プロセッサーと、
    バスによって前記第１プロセッサー及び前記第２プロセッサーと通信可能に接続されており、前記バスを介して前記バスに接続された記憶媒体及び前記第２プロセッサー間でデータを転送するデータ転送処理を実行するデータ転送部と、を備える画像形成装置であって、
    前記データ転送部による転送前のデータと転送後のデータとの整合性の有無を判定する整合性判定部と、
    前記整合性判定部によって前記整合性が有ると判定された場合に、当該データに対する前記データ転送処理が異常であるか否かを判定する異常判定部と、
    前記整合性判定部によって前記整合性が無いと判定された場合に、転送対象の前記データを前記データ転送部に再送させる再送制御部と、
    前記異常判定部によって前記データ転送処理が異常であると判定された場合は、前記再送制御部による再送を実行させずに、前記異常に対応する異常処理を行う異常処理部と、を備える画像形成装置。
  2. 前記異常判定部は、
    前記データの転送に関連する関連情報に基づいて前記データ転送処理が異常であるか否かを判定する、請求項１に記載の画像形成装置。
  3. 前記関連情報は、前記データのサイズ、又は前記データの転送先のメモリーアドレスのいずれかであり、
    前記異常判定部は、前記関連情報が予め定められた基準値と異なる場合に、前記データ転送処理が異常であると判定する、請求項２に記載の画像形成装置。
  4. 前記整合性判定部は、
    前記データ転送部による転送前に生成された前記データの固有値と、前記データ転送部による転送後に生成された前記データの固有値とを比較して、各固有値が一致した場合に前記整合性が有ると判定し、各固有値が不一致の場合に前記整合性が無いと判定する、請求項１から３のいずれかに記載の画像形成装置。
  5. 前記固有値は、前記データのチェックサムである、請求項４に記載の画像形成装置。
  6. 前記整合性判定部は、
    前記データのタイプが予め定められた第１タイプである場合に前記整合性の判定を行い、前記データのタイプが前記第１タイプとは異なる第２タイプである場合は前記整合性の判定を行わない、請求項１から５のいずれかに記載の画像形成装置。
  7. 前記第２プロセッサーは、駆動部に制御データを出力して当該駆動部を制御可能に構成されており、センサーの検出結果を示す検出データを取得可能に構成されており、
    前記第１タイプのデータは、前記制御データであり、
    前記第２タイプのデータは、前記検出データである、請求項６に記載の画像形成装置。
  8. 第１プロセッサーと、
    第２プロセッサーと、
    バスによって前記第１プロセッサー及び前記第２プロセッサーと通信可能に接続されており、前記バスを介して前記バスに接続された記憶媒体及び前記第２プロセッサー間でデータを転送するデータ転送処理を実行するデータ転送部と、を備える画像形成装置において実行されるデータ通信方法であって、
    前記データ転送部による転送前のデータと転送後のデータとの整合性の有無を判定する整合性判定ステップと、
    前記整合性判定ステップによって前記整合性が有ると判定された場合に、当該データに対する前記データ転送処理が異常であるか否かを判定する異常判定ステップと、
    前記整合性判定ステップによって前記整合性が無いと判定された場合に、転送対象の前記データを前記データ転送部に再送させる再送制御ステップと、
    前記異常判定ステップによって前記データ転送処理が異常であると判定された場合は、前記再送制御ステップによる再送を実行せずに、前記異常に対応する異常処理を行う異常処理ステップと、を備えるデータ通信方法。
JP2019170099A 2019-09-19 2019-09-19 画像形成装置、データ通信方法 Active JP7327029B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019170099A JP7327029B2 (ja) 2019-09-19 2019-09-19 画像形成装置、データ通信方法
CN202010970494.1A CN112527704B (zh) 2019-09-19 2020-09-15 图像形成装置和数据通信方法
US17/024,562 US11163513B2 (en) 2019-09-19 2020-09-17 Image forming apparatus, data communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019170099A JP7327029B2 (ja) 2019-09-19 2019-09-19 画像形成装置、データ通信方法

Publications (2)

Publication Number Publication Date
JP2021047668A true JP2021047668A (ja) 2021-03-25
JP7327029B2 JP7327029B2 (ja) 2023-08-16

Family

ID=74876387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019170099A Active JP7327029B2 (ja) 2019-09-19 2019-09-19 画像形成装置、データ通信方法

Country Status (3)

Country Link
US (1) US11163513B2 (ja)
JP (1) JP7327029B2 (ja)
CN (1) CN112527704B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024014048A1 (ja) * 2022-07-14 2024-01-18 オムロン株式会社 制御システム、制御装置および通信方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11550955B1 (en) * 2021-07-20 2023-01-10 Red Hat, Inc. Automatically anonymizing data in a distributed storage system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188398A (ja) * 1982-04-28 1983-11-02 Hitachi Ltd メモリ誤り検出訂正装置
JPH1040122A (ja) * 1996-07-19 1998-02-13 Fujitsu Ltd 計算機
JP2003060819A (ja) * 2001-08-15 2003-02-28 Ricoh Co Ltd 画像形成システム
JP2003308287A (ja) * 2002-04-12 2003-10-31 Seiko Epson Corp 制御装置および制御方法
JP2009187405A (ja) * 2008-02-07 2009-08-20 Sharp Corp 制御システム
JP2011164834A (ja) * 2010-02-08 2011-08-25 Fuji Xerox Co Ltd データ転送装置、データ送受信装置及び画像形成装置
JP2015508527A (ja) * 2011-12-21 2015-03-19 インテル・コーポレーション 安全なダイレクトメモリアクセス
JP2019049933A (ja) * 2017-09-12 2019-03-28 キヤノン株式会社 情報処理装置および画像形成装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69333479T2 (de) 1992-06-17 2005-03-24 Texas Instruments Inc., Dallas Hierarchisches Verbindungsverfahren und -gerät
FI20000178A (fi) 2000-01-28 2001-07-29 Nokia Networks Oy Datan palautus hajautetussa järjestelmässä
US20050071730A1 (en) * 2003-09-30 2005-03-31 Lattice Semiconductor Corporation Continuous self-verify of configuration memory in programmable logic devices
JP4834294B2 (ja) 2004-01-07 2011-12-14 日立オートモティブシステムズ株式会社 データ通信装置及びそれを用いたコントローラ
JP2008009795A (ja) * 2006-06-30 2008-01-17 Hitachi Ltd 診断装置，回線診断方法及び回線診断プログラム
JP2010057033A (ja) 2008-08-29 2010-03-11 Nec Electronics Corp 通信装置及び方法
US8468417B2 (en) * 2009-02-18 2013-06-18 Micron Technology, Inc. Data integrity in memory controllers and methods
US8806269B2 (en) 2011-06-28 2014-08-12 International Business Machines Corporation Unified, workload-optimized, adaptive RAS for hybrid systems
US9003102B2 (en) 2011-08-26 2015-04-07 Sandisk Technologies Inc. Controller with extended status register and method of use therewith
JP6157251B2 (ja) 2013-07-11 2017-07-05 キヤノン株式会社 データ転送装置及びデータ転送方法
JP7419715B2 (ja) * 2019-09-19 2024-01-23 京セラドキュメントソリューションズ株式会社 画像形成装置、データ整合性判定方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188398A (ja) * 1982-04-28 1983-11-02 Hitachi Ltd メモリ誤り検出訂正装置
JPH1040122A (ja) * 1996-07-19 1998-02-13 Fujitsu Ltd 計算機
JP2003060819A (ja) * 2001-08-15 2003-02-28 Ricoh Co Ltd 画像形成システム
JP2003308287A (ja) * 2002-04-12 2003-10-31 Seiko Epson Corp 制御装置および制御方法
JP2009187405A (ja) * 2008-02-07 2009-08-20 Sharp Corp 制御システム
JP2011164834A (ja) * 2010-02-08 2011-08-25 Fuji Xerox Co Ltd データ転送装置、データ送受信装置及び画像形成装置
JP2015508527A (ja) * 2011-12-21 2015-03-19 インテル・コーポレーション 安全なダイレクトメモリアクセス
JP2019049933A (ja) * 2017-09-12 2019-03-28 キヤノン株式会社 情報処理装置および画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024014048A1 (ja) * 2022-07-14 2024-01-18 オムロン株式会社 制御システム、制御装置および通信方法

Also Published As

Publication number Publication date
JP7327029B2 (ja) 2023-08-16
CN112527704A (zh) 2021-03-19
CN112527704B (zh) 2024-01-30
US20210117142A1 (en) 2021-04-22
US11163513B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
CN112527704B (zh) 图像形成装置和数据通信方法
JP7419715B2 (ja) 画像形成装置、データ整合性判定方法
JP4692655B2 (ja) 画像処理装置
JP4541514B2 (ja) 画像形成装置
KR0141676B1 (ko) 전자사진현상방식을 이용한 장치의 잼제거방법
US9354576B1 (en) Image forming system and discharge method of recording material in the same
JP2021022054A (ja) 画像形成装置、通信方法
US11418678B2 (en) Electronic apparatus, communication apparatus, and communication abnormality detection method for detecting communication abnormality of serial bus
JP4590292B2 (ja) 画像形成装置
JP2007116626A (ja) 制御回路
JP7480644B2 (ja) 画像形成装置
JP2001298571A (ja) 画像処理装置
JP2008261994A (ja) 画像形成装置
JP2006259625A (ja) 画像形成装置、画像形成装置の制御方法および製造方法
JP2004061529A (ja) 画像形成装置及び画像形成方法
JP2017097077A (ja) 画像形成装置、及びその制御方法
JP2007322698A (ja) 画像形成装置、画像形成システム、記録媒体、及び、画像形成装置の制御方法
JP2005005839A (ja) 複写装置管理システム
JPH0242560A (ja) 制御装置の監視制御方法
JP2021022055A (ja) 画像形成装置、データ転送方法
JP5290880B2 (ja) 電子装置および画像形成装置
JP2020029024A (ja) 画像形成装置、制御方法およびプログラム
JP2015046050A (ja) 通信装置、及び通信方法
JP2004037526A (ja) 画像形成装置、その制御方法、制御プログラム並びに記憶媒体
JP2004074711A (ja) 画像形成装置およびその通信制御方法、記憶媒体、並びにプログラムプロダクツ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230717

R150 Certificate of patent or registration of utility model

Ref document number: 7327029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150