JP2015508527A - 安全なダイレクトメモリアクセス - Google Patents
安全なダイレクトメモリアクセス Download PDFInfo
- Publication number
- JP2015508527A JP2015508527A JP2014548764A JP2014548764A JP2015508527A JP 2015508527 A JP2015508527 A JP 2015508527A JP 2014548764 A JP2014548764 A JP 2014548764A JP 2014548764 A JP2014548764 A JP 2014548764A JP 2015508527 A JP2015508527 A JP 2015508527A
- Authority
- JP
- Japan
- Prior art keywords
- destination
- dma
- address
- memory
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 16
- 230000000977 initiatory effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 79
- 238000003860 storage Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 description 17
- 238000004891 communication Methods 0.000 description 9
- 238000012795 verification Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000010200 validation analysis Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
- G11B20/00094—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which result in a restriction to authorised record carriers
- G11B20/0013—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which result in a restriction to authorised record carriers wherein the measure concerns not the entire record carrier, but a specific physical or logical area of one or more record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
- G11B20/0021—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Technology Law (AREA)
- Storage Device Security (AREA)
- Bus Control (AREA)
Abstract
Description
本明細書によれば、以下の各項目に記載の構成もまた開示される。
[項目1]
ホストコンピューティングデバイスにおいて実装される方法であって、
ソースメモリから暗号化されたコンテンツを取得することと、前記暗号化されたコンテンツを復号化することと、前記復号化されたコンテンツを安全な宛先メモリに置くこととを含む、ダイレクトメモリアクセス(DMA)動作(DMA動作)の開始に応答して、安全な宛先アドレス範囲を確立することと、
前記安全な宛先メモリと関連する1または複数の宛先アドレスを受け取ることと、
前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づき、前記安全な宛先メモリに前記復号化されたコンテンツが置かれることを許可することと、を含む、方法。
[項目2]
正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を、前記DMA動作を実装するDMAモジュールに設定することによって、前記安全な宛先アドレス範囲を確立することを含む、項目1に記載の方法。
[項目3]
前記DMA動作の完了に応答して、前記正当な宛先先頭アドレスレジスタおよび前記正当な宛先末尾アドレスレジスタを再設定することを含む、項目2に記載の方法。
[項目4]
前記1または複数の宛先アドレスを受け取ることは、前記DMA動作を要請するアプリケーションによって生成される分散/収集リストの一部として宛先DMAテーブルを受け取ることを含み、前記分散/収集リストは前記ソースメモリに関連する1または複数のソースアドレスも含む、項目1に記載の方法。
[項目5]
前記分散/収集リストに基づき、前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定することと、前記DMAモジュールが、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させることとを含む、項目4に記載の方法。
[項目6]
前記DMAモジュールが前記少なくとも1つの宛先アドレスが不当な宛先アドレスであることを表示するために、前記DMAモジュールが誤った指示をコントローラに送ることを含む、項目5に記載の方法。
[項目7]
前記DMA動作を実装するDMAモジュールに関するコントローラと前記ホストコンピューティングデバイスのオペレーティングシステムとの間で共有されるメモリの一部分から、前記1または複数の宛先アドレスを受け取ることを含み、前記1または複数の宛先アドレスは前記コントローラによって構築され、前記コントローラは前記メモリの前記部分にフラグを立て、前記部分の前記DMA動作との関連を表示し、前記コントローラは、正当な宛先先頭アドレスを設定し、正当な宛先末尾アドレスを設定して、前記安全な宛先アドレス範囲を確立する、項目1に記載の方法。
[項目8]
前記コントローラが前記メモリから1または複数のソースアドレスを受け取ることを含み、前記1または複数のソースアドレスは前記DMA動作を要請するアプリケーションによって構築され、前記コントローラは前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、前記DMAモジュールにおいて、ソースアドレスおよび宛先アドレスレジスタを設定し、前記コントローラは、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、項目7に記載の方法。
[項目9]
前記安全な宛先範囲外である前記少なくとも1つの宛先アドレスに応答して、前記コントローラが、前記DMA動作を要請する前記アプリケーションに誤った指示を送ることを含む、項目8に記載の方法。
[項目10]
前記コントローラが前記メモリから1または複数のソースアドレスを受け取ることを含み、前記1または複数のソースアドレスは前記DMA動作を要請するアプリケーションによって構築され、前記コントローラは、前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、また前記1または複数の宛先アドレスの中からのすべての前記宛先アドレスが前記安全な宛先アドレス範囲内であるかどうかに基づき、ソースアドレスおよび宛先アドレスレジスタを前記DMAモジュールにおいて設定する、項目7に記載の方法。
[項目11]
プロセッサ回路と、
前記プロセッサ回路に通信可能に連結されるメモリユニットとを備え、前記メモリユニットは、暗号化されたコンテンツをソースメモリから移動させ、前記暗号化されたコンテンツを復号化し、前記復号化されたコンテンツを安全な宛先メモリに置くダイレクトメモリアクセス(DMA)動作(DMA動作)の開始に応答して、安全な宛先アドレス範囲を確立するように、前記プロセッサ回路上で動作可能な宛先マネージャを記憶するように準備され、前記宛先マネージャは、前記安全な宛先メモリに関連する1または複数の宛先アドレスを受け取り、前記復号化されたコンテンツが、前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づいて、前記安全な宛先メモリに置かれることを許可するようにも動作可能である、装置。
[項目12]
前記安全な宛先メモリに置かれた前記復号化されたコンテンツの映像コンテンツ部分を視覚的に再生するための表示装置を備える、項目11に記載の装置。
[項目13]
前記安全な宛先アドレス範囲を確立するために、前記DMA動作を実装するDMAモジュールにおいて、正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を設定する前記宛先マネージャを備える、項目11に記載の装置。
[項目14]
前記DMA動作を要請するアプリケーションによって生成される分散/収集リストとして宛先DMAテーブル内に前記1または複数の宛先アドレスを受け取る前記宛先マネージャを備え、前記分散/収集リストは前記ソースメモリと関連する1または複数のソースアドレスも含む、項目13に記載の装置。
[項目15]
前記分散/収集リストに基づき前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定し、また前記安全な宛先アドレス範囲の外にある前記1または複数の宛先アドレスの中からの少なくとも1つの宛先アドレスを表示する、前記DMAモジュールからの誤った指示に基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、前記宛先マネージャを備える、項目14に記載の装置。
[項目16]
前記宛先マネージャとオペレーティングシステムとの間で共有されるメモリの一部分から前記1または複数の宛先アドレスを受け取り、また前記1または複数の宛先アドレスを構築し、前記DMA動作との前記部分の関連を表示する前記メモリの前記部分にフラグを立てる、前記宛先マネージャを備える、項目11に記載の装置。
[項目17]
前記安全な宛先アドレス範囲を確立するために、正当な宛先先頭アドレスおよび正当な宛先末尾アドレスを設定する、前記宛先マネージャを備える、項目16に記載の装置。
[項目18]
前記DMA動作を実装するDMAモジュールにおいて維持されるレジスタにおいて、正当な宛先先頭アドレスおよび正当な宛先末尾アドレスを設定する、前記宛先マネージャを備える、項目16に記載の装置。
[項目19]
前記メモリから1または複数のソースアドレスを受け取る前記宛先マネージャを備え、前記1または複数のソースアドレスは、前記DMA動作を要請するアプリケーションによって構築され、前記宛先マネージャは、前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づいて、前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定し、前記宛先マネージャはまた、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づいて、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、項目17に記載の装置。
[項目20]
不当な宛先アドレスである前記少なくとも1つの宛先アドレスに応答して、前記DMA動作を要請する前記アプリケーションに誤った指示を送る、前記宛先マネージャを備える、項目19に記載の装置。
[項目21]
実行されたときに、ホストコンピューティングデバイスのダイレクトメモリアクセス(DMA)システム(DMAシステム)に、
ソースメモリから暗号化されたコンテンツを取得することと、前記暗号化されたコンテンツを復号化することと、前記復号化されたコンテンツを安全な宛先メモリに置くこととを含む、DMA動作の開始に応答して、安全な宛先アドレス範囲を確立する手順と、
前記安全な宛先メモリと関連する1または複数の宛先アドレスを受け取る手順と、
前記復号化されたコンテンツを、前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づき、前記安全な宛先メモリに置く手順と、を実行させる命令を含む記憶媒体を備える製品。
[項目22]
前記DMAシステムに、
前記DMA動作を実装するDMAモジュールにおける正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を設定することによって、前記安全な宛先アドレス範囲を確立する手順と、を実行させる前記命令を含む、項目21に記載の製品。
[項目23]
前記DMAシステムに、
前記1または複数の宛先アドレスを、前記DMA動作を要請するアプリケーションによって生成される分散/収集リストの一部としてDMAテーブル内に受け取る手順であって、前記分散/収集リストは前記ソースメモリに関連する1または複数のソースアドレスも含む、手順と、を実行させる前記命令を含む、項目22に記載の製品。
[項目24]
前記DMAシステムに、
前記分散/収集リストに基づき、前記DMAモジュールのソースアドレスおよび宛先アドレスレジスタを設定する手順と、
前記1または複数の宛先アドレスのうち前記安全な宛先アドレス範囲外にある少なくとも1つの宛先アドレスを指示する前記DMAモジュールからの誤った指示に基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止する手順と、
を実行させる前記命令を含む、項目23に記載の製品。
[項目25]
前記DMAシステムに、
前記DMAシステムと前記ホストコンピューティングデバイスのオペレーティングシステムとの間で共有されるメモリの一部分から、前記1または複数の宛先アドレスを受け取る手順であって、前記1または複数の宛先アドレスは前記DMAシステムによって構築される、手順と、
前記メモリの前記部分にフラグを立てて、前記部分の前記DMA動作との関連を表示する手順と、
を実行させる前記命令を含む、項目21に記載の製品。
[項目26]
前記DMAシステムに、
正当な宛先末尾アドレスを設定することにより前記安全な宛先アドレス範囲を確立する手順と、を実行させる前記命令を含む、項目25に記載の製品。
[項目27]
前記DMAシステムに、
前記DMA動作を要請するアプリケーションによって構築される1または複数のソースアドレスを前記メモリから受け取る手順と、
前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、ソースアドレスおよび宛先アドレスレジスタを設定する手順と、
前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止する手順と、
を実行させる前記命令を含む、項目26に記載の製品。
[項目28]
前記DMAシステムに、
前記少なくとも1つの宛先アドレスが前記安全な宛先範囲外であることに基づき、前記DMA動作を要請する前記アプリケーションに誤った指示を送る手順と、
を実行させる前記命令を含む、項目27に記載の製品。
Claims (28)
- ホストコンピューティングデバイスにおいて実装される方法であって、
ソースメモリから暗号化されたコンテンツを取得することと、前記暗号化されたコンテンツを復号化することと、前記復号化されたコンテンツを安全な宛先メモリに置くこととを含む、ダイレクトメモリアクセス(DMA)動作(DMA動作)の開始に応答して、安全な宛先アドレス範囲を確立することと、
前記安全な宛先メモリと関連する1または複数の宛先アドレスを受け取ることと、
前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づき、前記安全な宛先メモリに前記復号化されたコンテンツが置かれることを許可することと、を含む、方法。 - 正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を、前記DMA動作を実装するDMAモジュールに設定することによって、前記安全な宛先アドレス範囲を確立することを含む、請求項1に記載の方法。
- 前記DMA動作の完了に応答して、前記正当な宛先先頭アドレスレジスタおよび前記正当な宛先末尾アドレスレジスタを再設定することを含む、請求項2に記載の方法。
- 前記1または複数の宛先アドレスを受け取ることは、前記DMA動作を要請するアプリケーションによって生成される分散/収集リストの一部として宛先DMAテーブルを受け取ることを含み、前記分散/収集リストは前記ソースメモリに関連する1または複数のソースアドレスも含む、請求項2または3に記載の方法。
- 前記分散/収集リストに基づき、前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定することと、前記DMAモジュールが、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させることとを含む、請求項4に記載の方法。
- 前記DMAモジュールが前記少なくとも1つの宛先アドレスが不当な宛先アドレスであることを表示するために、前記DMAモジュールが誤った指示をコントローラに送ることを含む、請求項5に記載の方法。
- 前記DMA動作を実装するDMAモジュールに関するコントローラと前記ホストコンピューティングデバイスのオペレーティングシステムとの間で共有されるメモリの一部分から、前記1または複数の宛先アドレスを受け取ることを含み、前記1または複数の宛先アドレスは前記コントローラによって構築され、前記コントローラは前記メモリの前記部分にフラグを立て、前記部分の前記DMA動作との関連を表示し、前記コントローラは、正当な宛先先頭アドレスを設定し、正当な宛先末尾アドレスを設定して、前記安全な宛先アドレス範囲を確立する、請求項1に記載の方法。
- 前記コントローラが前記メモリから1または複数のソースアドレスを受け取ることを含み、前記1または複数のソースアドレスは前記DMA動作を要請するアプリケーションによって構築され、前記コントローラは前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、前記DMAモジュールにおいて、ソースアドレスおよび宛先アドレスレジスタを設定し、前記コントローラは、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、請求項7に記載の方法。
- 前記安全な宛先範囲外である前記少なくとも1つの宛先アドレスに応答して、前記コントローラが、前記DMA動作を要請する前記アプリケーションに誤った指示を送ることを含む、請求項8に記載の方法。
- 前記コントローラが前記メモリから1または複数のソースアドレスを受け取ることを含み、前記1または複数のソースアドレスは前記DMA動作を要請するアプリケーションによって構築され、前記コントローラは、前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、また前記1または複数の宛先アドレスの中からのすべての前記宛先アドレスが前記安全な宛先アドレス範囲内であるかどうかに基づき、ソースアドレスおよび宛先アドレスレジスタを前記DMAモジュールにおいて設定する、請求項7から9のいずれか一項に記載の方法。
- プロセッサ回路と、
前記プロセッサ回路に通信可能に連結されるメモリユニットとを備え、前記メモリユニットは、暗号化されたコンテンツをソースメモリから移動させ、前記暗号化されたコンテンツを復号化し、前記復号化されたコンテンツを安全な宛先メモリに置くダイレクトメモリアクセス(DMA)動作(DMA動作)の開始に応答して、安全な宛先アドレス範囲を確立するように、前記プロセッサ回路上で動作可能な宛先マネージャを記憶するように準備され、前記宛先マネージャは、前記安全な宛先メモリに関連する1または複数の宛先アドレスを受け取り、前記復号化されたコンテンツが、前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づいて、前記安全な宛先メモリに置かれることを許可するようにも動作可能である、装置。 - 前記安全な宛先メモリに置かれた前記復号化されたコンテンツの映像コンテンツ部分を視覚的に再生するための表示装置を備える、請求項11に記載の装置。
- 前記安全な宛先アドレス範囲を確立するために、前記DMA動作を実装するDMAモジュールにおいて、正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を設定する前記宛先マネージャを備える、請求項11または12に記載の装置。
- 前記DMA動作を要請するアプリケーションによって生成される分散/収集リストとして宛先DMAテーブル内に前記1または複数の宛先アドレスを受け取る前記宛先マネージャを備え、前記分散/収集リストは前記ソースメモリと関連する1または複数のソースアドレスも含む、請求項13に記載の装置。
- 前記分散/収集リストに基づき前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定し、また前記安全な宛先アドレス範囲の外にある前記1または複数の宛先アドレスの中からの少なくとも1つの宛先アドレスを表示する、前記DMAモジュールからの誤った指示に基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、前記宛先マネージャを備える、請求項14に記載の装置。
- 前記宛先マネージャとオペレーティングシステムとの間で共有されるメモリの一部分から前記1または複数の宛先アドレスを受け取り、また前記1または複数の宛先アドレスを構築し、前記DMA動作との前記部分の関連を表示する前記メモリの前記部分にフラグを立てる、前記宛先マネージャを備える、請求項11から15のいずれか一項に記載の装置。
- 前記安全な宛先アドレス範囲を確立するために、正当な宛先先頭アドレスおよび正当な宛先末尾アドレスを設定する、前記宛先マネージャを備える、請求項16に記載の装置。
- 前記DMA動作を実装するDMAモジュールにおいて維持されるレジスタにおいて、正当な宛先先頭アドレスおよび正当な宛先末尾アドレスを設定する、前記宛先マネージャを備える、請求項16または17に記載の装置。
- 前記メモリから1または複数のソースアドレスを受け取る前記宛先マネージャを備え、前記1または複数のソースアドレスは、前記DMA動作を要請するアプリケーションによって構築され、前記宛先マネージャは、前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づいて、前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定し、前記宛先マネージャはまた、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づいて、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、請求項18に記載の装置。
- 不当な宛先アドレスである前記少なくとも1つの宛先アドレスに応答して、前記DMA動作を要請する前記アプリケーションに誤った指示を送る、前記宛先マネージャを備える、請求項19に記載の装置。
- 実行されたときに、ホストコンピューティングデバイスのダイレクトメモリアクセス(DMA)システム(DMAシステム)に、
ソースメモリから暗号化されたコンテンツを取得することと、前記暗号化されたコンテンツを復号化することと、前記復号化されたコンテンツを安全な宛先メモリに置くこととを含む、DMA動作の開始に応答して、安全な宛先アドレス範囲を確立する手順と、
前記安全な宛先メモリと関連する1または複数の宛先アドレスを受け取る手順と、
前記復号化されたコンテンツを、前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づき、前記安全な宛先メモリに置く手順と、を実行させる命令を含む記憶媒体を備える製品。 - 前記DMAシステムに、
前記DMA動作を実装するDMAモジュールにおける正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を設定することによって、前記安全な宛先アドレス範囲を確立する手順と、を実行させる前記命令を含む、請求項21に記載の製品。 - 前記DMAシステムに、
前記1または複数の宛先アドレスを、前記DMA動作を要請するアプリケーションによって生成される分散/収集リストの一部としてDMAテーブル内に受け取る手順であって、前記分散/収集リストは前記ソースメモリに関連する1または複数のソースアドレスも含む、手順と、を実行させる前記命令を含む、請求項22に記載の製品。 - 前記DMAシステムに、
前記分散/収集リストに基づき、前記DMAモジュールのソースアドレスおよび宛先アドレスレジスタを設定する手順と、
前記1または複数の宛先アドレスのうち前記安全な宛先アドレス範囲外にある少なくとも1つの宛先アドレスを指示する前記DMAモジュールからの誤った指示に基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止する手順と、
を実行させる前記命令を含む、請求項23に記載の製品。 - 前記DMAシステムに、
前記DMAシステムと前記ホストコンピューティングデバイスのオペレーティングシステムとの間で共有されるメモリの一部分から、前記1または複数の宛先アドレスを受け取る手順であって、前記1または複数の宛先アドレスは前記DMAシステムによって構築される、手順と、
前記メモリの前記部分にフラグを立てて、前記部分の前記DMA動作との関連を表示する手順と、
を実行させる前記命令を含む、請求項21に記載の製品。 - 前記DMAシステムに、
正当な宛先末尾アドレスを設定することにより前記安全な宛先アドレス範囲を確立する手順と、を実行させる前記命令を含む、請求項25に記載の製品。 - 前記DMAシステムに、
前記DMA動作を要請するアプリケーションによって構築される1または複数のソースアドレスを前記メモリから受け取る手順と、
前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、ソースアドレスおよび宛先アドレスレジスタを設定する手順と、
前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止する手順と、
を実行させる前記命令を含む、請求項26に記載の製品。 - 前記DMAシステムに、
前記少なくとも1つの宛先アドレスが前記安全な宛先範囲外であることに基づき、前記DMA動作を要請する前記アプリケーションに誤った指示を送る手順と、
を実行させる前記命令を含む、請求項27に記載の製品。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2011/066592 WO2013095461A1 (en) | 2011-12-21 | 2011-12-21 | Secure direct memory access |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016060767A Division JP6274623B2 (ja) | 2016-03-24 | 2016-03-24 | 安全なダイレクトメモリアクセス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015508527A true JP2015508527A (ja) | 2015-03-19 |
JP5908991B2 JP5908991B2 (ja) | 2016-04-26 |
Family
ID=48669108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014548764A Active JP5908991B2 (ja) | 2011-12-21 | 2011-12-21 | 安全なダイレクトメモリアクセス |
Country Status (5)
Country | Link |
---|---|
US (3) | US9311458B2 (ja) |
EP (1) | EP2795503A4 (ja) |
JP (1) | JP5908991B2 (ja) |
CN (1) | CN104040510B (ja) |
WO (1) | WO2013095461A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021047668A (ja) * | 2019-09-19 | 2021-03-25 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置、データ通信方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8578175B2 (en) | 2011-02-23 | 2013-11-05 | International Business Machines Corporation | Secure object having protected region, integrity tree, and unprotected region |
US9298894B2 (en) | 2009-06-26 | 2016-03-29 | International Business Machines Corporation | Cache structure for a computer system providing support for secure objects |
US9846789B2 (en) | 2011-09-06 | 2017-12-19 | International Business Machines Corporation | Protecting application programs from malicious software or malware |
US9864853B2 (en) | 2011-02-23 | 2018-01-09 | International Business Machines Corporation | Enhanced security mechanism for authentication of users of a system |
US9298375B2 (en) * | 2013-02-27 | 2016-03-29 | Vmware, Inc. | Method and apparatus for returning reads in the presence of partial data unavailability |
FR3035528B1 (fr) * | 2015-04-22 | 2017-05-26 | Thales Sa | Procede de controle systematique des adresses de zones memoire dans le cadre d'un transfert par acces direct |
US10552619B2 (en) * | 2015-07-20 | 2020-02-04 | Intel Corporation | Technologies for secure trusted I/O access control |
US9959418B2 (en) * | 2015-07-20 | 2018-05-01 | Intel Corporation | Supporting configurable security levels for memory address ranges |
KR102407917B1 (ko) | 2015-11-12 | 2022-06-10 | 삼성전자주식회사 | 멀티 프로세서에 의해 공유되는 메모리를 포함하는 멀티 프로세서 시스템 및 상기 시스템의 동작 방법 |
US10225247B2 (en) | 2015-12-14 | 2019-03-05 | Intel Corporation | Bidirectional cryptographic IO for data streams |
US10241706B2 (en) * | 2016-05-20 | 2019-03-26 | Renesas Electronics Corporation | Semiconductor device and its memory access control method |
US10332302B2 (en) | 2017-04-17 | 2019-06-25 | Intel Corporation | Scatter gather engine |
US10949546B2 (en) * | 2017-08-02 | 2021-03-16 | Samsung Electronics Co., Ltd. | Security devices, electronic devices and methods of operating electronic devices |
FR3077893B1 (fr) * | 2018-02-14 | 2020-09-11 | St Microelectronics Rousset | Systeme de controle d'acces a une memoire |
FR3094507A1 (fr) | 2019-03-29 | 2020-10-02 | Stmicroelectronics (Grenoble 2) Sas | Accès direct en mémoire |
FR3098613A1 (fr) * | 2019-07-09 | 2021-01-15 | STMicroelectronics (Grand Ouest) SAS | Procede de gestion du fonctionnement d’au moins un logiciel applicatif chiffre et circuit integre correspondant |
KR20210018130A (ko) * | 2019-08-06 | 2021-02-17 | 주식회사 아이씨티케이 홀딩스 | 프로세서, 프로세서의 동작 방법 및 이를 포함한 전자 장치 |
WO2021025490A1 (ko) * | 2019-08-06 | 2021-02-11 | 주식회사 아이씨티케이 홀딩스 | 프로세서, 프로세서의 동작 방법 및 이를 포함한 전자 장치 |
CN114385529A (zh) | 2020-10-16 | 2022-04-22 | 瑞昱半导体股份有限公司 | 直接记忆体存取控制器、使用其之电子装置以及操作其的方法 |
CN114385528A (zh) * | 2020-10-16 | 2022-04-22 | 瑞昱半导体股份有限公司 | 直接记忆体存取控制器、使用其之电子装置以及操作其的方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825878A (en) * | 1996-09-20 | 1998-10-20 | Vlsi Technology, Inc. | Secure memory management unit for microprocessor |
JP2003529963A (ja) * | 1999-09-02 | 2003-10-07 | クリプターグラフィー リサーチ インコーポレイテッド | デジタルコンテンツの著作権侵害を防止するための方法と装置 |
JP2004523015A (ja) * | 2000-06-30 | 2004-07-29 | インテル・コーポレーション | 安全なメモリ区分を使用した安全な実行のための方法および装置 |
JP2004295353A (ja) * | 2003-03-26 | 2004-10-21 | Matsushita Electric Ind Co Ltd | メモリデバイス |
JP2005092344A (ja) * | 2003-09-12 | 2005-04-07 | Renesas Technology Corp | 半導体装置 |
JP2006350782A (ja) * | 2005-06-17 | 2006-12-28 | Fujitsu Ltd | プロセッサ及びシステム |
JP2009080515A (ja) * | 2007-09-25 | 2009-04-16 | Panasonic Corp | セキュアなロードシーケンスを提供する方法および装置 |
JP2011048615A (ja) * | 2009-08-27 | 2011-03-10 | Renesas Electronics Corp | データプロセッサ |
US20110078760A1 (en) * | 2008-05-13 | 2011-03-31 | Nxp B.V. | Secure direct memory access |
Family Cites Families (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5892900A (en) * | 1996-08-30 | 1999-04-06 | Intertrust Technologies Corp. | Systems and methods for secure transaction management and electronic rights protection |
JP3661235B2 (ja) * | 1995-08-28 | 2005-06-15 | 株式会社日立製作所 | 共有メモリシステム、並列型処理装置並びにメモリlsi |
US5659798A (en) * | 1996-02-02 | 1997-08-19 | Blumrich; Matthias Augustin | Method and system for initiating and loading DMA controller registers by using user-level programs |
US6105080A (en) * | 1997-12-30 | 2000-08-15 | Lsi Logic Corporation | Host adapter DMA controller with automated host reply capability |
US6629152B2 (en) * | 1998-06-29 | 2003-09-30 | International Business Machines Corporation | Message passing using shared memory of a computer |
US6202106B1 (en) * | 1998-09-09 | 2001-03-13 | Xilinx, Inc. | Method for providing specific knowledge of a structure of parameter blocks to an intelligent direct memory access controller |
US7194766B2 (en) * | 2001-06-12 | 2007-03-20 | Corrent Corporation | Method and system for high-speed processing IPSec security protocol packets |
US6775750B2 (en) * | 2001-06-29 | 2004-08-10 | Texas Instruments Incorporated | System protection map |
JP3705354B2 (ja) | 2001-07-24 | 2005-10-12 | 日本電気株式会社 | 情報処理システムのioアクセス制御方法およびプログラム |
US6748499B2 (en) * | 2001-11-15 | 2004-06-08 | International Business Machines Corporation | Sharing memory tables between host channel adapters |
FR2834361B1 (fr) * | 2001-12-28 | 2004-02-27 | Bull Sa | Module de securisation de donnees par chiffrement/dechiffrement et/ou signature/verification de signature |
JP3971941B2 (ja) * | 2002-03-05 | 2007-09-05 | 三洋電機株式会社 | データ記憶装置 |
US7296154B2 (en) * | 2002-06-24 | 2007-11-13 | Microsoft Corporation | Secure media path methods, systems, and architectures |
US7478235B2 (en) * | 2002-06-28 | 2009-01-13 | Microsoft Corporation | Methods and systems for protecting data in USB systems |
JP2004078683A (ja) * | 2002-08-20 | 2004-03-11 | Toshiba Corp | コンピュータシステムおよび共有メモリ制御方法 |
US20050033979A1 (en) * | 2003-08-08 | 2005-02-10 | Hyser Chris D. | Method and system for secure direct memory access |
US7454787B2 (en) * | 2004-01-13 | 2008-11-18 | Hewlett-Packard Development Company, L.P. | Secure direct memory access through system controllers and similar hardware devices |
US8112618B2 (en) * | 2004-04-08 | 2012-02-07 | Texas Instruments Incorporated | Less-secure processors, integrated circuits, wireless communications apparatus, methods and processes of making |
EP1870814B1 (en) * | 2006-06-19 | 2014-08-13 | Texas Instruments France | Method and apparatus for secure demand paging for processor devices |
JP2005309847A (ja) * | 2004-04-22 | 2005-11-04 | Sharp Corp | データ処理装置 |
US7484016B2 (en) * | 2004-06-30 | 2009-01-27 | Intel Corporation | Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine |
US7734926B2 (en) * | 2004-08-27 | 2010-06-08 | Microsoft Corporation | System and method for applying security to memory reads and writes |
JP4533713B2 (ja) * | 2004-09-30 | 2010-09-01 | 株式会社東芝 | 情報処理装置およびデータ転送制御方法 |
US8332653B2 (en) * | 2004-10-22 | 2012-12-11 | Broadcom Corporation | Secure processing environment |
GB2422926B (en) * | 2005-02-04 | 2008-10-01 | Advanced Risc Mach Ltd | Data processing apparatus and method for controlling access to memory |
JP4591163B2 (ja) | 2005-04-07 | 2010-12-01 | パナソニック株式会社 | バスアクセス制御装置 |
US7941860B2 (en) * | 2005-05-13 | 2011-05-10 | Intel Corporation | Apparatus and method for content protection using one-way buffers |
US7779254B1 (en) * | 2005-12-21 | 2010-08-17 | Rockwell Collins, Inc. | Mechanism to enhance and enforce multiple independent levels of security in a microprocessor memory and I/O bus controller |
JP4902644B2 (ja) * | 2006-04-24 | 2012-03-21 | パナソニック株式会社 | データ処理装置、データ処理方法、データ処理プログラム、およびそのデータ処理プログラムを記録した記録媒体、並びに集積回路 |
US7433977B2 (en) * | 2006-11-28 | 2008-10-07 | Telefonaktiebolaget Lm Ericsson (Publ) | DMAC to handle transfers of unknown lengths |
US7620749B2 (en) | 2007-01-10 | 2009-11-17 | International Business Machines Corporation | Descriptor prefetch mechanism for high latency and out of order DMA device |
US8464069B2 (en) * | 2007-02-05 | 2013-06-11 | Freescale Semiconductors, Inc. | Secure data access methods and apparatus |
US8001390B2 (en) * | 2007-05-09 | 2011-08-16 | Sony Computer Entertainment Inc. | Methods and apparatus for secure programming and storage of data using a multiprocessor in a trusted mode |
US8200985B2 (en) * | 2007-09-20 | 2012-06-12 | Broadcom Corporation | Method and system for protecting data |
US8478959B1 (en) * | 2007-11-13 | 2013-07-02 | Nvidia Corporation | Method and system for protecting content in graphics memory |
US8127131B2 (en) * | 2008-04-10 | 2012-02-28 | Telefonaktiebolaget Lm Ericsson (Publ) | System and method for efficient security domain translation and data transfer |
JP5452988B2 (ja) * | 2008-06-17 | 2014-03-26 | パナソニック株式会社 | メモリ制御装置、コンテンツ再生装置、制御方法及び記録媒体 |
CN102257484A (zh) * | 2008-12-18 | 2011-11-23 | Nxp股份有限公司 | 单式存储器结构中安全存储路径的建立 |
US9086913B2 (en) * | 2008-12-31 | 2015-07-21 | Intel Corporation | Processor extensions for execution of secure embedded containers |
US8621301B2 (en) * | 2009-03-04 | 2013-12-31 | Alcatel Lucent | Method and apparatus for virtual in-circuit emulation |
US8819399B1 (en) * | 2009-07-31 | 2014-08-26 | Google Inc. | Predicated control flow and store instructions for native code module security |
US8561183B2 (en) * | 2009-07-31 | 2013-10-15 | Google Inc. | Native code module security for arm instruction set architectures |
US9087200B2 (en) * | 2009-12-22 | 2015-07-21 | Intel Corporation | Method and apparatus to provide secure application execution |
US8706923B2 (en) * | 2010-09-14 | 2014-04-22 | Texas Instruments Incorported | Methods and systems for direct memory access (DMA) in-flight status |
US8631170B2 (en) * | 2010-09-16 | 2014-01-14 | Red Hat Israel, Ltd. | Memory overcommit by using an emulated IOMMU in a computer system with a host IOMMU |
US9003077B2 (en) * | 2011-09-30 | 2015-04-07 | Oracle International Corporation | Sharing IOMMU mappings across devices in a DMA group |
US8615614B2 (en) * | 2011-11-30 | 2013-12-24 | Freescale Semiconductor, Inc. | Message passing using direct memory access unit in a data processing system |
US8844054B2 (en) * | 2012-04-06 | 2014-09-23 | Wayne Odom | System, method, and device for communicating and storing and delivering data |
US8910307B2 (en) * | 2012-05-10 | 2014-12-09 | Qualcomm Incorporated | Hardware enforced output security settings |
US9152577B2 (en) * | 2012-08-17 | 2015-10-06 | Broadcom Corporation | Security central processing unit management of a transcoder pipeline |
US9785576B2 (en) * | 2014-03-27 | 2017-10-10 | Intel Corporation | Hardware-assisted virtualization for implementing secure video output path |
JP6476098B2 (ja) * | 2015-09-15 | 2019-02-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2011
- 2011-12-21 WO PCT/US2011/066592 patent/WO2013095461A1/en active Application Filing
- 2011-12-21 JP JP2014548764A patent/JP5908991B2/ja active Active
- 2011-12-21 CN CN201180075855.5A patent/CN104040510B/zh not_active Expired - Fee Related
- 2011-12-21 EP EP11878042.8A patent/EP2795503A4/en not_active Withdrawn
- 2011-12-21 US US13/976,951 patent/US9311458B2/en active Active
-
2016
- 2016-04-01 US US15/089,287 patent/US9792234B2/en active Active
-
2017
- 2017-10-16 US US15/784,743 patent/US10185680B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825878A (en) * | 1996-09-20 | 1998-10-20 | Vlsi Technology, Inc. | Secure memory management unit for microprocessor |
JP2003529963A (ja) * | 1999-09-02 | 2003-10-07 | クリプターグラフィー リサーチ インコーポレイテッド | デジタルコンテンツの著作権侵害を防止するための方法と装置 |
JP2004523015A (ja) * | 2000-06-30 | 2004-07-29 | インテル・コーポレーション | 安全なメモリ区分を使用した安全な実行のための方法および装置 |
JP2004295353A (ja) * | 2003-03-26 | 2004-10-21 | Matsushita Electric Ind Co Ltd | メモリデバイス |
JP2005092344A (ja) * | 2003-09-12 | 2005-04-07 | Renesas Technology Corp | 半導体装置 |
JP2006350782A (ja) * | 2005-06-17 | 2006-12-28 | Fujitsu Ltd | プロセッサ及びシステム |
JP2009080515A (ja) * | 2007-09-25 | 2009-04-16 | Panasonic Corp | セキュアなロードシーケンスを提供する方法および装置 |
US20110078760A1 (en) * | 2008-05-13 | 2011-03-31 | Nxp B.V. | Secure direct memory access |
JP2011048615A (ja) * | 2009-08-27 | 2011-03-10 | Renesas Electronics Corp | データプロセッサ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021047668A (ja) * | 2019-09-19 | 2021-03-25 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置、データ通信方法 |
JP7327029B2 (ja) | 2019-09-19 | 2023-08-16 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置、データ通信方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130283391A1 (en) | 2013-10-24 |
CN104040510B (zh) | 2017-05-17 |
EP2795503A4 (en) | 2015-08-26 |
JP5908991B2 (ja) | 2016-04-26 |
US9311458B2 (en) | 2016-04-12 |
US10185680B2 (en) | 2019-01-22 |
US20180101488A1 (en) | 2018-04-12 |
US20170004100A1 (en) | 2017-01-05 |
WO2013095461A1 (en) | 2013-06-27 |
EP2795503A1 (en) | 2014-10-29 |
US9792234B2 (en) | 2017-10-17 |
CN104040510A (zh) | 2014-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5908991B2 (ja) | 安全なダイレクトメモリアクセス | |
JP6871957B2 (ja) | エミュレートされたエンドポイントコンフィグレーション | |
TWI590096B (zh) | 來自程序的返回目標限制返回指令、處理器、方法、及系統 | |
US8769295B2 (en) | Computing system feature activation mechanism | |
JP6049702B2 (ja) | バッファメモリのアドレス範囲ルールを使用したハードウェアベースのセキュアなデータ処理のための装置および方法 | |
US9811676B1 (en) | Systems and methods for securely providing information external to documents | |
WO2014121713A1 (zh) | 一种网址拦截处理的方法、装置和系统 | |
US9104841B2 (en) | Methods and systems for executing protected content | |
JP2014523046A5 (ja) | ||
US9286142B2 (en) | Methods and systems for supporting a rendering API using a runtime environment | |
WO2020042769A1 (zh) | 图像信息的传输方法、装置、存储介质及电子设备 | |
CN110244963B (zh) | 数据更新方法、装置及终端设备 | |
TWI526869B (zh) | 用以致能耦接至客戶端之儲存系統之加值儲存服務的方法、裝置、系統及非暫時性機器可讀媒體 | |
EP3221814B1 (en) | Transparent execution of secret content | |
US20200342110A1 (en) | Firmware retrieval and analysis | |
CN114189553A (zh) | 一种流量回放方法、系统及计算设备 | |
JP6274623B2 (ja) | 安全なダイレクトメモリアクセス | |
RU2606877C1 (ru) | Система и способ обработки данных в исполняемой на компьютере системе | |
TWI705345B (zh) | 實現數位版權管理的方法、用戶端設備及系統 | |
US11283604B2 (en) | Sharing encrypted data with enhanced security by removing unencrypted metadata | |
WO2019114812A1 (zh) | 一种阻止恶意代码编译的方法、存储介质及电子装置 | |
CN107430656B (zh) | 用于os级驱动器的系统管理模式信任建立 | |
US10248567B2 (en) | Cache coherency for direct memory access operations | |
WO2023065985A1 (zh) | 热水器烟道风险预测方法、装置、计算机设备及介质 | |
US20230237161A1 (en) | Detection of and protection against cross-site scripting vulnerabilities in web application code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5908991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |