JP2005309847A - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP2005309847A JP2005309847A JP2004127068A JP2004127068A JP2005309847A JP 2005309847 A JP2005309847 A JP 2005309847A JP 2004127068 A JP2004127068 A JP 2004127068A JP 2004127068 A JP2004127068 A JP 2004127068A JP 2005309847 A JP2005309847 A JP 2005309847A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- image
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 66
- 238000004891 communication Methods 0.000 description 22
- 230000006870 function Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/44—Secrecy systems
- H04N1/4406—Restricting access, e.g. according to user identity
- H04N1/444—Restricting access, e.g. according to user identity to a particular document or image or part thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/606—Protecting data by securing the transmission between two devices or processes
- G06F21/608—Secure printing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Facsimile Transmission Control (AREA)
- Storing Facsimile Image Data (AREA)
- Facsimiles In General (AREA)
- Storage Device Security (AREA)
- Record Information Processing For Printing (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
【課題】 記憶手段が記憶するデータの暗号化及び復号に係る制御部の負担を軽減させたデータ処理装置を提供する。
【解決手段】 画像処理装置(データ処理装置)は、記憶部(記憶手段)17でデータを記憶し、記憶制御部(入出力手段)16を介して記憶部17に対してデータを入出力し、記憶部17から出力したデータを制御部(処理手段)11で処理する。記憶制御部16は、DMA制御部164を介した経路を通ってDMA方式で画像データを記憶部17に入出力し、制御命令等の他のデータをPIO制御部163を介した経路を通ってPIO方式で記憶部17に入出力する。DMA方式で記憶部17に対して入出力される画像データは、DMA方式の入出力経路に備えられた暗号化/復号部166によって、入力の際に暗号化され、出力の際に復号される。
【選択図】 図2
【解決手段】 画像処理装置(データ処理装置)は、記憶部(記憶手段)17でデータを記憶し、記憶制御部(入出力手段)16を介して記憶部17に対してデータを入出力し、記憶部17から出力したデータを制御部(処理手段)11で処理する。記憶制御部16は、DMA制御部164を介した経路を通ってDMA方式で画像データを記憶部17に入出力し、制御命令等の他のデータをPIO制御部163を介した経路を通ってPIO方式で記憶部17に入出力する。DMA方式で記憶部17に対して入出力される画像データは、DMA方式の入出力経路に備えられた暗号化/復号部166によって、入力の際に暗号化され、出力の際に復号される。
【選択図】 図2
Description
本発明は、記憶するデータの暗号化及び復号に係る制御部の負担を軽減させたデータ処理装置に関する。
原稿画像を走査して画像を複写する複写機能を備える画像処理装置は、近年では機能の複合化が進んでいる。LAN等の通信ネットワークに接続され、パーソナルコンピュータ(PC)等の外部の装置から画像データを受信して画像を出力するネットワークプリンタの機能、及びファクシミリ通信を用いて外部のファクシミリ装置との間で画像データを送受信するファクシミリ機能など、複写機能に加えて複数の機能を備えた画像処理装置が実用化されている。このような画像処理装置は、処理すべき画像データを一時的に記憶するハードディスク又は半導体メモリ等の記憶手段を備えている。画像処理装置は、入力される画像データを順に記憶手段が記憶し、処理の順番が来た段階で記憶手段が記憶している画像データを処理することにより、大量の画像データを停滞させることなく効率良く処理することができる。
ところで、原稿画像の複写又は画像の出力などの際に画像処理装置が処理する画像データには、個人情報又は企業秘密を記載した文書等の機密性を有する情報が含まれる場合がある。機密性を有する情報が含まれた画像データが画像処理装置の記憶手段に記憶された場合、記憶手段が記憶している画像データが不正に取り出されて情報が漏洩する危険性がある。そこで、記憶手段が画像データを記憶する際に画像データを暗号化して記憶し、画像データを処理する際には暗号化された画像データを復号して処理することにより、記憶手段が記憶している画像データが不正に取り出されて情報が漏洩することを防止する技術が開発されている。
特開昭64−64173号公報
画像処理装置が扱うデータには、画像データ自体以外に、画像データの処理命令又は記憶手段の制御命令等のその他のデータが含まれている。これら画像データ以外のデータは暗号化する必要がないので、暗号化すべきデータと暗号化すべきでないデータとを判別する必要がある。従来の画像処理装置は、CPU及びRAM等からなる制御部を備え、制御部は、複写機能、ファクシミリ機能及び記憶手段などの画像処理装置の各機能を制御する一方、データを判別し、画像データの暗号化及び復号の処理を行う。このため、画像データの暗号化及び復号の処理を行う画像処理装置は、制御部の負担が大きいという問題がある。特に画像処理装置がカラー画像を扱う場合には、カラー画像データはモノクロ画像データに比べて大幅に容量が大きいので、制御部の負担が大幅に増大する。このため、制御部の負担が増大するのに伴って画像処理装置の処理効率及び処理速度が低下するという問題がある。また画像処理装置の処理効率及び処理速度の低下を回避するために処理能力が高い制御部を用いた場合は、画像処理装置のコストが上昇するという問題がある。
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、記憶手段が記憶するデータの暗号化及び復号に係る制御部の負担を軽減させたデータ処理装置を提供することにある。
また本発明の他の目的とするところは、記憶手段が画像データを記憶する際に画像データを暗号化することによって、情報の漏洩を防止するデータ処理装置を提供することにある。
更に本発明の他の目的とするところは、データの暗号化及び復号の処理速度を向上させたデータ処理装置を提供することにある。
本発明に係るデータ処理装置は、データを記憶する記憶手段と、該記憶手段に対してデータを入出力する入出力手段と、該入出力手段によって前記記憶手段から出力されたデータを処理する処理手段とを備えるデータ処理装置において、前記入出力手段は、データ転送の制御に対する前記処理手段の関与が小さい第1のデータ転送方式とデータ転送の制御に対する前記処理手段の関与が大きい第2のデータ転送方式とのいずれかを用いて前記記憶手段に対してデータを入出力すべくなしてあり、前記入出力手段が前記第1又は第2のデータ転送方式のいずれを用いるかをデータの種類に応じて判定する判定手段を備え、前記入出力手段は、前記第1のデータ転送方式を用いて前記記憶手段へ入力するデータを暗号化する手段と、前記第1のデータ転送方式を用いて前記記憶手段から出力するデータを復号する手段とを有することを特徴とする。
本発明においては、記憶手段でデータを記憶し、記憶されたデータを処理するデータ処理装置は、データ転送の制御に制御部(処理手段)の関与が小さい第1のデータ転送方式とデータ転送の制御に制御部の関与が大きい第2のデータ転送方式とのいずれかを用いて、記憶手段に対してデータを入出力する。またデータ処理装置は、第1のデータ転送方式で記憶手段に入出力されるデータを入力の際に暗号化して出力の際に復号する手段を備える。
本発明に係るデータ処理装置は、前記判定手段は、データの種類が画像データである場合に、前記入出力手段が前記第1のデータ転送方式を用いると判定すべくなしてあることを特徴とする。
また本発明においては、データの種類が画像データである場合に、この画像データを第1のデータ転送方式で記憶手段に対して入出力し、入力の際には暗号化し、出力の際には復号する。
本発明に係るデータ処理装置は、前記第1のデータ転送方式はDMA方式であり、前記第2のデータ転送方式はPIO方式であることを特徴とする。
更に本発明においては、第1のデータ転送方式はDMA方式であり、第2のデータ転送方式はPIO方式であり、DMA方式で記憶手段に入出力されるデータは、入力の際に暗号化され、出力の際には復号される。
本発明にあっては、暗号化すべきデータを、制御部(処理手段)の関与が小さい第1のデータ転送方式を用いて記憶手段に対して入出力し、第1のデータ転送方式を用いて入出力されるデータを暗号化及び復号する処理を入出力手段が行うので、データの処理を制御する制御部の負担が軽減される。従って、データ処理装置の処理効率及び処理速度を向上させることができる。また、処理能力を向上させた制御部を用いる必要がないので、データ処理装置のコストの上昇を抑制することができる。
また本発明にあっては、画像データを暗号化して記憶手段で記憶するので、記憶手段が記憶している画像データが不正に取り出されることによって画像データに含まれる機密情報が漏洩することを防止することができる。
更に本発明にあっては、PIO方式に比べて転送速度が速いDMA方式で、暗号化及び復号の必要があるデータを記憶手段に対して入出力するので、暗号化及び復号の処理速度を向上させることができる等、本発明は優れた効果を奏する。
以下本発明をその実施の形態を示す図面に基づき具体的に説明する。
図1は、本発明のデータ処理装置である画像処理装置の内部の機能構成を示す機能ブロック図である。画像処理装置1は、演算を行うCPU及び演算に伴う一時的な情報を記憶するRAM等からなる制御部(処理手段)11を備えている。制御部11には、画像処理装置1を制御するための制御プログラムを記憶しているROM182、及び画像処理装置1が行う処理を管理するための管理情報を記憶するメモリである管理部181が接続されている。また制御部11には、記録用紙に記録された画像を読み取って画像データを生成する画像読み取り部12が接続されている。
図1は、本発明のデータ処理装置である画像処理装置の内部の機能構成を示す機能ブロック図である。画像処理装置1は、演算を行うCPU及び演算に伴う一時的な情報を記憶するRAM等からなる制御部(処理手段)11を備えている。制御部11には、画像処理装置1を制御するための制御プログラムを記憶しているROM182、及び画像処理装置1が行う処理を管理するための管理情報を記憶するメモリである管理部181が接続されている。また制御部11には、記録用紙に記録された画像を読み取って画像データを生成する画像読み取り部12が接続されている。
また制御部11には、ファクシミリ通信を行うモデム部151が接続されており、モデム部151は公衆回線網N2に接続されている。画像処理装置1は、画像読み取り部12が生成した画像データを、モデム部151に接続された公衆回線網N2を介して他のファクシミリ装置4へファクシミリ通信にて送信することができる。また、制御部11には、画像データを一時的に記憶する画像メモリ142と、画像メモリ142が記憶した画像データから画像を形成して記録用紙に記録する画像形成部141とが接続されている。画像処理装置1は、他のファクシミリ装置から公衆回線網N2を介してファクシミリ通信で送信された画像データをモデム部151にて受信し、画像データから画像形成部141にて画像を形成する。
このようにして、画像処理装置1は、ファクシミリ装置として機能する。また画像読み取り部12で読み取った画像を画像形成部141で形成することによって、画像処理装置1は複写装置として機能する。
また、制御部11には、通信ネットワークN1に接続された通信部152が接続されている。通信部152は、通信ネットワークN1に接続されたパーソナルコンピュータ(PC)2から通信ネットワークN1を介して画像データを受信し、画像形成部141は、受信した画像データから画像を形成する。このようにして、画像処理装置1は、プリンタ装置として機能する。
また通信ネットワークN1は、更にインターネット等の広域通信ネットワークN2に接続されている。通信部152は、電子メールに画像データを添付して送受信するなどの方法により、広域通信ネットワークN2に接続された他のファクシミリ装置3との間で、通信ネットワークN1及び広域通信ネットワークN2を介して画像データを送受信することができる。このようにして、画像処理装置1はインターネットファクシミリ装置として機能する。
また制御部11には、使用者からの操作を受け付ける操作部13が接続されている。操作部13は、操作のために必要な情報を表示する液晶パネル等の表示手段と、使用者の操作により制御命令などの情報が入力されるタッチパネル又はテンキー等の入力手段とからなっている。
更に、制御部11には、記憶制御部(入出力手段)16を介して記憶部(記憶手段)17が接続されている。記憶部17は、本発明に係る記憶手段であり、ハードディスク、不揮発性の半導体メモリ又は光ディスク等からなっている。記憶制御部16は、本発明に係る入出力手段であり、記憶部17に入出力されるデータの制御を行う。
本発明のデータ処理装置である画像処理装置1は、画像読み取り部12が生成した画像データ、モデム部151又は通信部152が受信した画像データを、画像メモリ142で一旦記憶し、画像メモリ142から記憶制御部16を介して記憶部17へ入力する。記憶部17は、入力された画像データを記憶する。また画像処理装置1は、記憶制御部16を介して記憶部17から画像データを読み出し、読み出した画像データを画像メモリ142で記憶し、画像形成部141で画像を形成する処理、モデム部151からファクシミリ通信にて画像データを送信する処理、又は通信部152から画像データを送信する処理を行う。また画像処理装置1の制御部11は、画像データの処理命令又は記憶手段の制御命令等のその他のデータを、記憶制御部16を介して記憶部17へ入力する。
図2は、記憶制御部16の内部構成を示すブロック図である。記憶制御部16は、画像メモリ142及び制御部11に接続された入出力コントローラ161を備えている。入出力コントローラ161には、PCI(Peripheral Component Interconnect )インタフェース部162が接続されている。また記憶制御部16は、記憶部17に接続されたATA(AT Attachment )インタフェース部167を備えている。
PCIインタフェース部162には、PIO(Programed I/O )制御部163及びDMA(Direct Memory Access)制御部164が接続されている。PIO制御部163は、ATAインタフェース部167に接続されており、PCIインタフェース部162はPIO制御部163を介してATAインタフェース部167に接続されている。またDMA制御部164にはバッファメモリ165が接続され、バッファメモリ165は更に暗号化/復号部166に接続され、暗号化/復号部166はATAインタフェース部167に接続されている。従って、PCIインタフェース部162とATAインタフェース部167とは、PIO制御部163を介した経路と、DMA制御部164、バッファメモリ165及び暗号化/復号部166を介した経路との二つの経路で互いに接続されている。
入出力コントローラ161は、CPU、メモリ及びASICを用いて構成されている。入出力コントローラ161は、記憶部17に対して入出力されるデータについて、制御部11によりデータの入出力が制御されるPIO方式と、制御部11による制御を受けずにデータが入出力されるDMA方式とのいずれのデータ転送方式を用いて入出力を行うかを判定する。具体的には、入出力コントローラ161は、記憶部17へ入力すべく制御部11から転送されるデータをPIO方式で入力させ、制御部11からの指示に従って画像メモリ142から転送されるデータをDMA方式で入力させる。従って、DMA方式で記憶部17へ入力されるデータは画像データであり、PIO方式で記憶部17へ入力されるデータは、画像データの処理命令又は記憶手段の制御命令等の画像データ以外のデータである。
入出力コントローラ161によりPIO方式で入力すべきであると判定されたデータは、PCIインタフェース部162からPIO制御部163を介してATAインタフェース部167へ転送され、ATAインタフェース部167から記憶部17へ入力される。即ち、画像データ以外のデータは、図2中に黒矢印で示した経路で記憶部17へ入力される。
入出力コントローラ161によりDMA方式で入力すべきであると判定されたデータは、PCIインタフェース部162からDMA制御部164及びバッファメモリ165を介して暗号化/復号部166へ入力される。暗号化/復号部166は、入力されたデータを暗号化し、暗号化したデータをATAインタフェース部167へ転送する。ATAインタフェース部167は暗号化されたデータを記憶部17へ入力し、記憶部17は暗号化されたデータを記憶する。即ち、画像データは、図2中の白抜き矢印で示した経路を経て、暗号化/復号部166で暗号化されて記憶部17に記憶される。
PIO方式で記憶部17へ入力されたデータが出力される場合には、同様にPIO制御部163を介してPIO方式で記憶部17から出力される。またDMA方式で記憶部17へ入力されて記憶された画像データは、DMA方式で記憶部17から出力される。このとき、暗号化/復号部166は、DMA方式で記憶部17から出力される画像データを復号する。
以上詳述した如く、本発明においては、記憶部17に入出力されるデータを、DMA方式で入出力すべきデータとPIO方式で入出力すべきデータとに判別し、DMA方式で記憶部17に入出力されるデータは、入力の際に暗号化され、出力の際には復号される。DMA方式で記憶部17に入出力されるデータは、画像メモリ142から記憶部17へ入力される画像データである。即ち、画像処理装置1は、画像読み取り部12が生成した画像データ、モデム部151が受信した画像データ又は通信部152が受信した画像データを画像メモリ142に一旦記憶し、画像メモリ142からDMA方式で転送された画像データを暗号化/復号部166で暗号化し、暗号化された画像データを記憶部17で記憶する。また、暗号化されて記憶部17に記憶されている画像データは、暗号化/復号部166で復号されて画像メモリ142に読み出され、画像処理装置1は、画像形成部141で画像を形成する処理、モデム部151からファクシミリ通信にて画像データを送信する処理、又は通信部152から画像データを送信する処理を行う。
本発明においては、記憶部17が画像データを記憶する際には画像データを暗号化して記憶するので、記憶部17が記憶している画像データが不正に取り出されることによって画像データに含まれる機密情報が漏洩することを防止することができる。また本発明においては、暗号化すべき画像データを、データ転送の制御に対する制御部11の関与が小さいDMA方式で記憶部17に対して入出力し、DMA方式で入出力される画像データの暗号化及び復号の処理を暗号化/復号部166が行う。暗号化すべき画像データに対する制御部11の関与が小さく、また従来は制御部11が行う必要があった画像データの暗号化及び復号の処理を暗号化/復号部166が行うので、制御部11の処理の負担が軽減される。従って、画像処理装置1の処理効率及び処理速度を向上させることができる。特に、データ容量が大きいカラー画像データを処理する場合でも、処理効率及び処理速度の低下を可及的に抑制することができる。また、処理能力を向上させた制御部11を用いる必要がないので、画像処理装置1のコストの上昇を抑制することができる。
また本発明においては、PIO方式に比べて転送速度が速いDMA方式で、データの容量が大きく更に暗号化及び復号の必要がある画像データを記憶部17に対して入出力するので、データの容量が大きい画像データの入出力、並びに暗号化及び復号の処理速度を向上させることができる。また本発明においては、記憶制御部16に対して入出力するデータを含む制御部11が扱うデータは、平文のデータであるので、記憶部17が画像データを暗号化して保護しているにも関わらず、暗号化を行わない画像処理装置と同様の簡易な処理で制御部11は画像処理装置1を制御することができる。
なお、本実施の形態においては、画像処理装置1は、ファクシミリ装置及びプリンタ装置などの複数の機能を備えた複合機であるとしたが、これに限るものではなく、ファクシミリ装置、複写装置、及びプリンタ装置などの単体の機能を有する装置であってもよい。また本実施の形態においては、本発明のデータ処理装置として画像処理装置1を示したが、これに限るものではなく、テキストデータ等の画像データ以外のデータを処理する形態であってもよい。
1 画像処理装置(データ処理装置)
11 制御部(処理手段)
142 画像メモリ
16 記憶制御部(入出力手段)
161 入出力コントローラ
163 PIO制御部
164 DMA制御部
166 暗号化/復号部
11 制御部(処理手段)
142 画像メモリ
16 記憶制御部(入出力手段)
161 入出力コントローラ
163 PIO制御部
164 DMA制御部
166 暗号化/復号部
Claims (3)
- データを記憶する記憶手段と、該記憶手段に対してデータを入出力する入出力手段と、該入出力手段によって前記記憶手段から出力されたデータを処理する処理手段とを備えるデータ処理装置において、
前記入出力手段は、データ転送の制御に対する前記処理手段の関与が小さい第1のデータ転送方式とデータ転送の制御に対する前記処理手段の関与が大きい第2のデータ転送方式とのいずれかを用いて前記記憶手段に対してデータを入出力すべくなしてあり、
前記入出力手段が前記第1又は第2のデータ転送方式のいずれを用いるかをデータの種類に応じて判定する判定手段を備え、
前記入出力手段は、
前記第1のデータ転送方式を用いて前記記憶手段へ入力するデータを暗号化する手段と、
前記第1のデータ転送方式を用いて前記記憶手段から出力するデータを復号する手段と を有することを特徴とするデータ処理装置。 - 前記判定手段は、データの種類が画像データである場合に、前記入出力手段が前記第1のデータ転送方式を用いると判定すべくなしてあることを特徴とする請求項1に記載のデータ処理装置。
- 前記第1のデータ転送方式はDMA方式であり、前記第2のデータ転送方式はPIO方式であることを特徴とする請求項1又は2に記載のデータ処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004127068A JP2005309847A (ja) | 2004-04-22 | 2004-04-22 | データ処理装置 |
EP05008685A EP1589396A3 (en) | 2004-04-22 | 2005-04-20 | Data processing apparatus |
CNB2005100672438A CN100365608C (zh) | 2004-04-22 | 2005-04-20 | 数据处理装置 |
US11/112,567 US7568055B2 (en) | 2004-04-22 | 2005-04-21 | Data processing apparatus for selecting either a PIO data transfer method or a DMA data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004127068A JP2005309847A (ja) | 2004-04-22 | 2004-04-22 | データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005309847A true JP2005309847A (ja) | 2005-11-04 |
Family
ID=34935486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004127068A Pending JP2005309847A (ja) | 2004-04-22 | 2004-04-22 | データ処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7568055B2 (ja) |
EP (1) | EP1589396A3 (ja) |
JP (1) | JP2005309847A (ja) |
CN (1) | CN100365608C (ja) |
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008035616A1 (fr) * | 2006-09-20 | 2008-03-27 | Panasonic Corporation | Dispositif de transfert de données et téléphone mobile |
JP2008108039A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Ltd | 暗号化機能を備えたストレージサブシステム |
US8165301B1 (en) | 2006-04-04 | 2012-04-24 | Bitmicro Networks, Inc. | Input-output device and storage controller handshake protocol using key exchange for data security |
JP2013200646A (ja) * | 2012-03-23 | 2013-10-03 | Nec Corp | I/o制御装置およびi/o装置の制御方法、並びにコンピュータ・プログラム |
US8788725B2 (en) | 2009-09-07 | 2014-07-22 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
JP2014186738A (ja) * | 2014-04-23 | 2014-10-02 | Mega Chips Corp | メモリ制御装置、半導体メモリ装置、メモリシステム及びメモリ制御方法 |
US8959307B1 (en) | 2007-11-16 | 2015-02-17 | Bitmicro Networks, Inc. | Reduced latency memory read transactions in storage devices |
US9043669B1 (en) | 2012-05-18 | 2015-05-26 | Bitmicro Networks, Inc. | Distributed ECC engine for storage media |
US9099187B2 (en) | 2009-09-14 | 2015-08-04 | Bitmicro Networks, Inc. | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device |
US9135190B1 (en) | 2009-09-04 | 2015-09-15 | Bitmicro Networks, Inc. | Multi-profile memory controller for computing devices |
US9372755B1 (en) | 2011-10-05 | 2016-06-21 | Bitmicro Networks, Inc. | Adaptive power cycle sequences for data recovery |
US9400617B2 (en) | 2013-03-15 | 2016-07-26 | Bitmicro Networks, Inc. | Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained |
US9423457B2 (en) | 2013-03-14 | 2016-08-23 | Bitmicro Networks, Inc. | Self-test solution for delay locked loops |
US9430386B2 (en) | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US9501436B1 (en) | 2013-03-15 | 2016-11-22 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US9672178B1 (en) | 2013-03-15 | 2017-06-06 | Bitmicro Networks, Inc. | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US9720603B1 (en) | 2013-03-15 | 2017-08-01 | Bitmicro Networks, Inc. | IOC to IOC distributed caching architecture |
US9734067B1 (en) | 2013-03-15 | 2017-08-15 | Bitmicro Networks, Inc. | Write buffering |
US9798688B1 (en) | 2013-03-15 | 2017-10-24 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9811461B1 (en) | 2014-04-17 | 2017-11-07 | Bitmicro Networks, Inc. | Data storage system |
US9842024B1 (en) | 2013-03-15 | 2017-12-12 | Bitmicro Networks, Inc. | Flash electronic disk with RAID controller |
US9858084B2 (en) | 2013-03-15 | 2018-01-02 | Bitmicro Networks, Inc. | Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory |
US9875205B1 (en) | 2013-03-15 | 2018-01-23 | Bitmicro Networks, Inc. | Network of memory systems |
US9916213B1 (en) | 2013-03-15 | 2018-03-13 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9934045B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9952991B1 (en) | 2014-04-17 | 2018-04-24 | Bitmicro Networks, Inc. | Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation |
US9971524B1 (en) | 2013-03-15 | 2018-05-15 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
US10042792B1 (en) | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US10055150B1 (en) | 2014-04-17 | 2018-08-21 | Bitmicro Networks, Inc. | Writing volatile scattered memory metadata to flash device |
US10078604B1 (en) | 2014-04-17 | 2018-09-18 | Bitmicro Networks, Inc. | Interrupt coalescing |
US10149399B1 (en) | 2009-09-04 | 2018-12-04 | Bitmicro Llc | Solid state drive with improved enclosure assembly |
US10489318B1 (en) | 2013-03-15 | 2019-11-26 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US10552050B1 (en) | 2017-04-07 | 2020-02-04 | Bitmicro Llc | Multi-dimensional computer storage system |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2892879A1 (fr) * | 2005-10-27 | 2007-05-04 | Thomson Licensing Sas | Dispositf et procede de transfert de donnees entre une source et un moyen de stockage |
EP2795503A4 (en) * | 2011-12-21 | 2015-08-26 | Intel Corp | SECURE DIRECT MEMORY ACCESS |
JP6544246B2 (ja) * | 2016-01-15 | 2019-07-17 | 富士通株式会社 | 不揮発性ストレージおよび不揮発性ストレージの処理方法 |
US11029898B2 (en) * | 2017-09-25 | 2021-06-08 | Kyocera Document Solutions Inc. | Electronic apparatus |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4253301A (en) * | 1978-10-13 | 1981-03-03 | General Electric Company | Fuel injection staged sectoral combustor for burning low-BTU fuel gas |
US4677829A (en) * | 1986-02-07 | 1987-07-07 | Westinghouse Electric Corp. | Method for increasing the efficiency of gas turbine generator systems using low BTU gaseous fuels |
US4833878A (en) * | 1987-04-09 | 1989-05-30 | Solar Turbines Incorporated | Wide range gaseous fuel combustion system for gas turbine engines |
JPS6464173A (en) | 1987-09-04 | 1989-03-10 | Nec Corp | Magnetic disk device |
US5379381A (en) * | 1991-08-12 | 1995-01-03 | Stratus Computer, Inc. | System using separate transfer circuits for performing different transfer operations respectively and scanning I/O devices status upon absence of both operations |
US5359847B1 (en) * | 1993-06-01 | 1996-04-09 | Westinghouse Electric Corp | Dual fuel ultra-flow nox combustor |
US5657632A (en) * | 1994-11-10 | 1997-08-19 | Westinghouse Electric Corporation | Dual fuel gas turbine combustor |
US5664414A (en) * | 1995-08-31 | 1997-09-09 | Ormat Industries Ltd. | Method of and apparatus for generating power |
US5675971A (en) * | 1996-01-02 | 1997-10-14 | General Electric Company | Dual fuel mixer for gas turbine combustor |
US6201029B1 (en) * | 1996-02-13 | 2001-03-13 | Marathon Oil Company | Staged combustion of a low heating value fuel gas for driving a gas turbine |
US5794072A (en) * | 1996-05-23 | 1998-08-11 | Vlsi Technology, Inc. | Timing method and apparatus for interleaving PIO and DMA data transfers |
US5901547A (en) * | 1996-06-03 | 1999-05-11 | Air Products And Chemicals, Inc. | Operation method for integrated gasification combined cycle power generation system |
US6343462B1 (en) * | 1998-11-13 | 2002-02-05 | Praxair Technology, Inc. | Gas turbine power augmentation by the addition of nitrogen and moisture to the fuel gas |
US6174159B1 (en) * | 1999-03-18 | 2001-01-16 | Precision Combustion, Inc. | Method and apparatus for a catalytic firebox reactor |
JP4304819B2 (ja) * | 1999-03-30 | 2009-07-29 | ソニー株式会社 | 情報処理装置および方法、並びにプログラム格納媒体 |
JP2002057997A (ja) | 2000-06-01 | 2002-02-22 | Sony Corp | コンテンツデータ、データ記録媒体、データ記録方法及び装置、データ再生方法及び装置、データ送信方法及び装置、データ受信方法及び装置 |
EE200000390A (et) * | 2000-11-02 | 2002-06-17 | Artec Design Group O� | Protokolli analüüsil baseeruv andmete krüpteerimisseade |
US6513317B2 (en) * | 2001-01-11 | 2003-02-04 | General Electric Company | Apparatus for controlling nitrogen injection into gas turbine |
JP2002229861A (ja) | 2001-02-07 | 2002-08-16 | Hitachi Ltd | 著作権保護機能つき記録装置 |
CN1373461A (zh) * | 2001-02-28 | 2002-10-09 | 伊诺瓦科技股份有限公司 | 应用于数据储存的加解密装置 |
US6588212B1 (en) * | 2001-09-05 | 2003-07-08 | Texaco Inc. | Combustion turbine fuel inlet temperature management for maximum power outlet |
US6640548B2 (en) * | 2001-09-26 | 2003-11-04 | Siemens Westinghouse Power Corporation | Apparatus and method for combusting low quality fuel |
US6619043B2 (en) * | 2001-09-27 | 2003-09-16 | Siemens Westinghouse Power Corporation | Catalyst support structure for use within catalytic combustors |
US6609378B2 (en) * | 2002-01-17 | 2003-08-26 | Honeywell International Inc. | Energy based fuel control system for gas turbine engines running on multiple fuel types |
JP2004032315A (ja) * | 2002-06-25 | 2004-01-29 | Canon Inc | デジタル複合機及び暗号化システム |
JP2004032278A (ja) * | 2002-06-25 | 2004-01-29 | Canon Inc | 撮像装置 |
US6925531B2 (en) * | 2002-07-11 | 2005-08-02 | Storage Technology Corporation | Multi-element storage array |
EP1546822A4 (en) * | 2002-09-18 | 2008-07-02 | Netezza Corp | ASYMMETRIC DATA STREAMING ARCHITECTURE WITH AN AUTONOMOUS AND ASYNCHRONOUS JOB PROCESSING UNIT |
JP2005031729A (ja) * | 2003-07-07 | 2005-02-03 | Fujitsu Ltd | ディスク制御装置、ディスク装置、ディスク制御方法、ディスク制御プログラム |
-
2004
- 2004-04-22 JP JP2004127068A patent/JP2005309847A/ja active Pending
-
2005
- 2005-04-20 CN CNB2005100672438A patent/CN100365608C/zh not_active Expired - Fee Related
- 2005-04-20 EP EP05008685A patent/EP1589396A3/en not_active Withdrawn
- 2005-04-21 US US11/112,567 patent/US7568055B2/en not_active Expired - Fee Related
Cited By (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8165301B1 (en) | 2006-04-04 | 2012-04-24 | Bitmicro Networks, Inc. | Input-output device and storage controller handshake protocol using key exchange for data security |
US7908411B2 (en) | 2006-09-20 | 2011-03-15 | Panasonic Corporation | Data transfer device and mobile telephone |
JP5094727B2 (ja) * | 2006-09-20 | 2012-12-12 | パナソニック株式会社 | データ転送装置、及び携帯電話機 |
WO2008035616A1 (fr) * | 2006-09-20 | 2008-03-27 | Panasonic Corporation | Dispositif de transfert de données et téléphone mobile |
JP2008108039A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Ltd | 暗号化機能を備えたストレージサブシステム |
US10120586B1 (en) | 2007-11-16 | 2018-11-06 | Bitmicro, Llc | Memory transaction with reduced latency |
US8959307B1 (en) | 2007-11-16 | 2015-02-17 | Bitmicro Networks, Inc. | Reduced latency memory read transactions in storage devices |
US9135190B1 (en) | 2009-09-04 | 2015-09-15 | Bitmicro Networks, Inc. | Multi-profile memory controller for computing devices |
US10149399B1 (en) | 2009-09-04 | 2018-12-04 | Bitmicro Llc | Solid state drive with improved enclosure assembly |
US8788725B2 (en) | 2009-09-07 | 2014-07-22 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
US10133686B2 (en) | 2009-09-07 | 2018-11-20 | Bitmicro Llc | Multilevel memory bus system |
US9099187B2 (en) | 2009-09-14 | 2015-08-04 | Bitmicro Networks, Inc. | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device |
US9484103B1 (en) | 2009-09-14 | 2016-11-01 | Bitmicro Networks, Inc. | Electronic storage device |
US10082966B1 (en) | 2009-09-14 | 2018-09-25 | Bitmicro Llc | Electronic storage device |
US9372755B1 (en) | 2011-10-05 | 2016-06-21 | Bitmicro Networks, Inc. | Adaptive power cycle sequences for data recovery |
US10180887B1 (en) | 2011-10-05 | 2019-01-15 | Bitmicro Llc | Adaptive power cycle sequences for data recovery |
JP2013200646A (ja) * | 2012-03-23 | 2013-10-03 | Nec Corp | I/o制御装置およびi/o装置の制御方法、並びにコンピュータ・プログラム |
US9043669B1 (en) | 2012-05-18 | 2015-05-26 | Bitmicro Networks, Inc. | Distributed ECC engine for storage media |
US9996419B1 (en) | 2012-05-18 | 2018-06-12 | Bitmicro Llc | Storage system with distributed ECC capability |
US9423457B2 (en) | 2013-03-14 | 2016-08-23 | Bitmicro Networks, Inc. | Self-test solution for delay locked loops |
US9977077B1 (en) | 2013-03-14 | 2018-05-22 | Bitmicro Llc | Self-test solution for delay locked loops |
US9858084B2 (en) | 2013-03-15 | 2018-01-02 | Bitmicro Networks, Inc. | Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory |
US10120694B2 (en) | 2013-03-15 | 2018-11-06 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9842024B1 (en) | 2013-03-15 | 2017-12-12 | Bitmicro Networks, Inc. | Flash electronic disk with RAID controller |
US9798688B1 (en) | 2013-03-15 | 2017-10-24 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9875205B1 (en) | 2013-03-15 | 2018-01-23 | Bitmicro Networks, Inc. | Network of memory systems |
US9916213B1 (en) | 2013-03-15 | 2018-03-13 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9934160B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Llc | Bit-mapped DMA and IOC transfer with dependency table comprising plurality of index fields in the cache for DMA transfer |
US9934045B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US10489318B1 (en) | 2013-03-15 | 2019-11-26 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9971524B1 (en) | 2013-03-15 | 2018-05-15 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9734067B1 (en) | 2013-03-15 | 2017-08-15 | Bitmicro Networks, Inc. | Write buffering |
US9720603B1 (en) | 2013-03-15 | 2017-08-01 | Bitmicro Networks, Inc. | IOC to IOC distributed caching architecture |
US10013373B1 (en) | 2013-03-15 | 2018-07-03 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US10423554B1 (en) | 2013-03-15 | 2019-09-24 | Bitmicro Networks, Inc | Bus arbitration with routing and failover mechanism |
US10042799B1 (en) | 2013-03-15 | 2018-08-07 | Bitmicro, Llc | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US10210084B1 (en) | 2013-03-15 | 2019-02-19 | Bitmicro Llc | Multi-leveled cache management in a hybrid storage system |
US9400617B2 (en) | 2013-03-15 | 2016-07-26 | Bitmicro Networks, Inc. | Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained |
US9430386B2 (en) | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US9672178B1 (en) | 2013-03-15 | 2017-06-06 | Bitmicro Networks, Inc. | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US9501436B1 (en) | 2013-03-15 | 2016-11-22 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US9811461B1 (en) | 2014-04-17 | 2017-11-07 | Bitmicro Networks, Inc. | Data storage system |
US10078604B1 (en) | 2014-04-17 | 2018-09-18 | Bitmicro Networks, Inc. | Interrupt coalescing |
US10055150B1 (en) | 2014-04-17 | 2018-08-21 | Bitmicro Networks, Inc. | Writing volatile scattered memory metadata to flash device |
US10042792B1 (en) | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
US9952991B1 (en) | 2014-04-17 | 2018-04-24 | Bitmicro Networks, Inc. | Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation |
JP2014186738A (ja) * | 2014-04-23 | 2014-10-02 | Mega Chips Corp | メモリ制御装置、半導体メモリ装置、メモリシステム及びメモリ制御方法 |
US10552050B1 (en) | 2017-04-07 | 2020-02-04 | Bitmicro Llc | Multi-dimensional computer storage system |
Also Published As
Publication number | Publication date |
---|---|
EP1589396A3 (en) | 2009-05-20 |
US7568055B2 (en) | 2009-07-28 |
CN100365608C (zh) | 2008-01-30 |
US20050237560A1 (en) | 2005-10-27 |
CN1691738A (zh) | 2005-11-02 |
EP1589396A2 (en) | 2005-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005309847A (ja) | データ処理装置 | |
JP2005323362A (ja) | 電子文書のセキュリティを高めるためのコンピュータネットワークにおける方法及びシステム | |
JP2006287587A (ja) | 情報処理装置およびその方法 | |
US20070055895A1 (en) | Image processing device, recording medium, and program | |
JP2007082208A (ja) | 電子ドキュメントをセキュリティ面で安全にドメイン間で伝送するシステム、方法、およびプログラム | |
JP2006139784A (ja) | ドキュメント処理装置とその装置にデータ暗号化サービスを追加する方法およびプログラム | |
US20110103587A1 (en) | Data concealing apparatus, data decryption apparatus and image forming apparatus having data encrypting function | |
JP2009130726A (ja) | 画像読取装置、及び画像形成装置 | |
JP2005099885A (ja) | プリントジョブの処理プログラム、印刷装置、および印刷システム | |
JP2005074772A (ja) | 印刷装置及び方法 | |
JP5065876B2 (ja) | 情報処理装置、情報処理システムおよび情報処理装置で実行されるプログラム | |
JP2004355268A (ja) | 情報処理装置 | |
JP4442583B2 (ja) | 画像処理装置、画像処理方法及び画像処理用プログラム | |
JP2007235716A (ja) | 画像読み取り装置、画像読み取り方法およびコンピュータプログラム | |
JP5575090B2 (ja) | 画像形成装置 | |
JP2006094068A (ja) | 画像処理装置 | |
JP2005130261A (ja) | 画像形成装置、その制御方法及びその制御プログラム | |
JP2012231380A (ja) | 画像形成方法および画像形成装置 | |
CN100365561C (zh) | 图像处理系统和信息处理设备 | |
JP2010219883A (ja) | 画像形成装置および画像形成方法 | |
JP2007004682A (ja) | 画像処理システム、画像処理装置及び画像処理方法 | |
JP2005086574A (ja) | 画像処理システム及び画像処理装置 | |
JP4716674B2 (ja) | 画像処理装置 | |
JP4197169B2 (ja) | 画像形成装置 | |
JP3926351B2 (ja) | 画像処理システム、画像処理装置及び追加処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |