JP6274623B2 - 安全なダイレクトメモリアクセス - Google Patents
安全なダイレクトメモリアクセス Download PDFInfo
- Publication number
- JP6274623B2 JP6274623B2 JP2016060767A JP2016060767A JP6274623B2 JP 6274623 B2 JP6274623 B2 JP 6274623B2 JP 2016060767 A JP2016060767 A JP 2016060767A JP 2016060767 A JP2016060767 A JP 2016060767A JP 6274623 B2 JP6274623 B2 JP 6274623B2
- Authority
- JP
- Japan
- Prior art keywords
- destination
- dma
- address
- memory
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Storage Device Security (AREA)
- Bus Control (AREA)
Description
本明細書によれば、以下の各項目に記載の構成もまた開示される。
[項目1]
ホストコンピューティングデバイスにおいて実装される方法であって、
ソースメモリから暗号化されたコンテンツを取得することと、前記暗号化されたコンテンツを復号化することと、前記復号化されたコンテンツを安全な宛先メモリに置くこととを含む、ダイレクトメモリアクセス(DMA)動作(DMA動作)の開始に応答して、安全な宛先アドレス範囲を確立することと、
前記安全な宛先メモリと関連する1または複数の宛先アドレスを受け取ることと、
前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づき、前記安全な宛先メモリに前記復号化されたコンテンツが置かれることを許可することと、を含む、方法。
[項目2]
正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を、前記DMA動作を実装するDMAモジュールに設定することによって、前記安全な宛先アドレス範囲を確立することを含む、項目1に記載の方法。
[項目3]
前記DMA動作の完了に応答して、前記正当な宛先先頭アドレスレジスタおよび前記正当な宛先末尾アドレスレジスタを再設定することを含む、項目2に記載の方法。
[項目4]
前記1または複数の宛先アドレスを受け取ることは、前記DMA動作を要請するアプリケーションによって生成される分散/収集リストの一部として宛先DMAテーブルを受け取ることを含み、前記分散/収集リストは前記ソースメモリに関連する1または複数のソースアドレスも含む、項目1に記載の方法。
[項目5]
前記分散/収集リストに基づき、前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定することと、前記DMAモジュールが、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させることとを含む、項目4に記載の方法。
[項目6]
前記DMAモジュールが前記少なくとも1つの宛先アドレスが不当な宛先アドレスであることを表示するために、前記DMAモジュールが誤った指示をコントローラに送ることを含む、項目5に記載の方法。
[項目7]
前記DMA動作を実装するDMAモジュールに関するコントローラと前記ホストコンピューティングデバイスのオペレーティングシステムとの間で共有されるメモリの一部分から、前記1または複数の宛先アドレスを受け取ることを含み、前記1または複数の宛先アドレスは前記コントローラによって構築され、前記コントローラは前記メモリの前記部分にフラグを立て、前記部分の前記DMA動作との関連を表示し、前記コントローラは、正当な宛先先頭アドレスを設定し、正当な宛先末尾アドレスを設定して、前記安全な宛先アドレス範囲を確立する、項目1に記載の方法。
[項目8]
前記コントローラが前記メモリから1または複数のソースアドレスを受け取ることを含み、前記1または複数のソースアドレスは前記DMA動作を要請するアプリケーションによって構築され、前記コントローラは前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、前記DMAモジュールにおいて、ソースアドレスおよび宛先アドレスレジスタを設定し、前記コントローラは、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、項目7に記載の方法。
[項目9]
前記安全な宛先範囲外である前記少なくとも1つの宛先アドレスに応答して、前記コントローラが、前記DMA動作を要請する前記アプリケーションに誤った指示を送ることを含む、項目8に記載の方法。
[項目10]
前記コントローラが前記メモリから1または複数のソースアドレスを受け取ることを含み、前記1または複数のソースアドレスは前記DMA動作を要請するアプリケーションによって構築され、前記コントローラは、前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、また前記1または複数の宛先アドレスの中からのすべての前記宛先アドレスが前記安全な宛先アドレス範囲内であるかどうかに基づき、ソースアドレスおよび宛先アドレスレジスタを前記DMAモジュールにおいて設定する、項目7に記載の方法。
[項目11]
プロセッサ回路と、
前記プロセッサ回路に通信可能に連結されるメモリユニットとを備え、前記メモリユニットは、暗号化されたコンテンツをソースメモリから移動させ、前記暗号化されたコンテンツを復号化し、前記復号化されたコンテンツを安全な宛先メモリに置くダイレクトメモリアクセス(DMA)動作(DMA動作)の開始に応答して、安全な宛先アドレス範囲を確立するように、前記プロセッサ回路上で動作可能な宛先マネージャを記憶するように準備され、前記宛先マネージャは、前記安全な宛先メモリに関連する1または複数の宛先アドレスを受け取り、前記復号化されたコンテンツが、前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づいて、前記安全な宛先メモリに置かれることを許可するようにも動作可能である、装置。
[項目12]
前記安全な宛先メモリに置かれた前記復号化されたコンテンツの映像コンテンツ部分を視覚的に再生するための表示装置を備える、項目11に記載の装置。
[項目13]
前記安全な宛先アドレス範囲を確立するために、前記DMA動作を実装するDMAモジュールにおいて、正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を設定する前記宛先マネージャを備える、項目11に記載の装置。
[項目14]
前記DMA動作を要請するアプリケーションによって生成される分散/収集リストとして宛先DMAテーブル内に前記1または複数の宛先アドレスを受け取る前記宛先マネージャを備え、前記分散/収集リストは前記ソースメモリと関連する1または複数のソースアドレスも含む、項目13に記載の装置。
[項目15]
前記分散/収集リストに基づき前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定し、また前記安全な宛先アドレス範囲の外にある前記1または複数の宛先アドレスの中からの少なくとも1つの宛先アドレスを表示する、前記DMAモジュールからの誤った指示に基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、前記宛先マネージャを備える、項目14に記載の装置。
[項目16]
前記宛先マネージャとオペレーティングシステムとの間で共有されるメモリの一部分から前記1または複数の宛先アドレスを受け取り、また前記1または複数の宛先アドレスを構築し、前記DMA動作との前記部分の関連を表示する前記メモリの前記部分にフラグを立てる、前記宛先マネージャを備える、項目11に記載の装置。
[項目17]
前記安全な宛先アドレス範囲を確立するために、正当な宛先先頭アドレスおよび正当な宛先末尾アドレスを設定する、前記宛先マネージャを備える、項目16に記載の装置。
[項目18]
前記DMA動作を実装するDMAモジュールにおいて維持されるレジスタにおいて、正当な宛先先頭アドレスおよび正当な宛先末尾アドレスを設定する、前記宛先マネージャを備える、項目16に記載の装置。
[項目19]
前記メモリから1または複数のソースアドレスを受け取る前記宛先マネージャを備え、前記1または複数のソースアドレスは、前記DMA動作を要請するアプリケーションによって構築され、前記宛先マネージャは、前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づいて、前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定し、前記宛先マネージャはまた、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づいて、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、項目17に記載の装置。
[項目20]
不当な宛先アドレスである前記少なくとも1つの宛先アドレスに応答して、前記DMA動作を要請する前記アプリケーションに誤った指示を送る、前記宛先マネージャを備える、項目19に記載の装置。
[項目21]
実行されたときに、ホストコンピューティングデバイスのダイレクトメモリアクセス(DMA)システム(DMAシステム)に、
ソースメモリから暗号化されたコンテンツを取得することと、前記暗号化されたコンテンツを復号化することと、前記復号化されたコンテンツを安全な宛先メモリに置くこととを含む、DMA動作の開始に応答して、安全な宛先アドレス範囲を確立する手順と、
前記安全な宛先メモリと関連する1または複数の宛先アドレスを受け取る手順と、
前記復号化されたコンテンツを、前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づき、前記安全な宛先メモリに置く手順と、を実行させる命令を含む記憶媒体を備える製品。
[項目22]
前記DMAシステムに、
前記DMA動作を実装するDMAモジュールにおける正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を設定することによって、前記安全な宛先アドレス範囲を確立する手順と、を実行させる前記命令を含む、項目21に記載の製品。
[項目23]
前記DMAシステムに、
前記1または複数の宛先アドレスを、前記DMA動作を要請するアプリケーションによって生成される分散/収集リストの一部としてDMAテーブル内に受け取る手順であって、前記分散/収集リストは前記ソースメモリに関連する1または複数のソースアドレスも含む、手順と、を実行させる前記命令を含む、項目22に記載の製品。
[項目24]
前記DMAシステムに、
前記分散/収集リストに基づき、前記DMAモジュールのソースアドレスおよび宛先アドレスレジスタを設定する手順と、
前記1または複数の宛先アドレスのうち前記安全な宛先アドレス範囲外にある少なくとも1つの宛先アドレスを指示する前記DMAモジュールからの誤った指示に基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止する手順と、
を実行させる前記命令を含む、項目23に記載の製品。
[項目25]
前記DMAシステムに、
前記DMAシステムと前記ホストコンピューティングデバイスのオペレーティングシステムとの間で共有されるメモリの一部分から、前記1または複数の宛先アドレスを受け取る手順であって、前記1または複数の宛先アドレスは前記DMAシステムによって構築される、手順と、
前記メモリの前記部分にフラグを立てて、前記部分の前記DMA動作との関連を表示する手順と、
を実行させる前記命令を含む、項目21に記載の製品。
[項目26]
前記DMAシステムに、
正当な宛先末尾アドレスを設定することにより前記安全な宛先アドレス範囲を確立する手順と、を実行させる前記命令を含む、項目25に記載の製品。
[項目27]
前記DMAシステムに、
前記DMA動作を要請するアプリケーションによって構築される1または複数のソースアドレスを前記メモリから受け取る手順と、
前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、ソースアドレスおよび宛先アドレスレジスタを設定する手順と、
前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止する手順と、
を実行させる前記命令を含む、項目26に記載の製品。
[項目28]
前記DMAシステムに、
前記少なくとも1つの宛先アドレスが前記安全な宛先範囲外であることに基づき、前記DMA動作を要請する前記アプリケーションに誤った指示を送る手順と、
を実行させる前記命令を含む、項目27に記載の製品。
Claims (27)
- コンピュータにおいて実装される方法であって、
ソースメモリから暗号化されたコンテンツを取得することと、前記暗号化されたコンテンツを復号化することと、前記復号化されたコンテンツを安全な宛先メモリに置くこととを含む、ダイレクトメモリアクセス(DMA)動作(DMA動作)の開始に応答して、安全な宛先アドレス範囲を確立することと、
前記DMA動作を実装するDMAモジュールに関するコントローラと前記コンピュータのオペレーティングシステムとの間で共有されるメモリの一部分から、前記安全な宛先メモリと関連する1または複数の宛先アドレスを受け取ることと、
前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づき、前記安全な宛先メモリに前記復号化されたコンテンツが置かれることを許可することと、を含む、方法。 - 正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を、前記DMA動作を実装するDMAモジュールに設定することによって、前記安全な宛先アドレス範囲を確立することを含む、請求項1に記載の方法。
- 前記DMA動作の完了に応答して、前記正当な宛先先頭アドレスレジスタおよび前記正当な宛先末尾アドレスレジスタを再設定することを含む、請求項2に記載の方法。
- 前記1または複数の宛先アドレスを受け取ることは、前記DMA動作を要請するアプリケーションによって生成される分散/収集リストの一部として宛先DMAテーブルを受け取ることを含み、前記分散/収集リストは前記ソースメモリに関連する1または複数のソースアドレスも含む、請求項1から3のいずれか一項に記載の方法。
- 前記分散/収集リストに基づき、前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定することと、前記DMAモジュールが、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させることとを含む、請求項4に記載の方法。
- 前記DMAモジュールが前記少なくとも1つの宛先アドレスが不当な宛先アドレスであることを表示するために、前記DMAモジュールがエラー信号をコントローラに送ることを含む、請求項5に記載の方法。
- 前記コントローラは、正当な宛先先頭アドレスを設定し、正当な宛先末尾アドレスを設定して、前記安全な宛先アドレス範囲を確立する、請求項1に記載の方法。
- 前記コントローラが前記メモリから1または複数のソースアドレスを受け取ることを含み、前記1または複数のソースアドレスは前記DMA動作を要請するアプリケーションによって構築され、前記コントローラは前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、前記DMAモジュールにおいて、ソースアドレスおよび宛先アドレスレジスタを設定し、前記コントローラは、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、請求項7に記載の方法。
- 前記安全な宛先範囲外である前記少なくとも1つの宛先アドレスに応答して、前記コントローラが、前記DMA動作を要請する前記アプリケーションにエラーメッセージを送ることを含む、請求項8に記載の方法。
- 前記コントローラが前記メモリから1または複数のソースアドレスを受け取ることを含み、前記1または複数のソースアドレスは前記DMA動作を要請するアプリケーションによって構築され、前記コントローラは、前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、また前記1または複数の宛先アドレスの中からのすべての前記宛先アドレスが前記安全な宛先アドレス範囲内であるかどうかに基づき、ソースアドレスおよび宛先アドレスレジスタを前記DMAモジュールにおいて設定する、請求項1、7、8および9のいずれか一項に記載の方法。
- プロセッサ回路と、
前記プロセッサ回路に通信可能に連結されるメモリユニットとを備え、前記メモリユニットは、暗号化されたコンテンツをソースメモリから移動させ、前記暗号化されたコンテンツを復号化し、前記復号化されたコンテンツを安全な宛先メモリに置くダイレクトメモリアクセス(DMA)動作(DMA動作)の開始に応答して、安全な宛先アドレス範囲を確立するように、前記プロセッサ回路上で動作可能な宛先マネージャを記憶するように準備され、前記宛先マネージャは、前記安全な宛先メモリに関連する1または複数の宛先アドレスを受け取り、前記復号化されたコンテンツが、前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づいて、前記安全な宛先メモリに置かれることを許可するようにも動作可能であり、
前記宛先マネージャとオペレーティングシステムとの間で共有されるメモリの一部分から前記1または複数の宛先アドレスを受け取る前記宛先マネージャをさらに備える、装置。 - 前記安全な宛先アドレス範囲を確立するために、前記DMA動作を実装するDMAモジュールにおいて、正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を設定する前記宛先マネージャを備える、請求項11に記載の装置。
- 前記DMA動作を要請するアプリケーションによって生成される分散/収集リストとして宛先DMAテーブル内に前記1または複数の宛先アドレスを受け取る前記宛先マネージャを備え、前記分散/収集リストは前記ソースメモリと関連する1または複数のソースアドレスも含む、請求項12に記載の装置。
- 前記分散/収集リストに基づき前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定し、また前記安全な宛先アドレス範囲の外にある前記1または複数の宛先アドレスの中からの少なくとも1つの宛先アドレスを表示する、前記DMAモジュールからのエラー信号に基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、前記宛先マネージャを備える、請求項13に記載の装置。
- 前記安全な宛先アドレス範囲を確立するために、正当な宛先先頭アドレスおよび正当な宛先末尾アドレスを設定する、前記宛先マネージャを備える、請求項11に記載の装置。
- 前記DMA動作を実装するDMAモジュールにおいて維持されるレジスタにおいて、正当な宛先先頭アドレスおよび正当な宛先末尾アドレスを設定する、前記宛先マネージャを備える、請求項11または15に記載の装置。
- 前記メモリから1または複数のソースアドレスを受け取る前記宛先マネージャを備え、前記1または複数のソースアドレスは、前記DMA動作を要請するアプリケーションによって構築され、前記宛先マネージャは、前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づいて、前記DMAモジュールにおいてソースアドレスおよび宛先アドレスレジスタを設定し、前記宛先マネージャはまた、前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づいて、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止させる、請求項16に記載の装置。
- 不当な宛先アドレスである前記少なくとも1つの宛先アドレスに応答して、前記DMA動作を要請する前記アプリケーションにエラーメッセージを送る、前記宛先マネージャを備える、請求項17に記載の装置。
- 前記安全な宛先メモリに置かれた前記復号化されたコンテンツの映像コンテンツ部分を視覚的に再生するための表示装置を備える、請求項11から18のいずれか一項に記載の装置。
- コンピュータのダイレクトメモリアクセス(DMA)システム(DMAシステム)に、
ソースメモリから暗号化されたコンテンツを取得することと、前記暗号化されたコンテンツを復号化することと、前記復号化されたコンテンツを安全な宛先メモリに置くこととを含む、DMA動作の開始に応答して、安全な宛先アドレス範囲を確立する手順と、
前記DMAシステムと前記コンピュータのオペレーティングシステムとの間で共有されるメモリの一部分から、前記安全な宛先メモリと関連する1または複数の宛先アドレスを受け取る手順と、
前記安全な宛先アドレス範囲内にある前記1または複数の宛先アドレスに基づき、前記安全な宛先メモリに前記復号化されたコンテンツを置く手順と、
を実行させるためのプログラム。 - 前記DMAシステムにさらに、
前記DMA動作を実装するDMAモジュールにおける正当な宛先先頭アドレスレジスタおよび正当な宛先末尾アドレスレジスタの両方を設定することによって、前記安全な宛先アドレス範囲を確立する手順を実行させるための、請求項20に記載のプログラム。 - 前記DMAシステムにさらに、
前記1または複数の宛先アドレスを、前記DMA動作を要請するアプリケーションによって生成される分散/収集リストの一部としてDMAテーブル内に受け取る手順であって、前記分散/収集リストは前記ソースメモリに関連する1または複数のソースアドレスも含む、手順を実行させるための、請求項21に記載のプログラム。 - 前記DMAシステムにさらに、
前記分散/収集リストに基づき、前記DMAモジュールのソースアドレスおよび宛先アドレスレジスタを設定する手順と、
前記1または複数の宛先アドレスのうち前記安全な宛先アドレス範囲外にある少なくとも1つの宛先アドレスを指示する前記DMAモジュールからのエラー信号に基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止する手順と、
を実行させるための、請求項22に記載のプログラム。 - 前記DMAシステムにさらに、
正当な宛先先頭アドレスおよび正当な宛先末尾アドレスを設定することにより前記安全な宛先アドレス範囲を確立する手順を実行させるための、請求項20に記載のプログラム。 - 前記DMAシステムにさらに、
前記DMA動作を要請するアプリケーションによって構築される1または複数のソースアドレスを前記メモリから受け取る手順と、
前記1または複数のソースアドレスおよび前記1または複数の宛先アドレスの両方に基づき、ソースアドレスおよび宛先アドレスレジスタを設定する手順と、
前記1または複数の宛先アドレスのうちの少なくとも1つの宛先アドレスが前記安全な宛先アドレス範囲外にあることに基づき、前記ソースアドレスおよび宛先アドレスレジスタの前記設定を停止する手順と、
を実行させるための、請求項24に記載のプログラム。 - 前記DMAシステムにさらに、
前記少なくとも1つの宛先アドレスが前記安全な宛先範囲外であることに基づき、前記DMA動作を要請する前記アプリケーションにエラーメッセージを送る手順、
を実行させるための、請求項25に記載のプログラム。 - 請求項20から26のいずれか一項に記載のプログラムを格納するコンピュータ可読記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016060767A JP6274623B2 (ja) | 2016-03-24 | 2016-03-24 | 安全なダイレクトメモリアクセス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016060767A JP6274623B2 (ja) | 2016-03-24 | 2016-03-24 | 安全なダイレクトメモリアクセス |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014548764A Division JP5908991B2 (ja) | 2011-12-21 | 2011-12-21 | 安全なダイレクトメモリアクセス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016167275A JP2016167275A (ja) | 2016-09-15 |
JP6274623B2 true JP6274623B2 (ja) | 2018-02-07 |
Family
ID=56897610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016060767A Active JP6274623B2 (ja) | 2016-03-24 | 2016-03-24 | 安全なダイレクトメモリアクセス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6274623B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6986052B1 (en) * | 2000-06-30 | 2006-01-10 | Intel Corporation | Method and apparatus for secure execution using a secure memory partition |
JP3705354B2 (ja) * | 2001-07-24 | 2005-10-12 | 日本電気株式会社 | 情報処理システムのioアクセス制御方法およびプログラム |
JP4533713B2 (ja) * | 2004-09-30 | 2010-09-01 | 株式会社東芝 | 情報処理装置およびデータ転送制御方法 |
JP4591163B2 (ja) * | 2005-04-07 | 2010-12-01 | パナソニック株式会社 | バスアクセス制御装置 |
US7620749B2 (en) * | 2007-01-10 | 2009-11-17 | International Business Machines Corporation | Descriptor prefetch mechanism for high latency and out of order DMA device |
WO2009138928A1 (en) * | 2008-05-13 | 2009-11-19 | Nxp B.V. | Secure direct memory access |
-
2016
- 2016-03-24 JP JP2016060767A patent/JP6274623B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016167275A (ja) | 2016-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5908991B2 (ja) | 安全なダイレクトメモリアクセス | |
TWI590096B (zh) | 來自程序的返回目標限制返回指令、處理器、方法、及系統 | |
US8769295B2 (en) | Computing system feature activation mechanism | |
US9811676B1 (en) | Systems and methods for securely providing information external to documents | |
WO2014121713A1 (zh) | 一种网址拦截处理的方法、装置和系统 | |
US7966465B2 (en) | Method and system for secure code encryption for PC-slave devices | |
US20180248898A1 (en) | Method and apparatus for identifying malicious website, and computer storage medium | |
JP2014523046A5 (ja) | ||
US20200342110A1 (en) | Firmware retrieval and analysis | |
US20140337637A1 (en) | Methods and systems for executing protected content | |
WO2022078366A1 (zh) | 应用保护方法、装置、设备及介质 | |
EP3221814B1 (en) | Transparent execution of secret content | |
CN111177664A (zh) | 水印信息添加方法、服务器及系统 | |
TW201346621A (zh) | 使用可信賴的連接服務後端基礎結構而將置入儲存子系統之特性啟動及塑造的技術 | |
CN114189553B (zh) | 一种流量回放方法、系统及计算设备 | |
JP2017500668A (ja) | 悪意あるマルチメディアファイルを検出するシステム及び方法 | |
US9996702B2 (en) | System for and method of data processing in a computer-implemented system | |
JP6274623B2 (ja) | 安全なダイレクトメモリアクセス | |
US11283604B2 (en) | Sharing encrypted data with enhanced security by removing unencrypted metadata | |
EP3279826A1 (en) | Sequence verification | |
WO2023065985A1 (zh) | 热水器烟道风险预测方法、装置、计算机设备及介质 | |
US10248567B2 (en) | Cache coherency for direct memory access operations | |
US11822663B2 (en) | Supervisor-based firmware hardening | |
US20230237161A1 (en) | Detection of and protection against cross-site scripting vulnerabilities in web application code | |
KR20190119413A (ko) | 인터넷 오브 미디어 정보 생성 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6274623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |