JP2021034518A - 太陽電池の製造方法 - Google Patents

太陽電池の製造方法 Download PDF

Info

Publication number
JP2021034518A
JP2021034518A JP2019152164A JP2019152164A JP2021034518A JP 2021034518 A JP2021034518 A JP 2021034518A JP 2019152164 A JP2019152164 A JP 2019152164A JP 2019152164 A JP2019152164 A JP 2019152164A JP 2021034518 A JP2021034518 A JP 2021034518A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
lift
solar cell
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019152164A
Other languages
English (en)
Other versions
JP7353865B2 (ja
Inventor
良太 三島
Ryota MISHIMA
良太 三島
邦裕 中野
Kunihiro Nakano
邦裕 中野
崇 口山
Takashi Kuchiyama
崇 口山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Priority to JP2019152164A priority Critical patent/JP7353865B2/ja
Publication of JP2021034518A publication Critical patent/JP2021034518A/ja
Application granted granted Critical
Publication of JP7353865B2 publication Critical patent/JP7353865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

【課題】各種界面が高密着性有す高性能バックコンタクト型太陽電池を効率良く製造する。
【解決手段】半導体基板の一主面上に、第1導電型の第1半導体層、リフトオフ層を順に積層し、第1半導体層及び前記リフトオフ層を選択的に除去し、第1半導体層及びリフトオフ層上に第2導電型の第2半導体層を形成し、リフトオフ層を除去することにより、これを覆う前記第2半導体層を除去し、第1半導体層及び第2半導体層のそれぞれの上に、酸化物透明電極層を形成する製造方法において、当該リフトオフ層を除去する工程で、リフトオフ層を覆う第2半導体層が除去された状態において、第1半導体層、第2半導体層、他方の主面からなる群から選ばれる1以上の面上の少なくとも一部が、リフトオフ層、および/または、第2半導体層を構成する材料によって被覆されるように、リフトオフ層を除去する太陽電池の製造方法とする。
【選択図】図10

Description

ここに開示された技術は、太陽電池の製造方法に関する技術分野に属する。
一般的な太陽電池は、半導体基板の両面(受光面・裏面)に電極を配置させた両面電極型であるが、昨今、電極による遮蔽損のない太陽電池として、特許文献1に示されるような、裏面のみに電極を配置させたバックコンタクト(裏面電極)型太陽電池が開発されている。
バックコンタクト型太陽電池は、裏面にp型半導体層及びn型半導体層等の半導体層パターンを高精度で形成しなければならず、両面電極型の太陽電池と比べて製造方法が煩雑となる。製造方法を簡略化するための技術として、特許文献1に示されるように、リフトオフ法による半導体層パターンの形成技術が挙げられる。すなわち、リフトオフ層を除去して、該リフトオフ層の上に形成された半導体層を除去することにより、半導体層パターンを形成するパターニング技術の開発が進められている。
特開2013−120863号
しかしながら、特許文献1に記載の方法では、リフトオフ層と半導体層との溶解性が似ている場合には、意図しない層までが除去されることもあり、パターニング精度や生産性が高くならないおそれがある。
また、バックコンタクト型太陽電池は、半導体層と金属電極層との間に酸化物からなる透明電極層を配置することがあるが、このとき、半導体層に対する透明電極層の剥離が問題となることがある。
ここに開示された技術は、斯かる点に鑑みてなされたものであり、その目的とするところは、電極層と半導体層との密着性が向上された、高性能なバックコンタクト型太陽電池を効率良く製造することにある。
前記課題を解決するために、ここに開示された技術は、例えば、半導体基板における互いに対向する2つの主面の一方の主面上に、第1導電型の第1半導体層を形成する工程と、前記第1半導体層上にリフトオフ層を積層する工程と、前記第1半導体層及び前記リフトオフ層を選択的に除去する工程と、前記第1半導体層及び前記リフトオフ層を含む前記一方の主面上に、第2導電型の第2半導体層を形成する工程と、前記リフトオフ層を除去することにより、前記リフトオフ層を覆う前記第2半導体層を除去する工程と、前記第1半導体層及び前記第2半導体層のそれぞれの上に、酸化物からなる透明電極層を形成する工程と、を含み、前記リフトオフ層を除去する工程では、前記リフトオフ層を覆う前記第2半導体層が除去された状態において、前記二つの主面の少なくともいずれか一方の面が前記リフトオフ層または前記第2半導体層の少なくともいずれか一方によって被覆されるように、前記リフトオフ層を除去する、という構成とすることができ、電極層と半導体層との密着性が向上された、高性能なバックコンタクト型太陽電池が効率良く製造される。
即ち、本発明は、
半導体基板における互いに対向する2つの主面の一方の主面上に、第1導電型の第1半導体層を形成する工程と、
前記第1半導体層上にリフトオフ層を積層する工程と、
前記第1半導体層及び前記リフトオフ層を選択的に除去する工程と、
前記第1半導体層及び前記リフトオフ層を含む前記一方の主面上に、第2導電型の第2半導体層を形成する工程と、
前記リフトオフ層を除去することにより、前記リフトオフ層を覆う前記第2半導体層を除去する工程と、
前記第1半導体層及び前記第2半導体層のそれぞれの上に、酸化物からなる透明電極層を形成する工程と、を含み、
前記リフトオフ層を除去する工程では、前記リフトオフ層を覆う前記第2半導体層が除去された状態において、前記第1半導体層、前記第2半導体層、および前記2つの主面の他方の主面からなる群から選ばれる1以上の面上の少なくとも一部が、前記リフトオフ層、および/または、前記第2半導体層を構成する材料によって被覆されるように、前記リフトオフ層を除去する太陽電池の製造方法に関し、各種界面が高密着性有す高性能バックコンタクト型太陽電池を効率良く製造できる。
また、
前記リフトオフ層を除去する工程では、前記リフトオフ層を覆う前記第2半導体層が除去された状態において、前記他方の主面上の一部が、前記リフトオフ層、および/または、前記第2半導体層を構成する材料によって被覆されるように、前記リフトオフ層を除去し、さらに、
前記リフトオフ層を除去する工程の後に、前記他方の主面上に反射防止膜を形成する工程を含むことが好ましく、反射防止膜の他方の主面への密着性がより高まる。
また、
前記リフトオフ層を除去する工程では、前記リフトオフ層を覆う前記第2半導体層が除去された状態において、前記第1半導体層、前記第2半導体層面上の一部が、前記リフトオフ層、および/または、前記第2半導体層を構成する材料によって被覆されるように、前記リフトオフ層を除去し、かつ、
前記第2半導体層上の一部を被覆する、前記リフトオフ層、および/または、前記第2半導体層を構成する材料による被覆部の面積をTとし、
前記第2半導体層の前記半導体基板とは反対側の面の面積をTとしたときに、100×T/Tで表されるT被覆率(%)が、0.2%以上、16%以下であることが好ましく、酸化物透明電極層の第2半導体層への密着性がより高まる。
また、
前記リフトオフ層を除去する工程では、前記リフトオフ層を覆う前記第2半導体層が除去された状態において、前記第1半導体層の一部が、前記リフトオフ層を構成する材料によって被覆されるように、前記リフトオフ層を除去し、かつ、
前記第1半導体層上の一部を被覆する、前記リフトオフ層を構成する材料による被覆部の面積をSとし、
前記第1半導体層の前記半導体基板とは反対側の面の面積をSとしたときに、以下の式:
(被覆率(%))=100 × S/S
で定義される被覆率が、0.2%以上、16%以下であることが好ましく、酸化物透明電極層の第1半導体層への密着性がより高まる。
また、
前記半導体基板の面直方向における前記一方の主面側から見て、前記被覆部の最大の長さが2.0μm以下であることが好ましく、酸化物透明電極層の第1半導体層への密着性が、さらに高まる。
また、
前記第1半導体層上に前記リフトオフ層を積層する工程において、
前記リフトオフ層が単数である場合には当該リフトオフ層を積層するとき、
前記リフトオフ層が複数の場合には前記第1半導体層に最も近い層を積層するときに、
当該リフトオフ層に、当該リフトオフ層を構成する元素からなる粒子を混入させることが好ましい。
また、
前記半導体基板がは、前記2つの主面に第1テクスチャ構造をそれぞれ有しており、
前記半導体基板の前記一方の主面に形成された前記第1半導体層及び前記第2半導体層が、前記第1テクスチャ構造を反映した第2テクスチャ構造を含むことが好ましい。
ここに開示された技術によると、各界面が高密着性有す高性能バックコンタクト型太陽電池を効率良く製造できる。
例示的な実施形態に係る太陽電池を部分的に示す模式断面図である。 太陽電池を構成する結晶基板の裏側主面を示す平面図である。 太陽電池の製造方法の一工程を示す部分的な模式断面図である。 太陽電池の製造方法の一工程を示す部分的な模式断面図である。 太陽電池の製造方法の一工程を示す部分的な模式断面図である。 太陽電池の製造方法の一工程を示す部分的な模式断面図である。 太陽電池の製造方法の一工程を示す部分的な模式断面図である。 太陽電池の製造方法の一工程を示す部分的な模式断面図である。 太陽電池の製造方法の一工程を示す部分的な模式断面図である。 リフトオフ終了時において、p型半導体層の一部を拡大した拡大断面図である。 結晶粒を混入させたリフト層を示す部分的な模式断面図である。 リフトオフ層を2層で構成した場合を示す部分的な模式断面図である。 被覆率と太陽電池特性との関係を示すグラフである。 屈折率と太陽電池特性との関係を示すグラフである。
以下、例示的な実施形態について図面を参照しながら説明する。
図1は本実施形態に係る太陽電池(セル)の部分的な断面図を示す。図1に示すように、本実施形態に係る太陽電池10は、シリコン(Si)製の結晶基板11を用いている。結晶基板11は、互いに対向する2つの主面11S(11SU、11SB)を有している。ここでは、光が入射される主面を表側主面11SUと呼び、これと反対側の主面を裏側主面11SBと呼ぶ。便宜上、表側主面11SUは、裏側主面11SBよりも積極的に受光させる側を受光側とし、積極的に受光させない側を非受光側とする。
本実施形態に係る太陽電池10は、いわゆるヘテロ接合結晶シリコン太陽電池であり、電極層を裏側主面11SBに配置したバックコンタクト型(裏面電極型)太陽電池である。
太陽電池10は、結晶基板11、真性半導体層12、導電型半導体層13(p型半導体層13p、n型半導体層13n)、低反射層14、及び電極層15(透明電極層17、金属電極層18)を含む。
以下では、便宜上、p型半導体層13p又はn型半導体層13nに個別に対応する部材には、参照符号の末尾に「p」又は「n」を付すことがある。また、p型、n型のように導電型が相違するため、一方の導電型を「第1導電型」、他方の導電型を「第2導電型」と称することもある。
結晶基板11は、単結晶シリコンで形成された半導体基板であっても、多結晶シリコンで形成された半導体基板であってもよい。以下では、単結晶シリコン基板を例に挙げて説明する。
結晶基板11の導電型は、シリコン原子に対して電子を導入する不純物(例えば、リン(P)原子)を導入されたn型単結晶シリコン基板であっても、シリコン原子に対して正孔を導入する不純物(例えば、ホウ素(B))原子)を導入されたp型単結晶シリコン基板であってもよい。以下では、キャリア寿命が長いといわれるn型の単結晶基板を例に挙げて説明する。
また、結晶基板11は、受光した光を閉じこめておくという観点から、2つの主面11Sの表面に、山(凸)と谷(凹)とから構成されるテクスチャ構造TX(第1テクスチャ構造)を有していてもよい。なお、テクスチャ構造TX(凹凸面)は、例えば、結晶基板11における面方位が(100)面のエッチングレートと、面方位が(111)面のエッチングレートとの差を応用した異方性エッチングによって形成することができる。
テクスチャ構造TXにおける凹凸の大きさは、例えば、頂点の数で定義することが可能である。本実施形態では、光取り込み性能と生産性との観点から、頂点の数が、50000個/mm2以上100000個/mm2以下の範囲であることが好ましく、特に、70000個/mm2個以上85000個/mm2以下であることが好ましい。
結晶基板11の厚さは、250μm以下であってもよい。なお、厚さを測定する場合の測定方向は、結晶基板11の平均面(平均面とは、テクスチャ構造TXに依存しない基板全体としての面を意味する)に対する垂直方向である。これ以降、この垂直方向、すなわち、厚さを測定する方向を面直方向とする。
結晶基板11の厚さは、250μm以下とすると、シリコンの使用量を減らせるため、シリコン基板を確保しやすくなり、低コスト化が図れる。その上、シリコン基板内で光励起により生成した正孔と電子とを裏面側のみで回収するバックコンタクト構造では、各励起子の自由行程の観点からも好ましい。
一方で、結晶基板11の厚さが過度に小さいと、機械的強度の低下が生じたり、外光(太陽光)が十分に吸収されず、短絡電流密度が減少したりする。このため、結晶基板11の厚さは、50μm以上が好ましく、70μm以上がより好ましい。結晶基板11の主面にテクスチャ構造TXが形成されている場合には、結晶基板11の厚さは、受光側及び裏面側のそれぞれの凹凸構造における凸の頂点を結んだ直線間の距離で表される。
真性半導体層12(12U、12p、12n)は、結晶基板11の両主面11S(11SU、11SB)を覆うことによって、結晶基板11への不純物の拡散を抑えつつ、表面パッシベーションを行う。なお、「真性(i型)」とは、導電性不純物を含まない完全な真性に限られず、シリコン系層が真性層として機能し得る範囲で微量のn型不純物又はp型不純物を含む「弱n型」又は「弱p型」の実質的に真性である層をも包含する。
真性半導体層12の材料は、特に限定されないが、非晶質シリコン系薄膜であってもよく、シリコンと水素とを含む水素化非晶質シリコン系薄膜(a−Si:H薄膜)であってもよい。なお、ここでいう非晶質とは、長周期で秩序を有していない構造を意味する。すなわち、完全な無秩序なだけでなく、短周期で秩序を有しているものも含まれる。また、真性半導体層12(12U、12p、12n)は、必須ではなく、必要に応じて、適宜形成すればよい。
また、真性半導体層12の厚さは、特に限定されないが、2nm以上20nm以下であってもよい。厚さが2nm以上であると、パッシベーション層としての効果が高まり、厚さが20nm以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。
真性半導体層12の形成方法は、特に限定されないが、プラズマCVD(Plasma enhanced Chemical Vapor Deposition)法が用いられる。この方法によると、単結晶シリコンへの不純物の拡散を抑制しつつ、基板表面のパッシベーションを有効に行える。また、プラズマCVD法であれば、真性半導体層12における層中の水素濃度をその厚さ方向で変化させることにより、キャリアの回収を行う上で有効なエネルギーギャッププロファイルの形成をも行える。
なお、プラズマCVD法による薄膜の成膜条件としては、例えば、基板温度が100℃以上300℃以下、圧力が20Pa以上2600Pa以下、及び高周波のパワー密度が0.003W/cm2以上0.5W/cm2以下であってもよい。
また、薄膜の形成に使用される原料ガスとしては、真性半導体層12の場合は、モノシラン(SiH4)及びジシラン(Si2H6)等のシリコン含有ガス、又はそれらのガスと水素(H2)とを混合したガスであってもよい。
なお、上記のガスに、メタン(CH4)、アンモニア(NH3)若しくはモノゲルマン(GeH4)等の異種の元素を含むガスを添加して、シリコンカーバイド(SiC)、シリコンナイトライド(SiNX)又はシリコンゲルマニウム(SIGe)等のシリコン合金を形成することにより、薄膜のエネルギーギャップを適宜変更してもよい。
導電型半導体層13としては、p型半導体層13pとn型半導体層13nとが挙げられる。図1に示すように、p型半導体層13pは、結晶基板11の裏側主面11SBの一部に真性半導体層12pを介して形成される。n型半導体層13nは、結晶基板11の裏側主面の他の一部に真性半導体層12nを介して形成される。すなわち、p型半導体層13pと結晶基板11との間、及びn型半導体層13nと結晶基板11との間に、それぞれパッシベーションの役割を果たす中間層として真性半導体層12が介在する。
p型半導体層13p及びn型半導体層13nの各厚さは、特に限定されないが、2nm以上20nm以下であってもよい。厚さが2nm以上であると、パッシベーション層としての効果が高まり、厚さが20nm以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。
p型半導体層13p及びn型半導体層13nは、結晶基板11の裏側において、p型半導体層13pとn型半導体層13nとが真性半導体層12を介して電気的に分離されるように配置される。導電型半導体層13の幅は、50μm以上3000μm以下であってよく、80μm以上500μm以下であってもよい。なお、半導体層12,13の幅及び電極層17,18の幅は、特に断りがない限り、パターン化された各層の一部分の長さで、パターン化により、例えば、線状になった一部分の延び方向と直交する方向の長さを意味する。
結晶基板11内で生成した光励起子(キャリア)が導電型半導体層13を介して取り出される場合、正孔は電子よりも有効質量が大きい。このため、輸送損を低減させるという観点から、p型半導体層13pがn型半導体層13nよりも幅が狭くてもよい。例えば、p型半導体層13pの幅は、n型半導体層13nの幅の0.5倍以上0.9倍以下であってもよく、また、0.6倍以上0.8倍以下であってもよい。
p型半導体層13pは、p型のドーパント(ホウ素等)が添加されたシリコン層であって、不純物拡散の抑制又は直列抵抗の抑制の観点から、非晶質シリコンで形成されてもよい。一方、n型半導体層13nは、n型のドーパント(リン等)が添加されたシリコン層であって、p型半導体層13pと同様に、非晶質シリコン層で形成されてもよい。
導電型半導体層13の原料ガスとしては、モノシラン(SiH4)若しくはジシラン(Si2H6)等のシリコン含有ガス、又はシリコン系ガスと水素(H2)との混合ガスを用いてもよい。ドーパントガスには、p型半導体層13pの形成にはジボラン(B2H6)等が用いられ、n型半導体層の形成にはホスフィン(PH3)等が用いられる。また、ホウ素(B)又はリン(P)といった不純物の添加量は微量でよいため、ドーパントガスを原料ガスで希釈した混合ガスを用いてもよい。
また、p型半導体層13p又はn型半導体層13nのエネルギーギャップの調整のために、メタン(CH4)、二酸化炭素(CO2)、アンモニア(NH3)又はモノゲルマン(GeH4)等の異種の元素を含むガスを添加することにより、p型半導体層13p又はn型半導体層13nが合金化されてもよい。
低反射層14は、太陽電池10が受けた光の反射を抑制する層である。低反射層14の材料には、光を透過する透光性の材料であれば、特に限定されないが、例えば、酸化ケイ素(SiOX)、窒化ケイ素(SiNX)、酸化亜鉛(ZnO)又は酸化チタン(TiOX)が挙げられる。また、低反射層14の形成方法としては、例えば、酸化亜鉛又は酸化チタン等の酸化物のナノ粒子を分散させた樹脂材料で塗布してもよい。
電極層15は、p型半導体層13p又はn型半導体層13nをそれぞれ覆うように形成されて、各導電型半導体層13と電気的に接続される。これにより、電極層15は、p型半導体層13p又はn型半導体層13nに生じるキャリアを導く輸送層として機能する。なお、各半導体層13p、13nに対応する電極層15p、15nは、乖離して配置されることで、p型半導体層13pとn型半導体層13nとの短絡を防止する。
また、p型半導体層13p及びn型半導体層13nとのそれぞれの電気的な接合の観点から、又は電極材料である金属の両半導体層13p、13nに対する原子の拡散を抑制するという観点から、透明導電性酸化物で構成された電極層15を、金属製の電極層とp型半導体層13pとの間及び金属製の電極層とn型半導体層13nとの間にそれぞれ設けてもよい。
本実施形態においては、透明導電性酸化物で形成される電極層15を透明電極層17と称し、金属製の電極層15を金属電極層18と称する。また、図2に示す結晶基板11の裏側主面11SBの平面図に示すように、それぞれ櫛歯形状を持つp型半導体層13p及びn型半導体層13nにおいて、櫛背部上に形成される電極層をバスバー部と称し、櫛歯部上に形成される電極層をフィンガ部と称することがある。
透明電極層17は、材料としては特に限定されないが、例えば、酸化亜鉛(ZnO)若しくは酸化インジウム(InOX)、又は酸化インジウムに種々の金属酸化物、例えば酸化チタン(TiOX)、酸化スズ(SnOX)、酸化タングステン(WOX)若しくは酸化モリブデン(MoOX)等を1重量%以上10重量%以下で添加した透明導電性酸化物が挙げられる。
透明電極層17の厚さは、20nm以上200nm以下であってもよい。この厚さに好適な透明電極層の形成方法には、例えば、スパッタ法等の物理気相堆積(PVD:physical Vapor Deposition)法、又は有機金属化合物と酸素又は水との反応を利用した金属有機化学気相堆積法(MOCVD:Metal-Organic Chemical Vapor Deposition)法等が挙げられる。
金属電極層18は、材料としては特に限定されないが、例えば、銀(Ag)、銅(Cu)、アルミニウム(Al)又はニッケル(Ni)等が挙げられる。
金属電極層18の厚さは、1μm以上80μm以下であってもよい。この厚さに好適な金属電極層18の形成方法には、材料ペーストをインクジェットによる印刷若しくはスクリーン印刷する印刷法、又はめっき法が挙げられる。但し、これには限定されず、真空プロセスを採用する場合には、蒸着又はスパッタリング法を採用してもよい。
また、p型半導体層13p及びn型半導体層13nにおける櫛歯部の幅と、該櫛歯部の上に形成される金属電極層18の幅とは、同程度であってもよい。但し、櫛歯部の幅と比べて、金属電極層18の幅が狭くてもよい。また、金属電極層18同士のリークが防止される構成であれば、櫛歯部の幅と比べて、金属電極層18の幅が広くてもよい。
本実施形態においては、結晶基板11の裏側主面11SBの上に、真性半導体層12、導電型半導体層13、低反射層14及び電極層15を積層した状態で、各接合面のパッシベーション、導電型半導体層13及びその界面における欠陥準位の発生の抑制、並びに透明電極層17における透明導電性酸化物の結晶化を目的として、所定のアニール処理を施す。
本実施形態に係るアニール処理には、例えば、上記の各層を形成した結晶基板11を150℃以上200℃以下に加熱したオーブンに投入して行うアニール処理が挙げられる。この場合、オーブン内の雰囲気は、大気でもよく、さらには、水素又は窒素を用いると、より効果的なアニール処理を行える。また、このアニール処理は、各層を形成した結晶基板11に、赤外線ヒータにより赤外線を照射させるRTA(Rapid Thermal Annealing)処理であってもよい。
[太陽電池の製造方法]
以下、本実施形態に係る太陽電池10の製造方法について図3〜図9を参照しながら説明する。
まず、図3に示すように、表側主面11SU及び裏側主面11SBにそれぞれテクスチャ構造TXを有する結晶基板11を準備する。
次に、図4に示すように、結晶基板11の表側主面11SUの上に、例えば真性半導体層12Uを形成する。続いて、形成した真性半導体層12Uの上に低反射層14を形成する。低反射層14には、光閉じ込めの観点から、適した光吸収係数及び屈折率を有するシリコンナイトライド(SiNX)又はシリコンオキサイド(SiOX)が用いられる。本工程は、図3と図5の間に実施しても良いが、特に限定はされず、リフトオフ層LF除去後に実施しても良い。リフトオフ層LF除去後に実施する場合、表側主面11SU上を、リフトオフ層LFまたは真性半導体層12nまたはn型半導体層13nの少なくともいずれか一つが被覆するようにリフトオフ層LFを除去することで、低反射層14の密着性を向上させることができる。
次に、図5に示すように、結晶基板11の裏側主面11SBの上に、例えばi型非晶質シリコンを用いた真性半導体層12pを形成する。続いて、形成した真性半導体層12pの上に、p型半導体層13pを形成する。これにより、結晶基板11における一方の主面である裏側主面11SBの上に、p型半導体層13pが形成される。このように、本実施形態においては、p型半導体層(第1半導体層)13pを形成する工程は、p型半導体層13pを形成するよりも前に、結晶基板(半導体基板)11の一方の主面(裏側主面)11Sの上に真性半導体層(第1真性半導体層)12pを形成する工程を含む。
その後、形成したp型半導体層13pの上に、リフトオフ層LFを形成する。具体的には、p型半導体層13pの上に、酸化ケイ素(SiOX)を主成分とするリフトオフ層LFを形成する。
次に、図6に示すように、結晶基板11の裏側主面11SBにおいて、リフトオフ層LF及びp型半導体層13pをパターニングする。これにより、p型半導体層13pが選択的に除去されて、p型半導体層13pが形成されない非形成領域NAが生じる。一方、結晶基板11の裏側主面11SBでエッチングされなかった領域には、少なくともリフトオフ層LF及びp型半導体層13pが残る。
このようなパターニング工程は、フォトリソグラフィ法、例えば所定のパターンを有するレジスト膜(不図示)をリフトオフ層LFの上に形成し、形成したレジスト膜によってマスクされた領域をエッチングすることにより実現され得る。図6に示すように、真性半導体層12p、p型半導体層13p及びリフトオフ層LFの各層をパターニングすることにより、結晶基板11の裏側主面11SBの一部の領域に非形成領域NA、すなわち裏側主面11SBの露出領域が生じる。なお、非形成領域NAについての詳細は後述する。
図6に示す工程で使用するエッチング溶液として、例えばフッ化水素酸と酸化性溶液との混合溶液(例えばフッ硝酸)、又はオゾンをフッ化水素酸に溶解させた溶液(以下、オゾン/フッ酸液)が挙げられる。この場合のエッチング溶液は、第2エッチング溶液に相当する。また、リフトオフ層LFのエッチングに寄与するエッチング剤はフッ化水素である。なお、ここでのパターニングは、エッチング溶液を用いたウエットエッチングには限定されない。パターニングは、例えばドライエッチングであってもよく、エッチングペースト等を用いたパターン印刷であってもよい。
次に、図7に示すように、リフトオフ層LF、p型半導体層13p及び真性半導体層12pを含め、結晶基板11の裏側主面11SBの上に、真性半導体層12n及びn型半導体層13nを順次形成する。このように、本実施形態においては、n型半導体層(第2半導体層)13nを形成する工程は、n型半導体層13nを形成するよりも前に、結晶基板(半導体基板)11のリフトオフ層LF及びp型半導体層を含む一方の主面(裏側主面)11Sの上に真性半導体層(第2真性半導体層)12nを形成する工程を含む。これにより、真性半導体層12nとn型半導体層13nとの積層膜が、非形成領域NA上と、リフトオフ層LFの表面及び側面(端面)と、リフトオフ層LF、p型半導体層13p及び真性半導体層12pの側面(端面)とを覆うように形成される。
次に、図8に示すように、エッチング溶液を用いて、積層したリフトオフ層LFを除去することにより、リフトオフ層LFを覆うn型半導体層13n及び真性半導体層12nを結晶基板11から除去する。なお、このパターニングに使用するエッチング溶液としては、例えば、フッ化水素酸が用いられる。
図8に示す工程では、二つの主面の少なくともいずれか一方の面が、リフトオフ層LFまたは真性半導体層12nまたはn型半導体層13nの少なくともいずれか一つによって被覆されるように、リフトオフ層LFを除去する。図8では、p型半導体層13pの一部がリフトオフ層LFによって被覆されるように、リフトオフ層LFを除去した例を示している。すなわち、図10に示すように、リフトオフ層LFの一部がp型半導体層13上に残存して、p型半導体層13pにおける結晶基板11とは反対側の面の一部が、残存するリフトオフ層LFによって覆われるように、リフトオフ層LFが除去される。
次に、図9に示すように、結晶基板11における裏側主面11SBの上、すなわち、p型半導体層13p及びn型半導体層13nのそれぞれに、例えば、マスクを用いたスパッタリング法により、分離溝25を生じさせるように透明電極層17(17p、17n)を形成する。なお、透明電極層17(17p、17n)の形成は、スパッタリング法に代えて、以下のようにしてもよい。例えば、マスクを用いずに透明導電性酸化物膜を裏側主面11SB上の全面に成膜し、その後、フォトリソグラフィ法により、p型半導体層13p上及びn型半導体層13n上にそれぞれ透明導電性酸化物膜を残すエッチングを行って形成してもよい。ここで、p型半導体層13pとn型半導体層13nとを互いに分離絶縁する分離溝25を形成することにより、リークが発生し難くなる。
その後、透明電極層17の上に、例えば開口部を有するメッシュスクリーン(不図示)を用いて、線状の金属電極層18(18p、18n)を形成する。
以上の工程により、裏面接合型の太陽電池10が形成される。
(まとめ及び効果)
上述した太陽電池10の製造方法から以下のことがいえる。
まず、図8に示す工程では、エッチング液により、リフトオフ層LFを除去すると、このリフトオフ層LFの上に堆積していた真性半導体層12n及びn型半導体層13nも結晶基板11から同時に除去される(いわゆるリフトオフ)。この工程では、図6に示す工程での、例えばフォトリソグラフィ法を用いた場合と比べて、フォトリソグラフィ法に使用するレジスト塗布工程及び現像工程を要しない。このため、n型半導体層13nが簡便にパターン化される。
また、p型半導体層13pまたはn型半導体層13nの少なくともいずれか一方の一部がリフトオフ層LFによって被覆されていることにより、p型半導体層13pまたはn型半導体層13nの領域における透明電極層17の密着性が向上される。以下では、p型半導体層13p上が被覆されている例について説明するが、n型半導体層13nについても同様の議論が成り立つ。すなわち、p型半導体層13p上にリフトオフ層LFの一部(以下、被覆部19という)が残渣として残っていると、被覆部19の分だけ表面積が広がって、p型半導体層13pの領域において、透明電極層17の接触面積が広くなる。また、例えば、透明電極層17が酸化スズ-酸化インジウム(ITO)で構成されている場合、ケイ素よりも酸化ケイ素の方がITOに対する密着性が高いため、酸化ケイ素を主成分とする被覆部19があれば、透明電極層17がp型半導体層13pから剥がれにくくなる。これらの結果、p型半導体層13pの領域における透明電極層17の密着性が向上する。
一方で、被覆部19が多すぎると、透明電極層17とp型半導体層13pとの接触面積が減るため、透明電極層17とp型半導体層13pとの間の直列抵抗が高くなったり、太陽電池10のI−V特性が悪化したりするおそれがある。このため、p型半導体層13pにおける被覆部19で覆われた部分の面積をS1とし、p型半導体層13pにおける結晶基板11とは反対側の面全体の面積をS2としたときに、以下の式:
(被覆率(%))=100 × S1/S2
で定義される被覆率が0.2%以上16%以下であることが好ましい。被覆率が0.2%以上16%以下であれば、透明電極層17の密着性を向上させつつ、透明電極層17とp型半導体層13pとの接触面積を好適に確保することができる。
また、前記被覆率が0.2%以上16%以下であったとしても、局所的にサイズの大きい被覆部19があると、p型半導体層13p中の励起子(p型半導体の場合は正孔)の有効質量と自由行程との関係から、p型半導体層13pから該励起子を適切に回収できなくなるおそれがある。このため、結晶基板11の面直方向における裏型主面SB11側から見て、被覆部19の最大の長さが2.0μm以下であることが好ましい。これにより、透明電極層17の密着性を向上させつつ、p型半導体層13pから励起子を適切に回収することができる。
前記被覆率は、例えば、リフトオフ層LFをp型半導体層13p上に堆積する工程を工夫することで調整することができる。具体的には、図12に示すように、リフトオフ層LFをp型半導体層13p上に堆積する際に、リフトオフ層LFを構成する元素からなる粒子(ここでは、シリコン粒子又は酸化ケイ素の粒子。以下、結晶粒20という)を混入させるようにする。一般に、リフトオフ層LFは、リフトオフの際にエッチングしやすいようにアモルファスで構成される。密度の影響等から、結晶粒20はアモルファスに比べてエッチング速度が遅いため、リフトオフ層LFにおけるアモルファスの部分が溶解されても、結晶粒20は溶解されずにp型半導体層13p上に残ることができる。このため、混入させる結晶粒の量を調整すれば、前記被覆率を調整することができる。
また、本実施形態のようにリフトオフ層LFが酸化ケイ素を主成分とする場合、リフトオフ層LFの屈折率を調整することにより、前記被覆率を調整することもできる。すなわち、屈折率は密度と比例関係にあり、屈折率が高い場合には基本的に密度も高くなる。密度が高くなると、エッチングレートが小さくなるため、被覆部19が発生しやすくなる。このため、リフトオフ層LFの屈折率を高くすれば、前記被覆率を大きくすることができる。前記被覆率を0.2%以上16%以下にする観点から、屈折率は、632nmの波長の光における値が1.45以上1.90以下であることが好ましい。
なお、酸化ケイ素を主成分とするリフトオフ層LFにおいて、屈折率の調整は、例えば、CVD法を用いた成膜において圧力を調整することによって可能となる。詳しくは、圧力を高くすることにより、密な構造を得やすくなり、屈折率の高いリフトオフ層LFを得やすくなる。
リフトオフ層LFに結晶粒を混入させる方法と、リフトオフ層LFの屈折率を調整する方法とは、それぞれ単独で用いてもよいし、両方用いてもよい。
リフトオフ層LFに結晶粒20を混入させる方法、及び、リフトオフ層LFの屈折率を調整する方法のいずれの方法においても、リフトオフ層LFを複数の層で構成することが好ましい。例えば、図12に示すように、リフトオフ層LFを、p型半導体層13p上に積層される第1リフトオフ層LF1と、該第1リフトオフ層LF1上に積層される第2リフトオフ層LF2との2層で構成する場合、2層のうち第1リフトオフ層LF1のみ、結晶粒20を混入させたり屈折率を高くしたりする。これにより、リフトオフ層LFを除去するのにかかる時間をできる限り短くしつつ、前記被覆率を調整することができる。なお、リフトオフ層LFを複数の層で構成する場合、リフトオフ層LFを3層以上で構成してもよいが、製造コストや生産性を考慮すると、2層で構成することが好ましい。
リフトオフ層LFが単数である場合も複数である場合も、リフトオフ層LFの膜厚は、全体として20nm以上600nm以下であることが好ましく、特には50nm以上450nm以下であると好ましい。リフトオフ層LFが複数である場合には、この範囲内で、p型半導体層13pに最も近い層の厚膜が最も薄いことが好ましい。
また、結晶基板11がテクスチャ構造TXを有しており、この結晶基板11の裏側主面11SBの上に形成されるp型半導体層13p及びn型半導体層13nの各面には、テクスチャ構造TXを反映したテクスチャ構造(第2テクスチャ構造)が含まれると好ましい。
表面にテクスチャ構造TXを有する導電型半導体層13であると、テクスチャ構造TXの凹凸に起因して、エッチング溶液が半導体層13に染み込みやすくなる。このため、導電型半導体層13が除去されやすく、すなわちパターニングされやすくなる。
なお、本実施形態においては、結晶基板11の両主面11S、すなわち、表側主面11SUと裏側主面11SBとにテクスチャ構造TX(第1テクスチャ構造)を設けたが、いずれか一方の主面に設けてもよい。すなわち、テクスチャ構造TXを表側主面11SUに設けた場合は、受光した光の取り込み効果及び閉じ込め効果が高くなる。一方、テクスチャ構造TXを裏側主面11SBに設けた場合は、光の取り込み効果が向上すると共に、導電型半導体層13のパターニングが容易となる。従って、結晶基板11のテクスチャ構造TXは、少なくとも一方の主面11Sに設ければよい。また、本実施形態においては、両主面11Sのテクスチャ構造TXを同一パターンとしたが、これに限られず、表側主面11SUと裏側主面11SBとでテクスチャ構造TXの凹凸の大きさを変えてもよい。
図4に示す低反射層形成工程についても、リフトオフ層LF除去後に実施する場合、表側主面11SU上を、リフトオフ層LFまたは真性半導体層12nまたはn型半導体層13nの少なくともいずれか一つが被覆するようにリフトオフ層LFを除去することで、低反射層14の密着性を向上させることができる。
なお、図6に示す工程では、結晶基板11の裏側主面11SBが非形成領域NAにおいて露出しているが、これに限定されない。すなわち、裏側主面11SBの非形成領域NAの上に、真性半導体層12pが残っていても構わない。p型半導体層13pが選択的に除去されることであり、p型半導体層13pが除去された領域が非形成領域NAになっていればよい。
このような場合には、残存したリフトオフ層LF及び非形成領域NAの上に、n型半導体層13nを堆積する前に、真性半導体層12nを形成する工程を減らすことができる。
また、例えば、リフトオフ層LFを前記第1リフトオフ層LF1と前記第2リフトオフ層LF2との2層で構成する場合、図6に示す工程では、第2リフトオフ層LF2に開口部を形成し、エッチング液を、形成した開口部を通して、第1リフトオフ層LF1に付着させ、エッチング溶液が付着した層を除去してもよい。さらには、図6に示す工程では、上述のようにしてリフトオフ層LFを除去すると共に、p型半導体層13pにもエッチング溶液を付着させ、エッチング溶液が付着したp型半導体層13pを除去してもよい。なお、この開口部の形成には、例えば、クラックを発生させたりすることが挙げられる。
このように、第2リフトオフ層LF2に開口部を形成し、その開口部からエッチング溶液を通すことにより、エッチング溶液が第2リフトオフ層LF2、さらには第1リフトオフ層LF1に確実に付着する。このため、リフトオフ層LFの全体が効率良く除去される。その上、リフトオフ層LFが除去されることにより、このリフトオフの層LFで覆われていたp型半導体層13pにもエッチング溶液が確実に付着することにより、p型半導体層13pも除去される。これにより、リフトオフ層LF及びp型半導体層13pの溶け残りが抑えられる。
ここに開示された技術は、前記実施形態に限られるものではなく、請求の範囲の主旨を逸脱しない範囲で代用が可能である。
例えば、前述の実施形態では、図5で示す工程で使用する半導体層は、p型半導体層13pであったが、これに限らず、n型半導体層13nであっても構わない。また、結晶基板11の導電型も特に限定されず、p型であってもn型であってもよい。
上述の実施形態は単なる例示に過ぎず、本開示の技術の範囲を限定的に解釈してはならない。本開示の技術の範囲は請求の範囲によって定義され、請求の範囲の均等範囲に属する変形や変更は、全て本開示の技術の範囲内のものである。
以下、本開示に係る技術を実施例により具体的に説明する。但し、本開示に係る技術はこれらの実施例に限定されない。実施例及び比較例は、以下のようにして作製した([表1]を参照)。なお、以下の説明では、実施例1〜3及び比較例1〜3において、条件が同じものについては、特に区別していない。
[結晶基板]
まず、結晶基板として、厚さが200μmの単結晶シリコン基板を採用した。単結晶シリコン基板の両主面に異方性エッチングを行った。これにより、結晶基板にピラミッド型のテクスチャ構造が形成された。
[真性半導体層]
結晶基板をCVD装置に導入し、導入した結晶基板の両主面に、シリコン製の真性半導体層(膜厚8nm)を形成した。製膜条件は、基板温度を150℃、圧力を120Pa、SiH4/H2流量比の値を3/10、及びパワー密度を0.011W/cm2とした。
[p型半導体層(第1導電型半導体層)]
両主面に真性半導体層を形成した結晶基板をCVD装置に導入し、裏側主面の真性半導体層の上に、p型水素化非晶質シリコン系薄膜(膜厚10nm)を形成した。製膜条件は、基板温度を150℃、圧力を60Pa、SiH4/B2H6流量比の値を1/3、及びパワー密度を0.01W/cm2とした。また、B2H6ガスの流量は、B2H6がH2により5000ppmまで希釈された希釈ガスの流量である。
[リフトオフ層]
プラズマCVD装置を用いて、p型水素化非晶質シリコン系薄膜の上に、主成分を酸化ケイ素(SiOX)とするリフトオフ層を200nmの膜厚となるように形成した。
実施例1では、リフトオフ層の製膜条件は、基板温度を150℃、圧力を50Pa、SiH4/CO2/H2流量比の値を1/10/750、及びパワー密度を0.15W/cm2とした。実施例2では、SiH4/CO2/H2流量比の値を1/10/650とし、これ以外の条件は実施例1と同じ製膜条件にした。実施例3では、SiH4/CO2/H2流量比の値を1/10/550とし、これ以外の条件は実施例1と同じ製膜条件にした。
比較例1では、SiH4/CO2/H2流量比の値を1/4/750としたこと以外は、実施例1〜3と同様の製膜条件とした。
比較例2では、SiH4/CO2/H2流量比の値を1/30/1000としたこと以外は、実施例1〜3と同様の製膜条件とした。
比較例3では、SiH4/CO2/H2流量比の値を1/10/350としたこと以外は、実施例1〜3と同様の製膜条件とした。
[リフトオフ層及び第1導電型半導体層のパターニング]
まず、リフトオフ層が形成された結晶基板の裏側主面に感光性レジスト膜を製膜した。これをフォトリソグラフィ法により露光・現像を行い、リフトオフ層、p型半導体層及び真性半導体層を除去する領域を露出させた。複数の層が形成された結晶基板を、エッチング剤として1重量%のフッ化水素を含有する加水フッ硝酸に浸漬し、リフトオフ層を除去した。純粋によるリンスの後に、5.5重量%のフッ化水素酸に20ppmのオゾンを混合したオゾン/フッ酸液に浸漬し、リフトオフ層の除去により露出したp型半導体層とその直下の真性半導体層とを除去した。以下、この工程をパターニング工程という。
[n型半導体層(第2導電型半導体層)]
第1半導体層パターニング工程の後に、露出した裏側主面を濃度が2重量%のフッ化水素酸によって洗浄した結晶基板をCVD装置に導入し、裏側主面に真性半導体層(膜厚8nm)を1回目の真性半導体層と同様の成膜条件で形成した。続いて、形成した真性半導体層の上に、n型水素化非晶質シリコン系薄膜(膜厚10nm)を形成した。製膜条件は、基板温度が150℃、圧力が60Pa、SiH4/PH3/H2流量比の値が1/2、及びパワー密度が0.01W/cm2とした。また、PH3ガスの流量は、PH3がH2により5000ppmまで希釈された希釈ガスの流量である。
[リフトオフ層及び第2導電型半導体層の除去]
n型半導体層が形成された結晶基板を、5重量%のフッ化水素酸に浸漬して、リフトオフ層、そのリフトオフ層を覆うn型半導体層、及びリフトオフ層とn型半導体層との間にある真性半導体層をまとめて除去した。以下、この工程をリフトオフ工程という。
[電極層、低反射層]
マグネトロンスパッタリング装置を用いて、透明電極層の基となる酸化物膜(膜厚100nm)を、結晶基板の導電型半導体層の上に形成した。また、低反射層として、結晶基板の受光面側に窒化シリコン層を形成した。透明導電性酸化物としては、酸化スズを濃度10重量%で含有した酸化インジウム(ITO)をターゲットとして使用した。装置のチャンバ内にアルゴンと酸素との混合ガスを導入し、チャンバ内の圧力を0.6Paに設定した。アルゴンと酸素との混合比率は、抵抗率が最も低くなる(いわゆるボトム)条件とした。また、直流電源を用いて、0.4W/cm2の電力密度で成膜を行った。
次に、フォトリソグラフィ法により、導電型半導体層(p型半導体層及びn型半導体層)上の透明導電性酸化物膜のみを残すようにエッチングして、透明電極層を形成した。このエッチングにより形成された透明電極層により、p型半導体層上の透明導電性酸化物膜と、n型半導体層上の透明導電性酸化物膜との間での導通が防止された。
さらに、透明電極層の上に、銀ペースト(藤倉化成製:ドータイトFA−333)を希釈せずにスクリーン印刷し、温度が150℃のオーブンで60分間の加熱処理を行った。これにより、金属電極層が形成された。
次に、バックコンタクト型の太陽電池に対する評価方法について説明する。評価結果は、[表1]、図13及び図14を参照とする。
[膜厚及びエッチング性の評価]
リフトオフ層の膜厚又はエッチング状態は、SEM(フィールドエミッション型走査型電子顕微鏡S4800:日立ハイテクノロジーズ社製)を用いて評価した。第1半導体層パターニング工程の後に、設計上のパターニング除去領域に従ってエッチングされている場合には「○」とし、リフトオフ層が過剰にエッチングされ、太陽電池特性に悪影響が出た場合には「×」とした。
[屈折率の評価]
リフトオフ層の屈折率は、ガラス基板上に、実施例1〜3及び比較例1〜3の製膜条件と同じ条件で製膜された薄膜の屈折率を、分光エリプソメトリー(商品名M2000、ジェー・エー・ウーラム社製)にて測定することにより求めた。フィッティング結果から、632nmの波長の光における屈折率を抽出した。
[被覆率の評価]
リフトオフ工程後の結晶基板の裏面を、レーザーマイクロスコープ(装置名OPTELICS、レーザーテック社製)を用いて、100倍の倍率で第1導電型半導体層の表面を観察した。画像処理により、被覆部と第1導電型半導体層を色分けして、第1導電型半導体層における被覆部で覆われた部分の面積を計算した。そして、第1導電型半導体層における被覆部で覆われた部分の面積をS1とし、第1導電型半導体層における結晶基板とは反対側の面全体の面積をS2として、以下の式:
(被覆率(%))=100 × S1/S2
によって、被覆率を算出した。
[密着性の評価]
電極を形成した太陽電池セルに対して、JIS Z1522に規定された粘着テープを
貼り付け、垂直に引っ張って評価した。引っ張ったときに電極層の剥離が起きた場合には「×」とし、電極層の剥離が起こらなければ「○」とした。
[I−V特性の評価]
AM(エアマス:air mass)1.5の基準太陽光を100mW/cm2の光量で照射したときのI−Vカーブを観測した。−1.0V〜+1.5Vで走査して、I−VカーブがS字状になっていた場合(−1.0V〜+1.5Vの範囲に極値点が存在する場合)には「×」とし、I−VカーブにS字状の変化が見られなかった場合には「〇」とした。
[変換効率の評価]
ソーラシミュレータにより、AM(エアマス:air mass)1.5の基準太陽光を100mW/cm2の光量で照射して、太陽電池の変換効率(Eff(%))を測定した。実施例1の変換効率(太陽電池特性)を1.00とし、その相対値を[表1]に記載した。
[信頼性の評価]
電極を形成した太陽電池セルをガラスとバックシートとでラミレートしたモジュールを、温度85℃、湿度85%の環境試験に投入して、3000時間後の変換効率(Eff(%))を測定した。変換効率の測定は、ソーラシミュレータにより、AM(エアマス:air mass)1.5の基準太陽光を100mW/cm2の光量で照射して測定した。初期の変換効率を1.00として、その相対値を[表1]に記載した。
Figure 2021034518
実施例1〜3は、電極の密着性、I−V特性、太陽電池特性及び信頼性の全てにおいて良好であった。
実施例1〜3及び比較例1〜3の結果をみると、被覆部が形成されているもの(比較例2以外のもの)については、電極層の密着性が良好であることが確認された。一方で、被覆率が高すぎる場合、I−V特性が悪化して、太陽電池特定が悪化することがわかった。これは、第1導電型半導体層における被覆部で覆われた部分からは励起子を取り出すことができないことが原因であると考えられる。すなわち、電極層の密着性を向上させつつ、太陽電池特性の悪化を抑制するには、被覆率を適切な範囲にする必要があることが確認された。図13を参照すると、実施例1の太陽電池特性を1.00としたときに、太陽電池特性を0.80以上にするためには、被覆率を0.2%以上16%以下にすればよいことが分かる。このことから、本開示の技術では、0.2%以上16%以下の範囲が好ましい被覆率の範囲であるとしている。
また、実施例1〜3及び比較例1〜3の結果をみると、リフトオフ層の屈折率が高いほど、被覆率が高くなることが確認された。これは、屈折率が高いものほど、密度が高くなって、エッチングの際に溶解しにくくなるためであると考えられる。さらに、屈折率が低すぎると、パターニング工程においてリフトオフ層が過剰にエッチングされてしまうことが分かった。これは、密度が低くなってリフトオフ層の構造が疎になり、エッチングの際の溶解速度が大きくなったためと考えられる。図14を参照すると、実施例1の太陽電池特性を1.00としたときに、太陽電池特性を0.80以上にするためには、632nmの波長の光における屈折率を1.45以上1.90以下にすればよいことが分かる。このことから、本開示の技術では、1.45以上1.90以下の範囲が好ましい屈折率の範囲であるとしている。
総括すると、第1導電型半導体層の一部をリフトオフ層によって被覆することで、第1導電型半導体層と電極層との電気的なコンタクト(密着性)が良好になるという結果が得られた。特に、実施例は比較例と比べ、被覆率を適切な範囲にすることにより、太陽電池特性が良好になるという結果を得た。これは、リフトオフ層を構成する物質(ここでは酸化ケイ素)を、第1導電型半導体層上に適度に残すことで、第1導電型半導体層と電極層との間において、密着性を向上させるだけで無く、直列抵抗の上昇をも抑制されるためと考えられる。
また、リフトオフ層の屈折率を適切な値にすることで、被覆率を前記適切な範囲にすることが可能であるという結果を得た。特に、リフトオフ層の屈折率が低すぎると、パターニング工程において、リフトオフ層が過剰に除去されてしまうため、十分な太陽電池特性を得ることができないという結果が得られた。密着性が劣るものについては、特に信頼性に課題があることがわかった。
10 太陽電池
11 結晶基板(半導体基板)
12 真性半導体層
13 導電型半導体層
13p p型半導体層[第1導電型の第1半導体層/第2導電型の第2半導体層]
13n n型半導体層[第2導電型の第2半導体層/第1導電型の第1半導体層]
15 電極層
17 透明電極層
18 金属電極層
19 被覆部
20 結晶粒(リフトオフ層を構成する物質の結晶からなる粒)
LF リフトオフ層

Claims (7)

  1. 半導体基板における互いに対向する2つの主面の一方の主面上に、第1導電型の第1半導体層を形成する工程と、
    前記第1半導体層上にリフトオフ層を積層する工程と、
    前記第1半導体層及び前記リフトオフ層を選択的に除去する工程と、
    前記第1半導体層及び前記リフトオフ層を含む前記一方の主面上に、第2導電型の第2半導体層を形成する工程と、
    前記リフトオフ層を除去することにより、前記リフトオフ層を覆う前記第2半導体層を除去する工程と、
    前記第1半導体層及び前記第2半導体層のそれぞれの上に、酸化物からなる透明電極層を形成する工程と、を含み、
    前記リフトオフ層を除去する工程では、前記リフトオフ層を覆う前記第2半導体層が除去された状態において、前記第1半導体層、前記第2半導体層、および前記2つの主面の他方の主面からなる群から選ばれる1以上の面上の少なくとも一部が、前記リフトオフ層、および/または、前記第2半導体層を構成する材料によって被覆されるように、前記リフトオフ層を除去する太陽電池の製造方法。
  2. 請求項1に記載の太陽電池の製造方法であって、
    前記リフトオフ層を除去する工程では、前記リフトオフ層を覆う前記第2半導体層が除去された状態において、前記他方の主面上の一部が、前記リフトオフ層、および/または、前記第2半導体層を構成する材料によって被覆されるように、前記リフトオフ層を除去し、さらに、
    前記リフトオフ層を除去する工程の後に、前記他方の主面上に反射防止膜を形成する工程を含む、太陽電池の製造方法

  3. 請求項1、又は請求項2に記載の太陽電池の製造方法であって、
    前記リフトオフ層を除去する工程では、前記リフトオフ層を覆う前記第2半導体層が除去された状態において、前記第1半導体層、前記第2半導体層面上の一部が、前記リフトオフ層、および/または、前記第2半導体層を構成する材料によって被覆されるように、前記リフトオフ層を除去し、かつ、
    前記第2半導体層上の一部を被覆する、前記リフトオフ層、および/または、前記第2半導体層を構成する材料による被覆部の面積をTとし、
    前記第2半導体層の前記半導体基板とは反対側の面の面積をTとしたときに、100×T/Tで表されるT被覆率(%)が、0.2%以上、16%以下である、太陽電池の製造方法。
  4. 請求項1〜3のいずれかに記載の太陽電池の製造方法であって、
    前記リフトオフ層を除去する工程では、前記リフトオフ層を覆う前記第2半導体層が除去された状態において、前記第1半導体層の一部が、前記リフトオフ層を構成する材料によって被覆されるように、前記リフトオフ層を除去し、かつ、
    前記第1半導体層上の一部を被覆する、前記リフトオフ層を構成する材料による被覆部の面積をSとし、
    前記第1半導体層の前記半導体基板とは反対側の面の面積をSとしたときに、以下の式:
    (被覆率(%))=100 × S/S
    で定義される被覆率が、0.2%以上、16%以下である、太陽電池の製造方法。
  5. 請求項4に記載の太陽電池の製造方法であって、
    前記半導体基板の面直方向における前記一方の主面側から見て、前記被覆部の最大の長さが2.0μm以下である、太陽電池の製造方法。
  6. 請求項1〜5のいずれかに記載の太陽電池の製造方法であって、
    前記第1半導体層上に前記リフトオフ層を積層する工程において、
    前記リフトオフ層が単数である場合には当該リフトオフ層を積層するとき、
    前記リフトオフ層が複数の場合には前記第1半導体層に最も近い層を積層するときに、
    当該リフトオフ層に、当該リフトオフ層を構成する元素からなる粒子を混入させる、太陽電池の製造方法。
  7. 請求項1〜6のいずれかに記載の太陽電池の製造方法であって、
    前記半導体基板が、前記2つの主面に第1テクスチャ構造をそれぞれ有しており、
    前記半導体基板の前記一方の主面に形成された前記第1半導体層及び前記第2半導体層が、前記第1テクスチャ構造を反映した第2テクスチャ構造を含む、太陽電池の製造方法。
JP2019152164A 2019-08-22 2019-08-22 太陽電池の製造方法 Active JP7353865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019152164A JP7353865B2 (ja) 2019-08-22 2019-08-22 太陽電池の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019152164A JP7353865B2 (ja) 2019-08-22 2019-08-22 太陽電池の製造方法

Publications (2)

Publication Number Publication Date
JP2021034518A true JP2021034518A (ja) 2021-03-01
JP7353865B2 JP7353865B2 (ja) 2023-10-02

Family

ID=74677652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019152164A Active JP7353865B2 (ja) 2019-08-22 2019-08-22 太陽電池の製造方法

Country Status (1)

Country Link
JP (1) JP7353865B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283339A (ja) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
WO2012132655A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
JP2012526399A (ja) * 2009-05-08 2012-10-25 1366 テクノロジーズ インク. 堆積膜の選択的除去のための多孔質リフトオフ層
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
US20160359058A1 (en) * 2015-06-08 2016-12-08 Stanislau Herasimenka Selective Plating of Copper on Transparent Conductive Oxide, Solar Cell Structure and Manufacturing Method
WO2019138613A1 (ja) * 2018-01-09 2019-07-18 株式会社カネカ 太陽電池の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283339A (ja) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2012526399A (ja) * 2009-05-08 2012-10-25 1366 テクノロジーズ インク. 堆積膜の選択的除去のための多孔質リフトオフ層
WO2012132655A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
US20160359058A1 (en) * 2015-06-08 2016-12-08 Stanislau Herasimenka Selective Plating of Copper on Transparent Conductive Oxide, Solar Cell Structure and Manufacturing Method
WO2019138613A1 (ja) * 2018-01-09 2019-07-18 株式会社カネカ 太陽電池の製造方法

Also Published As

Publication number Publication date
JP7353865B2 (ja) 2023-10-02

Similar Documents

Publication Publication Date Title
US9722101B2 (en) Solar cell, solar cell manufacturing method, and solar cell module
JP5863391B2 (ja) 結晶シリコン系太陽電池の製造方法
JP5174635B2 (ja) 太陽電池素子
JP5584845B1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JPWO2019216339A1 (ja) 太陽電池の製造方法及びそれに用いるホルダ
JP7228561B2 (ja) 太陽電池の製造方法
US9761752B2 (en) Solar cell, solar cell module, method for manufacturing solar cell, and method for manufacturing solar cell module
JP2019169599A (ja) 太陽電池の製造方法、および、太陽電池
WO2019181834A1 (ja) 太陽電池の製造方法、および、太陽電池
JP7281444B2 (ja) 太陽電池の製造方法
WO2019138613A1 (ja) 太陽電池の製造方法
WO2019163646A1 (ja) 太陽電池の製造方法
JP7183245B2 (ja) 太陽電池の製造方法
JP2011077454A (ja) 結晶シリコン系太陽電池とその製造方法
JP7353865B2 (ja) 太陽電池の製造方法
JP7237920B2 (ja) 太陽電池の製造方法
US10930810B2 (en) Solar cell and method of manufacturing solar cell
JPWO2015145886A1 (ja) 電極パターンの形成方法及び太陽電池の製造方法
WO2020105265A1 (ja) 太陽電池の製造方法
WO2020022044A1 (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230920

R150 Certificate of patent or registration of utility model

Ref document number: 7353865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150