JPWO2019216339A1 - 太陽電池の製造方法及びそれに用いるホルダ - Google Patents

太陽電池の製造方法及びそれに用いるホルダ Download PDF

Info

Publication number
JPWO2019216339A1
JPWO2019216339A1 JP2020518316A JP2020518316A JPWO2019216339A1 JP WO2019216339 A1 JPWO2019216339 A1 JP WO2019216339A1 JP 2020518316 A JP2020518316 A JP 2020518316A JP 2020518316 A JP2020518316 A JP 2020518316A JP WO2019216339 A1 JPWO2019216339 A1 JP WO2019216339A1
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
solar cell
lift
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020518316A
Other languages
English (en)
Other versions
JP7361023B2 (ja
Inventor
邦裕 中野
邦裕 中野
良太 三島
良太 三島
小西　克典
克典 小西
崇 口山
崇 口山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2019216339A1 publication Critical patent/JPWO2019216339A1/ja
Application granted granted Critical
Publication of JP7361023B2 publication Critical patent/JP7361023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H01L31/1888—Manufacture of transparent electrodes, e.g. TCO, ITO methods for etching transparent electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

結晶基板１１の一方の主面１１Ｓ上に、第１導電型の第１半導体層１３ｐを形成する工程と、第１半導体層１３ｐの上にリフトオフ層ＬＦを形成する工程と、リフトオフ層ＬＦ及び第１半導体層１３ｐを選択的に除去する工程と、リフトオフ層ＬＦ及び第１半導体層１３ｐを含む一方の主面１１Ｓ上に、第２導電型の第２半導体層１３ｎを形成する工程と、エッチング溶液を用いてリフトオフ層ＬＦを除去することにより、リフトオフ層ＬＦを覆う第２半導体層１３ｎを除去する工程と、リンス液を用いて結晶基板１１を洗浄する工程とを含む。エッチング溶液又はリンス液において、リフトオフ層ＬＦに対する接触角は、第２半導体層１３ｎに対する接触角よりも小さく、前記第２半導体層と前記エッチング溶液又は前記リンス液との接触角は、６５°以上１１０°以下である。

Description

本開示は、太陽電池の製造方法及びそれに用いるホルダに関する。
一般的な太陽電池は、半導体基板の両面（受光面及び裏面）に電極を配置させた両面電極型であるが、昨今、電極による遮蔽損のない太陽電池として、特許文献１に示されるような、裏面にのみ電極を配置したバックコンタクト（裏面電極）型太陽電池が開発されている。
バックコンタクト型太陽電池は、裏面にｐ型半導体層及びｎ型半導体層等の半導体層パターンを高精度で形成しなければならず、両面電極型の太陽電池と比べて製造方法が煩雑となる。製造方法を簡略化するための技術として、特許文献１に示されるように、リフトオフ法による半導体層パターンの形成技術が挙げられる。すなわち、リフトオフ層を除去して、該リフトオフ層の上に形成された半導体層を除去することにより、半導体層パターンを形成するパターニング技術の開発が進められている。
特開２０１３−１２０８６３号
しかしながら、特許文献１に記載の方法では、リフトオフ層と半導体層との溶解性が似ている場合には、意図しない層までが除去されることもあり、パターニング精度や生産性が高くならないおそれがある。
また、リフトオフ工程では、リフトオフ層を溶解することにより、元々リフトオフ層の上に形成されていた半導体層等が離脱して、工程の液中や表面を浮遊することがあり、これが基板に再付着することで生産性や歩留まりを低下させる原因となっていた。
本開示は、斯かる点に鑑みてなされたものであり、その課題は、高性能なバックコンタクト型太陽電池を効率良く製造することにある。
前記の課題を解決するため、本開示の一態様は、半導体基板における互いに対向する２つの主面の一方の主面上に、第１導電型の第１半導体層を形成する工程と、第１半導体層の上にリフトオフ層を形成する工程と、リフトオフ層及び第１半導体層を選択的に除去する工程と、リフトオフ層及び第１半導体層を含む一方の主面上に、第２導電型の第２半導体層を形成する工程と、エッチング溶液を用いて、リフトオフ層を除去することにより、リフトオフ層を覆う第２半導体層を除去する工程と、リンス液を用いて、半導体基板を洗浄する工程とを含み、エッチング溶液又はリンス液において、リフトオフ層に対する接触角は、第２半導体層に対する接触角よりも小さく、前記第２半導体層と前記エッチング溶液又は前記リンス液との接触角は、６５°以上１１０°以下である。
本開示によれば、生産性と歩留まりとが向上した、高性能なバックコンタクト型の太陽電池が効率良く製造される。
図１は第１の実施形態に係る太陽電池を部分的に示す模式断面図である。 図２は第１の実施形態に係る太陽電池を構成する結晶基板の裏側主面を示す平面図である。 図３は第１の実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図４は第１の実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図５は第１の実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図６は第１の実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図７は第１の実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図８は第１の実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図９は第１の実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図１０は第２の実施形態に係る基板ホルダを示す斜視図である。 図１１は第２の実施形態に係る基板ホルダの基板を支持する支持部を示す平面図である。 図１２は図１１のXII−XII線における断面図である。
以下、本開示の例示的な実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本開示、その適用物又はその用途を制限することを意図しない。また、図面中の各構成部材の寸法比は、図示する際の便宜上のものであり、必ずしも実寸比を表してはいない。
（第１の実施形態）
本開示の第１の実施形態について図面を参照しながら説明する。
図１は本実施形態に係る太陽電池（セル）の部分的な断面図を示す。図１に示すように、本実施形態に係る太陽電池１０は、シリコン（Ｓｉ）製の結晶基板１１を用いている。結晶基板１１は、互いに対向する２つの主面１１Ｓ（１１ＳＵ、１１ＳＢ）を有している。ここでは、光が入射される主面を表側主面１１ＳＵと呼び、これと反対側の主面を裏側主面１１ＳＢと呼ぶ。なお、表側主面１１ＳＵは、裏側主面１１ＳＢよりも積極的に受光させる側であるから、便宜上、表側主面１１ＳＵ側を受光側と称することがある。また、便宜上、裏側主面１１ＳＢ側を裏面側と称することがある。
本実施形態に係る太陽電池１０は、いわゆるヘテロ接合結晶シリコン太陽電池であり、電極層を裏側主面１１ＳＢに配置したバックコンタクト型（裏面電極型）太陽電池である。
太陽電池１０は、結晶基板１１、真性半導体層１２、導電型半導体層１３（ｐ型半導体層１３ｐ、ｎ型半導体層１３ｎ）、低反射層１４、及び電極層１５（透明電極層１７、金属電極層１８）を含む。
以下では、便宜上、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎに個別に対応する部材には、参照符号の末尾に「ｐ」又は「ｎ」を付すことがある。また、ｐ型及びｎ型のうち、一方の導電型を「第１導電型」、他方の導電型を「第２導電型」と称することもある。
結晶基板１１は、単結晶シリコンで形成された半導体基板であっても、多結晶シリコンで形成された半導体基板であってもよい。以下では、単結晶シリコン基板を例に挙げて説明する。
結晶基板１１は、シリコン原子に対して電子を導入する不純物（例えば、リン（Ｐ）原子）を導入されたｎ型単結晶シリコン基板であっても、シリコン原子に対して正孔を導入する不純物（例えば、ホウ素（Ｂ））原子）を導入されたｐ型単結晶シリコン基板であってもよい。以下では、キャリア寿命が長いといわれるｎ型の単結晶シリコン基板を例に挙げて説明する。
また、結晶基板１１は、受光した光を閉じこめておくという観点から、２つの主面１１Ｓの表面に、山（凸）と谷（凹）とから構成されるテクスチャ構造ＴＸ（第１テクスチャ構造）を有していてもよい。なお、テクスチャ構造ＴＸ（凹凸面）は、例えば、結晶基板１１における面方位が（１００）面のエッチングレートと、面方位が（１１１）面のエッチングレートとの差を応用した異方性エッチングによって形成することができる。
テクスチャ構造ＴＸにおける凹凸の大きさは、例えば、凸の頂点の数で定義することが可能である。本実施形態では、光取り込み性能と生産性との観点から、頂点の数が、５００００個／ｍｍ２以上１０００００個／ｍｍ２以下の範囲であることが好ましく、特に、７００００個／ｍｍ２個以上８５０００個／ｍｍ２以下であることが好ましい。
結晶基板１１の厚さは、２５０μｍ以下であってもよい。なお、厚さを測定する場合の測定方向は、結晶基板１１の平均面（平均面とは、テクスチャ構造ＴＸに依存しない基板全体としての面を意味する）に対する垂直方向である。
結晶基板１１の厚さは、２５０μｍ以下とすると、シリコンの使用量を減らせるため、シリコン基板を確保しやすくなり、低コスト化が図れる。その上、シリコン基板内で光励起により生成した正孔と電子とを裏面側のみで回収するバックコンタクト構造では、各励起子の自由行程の観点からも好ましい。
一方で、結晶基板１１の厚さが過度に小さいと、機械的強度の低下が生じたり、外光（太陽光）が十分に吸収されず、短絡電流密度が減少したりする。このため、結晶基板１１の厚さは、５０μｍ以上が好ましく、７０μｍ以上がより好ましい。結晶基板１１の主面にテクスチャ構造ＴＸが形成されている場合には、結晶基板１１の厚さは、受光側及び裏面側のそれぞれの凹凸構造における凸の頂点を結んだ直線間の距離で表される。
真性半導体層１２（１２Ｕ、１２ｐ、１２ｎ）は、結晶基板１１の両主面１１Ｓ（１１ＳＵ、１１ＳＢ）を覆うことによって、結晶基板１１への不純物の拡散を抑えつつ、表面パッシベーションを行う。なお、「真性（ｉ型）」とは、導電性不純物を含まない完全な真性に限られず、シリコン系層が真性層として機能し得る範囲で微量のｎ型不純物又はｐ型不純物を含む「弱ｎ型」又は「弱ｐ型」の実質的に真性である層をも包含する。
真性半導体層１２の材料は、特に限定されないが、非晶質（アモルファス）シリコン系薄膜であってもよく、シリコンと水素とを含む水素化非晶質シリコン系薄膜（ａ−Ｓｉ：Ｈ薄膜）であってもよい。なお、ここでいう非晶質とは、長周期で秩序を有していない構造を意味する。すなわち、完全な無秩序なだけでなく、短周期で秩序を有しているものも含まれる。また、真性半導体層１２（１２Ｕ、１２ｐ、１２ｎ）は、必須ではなく、必要に応じて、適宜形成すればよい。
また、真性半導体層１２の厚さは、特に限定されないが、２ｎｍ以上２０ｎｍ以下であってもよい。厚さが２ｎｍ以上であると、結晶基板１１に対するパッシベーション層としての効果が高まり、厚さが２０ｎｍ以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。
真性半導体層１２の形成方法は、特に限定されないが、プラズマＣＶＤ（Plasma enhanced Chemical Vapor Deposition）法が用いられる。この方法によると、単結晶シリコンへの不純物の拡散を抑制しつつ、基板表面のパッシベーションを有効に行える。また、プラズマＣＶＤ法であれば、真性半導体層１２における層中の水素濃度をその厚さ方向で変化させることにより、キャリアの回収を行う上で有効なエネルギーギャッププロファイルの形成をも行える。
なお、プラズマＣＶＤ法による薄膜の成膜条件としては、例えば、基板温度が１００℃以上３００℃以下、圧力が２０Ｐａ以上２６００Ｐａ以下、及び高周波のパワー密度が０．００３Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下であってもよい。
また、薄膜の形成に使用される原料ガスとしては、真性半導体層１２の場合は、モノシラン（ＳｉＨ４）及びジシラン（Ｓｉ２Ｈ６）等のシリコン含有ガス、又はそれらのガスと水素（Ｈ２）とを混合したガスであってもよい。
なお、上記のガスに、メタン（ＣＨ４）、アンモニア（ＮＨ３）若しくはモノゲルマン（ＧｅＨ４）等の異種の元素を含むガスを添加して、シリコンカーバイド（ＳｉＣ）、シリコンナイトライド（ＳｉＮＸ）又はシリコンゲルマニウム（ＳＩＧｅ）等のシリコン系化合物を形成することにより、薄膜のエネルギーギャップを適宜変更してもよい。
導電型半導体層１３としては、ｐ型半導体層１３ｐとｎ型半導体層１３ｎとが挙げられる。図１に示すように、ｐ型半導体層１３ｐは、結晶基板１１の裏側主面１１ＳＢの一部に真性半導体層１２ｐを介して形成される。ｎ型半導体層１３ｎは、結晶基板１１の裏側主面の他の一部に真性半導体層１２ｎを介して形成される。すなわち、ｐ型半導体層１３ｐと結晶基板１１との間、及びｎ型半導体層１３ｎと結晶基板１１との間に、それぞれパッシベーションの役割を果たす中間層として真性半導体層１２が介在する。
ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎの各厚さは、特に限定されないが、２ｎｍ以上２０ｎｍ以下であってもよい。厚さが２ｎｍ以上であると、パッシベーション層としての効果が高まり、厚さが２０ｎｍ以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。
ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎは、結晶基板１１の裏側主面１１ＳＢにおいて、ｐ型半導体層１３ｐとｎ型半導体層１３ｎとが真性半導体層１２を介して電気的に分離されるように配置される。導電型半導体層１３の幅は、５０μｍ以上３０００μｍ以下であってよく、８０μｍ以上５００μｍ以下であってもよい。なお、半導体層１２，１３の幅及び電極層１７，１８の幅は、特に断りがない限り、パターン化された各層の一部分における結晶基板１１の平均面と平行な方向の長さで、パターン化により、例えば線状になった一部分の延び方向と直交する方向の長さを意味する。
結晶基板１１内で生成した光励起子（キャリア）が導電型半導体層１３を介して取り出される場合、正孔は電子よりも有効質量が大きい。このため、輸送損を低減させるという観点から、ｐ型半導体層１３ｐがｎ型半導体層１３ｎよりも幅が狭くてもよい。例えば、ｐ型半導体層１３ｐの幅は、ｎ型半導体層１３ｎの幅の０．５倍以上０．９倍以下であってもよく、また、０．６倍以上０．８倍以下であってもよい。
ｐ型半導体層１３ｐは、ｐ型のドーパント（ホウ素等）が添加されたシリコン層であって、不純物拡散の抑制又は直列抵抗の抑制の観点から、非晶質シリコンで形成されてもよい。一方、ｎ型半導体層１３ｎは、ｎ型のドーパント（リン等）が添加されたシリコン層であって、ｐ型半導体層１３ｐと同様に、非晶質シリコン層で形成されてもよい。
導電型半導体層１３の原料ガスとしては、モノシラン（ＳｉＨ４）若しくはジシラン（Ｓｉ２Ｈ６）等のシリコン含有ガス、又はシリコン系ガスと水素（Ｈ２）との混合ガスを用いてもよい。ドーパントガスには、ｐ型半導体層１３ｐの形成にはジボラン（Ｂ２Ｈ６）等が用いられ、ｎ型半導体層の形成にはホスフィン（ＰＨ３）等が用いられる。また、ホウ素（Ｂ）又はリン（Ｐ）といった不純物の添加量は微量でよいため、ドーパントガスを原料ガスで希釈した混合ガスを用いてもよい。
また、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎのエネルギーギャップの調整のために、メタン（ＣＨ４）、二酸化炭素（ＣＯ２）、アンモニア（ＮＨ３）又はモノゲルマン（ＧｅＨ４）等の異種の元素を含むガスを添加することにより、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎが化合物化されてもよい。
低反射層１４は、太陽電池１０が受けた光の反射を抑制する層である。低反射層１４の材料は、光を透過する透光性の材料であれば、特に限定されないが、例えば、酸化ケイ素（ＳｉＯＸ）、窒化ケイ素（ＳｉＮＸ）、酸化亜鉛（ＺｎＯ）又は酸化チタン（ＴｉＯＸ）が挙げられる。また、低反射層１４の形成方法としては、例えば、スパッタリング法、及び、酸化亜鉛又は酸化チタン等の酸化物のナノ粒子を分散させた樹脂材料を塗布する方法等が挙げられる。
電極層１５は、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎをそれぞれ覆うように形成されて、各導電型半導体層１３と電気的に接続される。これにより、電極層１５は、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎに生じるキャリアを導く輸送層として機能する。なお、各半導体層１３ｐ、１３ｎに対応する電極層１５ｐ、１５ｎは、互いに分離して配置されることにより、ｐ型半導体層１３ｐとｎ型半導体層１３ｎとの短絡を防止する。
また、ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎとのそれぞれの電気的な接合の観点から、又は電極材料である金属の両半導体層１３ｐ、１３ｎに対する原子の拡散を抑制するという観点から、透明導電性酸化物で形成された電極層１５を、金属製の電極層とｐ型半導体層１３ｐとの間及び金属製の電極層とｎ型半導体層１３ｎとの間にそれぞれ設けてもよい。
本実施形態においては、透明導電性酸化物で形成される電極層１５を透明電極層１７と称し、金属製の電極層１５を金属電極層１８と称する。また、図２に示す結晶基板１１の裏側主面１１ＳＢの平面図に示すように、それぞれ櫛歯形状を持つｐ型半導体層１３ｐ及びｎ型半導体層１３ｎにおいて、櫛背部上に形成される電極層をバスバー部と称し、櫛歯部上に形成される電極層をフィンガ部と称することがある。
透明電極層１７は、材料としては特に限定されないが、例えば、酸化亜鉛（ＺｎＯ）若しくは酸化インジウム（ＩｎＯＸ）、又は酸化インジウムに種々の金属酸化物、例えば酸化チタン（ＴｉＯＸ）、酸化スズ（ＳｎＯＸ）、酸化タングステン（ＷＯＸ）若しくは酸化モリブデン（ＭｏＯＸ）等を１質量％以上１０質量％以下の濃度で添加した透明導電性酸化物が挙げられる。
透明電極層１７の厚さは、２０ｎｍ以上２００ｎｍ以下であってもよい。この厚さに好適な透明電極層の形成方法には、例えば、スパッタリング法等の物理気相堆積（ＰＶＤ：physical Vapor Deposition）法、又は有機金属化合物と酸素又は水との反応を利用した金属有機化学気相堆積（ＭＯＣＶＤ：Metal-Organic Chemical Vapor Deposition）法等が挙げられる。
金属電極層１８は、材料としては特に限定されないが、例えば、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）又はニッケル（Ｎｉ）等が挙げられる。
金属電極層１８の厚さは、１μｍ以上８０μｍ以下であってもよい。この厚さに好適な金属電極層１８の形成方法には、材料ペーストをインクジェットによる印刷若しくはスクリーン印刷する印刷法、又はめっき法が挙げられる。但し、これには限定されず、真空プロセスを採用する場合には、蒸着法又はスパッタリング法を採用してもよい。
また、ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎにおける櫛歯部の幅と、該櫛歯部の上に形成される金属電極層１８の幅とは、同程度であってもよい。但し、櫛歯部の幅と比べて、金属電極層１８の幅が狭くてもよい。また、金属電極層１８同士のリークが防止される構成であれば、櫛歯部の幅と比べて、金属電極層１８の幅が広くてもよい。
本実施形態においては、結晶基板１１の裏側主面１１ＳＢの上に、真性半導体層１２、導電型半導体層１３、及び電極層１５を積層し、さらに、結晶基板１１の表側主面１１ＳＵの上に、真性半導体層１２及び低反射層１４を積層した状態で、各接合面のパッシベーション、導電型半導体層１３及びその界面における欠陥準位の発生の抑制、並びに透明電極層１７における透明導電性酸化物の結晶化を目的として、所定のアニール処理を施す。
本実施形態に係るアニール処理には、例えば、上記の各層を形成した結晶基板１１を１５０℃以上２００℃以下に加熱したオーブンに投入して行うアニール処理が挙げられる。この場合、オーブン内の雰囲気は、大気でもよく、さらには、水素又は窒素を用いると、より効果的なアニール処理を行える。また、このアニール処理は、各層を形成した結晶基板１１に、赤外線ヒータにより赤外線を照射させるＲＴＡ（Rapid Thermal Annealing）
処理であってもよい。
［太陽電池の製造方法］
以下、本実施形態に係る太陽電池１０の製造方法について図３〜図９を参照しながら説明する。
まず、図３に示すように、表側主面１１ＳＵ及び裏側主面１１ＳＢにそれぞれテクスチャ構造ＴＸを有する結晶基板１１を準備する。
次に、図４に示すように、結晶基板１１の表側主面１１ＳＵの上に、例えば真性半導体層１２Ｕを形成する。続いて、形成した真性半導体層１２Ｕの上に低反射層１４を形成する。低反射層１４には、光閉じ込めの観点から、適した光吸収係数及び屈折率を有するシリコンナイトライド（ＳｉＮＸ）又はシリコンオキサイド（ＳｉＯＸ）が用いられる。
次に、図５に示すように、結晶基板１１の裏側主面１１ＳＢの上に、例えばｉ型非晶質シリコンを用いた真性半導体層１２ｐを形成する。続いて、形成した真性半導体層１２ｐの上に、ｐ型半導体層１３ｐを形成する。これにより、結晶基板１１における一方の主面である裏側主面１１ＳＢの上に、ｐ型半導体層１３ｐが形成される。このように、本実施形態においては、ｐ型半導体層（第１半導体層）１３ｐを形成する工程は、ｐ型半導体層１３ｐを形成するよりも前に、結晶基板（半導体基板）１１の一方の主面（裏側主面）１１Ｓの上に真性半導体層（第１真性半導体層）１２ｐを形成する工程を含む。
その後、形成したｐ型半導体層１３ｐの上に、リフトオフ層ＬＦを形成する。具体的には、ｐ型半導体層１３ｐの上に、酸化ケイ素（ＳｉＯＸ）を主成分とするリフトオフ層ＬＦを形成する。
次に、図６に示すように、結晶基板１１の裏側主面１１ＳＢにおいて、リフトオフ層ＬＦ及びｐ型半導体層１３ｐをパターニングする。これにより、ｐ型半導体層１３ｐが選択的に除去されて、ｐ型半導体層１３ｐが形成されない非形成領域ＮＡが生じる。一方、結晶基板１１の裏側主面１１ＳＢでエッチングされなかった領域には、少なくともリフトオフ層ＬＦ及びｐ型半導体層１３ｐが残る。
このようなパターニング工程は、フォトリソグラフィ法、例えば所定のパターンを有するレジスト膜（不図示）をリフトオフ層ＬＦの上に形成し、形成したレジスト膜によってマスクされた領域をエッチングすることにより実現され得る。図６に示すように、真性半導体層１２ｐ、ｐ型半導体層１３ｐ及びリフトオフ層ＬＦの各層をパターニングすることにより、結晶基板１１の裏側主面１１ＳＢの一部の領域に非形成領域ＮＡ、すなわち裏側主面１１ＳＢの露出領域が生じる。なお、非形成領域ＮＡについての詳細は後述する。
図６に示す工程で使用するエッチング溶液として、例えばフッ化水素酸と酸化性溶液との混合溶液（例えばフッ硝酸）、又はオゾンをフッ化水素酸に溶解させた溶液（以下、オゾン／フッ酸液）が挙げられる。また、リフトオフ層ＬＦのエッチングに寄与するエッチング剤はフッ化水素である。なお、ここでのパターニングは、エッチング溶液を用いたウエットエッチングには限定されない。パターニングは、例えばドライエッチングであってもよく、さらには、エッチングペースト等を用いたパターン印刷であってもよい。
次に、図７に示すように、リフトオフ層ＬＦ、ｐ型半導体層１３ｐ及び真性半導体層１２ｐを含め、結晶基板１１の裏側主面１１ＳＢの上に、真性半導体層１２ｎ及びｎ型半導体層１３ｎを順次形成する。このように、本実施形態においては、ｎ型半導体層（第２半導体層）１３ｎを形成する工程は、ｎ型半導体層１３ｎを形成するよりも前に、結晶基板（半導体基板）１１のリフトオフ層ＬＦ及びｐ型半導体層を含む一方の主面（裏側主面）１１Ｓの上に真性半導体層（第２真性半導体層）１２ｎを形成する工程を含む。これにより、真性半導体層１２ｎとｎ型半導体層１３ｎとの積層膜が、非形成領域ＮＡ上と、リフトオフ層ＬＦの表面及び側面（端面）と、ｐ型半導体層１３ｐ及び真性半導体層１２ｐの側面（端面）とを覆うように形成される。
次に、図８に示すように、エッチング溶液を用いて、リフトオフ層ＬＦを除去することにより、リフトオフ層ＬＦを覆うｎ型半導体層１３ｎ及び真性半導体層１２ｎを結晶基板１１から除去する（この工程をリフトオフ工程と称する）。なお、このリフトオフ工程に使用するエッチング溶液としては、例えば、フッ化水素酸を主成分とする溶液が用いられる。
その後、リンス液を用いて、結晶基板１１に付着しているエッチング溶液を除去する（この工程をリンス工程と称する）。なお、リンス工程では、リフトオフ工程で完全に除去できなかった、リフトオフ層を覆うｎ型半導体層１３ｎ及び真性半導体層１２ｎを除去する。
リフトオフ工程及びリンス工程に用いるエッチング溶液及びリンス液の表面張力は、２５ｍＮ／ｍ以上７０ｍＮ／ｍ以下が好ましく、特には３０ｍＮ／ｍ以上６０ｍＮ／ｍ以下であることが好ましい。表面張力をこの範囲とすることにより、ｐ型半導体層１３ｐ及びリフトオフ層ＬＦに対する高い濡れ性により、リフトオフ工程がスムーズに進み、さらにリフトオフ工程及びリンス工程で剥離したｎ型半導体層１３ｎ及び真性半導体層１２ｎが、エッチング溶液又はリンス液中で凝集しやすくなる。その結果、凝集して粒子が大きくなることにより、ｎ型半導体層１３ｎ及び真性半導体層１２ｎの結晶基板１１への再付着を抑制することができる。また、エッチング溶液又はリンス液を循環させた際に、フィルタリングにより粒子を除去することが容易となる。このように、微細な剥離及び浮遊物が液中に長時間対流することがなくなるので、生産性及び歩留まりが共に向上する。
エッチング溶液及びリンス液の表面張力の調整は、低級アルコール又は無機塩を液性調整剤として用いることにより可能となる。例えば、表面張力を上げるには、無機塩の水溶液を適量添加し、表面張力を下げるには、低級アルコールを適量添加する。無機塩としては、塩化ナトリウム又は塩化カリウムのような水溶液中で解離（イオン化）しやすい液性調整剤を用いる。低級アルコールとしては、エタノール又はプロパノール等の、高い極性を示す液性調整剤を選択する。なお、表面張力を低下させるには、アンモニウム系化合物等の界面活性剤を添加する手法が公知ではあるが、低級アルコールを用いることにより、エッチングプロセス中に結晶基板１１の表面から発生する水素を除去できるので、結晶基板１１の表面を均一にエッチングすることが可能となる。
液性調整剤の投入については、例えば動的表面張力計をプロセス液中に設置し、予め設定した表面張力を下回った場合には無機塩水溶液を、上回った場合には低級アルコールを添加すればよい。この方法であれば、プロセスを通して液の調整が適宜可能となるので、表面張力が所定の値から外れることによる生産性及び歩留まりの低下が抑制される。
また、リフトオフ工程及びリンス工程の少なくとも一方の工程で、エッチング溶液又はリンス液に、その液面に対して半導体基板を傾斜した状態で着液させることが好ましい。以下、このようにエッチング溶液又はリンス液の液面に対して半導体基板を傾斜した状態で着液させる方法を「傾斜着液」と呼ぶ。特にリンス工程において、リンス液に半導体基板を傾斜した状態で着液させるとその効果が大きい。詳細な理由は不明ではあるが、傾斜着液を行うことにより、剥離したｎ型半導体層１３ｎと真性半導体層１２ｎとが半導体基板に再付着することなく、液中に浮揚しやすくなるためであると考えられる。特に、半導体基板における２つの主面１１ＳＵ、１１ＳＢのうち少なくとも裏側主面１１ＳＢがテクスチャ形状を有する場合には、裏側主面１１ＳＢに形成されたｐ型半導体層１３ｐと真性半導体層１２ｎ（又はリフトオフ層ＬＦ）との間にエッチング溶液又はリンス液を浸入させやすくなることを確認している。この観点から、本実施形態に係る半導体基板は、着液する際には半導体層が上側にあることが好ましい。
着液させる際の液面と半導体基板とのなす角度、すなわち液面に対する半導体基板の平均面の傾斜角度は３０°以上７０°以下が好ましく、特には４０°以上６５°以下が好ましい。本実施形態に係る半導体基板は単結晶シリコンであり、単結晶シリコンの表面に、上述のようにテクスチャ形状を設けた場合は、半導体基板とテクスチャ形状面とのなす角度は５０°以上５５°以下程度である。そこで、このような角度のテクスチャ形状を持つ半導体基板をエッチング溶液又はリンス液に傾斜着液を行うと、半導体基板の上に形成されているｐ型半導体層１３ｐとリフトオフ層ＬＦとの界面に、エッチング溶液又はリンス液が浸入しやすくなる。これにより、ｎ型半導体層１３ｎ及び真性半導体層１２ｎの半導体基板からの剥離が容易となる。これと同時に、半導体基板から剥離したｎ型半導体層１３ｎ及び真性半導体層１２ｎは、元の半導体基板に触れることなく、液中に浮揚しやすくなる。このとき、本実施形態においては、エッチング溶液及びリンス液の少なくとも一方に対して、特にリフトオフ層ＬＦに対する濡れ性が高くなるように調整し、一方、剥離したｎ型半導体層１３ｎ及び真性半導体層１２ｎに対する濡れ性が低くなるように調整しているため、剥離したｎ型半導体層１３ｎ及び真性半導体層１２ｎが凝集しやすくなる。その結果、剥離したｎ型半導体層１３ｎ及び真性半導体層１２ｎの結晶基板１１への再付着が抑制される。
従って、本実施形態に係るエッチング溶液又はリンス液は、リフトオフ層ＬＦとの接触角が、ｎ型半導体層１３ｎとの接触角よりも小さく、好ましくはｐ型半導体層１３ｐ、ｎ型半導体層１３ｎ及び真性半導体層１２ｐ、１２ｎとの接触角よりも小さくなるように調整される。このように調整することで、リフトオフ層ＬＦとｎ型半導体層１３ｎとの界面、好ましくはリフトオフ層ＬＦと他の層との界面への液進行が促進され、リフトオフ層ＬＦの剥離が促進される。
なお、リンス液又はエッチング溶液とｐ型半導体層１３ｐとの接触角をθ１とし、リンス液又はエッチング溶液とｎ型半導体層１３ｎとの接触角をθ２とすると、θ１＜θ２の関係を満たしている。すなわち、リンス液又はエッチング溶液におけるｐ型半導体層１３ｐとの接触角及びリフトオフ層ＬＦとの接触角は、いずれもｎ型半導体層１３ｎとの接触角よりも小さい。これにより、リフトオフ進行中、リフトオフが完了した部分においてｐ型半導体層１３ｐが露出した場合にｎ型半導体層１３ｎ側への液進行を抑制し、リフトオフ層ＬＦとｐ型半導体層１３ｐとの界面への液進行が促進される。
次に、図９に示すように、結晶基板１１における裏側主面１１ＳＢの上、すなわち、ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎのそれぞれに、例えば、マスクを用いたスパッタリング法により、分離溝２５を生じさせるように透明電極層１７（１７ｐ、１７ｎ）を形成する。なお、透明電極層１７（１７ｐ、１７ｎ）の形成は、スパッタリング法に代えて、以下のようにしてもよい。例えば、マスクを用いずに透明導電性酸化物膜を裏側主面１１ＳＢ上の全面に成膜し、その後、フォトリソグラフィ法により、ｐ型半導体層１３ｐ上及びｎ型半導体層１３ｎ上にそれぞれ透明導電性酸化物膜を残すエッチングを行って形成してもよい。ここで、ｐ型半導体層１３ｐとｎ型半導体層１３ｎとを互いに分離絶縁する分離溝２５を形成することにより、リークが発生し難くなる。
その後、透明電極層１７の上に、例えば開口部を有するメッシュスクリーン（不図示）を用いて、線状の金属電極層１８（１８ｐ、１８ｎ）を形成する。
以上の工程により、裏面接合型の太陽電池１０が形成される。
（まとめ及び効果）
上述した太陽電池１０の製造方法から以下のことがいえる。まず、図８に示す工程では、エッチング溶液によりリフトオフ層ＬＦ（図７を参照）を除去すると、このリフトオフ層ＬＦの上に堆積していた真性半導体層１２ｎ及びｎ型半導体層１３ｎも結晶基板１１から同時に除去される（いわゆるリフトオフ）。この工程では、図６に示す工程での、例えばフォトリソグラフィ法を用いた場合と比べて、フォトリソグラフィ法に使用するレジスト塗布工程及び現像工程を要しない。このため、ｎ型半導体層１３ｎが簡便にパターン化される。
なお、リフトオフ層ＬＦを複数の層で形成する場合は、リフトオフ層ＬＦを３層以上で形成してもよい。但し、製造コスト及び生産性を考慮すると、リフトオフ層ＬＦは２層で形成すると好ましい。
リフトオフ層ＬＦが単数である場合も複数である場合も、リフトオフ層ＬＦの膜厚は、全体として２０ｎｍ以上６００ｎｍ以下であることが好ましく、特には５０ｎｍ以上４５０ｎｍ以下であると好ましい。リフトオフ層ＬＦが複数である場合には、この範囲内で、ｐ型半導体層１３ｐに最も近い層の膜厚が最も薄いことが好ましい。
また、結晶基板１１がテクスチャ構造ＴＸを有しており、この結晶基板１１の裏側主面１１ＳＢの上に形成されるｐ型半導体層１３ｐ及びｎ型半導体層１３ｎの各面には、テクスチャ構造ＴＸを反映したテクスチャ構造（第２テクスチャ構造）が含まれると好ましい。
表面にテクスチャ構造ＴＸを有する導電型半導体層１３であると、テクスチャ構造ＴＸの凹凸に起因して、エッチング溶液が半導体層１３に染み込みやすくなる。このため、導電型半導体層１３が除去されやすく、すなわちパターニングされやすくなる。
なお、本実施形態においては、結晶基板１１の両主面１１Ｓ、すなわち、表側主面１１ＳＵと裏側主面１１ＳＢとにテクスチャ構造ＴＸ（第１テクスチャ構造）を設けたが、いずれか一方の主面に設けてもよい。すなわち、テクスチャ構造ＴＸを表側主面１１ＳＵに設けた場合は、受光した光の取り込み効果及び閉じ込め効果が高くなる。一方、テクスチャ構造ＴＸを裏側主面１１ＳＢに設けた場合は、光の取り込み効果が向上すると共に、導電型半導体層１３のパターニングが容易となる。従って、結晶基板１１のテクスチャ構造ＴＸは、少なくとも一方の主面１１Ｓに設ければよい。また、本実施形態においては、両主面１１Ｓのテクスチャ構造ＴＸを同一パターンとしたが、これに限られず、表側主面１１ＳＵと裏側主面１１ＳＢとでテクスチャ構造ＴＸの凹凸の大きさを変えてもよい。
また、図６に示す工程では、結晶基板１１の裏側主面１１ＳＢが非形成領域ＮＡにおいて露出しているが、これに限定されない。すなわち、裏側主面１１ＳＢの非形成領域ＮＡの上に、真性半導体層１２ｐが残っていても構わない。ｐ型半導体層１３ｐが選択的に除去されればよく、ｐ型半導体層１３ｐが除去された領域が非形成領域ＮＡになっていればよい。
このような場合には、残存したリフトオフ層ＬＦ及び非形成領域ＮＡの上に、ｎ型半導体層１３ｎを堆積する前に、真性半導体層１２ｎを形成する工程が減らせる。
また、例えば、リフトオフ層ＬＦを、第１リフトオフ層ＬＦ１と第２リフトオフ層ＬＦ２とをこの順に積層した２層で構成する場合には、図６に示す工程では、第２リフトオフ層ＬＦ２に開口部を形成し、エッチング溶液を、形成した開口部を通して第１リフトオフ層ＬＦ１に付着させ、エッチング溶液が付着した層を除去してもよい。さらには、図６に示す工程では、上述のようにしてリフトオフ層ＬＦを除去すると共に、ｐ型半導体層１３ｐにもエッチング溶液を付着させ、エッチング溶液が付着したｐ型半導体層１３ｐを除去してもよい。なお、この開口部の形成には、例えば、リフトオフ層ＬＦにクラックを発生させる手法が挙げられる。
このように、第２リフトオフ層ＬＦ２に開口部を形成し、その開口部からエッチング溶液を通すことにより、エッチング溶液が第２リフトオフ層ＬＦ２、さらには第１リフトオフ層ＬＦ１に確実に付着する。このため、リフトオフ層ＬＦの全体が効率良く除去される。その上、リフトオフ層ＬＦが除去されることにより、このリフトオフの層ＬＦで覆われていたｐ型半導体層１３ｐにもエッチング溶液が確実に付着することにより、ｐ型半導体層１３ｐも除去される。
ここに開示された技術は、上述の実施形態に限られるものではなく、請求の範囲の主旨を逸脱しない範囲で代用が可能である。
例えば、前述の実施形態では、図５で示す工程で使用する半導体層は、ｐ型半導体層１３ｐであったが、これに限られず、ｎ型半導体層１３ｎであっても構わない。また、結晶基板１１の導電型も特に限定されず、ｐ型であってもｎ型であってもよい。
上述の実施形態は単なる例示に過ぎず、本開示の技術の範囲を限定的に解釈してはならない。本開示の技術の範囲は請求の範囲によって定義され、請求の範囲の均等範囲に属する変形や変更は、全て本開示の技術の範囲内のものである。
以下、本開示に係る技術を実施例により具体的に説明する。但し、本開示に係る技術はこれらの実施例に限定されない。実施例及び比較例は、以下のようにして作製した（［表１］を参照）。
［結晶基板］
まず、結晶基板として、厚さが２００μｍの単結晶シリコン基板を採用した。単結晶シリコン基板の両主面に異方性エッチングを行った。これにより、結晶基板にピラミッド型のテクスチャ構造が形成された。
［真性半導体層］
結晶基板をＣＶＤ装置に導入し、導入した結晶基板の両主面に、シリコン製の真性半導体層（膜厚８ｎｍ）を形成した。製膜条件は、基板温度を１５０℃、圧力を１２０Ｐａ、ＳｉＨ４／Ｈ２流量比の値を３／１０、及びパワー密度を０．０１１Ｗ／ｃｍ２とした。
［ｐ型半導体層（第１導電型半導体層）］
両主面に真性半導体層を形成した結晶基板をＣＶＤ装置に導入し、裏側主面の真性半導体層の上に、ｐ型水素化非晶質シリコン系薄膜（膜厚１０ｎｍ）を形成した。製膜条件は、基板温度を１５０℃、圧力を６０Ｐａ、ＳｉＨ４／Ｂ２Ｈ６流量比の値を１／３、及びパワー密度を０．０１Ｗ／ｃｍ２とした。また、Ｂ２Ｈ６ガスの流量は、Ｂ２Ｈ６をＨ２により５０００ｐｐｍまで希釈した希釈ガスの流量である。
［リフトオフ層］
プラズマＣＶＤ装置を用いて、ｐ型水素化非晶質シリコン系薄膜の上に、主成分を酸化ケイ素（ＳｉＯＸ）とするリフトオフ層を２００ｎｍの膜厚となるように形成した。
［表１］に示した実施例１〜３及び比較例１〜３において、リフトオフ層の製膜条件は、いずれも、基板温度を１５０℃、圧力を５０Ｐａ、ＳｉＨ４／ＣＯ２／Ｈ２の流量比の値を１／１０／７５０、及びパワー密度を０．１５Ｗ／ｃｍ２とした。
［リフトオフ層及びｐ型半導体層のパターニング］
まず、リフトオフ層が形成された結晶基板の裏側主面に感光性レジスト膜を製膜した。これをフォトリソグラフィ法により露光及び現像を行って、リフトオフ層、ｐ型半導体層及び真性半導体層を除去する領域を露出した。複数の層が形成された結晶基板を、エッチング剤として１質量％のフッ化水素を含有する加水フッ硝酸に浸漬し、リフトオフ層を除去した。純水によるリンスの後に、濃度５．５質量％のフッ化水素酸に２０ｐｐｍのオゾンを混合したオゾン／フッ酸液に浸漬し、リフトオフ層の除去により露出したｐ型半導体層とその直下の真性半導体層とを除去した。以下、この工程をパターニング工程という。
［ｎ型半導体層（第２導電型半導体層）］
第１半導体層パターニング工程の後に、露出した裏側主面を濃度が２質量％のフッ化水素酸によって洗浄した結晶基板をＣＶＤ装置に導入し、裏側主面に真性半導体層（膜厚８ｎｍ）を１回目の真性半導体層と同様の成膜条件で形成した。続いて、形成した真性半導体層の上に、ｎ型水素化非晶質シリコン系薄膜（膜厚１０ｎｍ）を形成した。製膜条件は、基板温度１を１５０℃、圧力を６０Ｐａ、ＳｉＨ４／ＰＨ３／Ｈ２流量比の値を１／２、及びパワー密度を０．０１Ｗ／ｃｍ２とした。また、ＰＨ３ガスの流量は、ＰＨ３をＨ２により５０００ｐｐｍまで希釈した希釈ガスの流量である。
［リフトオフ層及びｎ型半導体層の除去］
ｎ型半導体層が形成された結晶基板を、［表１］に記載の液性調整剤を含む濃度５質量％のフッ化水素酸（エッチング溶液）に浸漬して、リフトオフ層、該リフトオフ層を覆うｎ型半導体層、及びリフトオフ層とｎ型半導体層との間にある真性半導体層をまとめて除去した。以下、この工程をリフトオフ工程という。
リフトオフ工程後の結晶基板を、［表１］に記載の液性調整剤を含む水（リンス液）に浸漬して、リフトオフ工程で残ったリフトオフ層、該リフトオフ層を覆うｎ型半導体層、及びリフトオフ層とｎ型半導体層との間にある真性半導体層を除去し、エッチング溶液の除去を同時に行った。以下、この工程をリンス工程という。
［リフトオフ工程のエッチング溶液及びリンス工程のリンス液の調液］
エッチング溶液は、濃度５質量％のフッ化水素酸を主成分とする溶液とし、また、リンス液は純水を主成分とする液体として、［表１］に記載の液性調整剤をそれぞれ添加した。エタノールは１級エタノール（和光純薬製）を用いた。塩化ナトリウム水溶液は、塩化ナトリウム（和光純薬製）を１５質量％となるように水溶液とした。
エッチング溶液及びリンス液の表面張力は、動的表面張力計（英弘精機社製）を用いて２５℃の環境下でモニタリングした。リフトオフ層、ｐ型半導体層及びｎ型半導体層に対するエッチング溶液及びリンス液の接触角は、２５℃、湿度５０％の環境下で、各層の表面に各液の液滴を形成し、協和界面科学社製の接触角計（ＣＡ−Ｘ）を用いて、θ／２法により求めた。
［表１］に記載の液性調整剤の添加量は、エッチング溶液及びリンス液のそれぞれ７Ｌに対する体積％として記載した。
［電極層、低反射層］
マグネトロンスパッタリング装置を用いて、透明電極層の基となる酸化物膜（膜厚１００ｎｍ）を、結晶基板の導電型半導体層の上に形成した。また、低反射層として、結晶基板の受光面側に窒化シリコン層を形成した。透明導電性酸化物としては、酸化スズを濃度１０質量％で含有した酸化インジウム（ＩＴＯ）をターゲットとして使用した。スパッタリング装置のチャンバ内にアルゴンと酸素との混合ガスを導入し、チャンバ内の圧力を０．６Ｐａに設定した。アルゴンと酸素との混合比率は、抵抗率が最も低くなる（いわゆるボトム）条件とした。また、直流電源を用いて、０．４Ｗ／ｃｍ２の電力密度で成膜を行った。
次に、フォトリソグラフィ法により、導電型半導体層（ｐ型半導体層及びｎ型半導体層）上の透明導電性酸化物膜のみを残すようにエッチングして、透明電極層を形成した。このエッチングにより形成された透明電極層により、ｐ型半導体層上の透明導電性酸化物膜と、ｎ型半導体層上の透明導電性酸化物膜との間での導通が防止された。
さらに、透明電極層の上に、銀ペースト（藤倉化成製：ドータイトＦＡ−３３３）を希釈せずにスクリーン印刷し、温度が１５０℃のオーブンで６０分間の加熱処理を行った。これにより、金属電極層が形成された。
次に、バックコンタクト型の太陽電池に対する評価方法について説明する。評価結果は、［表１］を参照とする。
［変換効率の評価］
ソーラシミュレータにより、ＡＭ（エアマス：air mass）１．５の基準太陽光を１００ｍＷ／ｃｍ２の光量で照射して、太陽電池の変換効率（Ｅｆｆ（％））を測定した。実施例１の変換効率（太陽電池特性）の最高値を１．００とし、その相対値を基にした結果を［表１］に記載した。
具体的には、各実施例及び比較例において、太陽電池セルを１０枚ずつ作製し、変換効率の相対値が０．９０以上１．００以下の太陽電池セルが７枚以上あった場合を「Ａ」、４枚以上７枚未満の場合を「Ｂ」、４枚未満を「Ｃ」とした。
Figure 2019216339
［表１］に示すように、実施例１では、リフトオフ工程のエッチング溶液に濃度が１０体積％となるようにエタノールを添加し、リンス工程のリンス液に濃度が５体積％となるようにエタノールを添加した。このエッチング溶液の表面張力は５０ｍＮ／ｍであり、ｐ型半導体層に対する接触角は５５°、ｎ型半導体層に対する接触角は８２°、リフトオフ層に対する接触角は５５°よりも小さい角度であった。また、このリンス液の表面張力は６０ｍＮ／ｍであり、ｐ型半導体層に対する接触角は６２°、ｎ型半導体層に対する接触角は９０°、リフトオフ層に対する接触角は６２°よりも小さい角度であった。このときのエッチング溶液及びリンス液の液面に対する半導体基板の平均面の傾斜角度は、いずれも６５°に設定した。また、半導体基板のエッチング溶液への浸漬時間は、３分間程度とした。この浸漬時間は、実施例２〜５においても同一とした。実施例１においては、製造歩留まりは７割以上であった。
実施例２では、エッチング溶液に濃度が３０体積％となるようにエタノールを添加し、リンス工程のリンス液に濃度が２０体積％となるようにエタノールを添加した。このエッチング溶液の表面張力は３５ｍＮ／ｍであり、ｐ型半導体層に対する接触角は４０°、ｎ型半導体層に対する接触角は７０°、リフトオフ層に対する接触角は７０°よりも小さい角度であった。また、このリンス液の表面張力は４５ｍＮ／ｍであり、ｐ型半導体層に対する接触角は５０°、ｎ型半導体層に対する接触角は１０２°、リフトオフ層に対する接触角は１０２°よりも小さい角度であった。浸漬する液面に対する半導体基板の平均面の傾斜角度は、実施例１と同じ６５°に設定した。実施例２においても、製造歩留まりは７割以上であった。
実施例３は、実施例２の条件で太陽電池セルを５０枚以上処理し、表面張力が、エッチング溶液で２３ｍＮ／ｍまで、リンス液で２７ｍＮ／ｍまで下がった段階（これを比較例１とした）で、塩化ナトリウム水溶液を添加した。このときのエッチング溶液及びリンス液に対する塩化ナトリウム水溶液の濃度はそれぞれ５体積％とした。無機塩を添加したエッチング溶液の表面張力は５５ｍＮ／ｍに回復し、ｐ型半導体層に対する接触角は５５°、ｎ型半導体層に対する接触角は８１°となった。エッチング液のリフトオフ層に対する接触角は８１°よりも小さい角度であった。また、このリンス液の表面張力は６０ｍＮ／ｍに回復し、ｐ型半導体層に対する接触角は６５°、ｎ型半導体層に対する接触角は８８°となった。リンス液のリフトオフ層に対する接触角は８８°よりも小さい角度であった。
実施例２のまま処理を続行した比較例１は、エッチング溶液のｐ型半導体層に対する接触角は２５°、ｎ型半導体層に対する接触角は５５°、リフトオフ層に対する接触角は５５°よりも小さい角度となった。また、リンス液のｐ型半導体層に対する接触角は３０°、ｎ型半導体層に対する接触角は６２°、リフトオフ層に対する接触角は６２°よりも小さい角度となった。比較例１においては、製造歩留まりは４割未満であった。この比較例１においては、エッチング溶液及びリンス液の各表面張力が小さくなったため、リフトオフにより剥がれたリフトオフ層、それを覆うｎ型半導体層及び真性半導体層の半導体基板への再付着が生じたと考えられる。
実施例４及び実施例５は、エッチング溶液及びリンス液に添加する液性調整剤の量を実施例１と同一としている。その代わり、エッチング溶液及びリンス液の液面に対する半導体基板の平均面の傾斜角度を、実施例４ではいずれも５５°に設定し、実施例５ではいずれも７０°に設定した。実施例４及び実施例５においても、製造歩留まりは７割以上であった。
実施例６では、液性調整剤を用いずにリフトオフ及びリンスを行った。これ以外の条件は実施例１と同一とした。実施例６におけるエッチング溶液の表面張力は７４ｍＮ／ｍであり、ｐ型半導体層に対する接触角は７６°、ｎ型半導体層に対する接触角は９５°、リフトオフ層に対する接触角は９５°よりも小さい角度であった。また、このリンス液の表面張力は７３ｍＮ／ｍであり、ｐ型半導体層に対する接触角は８０°、ｎ型半導体層に対する接触角は１０８°、リフトオフ層に対する接触角は１０８°よりも小さい角度であった。実施例６では、エッチング溶液への半導体基板の浸漬時間は７分であった。歩留まりは４割であり、実施例１〜５に比べると、歩留まりの低下が見られた。実施例１〜５に比べると、実施例６では、フッ化水素酸への過剰な浸漬によって太陽電池セルへのダメージがあったと思われる。また、液表面及び液中に微細な剥離物（リフトオフ層、それを覆うｎ型及び真性半導体層）の浮遊が少し観察され、それが半導体基板に再付着することでも太陽電池性能を低下させたと考えられる。
実施例７では、エッチング溶液及びリンス液に対して傾斜角度を９０°（垂直）として太陽電池セルを投入した。傾斜角度以外は実施例１と同様の条件とした。歩留まりは約５割であった。実施例７では、実施例１〜５に比べて、リフトオフ工程及びリンス工程で剥離したリフトオフ層、それを覆うｎ型及び真性半導体層が半導体基板に再付着しやすく、これが太陽電池性能を低下させる原因となったと考えられる。
実施例８では、実施例１〜５に比べて、液性調整剤の投入量を減らすことで表面張力を大きな状態とした。詳細には、実施例８のエッチング溶液に濃度５体積％となるように塩化ナトリウム水溶液を添加し、リンス液にも濃度が５体積％となるように塩化ナトリウム水溶液を添加した。エッチング溶液の表面張力は８０ｍＮ／ｍであり、ｐ型半導体層に対する接触角は８６°、ｎ型半導体層に対する接触角は１０１°、リフトオフ層に対する接触角は１０１°よりも小さい角度であった。また、このリンス液の表面張力は８２ｍＮ／ｍであり、ｐ型半導体層に対する接触角は９０°、ｎ型半導体層に対する接触角は１０７°、リフトオフ層に対する接触角は１０７°よりも小さい角度であった。実施例８では、歩留まりは４割であった。
実施例８では、表面張力が大きいためにエッチング溶液の濡れ性が低く、リフトオフ層のエッチングが十分に行われない場合があったと推察される。これにより、リフトオフ層の「溶け残り」がｐ型半導体層の表面に残留したため、これが抵抗となって太陽電池性能を低下させたと考えられる。
比較例２では、液性調整剤を過剰に投入することで表面張力を過小な状態とした。詳細には、比較例２のエッチング溶液に濃度が５０体積％となるようにエタノールを添加し、リンス液にも濃度が５０体積％となるようにエタノールを添加した。エッチング溶液の表面張力は２０ｍＮ／ｍであり、ｐ型半導体層に対する接触角は２５°、ｎ型半導体層に対する接触角は５５°、リフトオフ層に対する接触角は５５°よりも小さい角度であった。また、このリンス液の表面張力は１８ｍＮ／ｍであり、ｐ型半導体層に対する接触角は２２°、ｎ型半導体層に対する接触角は４９°、リフトオフ層に対する接触角は４９°よりも小さい角度であった。比較例２では、歩留まりは２割であった。比較例２では、表面張力が小さいためにエッチング溶液の濡れ性が高く、フッ化水素酸が太陽電池セルに対して過剰に接触してしまい、太陽電池セルへの大きなダメージがあったと推察される。
以上のように、エッチング溶液又はリンス液のｎ型半導体層に対する接触角は、６５°以上１１０°以下であり、特に、７０°以上１０５°以下であると好ましい。
また、エッチング溶液及びリンス液の表面張力は、２５ｍＮ／ｍ以上８５ｍＮ／ｍ以下が好ましく、２５ｍＮ／ｍ以上７０ｍＮ／ｍ以下がより好ましく、３０ｍＮ／ｍ以上６０ｍＮ／ｍ以下であると特に好ましい。
（第２の実施形態）
以下、本開示の第２の実施形態について図面を参照しながら説明する。
図１０は第２の実施形態に係る基板ホルダを表している。図１０に示すように、本実施形態に係る基板ホルダ４０は、例えば直方体状の筐体４１を有している。基板ホルダ４０は、複数枚の半導体基板１１を収容した状態で、製造工程間の搬送や、リフトオフ工程、リンス工程及び乾燥工程等に用いられる。基板ホルダ４０の筐体４１には、複数の支持部４２を収容する収容部４３が設けられている。各支持部４２の底面は、筐体４１の底面に対してθの角度で傾斜するように設けられている。傾斜角度θは、上述したように３０°≦θ≦７０°が好ましい。各支持部４２には、半導体基板１１が１枚ずつ挿入されて支持され、収容部４３にそれぞれ収容される。なお、本実施形態においては、支持部４２は５段構成を採るが、これは一例に過ぎず、製造設備の規模に応じて適宜変更すればよい。また、基板ホルダ４０のエッチング溶液又はリンス液への着液は、基板ホルダ４０の筐体４１の底面を水平とした状態で行う。
図１１に示すように、支持部４２は、例えば、平面視でＵ字状の桟状部材４２Ａにより構成される。桟状部材４２ＡのＵ字状の開口部４２ａ（開口部分）から、半導体基板１１が挿入される。このとき、各支持部４２に挿入される半導体基板１１は、上述したように、裏側主面１１ＳＢ、すなわち、リフトオフ層ＬＦが形成された面を上側にして着液する。筐体４１には、開口部４２ａを含め、少なくとも底面及び上面に、液が流通する開口部が設けられている。
また、図１１のXII−XII線における断面図である図１２に示すように、桟状部材４２Ａの上面の周縁部には、半導体基板１１の下面の周縁部と接触する段差部４２ｂが設けられている。この段差部４２ｂにより、半導体基板１１の外周面が案内されて、桟状部材４２ＡのＵ字状の対向部分を連結する桟、すなわち最も奥に位置する桟にまで到達する。なお、実際の製造プロセスでは、搬送装置がホルダ４０の支持部４２に半導体基板１１を挿入する際に、筐体４１の後方側を前方側に対して角度θだけ持ち上げて、各支持部４２を床面に対して水平となるように傾けた状態で保持されることにより、従来の搬送装置をそのまま使用することが可能となる。
また、各桟状部材４２Ａの奥に位置する桟には、段差部４２ｂとの間に半導体基板１１の上面を支持可能な突起部４２ｃが設けられていてもよい。このようにすると、基板ホルダ４０の支持部４２にそれぞれ支持された半導体基板１１は、液面から角度θで傾いた状態で着液するため、半導体基板１１の先に着液する部分（図１０においては筐体４１の左側部分）が液に押されて浮き上がろうとするので、支持部４２からずれるおそれがある。本実施形態においては、各支持部４２に設けられた少なくとも１つの突起部４２ｃにより、半導体基板１１における先に着液する部分の上面が抑え込まれるので、半導体基板１１が着液する際の支持部４２からの位置ずれを防止することができる。
なお、各支持部４２は収容部４３からそれぞれ引き出し可能で、取り出せる構成であってもよい。また、基板ホルダ４０の筐体４１及び支持部４２は、酸に強い、例えば剛性樹脂材を用いて構成されてもよい。
１０ 太陽電池
１１ 結晶基板（半導体基板）
１２ 真性半導体層
１３ 導電型半導体層
１３ｐ ｐ型半導体層［第１導電型の第１半導体層／第２導電型の第２半導体層］
１３ｎ ｎ型半導体層［第２導電型の第２半導体層／第１導電型の第１半導体層］
１５ 電極層
１７ 透明電極層
１８ 金属電極層
１９ 被覆部
ＬＦ リフトオフ層
４０ 基板ホルダ（ホルダ）
４１ 筐体
４２ 支持部
４２ｂ 段差部
４２ｃ 突起部

Claims (14)

  1. 半導体基板における互いに対向する２つの主面の一方の主面上に、第１導電型の第１半導体層を形成する工程と、
    前記第１半導体層上にリフトオフ層を形成する工程と、
    前記リフトオフ層及び前記第１半導体層を選択的に除去する工程と、
    前記リフトオフ層及び前記第１半導体層を含む前記一方の主面上に、第２導電型の第２半導体層を形成する工程と、
    エッチング溶液を用いて、前記リフトオフ層を除去することにより、前記リフトオフ層を覆う前記第２半導体層を除去する工程と、
    リンス液を用いて、前記半導体基板を洗浄する工程とを含み、
    前記エッチング溶液又は前記リンス液において、前記リフトオフ層に対する接触角は、前記第２半導体層に対する接触角よりも小さく、
    前記第２半導体層と前記エッチング溶液又は前記リンス液との接触角は、６５°以上１１０°以下である太陽電池の製造方法。
  2. 請求項１に記載の太陽電池の製造方法において、
    前記エッチング溶液又は前記リンス液の表面張力は、２５ｍＮ／ｍ以上８５ｍＮ／ｍ以下である太陽電池の製造方法。
  3. 請求項１又は２に記載の太陽電池の製造方法において、
    前記第２半導体層は、非晶質シリコンで形成されている太陽電池の製造方法。
  4. 請求項１〜３のいずれか１項に記載の太陽電池の製造方法において、
    前記第１半導体層及び第２半導体層は、非晶質シリコンで形成され、
    前記リンス液又は前記エッチング溶液と前記第１半導体層との接触角をθ１とし、前記リンス液又は前記エッチング溶液と前記第２半導体層との接触角をθ２とすると、θ１＜θ２の関係を満たす太陽電池の製造方法。
  5. 請求項１〜４のいずれか１項に記載の太陽電池の製造方法において、
    前記リフトオフ層は、酸化ケイ素で形成され、
    前記エッチング溶液はフッ化水素酸を含む溶液であり、液の表面張力を調整する液性調整剤が添加されている太陽電池の製造方法。
  6. 請求項５に記載の太陽電池の製造方法において、
    前記液性調整剤は、低級アルコール又は無機塩である太陽電池の製造方法。
  7. 請求項１〜６のいずれか１項に記載の太陽電池の製造方法において、
    前記リンス液は、水を主成分とする液体であり、
    前記リンス液には、液性調整剤が添加されている太陽電池の製造方法。
  8. 請求項７に記載の太陽電池の製造方法において、
    前記液性調整剤は、低級アルコール又は無機塩である太陽電池の製造方法。
  9. 請求項１〜８のいずれか１項に記載の太陽電池の製造方法において、
    前記半導体基板を前記エッチング溶液及び前記リンス液に着液する際に、前記エッチング溶液及び前記リンス液の少なくとも一方において、前記半導体基板をその液面に対して傾斜した状態で着液させる傾斜着液を行う太陽電池の製造方法。
  10. 請求項９に記載の太陽電池の製造方法において、
    前記傾斜着液において、前記半導体基板の前記液面とのなす角度を３０°以上７０°以下とする太陽電池の製造方法。
  11. 請求項１〜１０のいずれか１項に記載の太陽電池の製造方法において、
    前記半導体基板における前記２つの主面の少なくとも一方の主面上に、凹凸面を構成するテクスチャ構造が形成されている太陽電池の製造方法。
  12. 請求項９又は１０に記載の太陽電池の製造方法において、
    前記傾斜着液を行う際に、前記半導体基板における前記リフトオフ層が形成された前記一方の主面を上側にして着液する太陽電池の製造方法。
  13. 請求項９、１０及び１２のいずれか１項に記載の太陽電池の製造方法に用いるホルダであって、
    前記半導体基板を収容する収容部を有する筐体を備え、
    前記収容部は、１枚の前記半導体基板を支持する少なくとも１つの支持部を有し、
    前記支持部の底面は、前記傾斜着液を行えるように、前記筐体の底面に対して傾斜しているホルダ。
  14. 請求項１３に記載のホルダであって、
    前記支持部は、平面視でＵ字状の桟状部材であり、
    前記半導体基板は、前記桟状部材におけるＵ字状の開口部分から挿入され、
    前記桟状部材の上面周縁部には、前記半導体基板の下面周縁部と接触する段差部が設けられ、
    前記桟状部材におけるＵ字状の対向部分を連結する桟には、前記段差部との間に前記半導体基板の上面を支持可能な突起部が設けられているホルダ。
JP2020518316A 2018-05-08 2019-05-08 太陽電池の製造方法及びそれに用いるホルダ Active JP7361023B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018089819 2018-05-08
JP2018089819 2018-05-08
PCT/JP2019/018395 WO2019216339A1 (ja) 2018-05-08 2019-05-08 太陽電池の製造方法及びそれに用いるホルダ

Publications (2)

Publication Number Publication Date
JPWO2019216339A1 true JPWO2019216339A1 (ja) 2021-05-20
JP7361023B2 JP7361023B2 (ja) 2023-10-13

Family

ID=68468147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020518316A Active JP7361023B2 (ja) 2018-05-08 2019-05-08 太陽電池の製造方法及びそれに用いるホルダ

Country Status (4)

Country Link
US (1) US20210057597A1 (ja)
JP (1) JP7361023B2 (ja)
CN (1) CN112088436B (ja)
WO (1) WO2019216339A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800009071A1 (it) * 2018-10-01 2020-04-01 Rise Tech Srl Realizzazione di strutture multi-componente tramite menischi dinamici
EP3817070B1 (en) * 2019-10-31 2023-06-28 CSEM Centre Suisse D'electronique Et De Microtechnique SA Method of manufacturing a photovoltaic device
WO2021117818A1 (ja) * 2019-12-11 2021-06-17 株式会社カネカ 光電変換素子のエッチング方法、および光電変換素子のエッチング装置
WO2021124991A1 (ja) * 2019-12-19 2021-06-24 株式会社カネカ 太陽電池の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087976A (ja) * 2002-08-28 2004-03-18 Dainippon Printing Co Ltd 導電性パターン形成体の製造方法
JP2007184375A (ja) * 2006-01-05 2007-07-19 Sharp Corp 基板の化学処理装置および化学処理方法
JP2013008920A (ja) * 2011-06-27 2013-01-10 Mitsubishi Electric Corp ウェハカセット
JP2013046005A (ja) * 2011-08-26 2013-03-04 Renesas Electronics Corp 半導体装置の製造方法
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2015122347A (ja) * 2013-12-20 2015-07-02 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
US20160284557A1 (en) * 2015-03-27 2016-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning Process of a Semiconductor Structure with a Wet Strippable Middle Layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5485060B2 (ja) * 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
JP6179900B2 (ja) * 2012-03-30 2017-08-16 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087976A (ja) * 2002-08-28 2004-03-18 Dainippon Printing Co Ltd 導電性パターン形成体の製造方法
JP2007184375A (ja) * 2006-01-05 2007-07-19 Sharp Corp 基板の化学処理装置および化学処理方法
JP2013008920A (ja) * 2011-06-27 2013-01-10 Mitsubishi Electric Corp ウェハカセット
JP2013046005A (ja) * 2011-08-26 2013-03-04 Renesas Electronics Corp 半導体装置の製造方法
JP2014075526A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2015122347A (ja) * 2013-12-20 2015-07-02 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
US20160284557A1 (en) * 2015-03-27 2016-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning Process of a Semiconductor Structure with a Wet Strippable Middle Layer

Also Published As

Publication number Publication date
US20210057597A1 (en) 2021-02-25
JP7361023B2 (ja) 2023-10-13
CN112088436B (zh) 2024-03-08
CN112088436A (zh) 2020-12-15
WO2019216339A1 (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
JPWO2019216339A1 (ja) 太陽電池の製造方法及びそれに用いるホルダ
JP5863391B2 (ja) 結晶シリコン系太陽電池の製造方法
JP5584845B1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP7228561B2 (ja) 太陽電池の製造方法
TWI761662B (zh) 太陽能電池之製造方法
JP2013093543A (ja) 光電変換装置
JP7281444B2 (ja) 太陽電池の製造方法
JP7221276B2 (ja) 太陽電池の製造方法、および、太陽電池
WO2019138613A1 (ja) 太陽電池の製造方法
JP7183245B2 (ja) 太陽電池の製造方法
JP7237920B2 (ja) 太陽電池の製造方法
JP7353865B2 (ja) 太陽電池の製造方法
JP7195130B2 (ja) 裏面電極型太陽電池の製造方法
JP7361045B2 (ja) 太陽電池の製造方法
JP7053839B2 (ja) カセット及び洗浄浴槽セット
WO2020022044A1 (ja) 太陽電池の製造方法
JPWO2020026770A1 (ja) 洗浄浴槽

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231002

R150 Certificate of patent or registration of utility model

Ref document number: 7361023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150