JP2021027208A - アライメント装置及び半導体装置の製造方法 - Google Patents

アライメント装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021027208A
JP2021027208A JP2019144962A JP2019144962A JP2021027208A JP 2021027208 A JP2021027208 A JP 2021027208A JP 2019144962 A JP2019144962 A JP 2019144962A JP 2019144962 A JP2019144962 A JP 2019144962A JP 2021027208 A JP2021027208 A JP 2021027208A
Authority
JP
Japan
Prior art keywords
alignment
semiconductor
stages
stage
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019144962A
Other languages
English (en)
Other versions
JP2021027208A5 (ja
JP7250641B2 (ja
Inventor
未希 遠島
Miki Tojima
未希 遠島
統 山根
Osamu Yamane
統 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019144962A priority Critical patent/JP7250641B2/ja
Priority to US16/810,945 priority patent/US11387131B2/en
Publication of JP2021027208A publication Critical patent/JP2021027208A/ja
Publication of JP2021027208A5 publication Critical patent/JP2021027208A5/ja
Application granted granted Critical
Publication of JP7250641B2 publication Critical patent/JP7250641B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V2201/00—Indexing scheme relating to image or video recognition or understanding
    • G06V2201/06—Recognition of objects for industrial automation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0224—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Abstract

【課題】半導体基板のアライメントの効率化を図ったアライメント装置、及び半導体装置の製造方法を提供する。【解決手段】一態様に係るアライメント装置は、第１、第２のステージ１１、第１、第２の検出器１２、移動機構１３、および制御部１６を備える。第１、第２のステージは、第１、第２のアライメント・マークが配置される第１、第２の半導体基板をそれぞれ保持する。移動機構は、前記第１、第２のステージを相対的に移動させる。制御部は、次の（ａ）、（ｂ）を行う。（ａ）前記第１、第２の検出器、および前記移動機構を制御して、前記第１の検出器に前記第２のアライメント・マークを検出させ、前記第２の検出器に前記第１のアライメント・マークを検出させる。（ｂ）前記検出の結果に基づいて、前記第１および第２の半導体基板の位置ズレを算出する。【選択図】図１

Description

本発明の実施形態は、アライメント装置、及び半導体装置の製造方法に関する。
複数の半導体基板を貼り合わせて半導体装置を製造することがある。この場合、貼り合わせの前に、半導体基板の位置合わせ（アライメント）が行われる。
このため、半導体基板にアライメント・マークが配置され、カメラ等を用いて、アライメント・マークの位置が確認される。
しかしながら、半導体基板毎にアライメント・マークの確認、アライメントを行うのは、煩雑であり、効率性に欠ける。
特開２０１１−１５９９０８号公報
本発明は，半導体基板のアライメントの効率化を図ったアライメント装置、及び半導体装置の製造方法を提供することを目的とする。
一態様に係るアライメント装置は、第１、第２のステージ、第１、第２の検出器、移動機構、および制御部を備える。第１、第２のステージは、第１、第２のアライメント・マークが配置される第１、第２の半導体基板をそれぞれ保持する。移動機構は、前記第１、第２のステージを相対的に移動させる。制御部は、次の（ａ）、（ｂ）を行う。（ａ）前記第１、第２の検出器、および前記移動機構を制御して、前記第１の検出器に前記第２のアライメント・マークを検出させ、前記第２の検出器に前記第１のアライメント・マークを検出させる。（ｂ）前記検出の結果に基づいて、前記第１および第２の半導体基板の位置ズレを算出する。
実施形態に係るアライメント装置を模式的に表すブロック図である。 上下に重なったステージを模式的に表す図である。 アライメント・マークの一例を示す図である。 半導体装置の製造工程の一例を表すフロー図である。 半導体装置の製造工程中のステージを表す模式図である。 半導体装置の製造工程中のステージを表す模式図である。 パターンＰによる傾き検出の一例を表す模式図である。 半導体ウェハの位置ズレ検出の一例を表す模式図である。 半導体ウェハの位置合わせの一例を表す模式図である。 オーバレイ計測器の構成例を表すブロック図である。 オーバレイ計測の一例を表す模式図である。 半導体ウェハの一例を模式的に表す断面図である。 半導体ウェハの一例を模式的に表す断面図である。 半導体装置の一例を模式的に表す断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。
図１は、実施形態に係る半導体ウェハアライメント装置である。半導体ウェハアライメント装置は、ステージ１１（１１ａ，１１ｂ）、検出器１２（１２ａｘ、１２ａｙ、１２ｂｘ、１２ｂｙ）、ステージ移動機構１３（１３ａ，１３ｂ）、ローダ１４（１４ａ，１４ｂ）、オーバレイ計測器１５，制御部１６を有する。
ステージ１１（１１ａ，１１ｂ）は、半導体ウェハＷ（Ｗａ，Ｗｂ）をそれぞれ保持する第１および第２のステージである。ステージ１１ａ，１１ｂは、上下（Ｚ軸正方向および負方向）に配置され、半導体ウェハＷａ，Ｗｂを保持する。ステージ１１ａは、その下面に半導体ウェハＷａを保持し、ステージ１１ｂは、その上面に半導体ウェハＷｂを保持する。
ステージ１１ａ，１１ｂは、半導体ウェハＷａ，Ｗｂを吸引して保持する吸引機構（図示せず）を有し、半導体ウェハＷａ，Ｗｂを下面に保持したり、ステージ移動機構１３によって移動したりする場合でも、半導体ウェハＷａ，Ｗｂを固定した状態で保持できる。
図２は、ステージ１１ａ、１１ｂを上下に配置し、上方から見た状態を模式的に表す。ステージ１１ａ、半導体ウェハＷａ、半導体ウェハＷｂ、ステージ１１ｂがＺ軸方向に配置される。ステージ１１ａの上方から見た場合、実際には、半導体ウェハＷａ、Ｗｂ等はその後に隠れて見えないが、ステージ１１ａ、１１ｂを通して、半導体ウェハＷａ、Ｗｂ、検出器１２（１２ａｘ、１２ａｙ、１２ｂｘ、１２ｂｙ）が見えるとして図示している。
ステージ１１ａ、１１ｂおよび半導体ウェハＷａ、Ｗｂはそれぞれ、輪郭が一致している。ここでは、判りやすさのために、ステージ１１ａ、１１ｂおよび半導体ウェハＷａ、Ｗｂの大きさが同一であり、かつＸ軸、Ｙ軸方向に位置ズレ無く上下に重なった状態を示している。但し、ステージ１１ａ、１１ｂが同一の大きさである必要はない。
半導体ウェハＷａ，Ｗｂは、半導体（例えば、シリコン）からなる基板であり、その上に、半導体装置の構造（例えば、メモリセルアレイ、制御回路）が形成される。
半導体ウェハＷａ、Ｗｂそれぞれに、位置合わせのための、アライメント・マークＭ（Ｍａ，Ｍｂ）が形成される。
図３は、アライメント・マークＭａ，Ｍｂ（第１、第２のアライメント・マーク）を拡大した状態を表す。
アライメント・マークＭａは，半導体ウェハＷａの下面に、アライメント・マークＭｂは，半導体ウェハＷｂの上面に、配置される。すなわち、アライメント・マークＭａ、Ｍｂは、互いに向かい合う半導体ウェハＷａ、Ｗｂ上に配置される。
アライメント・マークＭａ，Ｍｂは、例えば、半導体ウェハＷａ、Ｗｂをチップに個片化する際のチップ間の境界領域であるダイシングライン上に配置されている。
ここでは、アライメント・マークＭは、半導体ウェハＷの中心近傍に配置されているが、半導体ウェハＷの中心から外れていてもよい。
また、ここでは、半導体ウェハＷａ、Ｗｂそれぞれにアライメント・マークＭａ，Ｍｂが１箇所ずつ配置されているが、複数箇所にアライメント・マークが配置されてもよい。
アライメント・マークＭａ，Ｍｂは、上下に重なり合っている。すなわち、アライメント・マークＭａ、Ｍｂは向かい合わせになっており、その形状は互いに鏡像の関係にある。
アライメント・マークＭａ（Ｍｂ）は、マークＭａｘ、Ｍａｙ（Ｍｂｘ、Ｍｂｙ）に区分できる。
マークＭａｘ（Ｍｂｘ）およびＭａｙ（Ｍｂｙ）はそれぞれ、Ｘ軸方向およびＹ軸方向の位置合わせに用いられる。
マークＭａｘ（Ｍｂｘ）は、Ｙ方向に並列して配置されるパターンＰａｘ１、Ｐａｘ２（Ｐｂｘ１、Ｐｂｘ２）を有する。
パターンＰａｘ１、Ｐａｘ２（Ｐｂｘ１、Ｐｂｘ２）はそれぞれ、Ｘ方向に並ぶＬ（ライン）＆Ｓ（スペース）のパターンである。
すなわち、Ｘ軸方向に沿って複数のラインパターンが、略同一の間隔（ピッチ）を有して配置される。パターンＰａｘ１、Ｐａｘ２間（Ｐｂｘ１、Ｐｂｘ２間）で、ピッチが異なる。
ここでは、パターンＰａｘ１のピッチより、パターンＰａｘ２のピッチの方が大きく、パターンＰｂｘ１のピッチより、パターンＰｂｘ２のピッチの方が大きいとしている。但し、ピッチの大小関係が逆でも差し支えない。
パターンＰａｘ１は、第１のピッチで配置される第１の複数のパターンに対応し、パターンＰａｘ２は、第１のピッチと異なる第２のピッチで配置される第２の複数のパターンに対応する。
パターンＰｂｘ１は、第３のピッチで配置される第３の複数のパターンに対応し、パターンＰｂｘ２は、前記第３のピッチと異なる第４のピッチで配置される第４の複数のパターンに対応する。
これら第１〜第４の複数のパターンは、ラインパターンとできるが、それ以外のパターンであってもよい。
なお、第３のピッチは、第１のピッチと略等しくすることができ、第４のピッチは、第２のピッチと略等しくすることができる。
後述のように、パターンＰａｘ１、Ｐａｘ２（あるいはＰｂｘ１、Ｐｂｘ２）中のラインパターンがＹ軸方向に一致する箇所がＸ軸方向でのアライメント・ターゲット（アライメント位置）Ｔａｘ（あるいはＴｂｘ）である。
また、マークＭａｙ（Ｍｂｙ）に含まれ、Ｘ方向に並列して配置されるＬ＆ＳパターンＰａｙ１、Ｐａｙ２（あるいはＰｂｙ１、Ｐｂｙ２）のラインが一致する箇所がＹ軸方向でのアライメント・ターゲット（アライメント位置）Ｔａｙ（Ｔｂｙ）である。
アライメント位置Ｔａｘ、ＴｂｘのＸ座標が一致していれば、半導体ウェハＷａ，ＷｂのＸ軸方向での位置合わせができているとしてよい。また、アライメント位置Ｔａｙ、ＴｂｙのＹ座標が一致していれば、半導体ウェハＷａ，ＷｂのＹ軸方向での位置合わせができているとしてよい。
なお、アライメント・マークＭに、パターンＰａｘ１、Ｐａｘ２のラインが一致する箇所は、直接示されなくともよい。例えば、パターンＰａｘ１、Ｐａｘ２をＸ軸方向に仮想的に延長し、ラインがどこかで一致すれば、その箇所をアライメント・ターゲットとしてよい。
検出器１２（１２ａｘ、１２ａｙ、１２ｂｘ、１２ｂｙ）は、例えば、光学的撮像装置（一例として、ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）であり、アライメント・マークＭ（Ｍａ，Ｍｂ）を読み取る（検出する）ことができる。
図１，図２に示されるように、ステージ１１ａ、１１ｂに検出器１２ａｘ、１２ａｙ、１２ｂｘ、１２ｂｙが配置される。
検出器１２ａｘ、１２ｂｘは、ステージ１１ａ，１１ｂにそれぞれ配置され、Ｘ軸方向での位置合わせに用いられる。
検出器１２ａｘは、ステージ１１ａの下面上のＸ軸負方向側に配置され、検出器１２ｂｘは、ステージ１１ｂの上面上のＸ軸正方向側に配置される。すなわち、検出器１２ａｘ、１２ｂｘは、ステージ１１ａ，１１ｂを位置合わせしたときに、Ｘ軸方向に離間して配置される。この結果、後述のように、検出器１２ａｘ、１２ｂｘそれぞれで、アライメント・マークＭｂ（特に、Ｍｂｘ），Ｍａ（特に、Ｍａｘ）を同時に読み取ることが容易となる。
検出器１２ａｙ、１２ｂｙは、ステージ１１ａ，１１ｂにそれぞれ配置され、Ｙ軸方向での位置合わせに用いられる。
検出器１２ａｙ、１２ｂｙはそれぞれ、ステージ１１ａの下面上のＹ軸正方向側、ステージ１１ｂの上面上のＹ軸負方向側に配置される。検出器１２ａｙ、１２ｂｙは、ステージ１１ａ，１１ｂを位置合わせしたときに、Ｙ軸方向に離間して配置され、検出器１２ａｙ、１２ｂｙそれぞれで、アライメント・マークＭｂ（特に、Ｍｂｙ），Ｍａ（特に、Ｍａｙ）を同時に読み取ることが容易となる。
ここでは、検出器１２ａｘ、１２ｂｘ、１２ａｙ、１２ｂｙは、ステージ１１ａ、１１ｂの辺中央近傍に配置されている。但し、これは一例であり、辺から離れていても、辺の中央からずれていてもよい。
検出器１２（１２ａｘ、１２ｂｘ、１２ａｙ、１２ｂｙ）は、基準となる仮想的な軸（中心軸）Ｏ（Ｏａｘ、Ｏｂｘ、Ｏａｙ、Ｏｂｙ）をそれぞれ有する。軸Ｏａｘ、Ｏｂｘは、ステージ１１ａ、１１ｂそれぞれのＸ軸の基準（原点）、軸Ｏａｙ、Ｏｂｙは、ステージ１１ａ、１１ｂそれぞれのＹ軸の基準（原点）として機能する。後述のように、軸Ｏａｘ、Ｏｂｘ（および軸Ｏａｙ、Ｏｂｙ）は軸合わせされ、ステージ１１ａ（１１ｂ）で共通する、Ｘ軸（およびＹ軸）の基準となる。
ステージ移動機構１３ａ，１３ｂは、ステージ１１ａ，１１ｂを相対的に移動させる移動機構として機能し、ステージ１１ａ，１１ｂを３軸（Ｘ，Ｙ，Ｚ軸）方向に移動し（Ｘ、Ｙ，Ｚ方向の移動）、かつ３軸方向に回転する（例えば、角度θ，φ，ψの回転）ことができる。なお、Ｚ軸を中心とする回転をψ方向の回転とする。
ローダ１４ａ，１４ｂは、半導体ウェハＷａ，Ｗｂをステージ１１ａ、１１ｂにロードするロード機構に対応し、それぞれ、ステージ１１ａ，１１ｂに半導体ウェハＷａ，Ｗｂをロードする。
すなわち、ローダ１４ａ，１４ｂはそれぞれ、半導体ウェハＷａ，Ｗｂをステージ１１ａの下面，ステージ１１ｂの上面に載置する。載置された半導体ウェハＷａ，Ｗｂは、ステージ１１ａ，１１ｂによって吸着、固定される。
オーバレイ計測器１５は、貼り合わされた半導体ウェハＷａ，Ｗｂの重なり具合（オーバレイ）を測定する。なお、この詳細は後述する。
制御部１６は、例えば、ＣＰＵ（中央演算ユニット： Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などのプロセッサ、ソフトウェア、および記憶部（メモリ）から構成され、ステージ１１（１１ａ，１１ｂ）、検出器１２（１２ａｘ、１２ａｙ、１２ｂｘ、１２ｂｙ）、ステージ移動機構１３（１３ａ，１３ｂ）、ローダ１４（１４ａ，１４ｂ）、オーバレイ計測器１５を制御する。
制御部１６の記憶部は、軸Ｏａｘ、Ｏｂｘ（あるいは軸Ｏａｙ、Ｏｂｙ）、およびアライメント・マークＭａ，Ｍｂ（あるいはアライメント・ターゲットＴａｘ、Ｔｂｘ、Ｔａｙ，Ｔｂｙ）の位置情報を記憶する。
この位置情報は、ステージ１１ａ、１１ｂ間、ステージ１１ａと半導体ウェハＷａ間、およびステージ１１ｂと半導体ウェハＷｂ間で位置ズレを考慮しない仮の数値とすることができる。
具体的には、制御部１６は、次のような制御を行う。なお、ここでは、簡略化した説明に留め、詳細は後述する。
（ａ）半導体ウェハＷａ，Ｗｂのロード（後述のステップＳ１１）
制御部１６は、ローダ１４を制御して、アライメント・マークＭａを有する半導体ウェハＷａをステージ１１ａにロードし、かつアライメント・マークＭｂを有する半導体ウェハＷｂをステージ１１ｂにロードさせる。
（ｂ）検出器１２ａｘ、１２ｂｘの軸合わせ（後述のステップＳ１２，図５）
制御部１６は、ステージ移動機構１３および検出器１２を制御して、検出器１２ａｘ、１２ｂｘの軸Ｏａｘ、Ｏｂｘ（あるいは検出器１２ａｙ、１２ｂｙの軸Ｏａｙ、Ｏｂｙ）を一致させる。
このようにして、一致させた軸Ｏａｘ、Ｏｂｘ（あるいは軸Ｏａｙ、Ｏｂｙ）は、Ｘ軸（あるいはＹ軸）の位置の基準（原点）となる。
（ｃ）アライメント・マークＭａ，Ｍｂの検出（後述のステップＳ１３，図６、図７）
制御部１６は、ステージ移動機構１３および検出器１２を制御して、検出器１２ａｘ、１２ｂｘ（あるいは検出器１２ａｙ、１２ｂｙ）をアライメント・マークＭｂ，Ｍａに対向するように移動させ、検出する。すなわち、検出器１２ａｘ（あるいは検出器１２ａｙ）がアライメント・マークＭｂを検出し、検出器１２ｂｘ（あるいは検出器１２ｂｙ）がアライメント・マークＭａを検出する。
例えば、軸Ｏａｘ、Ｏｂｘを合わせた結果に基づいて、検出器１２ａｘがアライメント・マークＭｂを検出可能な位置となるように、ステージ１１ａを移動させる。このようにすることで、検出器１２ｂｘがアライメント・マークＭａを検出可能な位置とすることができる。
このとき、パターンＰａｘ１、Ｐａｘ２（あるいはＰｂｘ１、Ｐｂｘ２）のＸ軸に対する傾きから半導体ウェハＷａ（あるいは半導体ウェハＷｂ）の回転角ψを補正することが好ましい。
（ｄ）半導体ウェハＷａ，Ｗｂの位置ズレの算出（後述のステップＳ１４，図８）
制御部１６は、例えば、次の工程１）、２）によって、検出されたアライメント・マークＭａ，Ｍｂに基づいて、半導体ウェハＷａ，Ｗｂの位置ズレＤｘを算出する。
１）アライメント・ターゲットＴａｘ（およびＴｂｘ）の算出
パターンＰａｘ１、Ｐａｘ２（およびＰｂｘ１、Ｐｂｘ２）中のパターンが互いに対応する第１（および第２）の位置（アライメント・ターゲットＴａｘ（、およびＴｂｘ））を算出する。
２）半導体ウェハＷａ，Ｗｂの位置ズレＤｘの算出
後述の式に基づいて、半導体ウェハＷａ，ＷｂのＸ軸方向での位置ズレＤｘを算出できる。
なお、図８では、判りやすさのために、マークＭａｘ，Ｍｂｘを上下にずらしている。実際には、マークＭａｘ，Ｍｂｘはほぼ重なった状態となっている。この点、後述の図９，図１１も同様である。
（ｅ）半導体ウェハＷａ，Ｗｂの位置合わせ（後述のステップＳ１５，図９）
制御部１６は、ステージ移動機構１３を制御して、半導体ウェハＷａ，Ｗｂを相対的に距離Ｄｘ移動させる。
以上では、Ｘ軸方向での位置合わせを中心に説明したが、Ｙ軸方向でも同様の位置合わせが可能である。
（半導体ウェハアライメント装置による半導体装置の製造）
以下、半導体ウェハアライメント装置を用いる半導体装置の製造方法につき説明する。
図４は、半導体装置の製造方法の手順を表すフロー図である。図５〜図１１は、このときの半導体ウェハアライメント装置の状態を表す。図１２〜図１４は、半導体ウェハＷａ，Ｗｂ，および製造された半導体装置の一例を表す。
図１２〜図１４は、具体的には、それぞれアレイウェハおよび制御回路ウェハである半導体ウェハＷａ、Ｗｂが貼り合わされる例を表す。ここでは、半導体ウェハＷａ、Ｗｂが貼り合わされた後チップに個片化されるため、それぞれ、アレイチップ、制御回路チップとして説明する。アレイチップは、複数のメモリセルを含む。制御回路チップは、メモリセルに対するデータの書き込み、消去、読み出しを制御する制御回路を含む。アレイチップ、制御回路チップを貼り合わせることで、データを消去・書き込みし、電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置を構成できる。
アレイチップは、基板３０、絶縁膜３１、３２、ソース線ＳＬ、メモリセルアレイ３３が順に積層されている。メモリセルアレイ３３は、電極層ＷＬと絶縁層が交互に積層された積層体、選択ゲートＳＧ、およびメモリピラーＭＰを有する。
メモリセルアレイ３３にビット線ＢＬ、ワード配線層３５、ソース配線層３６、選択ゲート配線層３７が接続されている。
ビット線ＢＬ、ソース配線層３６、および選択ゲート配線層３７は、他のプラグや配線層を介して、表層配線層４１に接続されている。
表層配線層４１は、パッド４２、外部接続電極４３に接続されている。
制御回路チップは、各種制御回路が形成された基板５０、回路側配線層５１を有する。
半導体装置は、アレイチップ、制御回路チップを貼り合わせた後、後述のように、基板３０を除去し、外部接続電極４４、保護層４５を付加して作成される。
以下、半導体装置の製造方法の手順の詳細を説明する。
（１）半導体ウェハＷａ、Ｗｂのロード（ステップＳ１１および図５、図１２，図１３）
半導体ウェハＷａ、Ｗｂをステージ１１ａ，１１ｂにロードする。ローダ１４ａ，１４ｂはそれぞれ、半導体ウェハＷａ，Ｗｂをステージ１１ａの下面，ステージ１１ｂの上面に載置する。載置された半導体ウェハＷａ，Ｗｂは、ステージ１１ａ，１１ｂに吸着、固定される。
以下、Ｘ軸、Ｙ軸方向それぞれで、検出器１２の軸合せ（ステップＳ１２）〜半導体ウェハＷａ、Ｗｂの位置合わせ（ステップＳ１５）が順に行われる。ここでは、Ｘ軸、Ｙ軸の順に位置合わせが行われるとして説明する。但し、この順序は逆でもよい。
（２）検出器１２の軸合せ（ステップＳ１２および図５）
検出器１２ａｘ、１２ｂｘの軸を合わせる。すなわち、ステージ１１ａ，１１ｂを相対的にＸ軸方向に移動し、検出器１２ａｘ、１２ｂｘが互いを検出（撮影）できるようにする。その後、検出器１２ａｘ、１２ｂｘが互いを検出し、互いの軸Ｏａｘ，Ｏｂｘが一致するように、互いの位置を調節する。
但し、必ずしも中心軸Ｏａｘ，Ｏｂｘを完全に一致させなくともよい。多少中心軸Ｏａｘ，Ｏｂｘがずれていても、そのずれ量（オフセット）が判っていれば足りる。
（３）アライメント・マークＭの検出（ステップＳ１３および図６）
ステージ１１ａをスキャンして（ここでは、Ｘ軸方向に距離Ｘｏｆｆ移動）、検出器１２ａｘの軸Ｏａｘが半導体ウェハＷｂのアライメント・マークＭｂが配置される座標近辺となるようにする。このときは、ウェハＷａ，Ｗｂの位置ズレを無視する。
また、パターンＰａｘ１，Ｐａｘ２の並ぶ方向Ｌ０を検出し、Ｘ軸方向の向きとのずれ（角度ψ０）を算出し、Ｚ軸を中心として、半導体ウェハＷａを回転し、方向Ｌ０がＸ軸方向に沿うように補正する。同様に、パターンＰｂｘ１，Ｐｂｘ２の並ぶ方向Ｌ０を検出し、方向Ｌ０がＸ軸方向に沿うように半導体ウェハＷｂを回転させる。
検出器１２ａｘ、１２ｂｘで、アライメント・マークＭｂ，Ｍａを読み取る。この読み取りは、同時である必要はないが、アライメント・マークＭｂ，Ｍａの読み取りの間に、ステージ１１を移動する必要がないことが好ましい。２つの読み取りの間に、ステージ１１を移動させると、オフセット量が変化する可能性がある。
（４）半導体ウェハＷａ，Ｗｂの位置ズレＤｘの算出（ステップＳ１４および図８）
検出器１２の中心軸のＸ座標Ｏｂｘ，Ｏａｘからそれぞれアライメント位置Ｔａｘ，Ｔｂｘまでの距離Ｘａ，Ｘｂを算出する。このとき、パターンＰａｘ１，Ｐａｘ２およびＰｂｘ１、Ｐｂｘ２のピッチの周期性の相違に基づき、ラインが一致する箇所Ｔａｘ，Ｔｂｘを算出する。
ここでは、検出器１２ａｘ、１２ｂｘはそれぞれ、検出範囲（視野）Ａａｘ、Ａｂｘ内の、アライメント・マークＭｂ，Ｍａを検出する。すなわち、アライメント位置Ｔａｘ，Ｔｂｘは、検出範囲（視野）Ａｂｘ、Ａａｘから外れている。この場合であっても、アライメント位置Ｔａｘ，Ｔｂｘの決定は可能である。
制御部１６は、例えば、次のようにして、アライメント位置Ｔａｘ，Ｔｂｘを決定する。
１）パターンＰａｘ１のラインの配置と、ピッチの決定
画像処理により、パターンのＰａｘ１のライン毎に、その中心を決定する。例えば、ラインを構成する画素のＸ座標を加算し、画素数で除することで、各ラインの中心のＸ座標を算出できる。この処理をライン毎に行うことで、各ライン中心のＸ座標が求まる。このＸ座標の並びの差分（ピッチ）を求めることで、視野外のラインの配置を外挿できる。
２）パターンＰａｘ２のラインの配置と、ピッチの決定
パターンＰａｘ２においても同様に、ラインの中心のＸ座標方向での配置を求めることができる。
３）アライメント位置Ｔａｘ，Ｔｂｘの算出
パターンＰａｘ１，パターンＰａｘ２のライン中心が最も近接するＸ座標がアライメント位置Ｔａｘに対応する。
以上、アライメント位置Ｔａｘを求める手順を示したが、アライメント位置Ｔｂｘも同様の手順で求めることができる。
４）距離Ｘａ，Ｘｂの算出
検出器１２の中心軸（Ｘ軸の基準：原点）Ｏｂｘ，Ｏａｘそれぞれから、アライメント位置Ｔａｘ，Ｔｂｘまでの距離Ｘａ，Ｘｂを算出する。
５）半導体ウェハＷａ，Ｗｂの位置ズレＤｘの算出
検出器１２は、軸合わせされていることから、その後に（ステップＳ１３において）ステージ１１（ウェハＷａ）をＸ軸方向に相対移動した距離（第１のステージの相対的な移動量）Ｘｏｆｆが、軸Ｏａｘ，Ｏｂｘ間の距離である。
この結果、半導体ウェハＷａ，Ｗｂ間のＸ軸方向のずれＤｘは、次の式（１）で算出できる。
Ｄｘ＝Ｘａ＋Ｘｂ＋Ｘｏｆｆ …… 式（１）
（５）半導体ウェハＷａ，Ｗｂの位置合わせ（ステップＳ１５および図９）
ステージ１１ａをＸ軸方向に距離Ｄｘ移動し、半導体ウェハＷａ，ＷｂをＸ軸方向で位置合わせを行う。
すなわち、アライメント位置Ｔａｘ，Ｔｂｘを一致させる。これは、アライメント・マークＭａ，Ｍｂを重ね合わせることにもなる。
なお、アライメント位置Ｔａｘｐは、ステップＳ１５においてステージ１１ａを移動する前のアライメント位置Ｔａｘである。
（６）Ｘ，Ｙの位置合わせ完了の判断（ステップＳ１６）
以上は、Ｘ軸方向での位置合わせである。Ｙ軸方向でも同様にステップＳ１２〜Ｓ１５のプロセスを行う。
このようにして、Ｘ軸、Ｙ軸方向双方での半導体ウェハＷａ，Ｗｂの位置合わせが完了する。
（７）半導体ウェハＷａ，Ｗｂの貼り合わせ（ステップＳ１７および図１４）
半導体ウェハＷａ，Ｗｂの位置合わせが完了すると、半導体ウェハＷａ，Ｗｂが貼り合わされる。ここでは、半導体ウェハＷａ，Ｗｂの面を接触した状態で、半導体ウェハＷａ，Ｗｂを加熱し、表層配線層４１、回路側配線層５１を接合する。
なお、それぞれアレイウェハと制御回路ウェハである半導体ウェハＷａ，Ｗｂを貼り合わせた後、基板３０は除去され、外部接続電極４４、保護層４５が形成される。その後、半導体ウェハ接合体をダイシングして、チップに個片化される。
（８）オーバレイの計測（ステップＳ１８および図１０、図１１）
半導体ウェハＷａ，Ｗｂの貼合後、これらの加工前（例えば、基板３０の除去前）に、オーバレイ計測部１５によってオーバーレイ計測を行う。この計測に、アライメント・マークＭａ，Ｍｂが用いられる。
図１０は、オーバレイ計測部１５の構成例を表す模式図である。オーバレイ計測部１５は、光源２１，レンズ２２ａ〜２２ｃ、ハーフミラー２３，検出器２４を有する。
光源２１は、例えば、近赤外の光を発する。近赤外光は、半導体（例えば、シリコン）からなる半導体ウェハＷａ，Ｗｂを透過できる。
レンズ２２ａ〜２２ｃは、収束光を平行光に、あるいはその逆に変換する。
ハーフミラー２３は、入射した光の一部を反射し、一部を透過させる反射板である。
検出器２４は、入射した光の像を撮影する、例えば、光学的撮像装置（一例として、ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）である。
光源２１から発せられた光は、レンズ２２ａで平行光とされ、ハーフミラー２３で反射され、レンズ２２ｂで収束されて半導体ウェハＷａ，Ｗｂに入射する。この入射光は半導体ウェハＷａ，Ｗｂの境界で反射され、レンズ２２ｂ、ハーフミラー２３，レンズ２２ｃを通って、検出器２４上に像を結ぶ。
この結果、検出器２４では、半導体ウェハＷａ，Ｗｂのアライメント・マークＭａ，ＭｂのマークＭａｘ，Ｍｂｘのアライメント位置Ｔａｘ，ＴｂｘのズレＧ（半導体ウェハＷａ，Ｗｂの位置ズレ）を測定することができる（図１１参照）。すなわち、半導体ウェハ接合後の半導体ウェハＷａ，Ｗｂの位置ズレが、許容範囲内にあるかを確認することができる。
ここでは、マークＭａｘ，Ｍｂｘを用いて、Ｘ軸方向の位置ズレを測定しているが、マークＭａｙ，Ｍｂｙを用いて、Ｙ軸方向の位置ズレを測定できる。
以上のように、本実施形態では、アライメント・マークＭａ，Ｍｂそれぞれに対応するステージの移動、画像の取得を必要とせず、アライメント・マークＭａ，Ｍｂの像を事実上同時に取得できる。このため、ウェハＷａ，Ｗｂを効率的にアライメントできる。
また、アライメント・マークＭａ，Ｍｂの一部の仮像から、アライメント位置Ｔａｘ，Ｔｂｘを求めることも可能であり、この点も、効率的なアライメントに寄与する。
本発明のいくつかの実施形態を説明したが，これらの実施形態は，例として提示したものであり，発明の範囲を限定することは意図していない。これら新規な実施形態は，その他の様々な形態で実施されることが可能であり，発明の要旨を逸脱しない範囲で，種々の省略，置き換え，変更を行うことができる。これら実施形態やその変形は，発明の範囲や要旨に含まれるとともに，特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１（１１ａ，１１ｂ）…ステージ、１２（１２ａｘ、１２ａｙ、１２ｂｘ、１２ｂｙ）…検出器、１３（１３ａ，１３ｂ）…ステージ移動機構、１４（１４ａ，１４ｂ）…ローダ、１５…オーバレイ計測器、１６…制御部

Claims (6)

  1. 第１、第２のアライメント・マークが配置される第１、第２の半導体基板をそれぞれ保持する第１および第２のステージと、
    前記第１、第２のステージにそれぞれ配置される第１、第２の検出器と、
    前記第１、第２のステージを相対的に移動させる移動機構と、
    前記第１、第２の検出器、および前記移動機構を制御して、前記第１の検出器に前記第２のアライメント・マークを検出させ、前記第２の検出器に前記第１のアライメント・マークを検出させ、
    前記検出の結果に基づいて、前記第１および第２の半導体基板の位置ズレを算出する、制御部と、
    を具備するアライメント装置。
  2. 前記第１のアライメント・マークが、
    第１のピッチで配置される第１の複数のパターンと、
    前記第１のピッチと異なる第２のピッチで配置される第２の複数のパターンと、を有し、
    前記第２のアライメント・マークが、
    第３のピッチで配置される第３の複数のパターンと、
    前記第３のピッチと異なる第４のピッチで配置される第４の複数のパターンと、を有する、
    請求項１に記載のアライメント装置。
  3. 前記第１、第２の複数のパターンが、並列して配置される
    請求項２に記載のアライメント装置。
  4. 前記制御部が、
    前記第１、第２の複数のパターンのいずれかが互いに対応する第１の位置を算出し、前記第３、第４の複数のパターンのいずれかが互いに対応する第２の位置を算出し、
    前記第１の位置および前記第２の位置に基づいて、前記第１、第２の半導体基板の位置ズレを算出する、
    請求項２または３に記載のアライメント装置。
  5. 前記制御部が、前記第１または第２の複数のパターンの傾きに基づいて、前記移動機構を制御して、前記第１の半導体基板を回転させる、
    請求項２乃至４のいずれか１項に記載のアライメント装置。
  6. 第１のアライメント・マークを有する第１の半導体基板を第１のステージにロードし、かつ第２のアライメント・マークを有する第２の半導体基板を第２のステージにロードする工程と、
    前記第１のステージに配置される第１の検出器が前記第２のアライメント・マークを検出し、前記第２のステージに配置される第２の検出器が前記第１のアライメント・マークを検出する工程と、
    前記検出の結果に基づいて、前記第１および第２の半導体基板の位置を合わせる工程と、
    前記第１、第２の半導体基板を貼り合わせる工程と、
    を具備する半導体装置の製造方法。
JP2019144962A 2019-08-06 2019-08-06 アライメント装置及び半導体装置の製造方法 Active JP7250641B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019144962A JP7250641B2 (ja) 2019-08-06 2019-08-06 アライメント装置及び半導体装置の製造方法
US16/810,945 US11387131B2 (en) 2019-08-06 2020-03-06 Alignment apparatus and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019144962A JP7250641B2 (ja) 2019-08-06 2019-08-06 アライメント装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2021027208A true JP2021027208A (ja) 2021-02-22
JP2021027208A5 JP2021027208A5 (ja) 2022-04-11
JP7250641B2 JP7250641B2 (ja) 2023-04-03

Family

ID=74498344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019144962A Active JP7250641B2 (ja) 2019-08-06 2019-08-06 アライメント装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11387131B2 (ja)
JP (1) JP7250641B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688717B2 (en) * 2021-08-26 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanical wafer alignment detection for bonding process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267682A (ja) * 2009-05-12 2010-11-25 Bondtech Inc アライメント装置、アライメント方法および半導体装置
JP2014168089A (ja) * 2014-04-23 2014-09-11 Nikon Corp 基板重ね合わせ装置、基板重ね合わせ方法、及びデバイスの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002032031A (ja) * 2000-05-12 2002-01-31 Seiko Epson Corp 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器
TW526573B (en) 2000-12-27 2003-04-01 Koninkl Philips Electronics Nv Method of measuring overlay
JP5369588B2 (ja) 2008-10-01 2013-12-18 株式会社ニコン 接合評価方法、接合評価装置、基板貼り合わせ装置、評価ゲージおよび積層型半導体装置
JP2011159908A (ja) 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
CN105247670B (zh) * 2013-12-06 2018-06-12 Ev 集团 E·索尔纳有限责任公司 用于对齐衬底的装置和方法
JP7067474B2 (ja) * 2016-07-12 2022-05-16 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267682A (ja) * 2009-05-12 2010-11-25 Bondtech Inc アライメント装置、アライメント方法および半導体装置
JP2014168089A (ja) * 2014-04-23 2014-09-11 Nikon Corp 基板重ね合わせ装置、基板重ね合わせ方法、及びデバイスの製造方法

Also Published As

Publication number Publication date
US11387131B2 (en) 2022-07-12
US20210043488A1 (en) 2021-02-11
JP7250641B2 (ja) 2023-04-03

Similar Documents

Publication Publication Date Title
TWI685037B (zh) 用於晶圓鍵合對準補償的方法和系統
JP6510838B2 (ja) ボンディング装置及びボンディング方法
JP6470088B2 (ja) ボンディング装置及びボンディング方法
JP5354382B2 (ja) 基板貼り合わせ装置及び基板貼り合わせ方法、並びに積層半導体装置の製造方法
JP5895332B2 (ja) 位置検出装置、重ね合わせ装置、位置検出方法およびデバイスの製造方法
JP6502846B2 (ja) 位置合わせ誤差を求めるための装置と方法
TWI442494B (zh) Probe device and detection method
US9607389B2 (en) Alignment apparatus
JP2021027208A (ja) アライメント装置及び半導体装置の製造方法
JP6438826B2 (ja) ボンディング装置及びボンディング方法
JP2011077289A (ja) 基板位置決め方法
JP5104127B2 (ja) ウェハ移載装置と、これを有する半導体製造装置
JP2015185648A (ja) 位置ずれ検出方法、位置ずれ検出装置、描画装置および基板検査装置
JP6165102B2 (ja) 接合装置、接合システム、接合方法、プログラム、および情報記憶媒体
TW201908692A (zh) 攝影裝置、凸塊檢查裝置以及攝影方法
US11031367B2 (en) Bond head assemblies including reflective optical elements, related bonding machines, and related methods
WO2019188518A1 (ja) レーザー加工装置、およびレーザー加工方法
JP5708501B2 (ja) 検出方法および検出装置
JP7431545B2 (ja) ピックアップ方法、ピックアップ装置、及び、試験装置
CN100474546C (zh) 使用棱镜测绘毛细工具尖端的方法和装置
JP2006253384A (ja) ボンディング装置および半導体装置の製造方法
KR20230135654A (ko) 검사 장치, 실장 장치, 검사 방법, 및 기억 매체
US9464884B2 (en) Method for determining the position of a rotation axis
KR20230060948A (ko) 기판 정렬 장치 및 이를 이용한 기판 정렬 방법
CN114005777A (zh) 键合系统和键合方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230322

R151 Written notification of patent or utility model registration

Ref document number: 7250641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151