JP2021007149A - 半導体素子の検査装置及び半導体素子の検査方法 - Google Patents

半導体素子の検査装置及び半導体素子の検査方法 Download PDF

Info

Publication number
JP2021007149A
JP2021007149A JP2020110411A JP2020110411A JP2021007149A JP 2021007149 A JP2021007149 A JP 2021007149A JP 2020110411 A JP2020110411 A JP 2020110411A JP 2020110411 A JP2020110411 A JP 2020110411A JP 2021007149 A JP2021007149 A JP 2021007149A
Authority
JP
Japan
Prior art keywords
semiconductor element
probe card
chuck
wafer
electromagnetic force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020110411A
Other languages
English (en)
Other versions
JP7239527B2 (ja
Inventor
勇九 金
Yong Ku Kim
勇九 金
時龍 崔
Si Yong Choi
時龍 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of JP2021007149A publication Critical patent/JP2021007149A/ja
Application granted granted Critical
Publication of JP7239527B2 publication Critical patent/JP7239527B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425Test clips, e.g. for IC's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/14Braking arrangements; Damping arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/18Screening arrangements against electric or magnetic fields, e.g. against earth's field
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00Magnets
    • H01F7/06Electromagnets; Actuators including electromagnets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】半導体素子の検査装置及び半導体素子の検査方法を提供する。【解決手段】半導体素子の検査装置は、検査チャンバと、検査チャンバの上部に備えられ、ウェハー上の半導体素子に電気的信号を伝達するプローブカードを把持するように備えられたカードホルダーと、検査チャンバの内部にカードホルダーと対向するように備えられ、ウェハーを支持するチャックと、チャックを駆動し、プローブカードに対して半導体素子を接触させるチャック駆動部と、カードホルダーとチャックとの間に電磁気力を発生させ、プローブカードとウェハーとの間の荷重を増大させる電磁気力発生部と、を含む。【選択図】図1

Description

本発明は、半導体素子の検査装置及び半導体素子の検査方法に関する。より詳しくは、プローブカードを用いて半導体素子に電気的信号を印加して半導体素子の検査を行うための半導体素子の検査装置及び半導体素子の検査方法に関する。
通常、集積回路素子のような半導体素子は、半導体ウェハー上に一連の半導体工程を反復的に行うことで形成され得る。例えば、ウェハー上に薄膜を形成する蒸着工程、薄膜を電気的特性を有するパターンに形成するためのエッチング工程、パターンに不純物を注入または拡散させるためのイオン注入工程または拡散工程、パターンが形成されたウェハーから不純物を除去するための洗浄及びリンス工程などを繰り返して行うことで半導体回路素子がウェハー上に形成され得る。
そして、このような一連の工程によって半導体素子を形成した後、半導体素子の電気的な特性を検査するための検査工程が行われ得る。検査工程は、複数のニドルを有するプローブカードを含むプローブステーションと電気的な信号を提供するためにプローブカードと連結されたテスターによって行われ得る。特許文献1には、被検査体の電気的特性を検査するためのプローブカードが開示されている。
検査工程のために、検査チャンバの上部にはプローブカードが配置され得、プローブカードの下にはウェハーが配置され得る。前記ウェハーを支持するチャックを駆動するチャック駆動部が前記チャックを駆動し、前記プローブカードと整列される。これによって、ウェハーに形成された半導体素子とプローブカードに形成されたニドルとが相互に接続し、テスターが電気的な信号を前記プローブカードを介して半導体素子に電気的な信号を提供することで半導体素子の電気的特性を検査することができる。
一方、プローブカードに形成されたニドルの個数が増加することによって、前記チャック駆動部の剛性及び容量を増加させる必要がある。このために、前記チャック駆動部に含まれたモーター、LMガイド、ボールねじなどの大きさを増加させる趨勢にある。
特に、1,000kg以上にニドルに印加される全体必要荷重が増大することによってチャック駆動部の大きさが増加することで、全体のプローブステーションが大型化する趨勢にある。
韓国登録特許第10−1434067号公報
本発明は、ウェハーとプローブカードとを堅固に接触させるために要求される必要荷重の増加に対応することができる半導体素子の検査装置を提供することを目的とする。
また、本発明は、ウェハーとプローブカードとを堅固に接触させるために要求される必要荷重の増加に対応することができる半導体素子の検査方法を提供することを他の目的とする。
上記の課題を達成するための本発明の一実施例による半導体素子の検査装置は、検査チャンバと、前記検査チャンバの上部に備えられ、ウェハー上の半導体素子に電気的信号を伝達するプローブカードを把持するように備えられたカードホルダーと、前記検査チャンバの内部に前記カードホルダーと対向するように備えられ、前記ウェハーを支持するチャックと、前記チャックを駆動し、前記プローブカードに対して前記半導体素子を接触させるチャック駆動部と、前記カードホルダーと前記チャックとの間に電磁気力を発生させ、前記プローブカードと前記ウェハーとの間の荷重を増大させる電磁気力発生部と、を含む。
本発明の一実施例において、前記電磁気力発生部は、前記チャックの外周部を囲むように備えられ、電源を用いて磁場を発生させる電磁石部材を含む。
ここで、前記電磁気力発生部は、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁場を増大させるように備えられたマグネチック部材をさらに含み得る。
また、前記電磁気力発生部は、前記電磁石に電源を供給する電源ソースと、前記電源の大きさを調節する電源コントローラと、をさらに含み得る。
本発明の一実施例において、前記電磁気力発生部と前記カードホルダーとの間に配置され、前記プローブカードのニドルと前記半導体素子に連結されたパッドとの間に発生する荷重を緩衝する緩衝部材をさらに備え得る。
ここで、前記緩衝部材は、ダンパー、スプリング及び弾性プレートの少なくとも一つを含み得る。
また、前記緩衝部材は、前記電磁気力発生部の上に配置され得る。
本発明の一実施例において、前記検査チャンバの上部壁には、前記プローブカードを収容する収容溝が備えられ、前記収容溝に隣接して配置された電磁波遮断部材がさらに備えられ得る。
本発明の一実施例において、前記電磁波遮断部材は、前記収容溝の内側壁に沿って配置され得る。ここで、前記電磁波遮断部材は金属薄膜を含み得る。
上記の課題を達成するための本発明の一実施例による半導体素子の検査方法であって、カードホルダーにウェハー上の半導体素子に電気的信号を伝達するプローブカードを装着し、前記カードホルダーと対向するように備られたチャックにウェハーを装着する。前記チャックを駆動し、前記プローブカードに対して前記半導体素子を一次に接触させた後、前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる。
本発明の一実施例において、前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させるとき、前記チャックに隣接して配置された電磁石部材に印加される電源値が調節され得る。
本発明の一実施例において、前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させるために、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁場を増大させるように備えられたマグネチック部材を用い得る。
本発明の一実施例において、前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させるために、前記プローブカードのニドルと前記半導体素子に連結されたパッドとの間に発生する衝撃を緩和することができる。
本発明の一実施例において、前記カードホルダーに前記プローブカードを装着するために、検査チャンバの上部壁に形成された収容溝にプローブカードを位置させ得る。
本発明の一実施例において、前記プローブカードを経由してテスターから前記半導体素子に電気的信号を印加し得る。
ここで、前記半導体素子に電気的信号を印加するとき、前記テスターを電磁波から遮断し得る。
本発明の一実施例による半導体素子の検査装置は、検査チャンバーと、前記検査チャンバの上部に備えられ、ウェハー上の半導体素子に電気的信号を伝達するプローブカードを把持するように備えられたカードホルダーと、前記検査チャンバの内部に前記カードホルダーと対向するように備えられ、前記ウェハーを支持するチャックと、前記チャックを駆動し、前記プローブカードに対して前記半導体素子を接触させるチャック駆動部と、前記カードホルダーと前記チャックとの間に電磁気力を発生させ、前記プローブカードと前記ウェハーとの間の荷重を増大させる電磁気力発生部と、を含み、
前記電磁気力発生部は、前記チャックの外周部を囲むように備えられ、電源を用いて磁場を発生させる電磁石部材と、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁場を増大させるように備えられたマグネチック部材と、を含み得る。
上述したような本発明の実施例によれば、半導体素子の検査装置がカードホルダーと前記チャックとの間に電磁気力を発生させる電磁気力発生部を含む。これによって、プローブカードに形成されたニドルの個数が増加することで、プローブカードとウェハーとの間に必要荷重が増加する場合、前記電磁気力発生部は、前記必要荷重の増加に対応できる。さらに、前記電磁気力発生部は、垂直駆動モジュールの容量を部分的に分担することで、前記垂直駆動モジュールを小型化することができる。
本発明の一実施例による半導体素子の検査装置を説明するための断面図である。 図1に示したチャック及びチャック駆動部を説明するための断面図である。 図1に示したカードホルダーを説明するための断面図である。 本発明の一実施例による半導体素子の検査方法を説明するためのフローチャートである。
以下、本発明の実施例を添付された図面を参照して詳しく説明する。しかし、本発明は、下記に説明する実施例に限定して構成されることではなく、これとは異なる多様な形態で具体化することができる。下記の実施例は、本発明が完全に完成されるようにするために提供されるよりは、本発明の技術分野における熟練した当業者に本発明の範囲を充分に伝達するために提供される。
本発明の実施例一つの要素が他の一つの要素の上に配置または連結されると説明される場合、前記要素は前記他の一つの要素上に直接配置または連結され得、他の要素がこれらの間に介在されることもある。これとは異なり、一つの要素が他の一つの要素上に直接配置または連結されると説明される場合、それらの間にはさらに他の要素があり得ない。多様な要素、組成、領域、層及び/または部分のような多様な項目を説明するために、第1、第2、第3などの用語が使用され得るが、前記項目はこれらの用語によって限定されない。
本発明の実施例で使用された専門用語は、ただ特定の実施例を説明するための目的で使用されるだけであり、本発明を限定するためのことではない。また、異なるように限定されない以上、技術及び科学用語を含む全ての用語は、本発明の技術分野における通常の知識を持つ当業者が理解できる同一の意味を有する。通常の辞書で限定されるような前記用語は、関連技術と本発明の説明の文脈でそれらの意味と一致する意味として解釈され、明確に限定されない限り、理想的にまたは過度に外形的な直感で解釈されない。
本発明の実施例は、本発明の理想的な実施例の概略的な図解を参照して説明される。これによって、前記図解の形状からの変化、例えば、製造方法及び/または許容誤差の変化は充分予想され得る。したがって、本発明の実施例は、図解として説明された領域の特定の形状に限定されたどおり説明されず、形状における偏差を含み、図面に説明された要素は全的に概略的なことであり、これらの形状は要素の正確な形状を説明するためことではなく、さらに、本発明の範囲を限定することでもない。
図1は、本発明の一実施例による半導体素子の検査装置を説明するための断面図である。図2は、図1に示したチャック及びチャック駆動部を説明するための断面図である。図3は、図1に示したカードホルダーを説明するための断面図である。
図1〜図3を参照すれば、本発明の一実施例による半導体素子の検査装置100は、プローブカード20を用いてウェハー10に形成された半導体素子の電気的な特性の検査を行うことができる。
前記半導体素子の検査装置100は、検査チャンバ105、チャック130、チャック駆動部120及びカードホルダー110を含む。
前記検査チャンバ105は、前記ウェハー10に形成された半導体素子の電気的な特性の検査を行うための空間を提供する。
前記チャック130は、前記空間内に配置される。前記チャック130は、前記ウェハー10を支持できる。前記チャック130は、静電気力または真空力を用いてウェハー10を該上面に固定し得る。
前記チャック駆動部120は、チャック130の下部に配置される。チャック駆動部120は、前記チャック130を駆動することで、ウェハー10を移動させて前記プローブカード20に形成されたニドル22に対して前記半導体素子を接触させる。
より詳しくは、前記チャック駆動部120は、回転モジュール121、垂直駆動モジュール123、第1水平駆動モジュール124及び第2水平駆動モジュール125を含む。
回転モジュール121は、前記チャック130を回転させる。これによって、ウェハー10が回転してプローブカード20とr方向へ整列される。
垂直駆動モジュール123は、前記チャック130の垂直位置を調節する。これによって、チャック130に載置されたウェハーがプローブカードと接触できる。
一方、第1及び第2水平駆動モジュール124、125は、前記チャック130を第1水平方向及び第1水平方向に垂直な第2水平方向へ移動させ得る。これによって、第1及び第2水平駆動モジュール124、125は、チャック130の水平位置を調節する。
前記カードホルダー110は、前記検査チャンバ105の上部に備えられる。前記カードホルダー110は、前記プローブカード20を把持できる。前記カードホルダー110は、クランピング方式またはラッチ方式で前記プローブカードを把持し得る。
前記電磁気力発生部150は、前記カードホルダー110と前記チャック130との間に電磁気力を発生させる。これによって、前記カードホルダー110の上に把持されたプローブカード20と前記チャック130の上に載置された前記ウェハー10との間に印加される荷重が増大する。
これによって、プローブカード20に形成されたニドル22の個数が増加することによって、プローブカード20とウェハー10との間に必要荷重が増大する場合、前記電磁気力発生部150は、前記必要荷重の増加に対応できる。
一方、前記電磁気力発生部150は、増加した必要荷重に対して要求される垂直駆動モジュール123の容量を部分的に分担することで、前記垂直駆動モジュール123を小型化できる。
本発明の一実施例において、前記電磁気力発生部150は、前記チャック130の外周部を囲むように備えられる。前記電磁気力発生部150の電源を用いて磁場を発生させる電磁石部材151を含み得る。
前記電磁石部材151は、磁性体及び前記磁性体を囲んで電流が流れるコイルを含む。この場合、前記電磁石部材151は、前記コイルへ流れる電流の大きさを調節して前記電磁気力の大きさを制御できる。これによって、ウェハー10とプローブカード20との接触時に要求されるオーバードライバー値が調節される。ここで、オーバードライバー値とは、ウェハー10を載置するチャック130を基準値よりも大きく上昇させることで、プローブカード20及びウェハー10がより堅固に接続して半導体素子の電気的接続を堅固にする値である。
結果的に、半導体素子別に多様に要求されるオーバードライバー値を容易に制御することができる。
さらに、前記電流のオン/オフ制御によって、前記ウェハー10とプローブカード20との間における電磁気力の発生がオン/オフされ得る。
一方、前記電磁石部材151がテスター30とは相対的に離隔した位置であるチャック130の外周部に備えられる。したがって、前記電磁石部材151から発生する電磁波が前記テスター30の検査工程を妨害することを抑制することができる。
本発明の一実施例において、前記電磁気力発生部150は、マグネチック部材155をさらに含み得る。前記マグネチック部材155は、前記電磁石部材151と対向するように前記カードホルダー110に隣接して配置される。前記マグネチック部材155は、前記電磁場を増大させるように備えられる。結果的に、前記電磁石部材151及びマグネチック部材155は、電磁気力を向上させることができる。
本発明の一実施例において、前記電磁気力発生部150は、電源ソース153及び電源コントローラ154をさらに含み得る。前記電源ソース153は、前記電磁石部材151に含まれたコイルに電源を供給する。前記電源コントローラ154は、電源ソース153が供給する電源の大きさを調節する。これによって、電磁石部材151に流れる電流の大きさが制御されることで、前記電磁石部材151で発生する電磁気力の大きさが調節される。
本発明の一実施例において、前記半導体素子の検査装置100は、緩衝部材170をさらに含む。
前記緩衝部材170は、前記電磁気力発生部150と前記カードホルダー110との間に配置される。例えば、前記緩衝部材170は、電磁石部材151とマグネチック部材155との間に介在され得る。これによって、前記電磁気力によって高い荷重で前記プローブカード20とウェハー10とが接触する場合、前記プローブカード20に含まれたニドル22に対する衝撃が緩和し、結果的にプローブカード20の損傷が抑制される。
前記緩衝部材170は、ダンパー、スプリング及び弾性プレートの少なくとも一つを含む。即ち、前記緩衝部材170は、プローブカード20とウェハー10とが接触する場合、前記プローブカード20に含まれたニドル22に対する衝撃が緩和できる部材であればよい。
本発明の一実施例において、前記検査チャンバ105の上部壁には、前記プローブカード20を収容する収容溝105aが備えられる。この際、前記収容溝105aに隣接して電磁波遮断部材180がさらに備えられ得る。
ここで、前記電磁波遮断部材180は、前記収容溝105aの内側壁に沿って配置され得る。即ち、前記電磁波遮断部材180は、電磁気力発生部150が駆動するときに発生する電磁波が前記収容溝105aを通してテスター30に電波されることを抑制できる。結果的に、半導体素子の検査工程の進行中に、前記電磁波遮断部材180は、電磁気力発生部150から発生する電磁波を遮断することで前記検査工程中における誤謬が抑制される。
ここで、前記電磁波遮断部材180は、金属薄膜を含み得る。前記電磁波遮断部材180は、スパッタリング工程、スプレー工程によって形成され得る。
図4は、本発明の一実施例による半導体素子の検査方法を説明するためのフローチャートである。
図1及び図4を参照すれば、本発明の一実施例による半導体素子の検査方法が開示される。先ず、カードホルダー110にウェハー上の半導体素子に電気的信号を伝達するプローブカード20を装着する(S110)。一方、前記カードホルダーと対向するように備えられたチャックにウェハーを装着する(S130)。
前記ウェハー10及び前記プローブカード20の整列が完了した後、チャック120を駆動して前記プローブカード20に前記半導体素子10を接触させる(S150)。
その後、電磁気力を用いてプローブカード20と半導体素子との間の荷重を増大させる(S170)。これによって、プローブカード20に形成されたニドル22がより確実に半導体素子と電気的に接続できる。
ここで、前記プローブカード20と前記ウェハー10との間の荷重を電磁気力で増大させるとき、前記チャック130に隣接して配置された電磁石部材151に印加される電源値を調節できる。これによって、電磁石部材151に流れる電流の大きさが制御されることによって、前記電磁石部材151で発生する電磁気力の大きさが調節される。
その後、検査信号をプローブカード20を介してウェハー10に形成された半導体素子に印加する。ここで、前記半導体素子の検査装置100は、前記ウェハー10の電気的な特性を検査するためのテスター30と連結され得る。前記テスター30は、前記プローブカード20を介して前記検査信号を前記ウェハー10に形成された前記半導体素子に印加し、前記半導体素子から出力される信号から前記ウェハー10の電気的な特性を検査する。
以上、本発明の望ましい実施例を参照して説明したが、本技術分野における熟練した当業者は、下記の請求範囲に記載した本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更することができる。

Claims (20)

  1. 検査チャンバと、
    前記検査チャンバの上部に備えられ、ウェハー上の半導体素子に電気的信号を伝達するプローブカードを把持するように備えられたカードホルダーと、
    前記検査チャンバの内部に前記カードホルダーと対向するように備えられ、前記ウェハーを支持するチャックと、
    前記チャックを駆動し、前記プローブカードに対して前記半導体素子を接触させるチャック駆動部と、
    前記カードホルダーと前記チャックとの間に電磁気力を発生させ、前記プローブカードと前記ウェハーとの間の荷重を増大させる電磁気力発生部と、を含む、半導体素子の検査装置。
  2. 前記電磁気力発生部は、前記チャックの外周部を囲むように備えられ、電源を用いて磁場を発生させる電磁石部材を含むことを特徴とする、請求項1に記載の半導体素子の検査装置。
  3. 前記電磁気力発生部は、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁場を増大させるように備えられたマグネチック部材をさらに含むことを特徴とする、請求項2に記載の半導体素子の検査装置。
  4. 前記電磁気力発生部は、
    前記電磁石に電源を供給する電源ソースと、
    前記電源の大きさを調節する電源コントローラと、をさらに含むことを特徴とする、請求項2に記載の半導体素子の検査装置。
  5. 前記電磁気力発生部と前記カードホルダーとの間に配置され、前記プローブカードのニドルと前記半導体素子に連結されたパッドとの間に発生する荷重を緩衝する緩衝部材をさらに含むことを特徴とする、請求項1に記載の半導体素子の検査装置。
  6. 前記緩衝部材は、ダンパー、スプリング及び弾性プレートの少なくとも一つを含むことを特徴とする、請求項5に記載の半導体素子の検査装置。
  7. 前記緩衝部材は、前記電磁気力発生部の上に配置されることを特徴とする、請求項5に記載の半導体素子の検査装置。
  8. 前記検査チャンバの上部壁には、前記プローブカードを収容する収容溝が備えられたことを特徴とする、請求項1に記載の半導体素子の検査装置。
  9. 前記収容溝に隣接して配置された電磁波遮断部材をさらに含むことを特徴とする、請求項8に記載の半導体素子の検査装置。
  10. 前記電磁波遮断部材は、前記収容溝の内側壁に沿って配置されることを特徴とする、請求項9に記載の半導体素子の検査装置。
  11. 前記電磁波遮断部材が金属薄膜を含むことを特徴とする、請求項9に記載の半導体素子の検査装置。
  12. カードホルダーにウェハー上の半導体素子に電気的信号を伝達するプローブカードを装着する段階と、
    前記カードホルダーと対向するように備られたチャックにウェハーを装着する段階と、
    前記チャックを駆動し、前記プローブカードに対して前記半導体素子を一次に接触させる段階と、
    前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる段階と、を含む、半導体素子の検査方法。
  13. 前記チャックを駆動し、前記プローブカードに対して前記半導体素子を整列する段階をさらに含むことを特徴とする、請求項12に記載の半導体素子の検査方法。
  14. 前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる段階は、前記チャックに隣接して配置された電磁石部材に印加される電源値を調節する段階を含むことを特徴とする、請求項12に記載の半導体素子の検査方法。
  15. 前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる段階は、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁場を増大させるように備えられたマグネチック部材を用いることを特徴とする、請求項14に記載の半導体素子の検査方法。
  16. 前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる段階は、前記プローブカードのニドルと前記半導体素子に連結されたパッドとの間に発生する衝撃を緩和することを特徴とする、請求項12に記載の半導体素子の検査方法。
  17. 前記カードホルダーに前記プローブカードを装着する段階は、検査チャンバの上部壁に形成された収容溝にプローブカードを位置させることを特徴とする、請求項12に記載の半導体素子の検査方法。
  18. 前記プローブカードを経由してテスターから前記半導体素子に電気的信号を印加する段階をさらに含むことを特徴とする、請求項12に記載の半導体素子の検査方法。
  19. 前記半導体素子に電気的信号を印加する段階は、前記テスターを電磁波から遮断する段階を含むことを特徴とする、請求項17に記載の半導体素子の検査方法。
  20. 検査チャンバーと、
    前記検査チャンバの上部に備えられ、ウェハー上の半導体素子に電気的信号を伝達するプローブカードを把持するように備えられたカードホルダーと、
    前記検査チャンバの内部に前記カードホルダーと対向するように備えられ、前記ウェハーを支持するチャックと、
    前記チャックを駆動し、前記プローブカードに対して前記半導体素子を接触させるチャック駆動部と、
    前記カードホルダーと前記チャックとの間に電磁気力を発生させ、前記プローブカードと前記ウェハーとの間の荷重を増大させる電磁気力発生部と、を含み、
    前記電磁気力発生部は、前記チャックの外周部を囲むように備えられ、電源を用いて磁場を発生させる電磁石部材と、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁場を増大させるように備えられたマグネチック部材と、を含むことを特徴とする、半導体素子の検査装置。
JP2020110411A 2019-06-27 2020-06-26 半導体素子の検査装置及び半導体素子の検査方法 Active JP7239527B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0076869 2019-06-27
KR1020190076869A KR102294884B1 (ko) 2019-06-27 2019-06-27 반도체 소자의 검사 장치 및 반도체 소자의 검사 방법

Publications (2)

Publication Number Publication Date
JP2021007149A true JP2021007149A (ja) 2021-01-21
JP7239527B2 JP7239527B2 (ja) 2023-03-14

Family

ID=74110986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110411A Active JP7239527B2 (ja) 2019-06-27 2020-06-26 半導体素子の検査装置及び半導体素子の検査方法

Country Status (4)

Country Link
JP (1) JP7239527B2 (ja)
KR (1) KR102294884B1 (ja)
CN (1) CN112230114A (ja)
TW (1) TWI805930B (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015524616A (ja) * 2012-07-26 2015-08-24 エテル・ソシエテ・アノニム ウェハを試験するための設備

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03146801A (ja) * 1989-11-01 1991-06-21 Matsushita Electric Ind Co Ltd ピエゾ駆動型探針ユニット粗動機構
JPH0774219A (ja) * 1993-08-31 1995-03-17 Kurisutaru Device:Kk プローブ基板およびその製造方法並びにプローブ装置
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
KR100253836B1 (ko) * 1996-12-24 2000-04-15 이준세 전자파 차폐필름의 제조방법
JP2006032593A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
KR100558494B1 (ko) * 2004-07-29 2006-03-07 삼성전자주식회사 웨이퍼 리프팅 장치를 가진 반도체 제조설비
JP2006216502A (ja) * 2005-02-07 2006-08-17 Jsr Corp 異方導電性コネクター、プローブカード並びにウエハ検査装置およびウエハ検査方法
JP2009150746A (ja) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd プローブカード、半導体集積回路試験装置、及び、半導体集積回路試験方法
JP2010133787A (ja) * 2008-12-03 2010-06-17 Tokyo Electron Ltd プローブカード
JP2010164406A (ja) * 2009-01-15 2010-07-29 Micro System:Kk プローブユニット及び配線確認システム
JP5500421B2 (ja) * 2009-12-14 2014-05-21 住友電気工業株式会社 ウェハ保持体およびそれを搭載したウェハプローバ
WO2016171596A1 (en) * 2015-04-24 2016-10-27 Telefonaktiebolaget Lm Ericsson (Publ) Probing apparatus for tapping electric signals
JP6501726B2 (ja) * 2016-04-19 2019-04-17 三菱電機株式会社 プローブ位置検査装置および半導体評価装置ならびにプローブ位置検査方法
KR20190051240A (ko) * 2017-11-06 2019-05-15 삼성전자주식회사 테스트 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015524616A (ja) * 2012-07-26 2015-08-24 エテル・ソシエテ・アノニム ウェハを試験するための設備

Also Published As

Publication number Publication date
CN112230114A (zh) 2021-01-15
KR102294884B1 (ko) 2021-08-27
KR20210001187A (ko) 2021-01-06
TWI805930B (zh) 2023-06-21
JP7239527B2 (ja) 2023-03-14
TW202101008A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
US10438918B2 (en) Bonding apparatus and bonding system
JP5379685B2 (ja) 試験装置
US10825707B2 (en) Stacking apparatus and stacking method
KR101384477B1 (ko) 기판반전장치 및 기판취급방법, 및 기판처리장치
KR20180043814A (ko) 웨이퍼 검사 방법 및 웨이퍼 검사 장치
KR102611919B1 (ko) 기판 접합 장치, 산출 장치, 기판 접합 방법 및 산출 방법
US6933736B2 (en) Prober
CN111566782A (zh) 基板处理装置和基板处理方法
KR102355572B1 (ko) 검사 장치, 검사 시스템, 및 위치 맞춤 방법
JP2021007149A (ja) 半導体素子の検査装置及び半導体素子の検査方法
JP6742551B2 (ja) 基板処理装置
CN113169090A (zh) 销升降器测试衬底
CN108140602B (zh) 载置台装置和探针装置
JP7285739B2 (ja) プローバおよびプローブカードのクリーニング方法
CN214956802U (zh) 一种预定位承载装置
JP2020061590A (ja) ウエハ検査装置及びウエハ検査方法
TW202112641A (zh) 基板搬運裝置以及基板搬運裝置的手部的位置修正方法
KR102023154B1 (ko) 척 어셈블리 및 이를 포함하는 기판 검사 카트리지
KR102220342B1 (ko) 프로브 스테이션
JP2019102591A (ja) プローバ及びプローブ検査方法
TWI839869B (zh) 基板處理裝置及基板處理方法
CN111615739B (zh) 基板处理装置、以及基板处理方法
US20210249293A1 (en) Substrate positioning apparatus, substrate positioning method, and bonding apparatus
JP2023057456A (ja) ハンド、搬送装置、および基板処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230302

R150 Certificate of patent or registration of utility model

Ref document number: 7239527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150